JP2012058958A - リダクション演算装置、処理装置及びコンピュータシステム - Google Patents
リダクション演算装置、処理装置及びコンピュータシステム Download PDFInfo
- Publication number
- JP2012058958A JP2012058958A JP2010200807A JP2010200807A JP2012058958A JP 2012058958 A JP2012058958 A JP 2012058958A JP 2010200807 A JP2010200807 A JP 2010200807A JP 2010200807 A JP2010200807 A JP 2010200807A JP 2012058958 A JP2012058958 A JP 2012058958A
- Authority
- JP
- Japan
- Prior art keywords
- synchronization
- data
- calculation
- reduction
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/52—Program synchronisation; Mutual exclusion, e.g. by means of semaphores
- G06F9/522—Barrier synchronisation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
Abstract
【解決手段】各組の同期信号及びデータの送信先をリダクション演算のアルゴリズムにおける次ステージに対応して設定し、リダクション演算を行うリダクション演算装置(6)において、同期装置(8)が、組内の演算タイプ又はデータタイプの不整合を検出し、演算器(75)の演算を制御する。このため、処理が完了せず、ハングアップ、もしくは誤った計算結果を返すことを防止でき、且つリダクション演算完了の処理時間の長期化も防止できる。
【選択図】 図6
Description
図1は実施の形態のコンピュータシステムのブロック図である。図2は図1のノードのブロック図である。図1に示すように、コンピュータシステムは、複数のノード1と、これらのノード1を接続するネットワーク2とを含む。図1の実施の形態においては、4個のノード#1〜#4がコンピュータネットワーク2に接続される。ネットワーク2により接続された複数のノード1は、並列演算を実行する。ネットワーク2は、例えば、クロスバスイッチを利用できる。
図5は第1の実施の形態のリダクション演算装置の構成図である。図6は図5の構成の詳細ブロック図である。図7は図5及び図6のパケットのフォーマットの説明図である。図5及び図6のリダクション演算装置6は、図1及び図2に示すコンピュータネットワークを構成するノード1に設けられる。
図8及び図9は本実施の形態のリダクション演算処理フロー図である。
図12は第2の実施の形態のリダクション演算処理の説明図である。図12において、図5乃至図11で説明したものと同一のものは、同一の記号で示してある。図12は、3つのノード#1、#2、#3が、図10で説明したリダクション演算を実行する例を示す。
図14及び図15は第2の実施の形態のリダクション演算処理フロー図である。
図16は第3の実施の形態のリダクション演算処理の説明図である。図16は図5乃至図6におけるパケットフォーマットの変形例を示す。図16に示すように、パケットフォーマットは、送信先となるノードアドレス、送信先制御レジスタ番号、演算タイプ、データタイプを有する。更に、第3の実施の形態では、パケットフォーマットにフィールドを追加し、追加フィールドに不整合が発生したノードアドレス、不整合発生制御レジスタ番号を通知する欄を設けた。
前述の実施の形態では、並列処理のバリア同期として、バタフライアルゴリズムを例に説明したが、ペアワイズエクスチェンウィズリカーシブダブリング(Pair Wise exchange with Recursive Doubling)によるアルゴリズム等、他のアルゴリズムを適用できる。
複数の組の同期信号とデータが入力され、前記各組の同期信号及びデータの送信先をリダクション演算のアルゴリズムにおける次ステージに対応して設定し、リダクション演算を行うリダクション演算装置において、前記各組に対し複数個の同期信号の入力を待ち合わせ、同期成立後に、演算指示と、m(m>1で整数)個の送信先に演算結果と同期信号の送信先とを出力する同期装置と、前記同期が成立した組のn個のデータ間で演算を行う演算器と、データと演算結果を保持する記憶装置と、前記同期装置で指定された送信先に前記データ及び同期信号を送信する送信装置と、受信した同期信号と宛先を前記同期装置に、受信したデータを記憶装置に送る受信装置とを有し、前記同期装置は、前記同期信号と、少なくとも演算タイプ及びデータタイプのいずれかを受信し、前記同期成立後、前記n個の演算タイプ又はデータタイプ間で比較を行い、前記比較結果が良好でない場合に、前記演算結果の代わりに不整合を示す信号を前記m個の送信先に送り、前記比較結果が良好な場合に前記指定された演算を実行することを特徴としたリダクション演算装置。
付記1のリダクション演算装置において、同期装置の各組ごとにマスクレジスタを設け、前記同期装置は、前記マスクレジスタが有効な値を示す場合は、前記演算タイプ又はデータタイプの比較と、前記演算との実行を禁止することを特徴としたリダクション演算装置。
付記1のリダクション演算装置において、前記同期装置は、前記送信装置を介し、前記不整合を示す信号と前記不整合が発生した同期装置の番号を送ることを特徴としたリダクション演算装置。
付記1のリダクション演算装置において、前記同期装置は、複数の組の同期信号と前記送信先と前記演算タイプと前記データタイプとのいずれか一方とを格納する複数の制御レジスタと、前記受信した同期信号に基づき、前記同期成立を判定し、前記同期成立後、前記受信した演算タイプと前記データタイプとのいずれか一方と前記制御制御レジスタに格納された前記演算タイプと前記データタイプとのいずれか一方と比較し、不整合を検出する制御部とを有することを特徴とするリダクション演算装置。
付記2のリダクション演算装置において、前記同期装置は、前記同期成立後に、前記マスクレジスタを参照し、前記マスクレジスタが有効な値を示す場合は、前記演算タイプ又はデータタイプの比較と、前記演算との実行を禁止することを特徴としたリダクション演算装置。
付記1のリダクション演算装置において、前記同期装置は、前記比較結果が良好でない場合に、前記演算結果の代わりに不整合を示す信号を少なくとも前記入力データを入力した送信先に送信することを特徴とするリダクション演算装置。
処理ユニットと、前記処理ユニット及びネットワークを介し複数の組の同期信号とデータが入力され、前記各組の同期信号及びデータの送信先をリダクション演算のアルゴリズムにおける次ステージに対応して設定し、リダクション演算を行うリダクション演算装置とを有し、前記リダクション演算装置は、前記各組に対し複数個の同期信号の入力を待ち合わせ、同期成立後に、演算指示と、m(m>1で整数)個の送信先に演算結果と同期信号の送信先とを出力する同期装置と、前記同期が成立した組のn個のデータ間で演算を行う演算器と、データと演算結果を保持する記憶装置と、前記同期装置で指定された送信先に前記データ及び同期信号を送信する送信装置と、受信した同期信号と宛先を前記同期装置に、受信したデータを記憶装置に送る受信装置とを有し、前記同期装置は、前記同期信号と、少なくとも演算タイプ及びデータタイプのいずれかを受信し、前記同期成立後、前記n個の演算タイプ又はデータタイプ間で比較を行い、前記比較結果が良好でない場合に、前記演算結果の代わりに不整合を示す信号を前記m個の送信先に送り、前記比較結果が良好な場合に前記指定された演算を実行することを特徴とした処理装置。
付記7の処理装置において、前記リダクション演算装置は、前記同期装置の各組ごとにマスクレジスタを有し、前記同期装置は、前記マスクレジスタが有効な値を示す場合は、前記演算タイプ又はデータタイプの比較と、前記演算との実行を禁止することを特徴とした処理装置。
付記7の処理装置において、前記同期装置は、前記送信装置を介し、前記不整合を示す信号と前記不整合が発生した同期装置の番号を送ることを特徴とした処理装置。
付記7の処理装置において、前記同期装置は、複数の組の同期信号と前記送信先と前記演算タイプと前記データタイプとのいずれか一方とを格納する複数の制御レジスタと、前記受信した同期信号に基づき、前記同期成立を判定し、前記同期成立後、前記受信した演算タイプと前記データタイプとのいずれか一方と前記制御制御レジスタに格納された前記演算タイプと前記データタイプとのいずれか一方と比較し、不整合を検出する制御部とを有することを特徴とする処理装置。
付記8の処理装置において、前記同期装置は、前記同期成立後に、前記マスクレジスタを参照し、前記マスクレジスタが有効な値を示す場合は、前記演算タイプ又はデータタイプの比較と、前記演算との実行を禁止することを特徴とした処理装置。
付記7の処理装置において、前記同期装置は、前記比較結果が良好でない場合に、前記演算結果の代わりに不整合を示す信号を少なくとも前記入力データを入力した送信先に送信することを特徴とする処理装置。
ネットワークを介し接続された複数の処理装置を有するコンピュータシステムにおいて、前記処理装置の各々は、処理ユニットと、前記処理ユニット及びネットワークを介し複数の組の同期信号とデータが入力され、前記各組の同期信号及びデータの送信先をリダクション演算のアルゴリズムにおける次ステージに対応して設定し、リダクション演算を行うリダクション演算装置とを有し、前記リダクション演算装置は、前記各組に対し複数個の同期信号の入力を待ち合わせ、同期成立後に、演算指示と、m(m>1で整数)個の送信先に演算結果と同期信号の送信先とを出力する同期装置と、前記同期が成立した組のn個のデータ間で演算を行う演算器と、データと演算結果を保持する記憶装置と、前記同期装置で指定された送信先に前記データ及び同期信号を送信する送信装置と、受信した同期信号と宛先を前記同期装置に、受信したデータを記憶装置に送る受信装置とを有し、前記同期装置は、前記同期信号と、少なくとも演算タイプ及びデータタイプのいずれかを受信し、前記同期成立後、前記n個の演算タイプ又はデータタイプ間で比較を行い、前記比較結果が良好でない場合に、前記演算結果の代わりに不整合を示す信号を前記m個の送信先に送り、前記比較結果が良好な場合に前記指定された演算を実行することを特徴としたコンピュータシステム。
付記13のコンピュータシステムにおいて、前記リダクション演算装置は、前記同期装置の各組ごとにマスクレジスタを有し、前記同期装置は、前記マスクレジスタが有効な値を示す場合は、前記演算タイプ又はデータタイプの比較と、前記演算との実行を禁止することを特徴としたコンピュータシステム。
付記13のコンピュータシステムにおいて、前記同期装置は、前記送信装置を介し、前記不整合を示す信号と前記不整合が発生した同期装置の番号を送ることを特徴としたコンピュータシステム。
付記13のコンピュータシステムにおいて、前記同期装置は、複数の組の同期信号と前記送信先と前記演算タイプと前記データタイプとのいずれか一方とを格納する複数の制御レジスタと、前記受信した同期信号に基づき、前記同期成立を判定し、前記同期成立後、前記受信した演算タイプと前記データタイプとのいずれか一方と前記制御制御レジスタに格納された前記演算タイプと前記データタイプとのいずれか一方と比較し、不整合を検出する制御部とを有することを特徴とするコンピュータシステム。
付記14のコンピュータシステムにおいて、前記同期装置は、前記同期成立後に、前記マスクレジスタを参照し、前記マスクレジスタが有効な値を示す場合は、前記演算タイプ又はデータタイプの比較と、前記演算との実行を禁止することを特徴としたコンピュータシステム。
付記13のコンピュータシステムにおいて、前記同期装置は、前記比較結果が良好でない場合に、前記演算結果の代わりに不整合を示す信号を少なくとも前記入力データを入力した送信先に送信することを特徴とするコンピュータシステム。
2 ネットワーク
3 処理ユニット(CPU)
4A メモリ
4B 入出力装置
5 システム制御装置
6 リダクション演算装置
7 リダクション演算部
8 同期装置
10 受信装置
12 送信装置
70−0〜70−m 入力データレジスタ
72 マルチプレクサ
73 スイッチ
74 記憶装置
75 演算器
76 デマルチプレクサ
79−0〜79−m 出力データレジスタ
80 制御部
82−0〜82−N 制御レジスタ
84C 演算タイプレジスタ
84D データタイプレジスタ
Claims (5)
- 複数の組の同期信号とデータが入力され、前記各組の同期信号及びデータの送信先をリダクション演算のアルゴリズムにおける次ステージに対応して設定し、リダクション演算を行うリダクション演算装置であって、
前記各組に対し複数個の同期信号の入力を待ち合わせ、同期成立後に、演算指示と、m(m>1で整数)個の送信先に演算結果と同期信号の送信先とを出力する同期装置と、
前記同期が成立した組のn個のデータ間で演算を行う演算器と、
データと演算結果を保持する記憶装置と、
前記同期装置で指定された送信先に前記データ及び同期信号を送信する送信装置と、
受信した同期信号と宛先を前記同期装置に、受信したデータを記憶装置に送る受信装置とを有し、
前記同期装置は、前記同期信号と、少なくとも演算タイプ及びデータタイプのいずれかを受信し、前記同期成立後、前記n個の演算タイプ又はデータタイプ間で比較を行い、前記比較結果が良好でない場合に、前記演算結果の代わりに不整合を示す信号を前記m個の送信先に送り、前記比較結果が良好な場合に前記指定された演算を実行する
ことを特徴としたリダクション演算装置。 - 請求項1のリダクション演算装置において、
同期装置の各組ごとにマスクレジスタを設け、
前記同期装置は、前記マスクレジスタが有効な値を示す場合は、前記演算タイプ又はデータタイプの比較と、前記演算との実行を禁止する
ことを特徴としたリダクション演算装置。 - 請求項1のリダクション演算装置において、
前記同期装置は、前記送信装置を介し、前記不整合を示す信号と前記不整合が発生した同期装置の番号を送る
ことを特徴としたリダクション演算装置。 - 処理ユニットと、
前記処理ユニット及びネットワークを介し複数の組の同期信号とデータが入力され、前記各組の同期信号及びデータの送信先をリダクション演算のアルゴリズムにおける次ステージに対応して設定し、リダクション演算を行うリダクション演算装置とを有し、
前記リダクション演算装置は、
前記各組に対し複数個の同期信号の入力を待ち合わせ、同期成立後に、演算指示と、m(m>1で整数)個の送信先に演算結果と同期信号の送信先とを出力する同期装置と、
前記同期が成立した組のn個のデータ間で演算を行う演算器と、
データと演算結果を保持する記憶装置と、
前記同期装置で指定された送信先に前記データ及び同期信号を送信する送信装置と、
受信した同期信号と宛先を前記同期装置に、受信したデータを記憶装置に送る受信装置とを有し、
前記同期装置は、前記同期信号と、少なくとも演算タイプ及びデータタイプのいずれかを受信し、前記同期成立後、前記n個の演算タイプ又はデータタイプ間で比較を行い、前記比較結果が良好でない場合に、前記演算結果の代わりに不整合を示す信号を前記m個の送信先に送り、前記比較結果が良好な場合に前記指定された演算を実行する
ことを特徴とした処理装置。 - ネットワークを介し接続された複数の処理装置を有するコンピュータシステムであって、
前記処理装置の各々は、
処理ユニットと、
前記処理ユニット及びネットワークを介し複数の組の同期信号とデータが入力され、前記各組の同期信号及びデータの送信先をリダクション演算のアルゴリズムにおける次ステージに対応して設定し、リダクション演算を行うリダクション演算装置とを有し、
前記リダクション演算装置は、
前記各組に対し複数個の同期信号の入力を待ち合わせ、同期成立後に、演算指示と、m(m>1で整数)個の送信先に演算結果と同期信号の送信先とを出力する同期装置と、
前記同期が成立した組のn個のデータ間で演算を行う演算器と、
データと演算結果を保持する記憶装置と、
前記同期装置で指定された送信先に前記データ及び同期信号を送信する送信装置と、
受信した同期信号と宛先を前記同期装置に、受信したデータを記憶装置に送る受信装置とを有し、
前記同期装置は、前記同期信号と、少なくとも演算タイプ及びデータタイプのいずれかを受信し、前記同期成立後、前記n個の演算タイプ又はデータタイプ間で比較を行い、前記比較結果が良好でない場合に、前記演算結果の代わりに不整合を示す信号を前記m個の送信先に送り、前記比較結果が良好な場合に前記指定された演算を実行する
ことを特徴としたコンピュータシステム。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010200807A JP5664039B2 (ja) | 2010-09-08 | 2010-09-08 | リダクション演算装置、処理装置及びコンピュータシステム |
EP11170442.5A EP2428893A3 (en) | 2010-09-08 | 2011-06-17 | A reduction operation device, a processor, and a computer system |
US13/166,114 US9619300B2 (en) | 2010-09-08 | 2011-06-22 | Reduction operation device, a processor, and a computer system |
CN201110201689.0A CN102402421B (zh) | 2010-09-08 | 2011-07-14 | 归约运算装置、处理器和计算机系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010200807A JP5664039B2 (ja) | 2010-09-08 | 2010-09-08 | リダクション演算装置、処理装置及びコンピュータシステム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012058958A true JP2012058958A (ja) | 2012-03-22 |
JP5664039B2 JP5664039B2 (ja) | 2015-02-04 |
Family
ID=45001561
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010200807A Active JP5664039B2 (ja) | 2010-09-08 | 2010-09-08 | リダクション演算装置、処理装置及びコンピュータシステム |
Country Status (4)
Country | Link |
---|---|
US (1) | US9619300B2 (ja) |
EP (1) | EP2428893A3 (ja) |
JP (1) | JP5664039B2 (ja) |
CN (1) | CN102402421B (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020067722A (ja) * | 2018-10-22 | 2020-04-30 | 富士通株式会社 | 並列処理装置、並列演算実行プログラムおよびバックアップ方法 |
US10848551B2 (en) | 2018-08-28 | 2020-11-24 | Fujitsu Limited | Information processing apparatus, parallel computer system, and method for control |
US10983932B2 (en) | 2018-04-19 | 2021-04-20 | Fujitsu Limited | Processor and information processing apparatus |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5664039B2 (ja) * | 2010-09-08 | 2015-02-04 | 富士通株式会社 | リダクション演算装置、処理装置及びコンピュータシステム |
JP5994601B2 (ja) * | 2012-11-27 | 2016-09-21 | 富士通株式会社 | 並列計算機、並列計算機の制御プログラム及び並列計算機の制御方法 |
JP2018180999A (ja) * | 2017-04-14 | 2018-11-15 | ルネサスエレクトロニクス株式会社 | 検査システム、検査装置、及び検査方法 |
JP2021043737A (ja) * | 2019-09-11 | 2021-03-18 | 富士通株式会社 | バリア同期システム、バリア同期方法及び並列情報処理装置 |
CN111105042B (zh) * | 2019-12-13 | 2023-07-25 | 广东浪潮大数据研究有限公司 | 一种并行消息处理方法、系统及相关装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07114515A (ja) * | 1993-10-19 | 1995-05-02 | Hitachi Chem Co Ltd | 同期通信用ネットワークを有する分散メモリ計算機 |
JPH1049507A (ja) * | 1996-07-31 | 1998-02-20 | Fujitsu Ltd | 並列計算機 |
JP2010122848A (ja) * | 2008-11-19 | 2010-06-03 | Fujitsu Ltd | バリア同期装置、バリア同期処理システム及び方法、リダクション演算装置、リダクション演算処理システム及び方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0398152A (ja) | 1989-09-11 | 1991-04-23 | Fujitsu Ltd | ブロードキャスト・バリアによるデータ通信方式 |
DE69424626T2 (de) | 1993-11-23 | 2001-01-25 | Hewlett Packard Co | Parallele Datenverarbeitung in einem Einzelprozessor |
JPH07152712A (ja) | 1993-11-30 | 1995-06-16 | Fujitsu Ltd | バリア同期を行うマルチプロセッサ |
ES2200899T3 (es) | 1999-06-30 | 2004-03-16 | Aventis Pharma S.A. | Nuevos derivados de benzo (f)naftiridina, su preparacion y las composiciones que los contienen. |
JP3304928B2 (ja) | 1999-07-29 | 2002-07-22 | 日本電気株式会社 | バリア同期方法およびバリア同期用プログラムを記録した記録媒体 |
WO2006020298A2 (en) * | 2004-07-19 | 2006-02-23 | Blumrich Matthias A | Collective network for computer structures |
US20080147881A1 (en) * | 2006-12-19 | 2008-06-19 | Krishnamurthy Rajaram B | System and method for placing computation inside a network |
US8539204B2 (en) * | 2009-09-25 | 2013-09-17 | Nvidia Corporation | Cooperative thread array reduction and scan operations |
JP5664039B2 (ja) * | 2010-09-08 | 2015-02-04 | 富士通株式会社 | リダクション演算装置、処理装置及びコンピュータシステム |
JP5549574B2 (ja) * | 2010-12-17 | 2014-07-16 | 富士通株式会社 | 並列計算機システム、同期装置、並列計算機システムの制御方法 |
JP5621918B2 (ja) * | 2011-04-07 | 2014-11-12 | 富士通株式会社 | 情報処理装置、並列計算機システムおよび演算処理装置の制御方法 |
-
2010
- 2010-09-08 JP JP2010200807A patent/JP5664039B2/ja active Active
-
2011
- 2011-06-17 EP EP11170442.5A patent/EP2428893A3/en not_active Withdrawn
- 2011-06-22 US US13/166,114 patent/US9619300B2/en active Active
- 2011-07-14 CN CN201110201689.0A patent/CN102402421B/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07114515A (ja) * | 1993-10-19 | 1995-05-02 | Hitachi Chem Co Ltd | 同期通信用ネットワークを有する分散メモリ計算機 |
JPH1049507A (ja) * | 1996-07-31 | 1998-02-20 | Fujitsu Ltd | 並列計算機 |
JP2010122848A (ja) * | 2008-11-19 | 2010-06-03 | Fujitsu Ltd | バリア同期装置、バリア同期処理システム及び方法、リダクション演算装置、リダクション演算処理システム及び方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10983932B2 (en) | 2018-04-19 | 2021-04-20 | Fujitsu Limited | Processor and information processing apparatus |
US10848551B2 (en) | 2018-08-28 | 2020-11-24 | Fujitsu Limited | Information processing apparatus, parallel computer system, and method for control |
JP2020067722A (ja) * | 2018-10-22 | 2020-04-30 | 富士通株式会社 | 並列処理装置、並列演算実行プログラムおよびバックアップ方法 |
JP7192388B2 (ja) | 2018-10-22 | 2022-12-20 | 富士通株式会社 | 並列処理装置、並列演算実行プログラムおよびバックアップ方法 |
Also Published As
Publication number | Publication date |
---|---|
CN102402421B (zh) | 2014-12-31 |
EP2428893A2 (en) | 2012-03-14 |
US9619300B2 (en) | 2017-04-11 |
CN102402421A (zh) | 2012-04-04 |
JP5664039B2 (ja) | 2015-02-04 |
EP2428893A3 (en) | 2014-12-10 |
US20120060019A1 (en) | 2012-03-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5664039B2 (ja) | リダクション演算装置、処理装置及びコンピュータシステム | |
US10659345B2 (en) | Service path protection method, controller, device and system | |
US8654798B2 (en) | Barrier synchronization apparatus, barrier synchronization system, and barrier synchronization method | |
JP3640187B2 (ja) | マルチプロセッサシステムの障害処理方法、マルチプロセッサシステム及びノード | |
US10127095B2 (en) | Seamless automatic recovery of a switch device | |
JP5549574B2 (ja) | 並列計算機システム、同期装置、並列計算機システムの制御方法 | |
CN101595668A (zh) | 建立协调定时网络中的服务器之间的逻辑路径的方法和系统 | |
JP5549575B2 (ja) | 並列計算機システム、同期装置、並列計算機システムの制御方法 | |
JP2017501657A (ja) | リンクのヘルスチェック方法および装置 | |
US8755287B2 (en) | Network managing device and network managing method | |
CN113094309A (zh) | 一种数据位宽转换方法和装置 | |
JP6431197B2 (ja) | スナップショット処理方法および関係付けられたデバイス | |
US11258666B2 (en) | Method, device, and system for implementing MUX machine | |
JP5921782B2 (ja) | 通信システム、待機装置、通信方法及び待機プログラム | |
US20150098317A1 (en) | Linear protection switching method and apparatus for protecting network segmented into multi-domain | |
EP3185489B1 (en) | Communication device, communication system and communication method | |
WO2019119269A1 (zh) | 一种网络故障探测方法及控制中心设备 | |
JP2009294881A (ja) | 情報処理装置および情報処理方法 | |
US20130226880A1 (en) | Information processing system, memory device, information processing apparatus, and method of controlling information processing system | |
JP2018182688A (ja) | 情報処理装置、情報処理システムおよび情報処理システムの制御方法 | |
JP6601198B2 (ja) | 中継装置、設定方法、設定プログラム及び情報処理システム | |
JP2019046379A (ja) | 計算ノード装置、並列計算機システム、および計算ノード装置の制御方法 | |
JP4117721B2 (ja) | 並列計算機のバリア同期制御方法 | |
JPH01252047A (ja) | 通信制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130702 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140319 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140401 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140530 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141007 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141022 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141111 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141124 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5664039 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |