JP2010152527A - ユーザレベルdmaとメモリアクセス管理を提供する方法と装置 - Google Patents
ユーザレベルdmaとメモリアクセス管理を提供する方法と装置 Download PDFInfo
- Publication number
- JP2010152527A JP2010152527A JP2008328251A JP2008328251A JP2010152527A JP 2010152527 A JP2010152527 A JP 2010152527A JP 2008328251 A JP2008328251 A JP 2008328251A JP 2008328251 A JP2008328251 A JP 2008328251A JP 2010152527 A JP2010152527 A JP 2010152527A
- Authority
- JP
- Japan
- Prior art keywords
- dma
- access
- address
- address space
- user process
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Memory System (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
【解決手段】メモリアクセス制御装置300は、DMA転送のために使用されるメモリ領域であるDMAアドレス空間を対象として、DMAリクエスタ336からIOIDを含むアクセス要求コマンドを受信し、アクセスの可否を判定し、許可の場合には、アクセスを実行させる。PU112上のOSは、ユーザプロセスの論理アドレス空間とDMAアドレス空間との対応関係をMMU334設定する。ユーザプロセスから、論理アドレスの指定によりDMAアドレス空間へのアクセスを指示されたときには、MMU334は論理アドレスをDMAアドレス空間の物理アドレスに変換する。
【選択図】図14
Description
このシステムは、I/Oアクセス制御装置とプロセス制御装置を備える。
I/Oアクセス制御装置は、DMA(Direct Memory Access)転送のために使用されるメモリ領域であるDMAアドレス空間を対象として、外部のDMA転送要求主体からアクセス対象となるアドレスとDMA転送要求主体を識別するためのIDを含む制御コマンドを受信し、DMA転送要求主体による該当領域へのアクセスの可否を判定し、許可の場合には、アクセスを実行させる。
プロセス制御装置は、ユーザプロセスの論理アドレス空間とDMAアドレス空間とを対応づけるマッピングテーブルを設定し、ユーザプロセスから、論理アドレスの指定によりDMAアドレス空間へのアクセスを指示されたときには、ユーザプロセスをDMAアドレス空間に直接アクセスさせるために、マッピングテーブルを参照して論理アドレスをDMAアドレス空間の物理アドレスに変換する。
情報処理装置100は、統括制御部110、画像処理部120、メインメモリ140およびI/Oデバイス160を含む。また、情報処理装置100は表示装置150と接続されている。表示装置150は、統括制御部110および画像処理部120の処理の結果得られた画像、映像を出力する。I/Oデバイス160は、サウスブリッジのように他のデータ処理装置とのI/Oインタフェースとなる装置である。I/Oデバイス160では、USB(Universal Serial Bus)コントローラ、HDD(Hard Disk Drive)コントローラ、イーサネットコントローラ等が、後述するコマンド送信補助装置200に接続される。情報処理装置100と接続されるI/Oデバイス160は、複数個、また、複数種類であってよい。統括制御部110や画像処理部120はそれぞれワンチップの電子デバイスとして形成されており、お互いは物理的に分離されている。統括制御部110と画像処理部120があわせて、ワンチップの電子デバイスとして形成されてもよい。
メインメモリ140やローカルメモリ144の一部は、DMA転送のためのデータを保持するための領域となる。このような領域を「DMAアドレス空間」とよぶ。DMAアドレス空間は管理空間の一部として形成される。
同図に示すアクセス要求コマンド162は、コマンド送信補助装置200からI/Oアクセス制御装置300に対して送出される。IOID領域172は、コマンド送信補助装置200がDMAリクエスタを一意に識別するために付与するIOIDを示す。IOIDは、情報処理装置100において各DMAリクエスタを一意に識別するIDである。コマンド領域179は、READやWRITEなどのコマンド内容を示す。アドレス領域170は、アクセス先のアドレスを示す。このアドレスは、論理的なアドレスであって物理アドレスを直接的に指定するものではない。論理アドレス空間は、セグメントに分割されており、セグメントはページに分割される。各ページにおける具体的なアドレスはオフセットにより指定される。アドレス領域170は、セグメント領域174、ページ領域176、オフセット領域178を含む。セグメント領域174はセグメントを指定するセグメント値、ページ領域176はページを指定するページ値、オフセット領域178はそのページ内におけるオフセット値を示す。
1.アクセス順序の強制をするか否か
2.キャッシュコヒーレンシ維持が必要か否か
3.ページに対する書込を許可するか否か
コマンド送信補助装置200は、コマンド送信部202、IOID/セグメントアドレス追加部204およびコマンド取得部206を含む。
IOID/セグメントアドレス追加部204は、UC_ADDR_TRANS_UARレジスタ250、マスクコントローラ252、変換部254、UC_ADDR_TRANS_TABLEレジスタ256を含む。
中間アドレス(INT_ADDR)は64ビットであり、第0ビットから第27ビットまでにはUC_ADDR_TRANS_UARレジスタ250から出力された設定値となる。特権ソフトウェアはUC_ADDR_TRANS_UARレジスタ250も設定可能である。第28ビットから第31ビットまでの4ビットは、SEG_ADDRの上位4ビットである。第36ビットから第63ビットまでの28ビットはADDRの下位28ビットである。第32ビットから第35ビットまでは、ADDRの上位4ビットとMA_MASKの論理積である4ビット値にSEG_ADDRの下位4ビットを論理和したものである。こうして、計64ビットの中間アドレスが生成される。本実施例においては、中間アドレス(INT_ADDR)の第0ビットから第27ビットまでは予約領域であり、第28ビットから第63ビットまでがアドレス領域170となる。
I/Oアクセス制御装置300は、コマンド受信部302、アクセス判定部304、アドレス変換部306、キャッシュ処理部308、部分情報保持部310およびアクセス処理部312を含む。
コマンド受信部302は、受信したアクセス要求コマンド162からIOIDを抽出する(S10)。アドレス変換部306は、論理アドレスを物理アドレスに変換する(S12)。アクセス判定部304は、アクセス要求コマンド162のIOIDが、第2変換テーブル182において特定されたページのIOIDと一致するか判定する(S14)。一致すれば(S14のY)、アクセス処理部312はアクセス属性情報にしたがって、管理空間へのアクセスを実行する(S16)。一致しなければ(S14のN)、アクセス処理部312は送信元のコマンド送信補助装置200に対してエラーを通知する(S20)。エラー通知は、OSに対してエラーメッセージとしてイベント通知されてもよい。この場合には、アクセスは拒否される。
PU112やSPU116上で実行されるユーザプロセスは、その実行過程においてさまざまなDMAリクエスタを制御する。ユーザプロセスはDMAリクエスタに対してさまざまなデータを転送し、DMAリクエスタもユーザプロセスに対してさまざまなデータを転送する。こういったデータ転送のため、メインメモリ140には、転送対象となるデータを一時的に置くための領域が確保される。このような領域に対応するメモリ空間が「DMAアドレス空間」である。DMAアドレス空間は、管理空間の一部である。
このためには、ユーザプロセスがDMAアドレス空間に直接アクセスできるとしても、不正なアクセスを未然に防止する仕組みが必要である。図12以降においては、このような仕組みについて説明する。
本実施例においては、ユーザプロセスはDMAリクエスタ専用の論理アドレス空間(以下、「DMAリクエスタ空間」とよぶ)に直接アクセスできる。ユーザプロセスには、互いに独立した論理アドレス空間が割り当てられる。この論理アドレス空間の一部は、DMAアドレス空間にマッピングされる。DMAアドレス空間は、通常、メインメモリ140上に形成される物理アドレス領域である。DMAアドレス空間は、更に、DMAリクエスタ空間にマッピングされる。いわば、DMAアドレス空間に対して、DMAリクエスタのためのDMAリクエスタ空間およびユーザプロセスのための論理アドレス空間が2重にマッピングされる。ユーザプロセスは、論理アドレスを指定することにより、デバイスドライバやOSなどの他のソフトウェアを介することなく、直接、DMAアドレス空間を介してDMAリクエスタ空間にアクセスできることになる。DMAアドレス空間を介してDMAリクエスタにデータを直接転送できる。このため、PU112の動作状況に左右されることなく、各SPU116上の各ユーザプロセスが複数のDMAリクエスタに対して同時並行的にDMA転送できる。
DMAリクエスタ空間325は、あるDMAリクエスタaのDMA転送用領域のアドレス(原アドレス)により形成されるアドレス空間を示す。物理アドレス320は、管理空間の物理アドレスを示す。管理空間は、各種レジスタやローカルメモリ144、メインメモリ140の集合として形成される物理アドレス空間であり、その一部はDMAアドレス空間を形成する。論理アドレス322、324は、それぞれ、ユーザプロセスAの論理アドレス、ユーザプロセスBの論理アドレスを示す。
これらのレジスタの値は、OS、より詳しくはハイパーバイザーにより設定される。また、CPU・MMU設定レジスタ326やIOID・MMU設定レジスタ328にアクセスできるのはOSなどの特権レベルソフトウェアのみである。
PU112やSPU116、そして、これらにおいて実行されるOSやデバイスドライバ、ユーザプロセスが、「プロセス制御装置」として機能する。また、このプロセス制御装置と、メモリアクセス制御装置300により、「メモリアクセス制御システム」が形成されている。
(1)DMAリクエスタ336とDMAアドレス空間の間でのDMA転送
(2)ユーザプロセスとDMAアドレス空間の間でのDMA転送
同図においては、ハイパーバイザ上において、OSAとOSBという2つのOSが実行されている。ハイパーバイザは特権ソフトウェアであり、PU112にて実行される。ハイパーバイザは、時分割方式にて、OSAとOSBを定期的にコンテキストスイッチさせる。OSAの実行時にはデバイスドライバAやユーザプロセスAが実行され、OSBの実行時にはデバイスドライバBやユーザプロセスBが実行される。したがって、ユーザプロセスがデバイスドライバを介してしかDMA転送をできない一般的な設計の場合、OSAからOSBへのコンテキストスイッチが発生すると、ユーザプロセスAはデバイスドライバAを使えなくなってしまうため、DMA転送を実行できなくなる。
同図においても、ハイパーバイザ上において、OSAとOSBという2つのOSが実行されている。ただし、図12と同様、ユーザプロセスはデバイスドライバを介さずにDMAアドレス空間にアクセスできる。OSAの実行時にはデバイスドライバAやユーザプロセスAが実行され、OSBの実行時にはデバイスドライバBやユーザプロセスBが実行される。ユーザプロセスAは、デバイスドライバAを介さずにDMA転送を実行できるため、OSAからOSBへのコンテキストスイッチが発生すると、ユーザプロセスAはデバイスドライバAを使えなくなってしまうが、DMA転送を継続できる。
Claims (8)
- DMA(Direct Memory Access)転送のために使用されるメモリ領域であるDMAアドレス空間を対象として、外部のDMA転送要求主体からアクセス対象となるアドレスと前記DMA転送要求主体を識別するためのIDを含む制御コマンドを受信するコマンド受信部と、
前記DMAアドレス空間におけるアドレスと、そのアドレスにて指定される領域についてアクセスを許可されるべきDMA転送要求主体のIDとを対応づけたアクセス可否判定テーブルを参照して、前記DMA転送要求主体によるアクセスの可否を判定するアクセス判定部と、
前記アクセス判定部に許可されたことを条件として、前記DMA転送要求主体の前記DMAアドレス空間に対するアクセスを実行するアクセス処理部と、
を備えるI/Oアクセス制御装置と、
ユーザプロセスの論理アドレス空間と前記DMAアドレス空間とを対応づけるマッピングテーブルを設定するマッピング部と、
ユーザプロセスから、論理アドレスの指定により前記DMAアドレス空間へのアクセスを指示されたときには、前記ユーザプロセスを前記DMAアドレス空間に直接アクセスさせるために、前記マッピングテーブルを参照して前記論理アドレスを前記DMAアドレス空間の物理アドレスに変換するアドレス変換部と、
を備えるプロセス制御装置と、
を含むことを特徴とするメモリアクセス制御システム。 - 前記プロセス制御装置の前記マッピング部は、OS(Operating System)によりアクセス対象となる前記DMAアドレス空間の領域とユーザプロセスによりアクセス対象となる前記DMAアドレス空間の領域が重ならないように、ユーザプロセスの論理アドレス空間と前記DMAアドレス空間を対応づけることを特徴とする請求項1に記載のメモリアクセス制御システム。
- 前記I/Oアクセス制御装置の前記アクセス判定部は、OS(Operating System)用に確保されている所定のメモリ領域に対する前記DMA転送要求主体からのアクセスを排除することを特徴とする請求項1または2に記載のメモリアクセス制御システム。
- 前記プロセス制御装置は、メインプロセスを実行する主制御装置、および、前記メインプロセスの実行中に前記主制御装置により割り当てられたユーザプロセスをサブプロセスとして実行する副制御装置を備え、
前記プロセス制御装置の前記アドレス変換部は、前記副制御装置の一部として構成され、前記副制御装置において実行されるユーザプロセスから前記DMAアドレス空間へのアクセスが指示されたときには、前記主制御装置において実行されるメインプロセスを介さずに、前記ユーザプロセスを前記DMAアドレス空間へアクセスさせることを特徴とする請求項1から3のいずれか記載のメモリアクセス制御システム。 - 前記主制御装置は、メインプロセスとして複数種類のOSを時分割にて切り換えながら実行し、
前記副制御装置は、前記副制御装置において実行されるユーザプロセスから前記DMAアドレス空間へのアクセス中に、OSの切り換えが発生しても、前記アクセスを継続させることを特徴とする請求項4に記載のメモリアクセス制御システム。 - DMA(Direct Memory Access)転送のために使用されるメモリ領域であるDMAアドレス空間を対象として、外部のDMA転送要求主体からアクセス対象となるアドレスと前記DMA転送要求主体を識別するためのIDを含む制御コマンドを受信するステップと、
前記DMAアドレス空間におけるアドレスと、そのアドレスにて指定される領域についてアクセスを許可されるべきDMA転送要求主体のIDとを対応づけたアクセス可否判定テーブルを参照して、前記DMA転送要求主体によるアクセスの可否を判定するステップと、
前記アクセス判定部に許可されたことを条件として、前記DMA転送要求主体の前記DMAアドレス空間に対するアクセスを実行するステップと、
ユーザプロセスの論理アドレス空間と前記DMAアドレス空間とを対応づけるマッピングテーブルを設定するステップと、
ユーザプロセスから、論理アドレスの指定により前記DMAアドレス空間へのアクセスを指示されたときには、前記マッピングテーブルを参照して前記論理アドレスを前記DMAアドレス空間の物理アドレスに変換し、前記ユーザプロセスを前記DMAアドレス空間に直接アクセスさせるステップと、
を備えることを特徴とするメモリアクセス制御方法。 - DMA(Direct Memory Access)転送要求主体のアドレス空間をメモリの所定領域にマッピングする機能と、
前記DMA転送要求主体の制御権を付与すべきユーザプロセスのアドレス空間を前記メモリの前記所定領域に更にマッピングする機能と、
前記ユーザプロセスから前記DMA転送要求主体に対するアクセスが発生するときには、前記ユーザプロセスと前記DMA転送要求主体のプロセス以外のプロセスを介することなく、前記ユーザプロセスおよび前記DMA転送要求主体の双方からマッピングされている前記所定領域を介したデータ送受を実行させる機能と、
を備えることを特徴とするメモリアクセス制御プログラム。 - 複数のユーザプロセスのうちのいずれかのユーザプロセスが複数のDMA転送要求主体のうちのいずれかのDMA転送要求主体の制御権を要求するとき、要求対象となる前記DMA転送要求主体のアドレス空間にマッピングされている前記メモリの領域に対して要求元である前記ユーザプロセスのアドレス空間をマッピングすることにより、前記ユーザプロセスと前記DMA転送要求主体のデータ送受を実行させることを特徴とする請求項7に記載のメモリアクセス制御プログラム。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008328251A JP4766498B2 (ja) | 2008-12-24 | 2008-12-24 | ユーザレベルdmaとメモリアクセス管理を提供する方法と装置 |
US12/631,207 US8346994B2 (en) | 2008-12-24 | 2009-12-04 | Methods and apparatus for providing user level DMA and memory access management |
EP09015503.7A EP2202643B1 (en) | 2008-12-24 | 2009-12-15 | Methods and apparatus for providing user level DMA and memory access management |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008328251A JP4766498B2 (ja) | 2008-12-24 | 2008-12-24 | ユーザレベルdmaとメモリアクセス管理を提供する方法と装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010152527A true JP2010152527A (ja) | 2010-07-08 |
JP4766498B2 JP4766498B2 (ja) | 2011-09-07 |
Family
ID=42040317
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008328251A Active JP4766498B2 (ja) | 2008-12-24 | 2008-12-24 | ユーザレベルdmaとメモリアクセス管理を提供する方法と装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8346994B2 (ja) |
EP (1) | EP2202643B1 (ja) |
JP (1) | JP4766498B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013031130A1 (ja) * | 2011-09-01 | 2013-03-07 | パナソニック株式会社 | 情報処理装置、そのアクセス制御方法及び集積回路 |
WO2014016951A1 (ja) * | 2012-07-27 | 2014-01-30 | 株式会社日立製作所 | 情報処理装置 |
US8898429B2 (en) | 2011-12-29 | 2014-11-25 | Samsung Electronics Co., Ltd. | Application processor and a computing system having the same |
US11334283B2 (en) | 2018-04-06 | 2022-05-17 | Robert Bosch Gmbh | Method for providing application data of at least one application executable on a control unit of a vehicle, method for calibrating a control unit, control unit and evaluation unit |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8671265B2 (en) | 2010-03-05 | 2014-03-11 | Solidfire, Inc. | Distributed data storage system providing de-duplication of data using block identifiers |
JP5423902B2 (ja) * | 2010-11-05 | 2014-02-19 | 富士通株式会社 | 情報処理装置,情報処理装置の時刻設定方法,及び情報処理装置の時刻設定プログラム,並びに監視装置 |
US9054992B2 (en) | 2011-12-27 | 2015-06-09 | Solidfire, Inc. | Quality of service policy sets |
US9838269B2 (en) | 2011-12-27 | 2017-12-05 | Netapp, Inc. | Proportional quality of service based on client usage and system metrics |
US9639478B2 (en) | 2014-01-17 | 2017-05-02 | International Business Machines Corporation | Controlling direct memory access page mappings |
US20150244795A1 (en) | 2014-02-21 | 2015-08-27 | Solidfire, Inc. | Data syncing in a distributed system |
US9798728B2 (en) | 2014-07-24 | 2017-10-24 | Netapp, Inc. | System performing data deduplication using a dense tree data structure |
US9323701B2 (en) * | 2014-07-29 | 2016-04-26 | Netapp, Inc. | Technique for synchronizing IOMMU memory de-registration and incoming I/O data |
US9671960B2 (en) | 2014-09-12 | 2017-06-06 | Netapp, Inc. | Rate matching technique for balancing segment cleaning and I/O workload |
US10133511B2 (en) | 2014-09-12 | 2018-11-20 | Netapp, Inc | Optimized segment cleaning technique |
US9836229B2 (en) | 2014-11-18 | 2017-12-05 | Netapp, Inc. | N-way merge technique for updating volume metadata in a storage I/O stack |
US9720601B2 (en) | 2015-02-11 | 2017-08-01 | Netapp, Inc. | Load balancing technique for a storage array |
US9762460B2 (en) | 2015-03-24 | 2017-09-12 | Netapp, Inc. | Providing continuous context for operational information of a storage system |
US9710317B2 (en) | 2015-03-30 | 2017-07-18 | Netapp, Inc. | Methods to identify, handle and recover from suspect SSDS in a clustered flash array |
US9740566B2 (en) | 2015-07-31 | 2017-08-22 | Netapp, Inc. | Snapshot creation workflow |
US10929022B2 (en) | 2016-04-25 | 2021-02-23 | Netapp. Inc. | Space savings reporting for storage system supporting snapshot and clones |
US10642763B2 (en) | 2016-09-20 | 2020-05-05 | Netapp, Inc. | Quality of service policy sets |
US20180285262A1 (en) * | 2017-03-31 | 2018-10-04 | Intel Corporation | Techniques for shared virtual memory access protection |
FR3077893B1 (fr) * | 2018-02-14 | 2020-09-11 | St Microelectronics Rousset | Systeme de controle d'acces a une memoire |
US11106609B2 (en) | 2019-02-28 | 2021-08-31 | Micron Technology, Inc. | Priority scheduling in queues to access cache data in a memory sub-system |
US11288199B2 (en) | 2019-02-28 | 2022-03-29 | Micron Technology, Inc. | Separate read-only cache and write-read cache in a memory sub-system |
US10970222B2 (en) | 2019-02-28 | 2021-04-06 | Micron Technology, Inc. | Eviction of a cache line based on a modification of a sector of the cache line |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0877062A (ja) * | 1994-09-02 | 1996-03-22 | Fuji Xerox Co Ltd | アドレス管理装置 |
JP2003099326A (ja) * | 2001-06-29 | 2003-04-04 | Texas Instruments Inc | システム保護マップ |
JP2005523519A (ja) * | 2002-04-18 | 2005-08-04 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 要求元マスタidおよびデータ・アドレスを用いて統合システム内でのデータ・アクセスを限定する制御機能 |
JP2006085393A (ja) * | 2004-09-15 | 2006-03-30 | National Institute Of Information & Communication Technology | デバイスからの高速データ転送方法及びデータ処理装置 |
JP2006099702A (ja) * | 2004-09-30 | 2006-04-13 | Toshiba Corp | 情報処理装置およびデータ転送制御方法 |
WO2007097123A1 (en) * | 2006-02-22 | 2007-08-30 | Sony Computer Entertainment Inc. | Methods and apparatus for providing independent logical address space and access management |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6567897B2 (en) * | 2001-03-01 | 2003-05-20 | International Business Machines Corporation | Virtualized NVRAM access methods to provide NVRAM CHRP regions for logical partitions through hypervisor system calls |
US7975117B2 (en) * | 2003-03-24 | 2011-07-05 | Microsoft Corporation | Enforcing isolation among plural operating systems |
US7146477B1 (en) | 2003-04-18 | 2006-12-05 | Advanced Micro Devices, Inc. | Mechanism for selectively blocking peripheral device accesses to system memory |
US20060004983A1 (en) * | 2004-06-30 | 2006-01-05 | Tsao Gary Y | Method, system, and program for managing memory options for devices |
US7451249B2 (en) | 2005-03-21 | 2008-11-11 | Hewlett-Packard Development Company, L.P. | Method and apparatus for direct input and output in a virtual machine environment containing a guest operating system |
KR100866951B1 (ko) * | 2005-10-28 | 2008-11-05 | 삼성전자주식회사 | 메모리에 저장된 데이터를 보호할 수 있는 프로그래머블프로세서 및 방법 |
US7702826B2 (en) * | 2005-12-28 | 2010-04-20 | Intel Corporation | Method and apparatus by utilizing platform support for direct memory access remapping by remote DMA (“RDMA”)-capable devices |
EP1903443B1 (en) | 2006-04-06 | 2011-07-13 | Sony Corporation | Bridge, processor unit, information processing apparatus and access control method |
US7822941B2 (en) * | 2006-06-05 | 2010-10-26 | Oracle America, Inc. | Function-based virtual-to-physical address translation |
US8001592B2 (en) * | 2007-05-09 | 2011-08-16 | Sony Computer Entertainment Inc. | Methods and apparatus for accessing resources using a multiprocessor in a trusted mode |
-
2008
- 2008-12-24 JP JP2008328251A patent/JP4766498B2/ja active Active
-
2009
- 2009-12-04 US US12/631,207 patent/US8346994B2/en active Active
- 2009-12-15 EP EP09015503.7A patent/EP2202643B1/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0877062A (ja) * | 1994-09-02 | 1996-03-22 | Fuji Xerox Co Ltd | アドレス管理装置 |
JP2003099326A (ja) * | 2001-06-29 | 2003-04-04 | Texas Instruments Inc | システム保護マップ |
JP2005523519A (ja) * | 2002-04-18 | 2005-08-04 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 要求元マスタidおよびデータ・アドレスを用いて統合システム内でのデータ・アクセスを限定する制御機能 |
JP2006085393A (ja) * | 2004-09-15 | 2006-03-30 | National Institute Of Information & Communication Technology | デバイスからの高速データ転送方法及びデータ処理装置 |
JP2006099702A (ja) * | 2004-09-30 | 2006-04-13 | Toshiba Corp | 情報処理装置およびデータ転送制御方法 |
WO2007097123A1 (en) * | 2006-02-22 | 2007-08-30 | Sony Computer Entertainment Inc. | Methods and apparatus for providing independent logical address space and access management |
JP2009523269A (ja) * | 2006-02-22 | 2009-06-18 | 株式会社ソニー・コンピュータエンタテインメント | 独立論理アドレス空間とそれぞれに対するアクセス管理を提供する方法および装置 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013031130A1 (ja) * | 2011-09-01 | 2013-03-07 | パナソニック株式会社 | 情報処理装置、そのアクセス制御方法及び集積回路 |
US8898429B2 (en) | 2011-12-29 | 2014-11-25 | Samsung Electronics Co., Ltd. | Application processor and a computing system having the same |
WO2014016951A1 (ja) * | 2012-07-27 | 2014-01-30 | 株式会社日立製作所 | 情報処理装置 |
JP5847313B2 (ja) * | 2012-07-27 | 2016-01-20 | 株式会社日立製作所 | 情報処理装置 |
US11334283B2 (en) | 2018-04-06 | 2022-05-17 | Robert Bosch Gmbh | Method for providing application data of at least one application executable on a control unit of a vehicle, method for calibrating a control unit, control unit and evaluation unit |
Also Published As
Publication number | Publication date |
---|---|
EP2202643A1 (en) | 2010-06-30 |
EP2202643B1 (en) | 2014-05-07 |
US20100161850A1 (en) | 2010-06-24 |
JP4766498B2 (ja) | 2011-09-07 |
US8346994B2 (en) | 2013-01-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4766498B2 (ja) | ユーザレベルdmaとメモリアクセス管理を提供する方法と装置 | |
JP4975175B2 (ja) | 独立論理アドレス空間とそれぞれに対するアクセス管理を提供する方法および装置 | |
US10133677B2 (en) | Opportunistic migration of memory pages in a unified virtual memory system | |
US9798487B2 (en) | Migrating pages of different sizes between heterogeneous processors | |
US9547535B1 (en) | Method and system for providing shared memory access to graphics processing unit processes | |
US10445243B2 (en) | Fault buffer for resolving page faults in unified virtual memory system | |
US9830210B2 (en) | CPU-to-GPU and GPU-to-GPU atomics | |
JP2008033928A (ja) | Gpuにおけるページマッピングのための専用機構 | |
JP7387873B2 (ja) | ネットワーク化された入出力メモリ管理ユニット | |
US11741015B2 (en) | Fault buffer for tracking page faults in unified virtual memory system | |
WO2010097925A1 (ja) | 情報処理装置 | |
US8788761B2 (en) | System and method for explicitly managing cache coherence | |
CN117120990A (zh) | 用于转移分层存储器管理的方法和装置 | |
JP2021506028A (ja) | 共通のメモリページからメモリへのキャッシュラインのリンス | |
US20210191641A1 (en) | Systems and methods for reducing instruction code memory footprint for multiple processes executed at a coprocessor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100914 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100928 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20101118 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101129 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20101129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110208 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110408 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110510 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110607 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4766498 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140624 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |