JP2010145875A - Liquid crystal display device and manufacturing method thereof - Google Patents

Liquid crystal display device and manufacturing method thereof Download PDF

Info

Publication number
JP2010145875A
JP2010145875A JP2008324808A JP2008324808A JP2010145875A JP 2010145875 A JP2010145875 A JP 2010145875A JP 2008324808 A JP2008324808 A JP 2008324808A JP 2008324808 A JP2008324808 A JP 2008324808A JP 2010145875 A JP2010145875 A JP 2010145875A
Authority
JP
Japan
Prior art keywords
electrode
repair
signal line
liquid crystal
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008324808A
Other languages
Japanese (ja)
Inventor
Kazuyoshi Nagayama
和由 永山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Videocon Global Ltd
Original Assignee
Videocon Global Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Videocon Global Ltd filed Critical Videocon Global Ltd
Priority to JP2008324808A priority Critical patent/JP2010145875A/en
Publication of JP2010145875A publication Critical patent/JP2010145875A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a repair method which repairs display defects due to black spot defects, bright spot defects, disconnection of wiring, or the like of a liquid crystal display device without adding an extra step, and prevents the reduction in an aperture ratio and the loss of long-time reliability due to repair. <P>SOLUTION: A repair electrode conductive to a scanning line or a signal line is preformed on the scanning line or the signal line. When a defect is found, a conductive connection pattern is formed from this repair electrode to a pixel electrode or another repair electrode to repair the display defect. The repair electrode can be formed in a TFT manufacturing step and can be formed under a black matrix together with the connection pattern. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、液晶表示装置及びその製造方法に関し、特に、液晶表示装置の画素部及び配線のリペア技術に関する。   The present invention relates to a liquid crystal display device and a manufacturing method thereof, and more particularly, to a repair technique for a pixel portion and a wiring of a liquid crystal display device.

近年、表示装置の一つとしてアクティブマトリックス型の液晶表示装置が広く利用されており、テレビジョン受像機やパーソナルコンピュータ用モニタ、携帯端末などの表示装置として普及が進んでいる。そして、液晶表示装置の大画面化や高精細化、表示品質の向上に向けて、現在も活発な研究開発が続けられている。一方、液晶表示装置の製造歩留まりを向上させコストを低減させるために、液晶表示パネルの製造工程において点欠陥や線欠陥の発生を少なくする製造技術とともに、これらの欠陥をリペアする技術がその重要性を増してきている。   In recent years, an active matrix type liquid crystal display device has been widely used as one of display devices, and has been widely used as a display device for television receivers, monitors for personal computers, portable terminals, and the like. In addition, active research and development continues to increase the screen size, resolution, and display quality of liquid crystal display devices. On the other hand, in order to improve the manufacturing yield of liquid crystal display devices and reduce costs, the importance of technology that repairs these defects along with manufacturing technology that reduces the occurrence of point defects and line defects in the manufacturing process of liquid crystal display panels Has increased.

特開平9−127549号公報JP-A-9-127549 特開2002−182246号公報JP 2002-182246 A

アクティブマトリクス型液晶表示装置においては、複数の走査線と複数の信号線とのそれぞれの交差部の近傍にスイッチング素子がマトリックス状に配置されるとともに、それぞれのスイッチング素子に接続された画素電極が形成されている。このような構成をもつ液晶表示装置においては、特に大画面の液晶表示装置の場合には、その製造工程において、画素の輝点欠陥、滅点欠陥、配線の断線欠陥等の表示欠陥が生じ得る。   In an active matrix liquid crystal display device, switching elements are arranged in a matrix in the vicinity of intersections of a plurality of scanning lines and a plurality of signal lines, and pixel electrodes connected to the respective switching elements are formed. Has been. In the liquid crystal display device having such a configuration, particularly in the case of a large-screen liquid crystal display device, display defects such as pixel bright spot defects, dark spot defects, and wiring disconnection defects may occur in the manufacturing process. .

例えば、スイッチング素子として用いた薄膜トランジスタ(以下、TFTという)の形成不良によりソース領域又はソース電極がゲート絶縁膜を突き抜けて走査線と短絡することにより、画素電極の電位がソース電極を通じて常に走査線の電位と同じになってしまったり、画素電極が絶縁層を介して形成された容量線と短絡することにより画素電極と容量線の電位が同じになってしまったりするような欠陥が生じ、これらの欠陥が生じた画素は、表示装置として表示したときに、暗表示となってしまういわゆる滅点欠陥や明表示となってしまういわゆる輝点欠陥をもつ画素となる。そして、滅点欠陥の場合には周囲の画素が明表示のときに、輝点欠陥の場合には周囲の画素が暗表示のときに、このような欠陥が視認されやすいことになる。また、このような短絡に至らないまでもリークしている場合も、画素電極には正常な画像信号が供給されずその画素の表示の階調は画像信号とは無関係な異常なものとなる。また、信号線や走査線に断線が生じた場合には、いわゆる線欠陥として断線箇所以降に設けられた画素が線状に輝点、滅点、又は階調異常となりうる。なお、輝点欠陥となるか滅点欠陥となるかは、欠陥の態様や偏光板の透過軸の設定等によって異なる。   For example, when a thin film transistor (hereinafter referred to as TFT) used as a switching element is formed poorly, the source region or the source electrode penetrates the gate insulating film and is short-circuited with the scan line. Such defects occur that the potential becomes the same as the potential, or the pixel electrode is short-circuited with the capacitor line formed through the insulating layer, and the potential of the pixel electrode and the capacitor line becomes the same. A pixel having a defect is a pixel having a so-called dark spot defect that causes dark display or a bright spot defect that causes bright display when displayed as a display device. In the case of a dark spot defect, such a defect is likely to be visually recognized when the surrounding pixels are brightly displayed, and in the case of a bright spot defect, such a defect is easily visible when the surrounding pixels are darkly displayed. Further, even when the leak does not occur until such a short circuit occurs, a normal image signal is not supplied to the pixel electrode, and the display gradation of the pixel becomes abnormal regardless of the image signal. In addition, when a disconnection occurs in a signal line or a scanning line, pixels provided after the disconnection portion as a so-called line defect can be luminescent spots, dark spots, or gradation abnormalities in a linear form. Whether it becomes a bright spot defect or a dark spot defect depends on the defect mode, the setting of the transmission axis of the polarizing plate, and the like.

そのため、これらの欠陥に対処すべく、各種のリペア方法が提案されている。例えば、輝点欠陥、滅点欠陥のような点欠陥に対しては、画素電極から延びたパッドを信号線と重畳するように設けておき、パッドに対してレーザーを照射して信号線と画素電極とを接続することにより、信号線からの画像信号が画素電極に供給されるようにして欠陥を目立たなくさせるという方法がある(特許文献1)。しかし、この方法は、画素電極から延びたパッドと信号線との間にある絶縁層をレーザーによって破壊しつつ、信号線は溶断されないように画素電極と信号線とを溶着させるものであるため、下層の信号線がダメージを受けやすく長期的信頼性の点で問題が残る。   Therefore, various repair methods have been proposed to deal with these defects. For example, for point defects such as bright spot defects and dark spot defects, a pad extending from the pixel electrode is provided so as to overlap with the signal line, and the signal line and the pixel are irradiated by irradiating the pad with a laser. There is a method in which an image signal from a signal line is supplied to a pixel electrode by connecting the electrode to make the defect inconspicuous (Patent Document 1). However, in this method, the pixel electrode and the signal line are welded so that the signal line is not blown while the insulating layer between the pad extending from the pixel electrode and the signal line is destroyed by the laser. The underlying signal lines are easily damaged and remain problematic in terms of long-term reliability.

また、信号線から延びたパッドを画素電極と重畳するように設けておき同様な方法でリペアする方法も提案されているが、この方法は、同様に長期的信頼性に問題が残るだけでなく、信号線は一般に金属で形成され、従ってパッドも遮光性をもつことから、その画素部の欠陥の有無又はリペアの有無にかかわらず、パッドによって遮光される分だけ、すべての画素部において開口率が低下することになり、好ましくない。また、走査線等の断線のような線欠陥に対しては、検査工程において断線を発見した後に、配線の断線両端部上にコンタクトホールを開口し、レーザーCVD法によってこれらのコンタクトホールと断線部分とを覆うような導電膜を形成することにより断線をリペアする方法がある(特許文献2)。しかし、この方法は、断線の発見の後に、このようなコンタクトホールを形成するために基板を再びフォトリソグラフィー工程に戻すことになるため、PEP(Photo Engraving Process)回数や工程数が増加し生産性が著しく低下するだけでなく、このようなコンタクトホールの開口が新たな歩留まり低下の要因となり、問題が多い。   In addition, a method of repairing by a similar method by providing a pad extending from the signal line so as to overlap with the pixel electrode has been proposed, but this method not only has a problem in long-term reliability, but also The signal lines are generally made of metal, and therefore the pads also have light-shielding properties. Therefore, the aperture ratio of all the pixel portions is reduced by the amount of light shielded by the pads regardless of whether the pixel portions are defective or repaired. Will be lowered, which is not preferable. In addition, for line defects such as disconnection of scanning lines, etc., after detecting the disconnection in the inspection process, contact holes are opened on both ends of the disconnection of the wiring, and these contact holes and disconnection portions are formed by laser CVD. There is a method of repairing the disconnection by forming a conductive film that covers (Patent Document 2). However, in this method, after the disconnection is discovered, the substrate is returned to the photolithography process again in order to form such a contact hole. Therefore, the number of PEPs (Photo Engraving Process) and the number of processes increase, and the productivity increases. In addition to a significant decrease, the opening of such contact holes causes a new yield reduction, and there are many problems.

本発明は以上の点に鑑みてなされたものであり、本発明は、表示欠陥のリペアをする場合に、信号線や走査線、絶縁層にダメージを与えることなく、また開口率を低下させないようなリペアを可能とする液晶表示装置を提供することを目的とする。また、本発明は、余分なフォトリソグラフィー工程を追加することなく、リペアが可能な液晶表示装置を提供することを目的とする。また、本発明は、かかる液晶表示装置がリペアされたものであっても、表示品質及び信頼性の高い液晶表示装置を提供することを目的とする。   The present invention has been made in view of the above points, and in the case of repairing display defects, the present invention does not damage signal lines, scanning lines, and insulating layers, and does not reduce the aperture ratio. It is an object of the present invention to provide a liquid crystal display device that enables easy repair. Another object of the present invention is to provide a liquid crystal display device that can be repaired without adding an extra photolithography process. It is another object of the present invention to provide a liquid crystal display device with high display quality and reliability even when such a liquid crystal display device is repaired.

本発明にかかる液晶表示装置は、信号線と走査線とが交差する近傍に形成され該走査線及び該信号線に接続された薄膜トランジスタと、該走査線又は該信号線に到達する開口を備え該走査線又は該信号線の上に形成された絶縁層と、該絶縁層の上に形成された透明導電層からなり該薄膜トランジスタに接続された画素電極と、該開口を覆うように該透明導電層から形成されたリペア電極と、該リペア電極に接続され表示欠陥をリペアする接続パターンとを備えることを特徴とする。   A liquid crystal display device according to the present invention includes a thin film transistor formed near a signal line and a scanning line and connected to the scanning line and the signal line, and an opening reaching the scanning line or the signal line. An insulating layer formed on the scanning line or the signal line, a pixel electrode made of a transparent conductive layer formed on the insulating layer, connected to the thin film transistor, and the transparent conductive layer so as to cover the opening And a connection pattern that is connected to the repair electrode and repairs a display defect.

本発明は、かかる構成をとることにより、画素部の滅点欠陥、輝点欠陥又は走査線や信号線の配線の断線等の表示欠陥が発見された場合であっても、リペア電極がすでに走査線又は信号線の配線上に作りこまれているため、接続パターンの一端をリペア電極上に形成し、他端をリペアの対象となる画素部の画素電極又は信号線等の配線上に形成された他のリペア電極上に接続することにより、これらの表示欠陥のリペアをすることができる。   By adopting such a configuration, the present invention enables the repair electrode to be already scanned even when a display defect such as a dark spot defect, a bright spot defect, or a disconnection of a scanning line or a signal line is found. Since one end of the connection pattern is formed on the repair electrode and the other end is formed on the wiring of the pixel electrode or signal line of the pixel portion to be repaired. By connecting on another repair electrode, these display defects can be repaired.

そして、本発明によれば、リペア電極は、通常のTFT及び画素電極形成工程のなかで、画素電極と同一層、同一工程で透明導電層からパターニングされ、走査線又は信号線上の開口とともにあらかじめ形成しておくものであるため、これらの表示欠陥が画素電極の形成後に発見された場合であっても、従来のようにリペア用のコンタクトホールを形成するために表示欠陥のあるセル・アレイ基板を再びフォトリソグラフィー工程に戻す、というような余分な工程が不要となる。従って、フォトリソグラフィー工程数が増加することはなく生産性が向上する。また、従来のように、製造工程がほぼ終了した後のセル・アレイ基板に新たにコンタクトホールを開口するものではないため、コンタクトホールの開口に起因する歩留まり低下は生じ得ない。   According to the present invention, the repair electrode is patterned from the transparent conductive layer in the same layer and the same process as the pixel electrode in the normal TFT and pixel electrode forming process, and is formed in advance together with the opening on the scanning line or the signal line. Therefore, even if these display defects are found after the formation of the pixel electrode, a cell array substrate having display defects is formed in order to form a contact hole for repair as in the prior art. An extra step of returning to the photolithography step again becomes unnecessary. Therefore, the number of photolithography processes is not increased and the productivity is improved. In addition, since the contact hole is not newly opened in the cell array substrate after the manufacturing process is almost completed as in the prior art, the yield reduction due to the contact hole opening cannot occur.

また、本発明は走査線又は信号線と導通するリペア電極を走査線又は信号線上にあらかじめ形成しておくものであり、従来例のように、リペアの際にITO(Indium Tin Oxide)等からなる画素電極の一部と信号線との間にある絶縁膜を破壊してレーザーによって画素電極と信号線とを溶着させるものではない。従って、レーザー光によって下層の信号線等の金属層にダメージを与えることはなく、長期的信頼性を向上することができる。   In the present invention, a repair electrode that is electrically connected to a scanning line or a signal line is formed in advance on the scanning line or the signal line, and is made of ITO (Indium Tin Oxide) or the like at the time of repair as in the conventional example. It does not destroy the insulating film between a part of the pixel electrode and the signal line and weld the pixel electrode and the signal line by laser. Therefore, the long-term reliability can be improved without damaging the metal layer such as the lower signal line by the laser beam.

さらに、本発明では、リペア電極は走査線又は信号線上に形成するものであるため、リペア電極は通常、ブラックマトリックスの下に形成される。従って、リペア電極を備えることによって開口率が低下するということはない。また、接続パターンによってリペアした場合であっても、接続パターンはリペア電極の近傍に形成されるにすぎないため、接続パターンもブラックマトリックスの下に形成できる。従って、接続パターンによる開口率の低下も生じない。仮に接続パターンをブラックマトリックスの外側にまで延ばして形成したとしても、本発明では、接続パターンは、従来例のようにすべての画素部において画素電極と重なり合うようにあらかじめ形成するものではなく、滅点欠陥又は輝点欠陥のような表示欠陥のある画素部にのみ形成されれば足りるものであるため、開口率の低下を最小限にとどめることができる。   Further, in the present invention, since the repair electrode is formed on the scanning line or the signal line, the repair electrode is usually formed under the black matrix. Therefore, the aperture ratio is not lowered by providing the repair electrode. Even when the repair is performed using the connection pattern, the connection pattern is only formed in the vicinity of the repair electrode, so that the connection pattern can also be formed under the black matrix. Therefore, the aperture ratio is not reduced by the connection pattern. Even if the connection pattern is formed so as to extend to the outside of the black matrix, in the present invention, the connection pattern is not formed in advance so as to overlap the pixel electrode in all the pixel portions as in the conventional example. Since it is only necessary to form the pixel portion having a display defect such as a defect or a bright spot defect, a decrease in the aperture ratio can be minimized.

また、リペア電極は、走査線又は信号線上の絶縁層を開口した後に透明導電層によってこの開口を覆うものであるため、開口部において金属層である走査線や信号線が露出することはない。従って、この点においても液晶表示装置の長期的信頼性を向上することができる。本発明にかかる液晶表示装置は、前記リペア電極は、前記画素電極の近傍に設けられることを特徴とする。かかる構成をとることにより、滅点欠陥、輝点欠陥のある画素部を画素電極と信号線とを接続することによってリペアする場合には、接続パターンの長さを短くすることができるため、接続パターンの抵抗による画像信号の減衰等の悪影響を最小限にすることができる。また、滅点欠陥、輝点欠陥に加えて画素電極近傍の走査線や信号線に断線欠陥が生じた場合にも、画素電極近傍にあるリペア電極をこれらすべての欠陥のリペアに利用することができる。   Further, since the repair electrode covers the opening with the transparent conductive layer after opening the insulating layer on the scanning line or the signal line, the scanning line or the signal line which is a metal layer is not exposed in the opening. Therefore, also in this respect, the long-term reliability of the liquid crystal display device can be improved. The liquid crystal display device according to the present invention is characterized in that the repair electrode is provided in the vicinity of the pixel electrode. By adopting such a configuration, the length of the connection pattern can be shortened when repairing a pixel part having a dark spot defect or a bright spot defect by connecting a pixel electrode and a signal line. It is possible to minimize adverse effects such as image signal attenuation due to the resistance of the pattern. In addition, in the case where a disconnection defect occurs in the scanning line or signal line in the vicinity of the pixel electrode in addition to the dark spot defect or the bright spot defect, the repair electrode in the vicinity of the pixel electrode can be used for repairing all of these defects. it can.

本発明にかかる液晶表示装置は、前記画素電極との間で蓄積容量を形成する容量線を備え、前記リペア電極が前記信号線の上であって該信号線と該容量線との交差部の両側に形成されてなることを特徴とする。かかる構成をとることにより、容量線と画素電極との間で短絡又はリークが生じている場合には、容量線と画素電極との短絡又はリーク部分を画素電極から切り離すとともに、短絡又はリークのない方の画素電極とリペア電極との間に接続パターンを形成することにより、短絡又はリークのない画素電極に信号線からの画像信号を供給することができる。そして、リペア電極は信号線と容量線との交差部の両側に形成されているため、容量線の両側に切り離された短絡又はリークのない画素電極をそれぞれ最も近くに位置するリペア電極に接続することができる。従って、このような欠陥のある画素電極をリペアすることにより、正常な表示に寄与しない画素電極面積を最小限に抑えることができ、また、最短の接続パターンでリペアすることができる。また、信号線の上であって信号線と容量線との交差部の両側に形成したリペア電極間において信号線が断線した場合には、これらリペア電極間を接続パターンによって接続することにより、かかる断線もリペアできる。   The liquid crystal display device according to the present invention includes a capacitor line that forms a storage capacitor with the pixel electrode, and the repair electrode is on the signal line and is at an intersection of the signal line and the capacitor line. It is formed on both sides. With this configuration, when a short circuit or leak occurs between the capacitor line and the pixel electrode, the short circuit or leak portion between the capacitor line and the pixel electrode is separated from the pixel electrode, and there is no short circuit or leak. By forming a connection pattern between the other pixel electrode and the repair electrode, an image signal from the signal line can be supplied to the pixel electrode free from short circuit or leakage. Since the repair electrode is formed on both sides of the intersection of the signal line and the capacitance line, the pixel electrode which is not short-circuited or leaked on both sides of the capacitance line is connected to the nearest repair electrode. be able to. Therefore, by repairing such defective pixel electrodes, the area of the pixel electrode that does not contribute to normal display can be minimized, and repair can be performed with the shortest connection pattern. In addition, when the signal line is disconnected between the repair electrodes formed on both sides of the intersection of the signal line and the capacitor line on the signal line, the repair electrodes are connected by a connection pattern. Disconnection can also be repaired.

本発明にかかる液晶表示装置は、前記接続パターンが、前記信号線上に形成されたリペア電極と表示欠陥を有する画素部の画素電極とに接続されていることを特徴とする。かかる構成をとることにより、信号線から供給される画像信号が接続パターンを介して表示欠陥を有する画素電極に供給されることになるため、滅点欠陥や輝点欠陥がリペアされ、擬似的に正常な画像が視認されるようになる。従って、液晶表示装置として十分に使用することができる。   The liquid crystal display device according to the present invention is characterized in that the connection pattern is connected to a repair electrode formed on the signal line and a pixel electrode of a pixel portion having a display defect. By adopting such a configuration, the image signal supplied from the signal line is supplied to the pixel electrode having the display defect through the connection pattern. A normal image comes to be visually recognized. Therefore, it can be sufficiently used as a liquid crystal display device.

本発明にかかる液晶表示装置は、前記薄膜トランジスタは前記走査線の上に形成されてなり、前記リペア電極は該薄膜トランジスタと前記信号線との間の該走査線の上に設けられていることを特徴とする。また、本発明にかかる液晶表示装置は、前記薄膜トランジスタは前記走査線の上に形成されてなり、前記リペア電極は該薄膜トランジスタと前記信号線に隣接する隣接信号線との間の該走査線の上に設けられていることを特徴とする。かかる構成をとることにより、走査線が断線した場合に、断線箇所を挟むリペア電極同士を最短の接続パターンで接続することができる。   In the liquid crystal display device according to the present invention, the thin film transistor is formed on the scanning line, and the repair electrode is provided on the scanning line between the thin film transistor and the signal line. And In the liquid crystal display device according to the present invention, the thin film transistor is formed on the scanning line, and the repair electrode is formed on the scanning line between the thin film transistor and an adjacent signal line adjacent to the signal line. It is provided in. By adopting such a configuration, when the scanning line is disconnected, the repair electrodes sandwiching the disconnected portion can be connected with the shortest connection pattern.

本発明にかかる液晶表示装置は、前記接続パターンが、前記信号線又は前記走査線の断線箇所の両側にある前記リペア電極同士を接続していることを特徴とする。かかる構成をとることにより、走査線が断線している液晶表装置であっても、断線箇所の両側の走査線を接続パターンによって電気的に接続するようにリペアされるため、断線箇所以降のTFTのゲート電極には走査線から供給される走査信号が供給される。従って、線欠陥がリペアされ、正常な画像が視認されるようになり、液晶表示装置の製造歩留まりが向上する。信号線についても同様である。   The liquid crystal display device according to the present invention is characterized in that the connection pattern connects the repair electrodes on both sides of the disconnection portion of the signal line or the scanning line. By adopting such a configuration, even in the liquid crystal surface device in which the scanning lines are disconnected, the scanning lines on both sides of the disconnected part are repaired so as to be electrically connected by the connection pattern. A scanning signal supplied from the scanning line is supplied to the gate electrode. Accordingly, the line defect is repaired, and a normal image is visually recognized, thereby improving the manufacturing yield of the liquid crystal display device. The same applies to the signal lines.

本発明にかかる液晶表示装置は、前記接続パターンが、ブラックマトリックスの下に形成されていることを特徴とする。かかる構成をとることにより、リペア電極はもちろん接続パターンもブラックマトリックス形成領域の外へはみ出ることがないため、接続パターンによる開口率の低下が生じない。従って、リペアされた液晶表示装置であっても表示品質の高い明るい画像表示をすることができる。本発明にかかる液晶表示装置は、前記透明導電層はITOを含む導電材料からなり、前記接続パターンはW又はMoを含む金属からなることを特徴とする。かかる構成をとることにより、リペア電極は画素電極と同一材料、同一工程で形成することができ、特別な工程を必要としない。また、接続パターンの材質をW又はMoを含む金属とすることによりレーザーCVD法を用いることができる。また、Moを用いる場合には接続パターンとリペア電極のITOとの間で電蝕が生ずることなく、良好な電気的接続をとることができる。   The liquid crystal display device according to the present invention is characterized in that the connection pattern is formed under a black matrix. By adopting such a configuration, not only the repair electrode but also the connection pattern does not protrude outside the black matrix formation region, so that the aperture ratio is not reduced by the connection pattern. Therefore, even a repaired liquid crystal display device can display a bright image with high display quality. In the liquid crystal display device according to the present invention, the transparent conductive layer is made of a conductive material containing ITO, and the connection pattern is made of a metal containing W or Mo. With this configuration, the repair electrode can be formed using the same material and the same process as the pixel electrode, and no special process is required. Further, the laser CVD method can be used by using a metal containing W or Mo as the material of the connection pattern. In addition, when Mo is used, good electrical connection can be achieved without causing electrolytic corrosion between the connection pattern and the ITO of the repair electrode.

本発明にかかる液晶表示装置の製造方法は、第1金属層からなり薄膜トランジスタに接続されるゲート電極及び走査線を基板上に形成する第1工程と、該ゲート電極の上に第1絶縁層を介して該薄膜トランジスタの半導体層を形成する第2工程と、該半導体層の上に第2金属層からなるソース電極及びドレイン電極を形成するとともに、該第1絶縁層の上に該ドレイン電極と接続する信号線を形成する第3工程と、該第2金属層の上に第2絶縁層を形成する第4工程と、該走査線の上に形成された該第1絶縁層及び第2絶縁層を貫通し該走査線に到達する開口又は該信号線の上に形成された該第2絶縁層を貫通し該信号線に到達する開口を形成する第5工程と、該第2絶縁層の上に該ソース電極に接続され透明導電層からなる画素電極を形成するとともに、該開口を覆う該透明導電層からなるリペア電極を形成する第6工程とを含むことを特徴とする。かかる構成をとることにより、ボトムゲート型の薄膜トランジスタを備える液晶表示装置において、薄膜トランジスタ及び画素電極の製造する通常の工程内において、第1金属層からなる走査線の上に、又は、第2金属層からなる信号線の上に、リペア電極を形成することができる。   A method of manufacturing a liquid crystal display device according to the present invention includes a first step of forming on a substrate a gate electrode and a scanning line that are formed of a first metal layer and are connected to a thin film transistor, and a first insulating layer is formed on the gate electrode. And a second step of forming a semiconductor layer of the thin film transistor, a source electrode and a drain electrode made of a second metal layer are formed on the semiconductor layer, and connected to the drain electrode on the first insulating layer A third step of forming a signal line to be performed, a fourth step of forming a second insulating layer on the second metal layer, and the first insulating layer and the second insulating layer formed on the scanning line A fifth step of forming an opening penetrating the scanning line and reaching the scanning line or an opening penetrating the second insulating layer formed on the signal line and reaching the signal line; and A pixel electrode made of a transparent conductive layer connected to the source electrode Rutotomoni, characterized in that it comprises a sixth step of forming a repair electrodes made of transparent conductive layer covering the opening. By adopting such a configuration, in a liquid crystal display device including a bottom gate type thin film transistor, in a normal process of manufacturing the thin film transistor and the pixel electrode, on the scanning line made of the first metal layer or the second metal layer. A repair electrode can be formed on the signal line consisting of

そして、本発明によれば、前述のとおり、表示欠陥が画素電極の形成後に発見された場合であっても、セル・アレイ基板を再びフォトリソグラフィー工程に戻す、というような余分な工程が不要となる。従って、フォトリソグラフィー工程数が増加することはなく生産性が向上する。また、従来のように、製造工程がほぼ終了した後のセル・アレイ基板に新たにコンタクトホールを開口するものではないため、コンタクトホールの開口に起因する歩留まり低下は生じ得ない。また、本発明は走査線又は信号線と導通するリペア電極をあらかじめ走査線又は信号線上に形成しておくものであるため、従来のように、下層の信号線等の金属層にダメージを与えることはなく、長期的信頼性を向上することができる。   According to the present invention, as described above, even when a display defect is found after the formation of the pixel electrode, an extra process such as returning the cell array substrate to the photolithography process again is unnecessary. Become. Therefore, the number of photolithography processes is not increased and the productivity is improved. In addition, since the contact hole is not newly opened in the cell array substrate after the manufacturing process is almost completed as in the prior art, the yield reduction due to the contact hole opening cannot occur. Further, in the present invention, since the repair electrode that is electrically connected to the scanning line or the signal line is formed on the scanning line or the signal line in advance, the metal layer such as the lower signal line is damaged as in the prior art. It can improve long-term reliability.

さらに、本発明では、リペア電極を備えることによって開口率が低下するということはない。また、リペア電極は、走査線又は信号線上の絶縁層を開口した後に透明導電層によって覆われるため、開口部において金属層である走査線や信号線が露出することはない。従って、この点においても液晶表示装置の長期的信頼性を向上することができる。   Furthermore, in this invention, an aperture ratio does not fall by providing a repair electrode. Further, since the repair electrode is covered with the transparent conductive layer after the insulating layer on the scanning line or the signal line is opened, the scanning line or the signal line which is a metal layer is not exposed in the opening. Therefore, also in this respect, the long-term reliability of the liquid crystal display device can be improved.

本発明にかかる液晶表示装置の製造方法は、第1金属層からなり薄膜トランジスタに接続されるソース電極、ドレイン電極及び該ドレイン電極に接続された信号線を基板上に形成する第1工程と、該ソース電極及びドレイン電極の上に該薄膜トランジスタの半導体層を形成する第2工程と、該第1金属層及び該半導体層の上に形成された第1絶縁層を介して第2金属層からなる走査線とゲート電極とを形成する第3工程と、該第2金属層の上に第2絶縁層を形成する第4工程と、該信号線の上に形成された該第1絶縁層及び第2絶縁層を貫通し該信号線に到達する開口又は該走査線の上に形成された該第2絶縁層を貫通し該走査線に到達する開口を形成する第5工程と、該第2絶縁層の上に該ソース電極に接続され透明導電層からなる画素電極を形成するとともに、該開口を覆う該透明導電層からなるリペア電極を形成する第6工程とを含むことを特徴とする。かかる構成をとることにより、トップゲート型の薄膜トランジスタを備える液晶表示装置においても、薄膜トランジスタ及び画素電極の製造する通常の工程内において、上述のようなリペア電極を形成することができる。従って、上記と同様の効果を奏することができる。   A method of manufacturing a liquid crystal display device according to the present invention includes a first step of forming on a substrate a source electrode made of a first metal layer, connected to a thin film transistor, a drain electrode, and a signal line connected to the drain electrode, A second step of forming a semiconductor layer of the thin film transistor on the source electrode and the drain electrode, and a scan made of the second metal layer through the first metal layer and the first insulating layer formed on the semiconductor layer. A third step of forming a line and a gate electrode; a fourth step of forming a second insulating layer on the second metal layer; and the first and second insulating layers formed on the signal line. A fifth step of forming an opening penetrating the insulating layer and reaching the signal line or an opening penetrating the second insulating layer formed on the scanning line and reaching the scanning line; and the second insulating layer A pixel electrode comprising a transparent conductive layer connected to the source electrode To form a, characterized in that it comprises a sixth step of forming a repair electrodes made of transparent conductive layer covering the opening. By adopting such a configuration, even in a liquid crystal display device including a top-gate thin film transistor, the repair electrode as described above can be formed in a normal process for manufacturing the thin film transistor and the pixel electrode. Therefore, the same effect as described above can be obtained.

本発明にかかる液晶表示装置の製造方法は、前記画素電極及び前記リペア電極の形成の後に、該画素電極を前記薄膜トランジスタ又は前記走査線から切り離すとともに、該画素電極と信号線上に形成されている前記リペア電極とを接続する接続パターンを形成する工程を含むことを特徴とする。かかる構成をとるため、画素電極が走査線と短絡又はリークが生じているような場合に、例えば、ソース電極の切断により走査線と短絡又はリークしている画素電極が薄膜トランジスタ又は走査線から切り離され解放されるとともに、画素電極には信号線から供給される画像信号が供給されることになるため、滅点欠陥や輝点欠陥がリペアされ、擬似的に正常な画像が視認されるようになる。従って、液晶表示装置として十分に使用することができる。   In the method for manufacturing a liquid crystal display device according to the present invention, after the pixel electrode and the repair electrode are formed, the pixel electrode is separated from the thin film transistor or the scanning line, and is formed on the pixel electrode and the signal line. The method includes a step of forming a connection pattern for connecting the repair electrode. In order to adopt such a configuration, when the pixel electrode is short-circuited or leaked with the scan line, for example, the pixel electrode short-circuited or leaked with the scan line is disconnected from the thin film transistor or the scan line by cutting the source electrode. As the image signal supplied from the signal line is supplied to the pixel electrode, the dark spot defect and the bright spot defect are repaired, and a pseudo normal image is visually recognized. . Therefore, it can be sufficiently used as a liquid crystal display device.

本発明にかかる液晶表示装置の製造方法は、前記画素電極との間で蓄積容量を構成する容量線を形成する工程と、該画素電極及び前記リペア電極の形成の後に、該画素電極を該画素電極と該容量線とが重なり合う部分と該画素電極と該容量線とが重なり合わない部分とに切り離し、該重なり合わない画素電極と該リペア電極とを接続する接続パターンを形成する工程とを含むことを特徴とする。かかる構成をとることにより、容量線と画素電極との重なり合う部分で両者が短絡又はリークしているような場合には、容量線と画素電極とが短絡又はリークしている重なり合う部分を画素電極から切り離すとともに、容量線に重なり合わない方の切り離された画素電極とリペア電極とを接続する接続パターンを形成することにより、容量線と重なり合わない方の切り離された画素電極に信号線からの画像信号を供給することができる。従って、擬似的に正常な画像が視認されるようになり、液晶表示装置として十分に使用することができる。   The method of manufacturing a liquid crystal display device according to the present invention includes a step of forming a capacitor line that constitutes a storage capacitor with the pixel electrode, and the pixel electrode and the repair electrode are formed after the pixel electrode and the repair electrode are formed. Forming a connection pattern for separating the non-overlapping pixel electrode and the repair electrode by separating the electrode electrode and the capacitive line from each other and the pixel electrode and the capacitive line not overlapping each other. It is characterized by that. By adopting such a configuration, when both the capacitor line and the pixel electrode are short-circuited or leaked at the overlapping portion, the overlapping portion where the capacitor line and the pixel electrode are short-circuited or leaked is removed from the pixel electrode. An image from the signal line is formed on the separated pixel electrode that does not overlap with the capacitor line by forming a connection pattern that connects the repaired electrode and the separated pixel electrode that does not overlap with the capacitor line. A signal can be supplied. Therefore, a pseudo-normal image can be visually recognized, and can be sufficiently used as a liquid crystal display device.

本発明にかかる液晶表示装置の製造方法は、前記画素電極を前記薄膜トランジスタ又は前記走査線から切り離す工程を含むことを特徴とする。かかる構成をとることにより、画素電極が容量線と短絡しているだけでなく走査線とも短絡又はリークが生じているような場合に、例えば、ソース電極の切断により走査線と短絡又はリークしている画素電極が薄膜トランジスタ又は走査線から切り離され解放されるとともに、画素電極には信号線から接続パターンを介して画像信号が供給されることになるため、滅点欠陥や輝点欠陥がリペアされ、擬似的に正常な画像が視認されるようになる。従って、液晶表示装置として十分に使用することができる。   The manufacturing method of the liquid crystal display device according to the present invention includes a step of separating the pixel electrode from the thin film transistor or the scanning line. With such a configuration, when the pixel electrode is not only short-circuited to the capacitor line but also the scanning line is short-circuited or leaked, for example, the source electrode is short-circuited or leaked by cutting the source electrode. Since the pixel electrode is disconnected from the thin film transistor or the scanning line and released, and the image signal is supplied to the pixel electrode through the connection pattern, the dark spot defect and the bright spot defect are repaired, A pseudo-normal image is visually recognized. Therefore, it can be sufficiently used as a liquid crystal display device.

本発明にかかる液晶表示装置の製造方法は、前記リペア電極の形成の後に、信号線又は走査線上の断線箇所の両側にあるリペア電極同士を接続する接続パターンを形成する工程を含むことを特徴とする。かかる構成をとることにより、走査線又は信号線が断線している液晶表装置であっても、断線箇所を接続パターンによってリペアすることができるため、断線箇所以降のTFTのゲート電極、ドレイン電極には走査線又は信号線から供給される走査信号、画像信号が供給されることになるため、線欠陥がリペアされ、正常な画像が視認されるようになる。従って、液晶表示装置の製造歩留まりが向上する。   The method of manufacturing a liquid crystal display device according to the present invention includes a step of forming a connection pattern for connecting repair electrodes on both sides of a broken line on a signal line or a scanning line after the formation of the repair electrode. To do. By adopting such a configuration, even in the liquid crystal surface device in which the scanning line or the signal line is disconnected, the disconnected part can be repaired by the connection pattern, so that the TFT gate electrode and drain electrode after the disconnected part can be repaired. Since a scanning signal and an image signal supplied from the scanning line or the signal line are supplied, the line defect is repaired and a normal image is visually recognized. Therefore, the manufacturing yield of the liquid crystal display device is improved.

本発明にかかる液晶表示装置の製造方法は、前記走査線上のリペア電極同士を接続する前記接続パターンを、前記ソース電極と重なり合わないように形成することを特徴とする。かかる構成をとることにより、接続パターンは走査線即ちゲート電極と同電位であるが、ソース電極と重なり合わないため、ゲート・ソース間寄生容量Cgsの増加を防ぐことができる。従って、かかるリペアがなされた液晶表示装置であっても、突抜電圧を低下させ輝度むらを抑えることができるため、表示品質の高い液晶表示装置を製造することができる。   The manufacturing method of the liquid crystal display device according to the present invention is characterized in that the connection pattern for connecting the repair electrodes on the scanning line is formed so as not to overlap the source electrode. By adopting such a configuration, the connection pattern has the same potential as the scanning line, that is, the gate electrode, but does not overlap the source electrode, so that an increase in the gate-source parasitic capacitance Cgs can be prevented. Therefore, even with such a repaired liquid crystal display device, the punch-out voltage can be reduced and uneven brightness can be suppressed, so that a liquid crystal display device with high display quality can be manufactured.

本発明にかかる液晶表示装置の製造方法は、前記接続パターンは、レーザーCVD法又はインクジェット法によって形成されることを特徴とする。かかる構成をとることにより、接続パターンの形成にあたってはいずれもそのためのマスクを必要とせず、接続パターンを直接描画することができるため、接続パターンの形成工程においてもフォトリソグラフィー工程を経る必要がなく、生産性の向上に寄与する。   In the method for manufacturing a liquid crystal display device according to the present invention, the connection pattern is formed by a laser CVD method or an ink jet method. By adopting such a configuration, it is not necessary to go through a photolithography process even in the connection pattern forming process because it is possible to directly draw the connection pattern without requiring a mask for forming the connection pattern. Contributes to improved productivity.

本発明は、以上説明したとおり、表示欠陥のリペアをする場合に、信号線や走査線、絶縁層にダメージを与えることなく、また開口率を低下させないようなリペアを可能とする液晶表示装置を提供することができる。また、本発明は、余分なフォトリソグラフィー工程を要することなく、リペアが可能な液晶表示装置を提供することができる。また、本発明は、かかる液晶表示装置がリペアされたものであっても、表示品質及び信頼性の高い液晶表示装置を提供することができる。   As described above, the present invention provides a liquid crystal display device capable of repairing a display defect without damaging a signal line, a scanning line, or an insulating layer, and without reducing the aperture ratio. Can be provided. In addition, the present invention can provide a liquid crystal display device that can be repaired without requiring an extra photolithography process. Further, the present invention can provide a liquid crystal display device with high display quality and reliability even when such a liquid crystal display device is repaired.

以下、図面を参照しながら本発明の実施の形態を説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

[全体構成]
本発明にかかるアクティブマトリックス型の液晶表示装置は、セル・アレイ基板と対向基板との間に液晶を挟持した液晶パネルを含んで構成される。図1は、本発明にかかるアクティブマトリックス型の液晶表示装置の液晶パネル部の模式的な構成図である。図1(a)は、セル・アレイ基板101の模式的な平面図であり、図1(b)は、画素部10及びその周辺の各部材の機能を説明するための等価回路図である。なお、本明細書において説明に用いる各図面では、便宜上、縮尺又は縦横比等を適宜変更している。
[overall structure]
The active matrix type liquid crystal display device according to the present invention includes a liquid crystal panel in which liquid crystal is sandwiched between a cell array substrate and a counter substrate. FIG. 1 is a schematic configuration diagram of a liquid crystal panel portion of an active matrix type liquid crystal display device according to the present invention. FIG. 1A is a schematic plan view of the cell array substrate 101, and FIG. 1B is an equivalent circuit diagram for explaining the functions of the pixel unit 10 and the surrounding members. Note that in each drawing used for description in this specification, the scale or aspect ratio is appropriately changed for convenience.

セル・アレイ基板101には、X(行)方向に延在し走査線外部端子74と画素部10内のスイッチング素子であるTFTのゲート電極とに接続された複数本の走査線72が形成されている。走査線72を介して、TFTを選択的にスイッチングするための信号である走査信号がTFTに供給される。なお、複数本の走査線72に対応する複数の走査線外部端子74がセル・アレイ基板101の端部近くにY方向に沿って設けられている。走査線外部端子74は、図示しないACF(異方性導電体)等を介して走査線ドライバーIC等の走査線駆動装置70の図示しない所定の端子に接続される。   The cell array substrate 101 is formed with a plurality of scanning lines 72 extending in the X (row) direction and connected to the scanning line external terminals 74 and the gate electrodes of TFTs serving as switching elements in the pixel unit 10. ing. A scanning signal which is a signal for selectively switching the TFT is supplied to the TFT via the scanning line 72. A plurality of scanning line external terminals 74 corresponding to the plurality of scanning lines 72 are provided in the Y direction near the end of the cell array substrate 101. The scanning line external terminal 74 is connected to a predetermined terminal (not shown) of the scanning line driving device 70 such as a scanning line driver IC via an ACF (anisotropic conductor) (not shown).

また、セル・アレイ基板101には、Y(列)方向に延在し信号線外部端子84と画素部10内のTFTのドレイン電極とに接続された複数本の信号線82が形成されている。信号線82を介して、走査信号によって選択されたTFTに画像信号が供給される。なお、複数本の信号線82に対応する複数の信号線外部端子84がセル・アレイ基板101の端部近くにX方向に沿って設けられている。信号線外部端子84は、図示しないACF等を介して信号線ドライバーIC等の信号線駆動装置80の図示しない所定の端子に接続される。なお、上記走査線駆動装置70や信号線駆動装置80は、セル・アレイ基板101上に配設されていてもよい。また、図1(a)では蓄積容量Csの共通線である容量線28(後述)の図示を省略している。   The cell array substrate 101 is formed with a plurality of signal lines 82 extending in the Y (column) direction and connected to the signal line external terminal 84 and the drain electrode of the TFT in the pixel unit 10. . An image signal is supplied to the TFT selected by the scanning signal via the signal line 82. A plurality of signal line external terminals 84 corresponding to the plurality of signal lines 82 are provided along the X direction near the end of the cell array substrate 101. The signal line external terminal 84 is connected to a predetermined terminal (not shown) of the signal line driver 80 such as a signal line driver IC via an ACF (not shown). The scanning line driving device 70 and the signal line driving device 80 may be disposed on the cell array substrate 101. In FIG. 1A, a capacitor line 28 (described later), which is a common line for the storage capacitor Cs, is not shown.

そして、セル・アレイ基板101の表示領域107内には、走査線72と信号線82の各交差に対応して、走査線72と信号線82とによって区画された領域に画素部10がマトリクス状に配列されている。参照番号10aは、走査線72a、信号線82aにかかる一つの画素部(以下、注目画素部ともいう)であり、隣接画素部10b、10c、10d等がこれと隣接している。隣接画素部10cにかかる走査線である隣接走査線72cは、走査線72aが延びる方向に沿って形成されている。隣接画素部10bにかかる信号線である隣接信号線82bは、信号線82aが延びる方向に沿って形成されている。   In the display area 107 of the cell array substrate 101, the pixel unit 10 is arranged in a matrix form in an area defined by the scanning line 72 and the signal line 82 corresponding to each intersection of the scanning line 72 and the signal line 82. Is arranged. Reference numeral 10a denotes one pixel portion (hereinafter also referred to as a target pixel portion) related to the scanning line 72a and the signal line 82a, and adjacent pixel portions 10b, 10c, 10d, and the like are adjacent thereto. An adjacent scanning line 72c, which is a scanning line for the adjacent pixel portion 10c, is formed along the direction in which the scanning line 72a extends. An adjacent signal line 82b, which is a signal line for the adjacent pixel portion 10b, is formed along the direction in which the signal line 82a extends.

[画素部]
次に、図1(b)、図2及び図3(a)を参照しながら、スイッチング素子としてボトムゲート型TFTを用いた画素部及びその周辺部の構成を説明する。図2は、本実施の形態にかかる画素部10及びその周辺を含む概略の平面図であり、図3(a)は、図2のA−A’線における矢視方向の概略の断面構成図である。なお、図2においては、わかりやすく描くためにゲート絶縁膜13及びパッシベーション層19を取り除いて記載しており、また、見る層を適宜変更している。後述する図4、図6ないし図9も同様である。
[Pixel part]
Next, a configuration of a pixel portion using a bottom gate TFT as a switching element and its peripheral portion will be described with reference to FIGS. 1B, 2 and 3A. 2 is a schematic plan view including the pixel unit 10 and its periphery according to the present embodiment, and FIG. 3A is a schematic cross-sectional configuration diagram in the direction of the arrow in the line AA ′ in FIG. It is. In FIG. 2, the gate insulating film 13 and the passivation layer 19 are removed for easy understanding, and the layer to be viewed is appropriately changed. The same applies to FIGS. 4 and 6 to 9 described later.

画素部10は、TFT20及び画素電極32を含んで構成される。TFT20は、走査線72と信号線82との交差部の近傍に設けられる。また、TFT20は、基板11上に走査線72と一体に形成され走査線72上の一部の領域であるゲート電極12と、ゲート電極12の上に第1絶縁層であるゲート絶縁膜13を介して形成された半導体からなる半導体層14aと、半導体層14aの上に形成されたソース電極25、ドレイン電極26とを含んで構成される。走査線72のうちのTFTの半導体層14aと平面視で重なり合う領域がおおむね、TFT20のゲート電極12として機能し、これにより、ゲート電極12は走査線72と導通していることになる。   The pixel unit 10 includes a TFT 20 and a pixel electrode 32. The TFT 20 is provided in the vicinity of the intersection between the scanning line 72 and the signal line 82. Further, the TFT 20 is formed integrally with the scanning line 72 on the substrate 11, and the gate electrode 12 which is a partial region on the scanning line 72 and the gate insulating film 13 which is the first insulating layer on the gate electrode 12. And a source electrode 25 and a drain electrode 26 formed on the semiconductor layer 14a. The region of the scanning line 72 that overlaps the TFT semiconductor layer 14 a in plan view generally functions as the gate electrode 12 of the TFT 20, whereby the gate electrode 12 is electrically connected to the scanning line 72.

また、略U字形状をしたドレイン電極26は、信号線82から枝状に分岐して半導体層14aの一部であるドレイン領域16と導通している。本実施の形態においては、ドレイン電極26は、信号線82と走査線72とが平面視で重なり合わないような位置から枝状に分岐している。ソース電極25は、半導体層14aの一部であるソース領域15と導通するとともに、第2絶縁層であるパッシベーション層19を貫通するコンタクトホール23を介して透明導電層30から形成された透明な画素電極32と導通している。ソース電極25の配線の幅は走査線72や信号線82の幅よりも細く形成されている。ソース電極25は、半導体層14aの上から、第1絶縁層であるゲート絶縁膜13を介して走査線72の端部の上を通過し、さらにゲート絶縁膜13上をコンタクトホール23にまで延びて形成されている。   In addition, the substantially U-shaped drain electrode 26 branches off from the signal line 82 and is electrically connected to the drain region 16 which is a part of the semiconductor layer 14a. In the present embodiment, the drain electrode 26 branches off from a position where the signal line 82 and the scanning line 72 do not overlap in plan view. The source electrode 25 is electrically connected to the source region 15 which is a part of the semiconductor layer 14a, and is a transparent pixel formed from the transparent conductive layer 30 through the contact hole 23 which penetrates the passivation layer 19 which is the second insulating layer. The electrode 32 is electrically connected. The width of the wiring of the source electrode 25 is formed narrower than the width of the scanning line 72 and the signal line 82. The source electrode 25 passes from above the semiconductor layer 14 a over the end portion of the scanning line 72 via the gate insulating film 13 which is the first insulating layer, and further extends to the contact hole 23 on the gate insulating film 13. Is formed.

また、図2に示すように、本実施の形態においては、Y方向に延びる信号線82上の一部であって一つの画素部を区画している領域においては、リペア電極24が一つの画素部につき2箇所に、即ち24a1、24a2として形成されている。また、X方向に延びる走査線72上の一部であって一つの画素部を区画している領域においては、リペア電極24が一つの画素部につき2箇所に、即ち24a3、24a4として形成されている。なお、参照番号23aはリペア電極24のコンタクトホールである。リペア電極24の詳細については後述する。   As shown in FIG. 2, in the present embodiment, the repair electrode 24 is one pixel in a region that is part of the signal line 82 extending in the Y direction and defines one pixel portion. It is formed in two places per part, that is, as 24a1 and 24a2. Further, in a part of the scanning line 72 extending in the X direction and defining one pixel portion, the repair electrode 24 is formed at two positions per pixel portion, that is, as 24a3 and 24a4. Yes. Reference numeral 23 a is a contact hole for the repair electrode 24. Details of the repair electrode 24 will be described later.

また、容量線28(蓄積容量共通線、蓄積容量のコモン線ともいう)は、蓄積容量Cs27の一方の電極に給電をするために各画素部の蓄積容量Csに対して共通に接続された配線であり、所定の電圧の蓄積容量コモン信号が供給される。本実施の形態においては、容量線28は画素電極32の中央付近を走査線の延びる方向に沿って並ぶ複数の画素部10内を通過するように形成されており、走査線72と容量線28は所定の間隔をもって交互に信号線の延びる方向に沿って配設されている。また、容量線28は、蓄積容量Cs27の一方の電極としても機能し、画素電極32と容量線28とが平面視で重なり合う領域が蓄積容量Cs27を構成している。従って、蓄積容量Cs27の他方の電極は画素電極32とTFT20のソース電極とに導通している。蓄積容量Cs27は、TFT20がオン状態の期間(選択期間)にこれを介して画素電極32に信号線82から出力された画像信号の電圧が印加された後、TFT20がオフ状態の期間(非選択期間)にこの印加電圧を必要な時間だけほぼ一定に維持するために設けられた容量である。   Further, the capacitor line 28 (also referred to as a storage capacitor common line or a storage capacitor common line) is a wiring connected in common to the storage capacitor Cs of each pixel portion in order to supply power to one electrode of the storage capacitor Cs27. The storage capacitor common signal having a predetermined voltage is supplied. In the present embodiment, the capacitor line 28 is formed so as to pass through the plurality of pixel portions 10 arranged in the vicinity of the center of the pixel electrode 32 along the direction in which the scan line extends, and the scan line 72 and the capacitor line 28. Are alternately arranged along the direction in which the signal lines extend with a predetermined interval. The capacitor line 28 also functions as one electrode of the storage capacitor Cs27, and a region where the pixel electrode 32 and the capacitor line 28 overlap in plan view constitutes the storage capacitor Cs27. Therefore, the other electrode of the storage capacitor Cs 27 is electrically connected to the pixel electrode 32 and the source electrode of the TFT 20. In the storage capacitor Cs27, the voltage of the image signal output from the signal line 82 is applied to the pixel electrode 32 through the TFT 20 in the ON state (selection period), and then the TFT 20 is in the OFF state (non-selection). The capacitance is provided to maintain the applied voltage substantially constant for a necessary time during the period.

コモン電極(対向電極)34は、画素電極32と対向するように形成され、各画素に共通な透明電極である。コモン電極34は、一般に、TN(Twisted Nematic)型、VA(Vertical Alignment)型の液晶表示装置では図示しない対向基板に形成される。コモン電極34には共通電極線(コモン電極線)35を介して所定の電圧のコモン信号が印加される。画素電極32と対向電極34との間には、図示しない配向膜等を介して電気光学材料である液晶99が挟まれた構成をなしている。なお、図3(a)の参照番号17はTFT20のチャネル領域であり、図1(b)における参照番号38、39は、それぞれゲート・ソース間寄生容量Cgs、ゲート・ドレイン間寄生容量Cgdである。   The common electrode (counter electrode) 34 is formed so as to face the pixel electrode 32 and is a transparent electrode common to each pixel. The common electrode 34 is generally formed on a counter substrate (not shown) in a TN (Twisted Nematic) type or VA (Vertical Alignment) type liquid crystal display device. A common signal having a predetermined voltage is applied to the common electrode 34 via a common electrode line (common electrode line) 35. Between the pixel electrode 32 and the counter electrode 34, the liquid crystal 99 which is an electro-optic material is sandwiched through an alignment film (not shown). Reference numeral 17 in FIG. 3A is a channel region of the TFT 20, and reference numerals 38 and 39 in FIG. 1B are a gate-source parasitic capacitance Cgs and a gate-drain parasitic capacitance Cgd, respectively. .

このような画素部10を備える液晶表示装置100の動作は、例えば次のとおりである。走査線駆動装置70は、液晶表示装置100に入力される図示しない画像信号の同期信号その他の情報に基づいて、信号線82からの画像信号を書き込むべき画素部10を行単位で選択する走査信号を出力する。信号線駆動装置80は、同じく画像信号の輝度情報等に基づいて、走査信号に同期して動作し、走査期間に選択された画素部10に画像信号を供給する。そして、選択された画素部10内にあるTFT20を介して、信号線駆動装置からの画像信号に応じた電圧が画素電極32に印加される。これによって、画素電極32とコモン電極34とからなる一対の電極の間に電界が生じ、この電界によって液晶99の分子の向き(液晶分子の配向)が制御される。そして、この配向変化を利用することにより液晶を透過する光を変調することで画像等の表示作用が行われる。このようにして液晶表示装置が構成される。   The operation of the liquid crystal display device 100 including such a pixel unit 10 is, for example, as follows. The scanning line driving device 70 selects a pixel unit 10 to which the image signal from the signal line 82 should be written in units of rows based on a synchronization signal and other information of an image signal (not shown) input to the liquid crystal display device 100. Is output. Similarly, the signal line driving device 80 operates in synchronization with the scanning signal based on the luminance information of the image signal and supplies the image signal to the pixel unit 10 selected in the scanning period. Then, a voltage corresponding to the image signal from the signal line driving device is applied to the pixel electrode 32 via the TFT 20 in the selected pixel unit 10. As a result, an electric field is generated between a pair of electrodes including the pixel electrode 32 and the common electrode 34, and the orientation of the molecules of the liquid crystal 99 (the orientation of the liquid crystal molecules) is controlled by this electric field. Then, by utilizing this change in orientation, the light transmitting through the liquid crystal is modulated, thereby displaying an image or the like. In this way, a liquid crystal display device is configured.

次に、画素部及びその周辺について、図3(a)を参照しながらより詳細に説明する。セル・アレイ基板101の基板11としては、絶縁性及び透光性を備える基板であるガラス基板、石英基板等のほか、プラスチック系の基板を使用することができる。走査線72及びゲート電極12、容量線28等は、第1金属層をパターニングすることにより形成される。第1金属層は、例えば、AlNd、Al、Moの単層膜、あるいはAlNd、Al、Mo、Cuを組み合わせて形成された積層膜でもよい。第1金属層がAlを含み、しかもITO等の透明導電層や酸化物半導体と接続するような場合には、第1金属層を積層構造とし、例えば、下層をAlNdのようなAlを含む金属層とし、ITO等と接続する上層にはMoを含む金属とすることが望ましい。このような材質や構造をとることにより、後述するITOからなるリペア電極24と良好な電気的接続をとることができる。第1金属層の厚さは100nmから500nmが望ましく、より望ましくは200nmである。   Next, the pixel portion and its periphery will be described in more detail with reference to FIG. As the substrate 11 of the cell array substrate 101, a plastic substrate can be used in addition to a glass substrate, a quartz substrate, etc., which are substrates having insulating properties and translucency. The scanning line 72, the gate electrode 12, the capacitor line 28, and the like are formed by patterning the first metal layer. The first metal layer may be, for example, a single layer film of AlNd, Al, or Mo, or a laminated film formed by combining AlNd, Al, Mo, and Cu. When the first metal layer contains Al and is connected to a transparent conductive layer such as ITO or an oxide semiconductor, the first metal layer has a laminated structure. For example, the lower layer is a metal containing Al such as AlNd. It is desirable that the upper layer connected to ITO or the like is a metal containing Mo. By adopting such a material and structure, a good electrical connection can be established with a repair electrode 24 made of ITO, which will be described later. The thickness of the first metal layer is desirably 100 nm to 500 nm, and more desirably 200 nm.

第1絶縁層であるゲート絶縁膜13は、その材質として、酸化シリコン系や窒化シリコン系のSiNx、SiOx 又はSiOxNyの単層膜、あるいはこれらを組み合わせた積層膜を使用することができる。これにより、絶縁性と透光性のある層を形成することができる。ゲート絶縁膜13は、第1金属層から形成されたゲート電極12を含む走査線72、容量線28を覆うように設けられている。ゲート絶縁膜13の膜厚は、100nmから500nmが望ましく、より望ましくは250nmから300nmである。半導体層は、一般にアモルファスSiが用いられるが、特にこれに限定されるものではなく、In、Ga又はZnのいずれかを含むような酸化物半導体でもよい。また、半導体層はアモルファスでも結晶性をもつものでもよい。半導体層の厚さは、特に限定されないが、50nmから300nmが望ましい。   As the material of the gate insulating film 13 which is the first insulating layer, a silicon oxide-based or silicon nitride-based SiNx, SiOx or SiOxNy single layer film, or a laminated film in which these are combined can be used. Thereby, an insulating and translucent layer can be formed. The gate insulating film 13 is provided so as to cover the scanning line 72 and the capacitor line 28 including the gate electrode 12 formed from the first metal layer. The thickness of the gate insulating film 13 is desirably 100 nm to 500 nm, and more desirably 250 nm to 300 nm. The semiconductor layer is generally made of amorphous Si, but is not particularly limited to this, and may be an oxide semiconductor containing any of In, Ga, and Zn. The semiconductor layer may be either amorphous or crystalline. The thickness of the semiconductor layer is not particularly limited, but is preferably 50 nm to 300 nm.

ソース電極25、ドレイン電極26、信号線82は、第2金属層からパターニングされる。第2金属層の材料又は構造は特に限定されず、AlやMoの単層膜でもよいが、ITO等の透明導電層とAlとの間の電蝕を避けるために、例えば、ITOと接する上層はMoとし下層はAlとするというような、AlとMoを組み合わせて形成された積層膜(積層配線)が望ましい。半導体層の材料として酸化物半導体を用いる場合には、特に、Mo−Al−Moのような三層の積層構造をもつものがより望ましい。このように最上層及び最下層がMoを含む金属で構成される第2金属層を用いることにより、第2金属層の下層が酸化物半導体に接続し上層がITO等の透明導電層に接続するような場合でも、Alと酸化物半導体層との間、及びAlとITO等の透明導電層との間で生じやすい電蝕を防止し、良好で信頼性の高い電気的接続をすることができる。第2金属層の厚さは100nmから500nmであり、より望ましくは200nmである。   The source electrode 25, the drain electrode 26, and the signal line 82 are patterned from the second metal layer. The material or structure of the second metal layer is not particularly limited and may be a single layer film of Al or Mo, but in order to avoid electric corrosion between the transparent conductive layer such as ITO and Al, for example, an upper layer in contact with ITO Is a laminated film (laminated wiring) formed by combining Al and Mo, such that Mo is Mo and the lower layer is Al. In the case where an oxide semiconductor is used as a material for the semiconductor layer, a semiconductor layer having a three-layer structure such as Mo—Al—Mo is more preferable. In this way, by using the second metal layer in which the uppermost layer and the lowermost layer are made of a metal containing Mo, the lower layer of the second metal layer is connected to the oxide semiconductor and the upper layer is connected to a transparent conductive layer such as ITO. Even in such a case, it is possible to prevent electric corrosion that tends to occur between Al and the oxide semiconductor layer, and between Al and a transparent conductive layer such as ITO, and to make a good and reliable electrical connection. . The thickness of the second metal layer is 100 nm to 500 nm, and more preferably 200 nm.

第2絶縁層であるパッシベーション層19は、絶縁性と透光性とを備える窒化シリコン等を用いて形成される。パッシベーション層19は、第2金属層から形成されたソース電極15、ドレイン電極16を含むTFT20及び信号線82を覆うように形成されている。画素電極32は、パッシベーション層19の上に形成された透明導電層30をパターニングすることにより形成される。その材料としては、特に限定されないが、例えば、ITOが用いられる。また、透明導電層30をパターニングすることにより、画素電極32とともにリペア電極24が形成される。リペア電極24の透明導電層と画素電極32の透明導電層とは互いに離間した位置に形成される。   The passivation layer 19 that is the second insulating layer is formed using silicon nitride or the like having insulating properties and translucency. The passivation layer 19 is formed so as to cover the TFT 20 and the signal line 82 including the source electrode 15 and the drain electrode 16 formed from the second metal layer. The pixel electrode 32 is formed by patterning the transparent conductive layer 30 formed on the passivation layer 19. Although it does not specifically limit as the material, For example, ITO is used. Further, the repair electrode 24 is formed together with the pixel electrode 32 by patterning the transparent conductive layer 30. The transparent conductive layer of the repair electrode 24 and the transparent conductive layer of the pixel electrode 32 are formed at positions separated from each other.

[リペア電極]
次に、リペア電極について説明する。図3(b)、(c)はリペア電極24の構成図である。同図(b)は信号線82に形成されているリペア電極の一実施の形態であり、図2におけるB−B’線における矢視断面図である。また、図3(c)は走査線72に形成されているリペア電極の一実施の形態であり、図2におけるC−C’線における矢視断面図である。図3(b)に示す信号線上のリペア電極24は、第2絶縁層であるパッシベーション層19を貫通し第2金属層からなる信号線82に到達する開口であるコンタクトホール23aを覆うように形成されたITOからなる導電層である。このリペア電極24は、ITOからなる透明導電層30から画素電極32をパターニングする工程において同時にパターニングされたものであり、画素電極32と同一層、同一工程で形成される。リペア電極24はコンタクトホール23aの底部において信号線82と導通している。
[Repair electrode]
Next, the repair electrode will be described. 3B and 3C are configuration diagrams of the repair electrode 24. FIG. FIG. 4B is an embodiment of the repair electrode formed on the signal line 82, and is a cross-sectional view taken along the line BB ′ in FIG. FIG. 3C is an embodiment of the repair electrode formed on the scanning line 72, and is a cross-sectional view taken along the line CC 'in FIG. The repair electrode 24 on the signal line shown in FIG. 3B is formed so as to cover the contact hole 23a that is an opening that penetrates the passivation layer 19 that is the second insulating layer and reaches the signal line 82 that is made of the second metal layer. This is a conductive layer made of ITO. The repair electrode 24 is simultaneously patterned in the process of patterning the pixel electrode 32 from the transparent conductive layer 30 made of ITO, and is formed in the same layer and the same process as the pixel electrode 32. The repair electrode 24 is electrically connected to the signal line 82 at the bottom of the contact hole 23a.

また、同図(c)に示す走査線上のリペア電極24は、パッシベーション層19及び第1絶縁層であるゲート絶縁膜13を貫通し第1金属層からなる走査線72に到達する開口であるコンタクトホール23aを覆うように形成されたITOからなる導電層である。この走査線上に形成されたリペア電極24も、上記と同様、ITOからなる透明導電層30から画素電極32をパターニングする工程において同時にパターニングされたものであり、画素電極32と同一層、同一工程で形成される。リペア電極24はコンタクトホール23aの底部において走査線72と導通している。このように、リペア電極24は、TFT20、走査線、信号線、容量線、画素電極等を備えるセル・アレイ基板101の製造工程において、これらTFT等の形成とともに形成される。   Further, the repair electrode 24 on the scanning line shown in FIG. 4C is a contact that is an opening that penetrates the passivation layer 19 and the gate insulating film 13 that is the first insulating layer and reaches the scanning line 72 made of the first metal layer. It is a conductive layer made of ITO formed so as to cover the hole 23a. Similarly to the above, the repair electrode 24 formed on the scanning line is simultaneously patterned in the step of patterning the pixel electrode 32 from the transparent conductive layer 30 made of ITO. It is formed. The repair electrode 24 is electrically connected to the scanning line 72 at the bottom of the contact hole 23a. Thus, the repair electrode 24 is formed together with the formation of these TFTs and the like in the manufacturing process of the cell array substrate 101 including the TFT 20, the scanning line, the signal line, the capacitor line, the pixel electrode, and the like.

本実施の形態においては、図2に示すように、リペア電極24は、一つの画素部10につき4箇所に設けられている。即ち、注目画素部10aであれば、容量線28を挟んで、画素電極32のTFT20から遠隔する端部近くの信号線82a上にはリペア電極24a2が、画素電極32のTFT20に近接した端部近くの信号線82a上にはリペア電極24a1が、それぞれ設けられている。また、走査線72aの上には、TFT20を挟んで、信号線82aとTFT20との間にリペア電極24a4が、隣接画素部10bにかかる隣接信号線82bとTFT20との間にはリペア電極24a3が、それぞれ設けられている。   In the present embodiment, as shown in FIG. 2, the repair electrode 24 is provided at four locations for each pixel unit 10. That is, in the pixel portion of interest 10a, the repair electrode 24a2 is located on the signal line 82a near the end remote from the TFT 20 of the pixel electrode 32 across the capacitor line 28, and the end of the pixel electrode 32 close to the TFT 20 Repair electrodes 24a1 are provided on the nearby signal lines 82a. On the scanning line 72a, the repair electrode 24a4 is interposed between the signal line 82a and the TFT 20 with the TFT 20 interposed therebetween, and the repair electrode 24a3 is disposed between the adjacent signal line 82b and the TFT 20 on the adjacent pixel portion 10b. , Each provided.

信号線上のリペア電極24の形成位置や個数は任意であり、上記のように一つの画素部につき2箇所に限られない。例えば、容量線28の形成位置が画素部10aの中央付近ではなく隣にある走査線のいずれか一方の近くに形成されている場合には、信号線上のリペア電極24は、本発明の効果を奏する限り、信号線上であって画素電極32の中央に近接した位置に1個所設けるだけでもよい。また、走査線上のリペア電極24の位置や個数も、上記のように、一つの画素部につき2箇所とは限られない。なお、リペア電極24とリペア電極24との間の距離を短くした場合には後述する接続パターン21の抵抗を小さくすることができる。また、両リペア電極間の距離を長くした場合には、リペア電極24の個数が少ないときでも広い範囲にわたって断線等をリペアすることができる。また、リペア電極間距離は、すべて均等にしてもよいし、一部又は全部が不均等にしてもよい。   The formation position and the number of repair electrodes 24 on the signal line are arbitrary, and are not limited to two locations per pixel portion as described above. For example, when the formation position of the capacitor line 28 is formed not near the center of the pixel portion 10a but near one of the adjacent scanning lines, the repair electrode 24 on the signal line has the effect of the present invention. As long as it plays, only one location on the signal line and close to the center of the pixel electrode 32 may be provided. Further, the position and number of the repair electrodes 24 on the scanning line are not limited to two locations per pixel portion as described above. In addition, when the distance between the repair electrode 24 and the repair electrode 24 is shortened, the resistance of the connection pattern 21 described later can be reduced. Further, when the distance between the repair electrodes is increased, disconnection or the like can be repaired over a wide range even when the number of repair electrodes 24 is small. In addition, the distance between the repair electrodes may be all equal, or part or all may be unequal.

また、リペア電極24の形成位置は、上記のように表示領域107の内部の画素部10に限られず、走査線72、信号線82上の他の位置、例えば、表示領域107の外側である周辺部に形成された走査線や信号線の上に形成してもよい。さらに、走査線、信号線以外の他の配線、例えば、同期信号、制御信号等を転送する転送配線(図示せず)、容量線28の上にも設けることができる。リペア電極24の構造は、これらの配線が第1金属層から形成されたものであれば図3(c)と同様であり、第2金属層から形成されたものであれば同図(b)と同様である。また、リペア電極24は、容量線28と信号線82とが交差する領域に設けてもよく、この場合のリペア電極24の構造は図3(b)と同様である。   In addition, the formation position of the repair electrode 24 is not limited to the pixel portion 10 inside the display area 107 as described above, but other positions on the scanning line 72 and the signal line 82, for example, the periphery outside the display area 107 You may form on the scanning line and signal line which were formed in the part. Further, it can also be provided on wiring other than the scanning line and the signal line, for example, a transfer wiring (not shown) for transferring a synchronization signal, a control signal, and the like, and the capacitor line 28. The structure of the repair electrode 24 is the same as that shown in FIG. 3C if these wirings are formed from the first metal layer, and the structure shown in FIG. It is the same. The repair electrode 24 may be provided in a region where the capacitor line 28 and the signal line 82 intersect, and the structure of the repair electrode 24 in this case is the same as that shown in FIG.

[リペア方法]
次に、リペアの方法を図4及び図5(a)を参照しながら説明する。図4は、本実施の形態にかかる液晶表示装置の構成図である。また、図5(a)は、信号線上に形成されたリペア電極24の概略の断面図であり、図4のD−D’線における矢視方向の断面図である。また、参照番号21は、本実施の形態にかかるリペア工程において形成された導電性の接続パターンである。
[Repair method]
Next, the repair method will be described with reference to FIGS. 4 and 5A. FIG. 4 is a configuration diagram of the liquid crystal display device according to the present embodiment. FIG. 5A is a schematic cross-sectional view of the repair electrode 24 formed on the signal line, and is a cross-sectional view taken along the line DD ′ in FIG. Reference numeral 21 is a conductive connection pattern formed in the repair process according to the present embodiment.

一例として、画素電極32が何らかの原因により走査線72と短絡しているような欠陥を有するTN型ノーマルホワイトモード液晶表示装置におけるリペア方法を説明する。2枚の偏光板をその透過軸の方向が互いに直交するように配置し、これら2枚の偏光板の間にねじれ角が90度のTN型液晶を挟んだ液晶表示装置では、液晶に電界がかからないときはバックライトからの光を透過して白の表示(明表示)となり、液晶に黒表示に対応する電界がかかるときはバックライトからの光が吸収されて黒の表示(暗表示)となるいわゆるノーマルホワイトモードの液晶表示がなされる。   As an example, a repair method in a TN type normal white mode liquid crystal display device having a defect in which the pixel electrode 32 is short-circuited with the scanning line 72 for some reason will be described. In a liquid crystal display device in which two polarizing plates are arranged so that their transmission axes are orthogonal to each other, and a TN liquid crystal having a twist angle of 90 degrees is sandwiched between these two polarizing plates, no electric field is applied to the liquid crystal Is a white display (bright display) that transmits light from the backlight. When an electric field corresponding to black display is applied to the liquid crystal, the light from the backlight is absorbed to display black (dark display). Normal white mode LCD is displayed.

そして、このようなTN型ノーマルホワイトモード液晶表示装置において何らかの原因により走査線72と短絡しているような欠陥が生じた場合には、画素電極32には画像信号に基づく正常な電圧が供給されず、画素電極32の電位は常に走査線の72の電位とほぼ同じになる。走査線72に供給される走査信号の電圧レベルは、一般にコモン電極34に印加されるコモン信号の電圧レベルとは異なり、また両者の電位差も比較的大きいため、このような短絡欠陥を有する画素電極32とコモン電極34との間には、走査信号の電位とコモン電極の電位の差に応じた電界が印加された状態となる。そのため、このような液晶表示装置に画像を表示した場合、このような短絡欠陥を有する画素部は暗表示となり、周辺の画素部が明表示をしているときは、いわゆる滅点欠陥として視認される。   In such a TN type normal white mode liquid crystal display device, when a defect such as a short circuit with the scanning line 72 occurs for some reason, the pixel electrode 32 is supplied with a normal voltage based on the image signal. In other words, the potential of the pixel electrode 32 is always almost the same as the potential of the scanning line 72. Since the voltage level of the scanning signal supplied to the scanning line 72 is generally different from the voltage level of the common signal applied to the common electrode 34 and the potential difference between the two is relatively large, the pixel electrode having such a short-circuit defect is also present. An electric field corresponding to the difference between the scanning signal potential and the common electrode potential is applied between the common electrode 34 and the common electrode 34. Therefore, when an image is displayed on such a liquid crystal display device, the pixel portion having such a short-circuit defect is darkly displayed, and when the peripheral pixel portion is brightly displayed, it is visually recognized as a so-called dark spot defect. The

次に、このようなTN型ノーマルホワイトモード液晶の滅点欠陥を例にとって本実施の形態にかかるリペア方法を説明する。まず、セル・アレイ基板101の形成後、検査工程において、滅点欠陥の有無及び欠陥位置等の情報を取得する。具体的な欠陥の検査方法は後述する。次に、画素電極32と走査線72との短絡に起因するような滅点欠陥が存在する場合には、TFT20又は走査線72と画素電極32との接続を切り離す。具体的には、例えば図4に示すようなパターンレイアウトである場合には、ソース電極25の切断箇所98にレーザー光を照射してソース電極を切断する。これにより画素電極32は電気的に解放状態となる。なお、切断箇所98は、少なくとも画素電極32を短絡箇所から切り離すことができる場所であれば、本発明の趣旨を逸脱しない限り、特に限定されない。   Next, the repair method according to the present embodiment will be described taking the dark spot defect of such a TN type normal white mode liquid crystal as an example. First, after the cell array substrate 101 is formed, information such as the presence / absence of a dark spot defect and a defect position is acquired in an inspection process. A specific defect inspection method will be described later. Next, when there is a dark spot defect caused by a short circuit between the pixel electrode 32 and the scanning line 72, the connection between the TFT 20 or the scanning line 72 and the pixel electrode 32 is disconnected. Specifically, for example, when the pattern layout is as shown in FIG. 4, the source electrode is cut by irradiating the cut portion 98 of the source electrode 25 with laser light. As a result, the pixel electrode 32 is electrically released. The cut point 98 is not particularly limited as long as it does not depart from the gist of the present invention as long as it can be separated from at least the pixel electrode 32 from the short-circuited point.

次に、レーザーCVD法等により、W(タングステン)又はMo等からなる金属を、リペア電極24a1から画素電極32の端部まで成長させて接続パターン21を形成する。リペア電極24a1はその底部において信号線82aと電気的に接続されているため、接続パターン21を介して信号線82aと画素電極32との電気的な接続がなされる。その結果、画素電極32には信号線82aに供給される画像信号が供給されることになり、画素電極32の電位は信号線82aの電位と常に同じになる。そのため、このような液晶表示装置に画像を表示した場合、リペアされた画素電極32に係る画素部10aでは、走査線82aから供給される画像信号のおおむね平均電圧に応じた階調をもつ表示が視認されることになり、滅点欠陥としては視認されず、疑似的にあたかも欠陥のない正常な表示をする画素部として視認される。   Next, a connection pattern 21 is formed by growing a metal made of W (tungsten) or Mo from the repair electrode 24a1 to the end of the pixel electrode 32 by laser CVD or the like. Since the repair electrode 24a1 is electrically connected to the signal line 82a at the bottom thereof, the signal line 82a and the pixel electrode 32 are electrically connected via the connection pattern 21. As a result, the image signal supplied to the signal line 82a is supplied to the pixel electrode 32, and the potential of the pixel electrode 32 is always the same as the potential of the signal line 82a. Therefore, when an image is displayed on such a liquid crystal display device, the pixel unit 10a related to the repaired pixel electrode 32 displays a display having a gradation corresponding to the average voltage of the image signal supplied from the scanning line 82a. It will be visually recognized, and will not be visually recognized as a dark spot defect, but will be visually recognized as a pixel portion that performs a normal display with no defect.

なお、接続パターン21の材質として、Mo等からなる金属を用いた場合には、リペア電極24、画素電極32はいずれもITOからなるため、これらと接続パターン21とは良好で信頼性の高い電気的接続をすることができる。なお、接続パターン21の幅は、特に限定されないが、数μm、例えば5μm程度でよい。また、接続パターン21は画素電極32の端部において重なり合うように接続パターンを成長させることが望ましい。その重なりの幅や長さは、特に限定されないが、3μm程度でよい。画素電極32との重なり合いの長さがこの程度であれば、図示しないブラックマトリクス(以下、BMという)の下に、即ちBMと重なり合う領域の内側に接続パターン21を形成させることができるため、接続パターン21によって遮光部分が増加することはない。従って、接続パターン21の形成によって開口率が低下するような不具合は生じない。   When a metal made of Mo or the like is used as the material of the connection pattern 21, since the repair electrode 24 and the pixel electrode 32 are both made of ITO, these and the connection pattern 21 are good and highly reliable. Connection can be made. The width of the connection pattern 21 is not particularly limited, but may be several μm, for example, about 5 μm. Further, it is desirable to grow the connection pattern 21 so that the connection pattern 21 overlaps at the end of the pixel electrode 32. The width and length of the overlap are not particularly limited, but may be about 3 μm. If the length of the overlap with the pixel electrode 32 is about this level, the connection pattern 21 can be formed under a black matrix (hereinafter referred to as BM) (not shown), that is, inside the region overlapping with the BM. The light shielding part is not increased by the pattern 21. Therefore, there is no problem that the aperture ratio is lowered by the formation of the connection pattern 21.

なお、BMは、金属又は黒色の樹脂から形成された遮光層であり、例えば、カラーフィルター等とともに対向基板に形成される。ブラックマトリックスは、少なくとも表示領域107内の走査線72、信号線82、これらと画素電極32との間の領域、及び画素電極32 の周縁部を覆うように格子状に形成される。なお、走査線72上にTFT20が形成されていない場合にはTFT20をも覆うように形成される。以上説明したとおり、本発明は、かかる構成をとることにより、画素部の滅点欠陥の表示欠陥をリペアすることができる。即ち、このような表示欠陥が発見された場合には、リペア電極24がすでに信号線82の配線上に作りこまれているため、接続パターン21の一端をリペア電極上に接続し、他端をリペアの対象となる画素部の画素電極に接続することにより、このような表示欠陥をリペアすることができる。   Note that BM is a light shielding layer formed of metal or black resin, and is formed on the counter substrate together with a color filter, for example. The black matrix is formed in a lattice shape so as to cover at least the scanning lines 72 and the signal lines 82 in the display area 107, the area between them and the pixel electrode 32, and the peripheral edge of the pixel electrode 32. When the TFT 20 is not formed on the scanning line 72, the TFT 20 is also formed so as to cover it. As described above, the present invention can repair the display defect of the dark spot defect of the pixel portion by adopting such a configuration. That is, when such a display defect is found, the repair electrode 24 is already formed on the wiring of the signal line 82, so that one end of the connection pattern 21 is connected to the repair electrode and the other end is connected. Such display defects can be repaired by connecting to the pixel electrode of the pixel portion to be repaired.

そして、リペア電極24は、通常のTFT及び画素電極形成工程のなかで、画素電極と同一層、同一工程で透明導電層からパターニングされ、走査線又は信号線上の開口とともにあらかじめ形成しておくものであるため、これらの表示欠陥が画素電極の形成後に発見された場合であっても、従来のようにリペア用のコンタクトホールを形成するために表示欠陥のあるセル・アレイ基板を再びフォトリソグラフィー工程に戻す、というような余分な工程が不要となる。従って、フォトリソグラフィー工程数が増加することはなく生産性が向上する。また、従来のように、製造工程がほぼ終了した後のセル・アレイ基板に新たにコンタクトホールを開口するものではないため、コンタクトホールの開口に起因する歩留まり低下は生じ得ない。   The repair electrode 24 is formed from the transparent conductive layer in the same layer and the same process as the pixel electrode in the normal TFT and pixel electrode formation process, and is formed in advance together with the opening on the scanning line or the signal line. Therefore, even when these display defects are found after the formation of the pixel electrode, the cell array substrate having the display defect is again subjected to the photolithography process in order to form a contact hole for repair as in the prior art. An extra step of returning is unnecessary. Therefore, the number of photolithography processes is not increased and the productivity is improved. In addition, since the contact hole is not newly opened in the cell array substrate after the manufacturing process is almost completed as in the prior art, the yield reduction due to the contact hole opening cannot occur.

また、本発明は、走査線又は信号線と導通するリペア電極を走査線又は信号線上にあらかじめ形成しておくものであり、従来例のように、リペアの際にITO等からなる画素電極の一部と信号線との間にある絶縁膜を破壊してレーザーによって画素電極と信号線とを溶着させるものではない。従って、レーザー光によって下層の信号線等の金属層にダメージを与えることはなく、長期的信頼性を向上することができる。さらに、本発明では、リペア電極24は走査線又は信号線上に形成するものであるため、リペア電極は通常、ブラックマトリックスの下に形成されることになる。従って、リペア電極を備えることによって開口率が低下するということはない。また、接続パターン21によってリペアした場合であっても、接続パターンはリペア電極の近傍に形成されるにすぎないため、接続パターンもブラックマトリックスの下に形成できる。   Further, according to the present invention, a repair electrode that is electrically connected to a scanning line or a signal line is formed in advance on the scanning line or the signal line. As in the conventional example, a pixel electrode made of ITO or the like is used for repair. The pixel electrode and the signal line are not welded by a laser by destroying the insulating film between the portion and the signal line. Therefore, the long-term reliability can be improved without damaging the metal layer such as the lower signal line by the laser beam. Furthermore, in the present invention, since the repair electrode 24 is formed on the scanning line or the signal line, the repair electrode is usually formed under the black matrix. Therefore, the aperture ratio is not lowered by providing the repair electrode. Even when the connection pattern 21 is repaired, since the connection pattern is only formed in the vicinity of the repair electrode, the connection pattern can also be formed under the black matrix.

従って、接続パターンによる開口率の低下も生じない。仮に接続パターンをブラックマトリックスの外側にまで延ばして形成したとしても、本発明では、接続パターンは、従来例のようにすべての画素において画素電極と重なり合うようにあらかじめ形成するものではなく、滅点欠陥又は輝点欠陥のような表示欠陥のある画素部にのみ形成されれば足りるものであるため、開口率の低下を最小限にとどめることができる。また、リペア電極24は、走査線又は信号線上の絶縁層を開口した後に透明導電層によって覆われるため、開口部において金属層である走査線や信号線が露出することはない。従って、この点においても液晶表示装置の長期的信頼性を向上することができる。   Therefore, the aperture ratio is not reduced by the connection pattern. Even if the connection pattern is formed to extend to the outside of the black matrix, in the present invention, the connection pattern is not formed in advance so as to overlap the pixel electrode in all the pixels as in the conventional example, but a dark spot defect. Alternatively, since it is sufficient to form only in a pixel portion having a display defect such as a bright spot defect, a decrease in aperture ratio can be minimized. Further, since the repair electrode 24 is covered with the transparent conductive layer after the insulating layer on the scanning line or the signal line is opened, the scanning line or the signal line which is a metal layer is not exposed in the opening. Therefore, also in this respect, the long-term reliability of the liquid crystal display device can be improved.

[製造方法]
次に、図3、図4及び図5(a)を参照して、本実施の形態にかかる液晶表示装置の製造方法を工程順に説明する。まず、セル・アレイ基板101となる基板11の上に、第1金属層を形成した後に、これをパターニングし、ゲート電極12を含む走査線72、容量線28等のパターンを形成する(第1ステップ(第1PEP))。第1金属層の形成方法は、特に限定されないが、スパッタリング方式を使用してもよい。なお、第1金属層及び基板11の材質や構造は前述のとおりである。
[Production method]
Next, with reference to FIG. 3, FIG. 4 and FIG. 5 (a), a manufacturing method of the liquid crystal display device according to the present embodiment will be described in the order of steps. First, after forming a first metal layer on the substrate 11 to be the cell array substrate 101, the first metal layer is patterned to form a pattern such as the scanning line 72, the capacitor line 28 and the like including the gate electrode 12 (first Step (first PEP)). A method for forming the first metal layer is not particularly limited, but a sputtering method may be used. The materials and structures of the first metal layer and the substrate 11 are as described above.

次に、ゲート絶縁膜13をCVD法等により基板全面に形成する(第2ステップ)。これにより、第1金属層で形成されたパターンはゲート絶縁膜13により覆われる。次に、半導体層14を形成する。半導体層の形成方法は、特に限定されないが、アモルファスSiの場合にはプラズマCVD法を、In、Ga及びZnを含む酸化物半導体(以下、IGZOという)のような酸化物半導体の場合にはスパッタリング方式を用いることができる。半導体層の成膜後、これをパターニングすることにより、TFT20の半導体層となる半導体層14aを形成する(第3ステップ(第2PEP))。   Next, the gate insulating film 13 is formed on the entire surface of the substrate by a CVD method or the like (second step). Thereby, the pattern formed of the first metal layer is covered with the gate insulating film 13. Next, the semiconductor layer 14 is formed. The method for forming the semiconductor layer is not particularly limited, but plasma CVD is used in the case of amorphous Si, and sputtering is performed in the case of an oxide semiconductor such as an oxide semiconductor containing In, Ga, and Zn (hereinafter referred to as IGZO). A scheme can be used. After the semiconductor layer is formed, the semiconductor layer 14a is formed by patterning to form the semiconductor layer 14a to be the semiconductor layer of the TFT 20 (third step (second PEP)).

次に、第2金属層を形成して、これをパターニングすることにより、ソース電極25、ドレイン電極26、信号線82等を形成する(第4ステップ(第3PEP))。第2金属層の形成方法は、特に限定されないが、スパッタリング方式を使用してもよい。第2金属層の材質や構造は前述のとおりである。次に、窒化シリコン等を用いてCVD法によりパッシベーション層19を基板全面に形成する。これにより第2金属層等はパッシベーション層19によって覆われることになる。そして、これをエッチングによりパターニングを行い、その一部を除去することにより画素電極32とソース電極25とを接続するためのコンタクトホール23、及びリペア電極24のための開口であるコンタクトホール23a等を形成する(第5ステップ(第4PEP))。リペア電極24のためのコンタクトホール23aはこのPEPで形成されるため、リペアのために本PEPの後の工程において再度フォトリソグラフィー工程に戻す必要がなく、生産性が向上する。   Next, a second metal layer is formed and patterned to form the source electrode 25, the drain electrode 26, the signal line 82, and the like (fourth step (third PEP)). Although the formation method of a 2nd metal layer is not specifically limited, You may use a sputtering system. The material and structure of the second metal layer are as described above. Next, a passivation layer 19 is formed on the entire surface of the substrate by CVD using silicon nitride or the like. As a result, the second metal layer and the like are covered with the passivation layer 19. Then, patterning is performed by etching, and a part of the pattern is removed to form a contact hole 23 for connecting the pixel electrode 32 and the source electrode 25, a contact hole 23a that is an opening for the repair electrode 24, and the like. Form (fifth step (fourth PEP)). Since the contact hole 23a for the repair electrode 24 is formed by this PEP, it is not necessary to return to the photolithography process again in a process subsequent to this PEP for repair, and productivity is improved.

次に、透明導電層30をスパッタリング法等により形成する。透明導電層30を形成した後、これをパターニングすることにより、画素電極32、リペア電極24等を形成する(第6ステップ(第5PEP))。リペア電極24は上記コンタクトホール23aを覆うように形成される。また、リペア電極24は、このPEPにおいて画素電極32を形成する透明導電層30から同一の層、同一のPEPで形成されるため、リペアのために本PEPの後の工程において再度成膜工程に戻す必要がなく、生産性が向上する。   Next, the transparent conductive layer 30 is formed by a sputtering method or the like. After forming the transparent conductive layer 30, the pixel electrode 32, the repair electrode 24, etc. are formed by patterning this (6th step (5th PEP)). The repair electrode 24 is formed so as to cover the contact hole 23a. In addition, since the repair electrode 24 is formed of the same layer and the same PEP from the transparent conductive layer 30 that forms the pixel electrode 32 in this PEP, the repair electrode 24 is again formed in the film-forming process in the process after this PEP for repair. Productivity is improved without the need to return.

このようにして、ボトムゲート型のTFT20と画素電極32とを含む画素部10、容量線28、走査線72、信号線82等の各種配線、及びリペア電極24を基板11上に備えるセル・アレイ基板101が形成される。次に、このようにして形成されたセル・アレイ基板101の欠陥検査を行う(第7ステップ)。セル・アレイ基板は、この段階においては画素電極32までが形成された状態にあり、未だ対向基板とシールされておらず液晶も封止されていないが、いくつかの方法により欠陥のある画素部をその位置も含めて検出することができる。例えば、EBテスター(Electron Beam Tester)法では、容量線28に所定の電圧を印加するとともに、走査線駆動装置70、信号線駆動装置80(図1参照)を用いてセル・アレイ基板101の画素電極32に電圧を印加し蓄積容量Csに電荷を保持させた後、各画素電極32に電子ビームを照射する。そして電子ビームによって各画素電極32から放出される二次電子の量を検出する。二次電子の量は画素電極に保持されている電荷の量によって異なるため、これにより正常画素と短絡や断線等によって電荷を保持できない欠陥画素との区別をすることができる。   Thus, the cell array including the pixel unit 10 including the bottom gate type TFT 20 and the pixel electrode 32, various wirings such as the capacitor line 28, the scanning line 72, the signal line 82, and the repair electrode 24 on the substrate 11. A substrate 101 is formed. Next, the cell array substrate 101 formed in this way is inspected for defects (seventh step). The cell array substrate is in a state where the pixel electrode 32 is formed at this stage, and is not yet sealed with the counter substrate and the liquid crystal is not sealed. Can be detected including its position. For example, in the EB tester (Electron Beam Tester) method, a predetermined voltage is applied to the capacitor line 28, and the pixels on the cell array substrate 101 are scanned using the scanning line driving device 70 and the signal line driving device 80 (see FIG. 1). After applying a voltage to the electrode 32 and holding the charge in the storage capacitor Cs, each pixel electrode 32 is irradiated with an electron beam. Then, the amount of secondary electrons emitted from each pixel electrode 32 by the electron beam is detected. Since the amount of secondary electrons varies depending on the amount of charge held in the pixel electrode, it is possible to distinguish between a normal pixel and a defective pixel that cannot hold charge due to a short circuit or disconnection.

そして、欠陥が発見された場合には、リペア工程を実行する(第8ステップ)。滅点欠陥のリペア工程においては、上述のとおり、例えばソース電極25を切断することによりTFT20又は走査線72と画素電極32との電気的な接続を断つとともに、レーザーCVD法等により、リペア電極24a1と画素電極32との間に導電材料からなる接続パターン21形成する。これによって画素電極32はTFT20、走査線72から電気的に解放されるとともに、信号線82aと画素電極32とが電気的に接続される。後述する輝点欠陥や断線等の表示欠陥もこの工程においてリペアすることができる。   And when a defect is discovered, a repair process is performed (8th step). In the defect defect repairing process, as described above, for example, the source electrode 25 is cut to cut off the electrical connection between the TFT 20 or the scanning line 72 and the pixel electrode 32, and the repair electrode 24a1 is formed by laser CVD or the like. A connection pattern 21 made of a conductive material is formed between the pixel electrode 32 and the pixel electrode 32. Thereby, the pixel electrode 32 is electrically released from the TFT 20 and the scanning line 72, and the signal line 82a and the pixel electrode 32 are electrically connected. Display defects such as bright spot defects and disconnection, which will be described later, can also be repaired in this step.

次に、このようにリペアされたセル・アレイ基板101とカラーフィルター等を設けた対向基板とに配向処理等を行い、その後、両基板をシール材で貼り合わせる。シール材は、例えば光硬化型のアクリル樹脂のような、紫外線硬化型のシール材を用いる。このようにしてシールされた液晶基板の間に液晶を注入し、駆動回路や偏光板、バックライト等の光学部材などを取り付けることにより液晶表示装置100が完成する(第9ステップ)。本実施の形態にかかる液晶表示装置の製造方法はこのような構成をとるため、欠陥がリペアされた液晶表示装置を提供することができ、かかる製造方法によって製造された液晶表示装置はすでに説明したとおりの効果を奏する。   Next, the cell array substrate 101 thus repaired and the counter substrate provided with a color filter or the like are subjected to an alignment treatment or the like, and then both substrates are bonded together with a sealing material. As the sealing material, for example, an ultraviolet curable sealing material such as a photo-curing acrylic resin is used. Liquid crystal is injected between the liquid crystal substrates thus sealed, and an optical member such as a drive circuit, a polarizing plate, or a backlight is attached to complete the liquid crystal display device 100 (9th step). Since the manufacturing method of the liquid crystal display device according to the present embodiment has such a configuration, it is possible to provide a liquid crystal display device in which defects are repaired. The liquid crystal display device manufactured by such a manufacturing method has already been described. There are the following effects.

リペア工程において接続パターン21を形成する方法は、特に限定されないが、レーザーCVD装置を利用することができる。レーザー光源は、炭酸ガスレーザーのようなレーザーでもよいが、例えば、Ndイオンをドープしたリチウム・イットリウム・フロライド(LiYF)を用いたYLFレーザーの第3高調波(波長349nm)を使用することができる。レーザー光の波長は、本発明の趣旨を逸脱しない限り、特に限定されるものではない。なお、ソースガスは、Wの接続パターンを形成する場合にはWC(CO)のようなW化合物を用いることができるが、Mo、Cr等を成分とする他のガスでもよい。キャリアガスは、Arを用いたが、窒素等を用いることもできる。レーザー光の平均出力を50mW以上に設定すれば、例えば配線幅が約3ないし10μm、膜厚が約250ないし350nmのWからなる接続パターン21を形成することができる。 The method of forming the connection pattern 21 in the repair process is not particularly limited, but a laser CVD apparatus can be used. The laser light source may be a laser such as a carbon dioxide gas laser. For example, the third harmonic (wavelength 349 nm) of a YLF laser using lithium yttrium fluoride (LiYF 4 ) doped with Nd ions may be used. it can. The wavelength of the laser beam is not particularly limited as long as it does not depart from the spirit of the present invention. As the source gas, a W compound such as WC (CO) 6 can be used in the case of forming a W connection pattern, but other gases containing Mo, Cr, or the like may be used. As the carrier gas, Ar is used, but nitrogen or the like can also be used. If the average output of the laser beam is set to 50 mW or more, for example, the connection pattern 21 made of W having a wiring width of about 3 to 10 μm and a film thickness of about 250 to 350 nm can be formed.

接続パターン21の形成方法は、このようなレーザーCVD法に限られるものではなく、例えば、接続パターン21の材質として粒子径が数nm程度のAu、Ag等の微細粒子を有機溶剤中に分散したペーストを用い、これをインクジェット法等により接続パターンをパターニングした後、加熱し乾燥することにより接続パターン21を形成してもよい。レーザーCVD法やインクジェット法方法は、いずれもマスクを必要とせず、パターンを直接描画することができるため、接続パターンの形成においてもフォトリソグラフィー工程を経る必要がなく、生産性の向上に寄与する。   The method of forming the connection pattern 21 is not limited to such a laser CVD method. For example, fine particles such as Au and Ag having a particle diameter of about several nanometers as a material of the connection pattern 21 are dispersed in an organic solvent. The connection pattern 21 may be formed by using a paste and patterning the connection pattern by an ink jet method or the like and then heating and drying. Both the laser CVD method and the ink jet method do not require a mask and can directly draw a pattern. Therefore, it is not necessary to go through a photolithography process in forming a connection pattern, which contributes to an improvement in productivity.

[応用例1]
次に、輝点欠陥のリペア方法を、前述と同様にTN型ノーマルホワイトモードの液晶表示装置を例にとって説明する。なお、本応用例では、前述した滅点欠陥のリペア方法にかかる実施の形態と異なる部分を中心に説明するとともに、上記実施の形態で説明した構成要素と同一又は相当するものについては同一符号を付し、その説明を省略する。
[Application Example 1]
Next, a bright spot defect repair method will be described by taking a TN type normal white mode liquid crystal display device as an example as described above. In this application example, the description will focus on the parts different from the embodiment relating to the defect defect repair method described above, and the same or equivalent components as those described in the above embodiment are denoted by the same reference numerals. A description thereof will be omitted.

図6は、本実施の形態に係る液晶表示装置の構成図である。本応用例では、画素電極32が容量線28と短絡しているような場合に生じる輝点欠陥のリペアについて説明する。容量線28は、例えば、コモン電極34と同電位で駆動されている。そして、1走査期間のうちのほとんどを占める非選択期間においては、TFT20はオフ状態となるため、画素電極32が容量線28と短絡している場合には、画素電極32と容量線28とは同電位となる。従って、このような場合には画素電極32の電位とコモン電極34の電位も同じとなり、両電極間は無電界の状態となる。従って、TN型ノーマルホワイトモードの液晶表示装置の場合には、このような欠陥をもつ画素はバックライトからの光を透過して白の表示となる。そのため、このような液晶表示装置に画像を表示した場合、このような短絡欠陥を有する画素部の周辺の画素部が暗表示をしているときは、その短絡欠陥を有する画素部は明表示となり、いわゆる輝点欠陥として視認される。なお、TFT20の選択期間においては、TFT20はオン状態となるため信号線82a、画素電極32及び容量線28の3者が短絡することになり、信号線82aの電位も変動を受ける。   FIG. 6 is a configuration diagram of the liquid crystal display device according to the present embodiment. In this application example, repair of a bright spot defect that occurs when the pixel electrode 32 is short-circuited to the capacitor line 28 will be described. For example, the capacitor line 28 is driven at the same potential as the common electrode 34. In the non-selection period that occupies most of one scanning period, the TFT 20 is in an off state. Therefore, when the pixel electrode 32 is short-circuited with the capacitor line 28, the pixel electrode 32 and the capacitor line 28 are It becomes the same potential. Accordingly, in such a case, the potential of the pixel electrode 32 and the potential of the common electrode 34 are the same, and there is no electric field between the two electrodes. Therefore, in the case of a TN type normal white mode liquid crystal display device, such a defective pixel transmits light from the backlight and displays white. Therefore, when an image is displayed on such a liquid crystal display device, when the pixel portion around the pixel portion having such a short-circuit defect is darkly displayed, the pixel portion having the short-circuit defect is brightly displayed. It is visually recognized as a so-called bright spot defect. Note that, during the selection period of the TFT 20, the TFT 20 is turned on, so that the signal line 82a, the pixel electrode 32, and the capacitor line 28 are short-circuited, and the potential of the signal line 82a is also subject to fluctuations.

このような輝点欠陥が存在する場合には、まず、TFT20又は走査線72と画素電極32との接続を切り離す。具体的には、例えば、ソース電極25の切断箇所98にレーザー光を照射してソース電極25を切断する。これにより、画素電極32はTFT20のオン、オフにかかわらずTFT20又は走査線72と非導通となり、電気的に解放される。さらに、画素電極32と容量線28の両者が平面視で重なり合う領域で短絡が生じている場合には、切断箇所98g、98hにレーザー光を照射することにより容量線28と画素電極32との短絡箇所から画素電極を切り離し、3つの画素電極32f、32g、32hに分離させる。これにより、画素電極32fは容量線28と重なり合う画素電極となり、画素電極32g、32hは、画素電極32のうちの容量線28と重なり合わない分離された画素電極となる。これにより、分離された画素電極32g、32hは、容量線28と非導通となり、容量線28から電気的に解放される。   When such a bright spot defect exists, first, the TFT 20 or the scanning line 72 and the pixel electrode 32 are disconnected. Specifically, for example, the source electrode 25 is cut by irradiating the cut portion 98 of the source electrode 25 with laser light. Thereby, the pixel electrode 32 becomes non-conductive with the TFT 20 or the scanning line 72 regardless of whether the TFT 20 is on or off, and is electrically released. Furthermore, when a short circuit occurs in a region where both the pixel electrode 32 and the capacitor line 28 overlap in plan view, the capacitor line 28 and the pixel electrode 32 are short-circuited by irradiating the cut portions 98g and 98h with laser light. The pixel electrode is separated from the portion and separated into three pixel electrodes 32f, 32g, and 32h. As a result, the pixel electrode 32 f becomes a pixel electrode that overlaps the capacitor line 28, and the pixel electrodes 32 g and 32 h become separated pixel electrodes that do not overlap the capacitor line 28 of the pixel electrode 32. As a result, the separated pixel electrodes 32g and 32h become non-conductive with the capacitor line 28 and are electrically released from the capacitor line 28.

なお、切断箇所98g、98hは、図6においては容量線28の両側の2個所に設けているがこれに限られず、少なくとも容量線28と画素電極32との短絡箇所を切り離すことができる場所であれば、本発明の趣旨を逸脱しない限り、1個所でもよいし、また切断箇所の場所も特に限定されない。次に、レーザーCVD法等により、W、Mo等からなる金属を、リペア電極24a1及び24a2から画素電極32の端部にまで成長させて接続パターン21、21aを形成する。リペア電極24はその底部において信号線82aと電気的に接続されているため、接続パターン21、21aを介して信号線82aと画素電極32g、32hとの電気的な接続がなされる。その結果、画素電極32g、32hには、信号線82aに供給される画像信号が供給されることになり、画素電極32g、32hの電位は信号線82aの電位と同じになり、そのため、このような液晶表示装置に画像を表示した場合、リペアされた画素電極32に係る画素部10aでは、走査線82aから供給される画像信号のおおむね平均電圧に応じた階調をもつ表示が視認されることになり、輝点欠陥としては視認されず、疑似的にあたかも欠陥のない正常な表示をする画素部として視認される。なお、TFT20が正常に動作している場合には、切断箇所98においてソース電極を切断することなく、切断箇所98g、98hで画素電極32を切断した上で、画素電極32hだけを接続パターン21aによってリペア電極24a2と接続するだけでもよい。   In FIG. 6, the cut points 98g and 98h are provided at two places on both sides of the capacitor line 28. However, the present invention is not limited to this, and at least a short-circuit point between the capacitor line 28 and the pixel electrode 32 can be cut. As long as it does not deviate from the gist of the present invention, it may be one place, and the location of the cutting part is not particularly limited. Next, a metal made of W, Mo, or the like is grown from the repair electrodes 24a1 and 24a2 to the end of the pixel electrode 32 by a laser CVD method or the like to form connection patterns 21 and 21a. Since the repair electrode 24 is electrically connected to the signal line 82a at the bottom, the signal line 82a and the pixel electrodes 32g and 32h are electrically connected via the connection patterns 21 and 21a. As a result, an image signal supplied to the signal line 82a is supplied to the pixel electrodes 32g and 32h, and the potentials of the pixel electrodes 32g and 32h become the same as the potential of the signal line 82a. When an image is displayed on a liquid crystal display device, in the pixel unit 10a related to the repaired pixel electrode 32, a display having a gradation according to the average voltage of the image signal supplied from the scanning line 82a is visually recognized. Therefore, it is not visually recognized as a bright spot defect, but is visually recognized as a pixel portion that performs pseudo-normal display without any defect. When the TFT 20 is operating normally, the pixel electrode 32 is cut at the cut points 98g and 98h without cutting the source electrode at the cut point 98, and only the pixel electrode 32h is connected by the connection pattern 21a. It may be simply connected to the repair electrode 24a2.

リペア電極の信号線上における位置、個数は、特に限定されない。例えば同図のように、容量線28が画素電極32の中央付近を走査線72が延びる方向に沿って形成されている場合には、信号線82a上の一つの画素部につき2個のリペア電極24a2、24a1を容量線28と信号線82aとの交差部の両側に設けることが望ましい。このようにすることにより、切断箇所98g、98hにおいて2箇所で画素電極32を切断しても、信号線82aから接続パターン21、21aを介して容量線28の両側の画素電極32g、32hの両方に画像信号を供給することができる。従って、この画素部10aの実質的な画素部分の縮小を最小限とすることができる。   The position and number of repair electrodes on the signal line are not particularly limited. For example, as shown in the figure, when the capacitor line 28 is formed near the center of the pixel electrode 32 along the direction in which the scanning line 72 extends, two repair electrodes are provided for each pixel portion on the signal line 82a. It is desirable to provide 24a2 and 24a1 on both sides of the intersection between the capacitor line 28 and the signal line 82a. Thus, even if the pixel electrode 32 is cut at two places at the cut places 98g and 98h, both the pixel electrodes 32g and 32h on both sides of the capacitor line 28 are connected from the signal line 82a through the connection patterns 21 and 21a. An image signal can be supplied. Therefore, the substantial reduction of the pixel portion of the pixel portion 10a can be minimized.

また、信号線82上のリペア電極24を一つの画素部につき1個しか形成しない場合には、リペア電極24を容量線28と信号線82との交差部上又はその近傍に設けておき、上述のように容量線28の両側で画素電極を切断し、切断された画素電極32g、32hの両方に接続する接続パターンを一つのリペア電極24から成長させることにより、信号線82aと画素電極32g、32hの両方を導通させてもよい。また、容量線28が走査線72a、72cのいずれか一方に近接して形成されているような場合には、リペア電極24a2、24a1のうち容量線28と遠隔する位置にあるリペア電極だけを使用してもよい。   Further, when only one repair electrode 24 on the signal line 82 is formed per pixel portion, the repair electrode 24 is provided on or near the intersection of the capacitor line 28 and the signal line 82, and In this way, the pixel electrode is cut on both sides of the capacitor line 28, and a connection pattern connected to both of the cut pixel electrodes 32g and 32h is grown from one repair electrode 24, whereby the signal line 82a and the pixel electrode 32g, Both of 32h may be conducted. When the capacitor line 28 is formed close to one of the scanning lines 72a and 72c, only the repair electrode at a position remote from the capacitor line 28 is used among the repair electrodes 24a2 and 24a1. May be.

なお、これまでノーマルホワイトモードの例で説明をしてきたが、2枚の偏光板の透過軸を平行に設けたノーマルブラックモードの液晶表示装置においても本発明を適用することができる。ノーマルブラックモードの液晶表示装置では、液晶に電界がかからないときはバックライトからの光が吸収されて黒の表示(暗表示)となり、液晶に白表示に対応する電界がかかるときはバックライトからの光が透過して白の表示(明表示)となる。従って、輝点欠陥、滅点欠陥の欠陥メカニズムもノーマルホワイトモードの液晶表示装置と逆になるが、本実施の形態で説明したリペア方法はノーマルブラックモードの液晶表示装置にも適用することができる。   Although the description has been made with the example of the normal white mode so far, the present invention can also be applied to a normal black mode liquid crystal display device in which the transmission axes of two polarizing plates are provided in parallel. In a normal black mode liquid crystal display device, when no electric field is applied to the liquid crystal, light from the backlight is absorbed to display black (dark display), and when an electric field corresponding to white display is applied to the liquid crystal, the backlight emits light. Light is transmitted and white display (bright display) is obtained. Accordingly, the defect mechanism of the bright spot defect and the dark spot defect is also opposite to that of the normal white mode liquid crystal display device, but the repair method described in this embodiment can also be applied to the normal black mode liquid crystal display device. .

[応用例2]
次に、信号線82が断線している場合のリペア方法を説明する。なお、本応用例では、前述した実施の形態と異なる部分を中心に説明するとともに、上記実施の形態で説明した構成要素と同一又は相当するものについては同一符号を付し、その説明を省略する。
[Application 2]
Next, a repair method when the signal line 82 is disconnected will be described. In this application example, the description will focus on parts that are different from the above-described embodiment, and the same or equivalent components as those described in the above-described embodiment will be denoted by the same reference numerals, and the description thereof will be omitted. .

図7は、本実施の形態に係る液晶表示装置の構成図である。信号線82aが、例えば、断線箇所49において断線している場合には、前述のように線欠陥が生ずる。この場合には、断線箇所49に最も近接した2個のリペア電極同士を、レーザーCVD法等により成長させた接続パターン21によって電気的に接続する。これにより、断線欠陥はリペアされる。即ち、W、Mo等からなる金属を、断線箇所49に近接する一方のリペア電極24a1から、断線箇所49に近接し断線箇所49を挟んで一方のリペア電極24a1と対向する他方のリペア電極24a2まで断線箇所49を跨いで成長させることにより、接続パターン21を形成する。2箇所のリペア電極24a1、24a2は、それぞれその底部において信号線82a1、82a2と電気的に接続されているため、接続パターン21を介して断線していた信号線の接続がリペアされる。   FIG. 7 is a configuration diagram of the liquid crystal display device according to the present embodiment. For example, when the signal line 82a is disconnected at the disconnection point 49, a line defect occurs as described above. In this case, the two repair electrodes closest to the disconnection point 49 are electrically connected by the connection pattern 21 grown by the laser CVD method or the like. Thereby, the disconnection defect is repaired. That is, the metal made of W, Mo, or the like, from one repair electrode 24a1 close to the disconnection point 49 to the other repair electrode 24a2 that is close to the disconnection point 49 and sandwiches the disconnection point 49 and faces the one repair electrode 24a1. The connection pattern 21 is formed by growing across the disconnection point 49. Since the two repair electrodes 24a1 and 24a2 are electrically connected to the signal lines 82a1 and 82a2 at the bottoms thereof, the connection of the signal lines that have been disconnected through the connection pattern 21 is repaired.

リペア電極の位置、個数は、特に限定されないが、このような断線欠陥に対しても、すでに説明したとおり、1画素部につき複数の箇所に設けることが望ましい。このようにすることにより、リペア電極24同士の間隔が短くなり、接続パターン21の抵抗による影響を少なくすることができる。なお、図示していないが、一つのリペア電極から複数の接続パターンをそれぞれ異なった方向に向けて形成してもよい。例えば、信号線の断線と画素電極の滅点欠陥が同時に一つの画素部で生じた場合には、断線をリペアするための信号線方向に延びる接続パターンと滅点をリペアするための画素電極に延びる接続パターンの両方を、ある一つのリペア電極24と接続するように形成することもできる。   The position and number of repair electrodes are not particularly limited, but it is desirable to provide such a disconnection defect at a plurality of locations per pixel portion as already described. By doing in this way, the space | interval between repair electrodes 24 becomes short, and the influence by the resistance of the connection pattern 21 can be decreased. Although not shown, a plurality of connection patterns may be formed in different directions from one repair electrode. For example, when a disconnection of a signal line and a dark spot defect of a pixel electrode occur simultaneously in one pixel portion, a connection pattern extending in the signal line direction for repairing the disconnection and a pixel electrode for repairing the dark spot Both extending connection patterns may be formed so as to be connected to a certain repair electrode 24.

[応用例3]
次に、走査線72が断線している場合のリペア方法を図8及び図5(b)を参照しながら説明する。なお、本応用例では、前述した実施の形態と異なる部分を中心に説明するとともに、上記実施の形態で説明した構成要素と同一又は相当するものについては同一符号を付し、その説明を省略する。図8は、本実施の形態に係る液晶表示装置の構成図である。また、図5(b)は、走査線上に形成されたリペア電極24の概略の断面図であり、図8のE−E’線における矢視方向の断面図である。
[Application Example 3]
Next, a repair method when the scanning line 72 is disconnected will be described with reference to FIGS. 8 and 5B. In this application example, the description will focus on parts that are different from the above-described embodiment, and the same or equivalent components as those described in the above-described embodiment will be denoted by the same reference numerals, and the description thereof will be omitted. . FIG. 8 is a configuration diagram of the liquid crystal display device according to the present embodiment. FIG. 5B is a schematic cross-sectional view of the repair electrode 24 formed on the scanning line, and is a cross-sectional view taken along the line EE ′ of FIG.

例えば、図8のように、リペア電極24a3と隣接信号線82bとの間の断線箇所49において走査線72が断線し、走査線72a1と走査線72a2とに分離されてしまっている場合には、前述のように線欠陥が生ずる。なお、リペア電極24a3は、注目画素部10aにかかるTFT20と隣接信号線82bとの間の走査線72a1上に設けられたリペア電極である。また、リペア電極24b4は、隣接画素部10bにかかるTFT20(図示せず)及び隣接信号線82bとの間の走査線72a2上に設けられたリペア電極である。   For example, as shown in FIG. 8, when the scanning line 72 is disconnected at the disconnection point 49 between the repair electrode 24a3 and the adjacent signal line 82b and separated into the scanning line 72a1 and the scanning line 72a2, As described above, line defects occur. The repair electrode 24a3 is a repair electrode provided on the scanning line 72a1 between the TFT 20 of the target pixel portion 10a and the adjacent signal line 82b. The repair electrode 24b4 is a repair electrode provided on the scanning line 72a2 between the TFT 20 (not shown) in the adjacent pixel portion 10b and the adjacent signal line 82b.

この場合には、断線箇所49を挟みかつ断線箇所49に最も近接した走査線上の2個のリペア電極同士を、レーザーCVD法等により電気的に接続することにより、断線欠陥をリペアすることができる。即ち、W、Mo等からなる金属を、断線箇所49に近接する一方のリペア電極24a3から、断線箇所49に近接し、断線箇所49を挟んで一方のリペア電極24a3と対向する他方のリペア電極24b4まで断線箇所49を跨いで成長させることにより、接続パターン21を形成する。2箇所のリペア電極24a3、24b4は、いずれもその底部においてそれぞれ走査線72a1、72a2と電気的に接続されているため、接続パターン21を介して断線していた走査線の断線がリペアされる。なお、接続パターン21は隣接信号線82bと交差することになるが、隣接信号線82bと接続パターン21との間はパッシベーション層19が形成されているため、隣接信号線82bと短絡することはなく、また、隣接信号線82bによる段差もパッシベーション層19によって緩和されているため、段差における接続パターン21自体の断線は少ない。   In this case, the disconnection defect can be repaired by electrically connecting the two repair electrodes on the scanning line closest to the disconnection point 49 with the disconnection point 49 interposed therebetween by a laser CVD method or the like. . That is, a metal made of W, Mo, or the like is approached from one repair electrode 24a3 close to the disconnection location 49, close to the disconnection location 49, and the other repair electrode 24b4 facing the one repair electrode 24a3 across the disconnection location 49. The connection pattern 21 is formed by growing over the disconnection point 49 until the connection pattern 21 is reached. Since the two repair electrodes 24a3 and 24b4 are both electrically connected to the scanning lines 72a1 and 72a2 at the bottoms thereof, the disconnection of the scanning lines disconnected through the connection pattern 21 is repaired. The connection pattern 21 intersects with the adjacent signal line 82b. However, since the passivation layer 19 is formed between the adjacent signal line 82b and the connection pattern 21, there is no short circuit with the adjacent signal line 82b. In addition, since the step due to the adjacent signal line 82b is also relaxed by the passivation layer 19, the connection pattern 21 itself is hardly disconnected at the step.

リペア電極の位置、個数は、特に限定されないが、このような断線欠陥に対しても、すでに説明したとおり、一つの画素部につき複数の箇所に設けることが望ましい。このようにすることにより、リペア電極24の間隔が短くなり、接続パターン21の抵抗による影響を少なくすることができる。従って、本応用例においてはリペア電極24がTFT20と隣接信号線82bとの間では1個所しか設けられていないが、複数個所設けてもよい。   The position and the number of repair electrodes are not particularly limited, but it is desirable to provide such a disconnection defect at a plurality of locations per pixel portion as already described. By doing in this way, the space | interval of the repair electrode 24 becomes short, and the influence by the resistance of the connection pattern 21 can be decreased. Accordingly, in this application example, only one repair electrode 24 is provided between the TFT 20 and the adjacent signal line 82b, but a plurality of repair electrodes 24 may be provided.

[応用例4]
次に、走査線72が断線している場合の他のリペア方法を説明する。なお、本応用例では、前述した実施の形態と異なる部分を中心に説明するとともに、上記実施の形態で説明した構成要素と同一又は相当するものについては同一符号を付し、その説明を省略する。
[Application Example 4]
Next, another repair method when the scanning line 72 is disconnected will be described. In this application example, the description will focus on parts that are different from the above-described embodiment, and the same or equivalent components as those described in the above-described embodiment will be denoted by the same reference numerals, and the description thereof will be omitted. .

図9は、本実施の形態に係る液晶表示装置の構成図である。走査線72が、例えば、TFT20とリペア電極24a3との間の断線箇所49において断線している場合には、走査線72は走査線72a1と走査線72aとに分離され、前述のように線欠陥が生ずる。   FIG. 9 is a configuration diagram of the liquid crystal display device according to the present embodiment. For example, when the scanning line 72 is disconnected at the disconnection point 49 between the TFT 20 and the repair electrode 24a3, the scanning line 72 is separated into the scanning line 72a1 and the scanning line 72a, and the line defect as described above. Will occur.

この場合には、断線箇所49を挟みかつ断線箇所49に最も近接した走査線上の2個のリペア電極24a3、24a4を、TFT20のソース電極25と平面視で重なり合わないような経路で、レーザーCVD法等により電気的に接続することにより、断線欠陥をリペアすることができる。即ち、W、Mo等からなる金属を、断線箇所49に近接する一方のリペア電極24a3から、断線箇所49に近接し、断線箇所49を挟んで一方のリペア電極24a3と対向する他方のリペア電極24a4まで成長させることにより、接続パターン21を形成する。この2箇所のリペア電極24a3、24a4は、いずれもその底部においてそれぞれ走査線72a2、72a1と電気的に接続されているため、接続パターン21を介して断線していた走査線をリペアすることができる。   In this case, laser CVD is performed in such a way that the two repair electrodes 24a3 and 24a4 on the scanning line closest to the breakage point 49 sandwiching the breakage point 49 do not overlap with the source electrode 25 of the TFT 20 in plan view. Disconnection defects can be repaired by electrical connection by a method or the like. That is, a metal made of W, Mo, or the like is approached from one repair electrode 24a3 close to the disconnection point 49, close to the disconnection point 49, and the other repair electrode 24a4 facing the one repair electrode 24a3 across the disconnection point 49. The connection pattern 21 is formed by growing up to. Since these two repair electrodes 24a3 and 24a4 are both electrically connected to the scanning lines 72a2 and 72a1 at the bottoms thereof, the scanning lines that have been disconnected through the connection pattern 21 can be repaired. .

そして、同図のように接続パターン21がTFT20のソース電極25と平面視で重なり合わないような経路で、TFT20を迂回して形成することが望ましい。走査線72a1、72a2と接続パターン21とがリペア電極の底部において導通するため、このように接続パターン21を迂回させるように形成することにより、ソース電極25と接続パターン21との平面的な重なりによるゲート・ソース間容量Cgs38の増加を避けることができ、突き抜け電圧等による輝度むらの発生を防止することができる。従って、リペアされた液晶表示装置であってもその表示品質を維持できる。   Then, as shown in the figure, it is desirable that the connection pattern 21 is formed so as to bypass the TFT 20 through a path that does not overlap the source electrode 25 of the TFT 20 in plan view. Since the scanning lines 72a1 and 72a2 and the connection pattern 21 are electrically connected to each other at the bottom of the repair electrode, by forming the connection pattern 21 so as to detour in this manner, the source electrode 25 and the connection pattern 21 are overlapped in a plane. An increase in the gate-source capacitance Cgs38 can be avoided, and the occurrence of uneven brightness due to a punch-through voltage or the like can be prevented. Therefore, even a repaired liquid crystal display device can maintain its display quality.

以上のとおり、本発明は、画素部の滅点欠陥だけでなく、輝点欠陥又は走査線や信号線の配線の断線等の表示欠陥をリペアすることができる。即ち、このような表示欠陥が発見された場合には、リペア電極24がすでに走査線72又は信号線82の配線上に作りこまれているため、接続パターン21の一端をリペア電極上に形成し、他端をリペアの対象となる画素部の画素電極又は信号線等の配線上に形成された他のリペア電極上に接続することにより、これらの表示欠陥のリペアをすることができる。また、前述した効果と同様の効果を奏する。   As described above, the present invention can repair not only the dark spot defect in the pixel portion but also the display defect such as the bright spot defect or the disconnection of the scanning line or the signal line. That is, when such a display defect is found, the repair electrode 24 is already formed on the wiring of the scanning line 72 or the signal line 82, so that one end of the connection pattern 21 is formed on the repair electrode. These display defects can be repaired by connecting the other end to a pixel electrode of a pixel portion to be repaired or another repair electrode formed on a wiring such as a signal line. In addition, the same effects as described above can be obtained.

[応用例5]
本発明は、トップゲート型のTFTを用いた液晶表示装置(不図示)にも適用することができる。トップゲート型TFTを用いた場合には、その製造工程は、例えば、次のようになる。まず、第1金属層からなり薄膜トランジスタに接続されるソース電極、ドレイン電極及びドレイン電極に接続された信号線を基板上に形成する(第1工程)。次に、ソース電極及びドレイン電極の上に薄膜トランジスタの半導体層を形成する(第2工程)。次に、第1金属層及び半導体層の上に形成された第1絶縁層を介して第2金属層から走査線とゲート電極とを形成する(第3工程)。次に、第2金属層の上に第2絶縁層を形成する(第4工程)。次に、信号線の上に形成された第1絶縁層及び第2絶縁層を貫通し信号線に到達する開口又は走査線の上に形成された第2絶縁層を貫通し走査線に到達する開口を形成する(5工程)。次に、第2絶縁層の上にソース電極に接続され透明導電層からなる画素電極を形成するとともに、開口を覆う透明導電層からなるリペア電極を形成する(第6工程)。そして、このリペア電極に表示欠陥をリペアする接続パターンを接続することができる。
[Application Example 5]
The present invention can also be applied to a liquid crystal display device (not shown) using a top gate type TFT. When a top gate type TFT is used, the manufacturing process thereof is as follows, for example. First, a source electrode made of a first metal layer and connected to a thin film transistor, a signal line connected to the drain electrode and the drain electrode are formed on the substrate (first step). Next, a semiconductor layer of a thin film transistor is formed on the source electrode and the drain electrode (second step). Next, a scanning line and a gate electrode are formed from the second metal layer via the first insulating layer formed on the first metal layer and the semiconductor layer (third step). Next, a second insulating layer is formed on the second metal layer (fourth step). Next, the first insulating layer and the second insulating layer formed on the signal line and the opening reaching the signal line or the second insulating layer formed on the scanning line and the scanning line are reached. Openings are formed (5 steps). Next, a pixel electrode made of a transparent conductive layer connected to the source electrode is formed on the second insulating layer, and a repair electrode made of a transparent conductive layer covering the opening is formed (sixth step). A connection pattern for repairing display defects can be connected to the repair electrode.

このような製造方法をとることによって、トップゲート型のTFT及び画素電極が形成されるとともに、すでに説明したのと同様に、信号線、走査線上にリペア電極が形成されたセル・アレイ基板を製造することができる。従って、トップゲート型のTFTを用いた液晶表示装置においても、輝点欠陥、滅点欠陥、断線欠陥等の表示欠陥が生じている場合には前述と同様な方法でリペアをすることができ、同様な効果を奏する。   By using such a manufacturing method, a top gate type TFT and a pixel electrode are formed, and a cell array substrate in which a repair electrode is formed on a signal line and a scanning line is manufactured in the same manner as described above. can do. Therefore, even in a liquid crystal display device using a top gate type TFT, when a display defect such as a bright spot defect, a dark spot defect, or a disconnection defect occurs, it can be repaired in the same manner as described above. The same effect is produced.

なお、本発明は、本実施の形態において説明した欠陥検査方法に限定されるものでない。また、TN型の液晶表示装置について説明してきたが、本発明はTN型以外のVA型、IPS(In-Plane Switching)型、FFS(Fringe Field Switching)型の動作モードをもつ液晶表示装置に対しても適用できる。また、図面に示した特定の実施の形態をもって説明してきたが、本発明は図面に示した実施の形態に限定されるものではなく、本発明の効果を奏する限り、これまで知られたいかなる構成であっても採用することができることはいうまでもないことである。   The present invention is not limited to the defect inspection method described in this embodiment. Further, although a TN liquid crystal display device has been described, the present invention is applied to a liquid crystal display device having operation modes of VA type, IPS (In-Plane Switching) type, and FFS (Fringe Field Switching) type other than the TN type. Even applicable. Further, although specific embodiments shown in the drawings have been described, the present invention is not limited to the embodiments shown in the drawings, and any configuration known so far as long as the effects of the present invention are exhibited. However, it goes without saying that it can be adopted.

一実施の形態である液晶表示装置の模式的な構成図である。It is a typical block diagram of the liquid crystal display device which is one embodiment. 本発明の実施の形態である画素部の概略の構成図である。1 is a schematic configuration diagram of a pixel portion according to an embodiment of the present invention. 本発明の実施の形態である画素部及びリペア電極の概略の断面構成図である。1 is a schematic cross-sectional configuration diagram of a pixel portion and a repair electrode according to an embodiment of the present invention. 本発明の実施の形態である画素部の概略の構成図である。1 is a schematic configuration diagram of a pixel portion according to an embodiment of the present invention. 本発明の実施の形態であるリペア状態を示す概略の断面構成図である。It is a rough section lineblock diagram showing the repair state which is an embodiment of the invention. 本発明の実施の形態である画素部の概略の構成図である。1 is a schematic configuration diagram of a pixel portion according to an embodiment of the present invention. 本発明の実施の形態である画素部の概略の構成図である。1 is a schematic configuration diagram of a pixel portion according to an embodiment of the present invention. 本発明の実施の形態である画素部の概略の構成図である。1 is a schematic configuration diagram of a pixel portion according to an embodiment of the present invention. 本発明の実施の形態である画素部の概略の構成図である。1 is a schematic configuration diagram of a pixel portion according to an embodiment of the present invention.

符号の説明Explanation of symbols

10…画素部
11…基板
12…ゲート電極
13…ゲート絶縁膜(第1絶縁層)
14…半導体層
14a…TFTの半導体層
15…ソース領域
16…ドレイン領域
19…パッシベーション層(第2絶縁層)
20…TFT(薄膜トランジスタ)
21…接続パターン
23…コンタクトホール
23a…コンタクトホール
24、24a1、24a2、24a3、24a4…リペア電極
25…ソース電極
26…ドレイン電極
27…蓄積容量Cs
28…容量線
30…透明導電層
32、32f、32g、32h…画素電極
34…コモン電極(対向電極)
35…コモン電極線
49…断線箇所
72、72a、72c…走査線
82、82a、82b…信号線
98、98g、98h…切断箇所
100…液晶表示装置
101…セル・アレイ基板
103…対向基板
107…表示領域
DESCRIPTION OF SYMBOLS 10 ... Pixel part 11 ... Substrate 12 ... Gate electrode 13 ... Gate insulating film (1st insulating layer)
DESCRIPTION OF SYMBOLS 14 ... Semiconductor layer 14a ... Semiconductor layer of TFT 15 ... Source region 16 ... Drain region 19 ... Passivation layer (2nd insulating layer)
20 ... TFT (Thin Film Transistor)
DESCRIPTION OF SYMBOLS 21 ... Connection pattern 23 ... Contact hole 23a ... Contact hole 24, 24a1, 24a2, 24a3, 24a4 ... Repair electrode 25 ... Source electrode 26 ... Drain electrode 27 ... Storage capacity Cs
28 ... Capacitor line 30 ... Transparent conductive layer 32, 32f, 32g, 32h ... Pixel electrode 34 ... Common electrode (counter electrode)
35 ... Common electrode line 49 ... Disconnection location 72, 72a, 72c ... Scanning line 82, 82a, 82b ... Signal line 98, 98g, 98h ... Disconnection location 100 ... Liquid crystal display device 101 ... Cell array substrate 103 ... Counter substrate 107 ... Indicated Area

Claims (17)

信号線と走査線とが交差する近傍に形成され該走査線及び該信号線に接続された薄膜トランジスタと、
該走査線又は該信号線に到達する開口を備え該走査線又は該信号線の上に形成された絶縁層と、
該絶縁層の上に形成された透明導電層からなり該薄膜トランジスタに接続された画素電極と、
該開口を覆うように該透明導電層から形成されたリペア電極と、
該リペア電極に接続され表示欠陥をリペアする接続パターンと
を備えることを特徴とする液晶表示装置。
A thin film transistor formed near the signal line and the scanning line and connected to the scanning line and the signal line;
An insulating layer provided on the scanning line or the signal line, the opening having an opening reaching the scanning line or the signal line;
A pixel electrode comprising a transparent conductive layer formed on the insulating layer and connected to the thin film transistor;
A repair electrode formed from the transparent conductive layer so as to cover the opening;
A liquid crystal display device comprising a connection pattern connected to the repair electrode and repairing a display defect.
前記リペア電極は、前記画素電極の近傍に設けられることを特徴とする請求項1記載の液晶表示装置。 The liquid crystal display device according to claim 1, wherein the repair electrode is provided in the vicinity of the pixel electrode. 前記画素電極との間で蓄積容量を形成する容量線を備え、
前記リペア電極が前記信号線の上であって該信号線と該容量線との交差部の両側に形成されてなることを特徴とする請求項1又は請求項2記載の液晶表示装置。
A capacitor line that forms a storage capacitor with the pixel electrode;
3. The liquid crystal display device according to claim 1, wherein the repair electrode is formed on both sides of the intersection of the signal line and the capacitance line on the signal line.
前記接続パターンが、前記信号線上に形成されたリペア電極と表示欠陥を有する画素部の画素電極とに接続されていることを特徴とする請求項1ないし請求項3のいずれかに記載の液晶表示装置。 4. The liquid crystal display according to claim 1, wherein the connection pattern is connected to a repair electrode formed on the signal line and a pixel electrode of a pixel portion having a display defect. 5. apparatus. 前記薄膜トランジスタは前記走査線の上に形成されてなり、
前記リペア電極は該薄膜トランジスタと前記信号線との間の該走査線の上に設けられていることを特徴とする請求項1又は請求項2記載の液晶表示装置。
The thin film transistor is formed on the scanning line,
3. The liquid crystal display device according to claim 1, wherein the repair electrode is provided on the scanning line between the thin film transistor and the signal line.
前記薄膜トランジスタは前記走査線の上に形成されてなり、前記リペア電極は該薄膜トランジスタと前記信号線に隣接する隣接信号線との間の該走査線の上に設けられていることを特徴とする請求項1又は請求項2記載の液晶表示装置。 The thin film transistor is formed on the scanning line, and the repair electrode is provided on the scanning line between the thin film transistor and an adjacent signal line adjacent to the signal line. Item 3. A liquid crystal display device according to item 1 or 2. 前記接続パターンが、前記信号線又は前記走査線の断線箇所の両側にある前記リペア電極同士を接続していることを特徴とする請求項1ないし請求項3、請求項5又は請求項6のいずれかに記載の液晶表示装置。 The said connection pattern has connected the said repair electrodes in the both sides of the disconnection location of the said signal line or the said scanning line, The Claim 1 thru | or 3, 5 or 6 characterized by the above-mentioned. A liquid crystal display device according to claim 1. 前記接続パターンが、ブラックマトリックスの下に形成されていることを特徴とする請求項1ないし請求項7記載のいずれかに記載の液晶表示装置。 8. The liquid crystal display device according to claim 1, wherein the connection pattern is formed under a black matrix. 前記透明導電層はITOを含む導電材料からなり、前記接続パターンはW又はMoを含む金属からなることを特徴とする請求項1ないし請求項8のいずれかに記載の液晶表示装置。 9. The liquid crystal display device according to claim 1, wherein the transparent conductive layer is made of a conductive material containing ITO, and the connection pattern is made of a metal containing W or Mo. 第1金属層からなり薄膜トランジスタに接続されるゲート電極及び走査線を基板上に形成する第1工程と、
該ゲート電極の上に第1絶縁層を介して該薄膜トランジスタの半導体層を形成する第2工程と、
該半導体層の上に第2金属層からなるソース電極及びドレイン電極を形成するとともに、該第1絶縁層の上に該ドレイン電極と接続する信号線を形成する第3工程と、
該第2金属層の上に第2絶縁層を形成する第4工程と、
該走査線の上に形成された該第1絶縁層及び第2絶縁層を貫通し該走査線に到達する開口又は該信号線の上に形成された該第2絶縁層を貫通し該信号線に到達する開口を形成する第5工程と、
該第2絶縁層の上に該ソース電極に接続され透明導電層からなる画素電極を形成するとともに、該開口を覆う該透明導電層からなるリペア電極を形成する第6工程と
を含むことを特徴とする液晶表示装置の製造方法。
Forming a gate electrode and a scanning line made of a first metal layer and connected to the thin film transistor on the substrate;
A second step of forming a semiconductor layer of the thin film transistor on the gate electrode through a first insulating layer;
Forming a source electrode and a drain electrode made of a second metal layer on the semiconductor layer, and forming a signal line connected to the drain electrode on the first insulating layer;
A fourth step of forming a second insulating layer on the second metal layer;
The signal line passing through the first insulating layer and the second insulating layer formed on the scanning line and through the second insulating layer formed on the signal line or an opening reaching the scanning line A fifth step of forming an opening reaching
Forming a pixel electrode made of a transparent conductive layer connected to the source electrode on the second insulating layer, and forming a repair electrode made of the transparent conductive layer covering the opening. A method for manufacturing a liquid crystal display device.
第1金属層からなり薄膜トランジスタに接続されるソース電極、ドレイン電極及び該ドレイン電極に接続された信号線を基板上に形成する第1工程と、
該ソース電極及びドレイン電極の上に該薄膜トランジスタの半導体層を形成する第2工程と、
該第1金属層及び該半導体層の上に形成された第1絶縁層を介して第2金属層からなる走査線とゲート電極とを形成する第3工程と、
該第2金属層の上に第2絶縁層を形成する第4工程と、
該信号線の上に形成された該第1絶縁層及び第2絶縁層を貫通し該信号線に到達する開口又は該走査線の上に形成された該第2絶縁層を貫通し該走査線に到達する開口を形成する第5工程と、
該第2絶縁層の上に該ソース電極に接続され透明導電層からなる画素電極を形成するとともに、該開口を覆う該透明導電層からなるリペア電極を形成する第6工程と
を含むことを特徴とする液晶表示装置の製造方法。
Forming a source electrode made of a first metal layer, connected to the thin film transistor, a drain electrode, and a signal line connected to the drain electrode on the substrate;
A second step of forming a semiconductor layer of the thin film transistor on the source electrode and the drain electrode;
A third step of forming a scanning line and a gate electrode made of a second metal layer via a first insulating layer formed on the first metal layer and the semiconductor layer;
A fourth step of forming a second insulating layer on the second metal layer;
The scanning line passes through the first insulating layer formed on the signal line and the second insulating layer and reaches the signal line or the second insulating layer formed on the scanning line. A fifth step of forming an opening reaching
Forming a pixel electrode made of a transparent conductive layer connected to the source electrode on the second insulating layer, and forming a repair electrode made of the transparent conductive layer covering the opening. A method for manufacturing a liquid crystal display device.
前記画素電極及び前記リペア電極の形成の後に、該画素電極を前記薄膜トランジスタ又は前記走査線から切り離すとともに、該画素電極と信号線上に形成されている前記リペア電極とを接続する接続パターンを形成する工程を含むことを特徴とする請求項10又は請求項11記載の液晶表示装置の製造方法。 After forming the pixel electrode and the repair electrode, separating the pixel electrode from the thin film transistor or the scanning line and forming a connection pattern for connecting the pixel electrode and the repair electrode formed on the signal line 12. The method of manufacturing a liquid crystal display device according to claim 10 or claim 11, comprising: 前記画素電極との間で蓄積容量を構成する容量線を形成する工程と、該画素電極及び前記リペア電極の形成の後に、該画素電極を該画素電極と該容量線とが重なり合う部分と該画素電極と該容量線とが重なり合わない部分とに切り離し、該重なり合わない画素電極と該リペア電極とを接続する接続パターンを形成する工程と
を含むことを特徴とする請求項10又は請求項11記載の液晶表示装置の製造方法。
A step of forming a capacitor line constituting a storage capacitor with the pixel electrode, and after forming the pixel electrode and the repair electrode, the pixel electrode and a portion where the pixel electrode and the capacitor line overlap with the pixel 12. The method of claim 10, further comprising the step of separating the electrode and the capacitor line into portions that do not overlap and forming a connection pattern that connects the non-overlapping pixel electrode and the repair electrode. The manufacturing method of the liquid crystal display device of description.
前記画素電極を前記薄膜トランジスタ又は前記走査線から切り離す工程を含むことを特徴とする請求項13記載の液晶表示装置の製造方法。 14. The method of manufacturing a liquid crystal display device according to claim 13, further comprising a step of separating the pixel electrode from the thin film transistor or the scanning line. 前記リペア電極の形成の後に、信号線又は走査線上の断線箇所の両側にあるリペア電極同士を接続する接続パターンを形成する工程を含むことを特徴とする請求項10又は請求項11記載の液晶表示装置の製造方法。 The liquid crystal display according to claim 10 or 11, further comprising a step of forming a connection pattern for connecting repair electrodes on both sides of a broken line on a signal line or a scanning line after the formation of the repair electrode. Device manufacturing method. 前記走査線上のリペア電極同士を接続する前記接続パターンを、前記ソース電極と重なり合わないように形成することを特徴とする請求項15記載の液晶表示装置の製造方法。 16. The method of manufacturing a liquid crystal display device according to claim 15, wherein the connection pattern for connecting the repair electrodes on the scanning line is formed so as not to overlap the source electrode. 前記接続パターンは、レーザーCVD法又はインクジェット法によって形成されることを特徴とする請求項12ないし請求項16のいずれかに記載の液晶表示装置の製造方法。 The method for manufacturing a liquid crystal display device according to claim 12, wherein the connection pattern is formed by a laser CVD method or an ink jet method.
JP2008324808A 2008-12-20 2008-12-20 Liquid crystal display device and manufacturing method thereof Pending JP2010145875A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008324808A JP2010145875A (en) 2008-12-20 2008-12-20 Liquid crystal display device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008324808A JP2010145875A (en) 2008-12-20 2008-12-20 Liquid crystal display device and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JP2010145875A true JP2010145875A (en) 2010-07-01

Family

ID=42566346

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008324808A Pending JP2010145875A (en) 2008-12-20 2008-12-20 Liquid crystal display device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2010145875A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012017626A1 (en) * 2010-08-04 2012-02-09 シャープ株式会社 Thin-film transistor substrate, method for producing same, and liquid crystal display panel
WO2012160609A1 (en) * 2011-05-26 2012-11-29 パナソニック株式会社 Display panel and manufacturing method for same
WO2014050636A1 (en) * 2012-09-26 2014-04-03 シャープ株式会社 Semiconductor device, display panel, and semiconductor device manufacturing method
KR20150124210A (en) * 2014-04-28 2015-11-05 엘지디스플레이 주식회사 Display device and the method of repairing thereof
WO2016059757A1 (en) * 2014-10-15 2016-04-21 株式会社Joled Method for manufacturing organic el display panel, and organic el display panel
JP2018049276A (en) * 2012-09-13 2018-03-29 株式会社半導体エネルギー研究所 Liquid crystal display device
CN108957804A (en) * 2018-07-27 2018-12-07 京东方科技集团股份有限公司 A kind of array substrate and its method for maintaining, display panel and display device

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06194689A (en) * 1992-11-04 1994-07-15 Seiko Epson Corp Active matrix substrate and its production
JP2000075319A (en) * 1998-08-26 2000-03-14 Sharp Corp Method for correcting defect of active matrix substrate, production and defect correction apparatus
JP2002182246A (en) * 2000-03-29 2002-06-26 Fujitsu Ltd Liquid crystal display device and defect repairing method for liquid crystal display device
JP2002341379A (en) * 2001-05-17 2002-11-27 Matsushita Electric Ind Co Ltd Liquid crystal display device and its manufacturing method
JP2003280021A (en) * 2002-03-26 2003-10-02 Tfpd Kk Array substrate having wire breaking defect corrected and method for manufacturing the same
JP2004061689A (en) * 2002-07-26 2004-02-26 Fujitsu Display Technologies Corp Method for repairing defect of substrate for liquid crystal display device and method for manufacturing substrate including method for repairing
JP2004264726A (en) * 2003-03-04 2004-09-24 Fujitsu Display Technologies Corp Substrate for display device, display device provided with same, method for repairing defect thereof, and manufacturing method including same
JP2007292879A (en) * 2006-04-21 2007-11-08 Hitachi Displays Ltd Liquid crystal display device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06194689A (en) * 1992-11-04 1994-07-15 Seiko Epson Corp Active matrix substrate and its production
JP2000075319A (en) * 1998-08-26 2000-03-14 Sharp Corp Method for correcting defect of active matrix substrate, production and defect correction apparatus
JP2002182246A (en) * 2000-03-29 2002-06-26 Fujitsu Ltd Liquid crystal display device and defect repairing method for liquid crystal display device
JP2002341379A (en) * 2001-05-17 2002-11-27 Matsushita Electric Ind Co Ltd Liquid crystal display device and its manufacturing method
JP2003280021A (en) * 2002-03-26 2003-10-02 Tfpd Kk Array substrate having wire breaking defect corrected and method for manufacturing the same
JP2004061689A (en) * 2002-07-26 2004-02-26 Fujitsu Display Technologies Corp Method for repairing defect of substrate for liquid crystal display device and method for manufacturing substrate including method for repairing
JP2004264726A (en) * 2003-03-04 2004-09-24 Fujitsu Display Technologies Corp Substrate for display device, display device provided with same, method for repairing defect thereof, and manufacturing method including same
JP2007292879A (en) * 2006-04-21 2007-11-08 Hitachi Displays Ltd Liquid crystal display device

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9196742B2 (en) 2010-08-04 2015-11-24 Sharp Kabushiki Kaisha Thin film transistor substrate, method for manufacturing the same, and liquid crystal display panel
WO2012017626A1 (en) * 2010-08-04 2012-02-09 シャープ株式会社 Thin-film transistor substrate, method for producing same, and liquid crystal display panel
WO2012160609A1 (en) * 2011-05-26 2012-11-29 パナソニック株式会社 Display panel and manufacturing method for same
US8704309B2 (en) 2011-05-26 2014-04-22 Panasonic Corporation Display panel and method of manufacturing the same
JPWO2012160609A1 (en) * 2011-05-26 2014-07-31 パナソニック株式会社 Display panel and manufacturing method thereof
JP5842812B2 (en) * 2011-05-26 2016-01-13 株式会社Joled Display panel and manufacturing method thereof
US10446584B2 (en) 2012-09-13 2019-10-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2018049276A (en) * 2012-09-13 2018-03-29 株式会社半導体エネルギー研究所 Liquid crystal display device
US10236305B2 (en) 2012-09-13 2019-03-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10700099B2 (en) 2012-09-13 2020-06-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US12080717B2 (en) 2012-09-13 2024-09-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2014050636A1 (en) * 2012-09-26 2014-04-03 シャープ株式会社 Semiconductor device, display panel, and semiconductor device manufacturing method
KR20150124210A (en) * 2014-04-28 2015-11-05 엘지디스플레이 주식회사 Display device and the method of repairing thereof
KR102174003B1 (en) * 2014-04-28 2020-11-04 엘지디스플레이 주식회사 Display device and the method of repairing thereof
WO2016059757A1 (en) * 2014-10-15 2016-04-21 株式会社Joled Method for manufacturing organic el display panel, and organic el display panel
CN108957804A (en) * 2018-07-27 2018-12-07 京东方科技集团股份有限公司 A kind of array substrate and its method for maintaining, display panel and display device
CN108957804B (en) * 2018-07-27 2021-05-14 京东方科技集团股份有限公司 Array substrate and maintenance method thereof, display panel and display device

Similar Documents

Publication Publication Date Title
KR102676492B1 (en) Thin film transistor and display panel using the same
US10706753B2 (en) Display device
US10957744B2 (en) Display device including process key
US8148181B2 (en) Method for manufacturing flat display device
US8325311B2 (en) Liquid crystal display device and method of fabricating the same
JP4449953B2 (en) Liquid crystal display
US7330222B2 (en) Display device and method for fabricating the same
US7612863B2 (en) Liquid crystal display having a defect repair mechanism interposed between a light shielding storage line and a light shielding output electrode
JP5638833B2 (en) Image display device and manufacturing method thereof
JP2010191107A (en) Liquid crystal display device and method for manufacturing the same
JP2008203889A (en) Active matrix substrate, display device, liquid crystal display device and television device
JP2018063348A (en) Liquid crystal display panel and liquid crystal display device
US9583548B2 (en) Organic light emitting display device comprising light-shielding patterns and method for manufacturing the same
JP2010145875A (en) Liquid crystal display device and manufacturing method thereof
KR101992893B1 (en) Flat display device and method of fabricating the same
JP2008058337A (en) Display device, liquid crystal display, and manufacturing method of display device,
WO2017024708A1 (en) Display substrate and manufacturing method therefor, and display device
JP2019039970A (en) Display
TWI409559B (en) Liquid crystal display (lcd) panel
US7180564B2 (en) In-plane-switching liquid crystal display for large pixel type
JP2008203636A (en) Manufacturing method of array substrate, manufacturing method of display device, and array substrate and display device
US20230200169A1 (en) Electroluminescence Display
JP2007310131A (en) Active matrix substrate and active matrix display device
KR20080026277A (en) Thin film transistor substrate and repairing method thereof
JP2007052286A (en) Semiconductor element, liquid crystal display device, and method for repairing the same

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111011

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120313