JP2010141931A - 多重キャリア通信におけるキャリア間でのビット割当て - Google Patents
多重キャリア通信におけるキャリア間でのビット割当て Download PDFInfo
- Publication number
- JP2010141931A JP2010141931A JP2010056580A JP2010056580A JP2010141931A JP 2010141931 A JP2010141931 A JP 2010141931A JP 2010056580 A JP2010056580 A JP 2010056580A JP 2010056580 A JP2010056580 A JP 2010056580A JP 2010141931 A JP2010141931 A JP 2010141931A
- Authority
- JP
- Japan
- Prior art keywords
- channel
- data
- bit
- signals
- carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/0091—Signaling for the administration of the divided path
- H04L5/0094—Indication of how sub-channels of the path are allocated
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/003—Arrangements for allocating sub-channels of the transmission path
- H04L5/0044—Arrangements for allocating sub-channels of the transmission path allocation of payload
- H04L5/0046—Determination of how many bits are transmitted on different sub-channels
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/003—Arrangements for allocating sub-channels of the transmission path
- H04L5/0058—Allocation criteria
- H04L5/006—Quality of the received signal, e.g. BER, SNR, water filling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/0001—Arrangements for dividing the transmission path
- H04L5/0003—Two-dimensional division
- H04L5/0005—Time-frequency
- H04L5/0007—Time-frequency the frequencies being orthogonal, e.g. OFDM(A), DMT
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Quality & Reliability (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Mobile Radio Communication Systems (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Telephonic Communication Services (AREA)
Abstract
【課題】マルチキャリア通信で用いられ得る技術を提供すること。
【解決手段】マルチキャリア通信で用いられ得る技術が提供され、信号チャネルエラーから生じるエラーで受信されるエラー訂正符号記号(102、104・・・)の数を減らすことによる記号配向エラー訂正方法を用いてエラー訂正の効率を向上させる。さらに詳細には、本技術では、記号からのビットは、各伝送期間の間に1つより多いそれぞれの各記号に属するビットを割り当てられるそれぞれの各チャネルの数を最小にするようにチャネル間に割り当てられる。
【選択図】図1
【解決手段】マルチキャリア通信で用いられ得る技術が提供され、信号チャネルエラーから生じるエラーで受信されるエラー訂正符号記号(102、104・・・)の数を減らすことによる記号配向エラー訂正方法を用いてエラー訂正の効率を向上させる。さらに詳細には、本技術では、記号からのビットは、各伝送期間の間に1つより多いそれぞれの各記号に属するビットを割り当てられるそれぞれの各チャネルの数を最小にするようにチャネル間に割り当てられる。
【選択図】図1
Description
(関連出願の相互参照)
本願は、「Method For Allocating Bits Among Carriers In A Multicarrier Communications System」と題された、1998年11月25日に出願された同時係属中の米国仮特許出願第60/109,876号の優先権を主張する。前記仮出願の開示全体が本明細書中で参考として援用される。
本願は、「Method For Allocating Bits Among Carriers In A Multicarrier Communications System」と題された、1998年11月25日に出願された同時係属中の米国仮特許出願第60/109,876号の優先権を主張する。前記仮出願の開示全体が本明細書中で参考として援用される。
(発明の背景)
(発明の分野)
本発明は通信システムに関し、さらに詳細には、記号配向エラー訂正が用いられるマルチキャリア伝送技術を用いる情報の伝送に関する。
(発明の分野)
本発明は通信システムに関し、さらに詳細には、記号配向エラー訂正が用いられるマルチキャリア伝送技術を用いる情報の伝送に関する。
(関連する従来技術の簡単な説明)
公衆スイッチ電話ネットワーク(PSTN)は、多くの個人およびビジネスのための電子通信のもっとも広い利用可能なフォームを提供する。それが利用可能状態にあることおよび別の設備を提供する場合の相当なコストのため、相当な量のデータを高速で伝送するための要求の拡がりへの適応が大いに求められている。音声通信に結果として狭帯域幅条件を提供するように元来構築されているので、PSTNはサービス要求を満たすようにデジタルシステムに依存することが多くなっている。
公衆スイッチ電話ネットワーク(PSTN)は、多くの個人およびビジネスのための電子通信のもっとも広い利用可能なフォームを提供する。それが利用可能状態にあることおよび別の設備を提供する場合の相当なコストのため、相当な量のデータを高速で伝送するための要求の拡がりへの適応が大いに求められている。音声通信に結果として狭帯域幅条件を提供するように元来構築されているので、PSTNはサービス要求を満たすようにデジタルシステムに依存することが多くなっている。
高速デジタル伝送をインプリメントする能力についての主な制限要因は、電話局(CO)と電話加入者(subscriber)の敷地の間の電話加入者ループである。このループはよく低周波数音声通信の搬送に適する一対の撚線を含む。この音声通信には、0〜4kHZの帯域幅がよく適合してるが、通信の新技術を採用せずには広帯域通信(すなわち、数百キロヘルツ以上のオーダーの帯域幅)にすぐに適応しない。
この問題へのアプローチの1つは、離散マルチトーンデジタル電話加入者回線(DMT DSL)技術の開発である。電話局と電話加入者敷地との間のローカル電話加入者ループにわたる通信へのアプローチにおいて、伝送されるデータは多重離散周波数キャリアに変調される。その多重離散周波数キャリアは総計され、次いで加入者ループを介して伝送される。キャリアにより、周波数において比較的小さな差で互いに分離されるサブチャネルが効率的且つ、個別に形成される。しかし、それらの集合が集約され、効率的な広帯域通信チャネルが形成される。受信端で、キャリアは復調され、データが復元される。
そのような技術を用いる通信は、データおよび制御情報の「フレーム」を介している。現在、用いられる非対称デジタル電話加入者回線(asymmetric digital subscriber line)(ADSL)通信のフォームで、68個のデータフォームフレームおよび1個の同期フレームが伝送を通じて繰り返される「スーパーフレーム」を形成する。データフレームは伝送されるべきデータを搬送する。すなわち、既知のビットシーケンスを提供する。既知のビットシーケンスは、同期化または「シンク(sync)」フレームが伝送および受信モデムを同期化するために使用され、とりわけ信号対雑音比(「SNR」)のような伝送サブチャネル特性の決定もまた容易にする。
スーパーフレームの持続時間は、17ミリ秒である。フレームの持続時間は、効率的に250マイクロ秒(または、逆数にして、フレームレートはほぼ4kHzである)であり、バイトの集合からなる。
各フレームおよびスーパーフレームに含まれるビットは、サブチャネルを介して伝送される。各データ記号またはデータブロック伝送期間に各サブチャネルに運ばれるビットの数(すなわち、「ビットローディング」)は、サブチャネルに基準信号を伝送し、これに基いてサブチャネルの特性(典型的には信号対雑音比)を測定することにより決められる。ビットローディングは特定のチャネルの信号対雑音比に依存して、あるサブチャネルから別のサブチャネルへ変動し得る。ローディング情報は、一般的に電話加入者回線の受信端で(例えば、電話局から電話加入者への伝送の場合、電話加入者敷地で)計算され、他の端に通信される。ローディング情報は、チャネルの通信を規定する少なくとも1つの「ビットローディング表」のフォームで、両端に格納される。
特定のサブキャリアに符号化され得る情報の最大量は、そのサブキャリアに関する通信チャネルの信号対雑音比の関数である。1つのキャリアに符号化され得る情報の最大量が別のキャリアに符号化され得る情報の最大量と異なり得るように、通信チャネルの信号対雑音比は周波数に応じて変わり得る。
ビットローディングアルゴリズムは、キャリアそれぞれに符号化されるべき情報量を(ビットで)示す少なくとも1つのビット割り当て表を提供する。すなわちJキャリアのマルチキャリア通信システムで、ビット割り当て表B[j]はj=1〜Jのそれぞれに対して、Jキャリアそれぞれに符号化されるべき情報量を示す。
チャネル特性に一致させるために、伝送を決定(shaping)することが知られている。例えば、「ウォーターポーリング(water pouring)」として公知である技術が、1968年、Gallagerにより(「Information Theory and Reliable Communication」,389頁)、および、1965年、Wozencraftにより(「Principles of Communication Engineering」pp.285〜357)で紹介された。ウォーターポーリングは、チャネル周波数レスポンス曲線(周波数の関数としての信号対雑音比のプロット)による伝送信号のエネルギー分布に関する。その周波数レスポンス曲線を反転し、利用可能な信号エネルギー(「水(water)」)を反転曲線に「注ぐ(pouring)」と、より大きなエネルギーが信号対雑音比が最大値であるチャネルの部分に分配される。伝送帯域が多くのサブチャネルに分配されるマルチキャリアシステムにおいて、所与の「ウォーターポーリング」エネルギーおよび所望のエラーレートを保持が出来るように多くのビットを各サブチャネルに置くことによりスループットが最大化され得る。
マルチキャリア信号のキャリアの間でビットを割り当てする他の技術は、公知である。例えば、Hughes−Hartogsに付与された米国特許第4,731,816号は、最大レートに達成するまで一度に1ビットが各サブキャリアに増加的に付加されるビットローディングスキームを開示する。付加されるビットを保持する付加パワーの最小値を要求するサブキャリアが始めに選択される。
別の例が、Chowらに付与された米国特許第5,479,477号で開示される。さらに詳細には、Chowらはスループットの最大化または特定のターゲットデータレートのマージンの最大化のどちらでも可能であるビットローディングスキームを開示する。Hughes−Hartogsらと違って、Chowらは(一度において1ビットよりむしろ)一度に1キャリアのビットローディング表を決定する。Chowらによると、全てのキャリアは、測定される信号対雑音比に応じてオーダーを減少するように分類される。選択される最初のサブチャネルは、ほとんどのビットを伝送することが可能である。データレートを最大にするChowらのスキームを用いて、Hughes−Hartogsアルゴリズムによって提供されるビットローディング表と同様のビットローディング表を提供する。
別の従来の技術が、Cioffiらに付与された米国特許第5,596,604号で開示される。関連部分では、Cioffiらは、通信システムで雑音関連エラーの問題に取り組むために、前方エラー訂正コーディング(FECC)およびインターリービング技術がインプリメントされ得ることを開示する。これらの技術によって、伝送される入力データブロックがパリティデータで増加され、符号語を構成し、ブロック中のエラーが検出され、訂正されることを可能にする。それぞれの符号語でのエラーバーストの影響を減少するように、符号語は伝送でインターリーブされ得る。
Cioffiらは、効率的なエラー訂正および雑音への免疫(immunity)と短い伝送遅れを要求する高い信頼性との間にトレードオフがあり得ると教示する。すなわち、Cioffiらは、インターリービングに影響を与える期間の増加により、インパルス雑音に対してのより大きな免疫を示されるようにシステムは作成され得るが、これにより大きな伝送遅延の代償が生じ得る。このトレードオフ状況を向上しようとするため、Cioffiらは、FECCコーディングおよび符号語インターリービングを異なるチャネルからの入力信号に別々に適用し、異なる信頼性および異なるコーディング遅延を有する符号化データ信号を生成することを提案する。比較的遅延が少ない符号化データ信号のビットが、比較的大きな減衰および/またはチャネル雑音を受けやすいキャリアに割り当てられる。これは、高い信頼性と短い伝送遅延の間の個別に選択された妥協がそれぞれ選択されるのに応じて各信号が伝送され得ることを意味する。
マルチキャリア通信で、このように記号に基くFECCコーディング技術(例えば、Reed Solmoon coding)を利用することは公知である。それにより、受信機が、受信したFECC記号でエラーを検出し、訂正できる。しかし、用いられるエラー訂正コーディング方法のタイプおよびビットローディングが実行される方法次第で、マルチキャリア通信で特定の問題が生じ得る。例えば、従来技術に応じて、ビットローディングが実行され、ビットがシリアル入力ビットストリームから、昇順またはチャネルの大きさ順(increasing constellation size)で、所与の伝送期間の所与のチャネルに割り当てられるビットが1つ以上のFECC記号に含まれるかどうかに関係なく、チャネルまたはサブチャネル(以後、まとめてまたは単一で「チャネル」ど呼ぶ)にロードされる。すぐに理解できるように、これらのタイプのビットローディングスキームが与えられると、通常、複数FECC記号からのビットは、所与の伝送期間に単一のチャネルに割り当てられる。上記のように、FECC符号はシリアル入力ビットストリームをFECC記号の集合である符号語にマッピングする。FECC記号は有限数のビット(例えば、1ビット)からなる。符号語はまた、FECCパリティ記号を含む。FECCパリティ記号は、受信機にエラー訂正能力を提供するようにビットストリームに付加されるオーバーヘッド記号である。FECC符号語は、受信機が誤って受信される所定数のFECC記号を訂正できるように構築される。所与のFECC符号により訂正され得る多くの記号の数は、符号の「訂正能力(correction capability)」として公知である。
記号配向コーディングおよびビットローディングが用いられる場合、単一チャネルのエラーによりエラーが複数のFECC記号に導入され得る。不幸なことに、これはFECC符号のパワーを弱める。というのも符号は誤って受信したFECC記号の固定した最大数を訂正し得るだけであり、無駄に複数の記号エラーを生成する単一チャネルエラーはFECC符号の訂正能力を使い切ってしまうのからである。単一チャネルエラーから生じるエラーで受信されるFECC記号の数を減らし、それによってマルチキャリア通信で記号配向エラー訂正方法を用いてエラー訂正の効率を高めることが望ましい。
(発明の要旨)
したがって、本発明は、各々のチャネルエラーから生じる記号エラー(例えば、FECC記号エラー)の数を減らすことにより、記号配向エラー訂正方法を用いるエラー訂正効率を向上するためのマルチキャアリア通信で用いられ得る技術を提供する。さらに詳細には、本発明の技術において、記号からのビットは、各々の伝送期間の間に1つ以上の各記号に属するビットに割り当てられる各々のチャネルの数を最小にするようにチャネル間に割り当てられる。当業者が理解するように、通信で用いられるエラー訂正符号方法が記号配向である場合、単一チャネルエラーにより、エラーとして受信される記号が減る場合には訂正可能なエラーの可能性は増える。したがって、本発明では各伝送期間に1つ以上の各記号から各ビットに割り当てられるチャネルの数が最小になるので、従来技術と比較すると、その伝送期間に所与のチャネルのエラーにより1つ以上の記号にエラーが生じる可能性が減少する。このように、本発明によると、従来技術と比較してチャネルエラーが訂正可能である可能性がより大きくなる。利点として、これにより本発明によるマルチキャリア通信がエラー訂正およびデータ通信効率を従来技術と比較して向上させることを示すことができる。
したがって、本発明は、各々のチャネルエラーから生じる記号エラー(例えば、FECC記号エラー)の数を減らすことにより、記号配向エラー訂正方法を用いるエラー訂正効率を向上するためのマルチキャアリア通信で用いられ得る技術を提供する。さらに詳細には、本発明の技術において、記号からのビットは、各々の伝送期間の間に1つ以上の各記号に属するビットに割り当てられる各々のチャネルの数を最小にするようにチャネル間に割り当てられる。当業者が理解するように、通信で用いられるエラー訂正符号方法が記号配向である場合、単一チャネルエラーにより、エラーとして受信される記号が減る場合には訂正可能なエラーの可能性は増える。したがって、本発明では各伝送期間に1つ以上の各記号から各ビットに割り当てられるチャネルの数が最小になるので、従来技術と比較すると、その伝送期間に所与のチャネルのエラーにより1つ以上の記号にエラーが生じる可能性が減少する。このように、本発明によると、従来技術と比較してチャネルエラーが訂正可能である可能性がより大きくなる。利点として、これにより本発明によるマルチキャリア通信がエラー訂正およびデータ通信効率を従来技術と比較して向上させることを示すことができる。
マルチキャリアデータ変調方法で有利であるように用いらる本発明の1実施形態において、複数のキャリア信号が提供され、シリアル入力データストリームのデータビット信号を変調する際に用いられる。データビット信号は、FECC記号にマッピングされる。各記号は有限数のビット信号を含む。各FECC記号はそれぞれ1バイトのサイズであり得る。各キャリア信号は各伝送チャネルに関連する。ビット信号は、キャリア信号を用いる変調のためにキャリア信号間に割り当てられる。キャリア信号間へのビット信号割り当てが、各伝送期間(例えば、ビットローディング期間)に1つ以上の各記号に属するビット信号に割り当てられる各キャリア信号の数を最小にするように実行される。次いで、キャリア信号を用いてビット信号は変調される。
この実施形態において、各キャリア信号に割り当てられる各ビット信号は単一の各記号に含まれ得る。キャリア信号の間へのビット信号の割り当ては、ビット伝送エラーの所望の最大確率を超えずに各チャネルを介して伝送され得るビット信号の各最大値の決定および各最大値に基く各チャネルを介して伝送される各ビット信号の実際の数(actual number)の決定の両方を含む。その結果は、1つ以上の各記号に属するビット信号に割り当てられる各チャネルの数を最小にするようにするか、またはそれぞれの各チャネルが各伝送期間に単一の各記号に属す各ビットを伝送するのみである。
あるいは、前述したことに関係して、キャリア信号間へのビット信号の割り当ては、ビット伝送エラーの所望の最大確率を超えずに各チャネルを介して伝送され得るビット信号の各最大数を決定することを含み得る。それぞれの最大数のビット信号は、キャリア信号割り当てシーケンスオーダーに応じてキャリア信号に割り当てられ得る。シーケンスオーダーは、1つ以上の各記号に属するビット信号に割り当てられ得る各キャリア信号の数が最小になるように、またはそれぞれの各チャネルが各伝送期間に単一の各記号に属する各ビットを伝送するのみであるように存在し得る。
さらにあるいは、前述したことに関係して、キャリア信号間へのビット信号の割り当ては少なくとも1つのチャネルの伝送利得を調整し、それによりビット伝送エラーの所望の最大可能性を超えずに少なくとも1つのチャネルを介して、伝送され得るビット信号の最大数をビット信号の異なる数に変えること、およびその異なる数に応じて少なくとも1つのチャネルに関連するキャリア信号にビット信号の実際の数を割り当てることを含む。
本発明の前記および他の特徴および利点は、以下の詳細な説明に進み、図面を参考にすれば明らかになる。
以下の詳細な説明は特定の実施形態および使用方法を参照にして進行するが、本発明がこれらの実施形態および使用方法に限定することを意図しないことを理解すべきである。むしろ、当業者に理解されるように、それらの多くの代替、改変、および変形が、本発明から逸脱することなく可能である。したがって、本発明は、添付された請求項の精神および広い範囲以内であるような全ての代替例、改変例、および変形を含んでいると広く見なされることが意図される。
(項目1) 多重キャリアデータを変調する方法であって、
シリアル入力データストリーム(100)のデータビット信号を変調する際に使用するために複数のキャリア信号を提供する工程であって、該データビット信号が該キャリア信号上で変調される以前に該データビット信号の所定数は、複数のエラー訂正の記号(102、104...)各々1つにマッピングされ、少なくとも1つのキャリア信号上で変調され得るデータビット信号の数は、各々のエラー訂正記号にマッピングされた該所定数のデータビット信号よりも少なく、該キャリア信号の各々はそれぞれの送信チャネルと関連付けられる、工程と、
該データビット信号の該エラー訂正記号への該マッピングに基づき、該データビット信号を該キャリア信号間で割当て、該キャリア信号を用いて変調する工程であって、該ビット信号の該キャリア信号間での該割当ては、送信期間の間、異なるエラー訂正記号に属するデータビット信号を変調するキャリア信号の数を最小化するように行なわれる、工程と、
を包含する、方法。
(項目2) 各エラー訂正記号が、前方エラー訂正コーディング記号である、項目1に記載の方法。
(項目3) 各エラー訂正記号が1バイトのサイズを有する、項目1に記載の方法。
(項目4) 上記送信期間の間、各キャリア信号に対して、該キャリア信号に割り当てられた上記データビット信号の全てが、1つのエラー訂正記号にマッピングされる、項目1に記載の方法。
(項目5) 上記キャリア信号間でデータビット信号を割り当てる工程が、ビット送信エラーの所望の最大確率を超過せずに、上記チャネルを介して送信され得るデータビット信号の最大数を決定する工程と、該データビット信号を、キャリア信号の割当てシーケンスオーダに従って該キャリア信号に割り当てる工程であって、該オーダは、異なるエラー訂正に属するデータビット信号を変調するキャリア信号の数が、最小となるオーダである、工程と、を包含する、項目1に記載の方法。
(項目6) 上記キャリア信号間でデータビット信号を割り当てる工程が、ビット送信エラーの所望の最大確率を超過せずに、少なくとも1つのチャネルを介して送信され得るデータビット信号の最大数を異なるデータビット信号数に変えるように、該少なくとも1つのチャネルの送信の利得を調整する工程と、データビット信号の実際の数を、該異なるデータビット信号数に従って、該少なくとも1つのチャネルに関連付けられた該キャリア信号に割り当てる工程とを包含する、項目1に記載の方法。
(項目7) 上記キャリア信号間でデータビット信号を割り当てる工程がまた、ビット送信エラーの所望の上記最大確率を超過せずに、少なくとも1つのチャネルを介して送信され得るビット信号の最大数を異なるデータビット信号数に変えるように、該少なくとも1つのチャネルの送信利得を調整する工程と、ビット信号の実際の数を、該異なるデータビット信号数に従って、該少なくとも1つのチャネルに関連付けられた該キャリア信号に割り当てる工程とを包含する、項目5に記載の方法。
(項目8) コンピュータ実行可能プログラム命令を備えるコンピュータ読み出し可能メモリ(52)であって、該命令が実行されると、
シリアル入力データストリーム(100)のデータビット信号を変調する際に使用するために複数のキャリア信号を提供する工程であって、該データビット信号が該キャリア信号上で変調される以前に該データビット信号の所定数は、複数のエラー訂正の記号(102、104...)各々1つにマッピングされ、少なくとも1つのキャリア信号上で変調され得るデータビット信号の数は、各々のエラー訂正記号にマッピングされた該所定数のデータビット信号よりも少なく、該キャリア信号の各々はそれぞれの送信チャネルと関連付けられる、工程が行われ、
該データビット信号の該エラー訂正記号への該マッピングに基づき、該データビット信号を該キャリア信号間で割当て、該キャリア信号を用いて変調する工程であって、該ビット信号の該キャリア信号間での該割当ては、送信期間の間、異なるエラー訂正記号に属するデータビット信号を変調するキャリア信号の数を最小化するように行なわれる、工程が行われる、
メモリ。
(項目9) 各エラー訂正記号が、前方エラー訂正コーディング記号である、項目8に記載のメモリ。
(項目10) 各エラー訂正記号が1バイトのサイズを有する、項目8に記載のメモリ。
(項目11) 上記送信期間の間、各キャリア信号に対して、該キャリア信号に割り当てられた上記データビット信号の全てが、1つのエラー訂正記号にマッピングされる、項目8に記載のメモリ。
(項目12) 上記キャリア信号間で上記データビット信号を割り当てる工程が、ビット送信エラーの所望の最大確率を超過せずにチャネルを介して送信され得るビット信号の最大数を決定する工程と、該データビット信号の最大数を、キャリア信号の割当てシーケンスオーダに従って該キャリア信号に割り当てる工程であって、該オーダは、上記送信期間の間、1より多いエラー訂正記号に属するデータビット信号を割り当てられたキャリア信号の数が、最小となるオーダである、工程と、を包含する、項目8に記載のメモリ。
(項目13) 上記キャリア信号間で上記データビット信号を割り当てる工程が、ビット送信エラーの所望の最大確率を超過せずに、少なくとも1つのチャネルを介して送信され得るデータビット信号の最大数を異なるデータビット信号数に変えるように、該少なくとも1つのチャネルの送信の利得を調整する工程と、該データビット信号の実際の数を、上記異なるデータビット信号数に従って、該少なくとも1つのチャネルに関連付けられた該キャリア信号に割り当てる工程とを包含する、項目8または項目12に記載のメモリ。
(項目14) 多重キャリアデータを変調するシステム(1)であって、
シリアル入力データストリーム(100)のデータビット信号を変調する際に使用するために複数のキャリア信号を発生させる信号発生器(34)であって、該データビット信号が該キャリア信号上で変調される以前に該データビット信号の所定数は、複数のエラー訂正の記号(102、104...)各々1つにマッピングされ、少なくとも1つのキャリア信号上で変調され得る該データビット信号の数は、各々のエラー訂正記号にマッピングされた該所定数の該データビット信号よりも少なく、該キャリア信号の各々はそれぞれの送信チャネルと関連付けられる、信号発生器(34)と、
該データビット信号の該エラー訂正記号への該マッピングに基づき、該データビット信号を該キャリア信号間で割当て、該キャリア信号を用いて変調する割り当て機構であって、該データビット信号の該キャリア信号間での該割当て機構は、送信期間の間、異なるエラー訂正記号に属するデータビット信号を変調する該キャリア信号の数を最小化するように行なわれる、機構と、
を備える、多重キャリアデータ変調システム(1)。
(項目15) 各エラー訂正記号が、前方エラー訂正コーディング記号である、項目14に記載のシステム。
(項目16) 各エラー訂正記号が1バイトのサイズを有する、項目15に記載のシステム。
(項目17) 上記送信期間の間、各キャリア信号に対して、該キャリア信号に割り当てられた上記データビット信号の全てが、1つのエラー訂正記号にマッピングされる、項目14に記載のシステム。
(項目18) 上記機構が、ビット送信エラーの所望の最大確率を超過せずに、上記チャネルを介して送信され得るデータビット信号の最大数を決定し、該データビット信号の最大数を、キャリア信号の割当てシーケンスオーダに従って該キャリア信号に割り当て、該オーダは、上記送信期間の間、異なるエラー訂正記号に属するデータビット信号に割り当てられたキャリア信号の数が最小化されるオーダである、項目14に記載のシステム。
(項目19) 上記システムはまた、ビット送信エラーの所望の最大確率を超過せずに、少なくとも1つのチャネルを介して送信され得るデータビット信号の最大数を異なるデータビット信号数に変えるように、該少なくとも1つのチャネルの送信の利得を調整し、上記機構がデータビット信号の実際の数を、該異なるデータビット信号数に従って、該少なくとも1つのチャネルに関連付けられた該キャリア信号に割り当てる、項目14または項目18に記載のシステム。
(項目20) 多重キャリアデータを変調する方法であって、
シリアル入力データストリーム(100)のデータビット信号を変調する際に使用するために複数のキャリア信号を提供する工程であって、該データビット信号が該キャリア信号上で変調される以前に該データビット信号の所定数は、複数のエラー訂正の記号(102、104...)各々1つにマッピングされ、少なくとも1つのキャリア信号上で変調され得るデータビット信号の数は、各々のエラー訂正記号にマッピングされた該所定数のデータビット信号よりも少なく、該キャリア信号の各々はそれぞれの送信チャネルと関連付けられる、工程と、
該データビット信号を該キャリア信号間で割当て、該キャリア信号を用いて変調する工程であって、該データビット信号を該キャリア信号間での該割当てが、該データビット信号の該エラー訂正記号への該マッピングに基づき、送信期間の間、データビット信号を変調するキャリア信号の数が異なるエラー訂正記号に属する工程と、
を包含する、方法。
(項目21) 上記データビット信号の割当て工程がまた、少なくとも1つのチャネルの信号対雑音マージンの調整に基づく、項目20に記載の方法。
(項目22) 上記送信期間の間、上記調整は、上記少なくとも1つのチャネルが、唯一の単一エラー訂正記号からデータビット信号を割当てられることを可能にするように実行される、項目21に記載の方法。
(項目23) 上記キャリア信号間で、キャリア信号の割当てシーケンスオーダに従って、上記データビット信号が割当てられ、該オーダは、異なるエラー訂正記号に属する該データビット信号を変調するキャリア信号の数が、最小となるオーダである、項目21に記載の方法。
(項目24) 上記キャリア信号間で、キャリア信号の割当てシーケンスオーダに従って、上記データビット信号が割当てられ、該オーダは、異なるエラー訂正記号に属する該データビット信号を変調するキャリア信号の数が、最小となるオーダである、項目8に記載のメモリ。
(項目25) 上記機構は、上記データビット信号を、キャリア信号の割当てシーケンスオーダに従って上記キャリア信号に割当て、該オーダは、異なるエラー訂正記号に属する該データビット信号を変調するキャリア信号の数が、最小となるオーダである、項目14に記載のシステム。
(項目26) 上記少なくとも1つのチャネルの実際の信号対雑音比は、およそ上記少なくとも1つのチャネルについての上記マージンおよび最小限必要な信号対雑音比の合計であり、上記送信期間の間、該少なくとも1つのチャネルを介して送信される上記データビット信号は、1より多いエラー訂正記号に属し、上記調整は、該少なくとも1つのチャネルにより送信され得る該データビット信号の数を減少させるように該マージンを増加させ、一方該少なくとも1つのチャネルを介してビット信号の送信に関するエラーレート確率を減少させる工程を含む、項目21に記載の方法。
(項目27) 複数のサブチャネルを有する送信チャネル上で、データビット信号を変調する方法であって、
複数の各エラー訂正記号へ入力データストリームの所定数のデータビット信号をマッピングする工程と、
データビット信号を変調する際に使用するために複数のサブチャネルを提供する工程であって、該サブチャネルのうち少なくとも1つは、各々のエラー訂正記号にマッピングされた該所定数のデータビット信号より少ないデータビット信号を変調するために使用される、工程と、
該サブチャネルを、該サブチャネルが変調し得るデータビット信号の数に基づいて、1つ以上のサブチャネルからなる群に配置する工程であって、各群のサブチャネルは、各エラー訂正記号にマッピングされた該所定数のデータビット信号を変調することを可能にする、工程と、
該サブチャネル群間で、異なるエラー訂正記号にマッピングされたデータビット信号が、同じサブチャネル上で変調されないように、該データビット信号を割当てる工程であって、それにより、送信期間の間で、任意の所与のサブチャネル上で発生するエラーにより影響されるエラー訂正記号の数を最小化する、工程と、
を包含する、方法。
(項目28) 上記エラー訂正記号の上記データビット信号を、サブチャネルに割当てるサブチャネルオーダを決定する工程をさらに包含する、項目27に記載の方法。
(項目29) 所与のサブチャネルにより実行され得るデータビット信号の数を調整する工程をさらに包含する、項目28に記載の方法。
(項目30) 上記データビット信号数を調整する工程が、上記所与のサブチャネルについて上記送信利得を調整する工程を包含する、項目29に記載の方法。
(項目31) 上記データビット信号数を調整する工程が、上記所与のサブチャネルについて、上記信号対雑音比を調整する工程を包含する、項目29に記載の方法。
(項目32) 上記オーダが、上記エラー訂正記号の上記ビットサイズおよび各サブチャネルが実行可能な上記データビット信号の数に基づく、項目28に記載の方法。
(項目33) 所与のサブチャネルにより実行され得るデータビット信号の数を調整する工程をさらに包含する、項目27に記載の方法。
(項目34) 上記データビット信号数を調整する工程が、上記所与のサブチャネルについての上記送信利得を調整する工程を包含する、項目33に記載の方法。
(項目35) 上記データビット信号数を調整する工程が、上記所与のサブチャネルについて、上記信号対雑音比を調整する工程を包含する、項目33に記載の方法。
(項目36) 上記割当て工程が多重キャリアトランシーバの初期化中に発生する、項目27に記載の方法。
(項目1) 多重キャリアデータを変調する方法であって、
シリアル入力データストリーム(100)のデータビット信号を変調する際に使用するために複数のキャリア信号を提供する工程であって、該データビット信号が該キャリア信号上で変調される以前に該データビット信号の所定数は、複数のエラー訂正の記号(102、104...)各々1つにマッピングされ、少なくとも1つのキャリア信号上で変調され得るデータビット信号の数は、各々のエラー訂正記号にマッピングされた該所定数のデータビット信号よりも少なく、該キャリア信号の各々はそれぞれの送信チャネルと関連付けられる、工程と、
該データビット信号の該エラー訂正記号への該マッピングに基づき、該データビット信号を該キャリア信号間で割当て、該キャリア信号を用いて変調する工程であって、該ビット信号の該キャリア信号間での該割当ては、送信期間の間、異なるエラー訂正記号に属するデータビット信号を変調するキャリア信号の数を最小化するように行なわれる、工程と、
を包含する、方法。
(項目2) 各エラー訂正記号が、前方エラー訂正コーディング記号である、項目1に記載の方法。
(項目3) 各エラー訂正記号が1バイトのサイズを有する、項目1に記載の方法。
(項目4) 上記送信期間の間、各キャリア信号に対して、該キャリア信号に割り当てられた上記データビット信号の全てが、1つのエラー訂正記号にマッピングされる、項目1に記載の方法。
(項目5) 上記キャリア信号間でデータビット信号を割り当てる工程が、ビット送信エラーの所望の最大確率を超過せずに、上記チャネルを介して送信され得るデータビット信号の最大数を決定する工程と、該データビット信号を、キャリア信号の割当てシーケンスオーダに従って該キャリア信号に割り当てる工程であって、該オーダは、異なるエラー訂正に属するデータビット信号を変調するキャリア信号の数が、最小となるオーダである、工程と、を包含する、項目1に記載の方法。
(項目6) 上記キャリア信号間でデータビット信号を割り当てる工程が、ビット送信エラーの所望の最大確率を超過せずに、少なくとも1つのチャネルを介して送信され得るデータビット信号の最大数を異なるデータビット信号数に変えるように、該少なくとも1つのチャネルの送信の利得を調整する工程と、データビット信号の実際の数を、該異なるデータビット信号数に従って、該少なくとも1つのチャネルに関連付けられた該キャリア信号に割り当てる工程とを包含する、項目1に記載の方法。
(項目7) 上記キャリア信号間でデータビット信号を割り当てる工程がまた、ビット送信エラーの所望の上記最大確率を超過せずに、少なくとも1つのチャネルを介して送信され得るビット信号の最大数を異なるデータビット信号数に変えるように、該少なくとも1つのチャネルの送信利得を調整する工程と、ビット信号の実際の数を、該異なるデータビット信号数に従って、該少なくとも1つのチャネルに関連付けられた該キャリア信号に割り当てる工程とを包含する、項目5に記載の方法。
(項目8) コンピュータ実行可能プログラム命令を備えるコンピュータ読み出し可能メモリ(52)であって、該命令が実行されると、
シリアル入力データストリーム(100)のデータビット信号を変調する際に使用するために複数のキャリア信号を提供する工程であって、該データビット信号が該キャリア信号上で変調される以前に該データビット信号の所定数は、複数のエラー訂正の記号(102、104...)各々1つにマッピングされ、少なくとも1つのキャリア信号上で変調され得るデータビット信号の数は、各々のエラー訂正記号にマッピングされた該所定数のデータビット信号よりも少なく、該キャリア信号の各々はそれぞれの送信チャネルと関連付けられる、工程が行われ、
該データビット信号の該エラー訂正記号への該マッピングに基づき、該データビット信号を該キャリア信号間で割当て、該キャリア信号を用いて変調する工程であって、該ビット信号の該キャリア信号間での該割当ては、送信期間の間、異なるエラー訂正記号に属するデータビット信号を変調するキャリア信号の数を最小化するように行なわれる、工程が行われる、
メモリ。
(項目9) 各エラー訂正記号が、前方エラー訂正コーディング記号である、項目8に記載のメモリ。
(項目10) 各エラー訂正記号が1バイトのサイズを有する、項目8に記載のメモリ。
(項目11) 上記送信期間の間、各キャリア信号に対して、該キャリア信号に割り当てられた上記データビット信号の全てが、1つのエラー訂正記号にマッピングされる、項目8に記載のメモリ。
(項目12) 上記キャリア信号間で上記データビット信号を割り当てる工程が、ビット送信エラーの所望の最大確率を超過せずにチャネルを介して送信され得るビット信号の最大数を決定する工程と、該データビット信号の最大数を、キャリア信号の割当てシーケンスオーダに従って該キャリア信号に割り当てる工程であって、該オーダは、上記送信期間の間、1より多いエラー訂正記号に属するデータビット信号を割り当てられたキャリア信号の数が、最小となるオーダである、工程と、を包含する、項目8に記載のメモリ。
(項目13) 上記キャリア信号間で上記データビット信号を割り当てる工程が、ビット送信エラーの所望の最大確率を超過せずに、少なくとも1つのチャネルを介して送信され得るデータビット信号の最大数を異なるデータビット信号数に変えるように、該少なくとも1つのチャネルの送信の利得を調整する工程と、該データビット信号の実際の数を、上記異なるデータビット信号数に従って、該少なくとも1つのチャネルに関連付けられた該キャリア信号に割り当てる工程とを包含する、項目8または項目12に記載のメモリ。
(項目14) 多重キャリアデータを変調するシステム(1)であって、
シリアル入力データストリーム(100)のデータビット信号を変調する際に使用するために複数のキャリア信号を発生させる信号発生器(34)であって、該データビット信号が該キャリア信号上で変調される以前に該データビット信号の所定数は、複数のエラー訂正の記号(102、104...)各々1つにマッピングされ、少なくとも1つのキャリア信号上で変調され得る該データビット信号の数は、各々のエラー訂正記号にマッピングされた該所定数の該データビット信号よりも少なく、該キャリア信号の各々はそれぞれの送信チャネルと関連付けられる、信号発生器(34)と、
該データビット信号の該エラー訂正記号への該マッピングに基づき、該データビット信号を該キャリア信号間で割当て、該キャリア信号を用いて変調する割り当て機構であって、該データビット信号の該キャリア信号間での該割当て機構は、送信期間の間、異なるエラー訂正記号に属するデータビット信号を変調する該キャリア信号の数を最小化するように行なわれる、機構と、
を備える、多重キャリアデータ変調システム(1)。
(項目15) 各エラー訂正記号が、前方エラー訂正コーディング記号である、項目14に記載のシステム。
(項目16) 各エラー訂正記号が1バイトのサイズを有する、項目15に記載のシステム。
(項目17) 上記送信期間の間、各キャリア信号に対して、該キャリア信号に割り当てられた上記データビット信号の全てが、1つのエラー訂正記号にマッピングされる、項目14に記載のシステム。
(項目18) 上記機構が、ビット送信エラーの所望の最大確率を超過せずに、上記チャネルを介して送信され得るデータビット信号の最大数を決定し、該データビット信号の最大数を、キャリア信号の割当てシーケンスオーダに従って該キャリア信号に割り当て、該オーダは、上記送信期間の間、異なるエラー訂正記号に属するデータビット信号に割り当てられたキャリア信号の数が最小化されるオーダである、項目14に記載のシステム。
(項目19) 上記システムはまた、ビット送信エラーの所望の最大確率を超過せずに、少なくとも1つのチャネルを介して送信され得るデータビット信号の最大数を異なるデータビット信号数に変えるように、該少なくとも1つのチャネルの送信の利得を調整し、上記機構がデータビット信号の実際の数を、該異なるデータビット信号数に従って、該少なくとも1つのチャネルに関連付けられた該キャリア信号に割り当てる、項目14または項目18に記載のシステム。
(項目20) 多重キャリアデータを変調する方法であって、
シリアル入力データストリーム(100)のデータビット信号を変調する際に使用するために複数のキャリア信号を提供する工程であって、該データビット信号が該キャリア信号上で変調される以前に該データビット信号の所定数は、複数のエラー訂正の記号(102、104...)各々1つにマッピングされ、少なくとも1つのキャリア信号上で変調され得るデータビット信号の数は、各々のエラー訂正記号にマッピングされた該所定数のデータビット信号よりも少なく、該キャリア信号の各々はそれぞれの送信チャネルと関連付けられる、工程と、
該データビット信号を該キャリア信号間で割当て、該キャリア信号を用いて変調する工程であって、該データビット信号を該キャリア信号間での該割当てが、該データビット信号の該エラー訂正記号への該マッピングに基づき、送信期間の間、データビット信号を変調するキャリア信号の数が異なるエラー訂正記号に属する工程と、
を包含する、方法。
(項目21) 上記データビット信号の割当て工程がまた、少なくとも1つのチャネルの信号対雑音マージンの調整に基づく、項目20に記載の方法。
(項目22) 上記送信期間の間、上記調整は、上記少なくとも1つのチャネルが、唯一の単一エラー訂正記号からデータビット信号を割当てられることを可能にするように実行される、項目21に記載の方法。
(項目23) 上記キャリア信号間で、キャリア信号の割当てシーケンスオーダに従って、上記データビット信号が割当てられ、該オーダは、異なるエラー訂正記号に属する該データビット信号を変調するキャリア信号の数が、最小となるオーダである、項目21に記載の方法。
(項目24) 上記キャリア信号間で、キャリア信号の割当てシーケンスオーダに従って、上記データビット信号が割当てられ、該オーダは、異なるエラー訂正記号に属する該データビット信号を変調するキャリア信号の数が、最小となるオーダである、項目8に記載のメモリ。
(項目25) 上記機構は、上記データビット信号を、キャリア信号の割当てシーケンスオーダに従って上記キャリア信号に割当て、該オーダは、異なるエラー訂正記号に属する該データビット信号を変調するキャリア信号の数が、最小となるオーダである、項目14に記載のシステム。
(項目26) 上記少なくとも1つのチャネルの実際の信号対雑音比は、およそ上記少なくとも1つのチャネルについての上記マージンおよび最小限必要な信号対雑音比の合計であり、上記送信期間の間、該少なくとも1つのチャネルを介して送信される上記データビット信号は、1より多いエラー訂正記号に属し、上記調整は、該少なくとも1つのチャネルにより送信され得る該データビット信号の数を減少させるように該マージンを増加させ、一方該少なくとも1つのチャネルを介してビット信号の送信に関するエラーレート確率を減少させる工程を含む、項目21に記載の方法。
(項目27) 複数のサブチャネルを有する送信チャネル上で、データビット信号を変調する方法であって、
複数の各エラー訂正記号へ入力データストリームの所定数のデータビット信号をマッピングする工程と、
データビット信号を変調する際に使用するために複数のサブチャネルを提供する工程であって、該サブチャネルのうち少なくとも1つは、各々のエラー訂正記号にマッピングされた該所定数のデータビット信号より少ないデータビット信号を変調するために使用される、工程と、
該サブチャネルを、該サブチャネルが変調し得るデータビット信号の数に基づいて、1つ以上のサブチャネルからなる群に配置する工程であって、各群のサブチャネルは、各エラー訂正記号にマッピングされた該所定数のデータビット信号を変調することを可能にする、工程と、
該サブチャネル群間で、異なるエラー訂正記号にマッピングされたデータビット信号が、同じサブチャネル上で変調されないように、該データビット信号を割当てる工程であって、それにより、送信期間の間で、任意の所与のサブチャネル上で発生するエラーにより影響されるエラー訂正記号の数を最小化する、工程と、
を包含する、方法。
(項目28) 上記エラー訂正記号の上記データビット信号を、サブチャネルに割当てるサブチャネルオーダを決定する工程をさらに包含する、項目27に記載の方法。
(項目29) 所与のサブチャネルにより実行され得るデータビット信号の数を調整する工程をさらに包含する、項目28に記載の方法。
(項目30) 上記データビット信号数を調整する工程が、上記所与のサブチャネルについて上記送信利得を調整する工程を包含する、項目29に記載の方法。
(項目31) 上記データビット信号数を調整する工程が、上記所与のサブチャネルについて、上記信号対雑音比を調整する工程を包含する、項目29に記載の方法。
(項目32) 上記オーダが、上記エラー訂正記号の上記ビットサイズおよび各サブチャネルが実行可能な上記データビット信号の数に基づく、項目28に記載の方法。
(項目33) 所与のサブチャネルにより実行され得るデータビット信号の数を調整する工程をさらに包含する、項目27に記載の方法。
(項目34) 上記データビット信号数を調整する工程が、上記所与のサブチャネルについての上記送信利得を調整する工程を包含する、項目33に記載の方法。
(項目35) 上記データビット信号数を調整する工程が、上記所与のサブチャネルについて、上記信号対雑音比を調整する工程を包含する、項目33に記載の方法。
(項目36) 上記割当て工程が多重キャリアトランシーバの初期化中に発生する、項目27に記載の方法。
(例示される実施形態の詳細な説明)
図1は本発明が有利に用いられ得るDSL通信システムを示す。図1に示されるように、電話局(「CO」)10が、電話加入者回線またはループ14によって遠隔電話加入者12(「CP:顧客敷地(Customer Premises)」)に接続される。典型的には、電話加入者回線14は、銅線対の撚りを含む;これは電話加入者または顧客と電話局との間の音声通信を行うための従来の媒体である。ほぼ4kHz(キロヘルツ)の帯域幅で音声通信を行なうように設計されるので、その用途はDSL技術により大きく拡張される。
図1は本発明が有利に用いられ得るDSL通信システムを示す。図1に示されるように、電話局(「CO」)10が、電話加入者回線またはループ14によって遠隔電話加入者12(「CP:顧客敷地(Customer Premises)」)に接続される。典型的には、電話加入者回線14は、銅線対の撚りを含む;これは電話加入者または顧客と電話局との間の音声通信を行うための従来の媒体である。ほぼ4kHz(キロヘルツ)の帯域幅で音声通信を行なうように設計されるので、その用途はDSL技術により大きく拡張される。
電話局は、デジタルデータを送信および受信するため、順にデジタルデータネットワーク(「DDN」)16に接続され、同様に、音声および他の低周波通信を送信および受信するため、公衆交換回路網(「PSTN」)18に接続される。デジタルデータネットワークはデジタル電話加入者回線アクセスマルチプレクサ(「DSLAM」)20を通じて電話局に接続され、一方で公衆交換回路網がローカルスイッチバンク22を通じて中央局に接続される。DSLAM20(または、スイッチ回線カード(switch line card)をイネーブルにするデータのような等価なもの)がADSLトランシーバユニット中央局(unit−central office)(「ATU−C」)26を通じてPOTS「スプリッタ」24に接続される。ローカルスイッチ20はまた、スプリッタに接続する。
スプリッタ24は、回線14から受信されたデータおよび音声(「POTS」)信号を分離する。回線14の電話加入者端で、スプリッタ30は同じ機能を実行する。特に、スプリッタ30は、回線14から送受機31、32のような適切なデバイスにPOTS信号を通過させ、デジタルデータ信号をADSLトランシーバユニット電話加入者(unit−subscriber)(「ATU−R」)34に通過させ、パーソナルコンピュータ(「PC」)36等のようなデータ利用デバイスに適用する。トランシーバ34は、PCそれ自身でカードとして有利に組み込まれ得、同様にトランシーバ26は、一般にマルチプレクサ20でカード回線(card line)として組み込まれる。
このアプローチでは、通信帯域幅全体が、帯域幅全体の各部分である多重チャネルに分けられる。各々のチャネルは各々のキャリア信号に関連する。あるトランシーバから各々チャネルを介して他のトランシーバに伝送されるデータは、各々のチャンネルに関連する各々のキャリアを用いて、各々のチャネルに変調される。チャネルの信号対雑音(「SNR」)の特性は異なるので、効率的にローディングされ得るデータの最大量はチャネル間で異なる。したがって、各「ビット割り当て表」40、42が、各データ伝送期間(transmission time period)で、各チャネル上で各チャネルが接続されるトランシーバに伝送し得る各ビット最大数を規定するように各トランシーバで保存される。
ビット割り当て表40、42が、初期プロセスの間に作製される。この初期プロセスは、各トランシーバによる各チャネルでの試験信号の他のトランシーバへの伝送および各チャネルの信号対雑音比(SNR)の測定を含むが。各トランシーバで受信される信号は測定され、所定のビット伝送エラーレート確率(bit transmission error rate probability)(例えば、伝送される107ビット当たり1ビットエラー)を超えることなくチャネルの伝送の際の測定されたSNRで、特定の回線を介して各チャネルにおけるトランシーバから他のトランシーバに伝送され得るビット最大数が決定される。特定のトランシーバ(例えば、26)により決定されるビット割り当て表(例えば、40)はデジタル電話加入者回線14を介して伝送され、本発明のこの実施形態に応じて他のトランシーバ(例えば、34)による使用のために他のトランシーバ(例えば、34)に伝送される。
トランシーバまたはモデム26、34のそれぞれが、各プロセッサ(図示せず)、リードオンリーおよびランダムアクセスメモリ(まとめて、それぞれ50、52という参照符号で呼ばれる)、ならびに送信機および受信機回路ブロック(図示せず)を含み、従来のバス回路(図示せず)を介して相互接続され、トランシーバ26、34が、本明細書中で説明される本発明に従って、DSL通信処理および様々な他の処理を実行できるように動作可能であると理解すべきである。これらのモデム26、34のリードオンリーおよびランダムアクセスメモリ50、52はモデムプロセッサで実行可能なプログラム符号命令を格納し、プロセッサにより実行される場合、モデムにこれらの処理を実行させる。メモリ50、52はまた、それぞれビット割り当て表40、42を格納する。
図2を参照すると、顧客敷地設備で用いられるビット割り当て表42の構築の一例がさらに詳細に示されてる。電話局で用いられる表40は、構築および動作において本質的に表42と同じであり、さらに説明はされない。カラム50で、表42がシステム1で利用可能な通信チャネルをチャネル数別にリストに記載する。全比率(full−rate)ADSLシステムは、それぞれ帯域幅4.1kHzのそのようなサブチャネルを256個まで有する。例えば、本発明の1実施形態で、アップストリーム通信(すなわち、顧客敷地から中央電話局へ)がチャネルの第1の組においてなされ、一方ダウンストリーム通信(中央電話局から顧客敷地へ)がチャネルの第2の、異なる組においてなされる。複数のチャネルは、モデム26、34の間の情報伝達に用いられ得るアップストリームとダウンストリーム通信の間に保護周波数帯を形成する。しかし、単純な説明図を目的とするので、12個のチャネルのみを図2の表42の一部に示す。
この構成の代替例として、両方のトランシーバによる送信および受信に同様のチャネルを使用してもよい。例えば、上流および下流の通信の両方ともが、チャネル1〜32を利用しデータを送信することができる。この代替例では、各通信方向について表42内に詳細な例がある。
行50中の各チャネル(「C」)について、フィールド52は通信機関またはモデム対の送信器によりチャネル上で送信され得、その対の受信器により受信され得るビット(「B」)の最大値を規定し、チャネル上で有効な状態に合致する(例えば、測定された信号対雑音比(SNR)、所望されるエラーレート確率、チャネルに割当てられた列54の対応する利得G1、G2等)。表42は、トランシーバ34がトランシーバ26へ「上流」を送信する際に用いられ得る各チャネルについて送信利得を用いるそれぞれの最大ビット割当てを特定し、トランシーバ34がトランシーバ26から送信を受信する際に用いられ得る各チャネルについて送信利得を用いる最大ビット割当ても特定する。トランシーバ26は対応表40を有し、この対応表40は表42の鏡像である。すなわち、トランシーバ34による送信について特定された最大ビット割当ておよび利得は、トランシーバ26による受信について、およびトランシーバ26による受信に相当してトランシーバ34による受信およびトランシーバ26による送信について特定された最大ビット割当ておよび利得と同様のものである。
本発明のこの実施形態において、実際のビットローディングは、列70、72、74および76を含む表62を用いて行われる。列70および72に対応する行は、シーケンスオーダ(列70に記載)を特定し、シーケンスオーダで、システム1の通信チャネル(列72に記載)が、リンク14を介して送信されるべきシリアル入力データビットストリーム100、200からのビットとしてロードされる。列74および76に対応する行は、各ビット数(列74に記載)を特定し、列72中に記載の各チャネルおよび各チャネルを介して各データビットを送信する際に用いられる各送信利得(列76に記載)にロードされる。つまり、トランシーバ26、34間の通信中、各トランシーバ26、34はそれぞれ、各連続入力ストリーム100、200に含まれるビットを他の送受信に送信する。データストリーム100は、DSLAM20を介してDDN16によりモデム26に提供される。つまりデータストリーム200はコンピュータ36からモデム34に提供される。これらの各連続データストリーム100、200は、非常に多くの連続データビット信号を含み、例えば、ストリーム100の場合、各FECC記号102、104、106、108、110、112等にマッピングされた連続データビット信号であり、ストリーム200の場合、各FECC記号202、204、206、208、210、212等にマッピングされた連続データビット信号である。各FECC記号は同一サイズである(例えば、1バイト)。各データ送信期間で、連続ビットストリーム100、200の各ビットは、シーケンスオーダ中に、表62に特定された各ビット数を用いて、各チャネルに割当ておよびロードされる。
例えば、少なくともチャネル1〜12が、トランシーバ26からトランシーバ34へのデータ通信に割当てられたと仮定した場合、第1のデータ送信期間で、表62の第1行で特定されるように、チャネル2はストリーム100の第1の8ビットを割当てられ、チャネル9はストリーム100の次の8ビットを割当てられる。その後、チャネル3はストリーム100の次の7ビットを割当てられる等である。ストリーム200からのビット信号は、同様の方法でトランシーバ34からトランシーバ26へのデータ送信用の、各チャネル(図示せず)に割当てられる(すなわち、列70中に特定されたシーケンスオーダに従って、列74中で特定された各ビット数である)。各トランシーバは、各チャネルに関連した各キャリア信号を有する各データビット信号を変調することにより、表60、62に割当てられるような各データビット信号をデータ送信用に割当てられた各チャネルを介して、各チャネルについて列76中で特定される各利得で送信する。
前記したように、トランシーバ26は、表62の鏡像である表60を有する。つまり、実際のビット割当て、(すなわち、列70および72の行中で特定されるような)チャネルビットローディングシーケンスオーダ、およびトランシーバ34により送信のために特定されたチャネル利得は、トランシーバ26による受信、対応してトランシーバ34による受信、ならびにトランシーバ26による送信で特定されるものと同様である。
表62において、各チャネルに割当てられた送信利得は、表42中の各チャネルへ特定された送信利得と同一である。また表62において、システム1中で通信利用可能なチャネルは、表42中のチャネルと同様であり、表62中で各チャネルに割当てられた各ビット数は、表42中の各チャネルに割当てられた各最大ビット数と等しい。表62と表42との間の重要な差は、列70および72で、列70および72は共に、データビットがチャネルにマッピングするオーダを特定する。トランシーバが表62を生成し、列70ならびに72を再オーダリングするのと同様のアルゴリズムを使用する場合、表62および表62の再オーダリングした列(すなわち、列70および72)は、初期化中にトランシーバ間で通信されるか、または各トランシーバにより表42から生成され得るかのいずれかである。
本発明の実施形態によると、表62の列70、72中で特定されるチャネルビットローディングシーケンスオーダは、データストリーム100、200の1より多くのの各記号に属するビット信号を割当てられる各チャネルの数(また、従ってチャネルに関したキャリア信号)が最小化される。より詳細には、表62において各データ送信期間で、各チャネルに割当てられた各ビット信号は、各単一記号のみに含まれる。
例えば、図4に描かれたストリーム100のデータビットが、第1の送信期間中に、表62の初期化に続いて送信され、次いで、表62の実際のビットローディングスキームによると、各記号が8ビットのサイズを有するという例示的目的を仮定した場合、チャネル2はストリーム100の第1の記号102の全てのビットを割当てられる。チャネル9はストリーム100の第2の記号104の全てのビットを割当てられる。チャネル3はストリーム100の第3の記号106の7ビットを割当てられ、ストリーム100の記号106の残りのビットはチャネル7に割当てられる。表62に特定されるビットローディングによると、各チャネルは、各データ送信期間中に各単一記号のみからビットを割当てられることを保証するように、チャネル6はストリーム100の第4の記号108の6ビットを割当てられ、第4の記号108の残りの2ビットはチャネル5に割当てられる等である。
当然ながら当業者が理解し得るように、記号のサイズ、および表42の列52、54中で特定される各チャネル利得において各チャネルを介して送信され得る最大ビット数に依存して、ビットおよび利得のこのような最大数を用いたチャネルビットローディングシーケンスオーダは存在せず、各チャネルが各データ送信期間中に各単一記号のみからビットを割当てられる。従って、各キャリアまたはチャネル送信利得G1、G2等および/またはSNRマージン(すなわち、所与のチャネルの実際のSNRが、所望のビットエラーレート確率で、チャネルに割当てられた複数のビットの送信に必要とされる最小SNRを超過する所定量)のうち1つ以上を調整する必要があり、結局、各チャネルが各データ送信期間中に各単一記号のみからビットを割当てられ得る様態で、各チャネル、または利得および/またはSNRマージン(チャネル上で有効な状態の前述のタイプ、所望のエラーレート確率等と一致する)に関するチャネルを介して送信可能なビットの最大数を変化させる。この結果を達成するために、チャネル送信利得および/またはSNRマージンが調整される量は、通信の初期化における「訓練」期間の一部として、トランシーバのメモリに取り出しかつ格納される情報に基づき、経験的に決定され得る。
例としては、ビット割り当て表42において、2、9と番号を付けられたキャリアが、それらに対しそれぞれ8ビットが割り当てられるのではなく、代わりに7および9ビットがそれぞれ割り当てられる場合を考える。この場合、各データ伝送期間の間に各チャネルが単一の各記号のみからビットを割り当てられるようにチャネルのローディングを順序付けるのは不可能である。異なるチャネル(例えば、G2とG9が異なる)伝送利得が、これらの利得に対応するこれらのチャネルに割り当てられるビット数を変えるように用いられる場合、この問題は解決され得る。例えば、たいていの場合、付加的な伝送利得3dBにより同じ所望のビットエラー比確率を有するチャネル上で付加的な1ビットの伝送が可能となる。したがって、G2がG2+3dBに増える場合、およびG9がG9−3dBと減る場合、これらのチャネルのビットエラー比確率を変えずにチャネル2および9がそれぞれ8ビット(元の表42にあるように)を搬送し得、それゆえ各チャネルが各データ伝送期間にそれぞれ単一の記号のみからビットに割り当てられるチャネルビットローディングシーケンスオーダの使用が可能になる。
あるいは、一定の利得調整および/またはSNRマージン調整(例えば、約3.4dB)がチャネルに適用され得、その調整がなければ各伝送期間に各々1つより多く記号からビットに割り当てられる。理想的には必ずしも必要でないが、システム1が適応可能な工業(industry)DSLチャネル伝送利得および当業者に周知であるパワーマージン(power margin)規格に応じて維持するのを保証するような方法でチャネル伝送利得および/またはSNRマージンが調整されるべきである。例えば、そのような規格は、ITU Standard G.992.2およびANSI Standard T.413に開示されており、これらの全体を本明細書中で参考として援用する。
当然のことながら、実際のビットローディング表60,62を決定する役目を果たすトランシーバのプロセッサは、1つ以上の記号からビットに割り当てられるチャネル数の最小化を最良に達成する上記の技術を任意に組合せて使用し得ることを認識すべきである。すなわち、通信の初期化の「試験」期間の間に、プロセッサは、チャネルビットローディングシーケンスオーダ、および/またはチャネル伝送利得および/またはSNR調整という点から徹底的に様々な可能性を探求し得、所定の最適化判定基準(例えば、SNRマージン調整がほぼ全てのチャネルにわたって等しく、所与の伝送期間に多重記号からビットに割り当てられるチャネル数が最小になるような最適化判定基準)に基いて通信の「最適な」結果を達成する。
本発明が例示的な実施形態および使用方法に関連して開示される一方で、それらの多くの代替例、改変例、および変形例が本発明から逸脱することなく可能であると理解されるべきである。例えば、システム1がスプリッタ24、30を含むように示されてるが、本願の所有者、Aware、Inc.of Bedford、Massachusetts、U.S.Aに共有に係る「Splitterless Multicarrier Modem」と題された、1998年10月9日(WO99/20027として公開された)に出願された同時係属中のPCT出願第PCT/US98/21442号の教示を適応および実行するように適切にシステム1が改変例される場合、スプリッタ24、30が代わりにシステム1から完全に取り除かれ得る。上記の同時係属中のPCT出願の開示全体が、本明細書で参考として援用される。
他の改変例もまた可能である。例えば、回線14を介して表42、62の両方を伝達するよりむしろ、第2の表62のみが伝達され得る。同様に、2つの表42、62の作成よりもむしろ、単一の表62のみが試験中にモデム34により作成される必要がある。したがって、本発明は、当業者に明らかであり、かつ上記の特許請求の範囲内に含まれるような代替例、改変例、および変形例全てを含むように意図される。
Claims (1)
- 多重キャリアデータを変調する方法であって、本願明細書に記載の方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10987698P | 1998-11-25 | 1998-11-25 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000584658A Division JP2002531010A (ja) | 1998-11-25 | 1999-11-23 | 多重キャリア通信におけるキャリア間でのビット割当て |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010141931A true JP2010141931A (ja) | 2010-06-24 |
Family
ID=22330032
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000584658A Ceased JP2002531010A (ja) | 1998-11-25 | 1999-11-23 | 多重キャリア通信におけるキャリア間でのビット割当て |
JP2010056580A Withdrawn JP2010141931A (ja) | 1998-11-25 | 2010-03-12 | 多重キャリア通信におけるキャリア間でのビット割当て |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000584658A Ceased JP2002531010A (ja) | 1998-11-25 | 1999-11-23 | 多重キャリア通信におけるキャリア間でのビット割当て |
Country Status (7)
Country | Link |
---|---|
EP (2) | EP2264932A2 (ja) |
JP (2) | JP2002531010A (ja) |
KR (1) | KR20010101081A (ja) |
AU (1) | AU754597B2 (ja) |
CA (1) | CA2350916C (ja) |
DE (1) | DE69918459D1 (ja) |
WO (1) | WO2000031940A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6870888B1 (en) | 1998-11-25 | 2005-03-22 | Aware, Inc. | Bit allocation among carriers in multicarrier communications |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4679227A (en) | 1985-05-20 | 1987-07-07 | Telebit Corporation | Ensemble modem structure for imperfect transmission media |
US5596604A (en) | 1993-08-17 | 1997-01-21 | Amati Communications Corporation | Multicarrier modulation transmission system with variable delay |
US5479477A (en) | 1994-03-03 | 1995-12-26 | Motorola, Inc. | Method and apparatus for assigning a control module to a communication resource in a dispatch radio communication system |
US5719883A (en) * | 1994-09-21 | 1998-02-17 | Lucent Technologies Inc. | Adaptive ARQ/FEC technique for multitone transmission |
US5495483A (en) * | 1995-01-26 | 1996-02-27 | Motorola, Inc. | Method and apparatus for allocating carrier channels |
US5852633A (en) * | 1996-06-07 | 1998-12-22 | Motorola, Inc. | Method for allocating data in a data communication system |
US5822372A (en) * | 1996-08-02 | 1998-10-13 | Motorola, Inc. | Multicarrier system using subchannel characteristics to implement different error rates within a data stream |
EP1021901B1 (en) | 1997-10-10 | 2009-11-25 | Daphimo Co. B.V., LLC | Splitterless multicarrier modem |
US9821442B2 (en) | 2015-10-19 | 2017-11-21 | Bryce Fastener Company, Inc. | Methods and apparatus for an enhanced driving bit |
US10610896B1 (en) | 2019-08-27 | 2020-04-07 | Albert Ben Currey | Hydraulic vibration generating device |
-
1999
- 1999-11-23 AU AU18292/00A patent/AU754597B2/en not_active Ceased
- 1999-11-23 CA CA002350916A patent/CA2350916C/en not_active Expired - Fee Related
- 1999-11-23 DE DE69918459T patent/DE69918459D1/de not_active Expired - Lifetime
- 1999-11-23 WO PCT/US1999/027798 patent/WO2000031940A1/en active IP Right Grant
- 1999-11-23 JP JP2000584658A patent/JP2002531010A/ja not_active Ceased
- 1999-11-23 EP EP10011993A patent/EP2264932A2/en not_active Withdrawn
- 1999-11-23 KR KR1020017006580A patent/KR20010101081A/ko not_active Application Discontinuation
- 1999-11-23 EP EP99961782A patent/EP1133858B1/en not_active Expired - Lifetime
-
2010
- 2010-03-12 JP JP2010056580A patent/JP2010141931A/ja not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
AU754597B2 (en) | 2002-11-21 |
EP1133858B1 (en) | 2004-06-30 |
AU1829200A (en) | 2000-06-13 |
WO2000031940B1 (en) | 2000-08-10 |
DE69918459D1 (de) | 2004-08-05 |
KR20010101081A (ko) | 2001-11-14 |
CA2350916C (en) | 2007-11-20 |
WO2000031940A1 (en) | 2000-06-02 |
JP2002531010A (ja) | 2002-09-17 |
EP2264932A2 (en) | 2010-12-22 |
CA2350916A1 (en) | 2000-06-02 |
EP1133858A2 (en) | 2001-09-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8218664B2 (en) | Bit allocation among carriers in multicarrier communications | |
US10148591B2 (en) | Method and multi-carrier transceiver with stored application profiles for supporting multiple applications | |
JP5995696B2 (ja) | レートをとぎれなく適合させるマルチキャリア変調システムおよび方法 | |
JP5525008B2 (ja) | 可変帯域多重キャリア通信用の適応ビット割り当て方法、多重キャリア伝送システム、及び装置 | |
US6801570B2 (en) | Intelligent rate option determination method applied to ADSL transceiver | |
JPH11313044A (ja) | マルチキャリヤデ―タ通信システム内に広範囲のユ―ザデ―タ速度を設ける方法および装置 | |
US20020080867A1 (en) | Robust signaling techniques in multicarrier systems | |
CA2643424C (en) | Multicarrier system with stored application profiles for supporting multiple applications | |
US6967997B2 (en) | Multi-carrier connection initialization and symbol transmission | |
JP2010141931A (ja) | 多重キャリア通信におけるキャリア間でのビット割当て | |
EP1453267A2 (en) | Bit allocation among carriers in multicarrier communications | |
CA2599805C (en) | Bit allocation among carriers in multicarrier communications | |
WO2002017584A2 (en) | Bit swapping and dynamic rate adjustment for multicarrier transmission in a digital subscriber line system | |
JP2001069116A (ja) | 通信装置および通信方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A072 | Dismissal of procedure [no reply to invitation to correct request for examination] |
Free format text: JAPANESE INTERMEDIATE CODE: A073 Effective date: 20110803 |
|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20110906 |