JP2010141201A - 化合物半導体基板および発光素子ならびに化合物半導体基板の製造方法および発光素子の製造方法 - Google Patents

Abstract

【課題】輝度およびライフ等の諸特性が優れた高品質の化合物半導体基板および発光素子ならびに化合物半導体基板の製造方法および発光素子の製造方法を提供する。
【解決手段】少なくとも、ＧａＡｓ基板上に（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰ（ただし、０＜ｘ＜１、０＜ｙ＜１）からなるダブルへテロ構造が形成された化合物半導体基板であって、前記ダブルへテロ構造を構成する各層は、前記ＧａＡｓ基板に対して、室温での格子不整合率が０％以上０．０２％以下であるように格子定数が整合され、かつ前記ＧａＡｓ基板のキャリア濃度が１〜２．５×１０^１８／ｃｍ^３であることを特徴とする化合物半導体基板。
【選択図】図１

Description

本発明は、化合物半導体基板および発光素子に関し、特には（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰ４元混晶からなるダブルへテロ構造が形成された化合物半導体基板および発光素子ならびに化合物半導体基板の製造方法および発光素子の製造方法に関するものである。

近年、例えば緑色から赤色の範囲にわたって比較的高輝度の発光が得られやすいことから、発光素子として、ＧａＡｓ基板上に（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰ（以下、単にＡｌＧａＩｎＰと記載することがある）４元混晶からなる発光層をエピタキシャル成長させた化合物半導体基板から製造されたものがよく利用されている。

しかしながら、このようにＡｌＧａＩｎＰ等のＧａＡｓと格子定数が異なる発光層をＧａＡｓ基板上に形成する場合、その格子定数の差が大きいほど、例えば発光素子の輝度やライフに与える影響は大きく、それらの諸特性が低下してしまっていた。また、化合物半導体基板に反りや転位が発生してしまうことがあった。

そこで、従来では、例えば特許文献１に開示されているように、ＡｌＧａＩｎＰをエピタキシャル成長させる時の温度において、ＡｌＧａＩｎＰとＧａＡｓとの格子定数が整合するようにＡｌＧａＩｎＰの組成を調整して発光層を形成する方法が行われていた。
また、ＧａＡｓからＡｌＧａＩｎＰの格子定数まで徐々に混晶率が変化する層を形成したり、不整合を緩和する層を形成したりすることにより、エピタキシャル成長させたＡｌＧａＩｎＰ層の格子定数をＧａＡｓの格子定数に近づける試みが行われていた。

しかしながら、このような従来のエピタキシャル成長温度における格子定数を考慮した製造方法や、ＡｌＧａＩｎＰとＧａＡｓとの格子定数の差を小さくするための層を間に形成する製造方法のみでは、製造された発光素子（化合物半導体基板）の輝度およびライフ等の諸特性が不安定であったり、必ずしも満足する結果が得られていなかった。

また、ＧａＰ窓層のキャリア濃度を調整（高濃度としない）することで、このような不安定性を抑えてきたが、この手法には限界があった。

特開平９−１８６３６０号公報

本発明は、このような問題点に鑑みてなされたもので、輝度およびライフ等の諸特性が優れた高品質の化合物半導体基板および発光素子ならびに化合物半導体基板の製造方法および発光素子の製造方法を提供することを目的とする。

上記目的を達成するため、本発明は、少なくとも、ＧａＡｓ基板上に（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰ（ただし、０＜ｘ＜１、０＜ｙ＜１）からなるダブルへテロ構造が形成された化合物半導体基板であって、前記ダブルへテロ構造を構成する各層は、前記ＧａＡｓ基板に対して、室温での格子不整合率が０％以上０．０２％以下であるように格子定数が整合され、かつ前記ＧａＡｓ基板のキャリア濃度が１〜２．５×１０^１８／ｃｍ^３であることを特徴とする化合物半導体基板を提供する（請求項１）。

このように、ダブルへテロ構造を構成する各層が、ＧａＡｓ基板に対して、室温での格子不整合率が０％以上０．０２％以下であるように格子定数が整合された化合物半導体基板であれば、室温においてＧａＡｓとＡｌＧａＩｎＰとの格子定数の差を極めて小さくすることができ、上記格子定数の差を要因とする基板の輝度やライフ等の諸特性への影響を効果的に抑制することが可能である。本発明のように、室温で上記の範囲内に格子定数を整合させることにより、より高輝度で、かつ寿命がより長い化合物半導体基板とすることができる。
また、ＧａＡｓ基板のキャリア濃度を１〜２．５×１０^１８／ｃｍ^３とすることによって、化合物半導体基板の反りを所定の範囲に制御でき、後に発光素子等を形成する際にハンドリングを容易なものとすることができる。

このとき、前記ダブルへテロ構造を構成する各層と前記ＧａＡｓ基板との格子不整合率が０％以上０．０２％以下であるように格子定数が整合されている室温は、２５℃とすることができる（請求項２）。
このように、ダブルへテロ構造を構成する各層とＧａＡｓ基板との格子不整合率が０％以上０．０２％以下であるように格子定数が整合されている室温が２５℃であれば、十分に高品質で長寿命の化合物半導体基板とすることができる。

また、前記ＧａＡｓ基板は、導電型がｎ型であることが好ましい（請求項３）。
このように、ＧａＡｓ基板の導電型がｎ型であれば、高輝度発光素子として一般的に用いられる化合物半導体基板とすることができる。

そして、前記化合物半導体基板の反りの大きさが、−５０〜−４００μｍであることが好ましい（請求項４）。
このように、反りの大きさが−５０〜−４００μｍの化合物半導体基板であれば、例えば発光素子を作製する際のハンドリングが困難になることを強く抑制することができ、従って素子作製の際の生産性が低下することを強く抑制することができる。

更に、上記の化合物半導体基板から製造された発光素子であれば（請求項５）、発光層のダブルへテロ構造を構成する各層と、ＧａＡｓ基板との室温での格子定数の差が極めて小さく、格子定数の差を要因とする影響を抑制し、輝度やライフ等の諸特性が優れた発光素子とすることができる。

また、本発明では、少なくとも、ＧａＡｓ基板上に（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰ（ただし、０＜ｘ＜１、０＜ｙ＜１）からなるダブルへテロ構造が形成された化合物半導体基板を製造する方法であって、前記ＧａＡｓ基板にキャリア濃度が１〜２．５×１０^１８／ｃｍ^３のものを用い、かつ前記ダブルへテロ構造を構成する各層を、前記ＧａＡｓ基板に対して、室温で格子不整合率が０％以上０．０２％以下で格子定数が整合するように、前記ｘおよびｙを調整して（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰをエピタキシャル成長させて形成させることを特徴とする化合物半導体基板の製造方法を提供する（請求項６）。

このように、発光層であるダブルへテロ構造を構成する各層を、ＧａＡｓ基板に対して、室温で格子不整合率が０％以上０．０２％以下で格子定数が整合するように、ｘおよびｙを調整して（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰをエピタキシャル成長させることによって形成すれば、ＧａＡｓとＡｌＧａＩｎＰとの室温における格子定数の差を極めて小さくすることができ、上記格子定数の差を要因とする影響を効果的に抑制し、より高輝度かつ長寿命の化合物半導体基板を得ることができる。
また、キャリア濃度が１〜２．５×１０^１８／ｃｍ^３のＧａＡｓ基板を用いることによって、製造された化合物半導体基板の反りの大きさが、素子形成の際に扱いが困難となる程度になることを抑制することができ、つまり扱いが容易な化合物半導体基板とすることができる。

このとき、前記ｘおよびｙの調整は、ＧａＡｓの格子定数をｓ_ｒｏｏｍ、（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰの格子定数をａ_ｒｏｏｍとしたときに、格子不整合率（ａ_ｒｏｏｍ−ｓ_ｒｏｏｍ）／ｓ_ｒｏｏｍ×１００［％］が、０以上０．０２以下となるように調整・算出して行うことができる（請求項７）。
このように、ｘおよびｙの調整を、ＧａＡｓの格子定数をｓ_ｒｏｏｍ、（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰの格子定数をａ_ｒｏｏｍとしたときに、格子不整合率（ａ_ｒｏｏｍ−ｓ_ｒｏｏｍ）／ｓ_ｒｏｏｍ×１００［％］が、０以上０．０２以下となるように調整・算出して行うことができ、所望のＡｌＧａＩｎＰの組成を簡便に得ることができる。

また、前記（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰのエピタキシャル成長を、ＭＯＶＰＥ法により行うことができる（請求項８）。
このように、（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰのエピタキシャル成長をＭＯＶＰＥ法により行うことができ、所望の組成のＡｌＧａＩｎＰをエピタキシャル成長させることが可能である。

このとき、前記ダブルへテロ構造を構成する各層と前記ＧａＡｓ基板との格子不整合率が０％以上０．０２％以下で格子定数が整合する室温を、２５℃とすることができる（請求項９）。
このように、ダブルへテロ構造を構成する各層とＧａＡｓ基板との格子不整合率が０％以上０．０２％以下で格子定数が整合する室温を２５℃とすることにより、十分に高品質で長寿命の化合物半導体基板を得ることができる。

そして、前記ＧａＡｓ基板に、導電型がｎ型のものを用いることが好ましい（請求項１０）。
このように、ＧａＡｓ基板の導電型をｎ型とすることによって、高輝度発光素子として一般的な化合物半導体基板とすることができる。

更に、前記化合物半導体基板の反りの大きさを、−５０〜−４００μｍとすることが好ましい（請求項１１）。
このように、作製された化合物半導体基板の反りの大きさが−５０〜−４００μｍであれば、作製された化合物半導体基板を用いて素子を製造する際に基板の搬送などが困難になることを抑制することができる。

また、上記の化合物半導体基板の製造方法により製造された化合物半導体基板から発光素子を製造する方法であれば（請求項１２）、発光層のダブルへテロ構造を構成する各層と、ＧａＡｓ基板との室温での格子定数の差が極めて小さく、格子定数の差による影響を抑制して、輝度やライフ等の諸特性が優れた発光素子を得ることができる。

このように、本発明によって、ＧａＡｓ基板とＡｌＧａＩｎＰとの室温での格子定数の差を極めて小さくして上記格子定数の差を要因とする諸特性への影響を効果的に抑制し、またキャリア濃度が１〜２．５×１０^１８／ｃｍ^３のＧａＡｓ基板を用いることにより、化合物半導体基板の反りを小さなものとすることができ、従って、輝度がより高く、ライフがより長い高品質の化合物半導体基板および発光素子を得ることが可能である。

以下、本発明について実施の形態を説明するが、本発明はこれらに限定されるものではない。
発光層として、ダブルへテロ構造を構成するＡｌＧａＩｎＰの各層をＧａＡｓ基板上に形成する場合、従来では、例えば、このＧａＡｓとＡｌＧａＩｎＰとの格子定数との差を小さくするため、これらの間に緩和層を形成する方法が行われていた。

また、他の方法として、ＡｌＧａＩｎＰをエピタキシャル成長させるときの温度（例えば、６５０〜８００℃程度）において、ＡｌＧａＩｎＰとＧａＡｓとの格子定数が整合するように、ＡｌＧａＩｎＰの組成を調整してＡｌＧａＩｎＰのエピタキシャル成長が行われていた。
化合物半導体基板（発光素子）での反りや転位を効果的に防止するためにも、エピタキシャル成長温度で格子定数を整合させることが当然とされていた。

しかしながら、これらの従来の方法では、得られた化合物半導体基板（発光素子）の輝度やライフ等の諸特性が低下してしまい、十分に良好な特性を得ることができなかった。

そこで、本発明者らが、上記化合物半導体基板および発光素子について鋭意研究を重ねたところ、室温においてＧａＡｓとＡｌＧａＩｎＰの格子定数を整合させたものであり、かつ、その格子定数の整合が、格子不整合率が０％以上０．０２％以下の極めて小さい値となるよう形成されたものであれば、上記諸特性が低下するのを効果的に防止することができることを発見した。

上述したように、従来では、ＧａＡｓとＡｌＧａＩｎＰの格子定数を整合させるにあたり、また、転位が増加すると輝度やライフの特性が低下すると信じられていたため、その転位の発生の防止や、あるいは反りが生じるのを効果的に防ぐために、ＡｌＧａＩｎＰのエピタキシャル成長時の温度において格子定数が整合されるようなＡｌＧａＩｎＰの組成でエピタキシャル成長させるのが常識であった。

しかし、本発明者らは、まず、転位の発生は、実際は上記特性に余り影響を及ぼすものではなく、割れの発生は、加工方法を工夫することによって十分防止できることを見出した。
そして、さらに、輝度やライフ等のより優れた化合物半導体基板および発光素子を得るには、従来のようにエピタキシャル成長時の温度に基づくのではなく、室温においてＧａＡｓとＡｌＧａＩｎＰとの格子不整合率が０％以上０．０２％以下となるようなＡｌＧａＩｎＰの組成でエピタキシャル成長させることが重要であることを見出した。

しかし、上述の範囲で格子整合させて作製した化合物半導体基板に反りが発生することがあり、発光素子形成の際に扱いが難しいことがあるという問題が発生した。
そこでこの反りを抑制するために更に鋭意研究を重ねたところ、反りの大きさはＧａＡｓ基板のキャリア濃度に関係があることが判った。
そしてＧａＡｓ基板のキャリア濃度と化合物半導体基板の反りの大きさの関係を調査するために、ＧａＡｓ基板のキャリア濃度を１×１０^１７〜３×１０^１８／ｃｍ^３と変化させて化合物半導体基板を作製してその反りの大きさを測定して関係を調査した結果、図３に示すように、ＧａＡｓ基板のキャリア濃度が１〜２．５×１０^１８／ｃｍ^３の間である場合、そのＧａＡｓ基板上に形成した化合物半導体基板の反りの大きさが、実用上問題となることがない０〜−４００μｍの範囲にほぼ収まり、キャリア濃度が１×１０^１８／ｃｍ^３より小さい場合は化合物半導体基板の反りの大きさが−４００μｍを超え、またキャリア濃度が２．５×１０^１８／ｃｍ^３より大きい場合、化合物半導体基板の反りの大きさが０μｍを超えて反対側に反ることを見出し、以上の知見から本発明を完成させた。

以下では、本発明の実施の形態について図を参照して具体的に説明をする。
図１に、本発明の化合物半導体基板の例を示す。
図１（ａ）に示すように、本発明の化合物半導体基板１は、例えば、ＧａＡｓ基板２、バッファ層７、ダブルへテロ構造３、および電流拡散層８とで構成されている。
上記ダブルへテロ構造３は、少なくとも下クラッド層４、活性層５、上クラッド層６で構成された発光層であり、それぞれの層は（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰからなっている。

ここで、この（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰからなるダブルへテロ構造３を構成する各層４、５、６は、いずれもＧａＡｓ基板２に対して、室温における格子不整合率が０％以上０．０２％以下となるように格子定数が整合されている。

すなわち、ＧａＡｓ基板２と、ダブルへテロ構造３を構成する各層４、５、６とでは、室温における格子定数の差が極めて小さいものとなっている。したがって、これらの層における格子定数の差が引き起こす化合物半導体基板１の諸特性への影響を十分に抑制することができるため、特性が低下しにくくなり、高い特性を有するものとすることが可能である。

これは、従来の化合物半導体基板のように、ＡｌＧａＩｎＰのエピタキシャル成長温度に合わせて格子定数を整合させたものよりも、むしろ室温で格子整合しており、これによって現実の使用において特性が低下するのをより効果的に防ぐことができ、従来よりも一層高品質の化合物半導体基板となる。

また、本発明の化合物半導体基板１において、ＧａＡｓ基板２のキャリア濃度を１〜２．５×１０^１８／ｃｍ^３とする。
このようにＧａＡｓ基板のキャリア濃度が１〜２．５×１０^１８／ｃｍ^３であれば、化合物半導体基板の反りを小さなものとすることができ、発光素子等を製造する際のハンドリングを容易なものとすることができる。
より望ましくは、ＧａＡｓ基板のキャリア濃度を１〜１．５×１０^１８／ｃｍ^３とすることがよい。このようなキャリア濃度範囲のＧａＡｓ基板を用いた化合物半導体基板であれば、バラツキが少なくより反りの小さな化合物半導体基板とすることができる。

また、上記ダブルへテロ構造３とＧａＡｓ基板２との間にバッファ層７を設けることにより、ＧａＡｓ基板２から不純物が拡散するのを効果的に防止することができるし、結晶欠陥による影響をより十分に除くことが可能である。

そして、上記ダブルへテロ構造３の上クラッド層６の上には、電流拡散層８が形成されている。このような電流拡散層８を形成したものであれば、電極１２（図２参照）からの電流を拡散させることができるため、電極１２の直下近傍だけでなく、広い範囲で効率良く発光させることが可能である。このような電流拡散層８の材質としては、例えばＧａＰが挙げられるが、特に限定されず、その都度適切な材質を選択することができる。

なお、上記では、図１（ａ）に示すような、ＧａＡｓ基板２、バッファ層７、ダブルへテロ構造３、電流拡散層８のみから構成された化合物半導体基板１を例に挙げて説明したが、本発明の化合物半導体基板１は、当然この形態に限定されるものではない。
例えば、図１（ｂ）に示すように、発光層からＧａＡｓ基板２の方へ向かった光を有効に取り出すために、ダブルへテロ構造３とバッファ層７との間にＤＢＲ層９が形成された化合物半導体基板１’としても良い。このようにして、ダブルへテロ構造３において発光された光をさらに効率良く取り出すことが可能である。
この他、電流拡散層８と上クラッド層６との間に、更なる電流の拡散層（不図示）が形成されたものであっても良い。このような更なる電流の拡散層によって、輝度等の特性がより向上されたものとすることができる。

また、例えばドーパントの種類、層の厚さ等、上記の各層における条件も特に限定されるものではなく、所望の特性が得られるように適宜調整して形成されたものとすることができる。
上述したように、化合物半導体基板１の厚さが厚いものであれば、より反りや割れの発生を有効に防止することができるので、これを考慮して各層の厚さを調整したものとすることができる（例えば、基板全体の厚さが２００から５００μｍ程度になるように調整されたもの）。
また、それらを防止するための加工等が施されたものであっても良い。

そして化合物半導体基板の反りを−５０〜−４００μｍとすることができる。
このように、化合物半導体基板の反りの大きさを上述の範囲とすることによって、例えば発光素子をその上に製造する際のダイシング工程や各工程間の移送の際のハンドリングを容易に行うことができるものとすることができる。

ここで、本発明における反りの＋−について説明する。
本発明において、化合物半導体基板の反りの±方向は、図５（ａ）に示すように、ＧａＡｓ基板２側が凸、つまりバッファ層７・ダブルヘテロ構造３・電流拡散層８側に凹の場合を−、図５（ｂ）に示すように、ＧａＡｓ基板２側が凹、つまりバッファ層７・ダブルヘテロ構造３・電流拡散層８側に凸の場合を＋とする。
つまり、上述の化合物半導体基板の反りを−５０〜−４００μｍとするとは、ＧａＡｓ基板の基板内周部が基板外周部に比べて５０〜４００μｍ下に凸となるようにすることを表すものである。

なお、ここでいう室温とは２５℃を示すが、この２５℃に限定されるものではない。例えば６５０〜８００℃程度といったＡｌＧａＩｎＰのエピタキシャル成長を行うときのような高温の範囲でなければ良い。したがって、例えば１５〜３５℃程度の範囲とすることもできる。

また、図２に示すように、本発明の発光素子１０は、上記のような化合物半導体基板１に、さらにコンタクト層１１および電極１２、１３が形成され、ダイシング工程等を経て素子化されたものである。
上述したように、この発光素子１０は、ダブルへテロ構造３を構成し、ＡｌＧａＩｎＰからなる各層４、５、６が、ＧａＡｓ基板２に対し、室温での格子不整合率が０％以上０．０２％以下となるように形成されており、これらの層の格子定数の差が極めて小さく、特性を低下させる影響を抑えることができ、そのため輝度やライフ特性が優れたものである。

次に、上述したような本発明の化合物半導体基板１の製造方法について説明する。
まず、ＧａＡｓ基板２を用意する。このＧａＡｓ基板２は、その厚さやドーパントの種類等、特に限定されず、所望の化合物半導体基板１を得られるよう適宜選択することができる。
しかし、キャリア濃度は、１〜２．５×１０^１８／ｃｍ^３とする。
これは、製造された化合物半導体基板の反りの大きさを、後に素子を作製する際の扱いが難しくなるような大きさになることを抑制するためである。また、電流拡散層を厚く（３０μｍ以上）形成させた場合であってもライフなどの素子としての特性が悪化することを防止するためである。

ここでＧａＡｓ基板の導電型をｎ型とすることができる。
このように、ＧａＡｓ基板１の導電型をｎ型とすることで、高輝度発光素子として一般的な化合物半導体基板とすることができる。

そして、このＧａＡｓ基板２の上に、バッファ層７をエピタキシャル成長させる。このようなバッファ層７を、後述のダブルへテロ構造３にさきがけて形成しておくことにより、転位の発生をより抑制することができるとともに、例えばＧａＡｓ基板２からの不純物の拡散を効果的に防止等することができ有効である。但し、本発明ではこのバッファ層の形成は任意である。

さらに、このバッファ層７の上に、発光層となるダブルへテロ構造３を形成する。上述したように、このダブルへテロ構造３は、下クラッド層４、活性層５、上クラッド層６で構成されており、各層は、いずれも（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰから成っている。
本発明の製造方法では、ＧａＡｓ基板２に対して、室温（例えば２５℃）で格子不整合率が０％以上０．０２％以下で格子定数が整合するように、この（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰのｘおよびｙの値を調整して（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰをエピタキシャル成長させて、上記各層４、５、６を形成する。

ここで、上記ｘおよびｙの調整方法について、より具体的に説明する。
これらｘおよびｙの調整方法としては、例えば、以下のように、ＧａＡｓおよび（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰの室温における格子定数を比較し、これらが整合するようにｘおよびｙを算出等により選定することによって行うことができる。なお、（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰの室温における格子定数は、表１に示すような既知の結晶の格子定数（室温）を用いることによって、以下のようにして推測することができる。

上記（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰの組成式を変形すると、Ａｌ_ｘｙＧａ_{（１−ｘ）ｙ}Ｉｎ_{（１−ｙ）}Ｐとなる。したがって、この４元混晶は表１に示すＡｌＰ、ＧａＰ、ＩｎＰを、それぞれｘｙ、（１−ｘ）ｙ、（１−ｙ）ずつ含むため、室温における（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰの格子定数ａ_ｒｏｏｍは、
ａ_ｒｏｏｍ＝０．５４６２５ｘｙ＋０．５４５１２（１−ｘ）ｙ＋０．５８６８８（１−ｙ）［ｎｍ］・・・・・・（１）
と表すことができる。
一方で、室温におけるＧａＡｓの格子定数をｓ_ｒｏｏｍとすると、表１に示すように、
ｓ_ｒｏｏｍ＝０．５６５３２５［ｎｍ］・・・・・・（２）
である。

また、（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰとＧａＡｓの室温における格子不整合率Δａ_ｒｏｏｍを以下の式で表す。
Δａ_ｒｏｏｍ＝（ａ_ｒｏｏｍ−ｓ_ｒｏｏｍ）／ｓ_ｒｏｏｍ×１００［％］・・・・・・（３）
そして、本発明の製造方法では、上記（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰとＧａＡｓの室温における格子不整合率Δａ_ｒｏｏｍが０％以上０．０２％以下になるようにするので、
０≦Δａ_ｒｏｏｍ≦０．０２［％］・・・・・・（４）
となる。

ここで、Ａｌの混晶比はＡｌＧａＩｎＰ４元混晶のバンドギャップエネルギーを決めるので、まず、目標とする発光波長に対応する活性層５のＡｌ混晶比ｘを選定する。
また、クラッド層４、６においては、発光に対して吸収体として作用せず、キャリアを閉じ込められるように、活性層のバンドギャップエネルギーよりも大きくする必要があり、例えば０．１ｅＶ以上大きくすると良い。
したがって、目標とする発光波長に対する活性層およびクラッド層のＡｌ混晶比ｘ、バンドギャップエネルギーＥｇの組み合わせは、例えば、目標発光波長が６２０ｎｍのとき、これに対する活性層のＡｌ混晶比ｘ＝０．１７、バンドギャップエネルギーＥｇ＝２．００であり、クラッド層ではＡｌ混晶比ｘ≧０．７、バンドギャップエネルギーＥｇ＝２．２８のような組み合わせとすることができる。当然、この組み合わせのみに限定されるものではなく、その都度選定することができる。

このようにして目標とする発光波長をもとに選定したｘの値と、上記（１）〜（４）式によって、ｙの値を算出して選定することができる。
そして、上記のようにして選定されたｘおよびｙの組み合わせによる組成で、ダブルへテロ構造３を構成する下クラッド層４、活性層５、上クラッド層６のＡｌ_ｘｙＧａ_{（１−ｘ）ｙ}Ｉｎ_{（１−ｙ）}Ｐを、順次エピタキシャル成長する。

また、上記例では室温を２５℃とし、この２５℃における各結晶の格子定数を表１に挙げて用いたが、これに限定されない。例えば２０℃、３０℃、あるいは３５℃等における（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰ等の格子定数を求めるのであれば、特許文献１に開示されているように、さらに各結晶の線膨張係数を考慮することにより、新たにｘおよびｙの値を調整し、（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰの格子定数を得ることができる。

次に、上述したように、例えば上クラッド層６の上には、電流を十分に拡散させて、より広い範囲で効率良く発光させるために、電流拡散層８を形成することができる。
また、この電流拡散層８と上クラッド層６との間に、更なる電流の拡散層を形成することもできる。このような更なる電流の拡散層を更に形成することによって、より輝度等の特性を向上することが可能になる。

なお、上記のＧａＡｓ基板２の上に形成するバッファ層７、下クラッド層４、活性層５、上クラッド層６、電流拡散層８等の形成方法は特に限定されないが、例えば従来と同様にして、ＭＯＶＰＥ法等によってエピタキシャル成長して形成することができる。各層の形成のときに使用する装置も、従来と同様の装置を用いることができる。
そして、その各層の厚さやドーパントの種類、濃度、あるいは形成時の温度や時間といった形成条件も特に限定されることなく、常温で格子整合する所望の化合物半導体基板が得られるよう適宜設定することができる。

このとき、前述したように、化合物半導体基板１に反りや割れが生じるのをより確実に防ぐために、化合物半導体基板１が十分な厚さを持つように各層の形成条件を設定すると良い。また、化合物半導体基板１を加工する際に、加工方法を工夫することによっても、割れの発生を抑制することができる。
上述したように、例えば基板全体が２００から５００μｍの厚さになるように、ＧａＡｓ基板２の厚さや電流拡散層８等の厚さを調整することが望ましい。

また、製造された化合物半導体基板の反りを−５０〜−４００μｍとすることができる。
このように、反りの大きさを−５０〜−４００μｍとすることで、後工程、例えば発光素子を製造する際のハンドリングを容易なものとすることができる。

以上のような製造方法によって、目標とする発光波長を有する光を取り出すことができ、かつ、輝度やライフ等の特性が優れた化合物半導体基板１を製造することができる。
そして、このようにして得られた化合物半導体基板１のさらに上にコンタクト層１１および電極１２を形成し、また、ＧａＡｓ基板１側にも電極１３を形成して、ダイシング等の工程を施して素子化することによって、本発明の発光素子１０を得ることができる。

以下、本発明の実施例および比較例をあげてさらに詳細に説明するが、本発明はこれに限定されない。
（実施例１、２）
ＧａＡｓ基板上にダブルへテロ構造等を形成し、後述する表２に示す組成を有する図２に示すような本発明の発光素子を２種類（各々実施例１，２）製造して輝度およびライフの特性について測定を行った。
まず、厚さ２５０μｍ、面方位（１００）１５度ｏｆｆ、シリコンドープ（キャリア濃度１×１０^１８／ｃｍ^３）のｎ型ＧａＡｓ基板を用意した。
このＧａＡｓ基板上にＭＯＶＰＥ法によって、シリコンドープ（キャリア濃度１×１０^１８／ｃｍ^３）、厚さ０．５μｍのＧａＡｓバッファ層をエピタキシャル成長させた。

次に、（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰから成るダブルへテロ構造をＭＯＶＰＥ法によってエピタキシャル成長させた。
このとき、まず、発光波長が（６２０ｎｍ）となるように、活性層のバンドギャップエネルギーからｘの値を選定し、さらに本発明における室温での格子不整合率の範囲から、前述の式（１）〜（４）を用いてｙの値を算出し選定した。
このようにしてｘおよびｙを調整して選定された活性層、下クラッド層および上クラッド層の（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰの具体的な組成を表２に示す。

そして、ＭＯＶＰＥ工程における各原料ガスの混合割合を調整することにより、表２に示すような組成の活性層、下クラッド層および上クラッド層をバッファ層の上に順次形成した。
なお、原料ガスには、ＴＭＡｌ、ＴＭＧａ、ＴＭＩｎ、Ｃｐ_２Ｍｇ（又はＤＥＺｎ）、アルシン、ホスフィン、モノシランを用いた。また、炉内圧力を２００ｈＰａ以下に減圧して行い、エピタキシャル成長温度は７００℃とした。

また、活性層はノンドープで厚さ１μｍ、下クラッド層はシリコンドープ（キャリア濃度５×１０^１７／ｃｍ^３）で厚さ２μｍ、上クラッド層はマグネシウムドープ（キャリア濃度１×１０^１７／ｃｍ^３）で厚さ２μｍとした。

以上のようにしてダブルへテロ構造を形成した後、この上にｐ型ＧａＰをＭＯＶＰＥ法により形成した。
さらに、ＨＶＰＥ法によって電流拡散層としてｐ型ＧａＰ層をエピタキシャル成長した。
このｐ型ＧａＰ層は、亜鉛ドープ（キャリア濃度１×１０^１８／ｃｍ^３）で厚さは５０μｍとした。

この後、（Ａｕ−Ｂｅ）／Ａｕを蒸着してオーミック電極を形成した。また、ＧａＡｓ基板側にも（Ａｕ−Ｇｅ）／Ａｕを蒸着してオーミック電極を形成し、ダイシング等の工程を経て、チップサイズ２５０μｍの本発明の発光素子を製造した。

このようにして製造された本発明の発光素子に対し、輝度およびライフの特性を測定した。測定時の温度は８５℃、湿度は４５％とし、電流２０ｍＡでの発光出力を測定し、また、５０ｍＡ以上の電流を１００時間通電させた後に再度発光出力を測定し、残光率（ライフ）を算出した。後述する比較例１〜４の測定結果とともに、この実施例１、２での測定結果を表３に示す。
なお、表３に示すように、輝度は実施例１で測定された値を基準として相対値で表した。

また、２結晶Ｘ線回折法により、実施例１における上記ダブルへテロ構造の活性層およびＧａＡｓ基板の格子定数を測定しておいた結果も表３に示す。
測定用のＸ線として波長λ＝１．５４０５ÅのＣｕＫα１線を用い、ＧａＡｓ基板とＡｌＧａＩｎＰ活性層の（４００）面でのブラッグ角ω、ω’を測定し、ＧａＡｓ基板の回折ピークに対するＡｌＧａＩｎＰ活性層の回折ピークとの差Δω（＝ω’−ω）を求めた。
なお、このΔωから、ブラッグの反射条件から導き出される以下の（５）式により、格子定数の差Δｄを求め、格子定数および格子不整合率を算出することができる。
Δｄ＝ｄ’−ｄ＝−（λ／２）・（ｃｏｓω／ｓｉｎ^２ω）・Δω……（５）
ここで、ｄ、ｄ’は、それぞれＧａＡｓ基板、ＡｌＧａＩｎＰ活性層の格子定数である。

（比較例１、２）
上述の表２に示すような（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰとＧａＡｓの室温での格子不整合率が０．０２％を越えるように（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰの組成を変えた他は、実施例１、２と同様の手順で発光素子を計２種類（各々比較例１，２）製造し、実施例１、２と同様の特性の測定を行った。
表２、表３に、各例における（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰの組成や特性の測定結果を示す。
なお、比較例１（Δω＝−１００”）は、従来の製造方法のように、エピタキシャル成長温度（７００℃）においてＡｌＧａＩｎＰとＧａＡｓの格子定数が整合するような組成でＡｌＧａＩｎＰをエピタキシャル成長して製造したものである。

ここで、格子定数について述べると、実際に２結晶Ｘ線回折法による測定された活性層の格子定数（表３参照）と、予め（１）〜（４）式等によりエピタキシャル成長前に設定していた組成における格子定数とは一致していた。

次に、表２、表３に示す実施例１、２、比較例１、２を比較する。
輝度について、実施例１、２の本発明の発光素子のように、２結晶Ｘ線回折法を用いて測定されたΔωが０〜−５０”のとき、すなわち、格子不整合率が０％以上０．０２％以下のとき、輝度（実施例１に対する相対出力）を維持できることが判る。
なお、表３は活性層における室温での格子不整合率を示したものだが、実施例１、２において、下クラッド層および上クラッド層における格子不整合率もまた、本発明の格子不整合率の範囲内であった。

一方、比較例１、２のように、Δωが−５０”よりも小さな値（マイナス側に大きな値）になると、すなわち格子不整合率が０．０２％を越えると、輝度の高さは維持できたものの、残光率が悪くなっていくことが判る。

また、ライフについて、実施例１、２では５０ｍＡで１００時間通電し続けた後でも、残光率は９０％以上を維持できている。
一方比較例１、２では、残光率が９０％よりも低くなってしまっており、実施例１、２の本発明の発光素子のほうが、比較例１、２の従来の発光素子よりも、よりライフ特性が優れていることが判る。

（比較例３、４）
上述の表２に示すような（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰの組成を変えた他は、実施例１、２と同様の手順で発光素子を計２種類（各々比較例３，４）製造し、実施例１、２と同様の特性の測定を行った。
表２、表３に、各例における（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰの組成や特性の測定結果を示す。
表３に示すように、実施例１、２、比較例１、２とは異なり、Δωが正の値、すなわち、２結晶Ｘ線回折法において、エピタキシャル成長したＡｌＧａＩｎＰにおけるブラッグ角ω’の方が、ＧａＡｓ基板におけるブラッグ角ωよりも大きくなるような組成で製造した。

このようにΔωが正となるように製造された発光素子の場合、ミスフィット転位が著しく顕在化してしまい、ライフ等に与える影響が極度に大きくなってしまう。したがって、このような発光素子は輝度や特にライフの特性が悪く、製品として使用することが難しい。なお、上記の理由から、通常、このようにΔωが正となるようにＡｌＧａＩｎＰがエピタキシャル成長された発光素子が製造されることはない。

（実施例３、比較例５、６）
ＧａＡｓ基板のキャリア濃度を２×１０^１８／ｃｍ^３（実施例３）、７．５×１０^１７／ｃｍ^３（比較例５）、３×１０^１８／ｃｍ^３（比較例６）とした他は実施例１と同様の条件で化合物半導体基板を製造し、その反りの大きさを評価した。その後同様に発光素子を製造し、実施例１と同様の特性の測定を行い、通電時間に対する残光率（発光強度）の算出を行った。その結果を図４に示す。

実施例３の化合物半導体基板の反りの大きさは−１００μｍであり、−５００μｍの比較例５や１００μｍの比較例６と異なり、実用上問題ない水準であることが判った。
また図４に示すように、ＧａＡｓ基板のキャリア濃度を２×１０^１８／ｃｍ^３である実施例３の化合物半導体基板から作製された発光素子は、１００ｈｒ通電後の残効率が９０％であり、共に６０％前後と劣化が激しい比較例５、６に比べ、十分に安定した発光素子であることがわかった。

以上のように、本発明のように、キャリア濃度が１〜２．５×１０^１８／ｃｍ^３であるＧａＡｓ基板を用い、かつダブルへテロ構造（ＡｌＧａＩｎＰ）とＧａＡｓ基板との室温での格子不整合率が０％以上０．０２％以下で格子定数が整合されるようにしてＡｌＧａＩｎＰがエピタキシャル成長された発光素子（化合物半導体基板）であれば、従来のように、例えばエピタキシャル成長温度における上記の格子定数が整合するようにして形成された発光素子（化合物半導体基板）よりも、輝度やライフ等の特性が優れたものとすることができる。

なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。

（ａ）本発明の化合物半導体基板の一例を示す概略構成図である。（ｂ）本発明の化合物半導体基板の他の例を示す概略構成図である。 本発明の発光素子の一例を示す概略構成図である。 ＧａＡｓ基板のキャリア濃度と化合物半導体基板の反りの大きさの関係を示した図である。 実施例１と比較例５、６の化合物半導体基板を用いて作製された発光素子の、通電時間と発光強度の関係を示した図である。 化合物半導体基板の反りの±を説明した図である。

符号の説明

１、１’…本発明の化合物半導体基板、
２…ＧａＡｓ基板、 ３…ダブルへテロ構造、
４…下クラッド層、 ５…活性層、 ６…上クラッド層、
７…バッファ層、 ８…電流拡散層、 ９…ＤＢＲ層、
１０…本発明の発光素子、 １１…コンタクト層、 １２、１３…電極。

Claims (12)

1. 少なくとも、ＧａＡｓ基板上に（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰ（ただし、０＜ｘ＜１、０＜ｙ＜１）からなるダブルへテロ構造が形成された化合物半導体基板であって、
   前記ダブルへテロ構造を構成する各層は、前記ＧａＡｓ基板に対して、室温での格子不整合率が０％以上０．０２％以下であるように格子定数が整合され、かつ前記ＧａＡｓ基板のキャリア濃度が１〜２．５×１０^１８／ｃｍ^３であることを特徴とする化合物半導体基板。
2. 前記ダブルへテロ構造を構成する各層と前記ＧａＡｓ基板との格子不整合率が０％以上０．０２％以下であるように格子定数が整合されている室温は、２５℃であることを特徴とする請求項１に記載の化合物半導体基板。
3. 前記ＧａＡｓ基板は、導電型がｎ型であることを特徴とする請求項１または請求項２に記載の化合物半導体基板。
4. 前記化合物半導体基板の反りの大きさが、−５０〜−４００μｍであることを特徴とする請求項１ないし請求項３のいずれか１項に記載の化合物半導体基板。
5. 請求項１ないし請求項４のいずれか１項に記載の化合物半導体基板から製造されたものであることを特徴とする発光素子。
6. 少なくとも、ＧａＡｓ基板上に（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰ（ただし、０＜ｘ＜１、０＜ｙ＜１）からなるダブルへテロ構造が形成された化合物半導体基板を製造する方法であって、
   前記ＧａＡｓ基板にキャリア濃度が１〜２．５×１０^１８／ｃｍ^３のものを用い、かつ前記ダブルへテロ構造を構成する各層を、前記ＧａＡｓ基板に対して、室温で格子不整合率が０％以上０．０２％以下で格子定数が整合するように、前記ｘおよびｙを調整して（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰをエピタキシャル成長させて形成させることを特徴とする化合物半導体基板の製造方法。
7. 前記ｘおよびｙの調整は、ＧａＡｓの格子定数をｓ_ｒｏｏｍ、（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰの格子定数をａ_ｒｏｏｍとしたときに、格子不整合率（ａ_ｒｏｏｍ−ｓ_ｒｏｏｍ）／ｓ_ｒｏｏｍ×１００［％］が、０以上０．０２以下となるように調整・算出して行うことを特徴とする請求項６に記載の化合物半導体基板の製造方法。
8. 前記（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰのエピタキシャル成長を、ＭＯＶＰＥ法により行うことを特徴とする請求項６または請求項７に記載の化合物半導体基板の製造方法。
9. 前記ダブルへテロ構造を構成する各層と前記ＧａＡｓ基板との格子不整合率が０％以上０．０２％以下で格子定数が整合する室温を、２５℃とすることを特徴とする請求項６ないし請求項８のいずれか１項に記載の化合物半導体基板の製造方法。
10. 前記ＧａＡｓ基板に、導電型がｎ型のものを用いることを特徴とする請求項６ないし請求項９のいずれか１項に記載の化合物半導体基板の製造方法。
11. 前記化合物半導体基板の反りの大きさを、−５０〜−４００μｍとすることを特徴とする請求項６ないし請求項１０のいずれか１項に記載の化合物半導体基板の製造方法。
12. 請求項６ないし請求項１１のいずれか１項に記載の化合物半導体基板の製造方法により製造された化合物半導体基板から発光素子を製造することを特徴とする発光素子の製造方法。

Images