JP2010136471A - Integrated circuit device for protection of secondary battery, and method of inspecting the integrated circuit device for protection of secondary battery - Google Patents

Integrated circuit device for protection of secondary battery, and method of inspecting the integrated circuit device for protection of secondary battery Download PDF

Info

Publication number
JP2010136471A
JP2010136471A JP2008307299A JP2008307299A JP2010136471A JP 2010136471 A JP2010136471 A JP 2010136471A JP 2008307299 A JP2008307299 A JP 2008307299A JP 2008307299 A JP2008307299 A JP 2008307299A JP 2010136471 A JP2010136471 A JP 2010136471A
Authority
JP
Japan
Prior art keywords
delay time
inspection
clock pulse
secondary battery
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008307299A
Other languages
Japanese (ja)
Other versions
JP5347460B2 (en
Inventor
Daisuke Kimura
大輔 木村
Naozumi Waki
直純 脇
Iwao Kitamura
巌 北村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Priority to JP2008307299A priority Critical patent/JP5347460B2/en
Publication of JP2010136471A publication Critical patent/JP2010136471A/en
Application granted granted Critical
Publication of JP5347460B2 publication Critical patent/JP5347460B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10Energy storage using batteries

Landscapes

  • Protection Of Static Devices (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Secondary Cells (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an integrated circuit device for protection of a secondary battery, which can stabilize clock in inspection, and a method of inspecting the integrated circuit device for protection of the secondary battery. <P>SOLUTION: It has an internal oscillator 10, which generates clock pulses in operation, a delay time generating means 20, which generates a delay time for each internal circuit 40-120, based on inputted clock pulses, a delay time shortening terminal DS, into which clock pulse in inspection can be inputted from outside, and a connection switching means SW, which connects the internal oscillator 10 with the delay time generating means 20, in usual operation, so that the delay time may be generated, based on the clock pulse in operation, and connects the delay time shortening terminal DS with the delay time generating means 20, in inspection of electric performance, so that the delay time may be generated, based on the clock pulses in inspection. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、リチウムイオン電池やリチウムポリマ電池等の二次電池の二次電池保護用集積回路装置及び二次電池保護用集積回路装置の検査方法に関し、特に、入力されたクロックパルスに基づいて、各内部回路の遅延時間を生成する遅延時間生成手段を有する二次電池保護用集積回路装置及び二次電池保護用集積回路装置の検査方法に関する。   The present invention relates to an integrated circuit device for secondary battery protection of a secondary battery such as a lithium ion battery or a lithium polymer battery, and an inspection method for the integrated circuit device for secondary battery protection, in particular, based on an input clock pulse, The present invention relates to a secondary battery protection integrated circuit device having a delay time generating means for generating a delay time of each internal circuit, and a method for inspecting a secondary battery protection integrated circuit device.

従来から、2次電池の過充電、過放電、または過電流を検出して、2次電池を過充電、過放電、または過電流から保護する充放電保護回路であって、定電流インバータとコンデンサからなる複数の遅延素子を閉ループに接続したリングオシレータからなる内部発振回路と、カウンタ回路とからなる過充電、過放電、または過電流の検出時の遅延時間を決定する遅延回路と、テスト用のテスト端子の電位をローレベルもしくはハイレベルに固定する手段と、テスト端子をハイレベルもしくはローレベルに固定された場合に、遅延素子の定電流インバータを構成する定電流源の定電流を増加させることにより遅延回路の遅延時間を短縮する遅延時間短縮手段を有する技術が知られている(例えば、特許文献1参照)。   2. Description of the Related Art Conventionally, a charge / discharge protection circuit that detects overcharge, overdischarge, or overcurrent of a secondary battery and protects the secondary battery from overcharge, overdischarge, or overcurrent, comprising a constant current inverter and a capacitor An internal oscillation circuit composed of a ring oscillator with a plurality of delay elements connected in a closed loop, a delay circuit for determining a delay time upon detection of overcharge, overdischarge, or overcurrent composed of a counter circuit, and a test circuit Means to fix the potential of the test terminal at low level or high level, and increase the constant current of the constant current source constituting the constant current inverter of the delay element when the test terminal is fixed at high level or low level A technique having a delay time shortening means for shortening the delay time of the delay circuit is known (see, for example, Patent Document 1).

特許文献1のように、内部発振器にリングオシレータを使用している場合には、内部発振器は、簡易的にIT=CVで表せる周期で発振する。つまり、電流Iを増加させることにより、周期Tは減少し、高周波数で発振することが分かる。
特開2001−268810号公報
When a ring oscillator is used as the internal oscillator as in Patent Document 1, the internal oscillator oscillates at a cycle that can be expressed simply as IT = CV. That is, it can be seen that by increasing the current I, the period T decreases and oscillation occurs at a high frequency.
JP 2001-268810 A

しかしながら、上述の特許文献1に記載の構成では、IT=CVの式からも分かるように、内部発振器に印加される電圧の依存性、駆動電流のバラツキ、容量値のバラツキ等により、内部発振器の周波数がばらつく。このため、カウンタで分周させて設定する遅延時間もばらつくという問題があった。   However, in the configuration described in Patent Document 1 described above, as can be seen from the equation IT = CV, the dependency of the voltage applied to the internal oscillator, the variation in the drive current, the variation in the capacitance value, etc. The frequency varies. For this reason, there has been a problem that the delay time set by dividing by the counter also varies.

また、この形式では、駆動電流を増やして内部発振器の周期Tを短くしているが、駆動電流の増加分もばらつくので、時短率も範囲を持っており、充電保護回路IC(Integrated Circuit、集積回路)の検査時間も、ある程度マージンを持たせる必要があり、十分な検査時間の短縮が図れないという問題があった。   In this format, the drive current is increased to shorten the period T of the internal oscillator. However, the increase in drive current varies, so the speed factor also has a range, and the charge protection circuit IC (Integrated Circuit, integrated circuit) The inspection time of the circuit also needs to have a certain margin, and there is a problem that the inspection time cannot be sufficiently shortened.

そこで、本発明は、検査時のクロックを安定させるとともに、十分な検査時間の短縮を行うことができる二次電池保護用集積回路装置及び二次電池保護用集積回路装置の検査方法を提供することを目的とする。   Therefore, the present invention provides an integrated circuit device for protecting a secondary battery and a method for inspecting an integrated circuit device for protecting a secondary battery, which can stabilize a clock at the time of testing and sufficiently shorten the testing time. With the goal.

上記目的を達成するため、第1の発明に係る二次電池保護用集積回路装置(150、150a、150b)は、動作時クロックパルスを発生させる内部発振器(10)と、
入力されたクロックパルスに基づいて、各内部回路(40〜120)の遅延時間を生成する遅延時間生成手段(20)と、
検査時クロックパルスが外部から入力可能な遅延時間短縮端子(DS)と、
通常動作時には、前記内部発振器(10)と前記遅延時間生成手段(20)とを接続して前記動作時クロックパルスに基づいて前記遅延時間が生成されるようにし、電気的性能の検査時には、前記遅延時間短縮端子(DS)と前記遅延時間生成手段(20)とを接続して前記検査時クロックパルスに基づいて前記遅延時間が生成されるようにする接続切替手段(SW)と、を有することを特徴とする。
In order to achieve the above object, an integrated circuit device for protecting a secondary battery (150, 150a, 150b) according to a first invention includes an internal oscillator (10) for generating a clock pulse during operation,
A delay time generating means (20) for generating a delay time of each internal circuit (40-120) based on the inputted clock pulse;
Delay time shortening terminal (DS) that can input clock pulse from the outside during inspection,
During normal operation, the internal oscillator (10) and the delay time generation means (20) are connected so that the delay time is generated based on the operation time clock pulse. Connection switching means (SW) for connecting the delay time shortening terminal (DS) and the delay time generating means (20) to generate the delay time based on the clock pulse at the time of inspection. It is characterized by.

これにより、検査時には、外部からクロックパルスの入力を可能とし、これに基づいて遅延時間を短縮するため、安定して正確なクロックパルスを入力し、これを分周させて遅延時間を生成することができ、検査時の内部回路の遅延時間を安定させることができる。また、外部からクロックパルスを入力するため、多様なクロックパルスを入力することができ、用途に応じた柔軟な検査が可能になるとともに、ユーザ側で適切に検査を行うことも可能となる。   As a result, clock pulses can be input from the outside during inspection, and in order to reduce the delay time based on this, a stable and accurate clock pulse is input, and this is divided to generate a delay time. The delay time of the internal circuit at the time of inspection can be stabilized. In addition, since a clock pulse is input from the outside, various clock pulses can be input, and a flexible inspection according to the application is possible and an inspection can be appropriately performed on the user side.

第2の発明は、第1の発明に係る二次電池保護用集積回路装置(150、150a、150b)において、
前記検査時クロックパルスは、前記動作時クロックパルスよりも高い周波数のクロックパルスが入力され、前記遅延時間を短縮することを特徴とする。
A second invention is an integrated circuit device (150, 150a, 150b) for protecting a secondary battery according to the first invention.
The inspection clock pulse is inputted with a clock pulse having a frequency higher than that of the operation clock pulse to shorten the delay time.

これにより、遅延時間を短縮することができ、また、外部信号のクロックパルスに基づくため、十分に周波数が高い信号を用い、大幅に遅延時間を短縮させることが可能となる。   Thereby, the delay time can be shortened, and since the delay time is based on the clock pulse of the external signal, the delay time can be greatly shortened by using a signal having a sufficiently high frequency.

第3の発明は、第1又は第2の発明に係る二次電池保護用集積回路装置(150、150a、150b)において、
前記遅延時間短縮端子(DS)に接続されたシフトレジスタ(30)を更に備え、
該シフトレジスタ(30)は、前記遅延時間短縮端子(DS)に入力された前記検査クロックパルスをカウントし、
前記接続切替手段(SW)は、前記シフトレジスタ(30)でカウントされた前記検査クロックパルスが所定数以上のときに、前記遅延時間短縮端子(DS)と前記遅延時間生成手段(20)とを接続することを特徴とする。
A third invention is an integrated circuit device (150, 150a, 150b) for protecting a secondary battery according to the first or second invention,
A shift register (30) connected to the delay time reduction terminal (DS);
The shift register (30) counts the inspection clock pulse input to the delay time shortening terminal (DS),
The connection switching means (SW) connects the delay time shortening terminal (DS) and the delay time generating means (20) when the inspection clock pulses counted by the shift register (30) are a predetermined number or more. It is characterized by connecting.

これにより、外部から検査用のクロックパルスを入力するだけで、自動的に検査用のクロックパルスを用いて検査を行う言わば検査モードに切り替えることができる。   Thus, it is possible to automatically switch to the inspection mode in which the inspection is automatically performed using the inspection clock pulse only by inputting the inspection clock pulse from the outside.

第4の発明は、第3の発明に係る二次電池保護用集積回路装置(150a、150b)において、
前記内部発振器(10)は、前記遅延時間短縮端子(DS)に接続されており、前記検査時クロックパルスの代わりに一定電圧が入力された場合には、前記内部発振器(10)により生成される短縮クロックパルスを用いて前記遅延時間の生成を行うことを特徴とする。
A fourth invention is an integrated circuit device (150a, 150b) for protecting a secondary battery according to the third invention,
The internal oscillator (10) is connected to the delay time shortening terminal (DS), and is generated by the internal oscillator (10) when a constant voltage is input instead of the clock pulse at the time of inspection. The delay time is generated using a shortened clock pulse.

これにより、例えば、比較のために、内部発振器によるクロックパルスで検査を行いたいような場合には、従来の検査モードで検査を行うことができ、比較等を含めた多彩な検査を行うことが可能となる。   For this reason, for example, when you want to perform inspections using clock pulses from an internal oscillator for comparison, you can perform inspections in the conventional inspection mode, and can perform various inspections including comparisons. It becomes.

第5の発明に係る二次電池保護用集積回路装置(150、150a、150b)の検査方法は、第1〜4のいずれかの発明に係る二次電池保護用集積回路装置(150、150a、150b)の検査方法であって、
該二次電池保護用集積回路装置(150、150a、150b)の遅延時間短縮端子(DS)に、前記二次電池保護用集積回路装置(150、150a、150b)の内部発振回路(10)で生成する動作時クロックパルスよりも高い周波数の検査時クロックパルスを入力し、前記二次電池保護用集積回路装置(150、150a、150b)の内部回路(10)の遅延時間を短縮した状態で電気的特性の検査を行うことを特徴とする。
The inspection method for the secondary battery protection integrated circuit device (150, 150a, 150b) according to the fifth invention is the secondary battery protection integrated circuit device (150, 150a, 150b) according to any one of the first to fourth inventions. 150b), which is an inspection method.
The internal oscillation circuit (10) of the secondary battery protection integrated circuit device (150, 150a, 150b) is connected to the delay time reduction terminal (DS) of the secondary battery protection integrated circuit device (150, 150a, 150b). An inspection clock pulse having a frequency higher than that of the generated operating clock pulse is input, and the delay time of the internal circuit (10) of the secondary battery protection integrated circuit device (150, 150a, 150b) is shortened. It is characterized by the inspection of the physical characteristics.

これにより、遅延時間を正確かつ大幅に短縮した状態で検査を行うことができる。   As a result, the inspection can be performed in a state where the delay time is accurately and greatly shortened.

なお、上記括弧内の参照符号は、理解を容易にするために付したものであり、一例に過ぎず、図示の態様に限定されるものではない。   Note that the reference numerals in the parentheses are given for easy understanding, are merely examples, and are not limited to the illustrated modes.

本発明によれば、遅延時間を安定して調整した状態で二次電池保護用集積回路の検査を行うことができる。   According to the present invention, it is possible to inspect the secondary battery protection integrated circuit in a state where the delay time is stably adjusted.

以下、図面を参照して、本発明を実施するための最良の形態の説明を行う。   The best mode for carrying out the present invention will be described below with reference to the drawings.

図1は、本発明を適用した実施例1に係る二次電池保護用集積回路装置150の全体構成の一例を示した図である。図1において、実施例1に係る二次電池保護用集積回路装置150は、遅延時間短縮端子DSと、内部発振器10と、遅延時間生成手段20と、スイッチSWとを備える。また、実施例1に係る二次電池保護用集積回路装置150は、関連構成要素として、内部回路としては、過充電検出回路40と、過放電検出回路50と、放電過電流検出回路60と、充電過電流検出回路70と、論理回路80、120と、レベルシフト回路90と、短絡検出回路100と、遅延回路110と、過大充電器130とを備えてもよい。また、実施例1に係る二次電池保護用集積回路装置150は、端子としては、VDD端子と、VSS端子と、電流検出端子V−と、充電制御端子COUTと、放電制御端子DOUTとを備えてもよい。更に、外付けの関連構成要素として、遅延時間短縮端子DSに接続された検査時クロックパルス供給手段200が用意される。   FIG. 1 is a diagram showing an example of the overall configuration of an integrated circuit device 150 for protecting a secondary battery according to a first embodiment to which the present invention is applied. In FIG. 1, the integrated circuit device 150 for protecting a secondary battery according to the first embodiment includes a delay time shortening terminal DS, an internal oscillator 10, a delay time generating means 20, and a switch SW. Moreover, the integrated circuit device 150 for secondary battery protection which concerns on Example 1 is an overcharge detection circuit 40, the overdischarge detection circuit 50, the discharge overcurrent detection circuit 60 as an internal circuit as a related component, The charging overcurrent detection circuit 70, the logic circuits 80 and 120, the level shift circuit 90, the short circuit detection circuit 100, the delay circuit 110, and the overcharger 130 may be provided. In addition, the integrated circuit device for secondary battery protection 150 according to the first embodiment includes the VDD terminal, the VSS terminal, the current detection terminal V−, the charge control terminal COUT, and the discharge control terminal DOUT as terminals. May be. Further, a test time clock pulse supply means 200 connected to the delay time shortening terminal DS is prepared as an externally related component.

遅延時間短縮端子DSは、本実施例に係る二次電池保護用集積回路装置150の各内部回路40〜130の検査を行うときに、外部からクロックパルスが入力可能な端子である。本実施例に係る二次電池保護用集積回路装置150においては、内部回路40〜130の検査は、内部発振器10から生成されるクロックパルスではなく、外部で生成されたクロックパルスを用いて行われる。遅延時間短縮端子DSは、そのような内部回路40〜130の電気的特性の検査を行う際に、二次電池保護用集積回路装置150の外部で生成されたクロックパルスを内部に入力するための端子として機能する。よって、遅延時間短縮端子DSは、二次電池保護用集積回路装置150の検査時には、外部の検査時クロックパルス供給手段200の出力線が接続され、接続された出力線から検査時クロックパルスが入力されることになる。   The delay time shortening terminal DS is a terminal to which a clock pulse can be input from the outside when the internal circuits 40 to 130 of the secondary battery protection integrated circuit device 150 according to the present embodiment are inspected. In the integrated circuit device for secondary battery protection 150 according to the present embodiment, the internal circuits 40 to 130 are inspected not using clock pulses generated from the internal oscillator 10 but using clock pulses generated externally. . The delay time shortening terminal DS is used for inputting a clock pulse generated outside the integrated circuit device 150 for protecting the secondary battery when the electrical characteristics of the internal circuits 40 to 130 are inspected. Functions as a terminal. Therefore, when the secondary battery protection integrated circuit device 150 is inspected, the delay time shortening terminal DS is connected to the output line of the external inspection clock pulse supply means 200, and the inspection time clock pulse is input from the connected output line. Will be.

検査時クロックパルス供給手段200は、本実施例に係る二次電池保護用集積回路装置150の外部に設けられ、二次電池保護用集積回路装置150の検査時に、遅延時間短縮端子DSに検査時クロックパルスを供給する電圧パルス供給手段である。検査時クロックパルス供給手段200から出力される検査時クロックパルスは、通常動作時のクロックパルスよりも高周波数のクロックパルスであってもよく、同じパルス数を蓄積したときに、合計時間が短くなるような検査時クロックパルスを出力することが好ましい。これにより、検査時の各内部回路40〜120の遅延時間を短縮することができる。検査時クロックパルスは、例えば、従来の検査時のクロックパルスの周波数が4〔kHz〕であったとしたら、それよりも高速に、例えば、5〔kHz〕、6〔kHz〕という値に設定してもよい。このようにクロックパルスの周波数を高くしても、外部の安定した電源による検査時クロックパルス供給手段200を用いて検査時クロックパルスを供給できるので、安定したパルスを供給することができる。   The clock pulse supply means 200 at the time of inspection is provided outside the integrated circuit device for secondary battery protection 150 according to the present embodiment, and at the time of inspection at the delay time shortening terminal DS when the integrated circuit device for secondary battery protection 150 is inspected. This is voltage pulse supply means for supplying clock pulses. The inspection clock pulse output from the inspection clock pulse supply means 200 may be a clock pulse having a higher frequency than the clock pulse during normal operation, and the total time is shortened when the same number of pulses are accumulated. It is preferable to output such a clock pulse at the time of inspection. Thereby, the delay time of each internal circuit 40-120 at the time of a test | inspection can be shortened. For example, if the clock pulse frequency at the time of inspection is 4 [kHz], the clock pulse at the time of inspection is set to a value higher than that, for example, 5 [kHz] or 6 [kHz]. Also good. Even when the frequency of the clock pulse is increased in this way, the inspection clock pulse can be supplied using the inspection clock pulse supply means 200 by an external stable power supply, so that a stable pulse can be supplied.

内部発振器10は、二次電池保護用集積回路装置150が使用され、通常の二次電池保護動作を行っている場合のクロックパルスを生成する。内部発振器10は、例えば、従来から用いられているリングオシレータ等が適用されてよく、用途に応じて適切な種類の発振手段が適用されてよい。   The internal oscillator 10 generates a clock pulse when the integrated circuit device 150 for secondary battery protection is used and a normal secondary battery protection operation is performed. As the internal oscillator 10, for example, a conventionally used ring oscillator or the like may be applied, and an appropriate type of oscillating means may be applied depending on the application.

内部発振器10は、遅延時間短縮端子DSとは電気的に接続されていない。従来、検査時も内部発振器10で生成されたクロックパルスを用いて検査を行っていたため、内部発振器10と遅延時間短縮端子DSとは接続され、遅延時間を短縮させるための電圧が遅延時間短縮端子DSを介して内部発振器10に入力されていた。しかしながら、本実施例に係る二次電池保護用集積回路装置150においては、内部発振器10は、通常動作時のみクロックパルスを供給するので、遅延時間の短縮を行う必要が無くなったため、遅延時間短縮端子DSとは接続されていない。   The internal oscillator 10 is not electrically connected to the delay time shortening terminal DS. Conventionally, since the inspection is performed using the clock pulse generated by the internal oscillator 10 at the time of the inspection, the internal oscillator 10 and the delay time shortening terminal DS are connected, and the voltage for shortening the delay time is the delay time shortening terminal. It was input to the internal oscillator 10 via DS. However, in the integrated circuit device for secondary battery protection 150 according to the present embodiment, the internal oscillator 10 supplies a clock pulse only during normal operation, so there is no need to reduce the delay time. Not connected to DS.

遅延時間生成手段20は、入力されたクロックパルスに基づいて、各内部回路40〜120の遅延時間を生成する手段である。遅延時間生成手段20は、入力されたクロックパルスから、遅延時間を生成できれば、種々の手段が適用されてよいが、例えば、カウンタが適用されてもよい。   The delay time generation means 20 is a means for generating a delay time for each of the internal circuits 40 to 120 based on the input clock pulse. Various means may be applied to the delay time generation means 20 as long as the delay time can be generated from the input clock pulse. For example, a counter may be applied.

遅延時間生成手段20による遅延時間の生成は、例えば、クロックパルスを分周することにより行われてもよい。例えば、入力されたクロックパルスの周波数がfのときには、f/nの周波数への変換を行い、クロックパルスの周波数を下げる変換を行う。つまり、例えば、2分周であれば、クロックパルスの周波数は半分となり、4分周であれば、クロックパルスの周波数は1/4となる。これにより、各内部回路40〜120において設定される遅延時間の生成及び設定を行うことができる。   The generation of the delay time by the delay time generation unit 20 may be performed, for example, by dividing a clock pulse. For example, when the frequency of the input clock pulse is f, conversion to f / n frequency is performed, and conversion to lower the clock pulse frequency is performed. That is, for example, when the frequency is divided by 2, the frequency of the clock pulse is halved, and when the frequency is divided by 4, the frequency of the clock pulse is ¼. Thereby, the delay time set in each internal circuit 40-120 can be generated and set.

スイッチSWは、遅延時間生成手段20を、遅延時間短縮端子DSに接続するか又は内部発振器10に接続するかを切り替える接続切替手段である。本実施例に係る二次電池保護用集積回路装置150は、通常使用を行う通常動作時においては、スイッチSWを下側に切り替えて遅延時間生成手段20と内部発振器10とを接続させ、内部発振器10が生成する動作時クロックパルスが遅延時間生成手段20に入力されるように接続切替を行う。また、本実施例に係る二次電池保護用集積回路装置150は、検査時においては、スイッチSWを上側に切り替えて遅延時間生成手段20と遅延時間短縮端子DSとを接続させ、外部の検査時クロックパルス供給手段200から検査時クロックパルスが遅延時間短縮端子DSに入力されるように接続切替を行う。   The switch SW is connection switching means for switching whether the delay time generating means 20 is connected to the delay time shortening terminal DS or to the internal oscillator 10. The integrated circuit device for secondary battery protection 150 according to the present embodiment switches the switch SW to the lower side and connects the delay time generating means 20 and the internal oscillator 10 during normal operation during normal use to connect the internal oscillator 10 to the internal oscillator. The connection is switched so that the operating clock pulse generated by 10 is input to the delay time generating means 20. Further, the secondary battery protection integrated circuit device 150 according to the present embodiment switches the switch SW to the upper side to connect the delay time generating means 20 and the delay time shortening terminal DS at the time of inspection, and at the time of external inspection. The connection is switched so that the inspection time clock pulse is input from the clock pulse supply means 200 to the delay time shortening terminal DS.

このように、遅延時間生成手段20に入力されるクロックパルスが、スイッチSWの接続切替で切り替え可能な構成とすることにより、検査時は、周波数が安定した検査時クロックパルスが外部から入力され、通常動作時は、独立して内部発振器10から動作時クロックパルスを供給することができる。これにより、検査時には、検査に適した安定した高周波数を用いて各内部回路40〜130の性能検査を行うことができるので、検査時間を十分に短縮しつつ安定した信頼度の高い検査を行うことが可能となる。   In this way, by adopting a configuration in which the clock pulse input to the delay time generation means 20 can be switched by switching the connection of the switch SW, the inspection clock pulse having a stable frequency is input from the outside during the inspection. During normal operation, an operating clock pulse can be supplied from the internal oscillator 10 independently. Thereby, at the time of inspection, the performance inspection of each of the internal circuits 40 to 130 can be performed using a stable high frequency suitable for the inspection, so that a stable and highly reliable inspection is performed while sufficiently shortening the inspection time. It becomes possible.

なお、スイッチSWは、図1に示されたようなアナログスイッチでもよいし、リレー手段は、MOSトランジスタ等の半導体スイッチング素子が適用されてもよい。スイッチSWは、遅延時間生成手段20とクロックパルス源との接続を切り替えることができる接続切替手段であれば、種々の接続切替手段を適用することができる。   The switch SW may be an analog switch as shown in FIG. 1, and the relay means may be a semiconductor switching element such as a MOS transistor. As long as the switch SW is a connection switching unit that can switch the connection between the delay time generation unit 20 and the clock pulse source, various connection switching units can be applied.

なお、遅延時間生成手段20で生成された各内部回路40〜120の遅延時間は、論理回路80、120に送られ、各種の二次電池保護動作を行う際に、所定の遅延時間が各内部回路40〜120に対して設定される。   The delay times of the internal circuits 40 to 120 generated by the delay time generation means 20 are sent to the logic circuits 80 and 120, and when performing various secondary battery protection operations, a predetermined delay time is set for each internal circuit. Set for circuits 40-120.

次いで、他の関連構成要素の説明を行う。   Next, other related components will be described.

過充電検出回路40は、VDD端子の電位を監視し、VDD端子の電位が所定の過充電検出電圧以上で、その状態が所定の遅延時間以上継続したときに、二次電池(図示せず)の過充電状態を検出する回路である。過充電検出回路40においては、例えば、1〔s〕程度の遅延時間が設定される。このとき、検査時においては、1〔s〕の遅延時間を待って検査を行うと、膨大な検査時間を要してしまうので、これを短縮するため、遅延時間短縮端子DSから、通常の内部発振器10で生成する動作時クロックパルスよりも周波数の高い検査時クロックパルスを入力し、これを分周して検査時の遅延時間を設定する。よって、過充電検出回路40の検査も、遅延時間を1〔s〕も要せず、短縮された遅延時間を用いて検査を行うことができる。   The overcharge detection circuit 40 monitors the potential of the VDD terminal, and when the potential of the VDD terminal is equal to or higher than a predetermined overcharge detection voltage and the state continues for a predetermined delay time or longer, a secondary battery (not shown). It is a circuit which detects the overcharge state of. In the overcharge detection circuit 40, for example, a delay time of about 1 [s] is set. At this time, if an inspection is performed after waiting for a delay time of 1 [s], an enormous amount of inspection time is required. An inspection clock pulse having a frequency higher than that of the operating clock pulse generated by the oscillator 10 is input, and this is divided to set a delay time at the time of inspection. Therefore, the inspection of the overcharge detection circuit 40 does not require a delay time of 1 [s], and the inspection can be performed using the shortened delay time.

過放電検出回路50は、VDD端子の電位を監視し、VDD端子の電位が所定の過放電検出電圧以下の状態が所定の遅延時間以上継続したときに、二次電池の過放電状態を検出する回路である。過放電検出回路50においては、例えば、20〔ms〕の遅延時間が設定されてもよい。この場合にも、検査時においては、スイッチSWを遅延時間生成手段20が遅延時間短縮端子DSに接続されるようにスイッチSWを切り替え、遅延時間短縮端子DSに動作時クロックパルスよりも高い検査時クロックパルスを入力することにより、遅延時間を短縮して過放電検出回路50の検査を行うことができる。また、過放電検出回路50には、二次電池に充電器が接続され、過放電状態からの復帰を検出する場合においても、過放電復帰遅延時間が設定されているので、この遅延時間も、検査時には検査時クロックパルスを遅延時間短縮端子DSに入力することにより、短縮することができる。   The overdischarge detection circuit 50 monitors the potential of the VDD terminal, and detects the overdischarge state of the secondary battery when the potential of the VDD terminal is below a predetermined overdischarge detection voltage for a predetermined delay time or longer. Circuit. In the overdischarge detection circuit 50, for example, a delay time of 20 [ms] may be set. Also in this case, at the time of inspection, the switch SW is switched so that the delay time generation means 20 is connected to the delay time shortening terminal DS, and the delay time shortening terminal DS is at the time of inspection higher than the clock pulse at the time of operation. By inputting the clock pulse, the delay time can be shortened and the overdischarge detection circuit 50 can be inspected. Further, in the overdischarge detection circuit 50, when a charger is connected to the secondary battery and the recovery from the overdischarge state is detected, the overdischarge recovery delay time is set. At the time of inspection, it can be shortened by inputting an inspection time clock pulse to the delay time shortening terminal DS.

放電過電流検出回路60は、電流検出端子V−で検出される電圧が、所定の放電過電流検出電圧である状態が、所定の遅延時間以上継続したときに、二次電池の放電過電流状態を検出する回路である。放電過電流検出回路60においても、例えば、6〔ms〕程度の遅延時間が設定され、更に、放電過電流状態から復帰する場合にも放電過電流復帰遅延時間が設定されているので、外部の検査時クロックパルス供給手段200から供給される検査時クロックパルスの利用により、検査時間を短縮しつつ安定した検査を行うことができる。   The discharge overcurrent detection circuit 60 detects the discharge overcurrent state of the secondary battery when the voltage detected at the current detection terminal V− is a predetermined discharge overcurrent detection voltage for a predetermined delay time or longer. Is a circuit for detecting Also in the discharge overcurrent detection circuit 60, for example, a delay time of about 6 [ms] is set, and further, a discharge overcurrent return delay time is set when returning from the discharge overcurrent state. By using the inspection clock pulse supplied from the inspection clock pulse supply means 200, a stable inspection can be performed while reducing the inspection time.

充電過電流検出回路70は、電流検出端子V−の端子電圧が所定の充電過電流検出電圧以下の状態が所定の遅延時間以上継続すると、二次電池の充電過電流状態を検出する回路である。充電過電流検出回路70の遅延時間は、例えば、8〔ms〕程度であってもよい。また、充電過電流検出回路70には、充電過電流状態から復帰する際の遅延時間も設定されていてよく、これらはともに、検査時には遅延時間短縮端子DSから入力される検査時クロックパルスから分周され、短縮された状態で検査が行われる。   The charge overcurrent detection circuit 70 is a circuit that detects the charge overcurrent state of the secondary battery when the terminal voltage of the current detection terminal V− continues below a predetermined charge overcurrent detection voltage for a predetermined delay time or longer. . The delay time of the charge overcurrent detection circuit 70 may be about 8 [ms], for example. The charge overcurrent detection circuit 70 may also be set with a delay time for returning from the charge overcurrent state, both of which are separated from the clock pulse at the time of inspection input from the delay time shortening terminal DS at the time of inspection. The test is performed in a rounded and shortened state.

論理回路80は、過充電検出回路40又は充電過電流検出回路70において、過充電又は充電過電流が検出されたときに、論理演算を行い、二次電池を保護する制御を行う演算処理手段である。遅延時間生成手段20で生成された遅延時間は、例えば、論理回路80のロジック回路内で設定されてもよい。   The logic circuit 80 is arithmetic processing means for performing a logical operation and performing control to protect the secondary battery when an overcharge or a charge overcurrent is detected in the overcharge detection circuit 40 or the charge overcurrent detection circuit 70. is there. The delay time generated by the delay time generation means 20 may be set in the logic circuit of the logic circuit 80, for example.

レベルシフト回路90は、論理回路80の出力信号の電圧レベルを、充電制御端子COUTに接続される充電制御MOSトランジスタ(図示せず)のゲート駆動に適した電圧レベルに変換するための回路である。   The level shift circuit 90 is a circuit for converting the voltage level of the output signal of the logic circuit 80 into a voltage level suitable for gate drive of a charge control MOS transistor (not shown) connected to the charge control terminal COUT. .

短絡検出回路100は、負荷短絡が発生し、電流検出端子V−の電圧が所定の短絡検出電圧以上となったときに、二次電池の短絡状態を検出する回路である。短絡検出回路100においても、短絡検出時の遅延時間が設定されているが、例えば、400〔μs〕程度の他の内部回路40〜80よりも極めて短い遅延時間が設定されているので、遅延時間は、遅延時間設定回路110により別個に設定されている。遅延時間設定回路110は、短絡検出回路100における短絡状態検出のための専用の遅延時間設定手段であり、他の検出回路40〜70の1/10以下の短い遅延時間の設定を行う。   The short-circuit detection circuit 100 is a circuit that detects a short-circuit state of the secondary battery when a load short-circuit occurs and the voltage of the current detection terminal V− becomes equal to or higher than a predetermined short-circuit detection voltage. Also in the short circuit detection circuit 100, the delay time at the time of short circuit detection is set. For example, the delay time is set to be extremely shorter than other internal circuits 40 to 80 of about 400 [μs]. Are set separately by the delay time setting circuit 110. The delay time setting circuit 110 is a dedicated delay time setting means for detecting a short-circuit state in the short-circuit detection circuit 100, and sets a short delay time that is 1/10 or less of the other detection circuits 40 to 70.

論理回路120は、過放電検出回路50、放電過電流検出回路60又は短絡検出回路100により過放電、放電過電流又は短絡が検出されたときに、二次電池を保護する制御を行うための論理演算手段である。論理回路120は、具体的には、外付けの放電制御MOSトランジスタ(図示せず)が接続される放電制御端子DOUTを駆動制御し、過放電、放電過電流又は短絡が検出されたら、放電制御端子DOUTにローレベルの信号を出力する論理演算処理を行う。   The logic circuit 120 is a logic for performing control to protect the secondary battery when overdischarge, discharge overcurrent, or short circuit is detected by the overdischarge detection circuit 50, the discharge overcurrent detection circuit 60, or the short circuit detection circuit 100. It is a calculation means. Specifically, the logic circuit 120 drives and controls a discharge control terminal DOUT to which an external discharge control MOS transistor (not shown) is connected, and discharge control is performed when overdischarge, discharge overcurrent, or short circuit is detected. A logical operation process for outputting a low level signal to the terminal DOUT is performed.

なお、過放電検出回路50、放電過電流検出回路60及び短絡検出回路100の遅延時間は、論理回路120内のロジック回路に組み込まれて設定されてもよい。   Note that the delay times of the overdischarge detection circuit 50, the discharge overcurrent detection circuit 60, and the short circuit detection circuit 100 may be set by being incorporated in a logic circuit in the logic circuit 120.

過大充電器検出回路130は、VDD端子と電流検出端子V−との間の充電器電圧を監視し、この電圧が所定の過大充電器検出電圧を超えたときに、充電制御端子COUTからローレベルの信号を出力し、充電を停止させる回路である。過大充電器検出回路130には、遅延時間は設定されていないので、本実施例に係る二次電池保護用集積回路装置150との機能的関連性は少ない。   The overcharger detection circuit 130 monitors the charger voltage between the VDD terminal and the current detection terminal V−, and when this voltage exceeds a predetermined overcharger detection voltage, the overcharger detection circuit 130 is driven to a low level from the charge control terminal COUT. Is a circuit that stops charging. Since the delay time is not set in the overcharger detection circuit 130, there is little functional relevance with the integrated circuit device 150 for secondary battery protection according to the present embodiment.

このように、実施例1に係る二次電池保護用集積回路装置150によれば、遅延時間生成手段20に入力されるクロックパルスを、検査時にはスイッチSWにより遅延時間短縮端子DSから入力される外部から供給される検査時クロックパルスとすることにより、安定した高周波数の検査時クロックパルスを分周して遅延時間を生成することができ、短時間で正確な検査を行うことができる。また、通常動作時には、スイッチSWにより、遅延時間生成手段20を内部発振回路10に接続し、従来通りの二次電池保護動作を行わせることができる。   As described above, according to the integrated circuit device for secondary battery protection 150 according to the first embodiment, the clock pulse input to the delay time generation unit 20 is externally input from the delay time shortening terminal DS by the switch SW at the time of inspection. By using the clock pulse for inspection supplied from, a stable high frequency clock pulse for inspection can be divided to generate a delay time, and accurate inspection can be performed in a short time. Further, during normal operation, the delay time generating means 20 can be connected to the internal oscillation circuit 10 by the switch SW, and the conventional secondary battery protection operation can be performed.

更に、従来は、内部発振器10から出力されるクロックパルスを利用するしか無かったので、ユーザ側で任意の設定で検査を行うことができなかったが、本実施例に係る二次電池保護用集積回路装置150によれば、外部から検査時クロックパルスを入力できるので、ユーザ側でも所望の検査時クロックパルスを用いて柔軟に検査を行うことが可能となる。   Further, conventionally, since the clock pulse output from the internal oscillator 10 could only be used, the user side could not perform an inspection with an arbitrary setting. However, the secondary battery protection integration according to the present embodiment was not possible. According to the circuit device 150, since the clock pulse at the time of inspection can be input from the outside, the user can flexibly perform the inspection using the desired clock pulse at the time of inspection.

図2は、本発明を適用した実施例2に係る二次電池保護用集積回路装置150aの全体構成の一例を示した図である。図2において、実施例2に係る二次電池保護用集積回路装置150aは、内部発振器10は遅延時間短縮端子DSと接続されておらず、遅延時間生成手段20と内部発振器10又は遅延時間短縮端子DSとの接続を切り替える接続切替手段としてスイッチSWが設けられている点は、実施例1に係る二次電池保護用集積回路装置150と同様である。実施例2の図2に係る二次電池保護用集積回路装置150aは、遅延時間短縮端子DSに接続されているシフトレジスタ30が、二次電池保護用集積回路装置150a内に更に設けられている点で、実施例1の図1に係る二次電池保護用集積回路装置150と異なっている。   FIG. 2 is a diagram showing an example of the overall configuration of an integrated circuit device for secondary battery protection 150a according to a second embodiment to which the present invention is applied. 2, in the integrated circuit device for secondary battery protection 150a according to the second embodiment, the internal oscillator 10 is not connected to the delay time shortening terminal DS, and the delay time generating means 20 and the internal oscillator 10 or the delay time shortening terminal are not connected. The point that a switch SW is provided as a connection switching means for switching the connection with the DS is the same as in the integrated circuit device for secondary battery protection 150 according to the first embodiment. In the secondary battery protection integrated circuit device 150a according to FIG. 2 of the second embodiment, the shift register 30 connected to the delay time shortening terminal DS is further provided in the secondary battery protection integrated circuit device 150a. This is different from the integrated circuit device 150 for secondary battery protection according to FIG.

シフトレジスタ30は、二次電池保護用集積回路装置150aの検査時に、遅延時間短縮端子DSから入力された検査時クロックパルスを記憶して蓄積し、検査時クロックパルスが所定のパルス数に達したときに、検査モード信号を出力し、スイッチSWの接続切替を行わせる手段である。つまり、シフトレジスタ30は、外部の検査時クロックパルス供給手段200から出力されて遅延時間短縮端子DSに入力された検査時クロックパルスをカウントし、蓄積した検査時パルスが所定数に達したときに、これから検査が行われることを認識する。そして、これから検査が行われるので、スイッチSWを上側に切り替え、遅延時間生成手段20が、遅延時間短縮端子DSに接続されるように接続切替を行う。   The shift register 30 stores and accumulates the inspection clock pulse input from the delay time shortening terminal DS when the secondary battery protection integrated circuit device 150a is inspected, and the inspection clock pulse has reached a predetermined number of pulses. Sometimes, it is means for outputting an inspection mode signal and switching the connection of the switch SW. That is, the shift register 30 counts the inspection clock pulses output from the external inspection clock pulse supply means 200 and input to the delay time shortening terminal DS, and when the accumulated inspection pulses reach a predetermined number. Recognize that the inspection will be performed. Since the inspection is performed from now on, the switch SW is switched to the upper side, and the connection switching is performed so that the delay time generation unit 20 is connected to the delay time shortening terminal DS.

なお、所定のパルス数は、遅延時間短縮端子の検査時クロックパルス供給手段200が接続されていることを確実に認識できるパルス数であれば良いが、例えば、5個以上30個以下、好ましくは10個以上20個以下の任意のパルス数を所定のパルス数として設定してもよい。   The predetermined number of pulses may be any number of pulses that can reliably recognize that the clock pulse supply means 200 for inspection of the delay time shortening terminal is connected. For example, the number of pulses is 5 or more and 30 or less, preferably An arbitrary number of pulses from 10 to 20 may be set as the predetermined number of pulses.

また、シフトレジスタ30によるスイッチSWの接続切替は、例えば、シフトレジスタ30が検査時クロックパルスによるハイレベルの入力パルス数をカウントし、所定のパルス数に達したときに、ハイレベルの検査モード信号を出力し、そのハイレベル信号を受けてスイッチSWが上側に切り替わるような構成としてもよい。   In addition, the switch switching of the switch SW by the shift register 30 is performed, for example, when the shift register 30 counts the number of high-level input pulses by the clock pulse at the time of inspection and when the predetermined number of pulses is reached, The switch SW may be switched to the upper side in response to the high level signal.

また、シフトレジスタ30による検査時クロックパルス数のカウントを行うことにより、例えば、遅延時間短縮端子DSに、従来のような検査用の定電圧電源が誤って接続された場合であっても、パルスが入力されなければ、シフトレジスタ30により検査が行われることが認識されないので、そのような誤動作を防ぐこともできる。   Further, by counting the number of clock pulses at the time of inspection by the shift register 30, for example, even when a constant voltage power source for inspection as in the past is erroneously connected to the delay time shortening terminal DS, the pulse If is not input, since it is not recognized that the inspection is performed by the shift register 30, such a malfunction can be prevented.

このように、実施例2に係る二次電池保護用集積回路装置150aによれば、遅延時間短縮端子DSに、外部から検査時クロックパルス供給手段200を接続するだけで、自動的にこれから検査が行われることが認識され、速やかに検査を行うことができる。また、実施例2に係る二次電池保護用集積回路装置150aにおいても、実施例1で述べたのと同様の効果が得られることは言うまでもない。   Thus, according to the integrated circuit device for secondary battery protection 150a according to the second embodiment, the inspection time pulse pulse supplying means 200 is connected to the delay time shortening terminal DS from the outside, and the inspection is automatically performed from now on. It is recognized that this will be done, and inspection can be performed promptly. It goes without saying that the secondary battery protection integrated circuit device 150a according to the second embodiment can achieve the same effects as those described in the first embodiment.

なお、他の構成要素については、実施例1に係る二次電池保護用集積回路装置150と同様であるので、同一の参照符号を付してその説明を省略する。   The other constituent elements are the same as those of the integrated circuit device 150 for protecting a secondary battery according to the first embodiment, and therefore, the same reference numerals are given and description thereof is omitted.

図3は、本発明を適用した実施例3に係る二次電池保護用集積回路装置150bの全体構成の一例を示した図である。図3において、実施例3に係る二次電池保護用集積回路装置150bは、遅延時間短縮端子DSと、内部発振器10と、遅延時間生成手段20と、シフトレジスタ30とを備え、遅延時間短縮端子DSに検出時クロックパルス供給手段200が接続されたときに、シフトレジスタ30が検査時クロックパルス数をカウントし、所定数に達したときに、スイッチSWの接続を切り替えられるようになっている点では、図2の実施例2に係る二次電池保護用集積回路装置150aと同様である。   FIG. 3 is a diagram showing an example of the overall configuration of an integrated circuit device 150b for secondary battery protection according to a third embodiment to which the present invention is applied. In FIG. 3, the integrated circuit device 150b for secondary battery protection according to the third embodiment includes a delay time shortening terminal DS, an internal oscillator 10, a delay time generating means 20, and a shift register 30, and includes a delay time shortening terminal. The shift register 30 counts the number of clock pulses at the time of inspection when the detection clock pulse supply means 200 is connected to the DS, and the connection of the switch SW can be switched when the predetermined number is reached. Then, it is the same as that of the integrated circuit device 150a for secondary battery protection which concerns on Example 2 of FIG.

しかしながら、実施例3に係る二次電池保護用集積回路装置150bにおいては、内部発振器10と遅延時間短縮端子DSが電気的に接続されている点において、実施例2に係る二次電池保護用集積回路装置150aと異なっている。このように、内部発振器10と、遅延時間短縮端子DSが常時接続された状態であってもよい。遅延時間短縮端子DSに、外部から検査時パルス供給手段200が接続され、検査時パルスが入力された場合には、シフトレジスタ30でこれから検査が開始されることを認識できるので、スイッチSWの接続を上側とし、遅延時間短縮端子DSと遅延時間生成手段20とを接続する接続切替を行うことができるからである。これにより、遅延時間生成手段20には、外部の検査時パルス供給手段200から供給される検査時パルスが入力され、安定した高周波数のクロックパルスを用いて、遅延時間を短縮し、各内部回路40〜130の検査を行うことができる。   However, in the secondary battery protection integrated circuit device 150b according to the third embodiment, the secondary battery protection integrated circuit according to the second embodiment is different in that the internal oscillator 10 and the delay time shortening terminal DS are electrically connected. Different from the circuit device 150a. As described above, the internal oscillator 10 and the delay time shortening terminal DS may be constantly connected. When the inspection time pulse supply means 200 is connected to the delay time shortening terminal DS from the outside, and the inspection time pulse is inputted, the shift register 30 can recognize that the inspection will be started, so the connection of the switch SW This is because the connection switching for connecting the delay time shortening terminal DS and the delay time generating means 20 can be performed. As a result, the inspection time pulse supplied from the external inspection time pulse supply means 200 is input to the delay time generation means 20, and the delay time is shortened using a stable high-frequency clock pulse. 40-130 inspections can be performed.

なお、図3の実施例3に係る二次保護用集積回路装置150bにおいては、例えば、遅延短縮端子DSに、従来通りの定電圧の電源を接続した場合には、検査時クロックパルスの代わりに、従来通り、内部発振器10で発生させた短縮クロックパルスに基づいて遅延時間を生成し、検査を行うことができる。これにより、例えば、外部の検査時クロックパルス供給手段200から正確で安定した検査時クロックパルスが供給される環境の下では、本実施例に係る二次電位保護用集積回路装置150bの機能を用いて、検査時クロックパルスを用いて検査を行い、外部の検査時クロックパルス供給手段200が用意できず、従来の電源設備を用いて検査を行わざるを得ない場合には、従来通りの検査を行うこともできる。   In the secondary protection integrated circuit device 150b according to the third embodiment of FIG. 3, for example, when a conventional constant voltage power supply is connected to the delay shortening terminal DS, instead of the clock pulse at the time of inspection. As in the prior art, the delay time can be generated based on the shortened clock pulse generated by the internal oscillator 10 and the inspection can be performed. Thereby, for example, in an environment where an accurate and stable clock pulse for inspection is supplied from the external clock pulse supply means 200 for inspection, the function of the integrated circuit device for secondary potential protection 150b according to the present embodiment is used. If the inspection clock pulse supply means 200 is not prepared and the external inspection clock pulse supply means 200 cannot be prepared and the conventional power supply equipment must be used for the inspection, the conventional inspection is performed. It can also be done.

このように、実施例3に係る二次電池保護用集積回路装置150bにおいては、検査時クロックパルス供給手段200が用意できる通常の検査状況下では、外部から供給されるクロックパルスを用いて検査を行い、検査時クロックパルス供給手段200が用意できない非常の検査状況下においては、従来の方式による短縮クロックパルスを用いて検査を行うという柔軟な検査対応が可能となる。また、実施例3においても、実施例1で述べたのと同様の効果が得られることは言うまでもない。   As described above, in the integrated circuit device for secondary battery protection 150b according to the third embodiment, the inspection clock pulse supply unit 200 can prepare the inspection using the clock pulse supplied from the outside in the normal inspection situation. In a very inspection situation where the inspection clock pulse supply means 200 cannot be prepared, a flexible inspection response is possible in which inspection is performed using a shortened clock pulse according to the conventional method. Needless to say, the same effects as described in the first embodiment can be obtained in the third embodiment.

なお、他の構成要素については、実施例1及び実施例2に係る二次電池保護用集積回路装置150、150bと同様であるので、同一の参照符号を付してその説明を省略する。   Since the other components are the same as those of the integrated circuit devices for secondary battery protection 150 and 150b according to the first and second embodiments, the same reference numerals are given and the description thereof is omitted.

[参考例]
図4は、比較参考例として、従来の二次電池保護用集積回路装置250の全体構成の一例を示した図である。図4において、内部発振器10は、遅延時間短縮端子DSに接続されるとともに、遅延時間生成手段20に接続されている。また、スイッチSWや、シフトレジスタ30は設けられていない。また、遅延時間短縮端子DSには、外部から、定電圧電源300が接続され、一定電圧が遅延時間短縮端子DSに入力されるようになっている。
[Reference example]
FIG. 4 is a diagram showing an example of the overall configuration of a conventional secondary battery protection integrated circuit device 250 as a comparative reference example. In FIG. 4, the internal oscillator 10 is connected to the delay time shortening terminal DS and also connected to the delay time generating means 20. Further, the switch SW and the shift register 30 are not provided. Further, a constant voltage power supply 300 is connected to the delay time shortening terminal DS from the outside, and a constant voltage is input to the delay time shortening terminal DS.

かかる構成においては、遅延時間の短縮は、IT=CVの関係から、電流Iを増加させることにより、内部発振器10で生成されるクロックパルスの周期Tを短くし、周波数を高くする。この形式の場合では、内部発振器10に印加される電圧Vの依存性、駆動電流Iのバラツキ、容量値Cのバラツキ等により、内部発振器10の周波数がばらつき、そのためこれを遅延時間生成手段20で分周して生成した遅延時間もばらついてしまう。   In this configuration, the delay time is shortened by increasing the current I from the relationship IT = CV, thereby shortening the period T of the clock pulse generated by the internal oscillator 10 and increasing the frequency. In the case of this type, the frequency of the internal oscillator 10 varies due to the dependency of the voltage V applied to the internal oscillator 10, the variation of the drive current I, the variation of the capacitance value C, and the like. The delay time generated by frequency division also varies.

よって、本願実施例1乃至実施例3において説明したように、遅延時間生成手段20に入力されるクロックパルスが、接続切替手段であるスイッチSWにより切り替えられ、検査時は、外部の検査時クロックパルス供給手段200から供給された検査時クロックパルスを分周して遅延時間を生成する検査方法を実行することにより、安定した状態で正確に電気的特性の検査を行うことができる。そしてその際、検査時クロックパルス供給手段200から遅延時間短縮端子DSに入力される検査時クロックパルスを十分に高い周波数、少なくとも通常動作時に内部発振器10で生成される動作時クロックパルスよりも高い周波数とすることにより、十分に遅延時間を短縮させて検査を行う検査方法を実行することができる。   Therefore, as described in the first to third embodiments of the present application, the clock pulse input to the delay time generating means 20 is switched by the switch SW as the connection switching means. By executing the inspection method for generating the delay time by dividing the clock pulse at the time of inspection supplied from the supply means 200, the electrical characteristics can be accurately inspected in a stable state. At that time, the inspection clock pulse input to the delay time shortening terminal DS from the inspection clock pulse supply means 200 has a sufficiently high frequency, at least a frequency higher than the operation clock pulse generated by the internal oscillator 10 during normal operation. By doing so, it is possible to execute an inspection method for performing an inspection with a sufficiently reduced delay time.

以上、本発明の好ましい実施例について詳説したが、本発明は、上述した実施例に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施例に種々の変形及び置換を加えることができる。   The preferred embodiments of the present invention have been described in detail above. However, the present invention is not limited to the above-described embodiments, and various modifications and substitutions can be made to the above-described embodiments without departing from the scope of the present invention. Can be added.

実施例1に係る二次電池保護用集積回路装置150の全体構成図の一例である。1 is an example of an overall configuration diagram of an integrated circuit device for secondary battery protection 150 according to Example 1. FIG. 実施例2に係る二次電池保護用集積回路装置150aの全体構成図の一例である。6 is an example of an overall configuration diagram of an integrated circuit device for secondary battery protection 150a according to Embodiment 2. FIG. 実施例3に係る二次電池保護用集積回路装置150bの全体構成図の一例である。10 is an example of an overall configuration diagram of an integrated circuit device for secondary battery protection 150b according to Embodiment 3. FIG. 比較参考例の従来の二次電池保護用集積回路装置250の全体構成図である。It is a whole block diagram of the conventional secondary battery protection integrated circuit device 250 of the comparative reference example.

符号の説明Explanation of symbols

10 内部発振器
20 遅延時間生成手段
30 シフトレジスタ
SW スイッチ
DS 遅延時間短縮端子
40 過充電検出回路
50 過放電検出回路
60 放電過電流検出回路
70 充電過電流検出回路
80、120 論理回路
90 レベルシフト回路
100 短絡検出回路
110 遅延回路
150、150a、150b、250 二次電池保護用集積回路装置
200 検査時クロックパルス供給手段
300 定電圧電源
COUT 充電検出端子
DOUT 放電検出端子
V− 電流検出端子
DESCRIPTION OF SYMBOLS 10 Internal oscillator 20 Delay time generation means 30 Shift register SW switch DS Delay time shortening terminal 40 Overcharge detection circuit 50 Overdischarge detection circuit 60 Discharge overcurrent detection circuit 70 Charge overcurrent detection circuit 80, 120 Logic circuit 90 Level shift circuit 100 Short circuit detection circuit 110 Delay circuit 150, 150a, 150b, 250 Integrated circuit device for secondary battery protection 200 Clock pulse supply means during inspection 300 Constant voltage power supply COUT Charge detection terminal DOUT Discharge detection terminal V- Current detection terminal

Claims (5)

動作時クロックパルスを発生させる内部発振器と、
入力されたクロックパルスに基づいて、各内部回路の遅延時間を生成する遅延時間生成手段と、
検査時クロックパルスが外部から入力可能な遅延時間短縮端子と、
通常動作時には、前記内部発振器と前記遅延時間生成手段とを接続して前記動作時クロックパルスに基づいて前記遅延時間が生成されるようにし、電気的性能の検査時には、前記遅延時間短縮端子と前記遅延時間生成手段とを接続して前記検査時クロックパルスに基づいて前記遅延時間が生成されるようにする接続切替手段と、を有することを特徴とする二次電池保護用集積回路装置。
An internal oscillator that generates clock pulses during operation;
A delay time generating means for generating a delay time of each internal circuit based on the input clock pulse;
A delay time shortening pin that can input clock pulses from the outside during inspection;
During normal operation, the internal oscillator and the delay time generating means are connected so that the delay time is generated based on the clock pulse during operation, and when testing the electrical performance, the delay time shortening terminal and the An integrated circuit device for protecting a secondary battery, comprising: connection switching means for connecting the delay time generating means so that the delay time is generated based on the clock pulse at the time of inspection.
前記検査時クロックパルスは、前記動作時クロックパルスよりも高い周波数のクロックパルスが入力され、前記遅延時間を短縮することを特徴とする請求項1に記載の二次電池保護用集積回路装置。   2. The integrated circuit device for protecting a secondary battery according to claim 1, wherein a clock pulse having a frequency higher than that of the clock pulse for operation is input as the clock pulse for inspection, and the delay time is shortened. 前記遅延時間短縮端子に接続されたシフトレジスタを更に備え、
該シフトレジスタは、前記遅延時間短縮端子に入力された前記検査クロックパルスをカウントし、
前記接続切替手段は、前記シフトレジスタでカウントされた前記検査クロックパルスが所定数以上のときに、前記遅延時間短縮端子と前記遅延時間生成手段とを接続することを特徴とする請求項1又は2に記載の二次電池保護用集積回路装置。
A shift register connected to the delay time reduction terminal;
The shift register counts the inspection clock pulse input to the delay time shortening terminal,
The connection switching means connects the delay time shortening terminal and the delay time generating means when the number of the inspection clock pulses counted by the shift register is a predetermined number or more. An integrated circuit device for protecting a secondary battery according to 1.
前記内部発振器は、前記遅延時間短縮端子に接続されており、前記検査時クロックパルスの代わりに一定電圧が入力された場合には、前記内部発振器により生成される短縮クロックパルスを用いて前記遅延時間の生成を行うことを特徴とする請求項3に記載の二次電池保護用集積回路装置。   The internal oscillator is connected to the delay time shortening terminal, and when a constant voltage is input instead of the clock pulse at the time of inspection, the delay time is shortened using the shortened clock pulse generated by the internal oscillator. The integrated circuit device for protecting a secondary battery according to claim 3, wherein: 請求項1乃至4のいずれか一項に記載の二次電池保護用集積回路装置の検査方法であって、
該二次電池保護用集積回路装置の遅延時間短縮端子に、前記二次電池保護用集積回路装置の内部発振回路で生成する動作時クロックパルスよりも高い周波数の検査時クロックパルスを入力し、前記二次電池保護用集積回路装置の内部回路の遅延時間を短縮した状態で電気的特性の検査を行うことを特徴とする二次電池保護用集積回路装置の検査方法。
An inspection method for an integrated circuit device for secondary battery protection according to any one of claims 1 to 4,
The inspection clock pulse having a frequency higher than the operation clock pulse generated by the internal oscillation circuit of the secondary battery protection integrated circuit device is input to the delay time shortening terminal of the secondary battery protection integrated circuit device, An inspection method for an integrated circuit device for protecting a secondary battery, wherein the electrical characteristics are inspected in a state in which a delay time of an internal circuit of the integrated circuit device for protecting a secondary battery is shortened.
JP2008307299A 2008-12-02 2008-12-02 Integrated circuit device for secondary battery protection and inspection method for integrated circuit device for secondary battery protection Active JP5347460B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008307299A JP5347460B2 (en) 2008-12-02 2008-12-02 Integrated circuit device for secondary battery protection and inspection method for integrated circuit device for secondary battery protection

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008307299A JP5347460B2 (en) 2008-12-02 2008-12-02 Integrated circuit device for secondary battery protection and inspection method for integrated circuit device for secondary battery protection

Publications (2)

Publication Number Publication Date
JP2010136471A true JP2010136471A (en) 2010-06-17
JP5347460B2 JP5347460B2 (en) 2013-11-20

Family

ID=42347157

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008307299A Active JP5347460B2 (en) 2008-12-02 2008-12-02 Integrated circuit device for secondary battery protection and inspection method for integrated circuit device for secondary battery protection

Country Status (1)

Country Link
JP (1) JP5347460B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022007523A1 (en) * 2020-07-09 2022-01-13 深圳市创芯微微电子有限公司 Battery protection circuit

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0519023A (en) * 1991-07-11 1993-01-26 Hitachi Ltd Integrated circuit device
JP2001268810A (en) * 2000-03-24 2001-09-28 Ricoh Co Ltd Charge/discharge protection circuit, battery pack incorporating the same, electronic equipment using the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0519023A (en) * 1991-07-11 1993-01-26 Hitachi Ltd Integrated circuit device
JP2001268810A (en) * 2000-03-24 2001-09-28 Ricoh Co Ltd Charge/discharge protection circuit, battery pack incorporating the same, electronic equipment using the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022007523A1 (en) * 2020-07-09 2022-01-13 深圳市创芯微微电子有限公司 Battery protection circuit

Also Published As

Publication number Publication date
JP5347460B2 (en) 2013-11-20

Similar Documents

Publication Publication Date Title
JP5020546B2 (en) Charge / discharge protection circuit, battery pack incorporating the charge / discharge protection circuit, electronic device using the battery pack, portable game machine
TWI558057B (en) Charge and discharge control circuit and battery device
TWI474575B (en) Battery packs, method for controlling battery cells and electronic systems thereof
JP6530586B2 (en) Secondary protection IC, control method for secondary protection IC, protection module, and battery pack
US20070096695A1 (en) Battery protecting apparatus and battery protecting circuit
US9103893B2 (en) Voltage monitor semiconductor device, battery pack, and electronic device employing battery pack
US9350180B2 (en) Load switch having load detection
US8581556B2 (en) Protection circuit and battery pack having current varying circuit to vary current flowing through power terminal
US20140210612A1 (en) Protection ic and method of monitoring a battery voltage
US20060098366A1 (en) Battery protecting circuit
US7757110B2 (en) Timer circuit that bypasses frequency divider in response to receiving short-time mode instruction on dual-function external terminal
US20230223780A1 (en) Systems and methods for low current detection
US8013625B2 (en) Semiconductor device
JP2020036496A (en) Secondary battery protection circuit, secondary battery protection device, battery pack and control method of secondary battery protection circuit
JP2006262574A (en) Secondary battery protection circuit, battery pack and electronic equipment
JP5435081B2 (en) Semiconductor device
JP2007218680A (en) Charging and discharging monitoring system
JP5347460B2 (en) Integrated circuit device for secondary battery protection and inspection method for integrated circuit device for secondary battery protection
JP6808444B2 (en) Semiconductor device and current consumption test method
US20130003428A1 (en) Power supply system and electrical device with same
US20150048813A1 (en) Semiconductor device and power source control method
JP7314010B2 (en) Semiconductor equipment and electronic equipment
US9106215B2 (en) Oscillation stop detection circuit and electronic device
JP2019017146A (en) Power storage device and control method therefor
JP2010109605A (en) Mode setting circuit and counter circuit using the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110921

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130423

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130619

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130723

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130805

R150 Certificate of patent or registration of utility model

Ref document number: 5347460

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150