JP2010135598A - Method of manufacturing epitaxial wafer - Google Patents
Method of manufacturing epitaxial wafer Download PDFInfo
- Publication number
- JP2010135598A JP2010135598A JP2008310779A JP2008310779A JP2010135598A JP 2010135598 A JP2010135598 A JP 2010135598A JP 2008310779 A JP2008310779 A JP 2008310779A JP 2008310779 A JP2008310779 A JP 2008310779A JP 2010135598 A JP2010135598 A JP 2010135598A
- Authority
- JP
- Japan
- Prior art keywords
- susceptor
- wafer
- semiconductor wafer
- hole
- epitaxial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 239000004065 semiconductor Substances 0.000 claims abstract description 56
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims abstract description 49
- 238000001947 vapour-phase growth Methods 0.000 claims abstract description 30
- 238000003780 insertion Methods 0.000 claims abstract description 19
- 230000037431 insertion Effects 0.000 claims abstract description 19
- 239000007789 gas Substances 0.000 claims description 42
- 239000000243 solution Substances 0.000 claims description 23
- 238000004140 cleaning Methods 0.000 claims description 16
- 239000012159 carrier gas Substances 0.000 claims description 11
- 239000007864 aqueous solution Substances 0.000 claims description 6
- 239000012808 vapor phase Substances 0.000 claims 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 abstract description 3
- 238000000927 vapour-phase epitaxy Methods 0.000 abstract 2
- 235000012431 wafers Nutrition 0.000 description 122
- 230000002093 peripheral effect Effects 0.000 description 23
- 125000001475 halogen functional group Chemical group 0.000 description 22
- 241000239290 Araneae Species 0.000 description 14
- 230000000052 comparative effect Effects 0.000 description 14
- 239000012495 reaction gas Substances 0.000 description 11
- 238000000034 method Methods 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 238000012545 processing Methods 0.000 description 7
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- 229910052736 halogen Inorganic materials 0.000 description 4
- 150000002367 halogens Chemical class 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- SLLGVCUQYRMELA-UHFFFAOYSA-N chlorosilicon Chemical compound Cl[Si] SLLGVCUQYRMELA-UHFFFAOYSA-N 0.000 description 3
- 238000005192 partition Methods 0.000 description 3
- 239000002994 raw material Substances 0.000 description 3
- 238000005406 washing Methods 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 230000002940 repellent Effects 0.000 description 2
- 239000005871 repellent Substances 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 240000004050 Pentaglottis sempervirens Species 0.000 description 1
- 235000004522 Pentaglottis sempervirens Nutrition 0.000 description 1
- 229910003902 SiCl 4 Inorganic materials 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000007865 diluting Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000003595 mist Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000003345 natural gas Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
Abstract
Description
本発明は、エピタキシャルウェーハの製造方法に関する。 The present invention relates to an epitaxial wafer manufacturing method.
半導体ウェーハにエピタキシャル膜を成長させるためには、加熱方法やサセプタの形状の違いにより各種構造の気相成長装置が使用されている。近年、このような気相成長装置としては、半導体ウェーハを１枚単位で処理する枚葉式の処理装置が主流になってきている。枚葉式の処理装置では、密閉可能な反応チャンバ内にサセプタを配置し、このサセプタ上で半導体ウェーハを所定温度に加熱しながら半導体ウェーハ上に原料ガスを供給することによりエピタキシャル膜の形成が行われる。 In order to grow an epitaxial film on a semiconductor wafer, vapor phase growth apparatuses with various structures are used depending on the heating method and the shape of the susceptor. In recent years, as such a vapor phase growth apparatus, a single-wafer type processing apparatus for processing a semiconductor wafer in units of one sheet has become mainstream. In a single wafer processing apparatus, an epitaxial film is formed by disposing a susceptor in a sealable reaction chamber and supplying a source gas onto the semiconductor wafer while heating the semiconductor wafer to a predetermined temperature on the susceptor. Is called.
典型的なサセプタは、略円板状で枚葉式処理装置内に水平に配置され、座ぐり部（半導体ウェーハ載置領域）に３つ以上の貫通孔が設けられ、各孔内にウェーハ保持ピンが挿入されている。外部の搬送装置から反応チャンバ内に半導体ウェーハが搬入されると、ウェーハリフトピンが貫通孔より上方に上昇して半導体ウェーハを受け取り、続いて下方に下降して半導体ウェーハをサセプタ上に載置する。そして気相成長工程が終了すると、ウェーハリフトピンが再び貫通孔より上方に上昇して半導体ウェーハを持ち上げる。持ち上げられた半導体ウェーハはロボットアーム等により搬送装置に移され反応チャンバ外へ排出される。そのようなサセプタを含む枚葉式処理装置は、例えば特許文献１〜３に開示されている。
しかし本発明者の検討の結果、上記枚葉式処理装置には、以下の課題があることが判明した。
(1)気相成長後のウェーハの主裏面を観察すると、全体または局所的にクモリ（エッチング斑、裏面クモリともいう）が観察される。
(2)上記の通り、サセプタの座ぐり内には、半導体ウェーハをサセプタ上に搬送・載置する際に必要となるウェーハリフトピンとその挿入孔が設けられているが、これらリフトピン先端部と対向する半導体ウェーハの主裏面には、「ピンハロー」と呼ばれるドーナツ状のクモリが発生する。
このような裏面クモリやピンハローが目視でも確認できるようになると、外観不良となり製品ウェーハとしては好ましくない。更に、近年、デバイス工程ではデザインルールの微細化に伴い、エピタキシャルウェーハに対し、より高度な平坦度が要求されている。そのため、これまでデバイス特性に影響を及ぼさなかった裏面クモリやピンハローによる面荒れ（凹凸）が問題視されてきている。
したがって、高品質なエピタキシャルウェーハを得るためには、裏面クモリおよびピンハローを抑制することが求められる。
However, as a result of the study by the present inventor, it has been found that the single wafer processing apparatus has the following problems.
(1) When the main back surface of the wafer after vapor phase growth is observed, spiders (also called etching spots and back spiders) are observed entirely or locally.
(2) As described above, in the counterbore of the susceptor, there are provided wafer lift pins and insertion holes necessary for transporting and placing the semiconductor wafer on the susceptor. A donut-shaped spider called “pin hello” is generated on the main back surface of the semiconductor wafer.
If such backside spiders and pin halos can be confirmed with the naked eye, the appearance becomes poor, which is not preferable as a product wafer. Furthermore, in recent years, with the miniaturization of design rules in device processes, higher flatness is required for epitaxial wafers. For this reason, surface roughness (unevenness) due to backside spiders and pin halos that have not affected device characteristics has been regarded as a problem.
Therefore, in order to obtain a high-quality epitaxial wafer, it is required to suppress the backside fog and pin halo.
そこで本発明の目的は、裏面クモリおよびピンハローを抑制することにより、高品質なエピタキシャルウェーハを製造する手段を提供することにある。 Therefore, an object of the present invention is to provide a means for manufacturing a high-quality epitaxial wafer by suppressing backside fogging and pin halos.
本発明者は、上記目的を達成するために鋭意検討を重ねた結果、裏面クモリおよびピンハローは、気相成長中にキャリアガスがサセプタとウェーハとの隙間から滲入して自然酸化膜をエッチングした際の境界で見られるエッチング反応斑や、成膜ガス（原料ガス）の滲入による異常成膜によって、他領域と比較し粗さが不均一になったことに起因するとの新たな知見を得た。そして上記知見に基づき更に検討を重ね、半導体ウェーハ昇降用リフトピンを挿通するための貫通孔周囲に貫通孔を設けるとともに、サセプタ載置前の半導体ウェーハの主裏面を弗酸系溶液で処理することにより、上記課題を解決できることを見出し、本発明を完成するに至った。 As a result of intensive studies to achieve the above object, the present inventor has found that the backside spider and the pin halo are etched when the natural gas is etched through the gap between the susceptor and the wafer during the vapor phase growth. New findings were obtained that the roughness was non-uniform compared to other regions due to etching reaction spots seen at the boundary of the film and abnormal film formation due to infiltration of film forming gas (raw material gas). Based on the above findings, further investigations are made, and through holes are formed around the through holes for inserting the lift pins for raising and lowering the semiconductor wafer, and the main back surface of the semiconductor wafer before mounting the susceptor is treated with a hydrofluoric acid solution. The present inventors have found that the above problems can be solved and have completed the present invention.
即ち、上記目的は、下記手段により達成された。
[１]反応チャンバと、半導体ウェーハを該ウェーハの主裏面で支持するための昇降可能なリフトピンと、該反応チャンバ内に配置された、該半導体ウェーハの載置領域に上記リフトピンを挿通可能なリフトピン挿通用貫通孔を有するサセプタと、を有する気相成長装置内で半導体ウェーハの主表面上にエピタキシャル層を気相成長させるエピタキシャルウェーハの製造方法であって、
前記サセプタは、上記リフトピン挿通用貫通孔の周囲に貫通孔を有し、
前記気相成長を、前記半導体ウェーハの主裏面を弗酸系溶液により洗浄した後、該半導体ウェーハを前記サセプタ上に載置して行うことを特徴とするエピタキシャルウェーハの製造方法。
[２]前記気相成長を、反応チャンバ内でサセプタ上面側に原料ガスおよびキャリアガスを供給し、かつサセプタ下面側にキャリアガスを供給することにより行う[１]に記載のエピタキシャルウェーハの製造方法。
[３]前記弗酸系溶液は、弗酸水溶液である[１]または[２]に記載のエピタキシャルウェーハの製造方法。
That is, the above object was achieved by the following means.
[1] A reaction chamber, lift pins that can be raised and lowered for supporting the semiconductor wafer on the main back surface of the wafer, and lift pins that are disposed in the reaction chamber and that can be inserted into the mounting area of the semiconductor wafer. An epitaxial wafer manufacturing method for vapor-phase-growing an epitaxial layer on a main surface of a semiconductor wafer in a vapor-phase growth apparatus having a through-hole for insertion;
The susceptor has a through hole around the lift pin insertion through hole,
The method for producing an epitaxial wafer, wherein the vapor phase growth is performed by cleaning the main back surface of the semiconductor wafer with a hydrofluoric acid solution and then placing the semiconductor wafer on the susceptor.
[2] The method for producing an epitaxial wafer according to [1], wherein the vapor phase growth is performed by supplying a source gas and a carrier gas to the susceptor upper surface side and supplying a carrier gas to the susceptor lower surface side in the reaction chamber. .
[3] The method for producing an epitaxial wafer according to [1] or [2], wherein the hydrofluoric acid solution is an aqueous hydrofluoric acid solution.
本発明によれば、裏面クモリおよびピンハローによる面荒れを抑制することにより、外観が良好であり、かつ高い平坦度を有する、高品質なエピタキシャルウェーハを提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the high quality epitaxial wafer which has a favorable external appearance and has high flatness can be provided by suppressing the surface roughness by a back surface spider and pin halo.
本発明のエピタキシャルウェーハの製造方法は、反応チャンバと、半導体ウェーハを該ウェーハの主裏面で支持するための昇降可能なリフトピンと、該反応チャンバ内に配置された、該半導体ウェーハの載置領域に上記リフトピンを挿通可能なリフトピン挿通用貫通孔を有するサセプタと、を有する気相成長装置内で半導体ウェーハの主表面上にエピタキシャル層を気相成長させてエピタキシャルウェーハを製造する。本発明のエピタキシャルウェーハの製造方法では、前記サセプタとして、上記リフトピン挿通用貫通孔の周囲に貫通孔（以下、「周辺貫通孔」という）を有するサセプタを使用すること、エピタキシャル層形成のための気相成長を、半導体ウェーハの主裏面を弗酸系溶液により洗浄した後、該半導体ウェーハを前記サセプタ上に載置して行うことにより、前述の裏面クモリおよびピンハローを抑制し高度な平坦度を有するエピタキシャルウェーハを提供することができる。以下に、この点についてより詳細に説明する。 The epitaxial wafer manufacturing method of the present invention includes a reaction chamber, lift pins that can be moved up and down for supporting the semiconductor wafer on the main back surface of the wafer, and a semiconductor wafer mounting region disposed in the reaction chamber. An epitaxial wafer is manufactured by vapor-phase-growing an epitaxial layer on the main surface of a semiconductor wafer in a vapor phase growth apparatus having a susceptor having a lift-pin insertion through hole through which the lift pin can be inserted. In the epitaxial wafer manufacturing method of the present invention, a susceptor having a through hole (hereinafter referred to as “peripheral through hole”) around the lift pin insertion through hole is used as the susceptor. The phase growth is performed by cleaning the main back surface of the semiconductor wafer with a hydrofluoric acid solution and then placing the semiconductor wafer on the susceptor, thereby suppressing the above-mentioned back surface spider and pin halo and having a high degree of flatness. An epitaxial wafer can be provided. This point will be described in detail below.
図１に、本発明において使用可能な気相成長装置の一例（概略断面図）を示す。
気相成長装置（以下、装置）１は、その内部にエピタキシャル膜の形成室（以下、反応チャンバ）２を有している。この反応チャンバ２は、上側ドーム３と下側ドーム４とドーム取り付け体５とを備えている。上側ドーム３および下側ドーム４は、石英などの透明な材料から構成され、装置１の上方および下方に複数配置されたハロゲンランプ６により、サセプタ１０および半導体ウェーハＷが加熱される。サセプタ１０は、サセプタ回転軸７に連なる支持アーム８によって、該サセプタの下面の外周部が水平に保持されて回転する。サセプタ１０は、通常、炭素母材の表面にＳｉＣ膜をコーティングしたものが採用されている。従来、このサセプタ１０は、図２に示すような円板形状、または、図３に示すような凹部を有する円板形状で、半導体ウェーハＷの主裏面全体を面支持していた。この凹部は、半導体ウェーハＷが収納される略円形の底壁と、これを取り囲む側壁とにより形成されるポケット１０ａを構成する。また、サセプタ１０の外周部には、その周方向に向かって、例えば１２０度毎に合計３本の貫通孔（リフトピン挿通用貫通孔）１０ｂが形成されている。各リフトピン挿通用貫通孔１０ｂには、半導体ウェーハＷを昇降させるリフトピン９が遊挿されている。リフトピン９の昇降は、リフトアーム１１により行われる。
ドーム取り付け体５のうち、サセプタ１０と対峙する高さ位置には、ガス供給口１２とガス排出口１３とが対向配置されている。ガス供給口１２からは、反応チャンバ２内にＳｉＨＣｌ３などのＳｉソースガス（原料ガス）を水素ガス（キャリアガス）で希釈し、それにドーパントを微量混合した反応ガスが、半導体ウェーハＷの主表面に対して平行（水平方向）に供給される。この供給された反応ガスは、半導体ウェーハＷの主表面を通過してエピタキシャル膜成長後、ガス排出口１３より装置１の外に排出される。一方、サセプタ下面側には、通常、下側ドーム４を清浄に保つために、ガス供給口１４からキャリアガスが供給される。
FIG. 1 shows an example (schematic cross-sectional view) of a vapor phase growth apparatus that can be used in the present invention.
A vapor phase growth apparatus (hereinafter referred to as an apparatus) 1 has an epitaxial film formation chamber (hereinafter referred to as a reaction chamber) 2 therein. The reaction chamber 2 includes an upper dome 3, a lower dome 4, and a dome mounting body 5. The upper dome 3 and the lower dome 4 are made of a transparent material such as quartz, and the susceptor 10 and the semiconductor wafer W are heated by a plurality of halogen lamps 6 arranged above and below the apparatus 1. The susceptor 10 is rotated by a support arm 8 connected to the susceptor rotation shaft 7 while the outer peripheral portion of the lower surface of the susceptor is held horizontally. As the susceptor 10, a carbon base material whose surface is coated with a SiC film is usually employed. Conventionally, the susceptor 10 has a disk shape as shown in FIG. 2 or a disk shape having a recess as shown in FIG. The recess constitutes a pocket 10a formed by a substantially circular bottom wall in which the semiconductor wafer W is accommodated and a side wall surrounding the bottom wall. Further, a total of three through holes (lift pin insertion through holes) 10b are formed in the outer peripheral portion of the susceptor 10 in the circumferential direction, for example, every 120 degrees. Lift pins 9 for raising and lowering the semiconductor wafer W are loosely inserted in the lift pin insertion through holes 10b. The lift pins 9 are moved up and down by a lift arm 11.
In the dome mounting body 5, a gas supply port 12 and a gas discharge port 13 are opposed to each other at a height position facing the susceptor 10. From the gas supply port 12, a reaction gas obtained by diluting Si source gas (raw material gas) such as SiHCl 3 with hydrogen gas (carrier gas) in the reaction chamber 2 and mixing a trace amount of dopant with it is a main surface of the semiconductor wafer W. In parallel (horizontal direction). The supplied reaction gas passes through the main surface of the semiconductor wafer W, grows an epitaxial film, and is then discharged from the apparatus 1 through the gas discharge port 13. On the other hand, a carrier gas is normally supplied from the gas supply port 14 to the lower surface of the susceptor in order to keep the lower dome 4 clean.
本発明者は、前述のピンハローが発生する原因は、図２、３に示すようなリフトピン挿通用貫通孔を有するサセプタを含む気相成長装置では、原料ガスおよびキャリアガスが図４に示すように流れることにあると推察した。即ち、サセプタ上面側を流れる反応ガスの一部は、サセプタ外周側（図４中、隔壁部材とサセプタの隙間）からサセプタ下面側へ回り込む。気相成長装置内では、この回り込んだ反応ガスの大部分はガス排出口１５から排出されるものの、一部は上側ドーム３と下側ドーム４との圧力差により、リフトピンとリフトピン挿通用貫通孔との隙間からウェーハとサセプタの隙間に入り込む。この入り込んだ反応ガスに含まれる原料ガスが、図４に示すようにウェーハ裏面のリフトピンと対向する部分に堆積することが、ウェーハの主裏面におけるピンハローの原因と考えられる。 The present inventor has found that the cause of the pin halo described above is that, in the vapor phase growth apparatus including a susceptor having a lift pin insertion through hole as shown in FIGS. I guessed it was flowing. That is, a part of the reaction gas flowing on the upper surface side of the susceptor flows from the outer periphery side of the susceptor (the gap between the partition wall member and the susceptor in FIG. 4) to the lower surface side of the susceptor. In the vapor phase growth apparatus, most of the circulated reaction gas is discharged from the gas discharge port 15, but part of the reaction gas penetrates the lift pin and the lift pin through due to the pressure difference between the upper dome 3 and the lower dome 4. It enters the gap between the wafer and the susceptor through the gap between the holes. It is considered that the source gas contained in the entered reaction gas is deposited on the portion facing the lift pins on the back surface of the wafer as shown in FIG.
これに対し本発明では、図５に示すように、リフトピン挿通用貫通孔の周囲に貫通孔（周辺貫通孔）を、好ましくは複数配置する。このような周辺貫通孔を有するサセプタでは、周辺貫通孔により、上側ドーム３と下側ドーム４との圧力差を変化させることができる。これにより、ウェーハとサセプタに挟まれた空間において、上側ドーム３側から下側ドーム４側へのガスの流れが、下側ドーム４側から上側ドーム３側へのガスの流れに対して優勢となるため、ピンハローの発生を抑制することができる。 On the other hand, in the present invention, as shown in FIG. 5, a plurality of through holes (peripheral through holes) are preferably arranged around the lift pin insertion through hole. In the susceptor having such a peripheral through hole, the pressure difference between the upper dome 3 and the lower dome 4 can be changed by the peripheral through hole. Thereby, in the space between the wafer and the susceptor, the gas flow from the upper dome 3 side to the lower dome 4 side is dominant over the gas flow from the lower dome 4 side to the upper dome 3 side. Therefore, the occurrence of pin halo can be suppressed.
しかし上記サセプタを使用するのみでは、ピンハローを抑制することはできても裏面クモリは抑制できない。そこで本発明では、上記サセプタを使用するとともに、半導体ウェーハを、ウェーハ主裏面を弗酸系溶液により洗浄した後にサセプタ上に載置する。このように気相成長前に弗酸系溶液による洗浄を行うことで裏面クモリが抑制できる理由は、弗酸系溶液による洗浄によりウェーハ主裏面の自然酸化膜を除去し撥水面とすることができるため、水分が付着しにくくなることにあると推察している。
以上説明したように、本発明によれば、
(1)リフトピン挿通用貫通孔の周囲に貫通孔を設けることによりサセプタ上面側から下面側へのガス流れを優勢にすること、および、
(2)サセプタ上に載置する前の半導体ウェーハの主裏面を弗酸系溶液により洗浄すること、
により裏面クモリおよびピンハローを抑制することができる。このように裏面クモリおよびピンハローが抑制されたエピタキシャルウェーハは、外観良好である上に、高度な平坦度を有するため微細化されたデバイス作製に好適である。
以下、本発明のエピタキシャルウェーハの製造方法について更に詳細に説明する。
However, by using only the susceptor, it is possible to suppress pin halos but not backside spiders. Therefore, in the present invention, the susceptor is used, and the semiconductor wafer is placed on the susceptor after the main back surface of the wafer is cleaned with a hydrofluoric acid solution. The reason why the backside fog can be suppressed by washing with the hydrofluoric acid solution before the vapor phase growth as described above is that the natural oxide film on the main back surface of the wafer can be removed by washing with the hydrofluoric acid solution to make the water repellent surface. For this reason, it is assumed that moisture is difficult to adhere.
As explained above, according to the present invention,
(1) predominate the gas flow from the upper surface side of the susceptor to the lower surface side by providing a through hole around the through hole for inserting the lift pin; and
(2) The main back surface of the semiconductor wafer before being placed on the susceptor is cleaned with a hydrofluoric acid solution,
This can suppress the backside spider and pin halo. Thus, the epitaxial wafer in which backside humors and pin halos are suppressed has a good appearance and a high degree of flatness, and is suitable for manufacturing a miniaturized device.
Hereafter, the manufacturing method of the epitaxial wafer of this invention is demonstrated in detail.
気相成長装置
反応チャンバおよび半導体ウェーハを該半導体ウェーハの主裏面で支持するための昇降可能なリフトピンを有する気相成長装置としては、エピタキシャルウェーハ製造のために通常使用される気相成長装置を何ら制限なく使用することができる。そのような装置については、例えば特開２００４−６３８６５号公報、特表２００５−５１５６３０号公報等に詳細に記載されている。
As the vapor phase growth apparatus having a vapor phase growth apparatus reaction chamber and a lift pin that can be raised and lowered for supporting the semiconductor wafer on the main back surface of the semiconductor wafer, any vapor phase growth apparatus usually used for manufacturing an epitaxial wafer can be used. Can be used without restriction. Such an apparatus is described in detail in, for example, Japanese Patent Application Laid-Open No. 2004-63865, Japanese Patent Application Publication No. 2005-515630, and the like.
前記気相成長装置に載置するサセプタは、前述のように半導体ウェーハ載置領域（座ぐり部）に、リフトピン挿通用貫通孔と、該貫通孔の周囲に位置する貫通孔（周辺貫通孔）を有する。リフトピン挿通用貫通孔は、１本のリフトピンに対し１つ設けられる。通常、リフトピンはウェーハの安定支持が可能なように３本以上設けられるため、リフトピン挿通用貫通孔もリフトピンの数と同様、通常３つ以上設ける。リフトピン挿通用貫通孔の直径は、リフトピンの直径に応じて決定することが好ましい。例えば直径２〜６ｍｍ程度のリフトピンに対しては、リフトピン挿通用貫通孔の直径は、リフトピンの直径より、０．２〜０．７ｍｍ大きい直径とすることが好ましい。 As described above, the susceptor mounted on the vapor phase growth apparatus has a through hole for inserting a lift pin and a through hole (peripheral through hole) positioned around the through hole in the semiconductor wafer mounting region (counterbore). Have One lift pin insertion through hole is provided for one lift pin. Usually, three or more lift pins are provided so that the wafer can be stably supported, and therefore, three or more lift pin insertion through holes are usually provided as in the number of lift pins. The diameter of the lift pin insertion through hole is preferably determined according to the diameter of the lift pin. For example, for a lift pin having a diameter of about 2 to 6 mm, the diameter of the lift pin insertion through hole is preferably 0.2 to 0.7 mm larger than the diameter of the lift pin.
前述のようにピンハローは、サセプタ下面側からサセプタと半導体ウェーハ主裏面との間に原料ガスが流れ込み、ウェーハ主裏面のリフトピンと対向する部分に堆積することが原因で発生すると考えられる。本発明では、周辺貫通孔を設けることによりサセプタ上面側から下面側へのガス流れを優勢にすることができればよく、半導体ウェーハ載置領域全面に貫通孔を設けることももちろん可能である。ただしサセプタの加工コストとライフタイムを考慮すると、例えば図５に示すようにリフトピン挿通用貫通孔の周囲に貫通孔を設け、他の領域には設けないことが好ましい。この場合、周辺貫通孔を設ける領域は、リフトピン挿通用貫通孔の中心を基準として直径３０ｍｍ以内の領域とすることが好ましく、該領域に８ヶ以上の周辺貫通孔を設けることが更に好ましい。また、周辺貫通孔は、図６に示すように、リフトピン挿通用貫通孔の中心を基準として、円周方向に等間隔に均一に配置することが好ましい。このように周辺貫通孔を配置することにより、サセプタ下面側から、サセプタと半導体ウェーハ主裏面との間に反応ガスが流れ込むことを効率的に防止することができる。 As described above, the pin halo is considered to be caused by the fact that the source gas flows between the susceptor and the main back surface of the semiconductor wafer from the lower surface side of the susceptor and accumulates on the portion facing the lift pins on the main back surface of the wafer. In the present invention, it is only necessary that the gas flow from the upper surface side to the lower surface side of the susceptor can be dominant by providing the peripheral through holes, and it is of course possible to provide the through holes over the entire surface of the semiconductor wafer mounting region. However, in consideration of the processing cost and lifetime of the susceptor, it is preferable to provide a through hole around the through hole for inserting the lift pin as shown in FIG. In this case, the area where the peripheral through hole is provided is preferably an area having a diameter of 30 mm or less with reference to the center of the lift pin insertion through hole, and more preferably 8 or more peripheral through holes are provided in the area. Further, as shown in FIG. 6, the peripheral through holes are preferably arranged uniformly at equal intervals in the circumferential direction with reference to the center of the lift pin insertion through hole. By arranging the peripheral through holes in this manner, it is possible to efficiently prevent the reaction gas from flowing between the susceptor and the main back surface of the semiconductor wafer from the lower surface side of the susceptor.
周辺貫通孔の直径が過度に大きいと、気相成長装置の下部に位置する熱源ランプ（図１中、ハロゲンランプ６）からの光が貫通孔を大量に通過するため、ウェーハ主裏面の周辺貫通孔を配置した部分に対向する領域と、周辺貫通孔を配置しなかった部分に対向する領域との温度差が大きくなり、ウェーハ主裏面上に温度斑が発生する。この温度斑の発生が顕著になると、ウェーハのスリップの品質特性が損なわれる。また、周辺貫通孔の直径が過度に小さいと、後述するようにＳｉＣ被覆を孔の内部に施すことが困難となる。ＳｉＣ被覆が不十分であると、電気特性の代表的な項目であるライフタイムを低下させるおそれがある。上記観点から、周辺貫通孔の直径は、０．５ｍｍ以上３ｍｍ以下とすることが好ましく、０．８ｍｍ以上１．９ｍｍ以下とすることが更に好ましい。 If the diameter of the peripheral through hole is excessively large, a large amount of light from the heat source lamp (halogen lamp 6 in FIG. 1) located at the lower part of the vapor phase growth apparatus passes through the through hole. The temperature difference between the region facing the portion where the hole is disposed and the region facing the portion where the peripheral through hole is not disposed becomes large, and temperature spots are generated on the main back surface of the wafer. When the occurrence of temperature spots becomes significant, the quality characteristics of the slip of the wafer are impaired. If the diameter of the peripheral through hole is excessively small, it is difficult to apply the SiC coating to the inside of the hole as will be described later. If the SiC coating is insufficient, the lifetime, which is a representative item of electrical characteristics, may be reduced. From the above viewpoint, the diameter of the peripheral through hole is preferably 0.5 mm or more and 3 mm or less, and more preferably 0.8 mm or more and 1.9 mm or less.
サセプタの表面および各貫通孔の内壁面には、ＳｉＣ膜が被着されていることが好ましい。これは、ＳｉＣ膜で被覆することにより母材（例えば炭素部材）による汚染を防ぐことができるからである。 It is preferable that a SiC film is deposited on the surface of the susceptor and the inner wall surface of each through hole. This is because the contamination with the base material (for example, carbon member) can be prevented by covering with the SiC film.
弗酸系溶液による洗浄
本発明では半導体ウェーハを、サセプタ上に載置する前にウェーハ主裏面を弗酸系溶液で洗浄する。ウェーハ主裏面を弗酸系溶液で洗浄することにより、裏面クモリを抑制することができる。これは前述のように、主裏面上の自然酸化膜を除去し撥水面とすることによって、水分の付着を抑制することができるからと考えられる。
The semiconductor wafer is cleaned present invention by hydrofluoric acid solution, washing the wafer main backside before placed on the susceptor in the hydrofluoric acid solution. By cleaning the main back surface of the wafer with a hydrofluoric acid-based solution, it is possible to suppress backside spiders. As described above, it is considered that adhesion of moisture can be suppressed by removing the natural oxide film on the main back surface to form a water repellent surface.
半導体ウェーハとしては、シリコン単結晶ウェーハ等の通常エピタキシャルウェーハの基板ウェーハとして使用されるウェーハを何ら制限なく使用することができる。 As a semiconductor wafer, a wafer used as a substrate wafer of a normal epitaxial wafer such as a silicon single crystal wafer can be used without any limitation.
弗酸系溶液としては、ＨＦ溶液、ＢＨＦ溶液、ＨＦ溶液や、それらとＯ３水(オゾン水)とを組み合わせた溶液等を挙げることができる。中でも弗酸水溶液が好ましい。弗酸水溶液としては、弗化水素濃度０．２〜１０ｖｏｌ％の水溶液を使用することが好ましい。
洗浄方法は特に限定されず、ウェーハ全体を上記溶液に浸漬する方法、枚葉式の洗浄装置において弗酸水溶液をウェーハ主裏面の上方から注液することにより、ウェーハ主裏面を洗浄する方法、等を使用することができる。
Examples of the hydrofluoric acid solution include HF solution, BHF solution, HF solution, and a solution obtained by combining them with O 3 water (ozone water). Of these, hydrofluoric acid aqueous solution is preferable. As the hydrofluoric acid aqueous solution, an aqueous solution having a hydrogen fluoride concentration of 0.2 to 10 vol% is preferably used.
The cleaning method is not particularly limited, a method of immersing the entire wafer in the above solution, a method of cleaning the main wafer back surface by injecting a hydrofluoric acid aqueous solution from above the main wafer back surface in a single wafer cleaning apparatus, etc. Can be used.
気相成長
上記洗浄処理後、半導体ウェーハ主表面がサセプタ上面側となるように半導体ウェーハをサセプタ上に載置する。例えば、外部の搬送装置から反応チャンバ内に半導体ウェーハを搬入した後、リフトピンを貫通孔より上方に上昇して半導体ウェーハを受け取り、続いて下方に下降することで、半導体ウェーハをサセプタ上に載置することができる。その後、反応チャンバ内でサセプタ上面側に原料ガスを供給することにより、半導体ウェーハ主表面と原料ガスとを接触させ気相成長反応（エピタキシャル成長）を進行させることができる。原料ガスとしては、例えばＳｉＨ４、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４ などを採用することができる。原料ガスは、通常キャリアガスと混合して供給される。キャリアガスとしては、例えば水素ガス、不活性ガスなどを採用することができる。原料ガスとキャリアガスとの混合比は適宜設定すればよい。
Vapor phase growth After the cleaning process, the semiconductor wafer is placed on the susceptor such that the main surface of the semiconductor wafer is on the susceptor upper surface side. For example, after a semiconductor wafer is carried into the reaction chamber from an external transfer device, the lift pin is raised above the through hole to receive the semiconductor wafer, and then lowered downward to place the semiconductor wafer on the susceptor. can do. Thereafter, by supplying the source gas to the upper surface side of the susceptor in the reaction chamber, the main surface of the semiconductor wafer and the source gas can be brought into contact with each other to proceed with the vapor phase growth reaction (epitaxial growth). As the raw material gas, for example SiH 4, SiH 2 Cl 2, SiHCl 3, etc. SiCl 4 may be adopted. The source gas is usually supplied as a mixture with a carrier gas. As the carrier gas, for example, hydrogen gas or inert gas can be employed. What is necessary is just to set the mixing ratio of source gas and carrier gas suitably.
サセプタ上面側に供給するガスの流量は、反応チャンバ内の温度条件や所望のエピタキシャル層厚等に応じて決定すればよいが、通常５０〜１００リットル／分程度である。 The flow rate of the gas supplied to the upper surface of the susceptor may be determined according to the temperature conditions in the reaction chamber, the desired epitaxial layer thickness, etc., but is usually about 50 to 100 liters / minute.
本発明ではサセプタ下面側にキャリアガスを供給することが好ましい。キャリアガスとしては、例えば水素ガス、不活性ガスなどを採用することができる。サセプタ下面側に供給するガスの流量は、上面側に供給するガス流量の１／２〜１／４（体積基準）とすることが好ましい。下面側ガスが過度に少ないと、上面側を流れる反応ガスの一部が隔壁部材とサセプタとの隙間から下側ドームへ大量に流れ込み、下側ドームの内壁面がシリコンで被覆されてしまう現象が発生する。このように下側ドームの内壁面がシリコンで被覆されると、温度制御が困難となったりパーティクルが多発する場合がある。また、上面側ガスに対する下面側ガス流量が過度に多いと、サセプタ上面側から下面側へのガス流れを優勢にするためにより多くの周辺貫通孔を設ける必要がありコスト面で不利である。 In the present invention, it is preferable to supply a carrier gas to the lower surface of the susceptor. As the carrier gas, for example, hydrogen gas or inert gas can be employed. The flow rate of the gas supplied to the lower surface side of the susceptor is preferably 1/2 to 1/4 (volume basis) of the flow rate of gas supplied to the upper surface side. If the lower side gas is excessively small, a part of the reaction gas that flows on the upper side flows into the lower dome from the gap between the partition wall member and the susceptor, and the inner wall surface of the lower dome is covered with silicon. appear. Thus, when the inner wall surface of the lower dome is covered with silicon, temperature control may be difficult or particles may be generated frequently. Further, if the lower gas flow rate is excessively large with respect to the upper gas, more peripheral through holes need to be provided in order to make the gas flow from the susceptor upper surface side to the lower surface side disadvantageous in terms of cost.
前記ガス供給時には通常、半導体ウェーハは加熱されている。加熱手段としては、例えば図１に示すようにサセプタ上方および／または下方に設けた加熱ランプを用いることができる。また、隔壁部材を兼ねた、サセプタを取り囲むような環状の予熱板（予熱リング）を設けることも可能である。予熱板を使用する場合、通常サセプタと予熱板との間には、図４および図５に示すように隙間があり、従来の気相成長装置では、この隙間を通してサセプタ上面側に供給されるガスの一部が下面側に流入することがピンハローの原因となっていたと考えられる。これに対し、本発明によれば前述の構成を取ることによりこのような隙間によるガス流入があったとしてもピンハローの発生を抑制することが可能である。ウェーハおよびサセプタの加熱温度は、適宜設定すればよい。 During the gas supply, the semiconductor wafer is usually heated. As the heating means, for example, a heating lamp provided above and / or below the susceptor can be used as shown in FIG. It is also possible to provide an annular preheating plate (preheating ring) that also serves as a partition member and surrounds the susceptor. When a preheating plate is used, there is usually a gap between the susceptor and the preheating plate, as shown in FIGS. 4 and 5, and in the conventional vapor phase growth apparatus, the gas supplied to the susceptor upper surface side through this gap. It is thought that a part of the spilled into the lower surface caused the pin halo. On the other hand, according to the present invention, it is possible to suppress the occurrence of pin halo even if there is a gas inflow due to such a gap by adopting the above-described configuration. What is necessary is just to set the heating temperature of a wafer and a susceptor suitably.
気相成長工程が終了し表面上にエピタキシャル層が形成されたウェーハは、リフトピンを貫通孔より上方に上昇させることで持ち上げることができる。持ち上げられたウェーハはロボットアーム等により搬送装置に移し反応チャンバ外へ排出することができる。上記一連の工程を繰り返すことにより、エピタキシャルウェーハを量産することができる。 The wafer having the vapor phase growth process completed and the epitaxial layer formed on the surface can be lifted by raising the lift pins above the through holes. The lifted wafer can be transferred to a transfer device by a robot arm or the like and discharged out of the reaction chamber. By repeating the above series of steps, an epitaxial wafer can be mass-produced.
以下、本発明を実施例により説明する。但し、本発明は実施例に示す態様に限定されるものではない。 Hereinafter, the present invention will be described with reference to examples. However, this invention is not limited to the aspect shown in the Example.
[実施例１]
図１に示す枚葉式気相成長装置に、サセプタ表面に拡開したリフトピン挿通用貫通孔（直径約４ｍｍ）を３つ有し、各貫通孔を取り囲むように周辺貫通孔（直径１ｍｍ）を、リフトピン挿通用貫通孔中心を基準として直径３０ｍｍの円内に、等間隔に３３個配置したサセプタ（座ぐり部の直径３０３ｍｍ）を設置した。リフトピン挿通用貫通孔中心から周辺貫通孔中心までの距離は、円周方向に最も近い孔で６ｍｍであった。次いで、サセプタを取り囲むように予熱リングを配置した。
定法により表面を鏡面研磨したＣＺシリコンウェーハの主裏面を、枚葉式洗浄機にて、１０秒間純水洗浄、２０秒間弗酸水溶液（弗化水素濃度０．５ｖｏｌ％）洗浄、４０秒純水洗浄、の順に洗浄処理（ウェーハ主裏面上方から洗浄液を注液）を施した後、乾燥させた。
主裏面洗浄後のシリコンウェーハを、リフトピンを昇降させて主表面を上に向けてサセプタ上に設置した。その後、サセプタ上面側へ、流速９０リットル／分でＨ２：ＳｉＨＣｌ３：Ｂ２Ｈ６＝８８．８：１１．０：０．２（体積比）の混合ガス（反応ガス）を供給し、エピタキシャル成長温度１１３０℃で、厚さ８μｍ、比抵抗１０ΩｃｍのＰ型エピタキシャル膜をウェーハ主表面に成長させた。図１に示す気相成長装置において、反応ガス供給口１２から供給された反応ガスは、装置１の上方および下方に複数配置されたハロゲンランプ６によってサセプタ１０およびシリコンウェーハＷが加熱される反応チャンバ２内を通過しながら、シリコンウェーハＷの表面にエピタキシャル膜を形成した後、ガス排出口１３から装置１に排出された。これとは別にガス供給口１４からは、水素ガスを、サセプタ１０の下面側を通過するように２０リットル／分の流量で反応チャンバ２内に供給し、その水素ガスはガス排出口１５から排出した。
[Example 1]
The single-wafer vapor phase growth apparatus shown in FIG. 1 has three through-holes for inserting lift pins (diameter: about 4 mm) spread on the susceptor surface, and peripheral through-holes (diameter: 1 mm) so as to surround each through-hole. Then, 33 susceptors (a counterbore diameter of 303 mm) arranged at equal intervals in a circle with a diameter of 30 mm with respect to the center of the through hole for inserting the lift pin were installed. The distance from the lift pin insertion through hole center to the peripheral through hole center was 6 mm at the hole closest to the circumferential direction. A preheating ring was then placed around the susceptor.
The main back surface of the CZ silicon wafer whose surface was mirror-polished by a conventional method was cleaned with a single wafer cleaning machine for 10 seconds with pure water, 20 seconds with hydrofluoric acid aqueous solution (hydrogen fluoride concentration 0.5 vol%), and 40 seconds with pure water. After performing the cleaning process (injecting the cleaning liquid from above the main wafer back surface) in the order of cleaning, it was dried.
After cleaning the main back surface, the silicon wafer was placed on the susceptor with the lift pins raised and lowered and the main surface facing up. Thereafter, a mixed gas (reaction gas) of H 2 : SiHCl 3 : B 2 H 6 = 88.8: 11.0: 0.2 (volume ratio) is supplied to the upper surface side of the susceptor at a flow rate of 90 liters / minute, A P-type epitaxial film having a thickness of 8 μm and a specific resistance of 10 Ωcm was grown on the main surface of the wafer at an epitaxial growth temperature of 1130 ° C. In the vapor phase growth apparatus shown in FIG. 1, the reaction gas supplied from the reaction gas supply port 12 is a reaction chamber in which the susceptor 10 and the silicon wafer W are heated by a plurality of halogen lamps 6 arranged above and below the apparatus 1. An epitaxial film was formed on the surface of the silicon wafer W while passing through the inside of the silicon wafer W, and then discharged from the gas discharge port 13 to the apparatus 1. Separately, hydrogen gas is supplied from the gas supply port 14 into the reaction chamber 2 at a flow rate of 20 liters / minute so as to pass through the lower surface side of the susceptor 10, and the hydrogen gas is discharged from the gas discharge port 15. did.
[比較例１]
弗酸溶液による洗浄に代え、シリコンウェーハ主裏面をＳＣ１洗浄した以外は実施例１と同様の方法でエピタキシャルウェーハを得た。
[Comparative Example 1]
Instead of cleaning with hydrofluoric acid solution, an epitaxial wafer was obtained in the same manner as in Example 1 except that the main back surface of the silicon wafer was SC1 cleaned.
[比較例２]
周辺貫通孔なしのサセプタを使用した以外は実施例１と同様の方法でエピタキシャルウェーハを得た。
[Comparative Example 2]
An epitaxial wafer was obtained in the same manner as in Example 1 except that a susceptor without peripheral through holes was used.
[比較例３]
比較例１と同様の方法でウェーハの主裏面を洗浄し、かつ周辺貫通孔なしのサセプタを使用した以外は実施例１と同様の方法でエピタキシャルウェーハを得た。
[Comparative Example 3]
An epitaxial wafer was obtained in the same manner as in Example 1 except that the main back surface of the wafer was cleaned in the same manner as in Comparative Example 1 and a susceptor without peripheral through holes was used.
評価結果
（１）主裏面外観観察
実施例１、比較例１〜３で得られたエピタキシャルウェーハの主裏面を、集光灯下、目視で観察した。実施例１で得たエピタキシャルウェーハでは、裏面クモリもピンハローも観察されず、外観が良好であった。
これに対し、比較例１〜３で得たエピタキシャルウェーハでは、いずれも主裏面にクモリが観察された。これは、比較例１では弗酸系溶液による洗浄を行わなかったため裏面クモリを抑制できなかったこと、比較例２では周辺貫通孔を設けなかったためピンハローを抑制できなかったこと、比較例３では、周辺貫通孔を設けず弗酸系溶液による洗浄も行わなかったため、ピンハローも裏面クモリも抑制できなかったこと、に起因すると考えられる。
Evaluation Results (1) Main Back Rear Appearance Observation The main back surfaces of the epitaxial wafers obtained in Example 1 and Comparative Examples 1 to 3 were visually observed under a condenser lamp. In the epitaxial wafer obtained in Example 1, neither the backside spider nor the pin halo was observed, and the appearance was good.
On the other hand, in the epitaxial wafers obtained in Comparative Examples 1 to 3, spiders were observed on the main back surface. This is because in Comparative Example 1 the cleaning with the hydrofluoric acid solution was not performed, so that the backside spider could not be suppressed. In Comparative Example 2, the peripheral through hole was not provided, so the pin halo could not be suppressed. In Comparative Example 3, This is probably because neither the pin halo nor the backside mist could be suppressed because the peripheral through-hole was not provided and the cleaning with the hydrofluoric acid solution was not performed.
（２）平坦度測定
実施例１で得たエピタキシャルウェーハおよび比較例３で得たエピタキシャルウェーハを、ADE製（KALテンコール社）フラットネス測定器にて静電容量方式で平坦度を測定した。図７に、平坦度としてウェーハ全面の厚みを表示した鳥瞰図を示し、図８にリフトピンと対向する位置における平坦度劣化量の比較結果を示す。図７および図８に示すように、比較例３ではリフトピンに対向する位置で平坦度が局所的に低下した。また、図７の結果から、ウェーハ全体としても、実施例１と比べて比較例３は平坦度が低いことがわかる。
以上の結果から、実施例１のエピタキシャルウェーハは、裏面ハローおよびピンハローが抑制されたため、外観も良好で、かつ平坦度に優れることが確認できた。
(2) Flatness measurement The flatness of the epitaxial wafer obtained in Example 1 and the epitaxial wafer obtained in Comparative Example 3 was measured by a capacitance method using an ADE (KAL Tencor) flatness measuring instrument. FIG. 7 shows a bird's-eye view showing the thickness of the entire wafer surface as flatness, and FIG. 8 shows a comparison result of flatness deterioration amounts at positions facing the lift pins. As shown in FIGS. 7 and 8, in Comparative Example 3, the flatness locally decreased at a position facing the lift pins. Moreover, it can be seen from the results of FIG. 7 that the flatness of Comparative Example 3 is lower than that of Example 1 as a whole wafer.
From the above results, it was confirmed that the epitaxial wafer of Example 1 had good appearance and excellent flatness because the back surface halo and pin halo were suppressed.
本発明は、高集積デバイス用エピタキシャルウェーハの製造に好適である。 The present invention is suitable for manufacturing epitaxial wafers for highly integrated devices.
１ 気相成長装置
２ 反応チャンバ
３ 上側ドーム
４ 下側ドーム
５ ドーム取り付け体
６ ハロゲンランプ
７ サセプタ回転軸
８ 支持アーム
９ リフトピン
１０ サセプタ
１１ リフトアーム
１２ ガス供給口
１３ ガス排出口
１４ ガス供給口
１５ ガス排出口
DESCRIPTION OF SYMBOLS 1 Vapor growth apparatus 2 Reaction chamber 3 Upper dome 4 Lower dome 5 Dome attachment body 6 Halogen lamp 7 Susceptor rotating shaft 8 Support arm 9 Lift pin 10 Susceptor 11 Lift arm 12 Gas supply port 13 Gas exhaust port 14 Gas supply port 15 Gas Vent
Claims (3)
前記サセプタは、上記リフトピン挿通用貫通孔の周囲に貫通孔を有し、
前記気相成長を、前記半導体ウェーハの主裏面を弗酸系溶液により洗浄した後、該半導体ウェーハを前記サセプタ上に載置して行うことを特徴とするエピタキシャルウェーハの製造方法。 A lift chamber for supporting the semiconductor wafer on the main back surface of the wafer, a lift pin that can be moved up and down, and a through hole for inserting the lift pin that is disposed in the reaction chamber and that can be inserted into the mounting area of the semiconductor wafer. A method of manufacturing an epitaxial wafer, wherein an epitaxial layer is vapor-phase grown on a main surface of a semiconductor wafer in a vapor-phase growth apparatus having a susceptor having holes,
The susceptor has a through hole around the lift pin insertion through hole,
The method for producing an epitaxial wafer, wherein the vapor phase growth is performed by cleaning the main back surface of the semiconductor wafer with a hydrofluoric acid solution and then placing the semiconductor wafer on the susceptor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008310779A JP5195370B2 (en) | 2008-12-05 | 2008-12-05 | Epitaxial wafer manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008310779A JP5195370B2 (en) | 2008-12-05 | 2008-12-05 | Epitaxial wafer manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010135598A true JP2010135598A (en) | 2010-06-17 |
| JP5195370B2 JP5195370B2 (en) | 2013-05-08 |
Family
ID=42346583
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008310779A Active JP5195370B2 (en) | 2008-12-05 | 2008-12-05 | Epitaxial wafer manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5195370B2 (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013520842A (en) * | 2010-02-26 | 2013-06-06 | アプライド マテリアルズ インコーポレイテッド | Method and apparatus for a deposition process |
| JP2013123004A (en) * | 2011-12-12 | 2013-06-20 | Sumco Corp | Method for manufacturing silicon epitaxial wafer |
| JP2013232455A (en) * | 2012-04-27 | 2013-11-14 | Sumco Corp | Method of manufacturing epitaxial silicon wafer |
| JP2014154565A (en) * | 2013-02-04 | 2014-08-25 | Epicrew Inc | Image pickup device, semiconductor manufacturing apparatus and semiconductor manufacturing method |
| CN114026268A (en) * | 2019-06-25 | 2022-02-08 | 皮考逊公司 | Substrate backside protection |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1116844A (en) * | 1997-06-23 | 1999-01-22 | Sumitomo Metal Ind Ltd | Production of epitaxial silicon wafer and material wafer |
| JP2003197532A (en) * | 2001-12-21 | 2003-07-11 | Sumitomo Mitsubishi Silicon Corp | Epitaxial growth method and epitaxial growth suscepter |
| JP2003532612A (en) * | 2000-11-29 | 2003-11-05 | エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド | Epitaxial silicon wafer without autodoping and backside halo |
| WO2005001916A1 (en) * | 2003-06-26 | 2005-01-06 | Shin-Etsu Handotai Co., Ltd. | Method for producing silicon epitaxial wafer and silicon epitaxial wafer |
-
2008
- 2008-12-05 JP JP2008310779A patent/JP5195370B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1116844A (en) * | 1997-06-23 | 1999-01-22 | Sumitomo Metal Ind Ltd | Production of epitaxial silicon wafer and material wafer |
| JP2003532612A (en) * | 2000-11-29 | 2003-11-05 | エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド | Epitaxial silicon wafer without autodoping and backside halo |
| JP2003197532A (en) * | 2001-12-21 | 2003-07-11 | Sumitomo Mitsubishi Silicon Corp | Epitaxial growth method and epitaxial growth suscepter |
| JP2005515630A (en) * | 2001-12-21 | 2005-05-26 | 三菱住友シリコン株式会社 | Epitaxial growth susceptor and epitaxial growth method |
| WO2005001916A1 (en) * | 2003-06-26 | 2005-01-06 | Shin-Etsu Handotai Co., Ltd. | Method for producing silicon epitaxial wafer and silicon epitaxial wafer |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013520842A (en) * | 2010-02-26 | 2013-06-06 | アプライド マテリアルズ インコーポレイテッド | Method and apparatus for a deposition process |
| JP2013123004A (en) * | 2011-12-12 | 2013-06-20 | Sumco Corp | Method for manufacturing silicon epitaxial wafer |
| JP2013232455A (en) * | 2012-04-27 | 2013-11-14 | Sumco Corp | Method of manufacturing epitaxial silicon wafer |
| JP2014154565A (en) * | 2013-02-04 | 2014-08-25 | Epicrew Inc | Image pickup device, semiconductor manufacturing apparatus and semiconductor manufacturing method |
| CN114026268A (en) * | 2019-06-25 | 2022-02-08 | 皮考逊公司 | Substrate backside protection |
| JP2022531622A (en) * | 2019-06-25 | 2022-07-07 | ピコサン オーワイ | Back side protection of the board |
| JP7300527B2 (en) | 2019-06-25 | 2023-06-29 | ピコサン オーワイ | PCB backside protection |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5195370B2 (en) | 2013-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5141541B2 (en) | Epitaxial wafer manufacturing method | |
| JP4492840B2 (en) | Improved receptor for use in chemical vapor deposition processes. | |
| JP4798163B2 (en) | Epitaxial growth susceptor | |
| JP5092975B2 (en) | Epitaxial wafer manufacturing method | |
| TWI420003B (en) | Verfahren zur herstellung von epitaxierten siliciumscheiben | |
| US6596086B1 (en) | Apparatus for thin film growth | |
| JP3092801B2 (en) | Thin film growth equipment | |
| JP6459801B2 (en) | Epitaxial silicon wafer manufacturing method | |
| JP5195370B2 (en) | Epitaxial wafer manufacturing method | |
| TWI435377B (en) | Epitaxial silicon wafers and their manufacturing methods | |
| JP2010016312A (en) | Method for manufacturing epitaxial wafer | |
| TWI626730B (en) | Method of manufacturing epitaxial wafer | |
| US20050079690A1 (en) | Method for producing silicon epitaxial wafer | |
| JP2010153483A (en) | Film deposition apparatus and film deposition method | |
| JP2010040574A (en) | Production process of epitaxial wafer, and epitaxial wafer | |
| JP2008294217A (en) | Vapor phase growth device and vapor phase growth method | |
| JP5140990B2 (en) | Epitaxial silicon wafer manufacturing method | |
| JP2006041028A (en) | Susceptor and epitaxial wafer manufacturing method | |
| JP4591824B2 (en) | Susceptor | |
| JP2013191889A (en) | Silicon epitaxial wafer | |
| JP5206613B2 (en) | Epitaxial wafer susceptor, manufacturing method thereof, and epitaxial growth apparatus using the same | |
| JP2009111292A (en) | Method and device for manufacturing epitaxial wafer | |
| JP2003197533A (en) | Epitaxial growth method | |
| JP2010028034A (en) | Susceptor for vapor deposition equipment, vapor deposition equipment, and production process of epitaxial wafer | |
| JP2013115342A (en) | Method of manufacturing silicon epitaxial wafer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111121 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111216 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120920 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121009 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121210 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130108 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130121 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160215 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5195370 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |