JP2010124356A - 通信装置、および信号処理方法 - Google Patents

Abstract

【課題】精度の高いデータ送受信を可能とする通信装置を実現する。
【解決手段】無線通信によるデータ送信に際して、デジタル送信データに対するデータ変換を実行して送信コードを生成し、送信コードをキャリア信号に重畳して送信する構成において、デジタル送信データに対するデータ変換処理としてデジタル送信データに対するＮＲＺＩ（Ｎｏｎ Ｒｅｔｕｒｎ ｔｏ Ｚｅｒｏ Ｉｎｖｅｒｔｅｄ）変調処理、あるいはビット長拡大処理を行う。ビット長拡大に際してはランレングスを設定値以下とする変換を行う。これらの処理により受信データからの送信情報解析におけるエラー発生率低減が可能となり、正確な情報伝送が実現される。
【選択図】図１０

Description

本発明は、通信装置、および信号処理方法に関する。特に、例えばＩＣカードなどにおいて実行される近接通信に利用可能な通信装置、および信号処理方法に関する。

近年、近接通信機能を持つＩＣカードや携帯電話等の携帯端末が多く利用されている。例えばソニーの開発したＩＣカードであるＦｅｌｉＣａ（登録商標）が知られている。近接通信の通信規格としては、例えばソニーとＰｈｉｌｉｐｓ社の開発した短距離無線通信規格であるＮＦＣ（Ｎｅａｒ Ｆｉｅｌｄ Ｃｏｍｍｕｎｉｃａｔｉｏｎ）規格がある。

近接通信では、例えば１３．５６ＭＨｚのキャリア周波数が用いられ、送受信間距離を密着（０）から１０数ｃｍの範囲とした通信が行われる。この通信の概略について図１と図２を参照して説明する。この距離では送信・受信のアンテナをコイルとする磁気結合と考えてよい。一対のトランスである。

図１は、リーダライタ１０から例えばＩＣカードなどのトランスポンダ２０に対するデータ送信処理を示す図である。図２はトランスポンダ２０からリーダライタ１０に対するデータ送信処理を示す図である。

図１を参照して、リーダライタ１０から例えばＩＣカードなどのトランスポンダ２０に対するデータ送信処理について説明する。図１（ａ）に示すようにリーダライタ１０は、２１２ｋｂｐｓの送信情報（信号Ｓ１ｂ）を１３．５６ＭＨｚのキャリア信号（信号Ｓ１ａ）に載せた変調信号（信号Ｓ１ｃ）を送信アンプからコイルを介してトランスポンダ２０に送信している。トランスポンダ２０はコイルを介して受信信号（信号Ｓ１ｄ）を受信する。

図１（ｂ）には、
キャリア信号波形（信号Ｓ１ａ）
送信情報波形（信号Ｓ１ｂ）
送信信号波形（信号Ｓ１ｃ）
受信信号波形（信号Ｓ１ｄ）
これら信号Ｓ１ａ〜Ｓ１ｄの信号波形を示している。

図２を参照して、ＩＣカードなどのトランスポンダ２０からリーダライタ１０に対するデータ送信処理について説明する。図２（ａ）に示すようにリーダライタ１０は、１３．５６ＭＨｚのキャリア信号（信号Ｓ２ａ）を送信アンプからコイルを介してトランスポンダ２０に送信する。トランスポンダ２０は、２１２ｋｂｐｓの送信情報（信号Ｓ２ｂ）を変調して生成した送信信号（信号Ｓ２ｃ）をリーダライタ１０に送信する。リーダライタ１０はコイルを介して受信信号（信号Ｓ２ｄ）を受信する。

図２（ｂ）には、
キャリア信号波形（信号Ｓ２ａ）
送信情報波形（信号Ｓ２ｂ）
送信信号波形（信号Ｓ２ｃ）
受信信号波形（信号Ｓ２ｄ）
これら信号Ｓ２ａ〜Ｓ２ｄの信号波形を示している。

トランスポンダ２０は、送ろうとするデータに応じてアンテナインピーダンスを変える。するとその影響で、リーダライタ１０は自身が出力しているキャリア信号レベルがアンテナ部（コイル）のところで変化する。トランスポンダ２０はキャリア発振という大きな電力を必要としない。

図１、図２に示すリーダライタ１０とトランスポンダ２０との間では、送受信間距離を密着（０）から１０数ｃｍの範囲とした通信が行われる。図１、図２に示すリーダライタ１０とトランスポンダ２０との間で行われる近接通信では、送信情報をキャリア信号に重畳した通信データが送受信されることになる。 なお、変調方式としてはＡＳＫ変調（振幅偏移変調：Ａｍｐｌｉｔｕｄｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）方式を採用している。

送信情報は、１／０のビット列であり、その送信情報の波形は図１（ｂ）の送信情報波形（信号Ｓ１ｂ）に対応する。ＡＳＫ変調では、この送信情報を、送信情報のビットレートより高い周波数を持つキャリア信号の振幅の変化に変換して伝送する。例えば送信データ［１］を１００％キャリア信号振幅、送信データ［０］を９０％キャリア信号振幅という具合である。

受信側では、このＡＳＫ変調された信号を受信して、この受信信号のデコード処理によって、送信情報の１／０のビット列を取り出すことになる。デコード（データの検出）は、ＡＳＫ変調信号の包絡線検波を行い、キャリア信号の振幅変化をデータ１のとき高電位、データ０のとき低電位となる信号に変換して、タイミング同期をかけて１／０の送信データ列を再現する。

図１、図２から理解されるように、リーダライタ１０がキャリアを発振し、通信のもう一方であるトランスポンダ２０はキャリアを発生しない。リーダライタ１０からトランスポンダ２０への通信では、リーダライタ１０で、データをチャネル（伝送路）に適した性質のコードに変換し、そのコードでキャリアを変調し、データ情報をキャリアに乗せて送り出す。受けるトランスポンダ２０は、キャリアの変調された成分を検波してコードを再現しそのコードを逆変換してデータを再現する。

トランスポンダ２０からリーダライタ１０への通信では、図２のように、リーダライタ１０は変調されてないキャリアを発生し、トランスポンダ２０側では、データを変換したコードの情報（１／０）でトランスポンダのアンテナインピーダンスを変える。例えば、コードの１／０で、アンテナ両端を開放／短絡したり、値の違う抵抗を切り替えたりする。それにより、リーダライタ１０のアンテナ電圧が変化する。これは、リーダライタ１０とトランスポンダ２０のアンテナがコイルとして電磁的に結合しており、トランスポンダのインピーダンス変化が、リーダライタ側で電圧変化として観測できるからである。

このとき、リーダライタ１０側の電圧は、トランスポンダ２０のアンテナが開放あるいは高インピーダンスのときと、短絡あるいは低インピーダンスのときと、どちらが高い電圧になるであろうか。これは２つのアンテナ間の距離や共振周波数の誤差によって変わり、定まらない。その理由を実測データと式をもとに説明する。

２つのアンテナは各々、通信距離を長くする目的で、キャリア周波数が共振周波数となる共振回路を形成している。それにより、リーダライタ１０からの信号レベルは、キャリア周波数近辺を選択的に大きくすることができ、一方トランスポンダ２０にとっても、アンテナ間が離れて微弱なキャリア信号しか受けられないときに、受信キャリアをアンテナ共振で増幅することができる利点があるからである。

図３〜図８に、負荷変調時のリーダライタで観測した電圧の周波数特性を、リーダライタ・トランスポンダの両アンテナ間の距離ごとに示す。各図にはトランスポンダのアンテナ両端のインピーダンスを、トランスポンダ受信時と同じ高抵抗値（Ｏｐｅｎ）のデータ（実線で示すライン）と、２２０Ωで短絡した場合のデータ（点線で示すライン）を示している。これらは実測データである。横軸が周波数、縦軸が送信電圧（相対値）である。キャリア周波数は１３．５６ＭＨｚである。

図３は、リーダライタとトランスポンダのアンテナ間距離＝５０ｍｍとした場合の負荷変調によるリーダライタ側での電圧−周波数特性の観測値を示している。
図４は、リーダライタとトランスポンダのアンテナ間距離＝３０ｍｍとした場合の負荷変調によるリーダライタ側での電圧−周波数特性の観測値を示している。
図５は、リーダライタとトランスポンダのアンテナ間距離＝２０ｍｍとした場合の負荷変調によるリーダライタ側での電圧−周波数特性の観測値を示している。
図６は、リーダライタとトランスポンダのアンテナ間距離＝１０ｍｍとした場合の負荷変調によるリーダライタ側での電圧−周波数特性の観測値を示している。
図７は、リーダライタとトランスポンダのアンテナ間距離＝３ｍｍとした場合の負荷変調によるリーダライタ側での電圧−周波数特性の観測値を示している。
図８は、リーダライタとトランスポンダのアンテナ間距離＝１ｍｍとした場合の負荷変調によるリーダライタ側での電圧−周波数特性の観測値を示している。

実線で示す高抵抗値（Ｏｐｅｎ）のデータ（実線で示すライン）、すなわち、トランスポンダのアンテナインピーダンスが高い場合、２つのアンテナ間距離が縮まると、共振周波数が低いほうと高いほうに別れ、１３．５６ＭＨｚはその谷間になり、リーダライタの電圧は低くなる

一方、トランスポンダのアンテナインピーダンスを２２０Ωで短絡した場合のデータ（点線で示すライン）は、アンテナ間距離が縮まっても、１３．５６ＭＨｚ付近のピークはそのまま残る傾向にある。そのため、キャリア周波数１３．５６ＭＨｚに着目すると、図３〜図７まではトランスポンダの短絡抵抗２２０Ωのときの電圧の方が高い。しかしアンテナ間が１ｍｍまで短くなると、図８のように、２２０Ω短絡時もピークが下がり周波数も高いほうにシフトするので、逆に開放時の電圧の方が高くなる。

以上のことはアンテナの共振周波数がキャリア周波数１３．５６ＭＨｚと同じときの話しである。素子ばらつきなどでアンテナの共振周波数がずれることも考えられる。もし、図４で着目する周波数が１３．１ＭＨｚ以下か、１４．２ＭＨｚ以上なら、大小関係は逆転する。

このように、両側共振アンテナの近接通信は、通信距離や素子ばらつきによって、負荷変調の大小関係、つまりキャリアに乗った信号の極性は変化する、そういうチャネルであると言える。そのため、デコード回路では、極性を判別するというプロセスが必要となる。従って処理が煩雑になり回路規模を増大させることが必要となってしまう。

現状の問題点をもう一つ挙げる。受信データの復号処理としてビタビ（Ｖｉｔｅｒｂｉ）復号処理が用いられる場合がある。ビタビ（Ｖｉｔｅｒｂｉ）復号処理は、ノイズが混ざったデータの中から、最尤、すなわち確率的に最も確からしいデータ列を復元する処理として行われる。

ビダビ復号による信号検出は、いわゆるＰＲＭＬ（ＰａｒｔｉａｌＲｅｓｐｏｎｓｅ Ｍａｘｉｍｕｍ Ｌｉｋｅｌｉｈｏｏｄ）という技術を利用した信号処理である。ＰＲＭＬは、パーシャルレスポンス方式とビタビ復号方式という２つの信号処理方式を組み合わせて構成される。前半の処理としてのパーシャルレスポンス方式は等化、すなわち信号の波形をきれいに整える処理として行われる。また、後半のビタビ（Ｖｉｔｅｒｂｉ）復号処理は、ノイズが混ざったデータの中から、最尤、すなわち確率的に最も確からしいデータ列を復元する処理として行われる。

例えば波形等化処理は、ごく簡単に言えば波形の高周波成分を持ち上げて各パルス波を孤立させることで実現される。しかしながら、高周波成分を極度に持ち上げると、これに伴なって低周波のノイズも増幅してしまう。このため、パーシャルレスポンスという部分的に波形干渉を許す方式が採用される。

パーシャルレスポンス方式には、ＰＲ１（Ｐａｒｔｉａｌ Ｒｅｓｐｏｎｓｅ ｃｌａｓｓ１）や、ＰＲ４（Ｐａｒｔｉａｌ Ｒｅｓｐｏｎｓｅｃｌａｓｓ ４）、ＥＰＲ４（Ｅｘｔｅｎｄｅｄ Ｐａｒｔｉａｌ Ｒｅｓｐｏｎｓｅｃｌａｓｓ ４）など、等化基準を示す複数のクラスが設けられている。

デコード時にビタビ（Ｖｉｔｅｒｂｉ）復号を使う場合、通信波形の１／０（Ｈｉｇｈ／Ｌｏｗ）そのものが情報であるとビタビ復号時にエラーが起こるとそのエラーが連続して起こることがある。

例えばＰＲ１（パーシャルレスポンス・クラス１）の場合について図９を参照して説明する。図９には、
（ａ）入力信号
（ｂ）２値検出信号
（ｃ）ＰＲ１検出信号
（ｄ）ＰＲ１状態遷移
これらの信号を示している。

ＰＲ１は、ＰＲ（１，１）とも表され、隣り合ったビット同士の１：１の加算という意味を持つ。１クロック時間遅らせた信号と加算して（さらに１／２）作る。この処理により、高域が減衰した周波数特性になる。スルーレートは１／２になり、図９（ｂ）に示す２値信号で［−１］から［＋１］に移行するのに１クロックで移行するのに、図９（ｃ）に示すようにＰＲ１検出信号では２クロックかけて移行する３値検出となる。

データ受信側において受信データの検出を行うビタビデコーダは、例えば図９（ｃ）に示すＰＲ１検出信号を入力して、この信号に基づいて最尤、すなわち確率的に最も確からしいデータ列を選択する。この選択データ列を受信情報の１／０ビット系列とする。

ビタビデコーダは、例えば図９（ｃ）に示すＰＲ１検出信号から、率的に最も確からしいデータ列を選択して例えば図９（ｄ）に示すパスを選択する。図９（ｄ）には第１パス（実線）、第２パス（点線）を示している。第１パス（実線）が正しい受信データに対応するパスであり、第２パス（点線）が誤った解析を行ってしまった場合の誤ったパスである。パスの選択で誤ったパスが選ばれると、図９（ｄ）に示すようにそのパス全体の１／０が反転してしまう。２つのパスは、１・０が交互に連続する限り交わらずに続き、閉じない。

なぜこのような現象が発生するかであるが、ＰＲ１は前述したように隣同士のビットの信号を足し合わせることで３値にする。したがって、１・０が隣り合うと、その間の電位は中点レベルになる。中点レベルになってしまうと、もとの信号が１・０だったのか、０・１だったのかの区別はつかない。誤りのパスは、１・０が交互に続く間、つまり３値の０が続く間、１・０が逆だったケースの正解候補として残っている。従ってその誤りのパスが選ばれると、その間の１・０のデータは全て誤ってしまう。

このような処理の結果、図９（ｄ）に示すように、誤ったパスである第２パス（点線）は正しいパスである第１パス（実線）とまったく逆のビット列になる部分が発生することになる。

本発明は、例えば上述の問題点に鑑みてなされたものであり、近接通信において、エラー率を低減させた正確な受信データの解析を可能とした通信装置、および信号処理方法を提供することを目的とする。

本発明の第１の側面は、
無線通信によるデジタル送信データに対するデータ変換を実行して送信コードを生成するデータ変換部と、
前記データ変換部において生成した送信コードをキャリア信号に重畳した変調信号を生成する変調部と、
前記変調部において生成した変調信号を増幅して送信信号を生成する送信アンプ部と、
前記送信アンプ部において生成した送信信号を出力するアンテナを有し、
前記データ変換部は、前記デジタル送信データに対するＮＲＺＩ（Ｎｏｎ Ｒｅｔｕｒｎ ｔｏ Ｚｅｒｏ Ｉｎｖｅｒｔｅｄ）変調処理を行う構成である通信装置にある。

さらに、本発明の通信装置の一実施態様において、前記データ変換部は、パーシャルレスポンス等化処理方式であるＰＲ１（Ｐａｒｔｉａｌ Ｒｅｓｐｏｎｓｅ ｃｌａｓｓ１）、またはＰＲ４（Ｐａｒｔｉａｌ Ｒｅｓｐｏｎｓｅ ｃｌａｓｓ４）のいずれかの方式に従ったプリコード処理を行う構成である。

さらに、本発明の通信装置の一実施態様において、前記変調部は、ＡＳＫ変調（振幅偏移変調：Ａｍｐｌｉｔｕｄｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）により、前記データ変換部において生成された送信コードをキャリア信号に重畳する処理を行う構成である。

さらに、本発明の第２の側面は、
無線通信によるデジタル送信データに対するデータ変換を実行して送信コードを生成するデータ変換部と、
前記データ変換部において生成した送信コードをキャリア信号に重畳した変調信号を生成する変調部と、
前記変調部において生成した変調信号を増幅して送信信号を生成する送信アンプ部と、
前記送信アンプ部において生成した送信信号を出力するアンテナを有し、
前記データ変換部は、前記デジタル送信データに対するビット長変換処理により送信コードを生成する構成であり、前記デジタル送信データのビット長Ｍより大きいＮビットコードに変換するとともに、ランレングスを予め規定した値以下とする制限の下でビット長変換を行う構成である通信装置にある。

さらに、本発明の通信装置の一実施態様において、前記データ変換部は、前記デジタル送信データに対するビット長変換処理に際して、ランレングスを４以下とする制限の下でビット長変換を行う構成である。

さらに、本発明の通信装置の一実施態様において、前記データ変換部は、前記デジタル送信データのビット長がＭ＝８の場合、Ｎ＝９ビットのコードに変換する処理を行う構成である。

さらに、本発明の通信装置の一実施態様において、前記データ変換部は、前記デジタル送信データのビット長をＭ、変換後のコードのビット長をＮとしたとき、Ｍ／Ｎ＞０．５とするビット長変換を行う構成である。

さらに、本発明の通信装置の一実施態様において、前記変調部は、ＡＳＫ変調（振幅偏移変調：Ａｍｐｌｉｔｕｄｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）により、前記データ変換部において生成された送信コードをキャリア信号に重畳する処理を行う構成である。

さらに、本発明の第３の側面は、
通信装置における信号処理方法であり、
データ変換部が、無線通信によるデジタル送信データに対するデータ変換を実行して送信コードを生成するデータ変換ステップと、
変調部が、前記データ変換ステップにおいて生成した送信コードをキャリア信号に重畳した変調信号を生成する変調ステップと、
送信アンプ部が、前記変調ステップにおいて生成した変調信号を増幅して送信信号を生成する増幅ステップと、
アンテナが、前記増幅ステップにおいて生成した送信信号を出力するデータ出力ステップを有し、
前記データ変換ステップは、前記デジタル送信データに対するＮＲＺＩ（Ｎｏｎ Ｒｅｔｕｒｎ ｔｏ Ｚｅｒｏ Ｉｎｖｅｒｔｅｄ）変調処理を行うステップである信号処理方法にある。

さらに、本発明の第４の側面は、
通信装置における信号処理方法であり、
データ変換部が、無線通信によるデジタル送信データに対するデータ変換を実行して送信コードを生成するデータ変換ステップと、
変調部が、前記データ変換ステップにおいて生成した送信コードをキャリア信号に重畳した変調信号を生成する変調ステップと、
送信アンプ部が、前記変調ステップにおいて生成した変調信号を増幅して送信信号を生成する増幅ステップと、
アンテナが、前記増幅ステップにおいて生成した送信信号を出力するデータ出力ステップを有し、
前記データ変換ステップは、前記デジタル送信データに対するビット長変換処理を行う構成であり、前記デジタル送信データのビット長Ｍより大きいＮビットコードに変換するとともに、ランレングスを予め規定した値以下とする制限の下でビット長変換を行うステップである信号処理方法にある。

本発明のさらに他の目的、特徴や利点は、後述する本発明の実施例や添付する図面に基づくより詳細な説明によって明らかになるであろう。

本発明の一実施例構成によれば、無線通信によるデータ送信に際して、デジタル送信データに対するデータ変換を実行して送信コードを生成し、生成した送信コードをキャリア信号に重畳してアンテナを介して送信する構成において、デジタル送信データに対するデータ変換処理としてデジタル送信データに対するＮＲＺＩ（Ｎｏｎ Ｒｅｔｕｒｎ ｔｏ Ｚｅｒｏ Ｉｎｖｅｒｔｅｄ）変調処理、あるいはビット長を拡大する処理を行う。ビット長拡大に際してはランレングスを予め設定した値以下にするような変換を行う。これらの処理により受信データからの送信情報解析に際してエラー発生率を低減させることが可能となり、正確な情報伝送が実現される。

以下、図面を参照しながら本発明の通信装置、および信号処理方法の詳細について説明する。

［送信情報に対するデータ変換としてＮＲＺＩ変調を行う処理例］
図１０を参照して、本発明の一実施例に係る通信装置の構成例について説明する。図１０に示す図は、先に図１、図２を参照して説明したと同様の近接通信を行う通信装置の組み合わせ例を示す図である。すなわちリーダライタ１００と、ＩＣカードなどのトランスポンダ２００の各通信装置を示している。リーダライタ１００、トランスポンダ２００のいずれも本発明に係る通信装置の利用例である。

リーダライタ１００からトランスポンダ２００に対するデータ送信処理、またはトランスポンダ２００からリーダライタ１００に対するデータ送信処理が実行される。データ送受信処理における処理の流れは図１、図２を参照して説明したとほぼ同様である。大きな違いは、送信情報に対してデータ変換部においてデータ変換を行う点である。例えば送信情報に対してＮＲＺＩ（Ｎｏｎ Ｒｅｔｕｒｎ ｔｏ Ｚｅｒｏ Ｉｎｖｅｒｔｅｄ）変調を行う。

リーダライタ１００から例えばＩＣカードなどのトランスポンダ２００に対するデータ送信処理では、リーダライタ１００は、送信情報１０１をデータ変換部（ＮＲＺＩ変調部）１５１において、ＮＲＺＩ変調した後、変調器１０３においてキャリア信号１０２に載せて送信アンプ１０４からコイル１０５を介してトランスポンダ２００に送信する。トランスポンダ２００はコイル２０２を介して受信した信号を検出回路２１０において検出する。なお、ＮＲＺＩ変調データをキャリア信号に載せる変調方式としては例えばＡＳＫ変調（振幅偏移変調：Ａｍｐｌｉｔｕｄｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）方式を採用している。

一方、ＩＣカードなどのトランスポンダ２００からリーダライタ１００に対するデータ送信処理では以下の処理が行われる。リーダライタ１００は、キャリア信号１０２をコイル１０５を介してトランスポンダ２００に送信する。トランスポンダ２００は、送信情報２０１をデータ変換部（ＮＲＺＩ変調部）２５１において、ＮＲＺＩ変調した後、変調して生成した送信信号をコイル２０２を介してリーダライタ１００に送信する。リーダライタ１００はコイル２０５を介して受信した信号を検出回路１１０において検出する。

本発明の通信装置では、送信データをＮＲＺＩ（Ｎｏｎ Ｒｅｔｕｒｎ ｔｏ Ｚｅｒｏ Ｉｎｖｅｒｔｅｄ）変調した後キャリア信号に重畳させて送信する。ＮＲＺＩ変調処理について図１１を参照して説明する。

図１１には、
（ａ）元データ（送信情報）
（ｂ）ＮＲＺ変調信号
（ｃ）ＮＲＺＩ変調信号
これらの信号を示している。（ｃ）ＮＲＺＩ変調信号には（ｃ１），（ｃ２）の２つのパターンを示している。いずれのパターンを利用してもよい。

（ｂ）ＮＲＺ変調信号は送信情報である（ａ）元データ（送信情報）のビット列１と０を波形のレベルに設定して生成した信号である。ＮＲＺＩ変調信号は、あるビットの情報が０なら、出力信号はその前の出力信号と同レベルとする。一方、あるビットの情報が１なら、出力信号はその前の出力信号レベルを反転した極性として生成する信号である。

図１２には、ＮＲＺ変調を前提とした８／９変換の変換テーブルの例を示す。最大ランレングス＝４であるので、１の連続あるいは０の連続が４までとなっているのがわかる。図１３には、ＮＲＺＩ変調を前提とした８／９変換テーブルの例を示す。同じく最大ランレングス＝４であるので、テーブル中の１の連続には制限がなく、０の連続が３までとなっている。

データや変換した符号を、前述のように１で反転、０で非反転、つまりＮＲＺＩ変調することは、ＰＲ１（Ｐａｒｔｉａｌ Ｒｅｓｐｏｎｓｅ ｃｌａｓｓ１）方式のプリコードと呼ばれる操作と等しい処理となる。すなわち、送信情報を変換するデータ変換部は、パーシャルレスポンス等化処理方式であるＰＲ１方式のプリコード処理と同等の処理を行う。図１４にＮＲＺＩ変調処理を行って送信したデータを受信側で復元する場合の信号処理例を示す。図１４には、以下のデータを示している。
（ａ）送信情報
（ｂ）ＮＲＺＩ変調信号（入力信号）
（ｃ）２値検出信号
（ｄ）ＰＲ１検出信号
（ｅ）ＰＲ１状態遷移
（ｆ）復号信号
これらの信号を示している。

（ｂ）ＮＲＺＩ変調信号（入力信号）は、（ａ）送信情報のＮＲＺＩ変調期のデータである。このＮＲＺＩ変調は、ＰＲ１方式のプリコードと呼ばれる操作と等しい処理となる。
（ｂ）ＮＲＺＩ変調信号（入力信号）から（ｅ）ＰＲ１状態遷移の処理は、先に図９を参照して説明した（ａ）〜（ｄ）の処理と同様の処理である。

先に説明したようにＰＲ１は、ＰＲ（１，１）とも表され、隣り合ったビット同士の１：１の加算という意味を持つ。１クロック時間遅らせた信号と加算して（さらに１／２）作る。この処理により、高域が減衰した周波数特性になる。スルーレートは１／２になり、図１４（ｃ）に示す２値信号で［−１］から［＋１］に移行するのに１クロックで移行するのに、図１４（ｄ）に示すようにＰＲ１検出信号では２クロックかけて移行する３値検出となる。

データ受信側において受信データの検出を行うビタビデコーダは、例えば図１４（ｄ）に示すＰＲ１検出信号を入力して、この信号に基づいて最尤、すなわち確率的に最も確からしいデータ列を選択する。この選択データ列を受信情報の１／０ビット系列とする。

ビタビデコーダは、例えば図１４（ｄ）に示すＰＲ１検出信号から、率的に最も確からしいデータ列を選択して例えば図１４（ｅ）に示すパスを選択する。図１４（ｅ）には第１パス（実線）、第２パス（点線）を示している。第１パス（実線）が正しい受信データに対応するパスであり、第２パス（点線）が誤った解析を行ってしまった場合の誤ったパスである。

さらに、ＮＲＺＩの逆変換を行って図１４の（ｆ）復号情報を得る。復号情報は、第１パス（実線）、第２パス（点線）いずれの場合も、両端ビットのみが異なり、他のビットは、（ａ）送信情報に等しいビットデータとなる。デコード時、１０１０の連続を、０１０１の連続と誤っても、もとの情報は、レベルの反転を与えたのであるからいずれにしろ１であり、エラーが生じない。なお、パスの開始ビットと終端ビットのエラーについては防止することは難しい。

このように、ＮＲＺＩ変調信号をキャリア信号に載せて送受信することで、受信側での受信情報の解析を正確に行うことが可能となる。なお、受信側のデータ検出処理において、ビタビデコーダが誤ったパス選択を行い、図１４（ｅ）に示す第２パス（点線）を受信データのパスとして選択した場合でも、図１４の（ｆ）復号情報に含まれるエラービットは、パスの開始ビットと終端ビットのみである。このような少ないビットのエラーについてはエラー訂正コード等によって訂正することも可能である。

本発明の通信装置における検出回路の一構成例について図１５を参照して説明する。図１０に示すリーダライタ１００の検出回路１１０、またはトランスポンダ２００の検出回路２１０である。図１５に示す検出回路３００は、無線通信による受信信号から受信情報の検出処理を実行する信号検出部として機能する。

すなわち、検出回路３００はアンテナとして機能するコイルを介して受信する受信信号であるキャリア信号に重畳された送信情報を抽出して受信情報を構成するビット（１／０）列を抽出する処理を行う。図１５に示す検出回路３００は、図１０に示すリーダライタ１００の検出回路１１０、またはトランスポンダ２００の検出回路２１０に対応する。

検出回路３００は、図１５に示すように、増幅器３０１、検波器３０２、ハイパスフィルタ（ＨＰＦ）３０３、増幅器３０４、アナログデジタルコンバータ（ＡＤＣ）３０５、ＰＬＬ３０６、パーシャルレスポンス等化回路（ＰＲ−ＥＱ）３０７、検出部（ビタビデコーダ）３４８を有する。

アンテナとしてのコイルを介して入力する受信信号は、増幅器３０１において、十分な振幅を持つように適切な倍率で増幅または減衰される。増幅器３０１は、なお、増幅器３０１は、減衰器またはオートゲインコントローラ（ＡＧＣ）などによって構成される場合もある。

増幅器３０１の出力は検波器３０２に入力され、増幅された信号の振幅情報を抽出する検波処理が行われる。検波器３０２はキャリア信号に重畳された受信情報を入力してキャリア信号の包絡線変化を解析して受信情報を含む検波信号を生成する。検波器３０２の検波信号は、ハイパスフィルタ（ＨＰＦ）３０３に入力される。ハイパスフィルタ（ＨＰＦ）３０３は、検波信号に対して、波形の中点電位をゼロレベルに設定する直流成分の除去を行ない、ＤＣオフセットの除去された検波波形を生成する。

ハイパスフィルタ（ＨＰＦ）３０３の出力、すなわち、ＤＣオフセットの除去された検波波形は、増幅器３０４に入力される。増幅器３０４において、十分な振幅を持つように適切な倍率で増幅または減衰される。増幅器３０４は、減衰器またはオートゲインコントローラ（ＡＧＣ）などによって構成される場合もある。

増幅器３０４の処理信号は、アナログデジタルコンバータ（ＡＤＣ）３０５に入力され、ＡＤ変換によってデジタル信号が出力される。アナログデジタルコンバータ（ＡＤＣ）３０５は、連続波形（アナログ波形）から、サンプリングクロックに従った所定間隔でサンプリングしたポイントデータのみを取得してデジタルデータを出力する。

アナログデジタルコンバータ（ＡＤＣ）３０５で入力アナログ信号を時間離散的に取り込むため、サンプリングクロックとして例えばキャリア信号が用いられる。例えばキャリア信号が１３．５６ＭＨｚであるＦｅｌｉＣａでは、キャリア周波数の１／６４の約２１２ｋｂｐｓか、１／３２の約４２４ｋｂｐｓのチャネル伝送レートで、送信データの１／０系列が送られる。

ここで、例えば送信データが４２４ｋｂｐｓのデータレートである場合の処理例について考察する。アナログデジタルコンバータ（ＡＤＣ）３０５は、１３．５６ＭＨｚのキャリア信号をサンプリングクロックとして入力アナログ信号を時間離散的に取り込む。このデジタルコンバータ（ＡＤＣ）３０５がサンプリングしたサンプリング列から、３２サンプルデータに１回のサンプルデータを抜き出すことで送信データの推定ができる。

このサンプルデータの抜き出しタイミングを決定するのがＰＬＬ３０６の役割となる。ＰＬＬ３０６は、できるだけ振幅の大きなタイミングで抜き出すように動作する。なお、ＰＬＬ３０６が、アナログデジタルコンバータ（ＡＤＣ）３０５が抽出した３２ポイントのサンプルデータから１ポイントを抜き出すだけの処理を行うとすると、他の３１／３２の情報は無駄になってしまう。また、抜き出した１ポイントだけにたまたま大きなノイズが含まれる場合も想定される。この場合、その抽出ビットは、送受信データとは異なるデータとなりエラーとなってしまう場合がある。このようなエラーを防止するためＰＬＬの前にＬＰＦ（低域通過フィルタ）を入れる構成とすることが好ましい。急激な信号の変化は高い周波数成分によるものとなるので、ＰＬＬの前にＬＰＦ（低域通過フィルタ）を入れ不要な高域を落としノイズを減らす処理を行うものである。

その後、ＰＬＬ３０６の出力は、パーシャルレスポンス等化回路（ＰＲ−ＥＱ）３０７に入力され、パーシャルレスポンス等化処理（ＰＲ等化（ＰＲ−ＥＱ））を実行した後、検出部（ビタビ（Ｖｉｔｅｒｂｉ）デコーダ）３０８において検出処理がなされる。このパーシャルレスポンス等化処理（ＰＲ等化）と、ビダビ（Ｖｉｔｅｒｂｉ）デコーダによる信号検出は、いわゆるＰＲＭＬ（ＰａｒｔｉａｌＲｅｓｐｏｎｓｅ Ｍａｘｉｍｕｍ Ｌｉｋｅｌｉｈｏｏｄ）という技術を利用した信号処理である。

ＰＲＭＬは、パーシャルレスポンス方式とビタビ復号方式という２つの信号処理方式を組み合わせて構成される。前半の処理としてのパーシャルレスポンス方式は等化、すなわち信号の波形をきれいに整える処理として行われる。また、後半のビタビ（Ｖｉｔｅｒｂｉ）復号処理は、ノイズが混ざったデータの中から、最尤、すなわち確率的に最も確からしいデータ列を復元する処理として行われる。

例えば波形等化処理は、ごく簡単に言えば波形の高周波成分を持ち上げて各パルス波を孤立させることで実現される。しかしながら、高周波成分を極度に持ち上げると、これに伴なって低周波のノイズも増幅してしまう。このため、パーシャルレスポンスという部分的に波形干渉を許す方式が採用される。

パーシャルレスポンス方式には、ＰＲ１（Ｐａｒｔｉａｌ Ｒｅｓｐｏｎｓｅ ｃｌａｓｓ１）や、ＰＲ４（Ｐａｒｔｉａｌ Ｒｅｓｐｏｎｓｅｃｌａｓｓ ４）、ＥＰＲ４（Ｅｘｔｅｎｄｅｄ Ｐａｒｔｉａｌ Ｒｅｓｐｏｎｓｅｃｌａｓｓ ４）など、等化基準を示す複数のクラスが設けられている。

図１５に示す検出回路３００のパーシャルレスポンス等化回路（ＰＲ−ＥＱ）３０７は、いずれかのクラスに対応した処理を行う回路、あるいは複数のクラス対応の処理を実行可能な構成として、受信信号の状況に応じて実行クラスの選択を行い、選択したクラスに対応したＰＲ処理を行う構成としてもよい。すなわち、受信信号の特性に応じた最適な等化処理特性を解析し、該解析結果に応じた等化処理をパーシャルレスポンス等化処理部において実行させる構成としてもよい。

図１６を参照して、パーシャルレスポンス等化処理の概要について説明する。例えば、ＰＲ１は、（１＋Ｄ）という等化後周波数特性を持ち、図１６（ａ）のようなブロック図で表現される。ＰＲ４は、（１−Ｄ）（１＋Ｄ）という等化後周波数特性を持ち、図１６（ｂ）のようなブロック図で表現される。

図１６中で示す"Ｄ"は１チャンネル・クロック分の遅延を表す演算子である。したがって、ＰＲ４は（１−Ｄ）（１＋Ｄ）＝１−Ｄ２すなわち１クロック分前の成分の２乗を現成分から差分することを意味し、また、ＰＲ１は現成分に１クロック分前の成分を加算することを意味する。

先に説明したように、ＰＲ１等化処理におけるＰＲ１は、ＰＲ（１，１）とも表され、隣り合ったビット同士の１：１の加算という意味を持つ。１クロック時間遅らせた信号と加算して（さらに１／２）作る。この処理により、高域が減衰した周波数特性になる。さきに図９を参照して説明したように、スルーレートは１／２になり、図９（ｂ）に示す２値信号で［−１］から［＋１］に移行するのに１クロックで移行するのに、図９（ｃ）に示すようにＰＲ１検出信号では２クロックかけて移行する３値検出となる。

この処理では３値検出となるため、検出点信号レベル（アイハイト）が２値検出の１／２になるので、ノイズ（Ｎ）が変わらなければＳＮＲは−６ｄＢになる。ただし、ＰＲ１の処理により高域のノイズが落ちるのでＮも数ｄＢ落ちることが多い。従って、ＰＲ方式は帯域制限の厳しい系ほど効果が大きい。逆にＳＮＲマージンが少ないと逆効果の場合もある。

ＰＲ４はＰＲ（１，０，−１）とも表され、図１６（ｂ）に示したように、（１−Ｄ）（１＋Ｄ）＝１−Ｄ２、すなわち１クロック分前の成分の２乗を現成分から差分する処理によって３値検出を行う。ＥＰＲ４は、ＰＲ（１，１，−１，−１）と表され、５値検出となる。

図１５に示す検出回路３００のパーシャルレスポンス等化回路（ＰＲ−ＥＱ）３０７は、これらのいずれかのクラスに対応したパーシャルレスポンス等化処理を行う。これにより、ＰＬＬ３０６で指定された検出目標点が２値であったものが多値になる。たとえば、ＰＲ１方式の等化とＰＲ４方式の等化では３値になり、ＥＰＲ４方式の等化では５値になる。

図１５に示す検出回路３００のパーシャルレスポンス等化回路（ＰＲ−ＥＱ）３０７は、これらのいずれかのクラスに対応したパーシャルレスポンス等化処理を行い、その出力が検出部（ビタビデコーダ）３０８に入力される。

検出部（ビタビデコーダ）３０８は、先に説明したようにノイズが混ざったデータの中から、最尤、すなわち確率的に最も確からしいデータ列を復元する処理として行われる。

なお、ＰＲ等化＋最尤復号は、どんなデータに対しても利得が生じるが、データをあらかじめ変換することでより多くの利得が生じる。例えば利得３ｄＢのＰＲ４方式に対し、データ８ビットを９ビットにするレート（８／９レート）で変換することでＤＣフリー化（伝送レベルＨｉｇｈとＬｏｗの差が有限）できる。そうすると最尤復号のとき、それまでのパスの種類に、ＤＣ蓄積レベルでも分類した、より多くのパスができ、冗長が増す。それにより２ビットの比較でパスが決まっていたものが、４ビットの比較で決まるようになる。すると最大６ｄＢの利得が生じ、エラーレートをさらに改善することができる。同様に、ＰＲ１方式では８／１０レートの変換で３ｄＢ利得を６ｄＢに、ＥＰＲ４方式では８／９レートの変換で６ｄＢを７．８ｄＢに改善できる変換が知られている。

本発明の受信データ解析処理においては、先に図１４を参照して説明したように検出部（ビタビテコーダ）３０８は、最尤パスを検出して図１４（ｅ）に示すパス情報を得た後、ＮＲＺＩの逆変換によるデータ復元を実行して図１４（ｆ）に示す復号情報を得る。

先に説明したように、復号情報は、図１４（ｅ）に示す第１パス（実線）、第２パス（点線）いずれの場合も、両端ビットのみが異なり、他のビットは、（ａ）送信情報に等しいビットデータとなる。デコード時、１０１０の連続を、０１０１の連続と誤っても、もとの情報は、レベルの反転を与えたのであるからいずれにしろ１であり、エラーが生じない。なお、パスの開始ビットと終端ビットのエラーについては防止することは難しいが、エラービットが少ないのでエラー訂正コードなどによる訂正が可能となる。

このように、本願発明の構成では、ＮＲＺＩ変調による送信情報の変換を行うことで精度の高いデータ送受信が可能となる。

上述の実施例では、パーシャルレスポンスの使用クラスをＰＲ１として説明したが、その他のクラスを利用した処理においても同様の効果がある。

前述したように、ＰＲ１はＰＲ（１，１）とも書き、隣同士のビットの１＋１の加算（正確には隣接ビット同士の加算になるような高域落ちの特性）によって３値にするしょりを行う。この場合、隣同士の１・０と０・１の区別がつかなくなる。区別はつかないが変化があったことはわかる。したがって、１・０レベルでなく変化があったかなかったかに情報を乗せる。これにより長いエラー伝播が防げる。

同様にＰＲ４はＰＲ（１，０，−１）と表現される。これは、一つ置いた隣同士の１−１の減算で３値にする。これは一つ置いた隣同士が１・１だったのか、０・０だったのかの区別がつかなくなる。しかし変化がないことはわかる。そこでＰＲ４では一つ置いた隣同士のビット間に変化があるかないかを情報とするため、一つ置いた隣同士の変化の有無に情報を乗せる。

ＰＲ１では、２本のパスが閉じずに続くときは１・０が交互に来るときである。同様にＰＲ４の場合は、一つおきに１の連続か０の連続が来るケースである。ＰＲ４用のプリコードにより、長いパスが誤った場合でも、パス両端のビット以外は１が続いても０が続いても、変化なしという情報は誤らないので、エラーとならない。

なお、図１０に示すデータ変換部（ＮＲＺＩ変調部）１５１，２５１の構成は、パーシャルレスポンスの使用クラスに応じて異なる構成となる。送信情報を変換するデータ変換部は、パーシャルレスポンス等化処理方式であるＰＲ１方式のプリコード処理、あるいはＰＲ４方式のプリコード処理と同等の処理を行う。

図１７に、パーシャルレスポンスのクラスをＰＲ１とした場合と、ＰＲ４とした場合のデータ変換部（ＮＲＺＩ変調部）１５１，２５１の構成例を示す。

図１７（Ａ）は、パーシャルレスポンスの使用クラスをＰＲ１とした場合のデータ変換部（ＮＲＺＩ変調部）の構成例である。ＰＲ１用のデータ変換部（ＮＲＺＩ変調部）は、１つの排他的論理和演算回路（Exclusive OR）と、１つの1クロック遅延回路（D-FF）によって構成される。
図１７（Ｂ）は、パーシャルレスポンスの使用クラスをＰＲ４とした場合のデータ変換部（ＮＲＺＩ変調部）の構成例である。ＰＲ４用のデータ変換部（ＮＲＺＩ変調部）は、１つの排他的論理和演算回路（Exclusive OR）と、２つの1クロック遅延回路（D-FF）によって構成される。

本発明の構成によれば、上述したように受信データの検出を行うビタビ復号処理におけるエラー伝播を防止可能となり、精度の高い受信データ解析が可能となる。また、受信データのデコード処理に際して信号の極性によらずデコードが可能であり、受信装置側にデコードの極性判別回路を設ける必要がなくなり回路規模を小さくすることが可能となる。また、アンプの入出力間の極性や、アンテナ接続の正逆や、装置ごとの正逆の定義などの管理や統一が不用になる。

［送信情報に対するデータ変換としてビット長拡大を行う処理例］
上述した処理例では、送信情報に対してＮＲＺＩ変調を行うことで、受信側での正確なデータ解析を可能とする構成例を説明した。次に送信情報に対してＮＲＺ変調を行ったデータに対してビット長を拡大するとともに最大ランレングスを制限するためのデータ変換を行ってキャリア信号に載せてデータ送受信を行うことで、正確なデータ送受信を可能とした構成例について説明する。

例えば先に説明した非接触デジタル近接通信を行うＦｅｌｉＣａ（登録商標）の通信装置等においては、送信データをマンチェスタコードと呼ばれるコードに変換してから送信するものがある。図１８を参照してこのデータ変換について説明する。

図１８には、
（ａ）元データ（送信データ）
（ｂ）マンチェスタコード
（ｃ）マンチェスタコードのキャリア変調波形
これらのデータ例を示している。

元データ（送信データ）をマンチェスタコードに変換（コーディング、エンコード）する処理は、１ビットの送信データを２ビットの送信コードに変換するものである。送信データ［０］をコード［０１（低、高）］、送信データ［１］をコード［１０（高、低）］に変換する。

このマンチェスタコード変換処理は、１ビットを２ビットに変換するコーディングである。つまり、コード列の最小反転間隔は、送信データの反転間隔の１／２になる。そのためコード列の必要帯域の広がりは、図１９に示すようにコーディング前の送信データの２倍になる。結果としてキャリアを変調した後のキャリア信号のスペクトルは、図２０に示すようにキャリア周波数（１３．５６ＭＨｚ）を中心に２倍の広がりを持つ。

このマンチェスタコードは、元の１ビットデータを２ビットコードに変える変換処理であり、１／２変換（いち・に・へんかん）と呼ばれる。コードの変換レートは１／２になり、その１０の最小反転間隔は２倍になり、スペクトルの帯域は２倍に伸びる。一般的に表すと、ＭビットデータをＭ／Ｎ変換してＮビットコード列にすると、最小反転間隔はＮ／Ｍ倍になり、その帯域もＮ／Ｍ倍になる。必要な伝送帯域が少なくて済む点からは、何も変調しないのが最善である。何もしないとは言え、データ１を波形のＨｉｇｈレベル、データ０を波形のＬｏｗレベルに変換（変調）するという観点から、ＮＲＺ（Ｎｏｎ−Ｒｅｔｕｒｎ ｔｏ Ｚｅｒｏ）変調と呼ばれる。しかし、ＮＲＺ変調では、元データが０の連続や１の連続となった場合、伝送する波形も同じレベルが連続し、その長さに制限がないという問題が生じる。

受信回路では検波出力にＤＣバイアスが乗り、それをＨＰＦで除去するため低域も減衰する。そのためＨＰＦ後の検波出力信号が０から１または１から０に変化しても、変化後そのレベルが続くと、図２１に示すように、ＨＰＦの時定数で決まるカーブで１／０を判定する閾値であるセンター電位に近づく。これがいわゆるサグである。信号にはノイズが乗っており閾値に近づくと１または０のレベルを確実に保つことができなくなり、コンパレートした出力がエラーとなる。エラーにはならなくとも１／０の時間に誤差が生じる。

なお、ＨＰＦが必要なのは検波回路出力にＤＣが乗るからであると書いたが、以下のような理由からである。図２２に示すように、キャリア振幅レベルやキャリアに乗った変調信号のレベル（変調度）によって、検波回路の扱えるＤＣレベルのどの電位に検波出力が位置するかわからない。これは１／０判定するとき、その閾値が固定では、正しく検出できないことになる。ＨＰＦでＤＣを除去すれば、新たに設定したセンター電位の上下に検波波形が位置するようになる。

また、単一レベルの長い連続だと、エッジが現れないので、エッジの時刻をもとにチャネルコードのレートのクロックを再生するＰＬＬでの、クロック不安定につながる危険がある。これは、クロックの周期（周波数）が揺れることで、１・０を検出するタイミングがずれ、エラーレートが悪化する。また、同じレベルが何クロック続いたかのカウントを誤ることがある。これもエラーになる。

以下、説明する実施例では、同一レベルが長く連続するＮＲＺ信号を変換して、同一レベルの連続ビット数を減少させるブロックコーディングを行うものである。Ｎビットコード列の同一レベルの連続ビット数をランレングスと呼ぶ。

例えば、（ビットデータを９ビットデータに変換する８／９変換を考える。８ビットのデータは、［００００００００］から［１１１１１１１１］まで２の８乗、つまり２５６通りある。このままの伝送では、例えば［００００００００］の８ビットが連続したとき、ランレングスは大きくなる。コードとしての可能性では無限大まである。

一方、９ビットコードは２の９乗、５１２通りある。この５１２のパターンのうち、ランレングスが長いものを除き、２５６パターンを選び出し、それを２５６の８ビットデータに対応させる。

この８／９変換では、９ビットの５１２パターンからランレングスが長いものを除き、２５６パターンを選び出すことで最大ランレングス＝４となる２５６通りのコードを選択することができる。なお、９ビットコード内の同レベル連続が４以下という条件の他に、コードの先端と後端のレベルが連続するのは２ビット目までという条件も必要である。それでコードの接続部でもランレングス４以下という条件が満たされる。８／９変換では、このルールで選び出した９ビットコードが２５６個以上ある。そのため１対１対応の単純な変換で、ランレングス＝４の８／９変換ができる。このルールで作った８／９変換テーブルの例を、図２３に示す。

上記の実施例ではＮＲＺ変調データのＭビットデータをＮ＞ＭのＮビットデータに変換して最大ランレングスを現象させる設定とした処理例であるが、さらに、ＤＣフリーコードを採用することも有効である。ＤＣフリーコードは、１の数と０の数が、どこからどこまでを積算しても有限の差しかないコードである。

あるルールでＮビットコードを２のＭ乗個選べれば、Ｍ／Ｎ変換ができる。このルールにＤＣフリーであることを加える。例えば８／１０のレートでは、最大ランレングス＝４で、１の数の積算と０の数の積算が、どこを取ってもその差が３以下というコードが作れる。

本実施例に係る通信装置の構成例を図２４に示す。図２４に示す図は、先に図１、図２を参照して説明したと同様の近接通信を行う通信装置の組み合わせ例を示す図である。すなわちリーダライタ５００と、ＩＣカードなどのトランスポンダ６００の各通信装置を示している。リーダライタ５００、トランスポンダ６００のいずれも本発明に係る通信装置の利用例である。

リーダライタ５００からトランスポンダ６００に対するデータ送信処理、またはトランスポンダ６００からリーダライタ５００に対するデータ送信処理が実行される。データ送受信処理における処理の流れは図１、図２を参照して説明したとほぼ同様である。大きな違いは、送信情報に対してデータ変換部においてデータ変換を行う点である。例えばＭビットの送信情報のビット長をＮビットに変換するビット長変換処理を行う。

リーダライタ５００から例えばＩＣカードなどのトランスポンダ６００に対するデータ送信処理では、リーダライタ５００は、送信情報５０１をデータ変換部（ビット長変換部）５５１において、ＭビットデータをＮビットデータに変換する。ただしＮ＞Ｍである。なお、最大ランレングスを予め設定した長さ以下にする設定の下で、ビット長の拡大を行う。

その後、Ｎビットデータに変換したデータを変調器５０３においてキャリア信号５０２に載せて送信アンプ５０４からコイル５０５を介してトランスポンダ６００に送信する。トランスポンダ６００はコイル６０２を介して受信した信号を検出回路６１０において検出する。なお、ビット長変換後のデータをキャリア信号に載せる変調方式としては例えばＡＳＫ変調（振幅偏移変調：Ａｍｐｌｉｔｕｄｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）方式を採用している。

一方、ＩＣカードなどのトランスポンダ６００からリーダライタ５００に対するデータ送信処理では以下の処理が行われる。リーダライタ５００は、キャリア信号５０２をコイル５０５を介してトランスポンダ６００に送信する。トランスポンダ６００は、送信情報６０１をデータ変換部（ビット長変換部）６５１において、ＭビットデータをＮビットデータに変換する。ただしＮ＞Ｍである。なお、最大ランレングスを予め設定した長さ以下にする設定の下で、ビット長の拡大を行う。

その後、Ｎビットデータに変換したデータをコイル６０２を介してリーダライタ５００に送信する。リーダライタ５００はコイル５０５を介して受信した信号を検出回路５１０において検出する。

なお、検出回路５１０，６１０の構成は、先の実施例において説明した図１５の検出回路構成を適用してデータ検出が可能である。ただし最終段階として検出される信号はＮビットデータである。従って、元のＭビットデータが必要な場合は、受信側においてＮビットデータをＭビットデータに変換する処理が必要となる。

本実施例の通信装置では、送信データのビット長（Ｍビット）をＮビットにビット長変換した後、キャリア信号に重畳させて送信する。ただしＮ＞Ｍである。なお、最大ランレングスを予め設定した長さ以下にする設定の下で、ビット長の拡大を行う。

なお、送信データのビット長をＭ、変換後のビット長をＮとしたとき、上記の例ではＭ＝８、Ｎ＝９とした例について説明したが、基本的にはＮがＭより大きければ、ランレングスを小さくすることが可能であり、ＮはＭより大きな値として任意に設定できる。ただし、Ｎが大きすぎると送信データが冗長になるという問題も発生する。すなわちＮを過大に大きくすると送信効率が低下することになり好ましくない。このような見地から例えばＮをＭの２倍以下とする設定、すなわちＭ／Ｎ＞０．５とするビット長変換を行うことで送信効率を低下させることなく精度を高めた通信が実現される。

この処理により、エッジ（１から０、または０から１のトランジェント）間隔の最大値が保証されるので、受信側検出回路において、エッジタイミングを利用してクロック位相を決定するＰＬＬのクロック時刻誤差が少なくなり、正確な検出が可能となる。また、受信回路のＨＰＦ時定数で生じるサグにより、１／０の判定に影響を及ぼすような状況になりにくい。逆にＨＰＦの時定数を小さく（カットオフ周波数を高く）できるので、ＨＰＦ入力にＤＣ変動があった場合に、それをより短時間で安定させることができる。このような効果があり、精度の高いデータ送受信が実現される。なお、コードとしてＤＣフリーコードを採用することによって、ＨＰＦ後の波形上下シフトが少なくなり、コンパレータ（１／０判定）出力波形の１／０の時間比率がより正しくなる。

なお、従来のＴｙｐｅ−Ｂと呼ばれる１３．５６ＭＨｚキャリアの近接通信では、リーダライタからトランスポンダに送信される信号は、データを８ビットごとにそのまま送信している。ただし、８ビットの前後に１ビットずつ計２ビット付加して同レベルの連続が８ビットの単位を超えて続かないように工夫がなされている。これは８／１０変換に相当する。しかし、この入力８ビット、出力１０ビットの変換では、上述したようなランレングス制限について考慮がなされておらず、結果としてビット数が冗長になるのみであった。

先に説明したようなランレングス制限を考慮した上で、ビット長の拡大を行うことで、上記の効果がもたらされることになる。従って、８ビットの前後に１ビットずつ計２ビット付加する処理の代わりに、上述のビット長変換処理を行う本発明の構成を採用することで現状の通信装置の構成を大幅に変更することなく、精度の高いデータ送受信を次元することが可能となる。例えば、４／５変換や８／１０変換というブロック符号を採用することで、ランレングス（同レベルの連続）を例えば３までに制限するといった処理も可能である。例えば図２５に示すようなデータ変換である。このようなデータ変換を行うことでエラーレートが改善され検出性能が向上する。

以上、特定の実施例を参照しながら、本発明について詳解してきた。しかしながら、本発明の要旨を逸脱しない範囲で当業者が実施例の修正や代用を成し得ることは自明である。すなわち、例示という形態で本発明を開示してきたのであり、限定的に解釈されるべきではない。本発明の要旨を判断するためには、特許請求の範囲の欄を参酌すべきである。

また、明細書中において説明した一連の処理はハードウェア、またはソフトウェア、あるいは両者の複合構成によって実行することが可能である。ソフトウェアによる処理を実行する場合は、処理シーケンスを記録したプログラムを、専用のハードウェアに組み込まれたコンピュータ内のメモリにインストールして実行させるか、あるいは、各種処理が実行可能な汎用コンピュータにプログラムをインストールして実行させることが可能である。

以上、説明したように、本発明の一実施例構成によれば、無線通信によるデータ送信に際して、デジタル送信データに対するデータ変換を実行して送信コードを生成し、生成した送信コードをキャリア信号に重畳してアンテナを介して送信する構成において、デジタル送信データに対するデータ変換処理としてデジタル送信データに対するＮＲＺＩ（Ｎｏｎ Ｒｅｔｕｒｎ ｔｏ Ｚｅｒｏ Ｉｎｖｅｒｔｅｄ）変調処理、あるいはビット長を拡大する処理を行う。ビット長拡大に際してはランレングスを予め設定した値以下にするような変換を行う。これらの処理により受信データからの送信情報解析に際してエラー発生率を低減させることが可能となり、正確な情報伝送が実現される。

近接通信を行う通信装置の一般的な構成、および通信処理における送受信信号の処理例について説明する図である。 近接通信を行う通信装置の一般的な構成、および通信処理における送受信信号の処理例について説明する図である。 負荷変調時のリーダライタで観測した電圧の周波数特性を示す図であり、リーダライタ・トランスポンダの両アンテナ間の距離５０ｍｍとした場合の周波数特性図である。 負荷変調時のリーダライタで観測した電圧の周波数特性を示す図であり、リーダライタ・トランスポンダの両アンテナ間の距離３０ｍｍとした場合の周波数特性図である。 負荷変調時のリーダライタで観測した電圧の周波数特性を示す図であり、リーダライタ・トランスポンダの両アンテナ間の距離２０ｍｍとした場合の周波数特性図である。 負荷変調時のリーダライタで観測した電圧の周波数特性を示す図であり、リーダライタ・トランスポンダの両アンテナ間の距離１０ｍｍとした場合の周波数特性図である。 負荷変調時のリーダライタで観測した電圧の周波数特性を示す図であり、リーダライタ・トランスポンダの両アンテナ間の距離３ｍｍとした場合の周波数特性図である。 負荷変調時のリーダライタで観測した電圧の周波数特性を示す図であり、リーダライタ・トランスポンダの両アンテナ間の距離１ｍｍとした場合の周波数特性図である。 ＰＲ１（パーシャルレスポンス・クラス１）に対応する信号処理について説明する図である。 本発明の一実施例に係る通信装置の構成例について説明する図である。 ＮＲＺＩ（Ｎｏｎ Ｒｅｔｕｒｎ ｔｏ Ｚｅｒｏ Ｉｎｖｅｒｔｅｄ）変調処理について説明する図である。 ＮＲＺ変調を前提とした８／９変換の変換テーブルの例を示す図である。 ＮＲＺＩ変調を前提とした８／９変換テーブルの例を示す図である。 ＮＲＺＩ変調処理を行って送信したデータを受信側で復元する場合の信号処理例について説明する図である。 本発明の一実施例に係る通信装置の検出回路の構成例について説明する図である。 パーシャルレスポンス等化処理の概要について説明する図である。 パーシャルレスポンスのクラスをＰＲ１とした場合と、ＰＲ４とした場合のＮＲＺＩ変調部の構成例を示す図である。 送信データをマンチェスタコードに変換して送信する処理について説明する図である。 送信データをマンチェスタコードに変換して送信する場合のコード列の必要帯域の広がりについて説明する図である。 送信データをマンチェスタコードに変換して送信する場合のキャリア変調後のキャリア信号のスペクトルについて説明する図である。 送信データをマンチェスタコードに変換して送信する場合の問題点について説明する図である。 キャリア振幅レベルやキャリアに乗った変調信号のレベル（変調度）による検波回路の扱えるＤＣレベルの変化について説明する図である。 ランレングス＝４の８／９変換に適用する変換テーブルの一例について説明する図である。 本発明の一実施例に係る通信装置の構成例について説明する図である。 ４／５変換のテーブル例について説明する図である。

符号の説明

１０ リーダライタ
１１ 検出回路
２０ トランスポンダ
２１ 検出回路
３１ 増幅器
３２ 検波器
３３ ハイパスフィルタ（ＨＰＦ）
３４ コンパレータ
１００ リーダライタ
１０１ 送信情報
１０２ キャリア信号
１０３ 変調器
１０４ 送信アンプ
１０５ コイル
１１０ 検出回路
１５１ データ変換部（ＮＲＺＩ変調部）
２００ トランスポンダ
２０１ 送信情報
２１０ 検出回路
２５１ データ変換部（ＮＲＺＩ変調部）
３００ 検出回路
３０１ 増幅器
３０２ 検波器
３０３ ハイパスフィルタ（ＨＰＦ）
３０４ 増幅器
３０５ アナログデジタルコンバータ（ＡＤＣ）
３０６ ＰＬＬ
３０７ パーシャルレスポンス等化回路（ＰＲ−ＥＱ）
３０８ 検出部（ビタビデコーダ）
５００ リーダライタ
５０１ 送信情報
５０２ キャリア信号
５０３ 変調器
５０４ 送信アンプ
５０５ コイル
５１０ 検出回路
５５１ データ変換部（ビット長変換部）
６００ トランスポンダ
６０１ 送信情報
６１０ 検出回路
６５１ データ変換部（ビット長変換部）

Claims (10)

1. 無線通信によるデジタル送信データに対するデータ変換を実行して送信コードを生成するデータ変換部と、
   前記データ変換部において生成した送信コードをキャリア信号に重畳した変調信号を生成する変調部と、
   前記変調部において生成した変調信号を増幅して送信信号を生成する送信アンプ部と、
   前記送信アンプ部において生成した送信信号を出力するアンテナを有し、
   前記データ変換部は、前記デジタル送信データに対するＮＲＺＩ（Ｎｏｎ Ｒｅｔｕｒｎ ｔｏ Ｚｅｒｏ Ｉｎｖｅｒｔｅｄ）変調処理を行う構成である通信装置。
2. 前記データ変換部は、パーシャルレスポンス等化処理方式であるＰＲ１（Ｐａｒｔｉａｌ Ｒｅｓｐｏｎｓｅ ｃｌａｓｓ１）、またはＰＲ４（Ｐａｒｔｉａｌ Ｒｅｓｐｏｎｓｅ ｃｌａｓｓ４）のいずれかの方式に従ったプリコード処理を行う構成である請求項１に記載の通信装置。
3. 前記変調部は、ＡＳＫ変調（振幅偏移変調：Ａｍｐｌｉｔｕｄｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）により、前記データ変換部において生成された送信コードをキャリア信号に重畳する処理を行う構成である請求項１または２に記載の通信装置。
4. 無線通信によるデジタル送信データに対するデータ変換を実行して送信コードを生成するデータ変換部と、
   前記データ変換部において生成した送信コードをキャリア信号に重畳した変調信号を生成する変調部と、
   前記変調部において生成した変調信号を増幅して送信信号を生成する送信アンプ部と、
   前記送信アンプ部において生成した送信信号を出力するアンテナを有し、
   前記データ変換部は、前記デジタル送信データに対するビット長変換処理により送信コードを生成する構成であり、前記デジタル送信データのビット長Ｍより大きいＮビットコードに変換するとともに、ランレングスを予め規定した値以下とする制限の下でビット長変換を行う構成である通信装置。
5. 前記データ変換部は、前記デジタル送信データに対するビット長変換処理に際して、ランレングスを４以下とする制限の下でビット長変換を行う構成である請求項４に記載の通信装置。
6. 前記データ変換部は、前記デジタル送信データのビット長がＭ＝８の場合、Ｎ＝９ビットのコードに変換する処理を行う構成である請求項４に記載の通信装置。
7. 前記データ変換部は、前記デジタル送信データのビット長をＭ、変換後のコードのビット長をＮとしたとき、Ｍ／Ｎ＞０．５とするビット長変換を行う構成である請求項４に記載の通信装置。
8. 前記変調部は、ＡＳＫ変調（振幅偏移変調：Ａｍｐｌｉｔｕｄｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）により、前記データ変換部において生成された送信コードをキャリア信号に重畳する処理を行う構成である請求項４〜７いずれかに記載の通信装置。
9. 通信装置における信号処理方法であり、
   データ変換部が、無線通信によるデジタル送信データに対するデータ変換を実行して送信コードを生成するデータ変換ステップと、
   変調部が、前記データ変換ステップにおいて生成した送信コードをキャリア信号に重畳した変調信号を生成する変調ステップと、
   送信アンプ部が、前記変調ステップにおいて生成した変調信号を増幅して送信信号を生成する増幅ステップと、
   アンテナが、前記増幅ステップにおいて生成した送信信号を出力するデータ出力ステップを有し、
   前記データ変換ステップは、前記デジタル送信データに対するＮＲＺＩ（Ｎｏｎ Ｒｅｔｕｒｎ ｔｏ Ｚｅｒｏ Ｉｎｖｅｒｔｅｄ）変調処理を行うステップである信号処理方法。
10. 通信装置における信号処理方法であり、
    データ変換部が、無線通信によるデジタル送信データに対するデータ変換を実行して送信コードを生成するデータ変換ステップと、
    変調部が、前記データ変換ステップにおいて生成した送信コードをキャリア信号に重畳した変調信号を生成する変調ステップと、
    送信アンプ部が、前記変調ステップにおいて生成した変調信号を増幅して送信信号を生成する増幅ステップと、
    アンテナが、前記増幅ステップにおいて生成した送信信号を出力するデータ出力ステップを有し、
    前記データ変換ステップは、前記デジタル送信データに対するビット長変換処理を行う構成であり、前記デジタル送信データのビット長Ｍより大きいＮビットコードに変換するとともに、ランレングスを予め規定した値以下とする制限の下でビット長変換を行うステップである信号処理方法。