JP2010123898A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2010123898A
JP2010123898A JP2008298733A JP2008298733A JP2010123898A JP 2010123898 A JP2010123898 A JP 2010123898A JP 2008298733 A JP2008298733 A JP 2008298733A JP 2008298733 A JP2008298733 A JP 2008298733A JP 2010123898 A JP2010123898 A JP 2010123898A
Authority
JP
Japan
Prior art keywords
voltage side
low
lead frame
voltage circuit
planar coil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008298733A
Other languages
Japanese (ja)
Inventor
Masahiko Yamanaka
政彦 山中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2008298733A priority Critical patent/JP2010123898A/en
Publication of JP2010123898A publication Critical patent/JP2010123898A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Coils Or Transformers For Communication (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device containing a transformer in which miniaturization is achieved at low cost without using an on-chip micro-transformer. <P>SOLUTION: The semiconductor device includes: a semiconductor element 11 on the high-voltage circuit side; a semiconductor element 12 on the low-voltage circuit side; a planar coil 23 on the high-voltage circuit side, formed integrally with a lead frame on the high-voltage circuit side on a first plane parallel to the main surface of the lead frame on the high-voltage side supporting the semiconductor element 11 on the high-voltage circuit side with a predetermined interval; and a planar coil 24 on the low-voltage circuit side, formed integrally with a lead frame on the low-voltage circuit side not on the first plane but on a second plane parallel to the main surface of the lead frame on the low-voltage circuit side supporting the semiconductor element on the low-voltage circuit side with a predetermined interval, wherein the planar coil 23 on the high-voltage circuit side and the planar coil 24 on the low-voltage circuit side are arranged to overlap with each other on a planar view. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、半導体装置に係り、特に平面トランスを内蔵する半導体装置に関する。   The present invention relates to a semiconductor device, and more particularly to a semiconductor device incorporating a planar transformer.

インバータ、コンバータ等の電力変換回路又は電力制御回路の機能を有する電力機器の需要の増大に伴って、パワー半導体素子を有するパワー半導体装置、及びパワー半導体装置を搭載したパワー半導体モジュールの需要が増大している。   With the increase in demand for power equipment having functions of power conversion circuits or power control circuits such as inverters and converters, the demand for power semiconductor devices having power semiconductor elements and power semiconductor modules equipped with power semiconductor devices has increased. ing.

パワー半導体素子としては、絶縁ゲートバイポーラトランジスタ（Insulated-Gate Bipolar Transistor、以下「ＩＧＢＴ」という。）が用いられる。ＩＧＢＴは、バイポーラトランジスタのベースを電界効果トランジスタ（Field-Effect Transistor、以下「ＦＥＴ」という。）のゲートで置き換えたもので、電流駆動方式であるバイポーラトランジスタの高速性や耐電力性と、電圧駆動方式であるバイポーラトランジスタの省電力性を兼備した半導体素子である。   As the power semiconductor element, an insulated-gate bipolar transistor (hereinafter referred to as “IGBT”) is used. An IGBT is a base that replaces the base of a bipolar transistor with the gate of a field-effect transistor (hereinafter referred to as “FET”). The current-driven bipolar transistor has high speed, high power durability, and voltage drive. This is a semiconductor element that combines the power saving properties of a bipolar transistor.

ＩＧＢＴをパワー半導体素子に用いるパワー半導体モジュールにおいては、制御素子を駆動するベース電位が大きく変動する。この変動を防止するため、制御素子に送られる信号は、信号系側（低圧回路側）から、例えば発光ダイオードとフォトトランジスタを組合せたフォトカプラ等の電気的絶縁構造を有する素子を介してパワー系側（高圧回路側）に送られる。   In a power semiconductor module using an IGBT as a power semiconductor element, the base potential for driving the control element varies greatly. In order to prevent this fluctuation, the signal sent to the control element is transmitted from the signal system side (low voltage circuit side) through an element having an electrically insulating structure such as a photocoupler combining a light emitting diode and a phototransistor. Side (high voltage circuit side).

しかしながら、フォトカプラは外付けで設けなければならないため、小型化、低コスト化、信号の高速伝達化を達成することが難しい。そこで、フォトカプラの代わりに、マイクロトランスをチップ（素子）上に形成するオンチップマイクロトランスを採用し、高圧回路側の半導体素子である高圧側素子と低圧回路側の半導体素子である低圧側素子との相互間の電気的な絶縁を確保した構造を有しながら、且つワンパッケージ化することのできる半導体装置が開発されている。   However, since the photocoupler must be provided externally, it is difficult to achieve downsizing, cost reduction, and high-speed signal transmission. Therefore, instead of a photocoupler, an on-chip microtransformer in which a microtransformer is formed on a chip (element) is adopted, and a high voltage side element which is a semiconductor element on the high voltage circuit side and a low voltage side element which is a semiconductor element on the low voltage circuit side Semiconductor devices that have a structure that ensures electrical insulation between them and can be packaged in one package have been developed.

このようにしてマイクロトランスと半導体素子とがワンパッケージ化されている半導体装置の構造として、いくつかの構造及びその製造方法が提案されている。   As a structure of a semiconductor device in which a microtransformer and a semiconductor element are packaged in this way, several structures and manufacturing methods thereof have been proposed.

例えば、２つの平面コイルを、垂直方向に絶縁材を挟むことによって微小距離だけ離して重ね、平面トランスを有する半導体リレー装置が開示されている（例えば、特許文献１参照。）。   For example, a semiconductor relay device having a planar transformer in which two planar coils are overlapped by a minute distance by sandwiching an insulating material in a vertical direction is disclosed (for example, see Patent Document 1).

また、絶縁体層とコイル導体とを厚み方向に積み重ねた積層体を磁性体基板同士の間に挟むようにして構成したコイル部品が開示されている（例えば、特許文献２参照。）。磁性体基板の表面に絶縁体層を薄膜形成手段にて形成し、更にその上にフォトリソグラフィ等の薄膜形成手段を用いてコイル導体を形成する製造方法が開示されている（例えば、特許文献２参照。）。
特開２００８−１６０３４７号公報 特開平８−２０３７３７号公報 In addition, a coil component is disclosed in which a laminated body in which an insulating layer and a coil conductor are stacked in the thickness direction is sandwiched between magnetic substrates (see, for example, Patent Document 2). A manufacturing method is disclosed in which an insulator layer is formed on a surface of a magnetic substrate by thin film forming means, and further a coil conductor is formed thereon using thin film forming means such as photolithography (for example, Patent Document 2). reference.).
JP 2008-160347 A JP-A-8-203737

ところが、オンチップマイクロトランスを用いてワンパッケージ化することができる半導体モジュールを構成する場合、次のような問題があった。   However, when configuring a semiconductor module that can be packaged in one package using an on-chip microtransformer, there are the following problems.

シリコン基板に形成される半導体素子上にＬＳＩ配線プロセス、又は微細配線プロセス等を用いてオンチップマイクロトランスを形成する場合、配線プロセスが複雑なため、コストが増大するという問題があった。具体的には、ＬＳＩを形成する加工プロセスの後、別の工程でマイクロトランスの配線を行う加工プロセスを行わなくてはならないため、工程数が増大するという問題があった。   When an on-chip microtransformer is formed on a semiconductor element formed on a silicon substrate using an LSI wiring process, a fine wiring process, or the like, there is a problem that the cost increases because the wiring process is complicated. Specifically, after the processing process for forming the LSI, a processing process for wiring the microtransformer must be performed in a separate process, which increases the number of processes.

また、シリコン基板に形成される半導体チップ上にマイクロトランスの構造体を形成しなくてはならないため、チップ自身のサイズが増大するという問題があった。   In addition, since the structure of the microtransformer has to be formed on the semiconductor chip formed on the silicon substrate, there is a problem that the size of the chip itself increases.

本発明は上記の点に鑑みてなされたものであり、トランスを内蔵する半導体装置において、オンチップマイクロトランスを用いずに、小型化、低コスト化を実現することができる半導体装置を提供することを目的とする。   The present invention has been made in view of the above points, and provides a semiconductor device capable of realizing a reduction in size and cost without using an on-chip microtransformer in a semiconductor device incorporating a transformer. With the goal.

上記の課題を解決するために本発明では、次に述べる各手段を講じたことを特徴とするものである。   In order to solve the above-described problems, the present invention is characterized by the following measures.

第１の発明に係る半導体装置は、高圧回路側の半導体素子と、低圧回路側の半導体素子と、前記高圧回路側の半導体素子を支持する高圧回路側のリードフレームの主面と所定の間隔を有し、該主面と平行な第１の面上に、前記高圧回路側のリードフレームと一体的に形成された高圧回路側の平面コイルと、前記第１の面と異なり、前記低圧回路側の半導体素子を支持する低圧回路側のリードフレームの主面と所定の間隔を有し、該主面と平行な第２の面上に、前記低圧回路側のリードフレームと一体的に形成された低圧回路側の平面コイルとを有し、前記高圧回路側の平面コイルと前記低圧回路側の平面コイルとは、平面視で互いに重なるように配置されることを特徴とする。   According to a first aspect of the present invention, there is provided a semiconductor device having a predetermined distance from a main surface of a high voltage circuit side semiconductor element, a low voltage circuit side semiconductor element, and a high voltage circuit side lead frame that supports the high voltage circuit side semiconductor element. A flat coil on the high-voltage circuit side formed integrally with the lead frame on the high-voltage circuit side on the first surface parallel to the main surface, and unlike the first surface, the low-voltage circuit side The lead frame on the low-voltage circuit side that supports the semiconductor element is formed at a predetermined distance from the main surface of the lead frame on the low-voltage circuit side, and formed integrally with the lead frame on the low-voltage circuit side on a second surface parallel to the main surface. A planar coil on the low-voltage circuit side, and the planar coil on the high-voltage circuit side and the planar coil on the low-voltage circuit side are arranged so as to overlap each other in plan view.

なお、本発明における「リードフレームと一体的に形成された平面コイル」とは、製造工程の途中の半導体装置は、平面コイルがリードフレームと一体的に形成されている状態にあるが、製造工程の後の半導体装置は、リードフレームが切断除去されているため平面コイルとリードフレームとが一体的に形成されている状態にはないことを意味する。   In the present invention, the “planar coil formed integrally with the lead frame” means that the semiconductor device in the middle of the manufacturing process is in a state where the planar coil is formed integrally with the lead frame. The latter semiconductor device means that the planar coil and the lead frame are not integrally formed because the lead frame is cut and removed.

本発明によれば、トランスを内蔵する半導体装置において、オンチップマイクロトランスを用いずに、小型化、低コスト化、信号の高速伝達化を実現することができる。   According to the present invention, in a semiconductor device incorporating a transformer, downsizing, cost reduction, and high-speed signal transmission can be realized without using an on-chip microtransformer.

次に、本発明を実施するための最良の形態について図面と共に説明する。   Next, the best mode for carrying out the present invention will be described with reference to the drawings.

（第１の実施の形態）
図１乃至図５を参照し、本発明の第１の実施の形態に係る半導体装置を説明する。 (First embodiment)
A semiconductor device according to a first embodiment of the present invention will be described with reference to FIGS.

初めに、図１及び図２を参照し、本実施の形態に係る半導体装置の構造を説明する。   First, the structure of the semiconductor device according to the present embodiment will be described with reference to FIGS.

図１は、本実施の形態に係る半導体装置の構造を模式的に示す平面図である。図２は、図１のＡ−Ａ線に沿う断面図である。   FIG. 1 is a plan view schematically showing the structure of the semiconductor device according to the present embodiment. 2 is a cross-sectional view taken along line AA in FIG.

本実施の形態に係る半導体装置１０は、図１及び図２に示すように、高圧回路側の半導体素子（以下、「高圧側素子」という。）１１、低圧回路側の半導体素子（以下、「低圧側素子」という。）１２、高圧回路側のリード部（以下、「高圧側端子」という。）１３、低圧回路側のリード部（以下、「低圧側端子」という。）１４、平面トランス４０を有する。   As shown in FIGS. 1 and 2, the semiconductor device 10 according to the present embodiment includes a high-voltage circuit side semiconductor element (hereinafter, referred to as “high-voltage side element”) 11, a low-voltage circuit side semiconductor element (hereinafter, “ "Low voltage side element") 12, high voltage circuit side lead (hereinafter referred to as "high voltage side terminal") 13, low voltage circuit side lead (hereinafter referred to as "low voltage side terminal") 14, planar transformer 40 Have

高圧側素子１１は、本実施の形態に係る半導体装置１０の高圧回路を構成する半導体素子であり、下面１５に接続端子（以下、「高圧側接続端子」という。）１７を有する。本実施の形態では、図２に示すように、高圧側素子１１の下面１５の反対側の面が、後述するダイパッド３５の主面（上面）と反対側の面（下面）に接着される。   The high-voltage side element 11 is a semiconductor element that constitutes a high-voltage circuit of the semiconductor device 10 according to the present embodiment, and has a connection terminal (hereinafter referred to as “high-voltage side connection terminal”) 17 on the lower surface 15. In the present embodiment, as shown in FIG. 2, the surface on the opposite side of the lower surface 15 of the high-voltage side element 11 is bonded to the surface (lower surface) opposite to the main surface (upper surface) of the die pad 35 described later.

低圧側素子１２は、本実施の形態に係る半導体装置１０の低圧回路を構成する半導体素子であり、上面１６に接続端子（以下、「低圧側接続端子」という。）１８を有する。本実施の形態では、図２に示すように、低圧側素子１２の上面１６の反対側の面が、後述するダイパッド３６の主面（上面）に接着される。   The low-voltage side element 12 is a semiconductor element constituting a low-voltage circuit of the semiconductor device 10 according to the present embodiment, and has a connection terminal (hereinafter referred to as “low-voltage side connection terminal”) 18 on the upper surface 16. In the present embodiment, as shown in FIG. 2, the surface opposite to the upper surface 16 of the low-voltage side element 12 is bonded to the main surface (upper surface) of a die pad 36 described later.

高圧側端子１３は、高圧回路側のリードフレーム（以下、「高圧側リードフレーム」という。）２５により形成され、高圧側素子１１に電気的に接続され、高圧側素子１１の高圧側接続端子１７から半導体装置１０の外部に配線を引出すためのものである。高圧側端子１３は、平面視で高圧側素子１１を中心にして、低圧側素子１２が設けられる側と反対側に設けられる。具体的には、例えば、高圧側端子１３は、図１の平面図において高圧側素子１１の紙面上側に設けられる。   The high voltage side terminal 13 is formed by a high voltage circuit side lead frame (hereinafter referred to as “high voltage side lead frame”) 25, and is electrically connected to the high voltage side element 11, and the high voltage side connection terminal 17 of the high voltage side element 11. The wiring is drawn out from the semiconductor device 10 to the outside. The high-voltage side terminal 13 is provided on the opposite side to the side where the low-voltage side element 12 is provided with the high-voltage side element 11 as the center in plan view. Specifically, for example, the high-voltage side terminal 13 is provided on the upper side of the high-voltage side element 11 in the plan view of FIG.

高圧側端子１３は、図１に示すように、平行に設けられた複数本（例えば７本）のリードよりなる。複数本の高圧側端子１３のそれぞれは、図１では裏側にあるため図示されないが、高圧側素子１１の下面１５に設けられる高圧側接続端子１７のそれぞれに金線（Ａｕワイヤ）２１を用いてワイヤ接続（ボンディング）される。   As shown in FIG. 1, the high-voltage side terminal 13 includes a plurality of (for example, seven) leads provided in parallel. Although each of the plurality of high-voltage side terminals 13 is not shown in FIG. 1 because it is on the back side, a gold wire (Au wire) 21 is used for each of the high-voltage side connection terminals 17 provided on the lower surface 15 of the high-voltage side element 11. Wire connection (bonding).

低圧側端子１４は、低圧回路側のリードフレーム（以下、「低圧側リードフレーム」という。）２６により形成され、低圧側素子１２に電気的に接続され、低圧側素子１２の低圧側接続端子１８から半導体装置１０の外部に配線を引出すためのものである。低圧側端子１４は、平面視で低圧側素子１２を中心にして、高圧側素子１１が設けられる側と反対側に設けられる。具体的には、例えば、低圧側端子１４は、図１の平面図において低圧側素子１２の紙面下側に設けられる。   The low voltage side terminal 14 is formed by a low voltage circuit side lead frame (hereinafter referred to as “low voltage side lead frame”) 26, and is electrically connected to the low voltage side element 12, and the low voltage side connection terminal 18 of the low voltage side element 12. The wiring is drawn out from the semiconductor device 10 to the outside. The low voltage side terminal 14 is provided on the opposite side to the side where the high voltage side element 11 is provided, with the low voltage side element 12 being the center in plan view. Specifically, for example, the low voltage side terminal 14 is provided below the paper surface of the low voltage side element 12 in the plan view of FIG.

低圧側端子１４は、図１に示すように、平行に設けられた複数本（例えば７本）のリードよりなる。複数本の低圧側端子１４のそれぞれは、低圧側素子１２の上面１６に設けられる低圧側接続端子１８のそれぞれに金線（Ａｕワイヤ）２２を用いてワイヤ接続（ボンディング）される。   As shown in FIG. 1, the low-voltage side terminal 14 includes a plurality of (for example, seven) leads provided in parallel. Each of the plurality of low voltage side terminals 14 is wire-connected (bonded) to each of the low voltage side connection terminals 18 provided on the upper surface 16 of the low voltage side element 12 using a gold wire (Au wire) 22.

平面トランス４０は、高圧回路側の平面コイル（以下「高圧側平面コイル」という。）２３、低圧回路側の平面コイル（以下「低圧側平面コイル」という。）２４を有する。   The planar transformer 40 includes a planar coil on the high voltage circuit side (hereinafter referred to as “high voltage side planar coil”) 23 and a planar coil on the low voltage circuit side (hereinafter referred to as “low voltage side planar coil”) 24.

高圧側平面コイル２３は、高圧側素子１１に接続される高圧側端子１３を形成する後述する高圧側リードフレーム２５により形成され、高圧側素子１１に接続される高圧回路側の平面コイルである。高圧側平面コイル２３は、高圧側リードフレーム２５の一部が渦巻状に引き回されて形成されるものである。高圧側平面コイル２３は、平面視で高圧側素子１１を中心にして、低圧側素子１２が設けられる側に設けられる。具体的には、例えば、高圧側平面コイル２３は、図１の平面図において高圧側素子１１の紙面下側に設けられる。   The high-voltage side planar coil 23 is a planar coil on the high-voltage circuit side that is formed by a later-described high-voltage side lead frame 25 that forms the high-voltage side terminal 13 connected to the high-voltage side element 11 and connected to the high-voltage side element 11. The high voltage side planar coil 23 is formed by winding a part of the high voltage side lead frame 25 in a spiral shape. The high-voltage side planar coil 23 is provided on the side where the low-voltage side element 12 is provided with the high-voltage side element 11 as the center in plan view. Specifically, for example, the high voltage side planar coil 23 is provided on the lower side of the drawing of the high voltage side element 11 in the plan view of FIG.

低圧側平面コイル２４は、低圧側素子１２に接続される低圧側端子１４を形成する後述する低圧側リードフレーム２６により形成され、低圧側素子１２に接続される低圧回路側の平面コイルである。低圧側平面コイル２４は、低圧側リードフレーム２６の一部が渦巻状に引き回されて形成されるものである。低圧側平面コイル２４は、高圧側素子１１と低圧側素子１２との間に設けられる。低圧側平面コイル２４は、平面視で低圧側素子１２を中心にして、高圧側素子１１が設けられる側に設けられる。具体的には、例えば、低圧側平面コイル２４は、図１の平面図において低圧側素子１２の紙面上側に設けられる。   The low voltage side planar coil 24 is a planar coil on the low voltage circuit side which is formed by a low voltage side lead frame 26 which will be described later and forms a low voltage side terminal 14 connected to the low voltage side element 12 and connected to the low voltage side element 12. The low voltage side planar coil 24 is formed by winding a part of the low voltage side lead frame 26 in a spiral shape. The low voltage side planar coil 24 is provided between the high voltage side element 11 and the low voltage side element 12. The low-voltage side planar coil 24 is provided on the side where the high-voltage side element 11 is provided with the low-voltage side element 12 as the center in plan view. Specifically, for example, the low voltage side planar coil 24 is provided on the upper side of the sheet of the low voltage side element 12 in the plan view of FIG.

ここで、高圧側平面コイル２３及び低圧側平面コイル２４は、図１及び図２に示すように、平面視で互いに重なるように配置され、平面トランス４０を構成する。高圧側平面コイル２３は、図２に示すように、高圧側リードフレーム２５の主面Ｌ１（高圧側端子１３の主面と同じ）と所定の間隔Ｈ１を有し、主面Ｌ１と平行な第１の面Ｃ１の面に設けられる。なお、高圧側平面コイル２３は、図３及び図５を用いて後述するように、高圧側リードフレーム２５と一体的に形成される。低圧側平面コイル２４は、図２に示すように、低圧側リードフレーム２６の主面Ｌ２（低圧側端子１４の主面と同じ）と所定の間隔Ｈ２を有し、主面Ｌ２と平行な第２の面Ｃ２の面に設けられる。なお、低圧側平面コイル２４は、図３及び図５を用いて後述するように、低圧側リードフレーム２６と一体的に形成される。図２では、高圧側リードフレーム２５の主面Ｌ１と低圧側リードフレーム２６の主面Ｌ２とは互いに等しい高さにある。また、Ｈ１＝Ｈ２＝Ｈである。また、図２では、第１の主面Ｃ１は、主面Ｌ１より距離Ｈ１（＝Ｈ）だけ下方に設けられ、第２の主面Ｃ２は、主面Ｌ２より距離Ｈ２（＝Ｈ）だけ上方に設けられる例が示される。従って、第２の主面Ｃ２は、第１の主面Ｃ１とは異なる。このとき、高圧側平面コイル２３は、主面Ｌ１より距離Ｈだけ下方になるように、図１に示す折曲げ点Ｐ１で折曲される。低圧側平面コイル２４は、主面Ｌ２より距離Ｈだけ上方になるように、図２に示す折曲げ点Ｐ２で折曲される。その結果、高圧側平面コイル２３の上面と低圧側平面コイル２４の上面とは、距離Ｈ１と距離Ｈ２との合計である２Ｈの距離を有するように設けられる。   Here, as shown in FIGS. 1 and 2, the high-voltage side planar coil 23 and the low-voltage side planar coil 24 are arranged so as to overlap each other in plan view, and constitute a planar transformer 40. As shown in FIG. 2, the high-voltage side planar coil 23 has a predetermined distance H1 from the main surface L1 of the high-voltage side lead frame 25 (same as the main surface of the high-voltage side terminal 13), and is parallel to the main surface L1. 1 surface C1 is provided. The high-voltage side planar coil 23 is formed integrally with the high-voltage side lead frame 25 as will be described later with reference to FIGS. 3 and 5. As shown in FIG. 2, the low-voltage side planar coil 24 has a predetermined distance H2 from the main surface L2 of the low-voltage side lead frame 26 (same as the main surface of the low-voltage side terminal 14), and is parallel to the main surface L2. It is provided on the surface of the second surface C2. The low-voltage side planar coil 24 is formed integrally with the low-voltage side lead frame 26 as described later with reference to FIGS. 3 and 5. In FIG. 2, the main surface L1 of the high-voltage side lead frame 25 and the main surface L2 of the low-voltage side lead frame 26 are at the same height. Further, H1 = H2 = H. In FIG. 2, the first main surface C1 is provided below the main surface L1 by a distance H1 (= H), and the second main surface C2 is above the main surface L2 by a distance H2 (= H). An example provided in is shown. Accordingly, the second main surface C2 is different from the first main surface C1. At this time, the high voltage side planar coil 23 is bent at a bending point P1 shown in FIG. 1 so as to be lower than the main surface L1 by a distance H. The low voltage side planar coil 24 is bent at a bending point P2 shown in FIG. 2 so as to be a distance H above the main surface L2. As a result, the upper surface of the high voltage side planar coil 23 and the upper surface of the low voltage side planar coil 24 are provided so as to have a distance of 2H, which is the sum of the distance H1 and the distance H2.

また、半導体装置１０は、図示しないパッケージ４１内に樹脂封止される。パッケージ４１の外形を図１及び図２の点線で示す矩形領域Ｒ１に示す。   The semiconductor device 10 is resin-sealed in a package 41 (not shown). The outer shape of the package 41 is shown in a rectangular region R1 indicated by a dotted line in FIGS.

次に、図３乃至図５を参照し、本実施の形態に係る半導体装置を構成するための半導体装置用のリードフレームの構造について説明する。   Next, the structure of a lead frame for a semiconductor device for constituting the semiconductor device according to the present embodiment will be described with reference to FIGS.

図３は、本実施の形態に係る半導体装置を説明するための図であり、高圧回路側のリードフレーム（高圧側リードフレーム）に高圧回路側の半導体素子（高圧側素子）が接着されている状態を示す平面図である。図４は、本実施の形態に係る半導体装置を説明するための図であり、低圧回路側のリードフレーム（低圧側リードフレーム）に低圧回路側の半導体素子（低圧側素子）が接着されている状態を示す平面図である。図５は、本実施の形態に係る半導体装置を説明するための図であり、高圧回路側の半導体素子（高圧側素子）が接着された高圧回路側のリードフレーム（高圧側リードフレーム）と低圧回路側の半導体素子（低圧側素子）が接着された低圧回路側のリードフレーム（低圧側リードフレーム）とが組合わされた状態を示す平面図である。   FIG. 3 is a diagram for explaining the semiconductor device according to the present embodiment, in which a high voltage circuit side semiconductor element (high voltage side element) is bonded to a high voltage circuit side lead frame (high voltage side lead frame). It is a top view which shows a state. FIG. 4 is a diagram for explaining the semiconductor device according to the present embodiment, in which a low-voltage circuit side semiconductor element (low-voltage side element) is bonded to a low-voltage circuit side lead frame (low-voltage side lead frame). It is a top view which shows a state. FIG. 5 is a diagram for explaining the semiconductor device according to the present embodiment, in which a high voltage circuit side lead frame (high voltage side lead frame) to which a high voltage circuit side semiconductor element (high voltage side element) is bonded and a low voltage are shown. FIG. 6 is a plan view showing a state in which a low voltage circuit side lead frame (low voltage side lead frame) to which a circuit side semiconductor element (low voltage side element) is bonded is combined.

図３を参照するに、高圧側リードフレーム２５は、外側にフレーム部３１を有し、フレーム部３１の内側に、フレーム部３１と一体的に形成されたダイパッド３５、高圧側端子１３、高圧側平面コイル２３を有する。フレーム部３１は、ダイパッド３５の周囲四辺を全て囲むように形成されておらず、少なくとも周囲四辺のうち一辺が形成されていない。高圧側端子１３は、フレーム部３１の延在する方向に対して直交する方向に延在する複数本のリードを有する。高圧側端子１３、高圧側平面コイル２３は、後に、高圧側リードフレーム２５のフレーム部３１を切断することによって形成される。高圧側素子１１は、高圧側リードフレーム２５のダイパッド３５の主面（上面）の反対側の面（下面）に、図２に示すように、絶縁物よりなるダイアタッチ材２７を用いて接着される。その後、図２に示すように、高圧側素子１１の高圧側接続端子１７と高圧側リードフレーム２５の高圧側端子１３とがワイヤ接続される。   Referring to FIG. 3, the high-voltage side lead frame 25 has a frame portion 31 on the outside, a die pad 35 integrally formed with the frame portion 31, a high-voltage side terminal 13, a high-voltage side on the inside of the frame portion 31. A planar coil 23 is provided. The frame portion 31 is not formed so as to surround all four sides of the die pad 35, and at least one side of the four sides is not formed. The high-voltage side terminal 13 has a plurality of leads extending in a direction orthogonal to the direction in which the frame portion 31 extends. The high voltage side terminal 13 and the high voltage side planar coil 23 are formed by cutting the frame portion 31 of the high voltage side lead frame 25 later. The high voltage side element 11 is bonded to the surface (lower surface) opposite to the main surface (upper surface) of the die pad 35 of the high voltage side lead frame 25 using a die attach material 27 made of an insulator as shown in FIG. The Thereafter, as shown in FIG. 2, the high voltage side connection terminal 17 of the high voltage side element 11 and the high voltage side terminal 13 of the high voltage side lead frame 25 are wire-connected.

同様に、図４を参照するに、低圧側リードフレーム２６は、外側にフレーム部３２を有し、フレーム部３２の内側に、フレーム部３２と一体的に形成されたダイパッド３６、低圧側端子１４、低圧側平面コイル２４を有する。フレーム部３２は、ダイパッド３６の周囲四辺を全て囲むように形成されておらず、少なくとも周囲四辺のうち一辺が形成されていない。低圧側端子１４は、フレーム部３２の延在する方向に対して直交する方向に延在する複数本のリードを有する。低圧側端子１４、低圧側平面コイル２４は、後に、低圧側リードフレーム２６のフレーム部３２を切断することによって形成される。低圧側素子１２は、低圧側リードフレーム２６のダイパッド３６の主面（上面）に、図２に示すように、絶縁物よりなるダイアタッチ材２８を用いて接着される。その後、図２に示すように、低圧側素子１２の低圧側接続端子１８と低圧側リードフレーム２６の低圧側端子１４とがワイヤ接続される。   Similarly, referring to FIG. 4, the low voltage side lead frame 26 has a frame portion 32 on the outside, a die pad 36 integrally formed with the frame portion 32 on the inside of the frame portion 32, and the low voltage side terminal 14. And a low-voltage side planar coil 24. The frame portion 32 is not formed so as to surround all four sides of the die pad 36, and at least one side of the four sides is not formed. The low-voltage side terminal 14 has a plurality of leads extending in a direction orthogonal to the direction in which the frame portion 32 extends. The low voltage side terminal 14 and the low voltage side planar coil 24 are formed by cutting the frame portion 32 of the low voltage side lead frame 26 later. The low voltage side element 12 is bonded to the main surface (upper surface) of the die pad 36 of the low voltage side lead frame 26 using a die attach material 28 made of an insulator as shown in FIG. Thereafter, as shown in FIG. 2, the low voltage side connection terminal 18 of the low voltage side element 12 and the low voltage side terminal 14 of the low voltage side lead frame 26 are wire-connected.

なお、高圧側リードフレーム２５に高圧側素子１１を接着する際には、高圧側リードフレーム２５の主面が下向きになるように表裏を反転した状態で、高圧側素子１１の接着、高圧側接続端子１７と高圧側端子１３とのワイヤ接続を行い、その後再び高圧側リードフレーム２５を反転して表裏を元に戻すことによって、作業をすることができる。   When the high-voltage side element 11 is bonded to the high-voltage side lead frame 25, the high-voltage side element 11 is bonded and connected to the high-voltage side with the main surface of the high-voltage side lead frame 25 turned upside down. It is possible to work by making a wire connection between the terminal 17 and the high-voltage side terminal 13, and then inverting the high-voltage side lead frame 25 again and returning the front and back sides to the original.

高圧側素子１１が接着され、ワイヤ接続が行われた高圧側リードフレーム２５と、低圧側素子１２が接着され、ワイヤ接続が行われた低圧側リードフレーム２６とを、それぞれのフレーム部３１、３２の主面の高さＬ１、Ｌ２が互いに等しくなるとともに、平面視において、高圧側平面コイル２３と低圧側平面コイル２４とが互いに重なるように、組合せる。組合せた状態のリードフレームは、図５において点線で示す矩形領域Ｒ１（図１において点線で示す矩形領域Ｒ１と同じ）において、上下からパッケージ４１で挟み込まれ、パッケージ４１内に樹脂封止される。その後、図５において一点鎖線で示す矩形領域Ｒ２の外周に沿ってフレーム部３１、３２を切断して除去し、半導体装置を得る。   The high-voltage side lead frame 25 to which the high-voltage side element 11 is bonded and wire connection is made, and the low-voltage side lead frame 26 to which the low-voltage side element 12 is bonded and wire connection is made are respectively connected to the frame portions 31 and 32. Are combined such that the high-voltage side planar coil 23 and the low-voltage side planar coil 24 overlap each other in plan view. The combined lead frame is sandwiched by the package 41 from above and below in a rectangular region R1 indicated by a dotted line in FIG. 5 (same as the rectangular region R1 indicated by a dotted line in FIG. 1), and is sealed in the package 41 with resin. Thereafter, the frame portions 31 and 32 are cut and removed along the outer periphery of the rectangular region R2 indicated by the alternate long and short dash line in FIG. 5 to obtain a semiconductor device.

本実施の形態においては、高圧側リードフレームと低圧側リードフレームよりなる複数のリードフレームを用いる。高圧側リードフレーム側には、高圧側リードフレームの主面と所定の間隔を有し、高圧側リードフレームの主面と平行な第１の面上に、高圧側リードフレームと一体的に形成された高圧側平面コイルを有する。一方、低圧側リードフレーム側には、低圧側リードフレームの主面と所定の間隔を有し、低圧側リードフレームの主面と平行な第１の面上に、低圧側リードフレームと一体的に形成された低圧側平面コイルを有する。そして、高圧側リードフレームと低圧側リードフレームよりなる２つのリードフレームを組合せ、それぞれのリードフレームの平面コイルが絶縁され、所定の間隔で離間した状態で重ね合わせることによって、平面トランスを構成する。   In the present embodiment, a plurality of lead frames including a high-voltage side lead frame and a low-voltage side lead frame are used. The high-voltage side lead frame side is formed integrally with the high-voltage side lead frame on a first surface having a predetermined distance from the main surface of the high-voltage side lead frame and parallel to the main surface of the high-voltage side lead frame. And a high-voltage side planar coil. On the other hand, on the low-pressure side lead frame side, on the first surface parallel to the main surface of the low-pressure side lead frame having a predetermined distance from the main surface of the low-pressure side lead frame, it is integrated with the low-pressure side lead frame. It has a low voltage side planar coil formed. Then, two lead frames composed of a high-voltage side lead frame and a low-voltage side lead frame are combined, and the planar coils of the respective lead frames are insulated and overlapped in a state of being separated at a predetermined interval to constitute a planar transformer.

このような方法で平面トランスを構成すると、その後、既存の樹脂封止プロセスを利用して平面トランスを所定の間隔で離間し絶縁した状態に保持することができる。すなわち、工程数が多くコスト増大の要因となるオンチップマイクロトランスを用いる必要がない。従って、半導体装置にトランスを内蔵することによって半導体装置を小型化することができるとともに、オンチップマイクロトランスを用いる場合に比べて低コスト化を実現することができる。   If the planar transformer is configured by such a method, then the planar transformer can be kept in an insulated state with a predetermined interval using an existing resin sealing process. That is, it is not necessary to use an on-chip microtransformer that has a large number of processes and causes an increase in cost. Therefore, by incorporating a transformer in the semiconductor device, the semiconductor device can be reduced in size, and the cost can be reduced as compared with the case of using an on-chip microtransformer.

（第２の実施の形態）
次に、図６乃至図１１を参照し、本発明の第２の実施の形態に係る半導体装置を説明する。 (Second Embodiment)
Next, a semiconductor device according to a second embodiment of the present invention will be described with reference to FIGS.

初めに、図６乃至図８を参照し、本実施の形態に係る半導体装置の構造を説明する。   First, the structure of the semiconductor device according to the present embodiment will be described with reference to FIGS.

図６は、本実施の形態に係る半導体装置の構造を模式的に示す平面図である。図７は、図６のＡ−Ａ線に沿う断面図である。図８は、図６のＢ−Ｂ線に沿う断面図である。   FIG. 6 is a plan view schematically showing the structure of the semiconductor device according to the present embodiment. FIG. 7 is a cross-sectional view taken along the line AA of FIG. FIG. 8 is a cross-sectional view taken along line BB in FIG.

本実施の形態に係る半導体装置は、平面トランスを上下から高圧回路側の半導体素子と低圧回路側の半導体素子とで挟んで積み重ねた構造を有する点で、第１の実施の形態と相違する。   The semiconductor device according to the present embodiment is different from the first embodiment in that it has a structure in which a planar transformer is sandwiched from above and below between a semiconductor element on the high-voltage circuit side and a semiconductor element on the low-voltage circuit side.

本実施の形態に係る半導体装置５０は、図６乃至図８に示すように、高圧回路側の半導体素子（以下、「高圧側素子」という。）５１、低圧回路側の半導体素子（以下、「低圧側素子」という。）５２、高圧回路側のリード部（以下、「高圧側端子」という。）５３、低圧回路側のリード部（以下、「低圧側端子」という。）５４、平面トランス８０を有する。   As shown in FIGS. 6 to 8, the semiconductor device 50 according to the present embodiment includes a semiconductor element on the high voltage circuit side (hereinafter referred to as “high voltage side element”) 51, a semiconductor element on the low voltage circuit side (hereinafter referred to as “the high voltage side element”). "Low voltage side element") 52, high voltage circuit side lead part (hereinafter referred to as "high voltage side terminal") 53, low voltage circuit side lead part (hereinafter referred to as "low voltage side terminal") 54, planar transformer 80. Have

高圧側素子５１は、本実施の形態に係る半導体装置５０の高圧回路を構成する半導体素子であり、図７及び図８に示すように、下面５５に接続端子（以下、「高圧側接続端子」という。）５７を有する。低圧側素子５２は、本実施の形態に係る半導体装置５０の低圧回路を構成する半導体素子であり、図７及び図８に示すように、上面５６に接続端子（以下、「低圧側接続端子」という。）５８を有する。また、図６乃至図８に示すように、低圧側素子５２は、平面視で高圧側素子５１に重なるように配置される。   The high-voltage side element 51 is a semiconductor element constituting the high-voltage circuit of the semiconductor device 50 according to the present embodiment. As shown in FIGS. 7 and 8, a connection terminal (hereinafter, “high-voltage side connection terminal”) is provided on the lower surface 55. 57). The low-voltage side element 52 is a semiconductor element constituting the low-voltage circuit of the semiconductor device 50 according to the present embodiment. As shown in FIGS. 7 and 8, the upper surface 56 has a connection terminal (hereinafter referred to as “low-voltage side connection terminal”). 58). Further, as shown in FIGS. 6 to 8, the low-voltage side element 52 is disposed so as to overlap the high-voltage side element 51 in plan view.

高圧側端子５３は、高圧回路側のリードフレーム（以下、「高圧側リードフレーム」という。）６５により形成され、高圧側素子５１に電気的に接続され、高圧側素子５１の高圧側接続端子５７から半導体装置５０の外部に配線を引出すためのものである。高圧側端子５３は、図６を参照するに、平面視で高圧側素子５１（及び高圧側素子５１に重なるように配置される低圧側素子５２）の一方の側に設けられる。具体的には、例えば、高圧側端子５３は、図６の平面図において低圧側素子５２の紙面上側に設けられる。   The high voltage side terminal 53 is formed by a high voltage circuit side lead frame (hereinafter referred to as “high voltage side lead frame”) 65 and is electrically connected to the high voltage side element 51, and the high voltage side connection terminal 57 of the high voltage side element 51. The wiring is drawn out from the semiconductor device 50 to the outside. As shown in FIG. 6, the high-voltage side terminal 53 is provided on one side of the high-voltage side element 51 (and the low-voltage side element 52 arranged to overlap the high-voltage side element 51) in plan view. Specifically, for example, the high voltage side terminal 53 is provided on the upper side of the low voltage side element 52 in the plan view of FIG.

高圧側端子５３は、図６に示すように、平行に設けられる例えば１０本のうち、例えば中心の２本を除く８本として設けられる。８本の高圧側端子５３のそれぞれは、図６では裏側にあるため図示されないが、高圧側素子５１の下面５５に設けられる高圧側接続端子５７のそれぞれに金線（Ａｕワイヤ）６１を用いてワイヤ接続（ボンディング）される。なお、中心の２本は、高圧回路側の平面コイル６３を支持するためのものである。   As shown in FIG. 6, the high-voltage side terminal 53 is provided as, for example, eight of the ten provided in parallel, excluding the central two. Each of the eight high-voltage side terminals 53 is not shown in FIG. 6 because it is on the back side, but a gold wire (Au wire) 61 is used for each of the high-voltage side connection terminals 57 provided on the lower surface 55 of the high-voltage side element 51. Wire connection (bonding). Note that the two at the center are for supporting the planar coil 63 on the high voltage circuit side.

低圧側端子５４は、低圧回路側のリードフレーム（以下、「低圧側リードフレーム」という。）６６により形成され、低圧側素子５２に電気的に接続され、低圧側素子５２の低圧側接続端子５８から半導体装置５０の外部に配線を引出すためのものである。低圧側端子５４は、図６を参照するに、平面視で高圧側素子５１に重なるように配置される低圧側素子５２の一方の側であって、高圧側端子５３が設けられる側と反対側に設けられる。具体的には、例えば、低圧側端子５４は、図６の平面図において低圧側素子５２の紙面下側に設けられる。   The low voltage side terminal 54 is formed by a lead frame on the low voltage circuit side (hereinafter referred to as “low voltage side lead frame”) 66, and is electrically connected to the low voltage side element 52, and the low voltage side connection terminal 58 of the low voltage side element 52. The wiring is drawn out from the semiconductor device 50 to the outside. As shown in FIG. 6, the low-voltage side terminal 54 is one side of the low-voltage side element 52 arranged so as to overlap the high-voltage side element 51 in plan view, and is opposite to the side where the high-voltage side terminal 53 is provided. Is provided. Specifically, for example, the low voltage side terminal 54 is provided on the lower side of the drawing of the low voltage side element 52 in the plan view of FIG.

低圧側端子５４は、図６に示すように、平行に設けられる例えば１０本のうち、例えば中心の２本を除く８本として設けられる。８本の低圧側端子５４のそれぞれは、低圧側素子５２の上面５６に設けられる低圧側接続端子５８のそれぞれに金線（Ａｕワイヤ）６２を用いてワイヤ接続（ボンディング）される。なお、中心の２本は、低圧回路側の平面コイル６４を支持するためのものである。   As shown in FIG. 6, the low-voltage side terminals 54 are provided as, for example, eight out of ten provided in parallel, for example, excluding the two at the center. Each of the eight low-voltage side terminals 54 is wire-connected (bonded) to each of the low-voltage side connection terminals 58 provided on the upper surface 56 of the low-voltage side element 52 using a gold wire (Au wire) 62. Note that the two at the center are for supporting the planar coil 64 on the low voltage circuit side.

平面トランス８０は、高圧回路側の平面コイル（以下「高圧側平面コイル」という。）６３、低圧回路側の平面コイル（以下「低圧側平面コイル」という。）６４を有する。   The planar transformer 80 includes a planar coil on the high voltage circuit side (hereinafter referred to as “high voltage side planar coil”) 63 and a planar coil on the low voltage circuit side (hereinafter referred to as “low voltage side planar coil”) 64.

高圧側平面コイル６３は、高圧側素子５１に接続される高圧側端子５３を形成する高圧側リードフレーム６５により形成され、高圧側素子５１と低圧側素子５２との間に設けられ、高圧側素子５１に接続される高圧回路側の平面コイルである。高圧側平面コイル６３は、高圧側リードフレーム６５の一部が渦巻状に引き回されて形成されるものである。高圧側平面コイル６３は、図７に示すように、高圧側素子５１の下面５５の反対側の面に絶縁物よりなるダイアタッチ材６７を用いて接着される。   The high voltage side planar coil 63 is formed by a high voltage side lead frame 65 that forms a high voltage side terminal 53 connected to the high voltage side element 51, and is provided between the high voltage side element 51 and the low voltage side element 52. 51 is a planar coil on the high-voltage circuit side connected to 51. The high voltage side planar coil 63 is formed by winding a part of the high voltage side lead frame 65 in a spiral shape. As shown in FIG. 7, the high-voltage side planar coil 63 is bonded to the surface opposite to the lower surface 55 of the high-voltage side element 51 using a die attach material 67 made of an insulating material.

また、高圧側平面コイル６３は、高圧側素子５１とワイヤ接続するために、高圧側平面コイル６３の一部が平面視において高圧側素子５１と重ならないように配置される。あるいは、高圧側平面コイル６３から引き出されたリードが平面視において高圧側素子５１と重ならないように配置されてもよい。   Further, the high-voltage side planar coil 63 is arranged so that a part of the high-voltage side planar coil 63 does not overlap the high-voltage side element 51 in a plan view in order to wire-connect to the high-voltage side element 51. Alternatively, the lead drawn out from the high voltage side planar coil 63 may be arranged so as not to overlap the high voltage side element 51 in plan view.

低圧側平面コイル６４は、低圧側素子５２に接続される低圧側端子５４を形成する低圧側リードフレーム６６により形成され、高圧側素子５１と低圧側素子５２との間に設けられ、低圧側素子５２に接続される低圧回路側の平面コイルである。低圧側平面コイル６４は、低圧側リードフレーム６６の一部が渦巻状に引き回されて形成されるものである。低圧側平面コイル６４は、図７に示すように、低圧側素子５２の上面５６の反対側の面に絶縁物よりなるダイアタッチ材６８を用いて接着される。   The low voltage side planar coil 64 is formed by a low voltage side lead frame 66 forming a low voltage side terminal 54 connected to the low voltage side element 52, and is provided between the high voltage side element 51 and the low voltage side element 52. 52 is a planar coil on the low voltage circuit side connected to 52. The low voltage side planar coil 64 is formed by winding a part of the low voltage side lead frame 66 in a spiral shape. As shown in FIG. 7, the low voltage side planar coil 64 is bonded to the surface opposite to the upper surface 56 of the low voltage side element 52 using a die attach material 68 made of an insulating material.

また、低圧側平面コイル６４は、低圧側素子５２とワイヤ接続するために、低圧側平面コイル６４の一部が平面視において低圧側素子５２と重ならないように配置される。あるいは、低圧側平面コイル６４から引き出されたリードが平面視において低圧側素子５２と重ならないように配置されてもよい。   Further, the low-voltage side planar coil 64 is arranged so that a part of the low-voltage side planar coil 64 does not overlap the low-voltage side element 52 in plan view in order to wire-connect with the low-voltage side element 52. Alternatively, the lead pulled out from the low voltage side planar coil 64 may be arranged so as not to overlap the low voltage side element 52 in plan view.

ここで、高圧側平面コイル６３及び低圧側平面コイル６４は、図６及び図７に示すように、高圧側リードフレーム６５及び低圧側リードフレーム６６が重ね合わされる部分である。高圧側平面コイル６３は、図８に示すように、高圧側リードフレーム６５の主面Ｌ３と所定の間隔Ｈ３を有し、主面Ｌ３と平行な第１の面Ｃ３の面に、高圧側リードフレーム６５と一体的に形成される。低圧側平面コイル６４は、図８に示すように、低圧側リードフレーム６６の主面Ｌ４と所定の間隔Ｈ４を有し、主面Ｌ４と平行な第２の面Ｃ４の面に、低圧側リードフレーム６６と一体的に形成される。図８では、高圧側リードフレーム６５の主面Ｌ３と低圧側リードフレーム６６の主面Ｌ４とは互いに等しい高さにある。また、Ｈ３＝Ｈ４＝Ｈである。また、図８では、第１の主面Ｃ３は、主面Ｌ１より距離Ｈ３（＝Ｈ）だけ下方に設けられ、第２の主面Ｃ４は、主面Ｌ２より距離Ｈ４（＝Ｈ）だけ上方に設けられる例が示される。このとき、高圧側平面コイル６３は、主面Ｌ３より距離Ｈだけ下方になるように、図６及び図８に示す折曲げ点Ｐ３で折曲される。低圧側平面コイル６４は、主面Ｌ４より距離Ｈだけ上方になるように、図６及び図８に示す折曲げ点Ｐ４で折曲される。その結果、高圧側平面コイル６３の上面と低圧側平面コイル６４の上面とは、距離Ｈ３と距離Ｈ４との合計である２Ｈの距離を有するように設けられる。   Here, the high voltage side planar coil 63 and the low voltage side planar coil 64 are portions where the high voltage side lead frame 65 and the low voltage side lead frame 66 are overlapped as shown in FIGS. As shown in FIG. 8, the high-voltage side planar coil 63 has a predetermined distance H3 from the main surface L3 of the high-voltage side lead frame 65, and is formed on the surface of the first surface C3 parallel to the main surface L3. It is formed integrally with the frame 65. As shown in FIG. 8, the low-voltage side planar coil 64 has a predetermined distance H4 from the main surface L4 of the low-pressure side lead frame 66, and a low-voltage side lead on the surface of the second surface C4 parallel to the main surface L4. It is formed integrally with the frame 66. In FIG. 8, the main surface L3 of the high-voltage side lead frame 65 and the main surface L4 of the low-voltage side lead frame 66 are at the same height. Further, H3 = H4 = H. In FIG. 8, the first main surface C3 is provided below the main surface L1 by a distance H3 (= H), and the second main surface C4 is above the main surface L2 by a distance H4 (= H). An example provided in is shown. At this time, the high-voltage side planar coil 63 is bent at a bending point P3 shown in FIGS. 6 and 8 so as to be lower than the main surface L3 by a distance H. The low voltage side planar coil 64 is bent at a folding point P4 shown in FIGS. 6 and 8 so as to be higher than the main surface L4 by a distance H. As a result, the upper surface of the high voltage side planar coil 63 and the upper surface of the low voltage side planar coil 64 are provided to have a distance of 2H, which is the sum of the distance H3 and the distance H4.

なお、高圧側平面コイル６３及び低圧側平面コイル６４をそれぞれ高圧側リードフレーム６５及び低圧側リードフレーム６６により支持するために、図６に示すように、吊りピン６９、７０が設けられる。吊りピン６９において高圧側平面コイル６３は折曲され、吊りピン７０において低圧側平面コイル６４は折曲される。   In order to support the high voltage side planar coil 63 and the low voltage side planar coil 64 with the high voltage side lead frame 65 and the low voltage side lead frame 66, respectively, as shown in FIG. 6, suspension pins 69 and 70 are provided. The high voltage side planar coil 63 is bent at the hanging pin 69, and the low voltage side planar coil 64 is bent at the hanging pin 70.

また、半導体装置５０は、図示しないパッケージ８１内に樹脂封止される。パッケージ８１の外形を図８の点線で示す矩形領域Ｒ３に示す。   The semiconductor device 50 is resin-sealed in a package 81 (not shown). The outer shape of the package 81 is shown in a rectangular region R3 indicated by a dotted line in FIG.

次に、図９乃至図１１を参照し、本実施の形態に係る半導体装置を構成するための半導体装置用のリードフレームの構造について説明する。   Next, the structure of a lead frame for a semiconductor device for constituting the semiconductor device according to the present embodiment will be described with reference to FIGS.

図９は、本実施の形態に係る半導体装置を説明するための図であり、高圧回路側のリードフレーム（高圧側リードフレーム）に高圧回路側の半導体素子（高圧側素子）が接着されている状態を示す平面図である。図１０は、本実施の形態に係る半導体装置を説明するための図であり、低圧回路側のリードフレーム（低圧側リードフレーム）に低圧回路側の半導体素子（低圧側素子）が接着されている状態を示す平面図である。図１１は、本実施の形態に係る半導体装置を説明するための図であり、高圧回路側の半導体素子（高圧側素子）が接着された高圧回路側のリードフレーム（高圧側リードフレーム）と低圧回路側の半導体素子（低圧側素子）が接着された低圧回路側のリードフレーム（低圧側リードフレーム）とが組合わされた状態を示す平面図である。   FIG. 9 is a diagram for explaining the semiconductor device according to the present embodiment, in which a high voltage circuit side semiconductor element (high voltage side element) is bonded to a high voltage circuit side lead frame (high voltage side lead frame). It is a top view which shows a state. FIG. 10 is a diagram for explaining the semiconductor device according to the present embodiment, in which a low-voltage circuit side semiconductor element (low-voltage side element) is bonded to a low-voltage circuit side lead frame (low-voltage side lead frame). It is a top view which shows a state. FIG. 11 is a diagram for explaining the semiconductor device according to the present embodiment, in which a high voltage circuit side lead frame (high voltage side lead frame) to which a high voltage circuit side semiconductor element (high voltage side element) is bonded and a low pressure are illustrated. FIG. 6 is a plan view showing a state in which a low voltage circuit side lead frame (low voltage side lead frame) to which a circuit side semiconductor element (low voltage side element) is bonded is combined.

図９を参照するに、高圧側リードフレーム６５は、外側にフレーム部７１を有し、フレーム部７１の内側に、フレーム部７１と一体的に形成された高圧側端子５３、高圧側平面コイル６３を有する。フレーム部７１は、第１の実施の形態におけるリードフレームと同様に、少なくとも周囲四辺のうち一辺が形成されていない。また、高圧側リードフレーム６５は、通常中心に設けられる高圧側素子５１を支持するためのダイパッドを有しない。前述したように、高圧側端子５３は、フレーム部７１の延在する方向に対して直交する方向に延在し、例えば８本が平行に設けられる。高圧側平面コイル６３は、例えば８本の高圧側端子５３が４本ずつ分かれて設けられたその間にその８本の高圧側端子５３と平行に設けられる２本のピン７３によってフレーム部７１に接続される。また、高圧側平面コイル６３は、８本の高圧側端子５３の延在する方向に対して直交する方向に延在する吊りピン６９によってもフレーム部７１に接続される。高圧側端子５３、高圧側平面コイル６３は、フレーム部７１が切断除去されるまでは、高圧側リードフレーム６５と一体的に形成されている。高圧側素子５１は、高圧側リードフレーム６５の高圧側平面コイル６３の下側に接着される。従って、高圧側素子５１は、通常のダイパッドに支持されるのではなく、高圧側平面コイル６３に支持される。その後、高圧側素子５１の高圧側接続端子５７と高圧側リードフレーム６５の高圧側端子５３とがワイヤ接続される。   Referring to FIG. 9, the high-voltage side lead frame 65 has a frame portion 71 on the outside, a high-voltage side terminal 53 integrally formed with the frame portion 71, and a high-voltage side planar coil 63 on the inside of the frame portion 71. Have As in the lead frame in the first embodiment, at least one side of the peripheral four sides is not formed in the frame portion 71. The high-voltage side lead frame 65 does not have a die pad for supporting the high-voltage side element 51 that is normally provided at the center. As described above, the high-voltage side terminal 53 extends in a direction orthogonal to the direction in which the frame portion 71 extends, and for example, eight high-voltage side terminals 53 are provided in parallel. The high-voltage side planar coil 63 is connected to the frame portion 71 by two pins 73 provided in parallel with the eight high-voltage side terminals 53 between four high-voltage side terminals 53 provided, for example, in four. Is done. The high-voltage side planar coil 63 is also connected to the frame portion 71 by suspension pins 69 that extend in a direction orthogonal to the direction in which the eight high-voltage side terminals 53 extend. The high voltage side terminal 53 and the high voltage side planar coil 63 are formed integrally with the high voltage side lead frame 65 until the frame portion 71 is cut and removed. The high voltage side element 51 is bonded to the lower side of the high voltage side planar coil 63 of the high voltage side lead frame 65. Therefore, the high voltage side element 51 is not supported by a normal die pad, but is supported by the high voltage side planar coil 63. Thereafter, the high voltage side connection terminal 57 of the high voltage side element 51 and the high voltage side terminal 53 of the high voltage side lead frame 65 are wire-connected.

同様に、図１０を参照するに、低圧側リードフレーム６６も、外側にフレーム部７２を有し、フレーム部７２の内側に、フレーム部７２と一体的に形成された低圧側端子５４、低圧側平面コイル６４を有する。フレーム部７２は、第１の実施の形態におけるリードフレームと同様に、少なくとも周囲四辺のうち一辺が形成されていない。また、低圧側リードフレーム６６は、通常中心に設けられる低圧側素子５２を支持するためのダイパッドを有しない。また、高圧側リードフレーム６５と同様に、低圧側端子５４は、フレーム部７２の延在する方向に対して直交する方向に延在し、例えば８本の低圧側端子５４が４本ずつ分かれて設けられ、その間に設けられる２本のピン７４によってフレーム部７２に接続される。高圧側リードフレーム６５と同様に、低圧側平面コイル６４は、吊りピン７０によってもフレーム部７２に接続される。低圧側端子５４、低圧側平面コイル６４は、フレーム部７２が切断除去されるまでは、低圧側リードフレーム６６と一体的に形成されている。低圧側素子５２は、低圧側リードフレーム６６の低圧側平面コイル６４の上側に接着される。従って、低圧側素子５２は、通常のダイパッドに支持されるのではなく、低圧側平面コイル６４に支持される。その後、低圧側素子５２の低圧側接続端子５８と低圧側リードフレーム６６の低圧側端子５４とがワイヤ接続される。   Similarly, referring to FIG. 10, the low-pressure side lead frame 66 also has a frame portion 72 on the outer side, and a low-voltage side terminal 54 integrally formed with the frame portion 72 on the inner side of the frame portion 72. A planar coil 64 is provided. As in the lead frame in the first embodiment, at least one side of the surrounding four sides is not formed in the frame portion 72. Further, the low voltage side lead frame 66 does not have a die pad for supporting the low voltage side element 52 which is usually provided at the center. Similarly to the high-voltage side lead frame 65, the low-voltage side terminal 54 extends in a direction orthogonal to the direction in which the frame portion 72 extends. For example, eight low-voltage side terminals 54 are divided into four. Provided, and connected to the frame portion 72 by two pins 74 provided therebetween. Similar to the high voltage side lead frame 65, the low voltage side planar coil 64 is also connected to the frame portion 72 by the suspension pin 70. The low voltage side terminal 54 and the low voltage side planar coil 64 are formed integrally with the low voltage side lead frame 66 until the frame portion 72 is cut and removed. The low voltage side element 52 is bonded to the upper side of the low voltage side planar coil 64 of the low voltage side lead frame 66. Therefore, the low-voltage side element 52 is not supported by a normal die pad, but is supported by the low-voltage side planar coil 64. Thereafter, the low voltage side connection terminal 58 of the low voltage side element 52 and the low voltage side terminal 54 of the low voltage side lead frame 66 are wire-connected.

このような高圧側素子５１が接着され、ワイヤ接続が行われた高圧側リードフレーム６５と、低圧側素子５２が接着され、ワイヤ接続が行われた低圧側リードフレーム６６とを、それぞれのフレーム部７１、７２の主面の高さＬ３、Ｌ４が互いに等しくなるとともに、平面視において、高圧側平面コイル６３と低圧側平面コイル６４とが互いに重なるように、組合せる。組合せた状態で、図１１において点線で示す矩形領域Ｒ３において、パッケージ８１内に樹脂封止される。その後、図１１において一点鎖線で示す矩形領域Ｒ４の外周に沿ってフレーム部７１、７２を切断して除去し、半導体装置を得る。   Such a high voltage side lead frame 65 to which the high voltage side element 51 is bonded and wire connection is made, and a low voltage side lead frame 66 to which the low voltage side element 52 is bonded and wire connection is made are connected to each frame portion. The main surfaces 71 and 72 are combined such that the heights L3 and L4 of the main surfaces are equal to each other and the high voltage side planar coil 63 and the low voltage side planar coil 64 overlap each other in plan view. In the combined state, the resin is sealed in the package 81 in a rectangular region R3 indicated by a dotted line in FIG. Thereafter, the frame portions 71 and 72 are cut and removed along the outer periphery of the rectangular region R4 indicated by the alternate long and short dash line in FIG. 11 to obtain a semiconductor device.

本実施の形態においても、第１の実施の形態と同様に、それぞれ平面コイルが一体に形成された２体のリードフレームを組合せて平面トランスを形成することができる。平面トランスは、半導体素子の上下に設けることができるため、半導体装置を小型化することができる。一方、工程数が多くコスト増大の要因となるオンチップマイクロトランスを用いる必要がない。その代わりに、既存の樹脂封止プロセスを利用して平面トランスを所定の間隔で離間し絶縁した状態に保持することができる。従って、半導体装置にトランスを内蔵することによって半導体装置を小型化することができるとともに、オンチップマイクロトランスを用いる場合に比べて低コスト化を実現することができる。   Also in the present embodiment, as in the first embodiment, a planar transformer can be formed by combining two lead frames each integrally formed with a planar coil. Since the planar transformer can be provided above and below the semiconductor element, the semiconductor device can be reduced in size. On the other hand, it is not necessary to use an on-chip microtransformer that has a large number of processes and causes cost increase. Instead, an existing resin sealing process can be used to keep the planar transformer spaced apart at a predetermined interval and insulated. Therefore, by incorporating a transformer in the semiconductor device, the semiconductor device can be reduced in size, and the cost can be reduced as compared with the case of using an on-chip microtransformer.

以上、本発明の好ましい実施の形態について記述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。   The preferred embodiments of the present invention have been described above, but the present invention is not limited to such specific embodiments, and various modifications can be made within the scope of the gist of the present invention described in the claims. Can be modified or changed.

本発明の第１の実施の形態に係る半導体装置の構造を模式的に示す平面図である。1 is a plan view schematically showing the structure of a semiconductor device according to a first embodiment of the present invention. 図１のＡ−Ａ線に沿う断面図である。It is sectional drawing which follows the AA line of FIG. 本発明の第１の実施の形態に係る半導体装置を説明するための図であり、高圧回路側のリードフレームに高圧回路側の半導体素子が接着されている状態を示す平面図である。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a diagram for explaining a semiconductor device according to a first embodiment of the present invention, and is a plan view showing a state where a semiconductor element on a high voltage circuit side is bonded to a lead frame on a high voltage circuit side. 本発明の第１の実施の形態に係る半導体装置を説明するための図であり、低圧回路側のリードフレームに低圧回路側の半導体素子が接着されている状態を示す平面図である。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a diagram for explaining a semiconductor device according to a first embodiment of the present invention, and is a plan view showing a state in which a semiconductor element on a low voltage circuit side is bonded to a lead frame on a low voltage circuit side. 本発明の第１の実施の形態に係る半導体装置を説明するための図であり、高圧回路側の半導体素子が接着された高圧回路側のリードフレームと低圧回路側の半導体素子が接着された低圧回路側のリードフレームとが組合わされた状態を示す平面図である。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a diagram for explaining a semiconductor device according to a first embodiment of the present invention, in which a high voltage circuit side lead frame to which a high voltage circuit side semiconductor element is bonded and a low voltage to which a low voltage circuit side semiconductor element is bonded; It is a top view which shows the state with which the lead frame by the side of a circuit was combined. 本発明の第２の実施の形態に係る半導体装置の構造を模式的に示す平面図である。It is a top view which shows typically the structure of the semiconductor device which concerns on the 2nd Embodiment of this invention. 図６のＡ−Ａ線に沿う断面図である。It is sectional drawing which follows the AA line of FIG. 図６のＢ−Ｂ線に沿う断面図である。It is sectional drawing which follows the BB line of FIG. 本発明の第２の実施の形態に係る半導体装置を説明するための図であり、高圧回路側のリードフレームに高圧回路側の半導体素子が接着されている状態を示す平面図である。It is a figure for demonstrating the semiconductor device which concerns on the 2nd Embodiment of this invention, and is a top view which shows the state by which the semiconductor element by the side of a high voltage circuit is adhere | attached on the lead frame by the side of a high voltage circuit. 本発明の第２の実施の形態に係る半導体装置を説明するための図であり、低圧回路側のリードフレームに低圧回路側の半導体素子が接着されている状態を示す平面図である。It is a figure for demonstrating the semiconductor device which concerns on the 2nd Embodiment of this invention, and is a top view which shows the state by which the semiconductor element by the side of a low voltage circuit is adhere | attached on the lead frame by the side of a low voltage circuit. 本発明の第２の実施の形態に係る半導体装置を説明するための図であり、高圧回路側の半導体素子が接着された高圧回路側のリードフレームと低圧回路側の半導体素子が接着された低圧回路側のリードフレームとが組合わされた状態を示す平面図である。FIG. 5 is a diagram for explaining a semiconductor device according to a second embodiment of the present invention, in which a high voltage circuit side lead frame to which a high voltage circuit side semiconductor element is bonded and a low voltage to which a low voltage circuit side semiconductor element is bonded; It is a top view which shows the state with which the lead frame by the side of a circuit was combined.

符号の説明Explanation of symbols

１０、５０ 半導体装置
１１、５１ 高圧側素子（高圧回路側の半導体素子）
１２、５２ 低圧側素子（低圧回路側の半導体素子）
１３、５３ 高圧側端子（高圧回路側のリード部）
１４、５４ 低圧側端子（低圧回路側のリード部）
１５、５５ 下面
１６、５６ 上面
１７、５７ 高圧側接続端子（接続端子）
１８、５８ 低圧側接続端子（接続端子）
２１、２２、６１、６２ 金線（Ａｕワイヤ）
２３、６３ 高圧側平面コイル（高圧回路側の平面コイル）
２４、６４ 低圧側平面コイル（低圧回路側の平面コイル）
２５、６５ 高圧側リードフレーム（高圧回路側のリードフレーム）
２６、６６ 低圧側リードフレーム（低圧回路側のリードフレーム）
２７、２８、６７、６８ ダイアタッチ材
３１、３２、７１、７２ フレーム部
３５、３６ ダイパッド
４０、８０ 平面トランス
４１、８１ パッケージ
６９、７０ 吊りピン
７３、７４ ピン 10, 50 Semiconductor device 11, 51 High voltage side element (high voltage circuit side semiconductor element)
12, 52 Low-voltage side element (semiconductor element on the low-voltage circuit side)
13, 53 High voltage side terminal (Lead part on the high voltage circuit side)
14, 54 Low voltage side terminal (Lead part on the low voltage circuit side)
15, 55 Lower surface 16, 56 Upper surface 17, 57 High-voltage side connection terminal (connection terminal)
18, 58 Low voltage side connection terminal (connection terminal)
21, 22, 61, 62 Gold wire (Au wire)
23, 63 High voltage side planar coil (High voltage circuit side planar coil)
24, 64 Low voltage side coil (Low voltage circuit side coil)
25, 65 High voltage side lead frame (lead frame on high voltage circuit side)
26, 66 Low voltage side lead frame (Lead frame on the low voltage circuit side)
27, 28, 67, 68 Die attach material 31, 32, 71, 72 Frame part 35, 36 Die pad 40, 80 Planar transformer 41, 81 Package 69, 70 Hanging pin 73, 74 pin

Claims (1)

高圧回路側の半導体素子と、
低圧回路側の半導体素子と、
前記高圧回路側の半導体素子を支持する高圧回路側のリードフレームの主面と所定の間隔を有し、該主面と平行な第１の面上に、前記高圧回路側のリードフレームと一体的に形成された高圧回路側の平面コイルと、
前記第１の面と異なり、前記低圧回路側の半導体素子を支持する低圧回路側のリードフレームの主面と所定の間隔を有し、該主面と平行な第２の面上に、前記低圧回路側のリードフレームと一体的に形成された低圧回路側の平面コイルと
を有し、
前記高圧回路側の平面コイルと前記低圧回路側の平面コイルとは、平面視で互いに重なるように配置されることを特徴とする半導体装置。 A semiconductor element on the high-voltage circuit side;
A semiconductor element on the low voltage circuit side;
The lead frame on the high-voltage circuit side that supports the semiconductor element on the high-voltage circuit side has a predetermined distance from the main surface of the lead frame on the high-voltage circuit side, and is integrated with the lead frame on the high-voltage circuit side on a first surface parallel to the main surface. A planar coil on the high-voltage circuit side formed in
Unlike the first surface, the low-voltage circuit side lead frame supporting the semiconductor element on the low-voltage circuit side has a predetermined distance from the main surface of the lead frame, and the low-voltage circuit is formed on a second surface parallel to the main surface. A low voltage circuit side planar coil integrally formed with the circuit side lead frame,
The high voltage circuit side planar coil and the low voltage circuit side planar coil are arranged so as to overlap each other in plan view.
JP2008298733A 2008-11-21 2008-11-21 Semiconductor device Pending JP2010123898A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008298733A JP2010123898A (en) 2008-11-21 2008-11-21 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008298733A JP2010123898A (en) 2008-11-21 2008-11-21 Semiconductor device

Publications (1)

Publication Number Publication Date
JP2010123898A true JP2010123898A (en) 2010-06-03

Family

ID=42324949

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008298733A Pending JP2010123898A (en) 2008-11-21 2008-11-21 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2010123898A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI644603B (en) * 2017-10-25 2018-12-11 光寶新加坡有限公司 Folding magnetic coupling package structure, leadframe component thereof and method for manufacturing the same
CN109712793A (en) * 2017-10-25 2019-05-03 光宝新加坡有限公司 Convertible magnetic coupling encapsulating structure and its leadframe assemblies and manufacturing method
CN110010509A (en) * 2018-01-05 2019-07-12 光宝新加坡有限公司 Double lead frame magnetic coupling encapsulating structure and its manufacturing method
JP2021073687A (en) * 2013-11-13 2021-05-13 ローム株式会社 Semiconductor device
JPWO2020003483A1 (en) * 2018-06-29 2021-08-12 新電元工業株式会社 Electronic device
US11657953B2 (en) 2013-11-13 2023-05-23 Rohm Co., Ltd. Semiconductor device and semiconductor module
JP7500573B2 (en) 2018-12-31 2024-06-17 テキサス インスツルメンツ インコーポレイテッド PACKAGED ELECTRONIC DEVICE HAVING SUSPENDED MAGNETIC SUBASSEMBLY - Patent application

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021073687A (en) * 2013-11-13 2021-05-13 ローム株式会社 Semiconductor device
US11657953B2 (en) 2013-11-13 2023-05-23 Rohm Co., Ltd. Semiconductor device and semiconductor module
TWI644603B (en) * 2017-10-25 2018-12-11 光寶新加坡有限公司 Folding magnetic coupling package structure, leadframe component thereof and method for manufacturing the same
CN109712793A (en) * 2017-10-25 2019-05-03 光宝新加坡有限公司 Convertible magnetic coupling encapsulating structure and its leadframe assemblies and manufacturing method
CN109712793B (en) * 2017-10-25 2020-10-30 光宝科技新加坡私人有限公司 Turnover type magnetic coupling packaging structure and lead frame assembly and manufacturing method thereof
CN110010509A (en) * 2018-01-05 2019-07-12 光宝新加坡有限公司 Double lead frame magnetic coupling encapsulating structure and its manufacturing method
CN110010509B (en) * 2018-01-05 2023-10-20 光宝新加坡有限公司 Double-lead-frame magnetic coupling packaging structure and manufacturing method thereof
JPWO2020003483A1 (en) * 2018-06-29 2021-08-12 新電元工業株式会社 Electronic device
JP7149330B2 (en) 2018-06-29 2022-10-06 新電元工業株式会社 electronic device
US11967451B2 (en) 2018-06-29 2024-04-23 Shindengen Electric Manufacturing Co., Ltd. Electronic device
JP7500573B2 (en) 2018-12-31 2024-06-17 テキサス インスツルメンツ インコーポレイテッド PACKAGED ELECTRONIC DEVICE HAVING SUSPENDED MAGNETIC SUBASSEMBLY - Patent application

Similar Documents

Publication Publication Date Title
JP4674113B2 (en) Semiconductor device and manufacturing method thereof
JP2010123898A (en) Semiconductor device
US8294256B2 (en) Chip package structure and method of making the same
TWI356482B (en) Semiconductor package and manufacturing method the
JP5183186B2 (en) Semiconductor device
US20090243061A1 (en) Complex Semiconductor Packages and Methods of Fabricating the Same
JP6271221B2 (en) Semiconductor device
CN103824853B (en) Integrated circuit module applied to switch type regulator
US20180366395A1 (en) Package structure for power converter and manufacture method thereof
JP2019195110A (en) Single lead-frame stacked die galvanic isolator
JP2005203775A (en) Multichip package
JP2008103685A (en) Semiconductor device and method of manufacturing same
JP4071782B2 (en) Semiconductor device
JP2017112327A (en) Semiconductor device
US20110210432A1 (en) Semiconductor device and method of manufacturing the same
JP4471600B2 (en) Circuit equipment
JP5088059B2 (en) Isolator and method of manufacturing isolator
JP2007081146A (en) Semiconductor device with inductor
JP5275019B2 (en) Semiconductor device
US7446400B2 (en) Chip package structure and fabricating method thereof
JP6503264B2 (en) Semiconductor device
JP2008085032A (en) Semiconductor device
JP2004140169A (en) Packaged semiconductor device
WO2022210551A1 (en) Isolator, insulating module, and gate driver
WO2022210542A1 (en) Insulation transformer, insulation module, and gate driver