JP2010118765A - Transmission method, transmitter, receiver, and transmission and reception system - Google Patents

Transmission method, transmitter, receiver, and transmission and reception system Download PDF

Info

Publication number
JP2010118765A
JP2010118765A JP2008288989A JP2008288989A JP2010118765A JP 2010118765 A JP2010118765 A JP 2010118765A JP 2008288989 A JP2008288989 A JP 2008288989A JP 2008288989 A JP2008288989 A JP 2008288989A JP 2010118765 A JP2010118765 A JP 2010118765A
Authority
JP
Japan
Prior art keywords
clock signal
signal
modulation
modulated
original
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008288989A
Other languages
Japanese (ja)
Other versions
JP5317634B2 (en
Inventor
Koji Akita
耕司 秋田
Toshiyuki Nakanishi
俊之 中西
Takahiro Kobayashi
崇裕 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008288989A priority Critical patent/JP5317634B2/en
Publication of JP2010118765A publication Critical patent/JP2010118765A/en
Application granted granted Critical
Publication of JP5317634B2 publication Critical patent/JP5317634B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To reduce degradation in the signal/noise ratio (SNR) of a clock signal to be modulated, when the clock signal is modulated with a data signal for transmission. <P>SOLUTION: When the pass-band width of a band-limiting element in a receiver 20, through which a clock signal to be modulated passes is set to W, so that a modulator 13 in a transmitter 10 modulates the original clock signal to change with a data signal at an interval of 1/W or larger, and the clock signal to be modulated is generated. <P>COPYRIGHT: (C)2010,JPO&amp;INPIT

Description

この発明は、クロック信号に対しデータ信号で変調を施して送信を行う送信方法と送信機、送信された信号を受信する受信機及び送受信システムに関し、特に被変調クロック信号の精度を向上させる技術に関する。   The present invention relates to a transmission method and transmitter that modulates a clock signal with a data signal and transmits the signal, a receiver that receives the transmitted signal, and a transmission / reception system, and more particularly to a technique for improving the accuracy of a modulated clock signal. .

クロック信号に対しデータ信号で変調を施すことにより、クロック信号にデータ信号を多重して送信する方法が知られている。ここで変調とは、データ信号により原クロック信号を変化させることによってデータ信号を多重することである。例えば、最も簡単な変調の一つであるオンオフシフトキーイング(On-Off-Keying(OOK))では、クロック信号をそのままにした場合をオン、クロック信号の信号振幅をある一定以下もしくは0にした状態をオフと規定し、これにより1ビット分のデータ信号を送信する。特許文献1には、原クロック信号にデータ信号でOOK変調を施して送信信号を生成する方法と、これを精度よく受信する方法が示されている。   A method is known in which a clock signal is modulated with a data signal to multiplex and transmit the data signal to the clock signal. Here, modulation is to multiplex the data signal by changing the original clock signal by the data signal. For example, on-off-keying (OOK), which is one of the simplest modulations, is on when the clock signal is left as it is, and the signal amplitude of the clock signal is below a certain value or 0. Is defined as OFF, thereby transmitting a 1-bit data signal. Patent Document 1 discloses a method for generating a transmission signal by subjecting an original clock signal to OOK modulation with a data signal, and a method for receiving this with high accuracy.

より複雑な変調では、クロック信号をいくつかのパターンで変化させ、それぞれの信号毎に情報を割り当てることによって、複数ビットのデータ信号を同時に送信することを可能とする。例えば、被変調クロック信号の振幅を原クロック信号の振幅の1倍、3/4倍、2/4倍、1/4倍にそれぞれ変化させることで4値の情報、すなわち2ビット分のデータ信号を送信することができる。
特開2006−261826号公報
In more complicated modulation, a clock signal is changed in several patterns, and information is assigned to each signal, whereby a data signal having a plurality of bits can be transmitted simultaneously. For example, by changing the amplitude of the modulated clock signal to 1 times, 3/4 times, 2/4 times, and 1/4 times the amplitude of the original clock signal, four-value information, that is, a data signal for 2 bits. Can be sent.
JP 2006-261826 A

しかしながら、原クロック信号をデータ信号で変調すると被変調クロック信号の精度が劣化するという問題がある。すなわち、被変調クロック信号は原クロック信号に対して変化する。この変化は、クロック信号に歪を生じさせたものと解釈することができる。信号を変化させる量が多いほど歪が多く、その結果として被変調クロック信号の信号対雑音比(SNR)が低下してしまう。このようにクロック信号に変調を施すことでデータ信号を多重して送信する方法においては、データ信号をクロック信号と同時に送信できる代わりに、被変調クロック信号のSNRが劣化してしまうという問題があった。     However, when the original clock signal is modulated with the data signal, there is a problem that the accuracy of the modulated clock signal deteriorates. That is, the modulated clock signal changes with respect to the original clock signal. This change can be interpreted as a distortion of the clock signal. The greater the amount of signal change, the more distortion, resulting in a lower signal-to-noise ratio (SNR) of the modulated clock signal. As described above, the method of multiplexing and transmitting the data signal by modulating the clock signal has a problem that the SNR of the modulated clock signal deteriorates instead of transmitting the data signal simultaneously with the clock signal. It was.

この発明は、クロック信号にデータ信号で変調を施して送信を行う場合に被変調クロック信号のSNRの劣化を小さくすることを可能とする送信方法、送信機、受信機及び送受信システムを提供することを目的とする。   The present invention provides a transmission method, a transmitter, a receiver, and a transmission / reception system capable of reducing the SNR degradation of a modulated clock signal when the clock signal is modulated with a data signal for transmission. With the goal.

本発明の一観点によると、被変調クロック信号が通過する帯域制限要素の通過帯域幅をWとしたとき、1/W以上の間隔で原クロック信号をデータ信号により変化させるように変調を行って前記被変調クロック信号を生成するステップと、前記被変調クロック信号を送信するステップと、を具備することを特徴とする送信方法を提供する。   According to one aspect of the present invention, when the pass bandwidth of the band limiting element through which the modulated clock signal passes is W, modulation is performed so that the original clock signal is changed by the data signal at intervals of 1 / W or more. There is provided a transmission method comprising the steps of generating the modulated clock signal and transmitting the modulated clock signal.

本発明の他の観点によると、原クロック信号を生成するクロック信号生成部と、データ信号を生成するデータ信号生成部と、被変調クロック信号が通過する帯域制限要素の通過帯域幅をWとしたとき、1/W以上の間隔で原クロック信号をデータ信号により変化させるように変調を行って前記被変調クロック信号を生成する変調器と、前記被変調クロック信号を送信する送信部と、を具備することを特徴とする送信機を提供する。   According to another aspect of the present invention, W is a pass bandwidth of a clock signal generator that generates an original clock signal, a data signal generator that generates a data signal, and a band limiting element through which the modulated clock signal passes. A modulator that generates the modulated clock signal by modulating the original clock signal according to a data signal at an interval of 1 / W or more, and a transmitter that transmits the modulated clock signal. A transmitter is provided.

本発明の別の観点によると、被変調クロック信号が通過する帯域制限要素の通過帯域幅をWとしたとき、1/W以上の間隔で原クロック信号をデータ信号により変化させるように変調を行って生成される前記被変調クロック信号を受信して受信信号を得る受信部と、前記受信信号から前記原クロック信号の成分を再生して再生クロック信号を得るクロック再生部と、前記再生クロック信号を用いて前記受信信号をサンプリングして前記データ信号を抽出するサンプラと、を具備することを特徴とする受信機を提供する。   According to another aspect of the present invention, modulation is performed so that the original clock signal is changed by the data signal at intervals of 1 / W or more, where W is the pass bandwidth of the band limiting element through which the modulated clock signal passes. A receiving unit that receives the modulated clock signal generated in response to receiving the modulated clock signal, a clock recovery unit that recovers a component of the original clock signal from the received signal to obtain a recovered clock signal, and the recovered clock signal And a sampler for sampling the received signal and extracting the data signal.

本発明の更に別の観点によると、物理量信号を検出する検出装置に設けられた前述の送信機と、検出された前記物理量信号を解析する解析装置に設けられた前述の受信機と、を具備することを特徴とする送受信システムを提供する。   According to still another aspect of the present invention, the above-described transmitter provided in a detection device that detects a physical quantity signal and the above-described receiver provided in an analysis device that analyzes the detected physical quantity signal are provided. A transmission / reception system is provided.

ここで、前記検出装置は、例えば前記物理量信号として磁気共鳴信号を検出するように構成されたプローブユニットを含み、前記解析装置は、前記磁気共鳴信号を解析して画像再構成処理を行い磁気共鳴映像信号を得る映像化ユニットを含む。   Here, the detection device includes, for example, a probe unit configured to detect a magnetic resonance signal as the physical quantity signal, and the analysis device analyzes the magnetic resonance signal and performs image reconstruction processing to perform magnetic resonance. An imaging unit for obtaining a video signal is included.

本発明によると、被変調クロック信号が通過する帯域制限要素の通過帯域幅Wに対して1/W以上の間隔で原クロック信号をデータ信号により変化させるように変調を行うことによって、データ信号の多重による被変調クロック信号のSNRの劣化を避けることができる。これにより受信側で精度の良い再生クロック信号を生成でき、あるいはまたマッチドタイミングによるタイミング検出を精度良く行うことができる。   According to the present invention, by modulating the data signal so that the original clock signal is changed by the data signal at an interval of 1 / W or more with respect to the pass bandwidth W of the band limiting element through which the modulated clock signal passes, Degradation of the SNR of the modulated clock signal due to multiplexing can be avoided. As a result, it is possible to generate a highly accurate recovered clock signal on the receiving side, or to perform timing detection with a matched timing with high accuracy.

以下、図面を参照しながら本発明の実施の形態について詳細に説明する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

(第1の実施形態)
<送受信システムについて>
図1は、本発明の第1の実施形態に係る送受信システム、すなわち送信機10と受信機20を示している。送信機10は、クロック信号生成部11、データ信号生成部12及び変調器13を有する。
(First embodiment)
<Transmission / reception system>
FIG. 1 shows a transmission / reception system, that is, a transmitter 10 and a receiver 20 according to a first embodiment of the present invention. The transmitter 10 includes a clock signal generation unit 11, a data signal generation unit 12, and a modulator 13.

クロック信号生成部11によって生成されるクロック信号(原クロック信号)と、データ信号生成部12によって生成されるデータ信号は、変調器13に入力される。データ信号は、一般には複数ビットの系列(データ信号系列という)である。変調器13では、原クロック信号に対してデータ信号によって変調が施され、被変調クロック信号31が生成される。すなわち、被変調クロック信号においてはデータ信号が多重される。ここで、被変調クロック信号31が受信機20において通過する帯域制限要素の通過帯域幅をWとしたとき、変調器13は1/W以上の間隔で原クロック信号をデータ信号により変化させるような変調を行って、被変調クロック信号31を生成する。   The clock signal (original clock signal) generated by the clock signal generation unit 11 and the data signal generated by the data signal generation unit 12 are input to the modulator 13. The data signal is generally a multi-bit sequence (referred to as a data signal sequence). In the modulator 13, the original clock signal is modulated by the data signal, and a modulated clock signal 31 is generated. That is, the data signal is multiplexed in the modulated clock signal. Here, when the pass bandwidth of the band limiting element through which the modulated clock signal 31 passes in the receiver 20 is W, the modulator 13 changes the original clock signal by the data signal at intervals of 1 / W or more. Modulation is performed to generate a modulated clock signal 31.

こうして変調器13から出力される被変調クロック信号31は、送信機10から有線伝送路または無線伝送路により送信され、受信機20によって受信される。有線伝送路を用いる場合、送信機10と受信機20は同一のシステム(例えば、同一のコンピュータ装置)内に配置されていてもよい。すなわち、送信機10に対して受信機20は必ずしも遠隔地にある必要はない。   The modulated clock signal 31 output from the modulator 13 in this way is transmitted from the transmitter 10 via a wired transmission path or a wireless transmission path and is received by the receiver 20. When using a wired transmission path, the transmitter 10 and the receiver 20 may be arranged in the same system (for example, the same computer device). That is, the receiver 20 does not necessarily have to be remote from the transmitter 10.

受信機20は、サンプラ21及びフェーズロックドループ(PLL)22を有する。送信機10から送信されてきた被変調クロック信号31は、サンプラ21とPLL22に入力される。PLL22では、クロック信号32の再生が行われる。再生クロック信号32は、サンプラ21においてデータ信号を抽出するためにサンプラ21に与えられる。PLL22は、原クロック信号の周波数を中心として通過帯域幅Wの周波数特性を持つものとする。より具体的には、PLL22は通過帯域幅Wのフィルタを有する。   The receiver 20 includes a sampler 21 and a phase locked loop (PLL) 22. The modulated clock signal 31 transmitted from the transmitter 10 is input to the sampler 21 and the PLL 22. In the PLL 22, the clock signal 32 is reproduced. The recovered clock signal 32 is supplied to the sampler 21 in order to extract a data signal in the sampler 21. The PLL 22 is assumed to have a frequency characteristic of the pass bandwidth W around the frequency of the original clock signal. More specifically, the PLL 22 has a filter having a pass bandwidth W.

無線伝送を用いる場合、送信機10と受信機20は上述したように同一のシステム(例えば、同一のコンピュータ装置)内に配置されていてもよいが、クロックの同期をとる必要がある2つの装置のそれぞれに設置されてもよい。   When wireless transmission is used, the transmitter 10 and the receiver 20 may be arranged in the same system (for example, the same computer apparatus) as described above, but two apparatuses that need to synchronize clocks. It may be installed in each of the above.

例えば、図2に示すように物理量信号を検出する検出装置40と、検出装置40によって検出された物理量信号を解析する解析装置50との間でクロックの同期をとりたい場合に、どちらか一方に送信機10を設置し、他方に受信機20を設置してもよい。一般には、受信機20と比較して送信機10の方が装置規模が大きくなる傾向があるため、規模が小さいことが望ましい装置側に受信機20を設置することが望ましい。例えば検出装置40と解析装置50を比較すると、一般に検出装置40の方が装置規模が小さいことが望ましいため、図2に示すように検出装置40側に受信機20を設置することが望ましいといえる。   For example, as shown in FIG. 2, when it is desired to synchronize the clock between the detection device 40 that detects a physical quantity signal and the analysis device 50 that analyzes the physical quantity signal detected by the detection device 40, either The transmitter 10 may be installed, and the receiver 20 may be installed on the other side. In general, the transmitter 10 tends to have a larger device scale than the receiver 20, and therefore it is desirable to install the receiver 20 on the device side where a smaller scale is desirable. For example, when comparing the detection device 40 and the analysis device 50, it is generally desirable that the detection device 40 has a smaller device scale, so that it is desirable to install the receiver 20 on the detection device 40 side as shown in FIG. .

検出装置40と解析装置50の具体的な例としては、図2中に示されるように磁気共鳴映像装置(MRI装置)における磁気共鳴信号(エコー信号)検出用コイル(プローブユニット)と、エコー信号を解析して画像再構成を含むデータ処理を行い、磁気共鳴映像を得る映像化ユニットが挙げられる。この際、例えば図1中のクロック信号生成部11によって生成されるクロック信号は、解析装置50において発生するクロック信号に置き換えられてもよい。また、図1中のデータ信号生成部12は、解析装置40において生成される情報をもとにデータ信号を生成してもよい。   Specific examples of the detection device 40 and the analysis device 50 include a magnetic resonance signal (echo signal) detection coil (probe unit) and an echo signal in a magnetic resonance imaging apparatus (MRI apparatus) as shown in FIG. An imaging unit that obtains a magnetic resonance image by analyzing data and performing data processing including image reconstruction. At this time, for example, the clock signal generated by the clock signal generation unit 11 in FIG. 1 may be replaced with a clock signal generated in the analysis device 50. Further, the data signal generation unit 12 in FIG. 1 may generate a data signal based on information generated in the analysis device 40.

一方、受信機20は図1中のサンプラ21から出力されるデータ信号33とあわせて、PLL22から出力されるクロック信号32を検出装置40に供給してもよい。この場合、解析装置50から検出装置40へクロック信号32に多重して送信されるデータ信号33の例としては、信号検出を開始するタイミングを示す情報や、信号検出を行う際のゲイン調整や周波数調整といった検出パラメタを示す情報などが挙げられる。   On the other hand, the receiver 20 may supply the clock signal 32 output from the PLL 22 to the detection device 40 together with the data signal 33 output from the sampler 21 in FIG. In this case, as an example of the data signal 33 multiplexed and transmitted to the clock signal 32 from the analysis device 50 to the detection device 40, information indicating timing for starting signal detection, gain adjustment and frequency at the time of signal detection are performed. For example, information indicating detection parameters such as adjustment may be used.

<PLLについて>
図3は、PLL22の典型的な例を示しており、位相比較器221、ループフィルタ222、電圧制御発振器(VCO)223及びN分周器224を有する。被変調クロック信号31は、位相比較器221の第1入力端子に基準信号として入力される。位相比較器221の第2入力端子には、VCO223により発生されたクロック信号(再生クロック信号)32がN分周器224を介して入力されている。従って、位相比較器221からは第1入力端子に入力される基準信号と第2入力端子に入力されるクロック信号との位相差に対応した位相差検出信号が出力される。この位相差検出信号は、例えば低域通過フィルタを用いたループフィルタ222によりフィルタリングされる。これによりループフィルタ222においてVCO223の発振周波数を制御するための制御電圧が生成され、VCO223の制御入力端子に与えられる。
<About PLL>
FIG. 3 shows a typical example of the PLL 22, which includes a phase comparator 221, a loop filter 222, a voltage controlled oscillator (VCO) 223, and an N divider 224. The modulated clock signal 31 is input to the first input terminal of the phase comparator 221 as a reference signal. A clock signal (reproduced clock signal) 32 generated by the VCO 223 is input to the second input terminal of the phase comparator 221 via the N frequency divider 224. Therefore, the phase comparator 221 outputs a phase difference detection signal corresponding to the phase difference between the reference signal input to the first input terminal and the clock signal input to the second input terminal. This phase difference detection signal is filtered by a loop filter 222 using, for example, a low-pass filter. As a result, a control voltage for controlling the oscillation frequency of the VCO 223 is generated in the loop filter 222 and applied to the control input terminal of the VCO 223.

この結果、VCO223からは基準信号である被変調クロック信号31に同期した再生クロック信号32が出力される。ここで、再生クロック信号32は、変調器13での変調によって生じた歪が削減されてSNRが向上している。すなわち、再生クロック信号32は、精度のよいクロック信号となる。サンプラ21では、このようにして得られる再生クロック信号32を用いて被変調クロック信号31をサンプリングすることにより、データ信号33を確実に抽出することができる。   As a result, the VCO 223 outputs a recovered clock signal 32 that is synchronized with the modulated clock signal 31 that is a reference signal. Here, the recovered clock signal 32 is improved in SNR by reducing distortion caused by modulation by the modulator 13. That is, the reproduction clock signal 32 is a highly accurate clock signal. The sampler 21 can reliably extract the data signal 33 by sampling the modulated clock signal 31 using the recovered clock signal 32 thus obtained.

<原クロック信号について>
次に、本実施形態で用いるクロック信号(原クロック信号)について説明する。クロック信号とは、例えば図4、図5に示されるように波形の立ち上りと立下りを周期的に繰り返す信号を表す。
<About the original clock signal>
Next, a clock signal (original clock signal) used in the present embodiment will be described. The clock signal represents a signal that periodically repeats rising and falling of a waveform as shown in FIGS. 4 and 5, for example.

図4に示すクロック信号は、基準レベル(例えばゼロレベル)と一方の極性の値、例えばプラスの値をとる、いわゆる不平衡信号である。この場合、例えば最小のレベル(基準レベル)から次に最小のレベルとなるまでの図4に示す区間101をクロック信号の1周期とする。図4のクロック信号のプラスの値から次にプラスの値をとるまでの区間を1周期としてもよい。   The clock signal shown in FIG. 4 is a so-called unbalanced signal having a reference level (for example, zero level) and a value of one polarity, for example, a positive value. In this case, for example, the section 101 shown in FIG. 4 from the minimum level (reference level) to the next minimum level is defined as one cycle of the clock signal. The period from the positive value of the clock signal in FIG. 4 to the next positive value may be one cycle.

図5に示すクロック信号は、基準レベル(例えばゼロレベル)を中心にプラスの値とマイナスの値をとる、いわゆる平衡信号である。この場合は、例えば波形の立ち上がりから次の立ち上がりまでの図5に示す区間102をクロック信号の1周期とする。また、波形の立下りから次の立下りまでの区間をクロック信号の1周期としてもよい。いずれの場合も、1周期の時間長は同じでかつ一定である。   The clock signal shown in FIG. 5 is a so-called balanced signal that takes a positive value and a negative value around a reference level (for example, zero level). In this case, for example, the section 102 shown in FIG. 5 from the rising edge of the waveform to the next rising edge is defined as one cycle of the clock signal. Further, the period from the falling edge of the waveform to the next falling edge may be one cycle of the clock signal. In either case, the time length of one cycle is the same and constant.

このようにして定義されるクロック信号の1周期の時間長の逆数を、クロック信号の周波数と呼ぶ。例えば、クロック信号の周期が1msecの場合、周波数は1kHzとなる。   The reciprocal of the time length of one cycle of the clock signal defined in this way is called the frequency of the clock signal. For example, when the cycle of the clock signal is 1 msec, the frequency is 1 kHz.

<クロック信号に対する変調について>
次に、図6〜図9を用いてデータ信号による原クロック信号に対する変調の具体例について説明する。
<Modulation to clock signal>
Next, a specific example of modulation of the original clock signal by the data signal will be described with reference to FIGS.

データ信号による原クロック信号に対する変調は、一般に原クロック信号の1周期単位、あるいは1周期の整数倍単位で行われる。例えば、1周期のN倍単位で変調を行って生成される被変調クロック信号は、原クロック信号の1周期単位で送ることができるビット数単位でN回同じデータ信号が繰り返されているデータ信号系列によって原クロック信号に対して1周期単位で変調を施したに生成される被変調クロック信号と同じである。すなわち、原クロック信号に対し1周期単位で変調を行う方法によっても、1周期のN倍単位で変調を行うことと等価な処理が可能である。   The modulation of the original clock signal by the data signal is generally performed in units of one cycle of the original clock signal or in units of integer multiples of one cycle. For example, a modulated clock signal generated by performing modulation in units of N times one cycle is a data signal in which the same data signal is repeated N times in units of the number of bits that can be transmitted in units of one cycle of the original clock signal. This is the same as the modulated clock signal generated by modulating the original clock signal in units of one period by the series. That is, even by a method of modulating the original clock signal in units of one cycle, processing equivalent to performing modulation in units of N times one cycle is possible.

以後の説明では、特に断りが無い限り原クロック信号の1周期単位での変調を例にあげて説明するが、1周期のN倍単位で変調を行う場合においても、等価的に本発明を適用可能であることは明らかである。   In the following description, unless otherwise specified, modulation of the original clock signal in units of one cycle will be described as an example. However, the present invention is equally applied to the case where modulation is performed in units of N times of one cycle. Obviously it is possible.

(OOK変調の場合)
図6及び図7を用いて、変調方法としてOOKを用いて原クロック信号に変調を施してデータ信号を送信する方法について説明する。図6は、図4に示す不平衡信号である原クロック信号を用いた場合の例、図7は図5に示す平衡信号である原クロック信号を用いた場合の例である。
(In the case of OOK modulation)
A method for transmitting a data signal by modulating an original clock signal using OOK as a modulation method will be described with reference to FIGS. FIG. 6 shows an example in which the original clock signal which is an unbalanced signal shown in FIG. 4 is used, and FIG. 7 shows an example in which the original clock signal which is a balanced signal shown in FIG. 5 is used.

図6において、データ信号系列は区間220において送信されている。区間220のうち、区間201〜205では原クロック信号の信号振幅が減じられ、その他の区間では原クロック信号の元の信号振幅が維持されている。OOKのオンを1、オフを0とすると、区間220において送信されているデータ信号系列は、{1,0,1,0,1,1,0,0,1,0,1}であることが分かる。   In FIG. 6, the data signal sequence is transmitted in the section 220. In the section 220, the signal amplitude of the original clock signal is reduced in the sections 201 to 205, and the original signal amplitude of the original clock signal is maintained in the other sections. When OOK ON is 1 and OFF is 0, the data signal sequence transmitted in the interval 220 is {1, 0, 1, 0, 1, 1, 0, 0, 1, 0, 1}. I understand.

同様に、図7においては、データ信号系列は区間320において送信されている。区間320のうち、区間301〜305では原クロック信号の信号振幅が減じられ、その他の区間では原クロック信号の元の信号振幅が維持されている。OOKのオンを1、オフを0とすると、区間320において送信されているデータ信号系列は、{1,0,1,0,1,1,0,0,1,0,1}であることが分かる。   Similarly, in FIG. 7, the data signal sequence is transmitted in the section 320. In the section 320, the signal amplitude of the original clock signal is reduced in the sections 301 to 305, and the original signal amplitude of the original clock signal is maintained in the other sections. If OOK is on and off is 0, the data signal sequence transmitted in section 320 is {1, 0, 1, 0, 1, 1, 0, 0, 1, 0, 1}. I understand.

図6の区間201〜205及び図7の区間301〜305では、変調によって原クロック信号が歪を受けているため、その結果として被変調クロック信号のSNRは劣化してしまう。このように変調によってクロック信号に変化が生じた間隔は、変調を施した区間の開始点の間隔、すなわち、図6では間隔211〜214で表され、図7では間隔311〜314で表される。   In the sections 201 to 205 in FIG. 6 and the sections 301 to 305 in FIG. 7, the original clock signal is distorted by the modulation, and as a result, the SNR of the modulated clock signal deteriorates. The intervals at which the clock signal is changed due to the modulation in this way are represented by the intervals of the start points of the modulated section, that is, the intervals 211 to 214 in FIG. 6, and the intervals 311 to 314 in FIG. .

(AM変調の場合)
次に、図8及び図9を用いて変調方法として振幅変調(AM)を用いて原クロック信号に変調を施してデータ信号を送信する方法について説明する。図8は、図4に示す不平衡信号である原クロック信号を用いた場合の例、図9は図5に示す平衡信号である原クロック信号を用いた場合の例である。
(In the case of AM modulation)
Next, a method for transmitting a data signal by modulating an original clock signal using amplitude modulation (AM) as a modulation method will be described with reference to FIGS. FIG. 8 shows an example in which the original clock signal which is an unbalanced signal shown in FIG. 4 is used, and FIG. 9 shows an example in which the original clock signal which is a balanced signal shown in FIG. 5 is used.

図8において、データ信号系列は区間420で送信されている。区間401〜405では、原クロック信号の信号振幅が変化しており、その他の区間では原クロック信号の元の信号振幅が維持されている。図8の例では、元の信号振幅の1/4倍、2/4倍、3/4倍、4/4倍(すなわち元と同じ振幅)の計4通りの信号振幅がある。これら4つの信号振幅を用いることで、4段階の情報、すなわち2ビットの情報を送信することができる。例えば、原クロック信号の元の信号振幅の1/4倍、2/4倍、3/4倍、4/4倍がそれぞれ00,01,10,11を表すこととすると、区間420で送信されているデータ信号系列は、{1,1,0,0,1,1,1,0,1,1,1,1,0,1,0,0,1,1,0,1,1,1}であることが分かる。   In FIG. 8, the data signal sequence is transmitted in a section 420. In the sections 401 to 405, the signal amplitude of the original clock signal changes, and in the other sections, the original signal amplitude of the original clock signal is maintained. In the example of FIG. 8, there are a total of four signal amplitudes of 1/4 times, 2/4 times, 3/4 times, and 4/4 times (that is, the same amplitude as the original) of the original signal amplitude. By using these four signal amplitudes, four-stage information, that is, 2-bit information can be transmitted. For example, if 1/4, 2/4, 3/4, and 4/4 times the original signal amplitude of the original clock signal represent 00, 01, 10, and 11, respectively, they are transmitted in section 420. The data signal sequence is {1, 1, 0, 0, 1, 1, 1, 0, 1, 1, 1, 1, 0, 1, 0, 0, 1, 1, 0, 1, 1, 1}.

同様に、図9においては、データ信号系列は区間520で送信されている。区間501〜505では、原クロック信号の信号振幅が変化しており、その他の区間では原クロック信号の元の信号振幅が維持されている。図9の例では、元の信号振幅の1/4倍、2/4倍、3/4倍、4/4倍(すなわち元と同じ振幅)の計4通りの信号振幅がある。これら4つの信号振幅を用いることで、4段階の情報、すなわち2ビットの情報を送信することができる。図8と同様に、例えば原クロック信号の元の信号振幅の1/4倍、2/4倍、3/4倍、4/4倍がそれぞれ00,01,10,11を表すこととすると、区間520で送信されているデータ信号系列は、{1,1,0,0,1,1,1,0,1,1,1,1,0,1,0,0,1,1,0,1,1,1}であることが分かる。   Similarly, in FIG. 9, the data signal sequence is transmitted in section 520. In the sections 501 to 505, the signal amplitude of the original clock signal is changed, and in the other sections, the original signal amplitude of the original clock signal is maintained. In the example of FIG. 9, there are a total of four signal amplitudes of 1/4 times, 2/4 times, 3/4 times, and 4/4 times (that is, the same amplitude as the original) of the original signal amplitude. By using these four signal amplitudes, four-stage information, that is, 2-bit information can be transmitted. Similarly to FIG. 8, for example, when 1/4, 2/4, 3/4, and 4/4 times the original signal amplitude of the original clock signal represent 00, 01, 10, and 11, respectively. The data signal sequence transmitted in the section 520 is {1, 1, 0, 0, 1, 1, 1, 0, 1, 1, 1, 1, 0, 1, 0, 0, 1, 1, 0. , 1, 1, 1}.

図8の区間401〜405及び図9の区間501〜505においても、変調によって原クロック信号が歪を受けているため、被変調クロック信号のSNRは劣化してしまう。このように変調によってクロック信号に変化が生じた間隔は、図8では間隔411〜414で表され、図9では間隔511〜514で表される。   Also in the sections 401 to 405 in FIG. 8 and the sections 501 to 505 in FIG. 9, the SNR of the modulated clock signal deteriorates because the original clock signal is distorted by the modulation. The intervals at which the clock signal is changed by the modulation in this way are represented by intervals 411 to 414 in FIG. 8, and are represented by intervals 511 to 514 in FIG.

OOKやAMと同様に、位相シフトキーイング(PSK)や、直交振幅変調(QAM)を用いてデータ信号によりクロック信号に変調を施すことによっても、データ信号をクロック信号に多重して送信することが可能である。PSKの場合は、原クロック信号の位相を変化させることによって、データ信号を多重することを可能とする。QAMでは、原クロック信号の位相と振幅の両方を変化させることによって、データ信号を多重することを可能とする。いずれの場合も、データ信号によって原クロック信号を変化させた区間ではクロック信号に歪を生じさせ、被変調クロック信号のSNRを劣化させる。また、変調によってクロック信号に変化が生じた間隔は、OOKやAMと同様に、変調を施した区間の開始点の間隔として表される。   Similarly to OOK and AM, the data signal can be multiplexed with the clock signal and transmitted by modulating the clock signal with the data signal using phase shift keying (PSK) or quadrature amplitude modulation (QAM). Is possible. In the case of PSK, the data signal can be multiplexed by changing the phase of the original clock signal. In QAM, it is possible to multiplex data signals by changing both the phase and amplitude of the original clock signal. In either case, in the section in which the original clock signal is changed by the data signal, the clock signal is distorted and the SNR of the modulated clock signal is deteriorated. Further, the interval at which the clock signal is changed by the modulation is expressed as the interval between the start points of the sections subjected to the modulation, like OOK and AM.

<データ信号系列について>
図6を使って、データ信号系列について説明する。図6においては、データ信号系列は区間220で送信されている。受信側においてタイミングの同期がとれており、データ信号系列が挿入されている区間が分かる場合には、区間220の全てのデータ信号を使って情報を送信しても良い。
<About data signal series>
The data signal sequence will be described with reference to FIG. In FIG. 6, the data signal sequence is transmitted in section 220. When the timing is synchronized on the receiving side and the section in which the data signal sequence is inserted is known, information may be transmitted using all the data signals in the section 220.

一方、受信側においてタイミングの同期がとれておらず、データ信号の長さは既知である場合、例えば区間221を既知信号として、区間222で情報を送っても良い。このようにすると、区間221で送られるデータ信号によってデータ信号の先頭を検出することができるため、その後に続く区間222で送られている情報をとりだすことができる。また、例えば、イミングの同期を取ることを目的とする場合には、区間220全てを既知信号としても良い。これらの点は、図7、図8及び図9の例においても同様である。   On the other hand, when the timing is not synchronized on the receiving side and the length of the data signal is known, for example, information may be sent in the section 222 with the section 221 as a known signal. In this way, since the head of the data signal can be detected by the data signal sent in the section 221, the information sent in the subsequent section 222 can be taken out. Further, for example, when aiming at imming synchronization, all the sections 220 may be known signals. These points are also the same in the examples of FIGS.

<変調によるクロック信号の変化間隔(下限)の設定方法について>
次に、図10〜図13を用いて変調による原クロック信号の変化間隔(特に下限)の設定方法について説明する。前述したように、原クロック信号に対する変調方法としては、例えばOOK,AM,PSK,QAMなどが挙げられる。原クロック信号に変調を施すことによって、被変調クロック信号は歪を受けている。特にPSKやQAMといった変調は、振幅だけでなく位相までも変えてしまうため、より大きくクロック信号を歪ませる可能性がある。そのため、クロックのSNRを高く保つことを考えた場合、振幅を変えることによって行う変調が望ましい。すなわち、クロック信号に対する変調方法としては、特にOOKやAMが望ましい。
<How to set the clock signal change interval (lower limit) by modulation>
Next, a method for setting the change interval (particularly the lower limit) of the original clock signal by modulation will be described with reference to FIGS. As described above, examples of the modulation method for the original clock signal include OOK, AM, PSK, and QAM. By modulating the original clock signal, the modulated clock signal is distorted. In particular, modulation such as PSK and QAM changes not only the amplitude but also the phase, which may distort the clock signal more greatly. Therefore, when considering keeping the SNR of the clock high, modulation performed by changing the amplitude is desirable. That is, as the modulation method for the clock signal, OOK or AM is particularly desirable.

図10及び図11は、変調方法としてOOKを用いた場合の送信信号(被変調クロック信号)の例を示している。図10は、図4に示す不平衡信号である原クロック信号を用いた場合の例、図11は図5に示す平衡信号である原クロック信号を用いた場合の例である。図10において、データ信号系列は区間620で送信されている。クロック信号に歪を加えている部分、すなわちOOKのオフに当たるのは、区間601〜604である。同様に、図11において、データ信号系列は区間720で送信されており、クロック信号に歪を加えている部分、すなわちOOKのオフに当たるのは、区間701〜704である。   10 and 11 show examples of transmission signals (modulated clock signals) when OOK is used as the modulation method. FIG. 10 shows an example of using the original clock signal that is an unbalanced signal shown in FIG. 4, and FIG. 11 shows an example of using the original clock signal that is a balanced signal shown in FIG. In FIG. 10, the data signal sequence is transmitted in section 620. The sections where the clock signal is distorted, that is, the sections 601 to 604 fall off OOK. Similarly, in FIG. 11, the data signal sequence is transmitted in a section 720, and a section where the clock signal is distorted, that is, the section where the OOK is turned off is the sections 701 to 704.

ここで、本実施形態によれば、送信機10からの送信信号すなわち被変調クロック信号に対して受信機20に設けられるフィルタのような帯域制限要素の通過帯域幅がWである場合に、図10に示されるOOKのオフが発生する区間601〜604の間隔611〜613、すなわち被変調クロック信号が変化する間隔を1/W以上に設定する。同様に、図11に示されるOOKのオフが発生する区間701〜704の間隔711〜713、すなわち被変調クロック信号が変化する間隔を1/W以上に設定する。   Here, according to the present embodiment, when the transmission bandwidth from the transmitter 10, that is, the modulated clock signal, is W when the pass bandwidth of a band limiting element such as a filter provided in the receiver 20 is W. 10, the intervals 611 to 613 of the sections 601 to 604 where the OFF of OOK occurs, that is, the interval at which the modulated clock signal changes is set to 1 / W or more. Similarly, the intervals 711 to 713 of the sections 701 to 704 in which OOK is turned off shown in FIG. 11, that is, the intervals at which the modulated clock signal changes are set to 1 / W or more.

図12及び図13は、変調方法としてAM変調を用いた場合の送信信号(被変調クロック信号)の例を示している。図12は、図4に示す不平衡信号である原クロック信号を用いた場合の例、図13は図5に示す平衡信号である原クロック信号を用いた場合の例である。図12において、データ信号系列は区間620で送信されている。原クロック信号に歪を加えている部分、すなわちAM変調によってクロック信号の信号振幅を変化させているのは、区間801〜804である。同様に、図13において、データ信号系列は区間720で送信されており、クロック信号に歪を加えている部分、すなわちAM変調によってクロック信号の信号振幅を変化させているのは、区間901〜904である。   12 and 13 show examples of transmission signals (modulated clock signals) when AM modulation is used as a modulation method. FIG. 12 shows an example when the original clock signal that is an unbalanced signal shown in FIG. 4 is used, and FIG. 13 shows an example when the original clock signal that is a balanced signal shown in FIG. 5 is used. In FIG. 12, the data signal sequence is transmitted in section 620. It is in sections 801 to 804 that the distortion is applied to the original clock signal, that is, the signal amplitude of the clock signal is changed by AM modulation. Similarly, in FIG. 13, the data signal sequence is transmitted in a section 720, and the part in which the clock signal is distorted, that is, the signal amplitude of the clock signal is changed by AM modulation is the sections 901 to 904. It is.

ここで、本実施形態においては、送信機10からの送信信号すなわち被変調クロック信号に対して受信機20に設けられるフィルタのような帯域制限要素の通過帯域幅がWである場合に、図12に示されるAM変調によってクロック信号の振幅が変化する区間801〜804の間隔811〜813、すなわち被変調クロック信号が変化する間隔を1/W以上に設定する。同様に、図14に示されるAM変調によってクロック信号の振幅が変化する区間901〜904の間隔911〜913、すなわち被変調クロック信号が変化する間隔を1/W以上に設定する。   Here, in this embodiment, when the pass band width of a band limiting element such as a filter provided in the receiver 20 with respect to the transmission signal from the transmitter 10, that is, the modulated clock signal, is W, FIG. The intervals 811 to 813 of the sections 801 to 804 in which the amplitude of the clock signal changes by AM modulation shown in FIG. Similarly, the intervals 911 to 913 in the sections 901 to 904 where the amplitude of the clock signal changes by AM modulation shown in FIG. 14, that is, the intervals where the modulated clock signal changes are set to 1 / W or more.

次に、図14を用いてデータ信号による原クロック信号に対する変調によって被変調クロック信号が変化する間隔を1/Wとすることによる効果を説明する。図14は、原クロック信号の周波数を2MHz、すなわち周期を0.5μsecとして、1周期の3回分だけオフが発生するデータ信号系列をOOKによってクロック信号に多重した場合の被変調クロック信号のスペクトラムを示しており、横軸は周波数、縦軸は信号電力をそれぞれ表す。原クロック信号としては、2MHzのみに信号電力が集中するスペクトラムの信号を用いた。このような原クロック信号に対して、データ信号系列によって変調を施すと歪が生じ、2MHz以外の信号が発生する。この歪は被変調クロック信号のSNRを低下させてしまう。   Next, an effect obtained by setting the interval at which the modulated clock signal is changed by the modulation of the original clock signal by the data signal to 1 / W will be described with reference to FIG. FIG. 14 shows the spectrum of the modulated clock signal when the frequency of the original clock signal is 2 MHz, that is, the period is 0.5 μsec, and a data signal sequence in which OFF is generated three times in one period is multiplexed with the clock signal by OOK. The horizontal axis represents frequency, and the vertical axis represents signal power. As the original clock signal, a signal having a spectrum in which signal power is concentrated only at 2 MHz is used. When such an original clock signal is modulated by a data signal sequence, distortion occurs and a signal other than 2 MHz is generated. This distortion reduces the SNR of the modulated clock signal.

図14の例では、送信機10から送信される被変調クロック信号が通過する受信機20内のフィルタ(例えば、ループフィルタ222)のような帯域制限要素の通過帯域幅Wを0.2MHzとしている。本実施形態によれば、被変調クロック信号におけるオフの発生間隔は、帯域制限要素の通過帯域幅Wに対して1/W以上に設定される。この例ではW=0.2MHzなので、1/W=5μsecとなる。すなわち、本実施形態に従うと被変調クロック信号におけるオフの発生間隔を5μsec以上とする。図14の例では、従来例として被変調クロック信号におけるオフの発生間隔を1μsecとした場合と、本実施形態に従う例としてオフの発生間隔を7μsecとした場合のスペクトラムを示している。   In the example of FIG. 14, the pass bandwidth W of a band limiting element such as a filter (for example, loop filter 222) in the receiver 20 through which the modulated clock signal transmitted from the transmitter 10 passes is 0.2 MHz. . According to the present embodiment, the OFF generation interval in the modulated clock signal is set to 1 / W or more with respect to the pass bandwidth W of the band limiting element. In this example, since W = 0.2 MHz, 1 / W = 5 μsec. That is, according to the present embodiment, the OFF generation interval in the modulated clock signal is set to 5 μsec or more. The example of FIG. 14 shows a spectrum when the off occurrence interval in the modulated clock signal is 1 μsec as a conventional example, and when the off occurrence interval is 7 μsec as an example according to the present embodiment.

図14の例から分かるように、被変調クロック信号におけるオフの発生間隔を1μsecとした場合には、2MHzを中心として歪が大きく広がっていることが分かる。一方、本実施形態に従って被変調クロック信号におけるオフの発生間隔を7μsecとした場合には、帯域幅Wの中で歪成分が一度減少していることが分かる。これは被変調クロック信号の周波数軸では、被変調クロック信号がオフの発生間隔7μsecの逆数、すなわち約150kHzの周期性を持つためである。その結果として、帯域幅Wの両端付近で歪の信号電力が大きく減少するスペクトラムとなり、帯域幅Wの中に生じる歪の信号電力を減少させることができる。言い換えると、帯域幅Wの中で比べた場合に、被変調クロック信号におけるオフの発生間隔を7μsecとすると、1μsecとした場合よりも、歪成分を小さくすることができる。   As can be seen from the example of FIG. 14, when the off-occurrence interval in the modulated clock signal is 1 μsec, it can be seen that the distortion is greatly spread around 2 MHz. On the other hand, it can be seen that when the OFF generation interval in the modulated clock signal is 7 μsec according to the present embodiment, the distortion component is once reduced in the bandwidth W. This is because, on the frequency axis of the modulated clock signal, the modulated clock signal has a reciprocal of an off generation interval of 7 μsec, that is, a periodicity of about 150 kHz. As a result, the spectrum is such that the distortion signal power is greatly reduced near both ends of the bandwidth W, and the distortion signal power generated in the bandwidth W can be reduced. In other words, when compared within the bandwidth W, if the off-occurrence interval in the modulated clock signal is 7 μsec, the distortion component can be made smaller than in the case of 1 μsec.

このように第1実施形態によって送信された被変調クロック信号は、通過帯域幅Wの帯域制限要素を通過した場合のSNRを従来よりも高い値とすることができる。言い換えると、データ信号が変調によって多重されることにより被変調クロック信号に生じる歪成分のうち、帯域制限要素の通過帯域内に発生する信号電力を減少させることができ、その結果として従来よりも被変調クロック信号のSNRの劣化を小さくすることが可能となる。   As described above, the modulated clock signal transmitted according to the first embodiment can have a higher SNR than that of the conventional case when the modulated clock signal passes through the band limiting element having the pass bandwidth W. In other words, among the distortion components generated in the modulated clock signal due to the data signal being multiplexed by modulation, the signal power generated in the pass band of the band limiting element can be reduced, and as a result, the signal power is reduced as compared with the conventional case. It becomes possible to reduce the degradation of the SNR of the modulated clock signal.

<帯域制限要素の通過帯域幅Wについて>
ここで、帯域制限要素の通過帯域幅Wについて説明する。帯域制限要素の代表例であるフィルタは、ある周波数帯域外の信号電力を弱めるように作用するデバイスである。例えば図12で、通過帯域が2MHzを中心として帯域幅が0.2MHzのフィルタとは、図12中にWで示された帯域以外の信号電力を弱めるように作用するデバイスである。
<About the pass bandwidth W of the band limiting element>
Here, the pass bandwidth W of the band limiting element will be described. A filter, which is a typical example of a band limiting element, is a device that acts to weaken signal power outside a certain frequency band. For example, in FIG. 12, a filter whose passband is 2 MHz and whose bandwidth is 0.2 MHz is a device that acts to weaken signal power other than the band indicated by W in FIG.

一般に知られているように、ほとんどの電子回路デバイスは、ある周波数帯域については信号を強めるが、別の周波数帯域では信号電力を弱めてしまうという周波数特性をもっている。具体的には、例えば増幅器は所望の周波数帯域内の信号電力を強めるように設計され、それ以外の周波数帯域については信号電力を十分に強められないか、もしくは逆に弱めてしまう特性がある。また、例えばPLLは所望の周波数をもつクロックを生成するために、クロック周波数の中心付近以外の周波数にある信号電力を弱めるように設計される。本明細書では、これらのような周波数特性を持つ要素を帯域制限要素と称する。   As is generally known, most electronic circuit devices have a frequency characteristic that enhances a signal in one frequency band but weakens signal power in another frequency band. Specifically, for example, the amplifier is designed so as to increase the signal power in a desired frequency band, and has a characteristic that the signal power cannot be sufficiently increased for other frequency bands or is weakened. In addition, for example, the PLL is designed to weaken signal power at a frequency other than the vicinity of the center of the clock frequency in order to generate a clock having a desired frequency. In the present specification, an element having such frequency characteristics is referred to as a band limiting element.

通過帯域とは、それよりも外側の周波数の信号電力を十分に弱められる帯域のことをいう。信号電力を弱める程度は応用先によって異なるが、例えばある程度の精度しか求められていない応用では、通過帯域内でゲインが最も高いところと比べて、数〜数十dBだけ信号電力を弱められるところとして通過帯域が規定される。また、例えば非常に高い精度を求められる応用では、80dBというような差が求められる場合もある。これら求められている精度に応じて、通過帯域幅Wを規定することになる。   The pass band refers to a band in which the signal power of the outer frequency can be sufficiently weakened. The degree to which the signal power is weakened varies depending on the application destination. For example, in an application where only a certain degree of accuracy is required, the signal power can be weakened by several to several tens of dB as compared with the highest gain in the passband. A passband is defined. Further, for example, in an application where very high accuracy is required, a difference of 80 dB may be required. The pass bandwidth W is defined according to the required accuracy.

本実施形態によって送信機10から送信された被変調クロック信号が受信機20において複数の帯域制限要素、例えば複数のフィルタや増幅器を通過した後に用いられる場合、これら複数の帯域制限要素の周波数特性を合わせた周波数特性に基づいて通過帯域幅Wを規定する。例えば、N個の帯域制限要素が被変調クロック信号の通過経路に存在し、それぞれの周波数特性、すなわち周波数毎の利得を表した関数がG1(f), G2(f), ..., GN(f)で表されるとき、これらを合わせた次式の周波数特性に基づいて通過帯域幅Wを規定する。

Figure 2010118765
When the modulated clock signal transmitted from the transmitter 10 according to the present embodiment is used after passing through a plurality of band limiting elements, for example, a plurality of filters and amplifiers, in the receiver 20, the frequency characteristics of the plurality of band limiting elements are set. A pass bandwidth W is defined based on the combined frequency characteristics. For example, there are N band limiting elements in the passage path of the modulated clock signal, and the functions representing the respective frequency characteristics, that is, the gain for each frequency, are G1 (f), G2 (f),. When represented by (f), the passband width W is defined based on the frequency characteristic of the following equation that combines these.
Figure 2010118765

このように通過帯域幅Wを規定した上で、被変調クロック信号におけるオフの発生間隔を1/W以上に設定することにより、複数の帯域制限要素を通過してから用いられる場合の被変調クロック信号のSNRを向上させることができる。   In this way, by defining the pass bandwidth W and setting the OFF generation interval in the modulated clock signal to 1 / W or more, the modulated clock when used after passing through a plurality of band limiting elements The SNR of the signal can be improved.

<変調によるクロック信号の変化間隔(上限)の設定方法について>
次に、図10〜図13を用いて変調による原クロック信号の変化間隔の上限の設定方法について説明する。
<How to set the clock signal change interval (upper limit) by modulation>
Next, a method for setting the upper limit of the change interval of the original clock signal by modulation will be described with reference to FIGS.

本実施形態では前述したように、被変調クロック信号に対する帯域制限要素の通過帯域幅Wに対して、図10〜図13に示される被変調クロック信号におけるオフが発生する区間の間隔611〜613、711〜713、811〜813及び911〜913を1/W以上に設定するが、間隔611〜613、711〜713、811〜813及び911〜913の上限については、2/W以下とすることが望ましい。   In the present embodiment, as described above, the intervals 611 to 613 of the intervals in which the modulated clock signal shown in FIGS. 10 to 13 is turned off with respect to the pass bandwidth W of the band limiting element for the modulated clock signal. 711 to 713, 811 to 813 and 911 to 913 are set to 1 / W or more, but the upper limit of the intervals 611 to 613, 711 to 713, 811 to 813 and 911 to 913 may be 2 / W or less. desirable.

次に、図14及び図15を用いてデータ信号による原クロック信号に対する変調によって被変調クロック信号が変化する間隔を2/W以下とすることによる効果を説明する。図14を用いて説明したように、変調によって被変調クロック信号が変化する間隔を1/W以上とすることにより、変調によって生じる歪を帯域幅がWである通過帯域内で減少させることができる。特に、スペクトラムにおいて信号電力が大きく落ち込む部分(ノッチという)は、一般に原クロック信号を変調によって変化させる間隔の逆数の周期で生じる。すなわち、変調によって被変調クロック信号が変化する間隔を1/Wとした場合、通過帯域の両端に1つずつノッチが生じる。   Next, the effect of setting the interval at which the modulated clock signal changes due to the modulation of the original clock signal by the data signal to 2 / W or less will be described with reference to FIGS. As described with reference to FIG. 14, by setting the interval at which the modulated clock signal changes due to modulation to 1 / W or more, distortion caused by modulation can be reduced within the passband having a bandwidth of W. . In particular, a portion (called notch) in which the signal power greatly drops in the spectrum generally occurs at a reciprocal period of the interval at which the original clock signal is changed by modulation. That is, if the interval at which the modulated clock signal changes due to modulation is 1 / W, one notch is generated at each end of the passband.

変調によって被変調クロック信号が変化する間隔を1/Wよりも大きくすると、ノッチは通過帯域の内側に移動する。そして間隔が2/Wになったとき、通過帯域の外側にあったノッチが通過帯域の両端に生じる状態になる。言い換えると、通過帯域内に2つのノッチ、通過帯域の両端にさらに2つのノッチがそれぞれ生じ、計4つのノッチが生じる状態になる。   If the interval at which the modulated clock signal changes due to modulation is greater than 1 / W, the notch moves inside the passband. When the interval becomes 2 / W, notches that exist outside the passband are generated at both ends of the passband. In other words, two notches are generated in the pass band and two notches are formed at both ends of the pass band, resulting in a total of four notches.

図14から明らかなように、ノッチの近傍は信号電力が落ち込んでいる。そのため、変調によって被変調クロック信号が変化する間隔を1/Wにすると、ノッチによって生じる信号電力の落ち込みのうち、半分しか帯域制限要素の通過帯域内に入らない。すなわち、ノッチによって生じる信号電力の落ち込みによるSNRの改善を半分程度しか得られないことになる。従って、ノッチの位置をある程度内側にすることが望ましいといえる。一方で、変調によって被変調クロック信号が変化する間隔を2/Wまでに大きくすると、さらにその外側のノッチまでが帯域制限要素の通過帯域内に入ってきてしまう。   As is clear from FIG. 14, the signal power is reduced in the vicinity of the notch. Therefore, if the interval at which the modulated clock signal changes due to modulation is set to 1 / W, only half of the signal power drop caused by the notch falls within the pass band of the band limiting element. That is, only about half of the SNR improvement due to the drop in signal power caused by the notch can be obtained. Therefore, it can be said that it is desirable to make the position of the notch to the inside. On the other hand, if the interval at which the modulated clock signal changes due to modulation is increased to 2 / W, even the outer notch enters the pass band of the band limiting element.

従って、帯域制限要素の通過帯域内の歪による信号電力を最も小さくする間隔は、1/Wから2/Wの間にあることが分かる。このことは、図15の結果にも示されている。図15は、図14と同様の条件でオフがそれぞれ2、4、8周期分発生するデータ信号系列での通過帯域内のSNRを比較している。図15で横軸はオフの発生間隔であり、この評価条件では1/Wは5μsec、2/Wは10μsecである。図15に表れているように、最もSNRがよくなる、変調によって被変調クロック信号が変化する間隔、すなわちオフの発生間隔は1/Wから2/Wの間に存在している。最適な間隔は変調方法や、クロック信号を変化させる周期数によって変わるため、クロック信号のSNRを向上させるためには、選択したパラメタに応じて最適な間隔を用いることが望ましいといえる。   Therefore, it can be seen that the interval at which the signal power due to distortion in the pass band of the band limiting element is minimized is between 1 / W and 2 / W. This is also shown in the results of FIG. FIG. 15 compares the SNRs in the passband for data signal sequences in which OFF occurs for 2, 4, and 8 periods under the same conditions as in FIG. In FIG. 15, the horizontal axis represents the off-occurrence interval. Under this evaluation condition, 1 / W is 5 μsec and 2 / W is 10 μsec. As shown in FIG. 15, the interval at which the modulated clock signal changes due to modulation, that is, the off-occurrence interval between 1 / W and 2 / W, where the SNR is the best, exists. Since the optimum interval varies depending on the modulation method and the number of periods for changing the clock signal, it can be said that it is desirable to use the optimum interval according to the selected parameter in order to improve the SNR of the clock signal.

上述したように、被変調クロック信号のSNRを向上させるためには、変調によって被変調クロック信号が変化する間隔を1/W以上にすることが望ましく、さらには当該間隔を1/W以上2/W以下にすることがより望ましい。図14及び図15では、変調によって被変調クロック信号が変化する間隔を全て同一とした場合の評価結果を示している。これに対し、変調によって被変調クロック信号が変化する間隔を全て異なる値にして評価した結果を図16に示す。   As described above, in order to improve the SNR of the modulated clock signal, it is desirable to set the interval at which the modulated clock signal changes due to modulation to 1 / W or more, and further to the interval from 1 / W to 2 / It is more desirable to make it W or less. 14 and 15 show the evaluation results when the intervals at which the modulated clock signals change due to modulation are all the same. On the other hand, FIG. 16 shows the results of evaluation with different intervals for changing the modulated clock signal due to modulation.

図16の例では、図14及び図15と同様の条件を用い、オフを3周期もつデータ信号系列を用いている。横軸は1つ目のオフと2つ目のオフとの間隔、縦軸は2つ目のオフと3つ目のオフとの間隔をそれぞれ表している。また、領域1002はSNRの高いところを示し、領域1001はSNRの低いところをそれぞれ示している。   In the example of FIG. 16, a data signal sequence having three cycles of OFF is used under the same conditions as in FIGS. The horizontal axis represents the interval between the first off and the second off, and the vertical axis represents the interval between the second off and the third off. A region 1002 indicates a high SNR, and a region 1001 indicates a low SNR.

図16に表れているように、被変調クロック信号のSNRが最も高くなるのは、変調方法や、変調によってクロック信号を変化させる周期数(データ信号系列の長さに依存する)といったパラメタに応じてきまる最適な間隔を全てのオフ間に適用した場合といえる。そのため、クロック信号のSNRを向上させることを最優先する場合には、原クロック信号を変調によって変化させる間隔を全て同一とすることが望ましいといえる。従って、変調方法やクロック信号を変化させる周期数といったパラメタに応じてきまる、原クロック信号を変調によって変化させる最適な間隔の全てに適用することで、クロック信号のSNRを最も向上させることが可能となる。   As shown in FIG. 16, the SNR of the modulated clock signal becomes the highest depending on the modulation method and the parameters such as the number of periods (depending on the length of the data signal sequence) of changing the clock signal by the modulation. It can be said that an optimal interval is applied between all off-states. For this reason, when the highest priority is given to improving the SNR of the clock signal, it can be said that it is desirable that the intervals at which the original clock signal is changed by modulation are all the same. Therefore, the SNR of the clock signal can be most improved by applying the original clock signal to all the optimal intervals for changing the modulation by modulation, depending on parameters such as the modulation method and the number of periods for changing the clock signal. Become.

<原クロック信号の波形について>
クロック信号とは、例えば図1に示されるように波形の立ち上りと立下りを周期的に繰り返す信号をいう。クロック信号の波形の立ち上がりや立下りをトリガとして、デジタル信号処理の動作を起動することができる。デジタル信号処理の動作を起動することを考えた場合、重要となるのはクロック信号の立ち上がりと立下りである。
<About the waveform of the original clock signal>
The clock signal refers to a signal that periodically repeats rising and falling of a waveform as shown in FIG. The digital signal processing operation can be started by using the rising or falling edge of the clock signal waveform as a trigger. When considering starting the operation of the digital signal processing, it is important that the clock signal rises and falls.

立ち上がり及び立ち下がりが含まれる波形の形状は、様々にとることが可能である。例えば、最も典型的な2つの例は図17と図19に示される波形である。図17は矩形波であり、立ち上がりと立下りが瞬間的に起こる。また、立ち上がり及び立ち下りの後は信号振幅が一定となる。図17の矩形波のスペクトラムは、図18に表されるようにクロック信号の周波数の整数倍のところに電力が分散するスペクトラムとなる。   The shape of the waveform including the rising edge and the falling edge can be various. For example, the two most typical examples are the waveforms shown in FIGS. FIG. 17 shows a rectangular wave, where rise and fall occur instantaneously. In addition, the signal amplitude is constant after rising and falling. The spectrum of the rectangular wave in FIG. 17 is a spectrum in which power is distributed at an integer multiple of the frequency of the clock signal as shown in FIG.

図19の波形はサイン波、コサイン波、または連続波(CW)などと呼ばれ、三角関数によって表される波形形状をもっている。スペクトラムで見ると、図18と異なり図20で表されるようにクロック信号の周波数のみに電力が集中する。   The waveform in FIG. 19 is called a sine wave, cosine wave, or continuous wave (CW), and has a waveform shape represented by a trigonometric function. In terms of the spectrum, unlike FIG. 18, the power concentrates only on the frequency of the clock signal as shown in FIG.

図17及び図18のクロック信号の典型的な波形であるが、これらの波形を完全に作り出すことは現実には難しい。例えば、図17の波形の変化が緩やかになると、図18のスペクトラムが図22のように変化し、高い周波数での信号電力が減衰する。また、例えば図18の波形が歪を受けて完全なサイン波を形成できなくなると、図23のようにクロック信号の周波数の整数倍のところにも信号電力が分散してしまう。   Although it is a typical waveform of the clock signal of FIG.17 and FIG.18, it is difficult to actually produce these waveforms completely. For example, when the change in the waveform in FIG. 17 becomes gentle, the spectrum in FIG. 18 changes as shown in FIG. 22, and the signal power at a high frequency attenuates. Further, for example, if the waveform of FIG. 18 is distorted and a complete sine wave cannot be formed, the signal power is dispersed at an integer multiple of the frequency of the clock signal as shown in FIG.

このように原クロック信号の波形としては、図17及び図19のような典型的な波形に対して、図21に示すような図17と図19の中間的な波形も存在する。以下の説明では、特に図17に近い波形のクロック信号を矩形波のクロック信号と呼び、特に図19に近い波形のクロック信号をサイン波のクロック信号と呼ぶこととする。   Thus, as the waveform of the original clock signal, there is also an intermediate waveform of FIG. 17 and FIG. 19 as shown in FIG. 21 with respect to a typical waveform of FIG. 17 and FIG. In the following description, a clock signal having a waveform close to that in FIG. 17 is referred to as a rectangular wave clock signal, and a clock signal having a waveform close to that in FIG. 19 is particularly referred to as a sine wave clock signal.

先に説明したように、本実施形態によれば被変調クロック信号の周波数を含む、帯域制限要素の通過帯域幅Wの中に発生する歪成分を減少させることができるため、この帯域制限要素を通過したときの被変調クロック信号のSNRを従来よりも向上させることができる。一般に、帯域制限要素の通過帯域幅Wが小さいほど、歪の成分をより多く削減できることができるため、被変調クロック信号のSNRを向上させ易いといえる。そのため、被変調クロック信号のSNRを向上させることを優先させた場合には、原クロック信号の波形はサイン波が望ましいといえる。何故ならば、前述の通りサイン波のスペクトラムは図20のようにある周波数に電力が集中しているためである。   As described above, according to the present embodiment, distortion components generated in the pass bandwidth W of the band limiting element including the frequency of the modulated clock signal can be reduced. The SNR of the modulated clock signal when it passes can be improved as compared with the prior art. In general, it can be said that the SNR of the modulated clock signal can be easily improved because the distortion component can be reduced more as the pass bandwidth W of the band limiting element is smaller. Therefore, if priority is given to improving the SNR of the modulated clock signal, it can be said that the waveform of the original clock signal is preferably a sine wave. This is because the power of the sine wave spectrum is concentrated at a certain frequency as shown in FIG.

一方で、クロック信号をデジタル信号処理の動作を起動するのに用いることを考えた場合、クロック信号の立ち上がりや立下りが急峻であることがのぞましい。何故ならば、信号の変化が急峻であるほど、1周期の開始点を正確に特定することができ、より正確な周期でクロックをきざむことができるからである。そのため、デジタル信号処理の動作を起動する場合の正確さを優先する場合には、原クロック信号は矩形波であることが望ましいといえる。ただし、この場合にはスペクトラムが図18に示されるように周波数方向に広がる。このような場合にSNRを改善させるためには、例えばクロック信号の周波数の各整数倍を中心として通過帯域幅Wをもつフィルタなどの帯域制限要素を用意して、その帯域制限要素の出力の和をクロック信号として用いても良い。図18のような場合でも、変調によって生じる歪は、クロック信号の周波数の各整数倍を中心として帯域幅W内で小さくなるため、従来よりもSNRを改善できる。   On the other hand, considering that the clock signal is used to activate the digital signal processing operation, it is desirable that the rising and falling edges of the clock signal are steep. This is because the sharper the change in the signal, the more accurately the start point of one cycle can be specified, and the clock can be determined with a more accurate cycle. Therefore, it can be said that the original clock signal is preferably a rectangular wave when priority is given to the accuracy when the digital signal processing operation is started. In this case, however, the spectrum spreads in the frequency direction as shown in FIG. In order to improve the SNR in such a case, for example, a band limiting element such as a filter having a pass bandwidth W around each integer multiple of the frequency of the clock signal is prepared, and the sum of the outputs of the band limiting elements is prepared. May be used as a clock signal. Even in the case of FIG. 18, the distortion caused by the modulation becomes smaller within the bandwidth W around each integer multiple of the frequency of the clock signal, so that the SNR can be improved as compared with the conventional case.

(第2の実施形態)
図24は、本発明の第2の実施形態に係る無線送受信システムを示している。送信機(無線送信機)10においては、変調器13から出力される被変調クロック信号31はさらに振幅変調器14に入力され、キャリア信号生成部15から出力されるキャリア信号(ローカル信号)で振幅変調される。振幅変調後の被変調クロック信号、すなわちRF信号34は送信アンテナ16から電波として放射される。
(Second Embodiment)
FIG. 24 shows a wireless transmission / reception system according to the second embodiment of the present invention. In the transmitter (wireless transmitter) 10, the modulated clock signal 31 output from the modulator 13 is further input to the amplitude modulator 14, and the amplitude of the carrier signal (local signal) output from the carrier signal generation unit 15. Modulated. The modulated clock signal after amplitude modulation, that is, the RF signal 34 is radiated as a radio wave from the transmitting antenna 16.

一方、送信機10からアンテナ16を介して送信されたRF信号は、受信アンテナ23によって受信され、受信機(無線受信機)20に入力される。受信機20において、受信アンテナ23から出力される受信信号は、包絡線検波器23により振幅変調に対応する復調がなされ、変調器13から出力される被変調クロック信号31と同等の信号が生成される。包絡線検波器23からの出力信号は、クロック信号の周波数を含む通過帯域をもつフィルタ24とPLL22を通ることにより、精度のよいクロック信号32が再生される。サンプラ21では、このようにして得られる再生クロック信号32を用いて、フィルタ35から出力される被変調クロック信号35をサンプリングすることにより、データ信号36を確実に抽出することができる。   On the other hand, the RF signal transmitted from the transmitter 10 via the antenna 16 is received by the receiving antenna 23 and input to the receiver (wireless receiver) 20. In the receiver 20, the reception signal output from the reception antenna 23 is demodulated corresponding to the amplitude modulation by the envelope detector 23, and a signal equivalent to the modulated clock signal 31 output from the modulator 13 is generated. The The output signal from the envelope detector 23 passes through the filter 24 and the PLL 22 having a pass band including the frequency of the clock signal, so that an accurate clock signal 32 is reproduced. The sampler 21 can reliably extract the data signal 36 by sampling the modulated clock signal 35 output from the filter 35 using the recovered clock signal 32 thus obtained.

(第3の実施形態)
図25は、本発明の第3の実施形態に係る無線送受信システムを示し、受信機20内にマッチドフィルタ25が追加されている点が第2の実施形態と異なる。送信機10から送信される被変調クロック信号31は、受信機20においてタイミング検出に使うことも可能である。
(Third embodiment)
FIG. 25 shows a wireless transmission / reception system according to the third embodiment of the present invention, which is different from the second embodiment in that a matched filter 25 is added in the receiver 20. The modulated clock signal 31 transmitted from the transmitter 10 can also be used for timing detection in the receiver 20.

具体的には、マッチドフィルタ25において、送信機10で変調によって生成された被変調クロック信号31と同じ参照信号を用意し、この参照信号と送信機10からRF信号34として送信される被変調クロック信号との相関をとればよい。このような処理を一般にマッチドフィルタ(MF)処理と呼び、マッチドフィルタ25から出力される相関値をMF出力と呼ぶ。MF出力は、相関をとる2つの信号のタイミングが一致したときに最も高い値を持つ。この性質を使って、図25ではMF出力からタイミング検出信号37を得ることができる。すなわち、MF出力のピークをタイミング検出信号37として求めることができる。   Specifically, in the matched filter 25, the same reference signal as the modulated clock signal 31 generated by modulation in the transmitter 10 is prepared, and this reference signal and the modulated clock transmitted as the RF signal 34 from the transmitter 10. What is necessary is just to correlate with a signal. Such processing is generally called matched filter (MF) processing, and the correlation value output from the matched filter 25 is called MF output. The MF output has the highest value when the timings of two correlated signals coincide. Using this property, the timing detection signal 37 can be obtained from the MF output in FIG. That is, the peak of the MF output can be obtained as the timing detection signal 37.

MF出力を用いたタイミング検出の精度を高めるためには、MF出力のピークが複数に分散せず、あるタイミングだけで現れるようになっていることが望ましい。この要求を満たすためには、変調によって生成された被変調クロック信号が周期性を持っていないことが望ましい。そこで、MF出力を用いたタイミング検出の精度を高めることを優先する場合には、原クロック信号を変調によって変化させる間隔を全て異なる値にすればよい。このとき、最適な間隔にできるだけ近い値になるように設定することが望ましい。例えば、最適な間隔が周期10個分である場合には、8、9、11、12といった間隔を使うことが望ましい。また明らかなように、間隔が3つある場合で最適な間隔が周期10個分である場合には、各間隔を、10、11、12とするよりも、9、10、11とする方が望ましい。図16にも表れているように、最適な間隔に近い間隔を用いることで、最適な間隔を用いた場合と近いSNRを達成することが可能である。   In order to improve the accuracy of timing detection using the MF output, it is desirable that the peaks of the MF output appear not at a plurality of times but at a certain timing. In order to satisfy this requirement, it is desirable that the modulated clock signal generated by modulation does not have periodicity. Therefore, when priority is given to increasing the accuracy of timing detection using the MF output, the intervals at which the original clock signal is changed by modulation may be set to different values. At this time, it is desirable to set the value as close as possible to the optimum interval. For example, when the optimum interval is 10 periods, it is desirable to use intervals such as 8, 9, 11, and 12. Further, as is apparent, when there are three intervals and the optimum interval is 10 periods, it is more preferable to set each interval to 9, 10, 11 than to 10, 11, 12. desirable. As shown in FIG. 16, by using an interval close to the optimum interval, it is possible to achieve an SNR that is close to that when the optimum interval is used.

原クロック信号を変調によって変化させる間隔を全て異なる値にする場合に、時間的に後の間隔ほど大きくなるように設定しても良い。すなわち例えば、最適な間隔が10周期で、オフが6つあった場合に、これらの5つの間隔をそれぞれ順に8周期、9周期、10周期、11周期、12周期、というようにしてもよい。このようにすると、変調によって被変調クロック信号に生じる歪が時間的に前方に偏るため、被変調クロック信号のうちデータ信号系列が多重された区間よりも後の区間でクロック信号のSNRを向上させ易くなる。このことは、データ信号系列をタイミング検出に用いて、その後にクロック信号を用いた処理を開始する場合に特に有効である。   When all the intervals at which the original clock signal is changed by modulation are set to different values, the intervals may be set so as to become larger later in time. That is, for example, when the optimal interval is 10 cycles and there are 6 OFFs, these 5 intervals may be sequentially set to 8 cycles, 9 cycles, 10 cycles, 11 cycles, and 12 cycles, respectively. In this way, distortion generated in the modulated clock signal due to modulation is biased forward in time, so that the SNR of the clock signal is improved in a section after the section in which the data signal sequence is multiplexed in the modulated clock signal. It becomes easy. This is particularly effective when a data signal sequence is used for timing detection and then processing using a clock signal is started.

なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。   Note that the present invention is not limited to the above-described embodiment as it is, and can be embodied by modifying the constituent elements without departing from the scope of the invention in the implementation stage. In addition, various inventions can be formed by appropriately combining a plurality of components disclosed in the embodiment. For example, some components may be deleted from all the components shown in the embodiment. Furthermore, constituent elements over different embodiments may be appropriately combined.

本発明の第1の実施形態に係る送受信システムを示すブロック図The block diagram which shows the transmission / reception system which concerns on the 1st Embodiment of this invention. 図1の送受信システムの応用例を示すブロック図Block diagram showing an application example of the transmission / reception system of FIG. 図1中のPLLの詳細を示すブロック図Block diagram showing details of PLL in FIG. 不平衡信号からなる原クロック信号を示す図Diagram showing original clock signal consisting of unbalanced signal 平衡信号からなる原クロック信号を示す図Diagram showing original clock signal consisting of balanced signal 図4の原クロック信号に対するOOK変調の例を示す図The figure which shows the example of the OOK modulation | alteration with respect to the original clock signal of FIG. 図5の原クロック信号に対するOOK変調の例を示す図The figure which shows the example of the OOK modulation | alteration with respect to the original clock signal of FIG. 図4の原クロック信号に対するAM変調の例を示す図The figure which shows the example of AM modulation with respect to the original clock signal of FIG. 図5の原クロック信号に対するAM変調の例を示す図The figure which shows the example of AM modulation with respect to the original clock signal of FIG. 図4の原クロック信号の間隔をOOK変調によって変化させる例を示す図The figure which shows the example which changes the space | interval of the original clock signal of FIG. 4 by OOK modulation | alteration 図5の原クロック信号の間隔をOOK変調によって変化させる例を示す図The figure which shows the example which changes the space | interval of the original clock signal of FIG. 5 by OOK modulation | alteration 図4の原クロック信号の間隔をAM変調によって変化させる例を示す図The figure which shows the example which changes the space | interval of the original clock signal of FIG. 4 by AM modulation 図5の原クロック信号の間隔をAM変調によって変化させる例を示す図The figure which shows the example which changes the space | interval of the original clock signal of FIG. 5 by AM modulation 送信される被変調クロック信号のスペクトラムの例を示す図Diagram showing an example of the spectrum of a modulated clock signal to be transmitted 帯域制限要素の通過帯域幅内のSNRの例を示す図The figure which shows the example of SNR within the pass bandwidth of a band-limiting element 帯域制限要素の通過帯域幅内のSNRの例を示す図The figure which shows the example of SNR within the pass bandwidth of a band-limiting element クロック信号の波形の例を示す図The figure which shows the example of the waveform of the clock signal 図17のクロック信号のスペクトラムの例を示す図The figure which shows the example of the spectrum of the clock signal of FIG. クロック信号の波形の他の例を示す図The figure which shows the other example of the waveform of a clock signal 図19のクロック信号のスペクトラムの例を示す図The figure which shows the example of the spectrum of the clock signal of FIG. クロック信号の波形の更に別の例を示す図The figure which shows another example of the waveform of a clock signal 図21のクロック信号のスペクトラムの例を示す図The figure which shows the example of the spectrum of the clock signal of FIG. 図21のクロック信号のスペクトラムの他の例を示す図The figure which shows the other example of the spectrum of the clock signal of FIG. 本発明の第2の実施形態に係る送受信システムを示すブロック図The block diagram which shows the transmission / reception system which concerns on the 2nd Embodiment of this invention. 本発明の第3の実施形態に係る送受信システムを示すブロック図The block diagram which shows the transmission / reception system which concerns on the 3rd Embodiment of this invention.

符号の説明Explanation of symbols

10・・・送信機
11・・・クロック信号生成部
12・・・データ信号生成部
13・・・変調器
14・・・振幅変調器
15・・・キャリア信号発生器
16・・・送信アンテナ
20・・・受信機
21・・・サンプラ
22・・・PLL
23・・・包絡線検波器
24・・・フィルタ
25・・・マッチドフィルタ
40・・・解析装置
50・・・検出装置
DESCRIPTION OF SYMBOLS 10 ... Transmitter 11 ... Clock signal generation part 12 ... Data signal generation part 13 ... Modulator 14 ... Amplitude modulator 15 ... Carrier signal generator 16 ... Transmission antenna 20 ... Receiver 21 ... Sampler 22 ... PLL
23 ... Envelope detector 24 ... Filter 25 ... Matched filter 40 ... Analysis device 50 ... Detection device

Claims (18)

被変調クロック信号が通過する帯域制限要素の通過帯域幅をWとしたとき、1/W以上の間隔で原クロック信号をデータ信号により変化させるように変調を行って前記被変調クロック信号を生成するステップと、
前記被変調クロック信号を送信するステップと、
を具備することを特徴とする送信方法。
When the pass bandwidth of the band limiting element through which the modulated clock signal passes is W, modulation is performed so that the original clock signal is changed by the data signal at intervals of 1 / W or more to generate the modulated clock signal. Steps,
Transmitting the modulated clock signal;
The transmission method characterized by comprising.
前記間隔は、2/W以下であることを特徴とする請求項1に記載の送信方法。   The transmission method according to claim 1, wherein the interval is 2 / W or less. 前記間隔は、前記データ信号の一つの系列において全て同一であることを特徴とする請求項1または2のいずれか1項に記載の送信方法。   The transmission method according to claim 1, wherein the intervals are all the same in one series of the data signals. 前記間隔は、前記データ信号の一つの系列において全て異なることを特徴とする請求項1または2のいずれか1項に記載の送信方法。   The transmission method according to claim 1, wherein the intervals are all different in one series of the data signals. 前記間隔は、前記データ信号の一つの系列において時間的に後の間隔ほど大きく設定されることを特徴とする請求項1または2のいずれか1項に記載の送信方法。   3. The transmission method according to claim 1, wherein the interval is set to be larger as an interval later in time in one sequence of the data signal. 4. 前記原クロック信号の波形は、サイン波であることを特徴とする請求項1に記載の送信方法。   The transmission method according to claim 1, wherein the waveform of the original clock signal is a sine wave. 前記原クロック信号の波形は、矩形波であることを特徴とする請求項1に記載の送信方法。   The transmission method according to claim 1, wherein the waveform of the original clock signal is a rectangular wave. 前記変調は、オンオフキーイングであることを特徴とする請求項1に記載の送信方法。   The transmission method according to claim 1, wherein the modulation is on-off keying. 前記変調は、振幅変調であることを特徴とする請求項1に記載の送信方法。   The transmission method according to claim 1, wherein the modulation is amplitude modulation. 前記帯域制限要素は、フィルタを含むことを特徴とする請求項1に記載の送信方法。   The transmission method according to claim 1, wherein the band limiting element includes a filter. 原クロック信号を生成するクロック信号生成部と、
データ信号を生成するデータ信号生成部と、
被変調クロック信号が通過する帯域制限要素の通過帯域幅をWとしたとき、1/W以上の間隔で原クロック信号をデータ信号により変化させるように変調を行って前記被変調クロック信号を生成する変調器と、
前記被変調クロック信号を送信する送信部と、を具備することを特徴とする送信機。
A clock signal generator for generating an original clock signal;
A data signal generator for generating a data signal;
When the pass bandwidth of the band limiting element through which the modulated clock signal passes is W, modulation is performed so that the original clock signal is changed by the data signal at intervals of 1 / W or more to generate the modulated clock signal. A modulator,
And a transmitter that transmits the modulated clock signal.
前記間隔は、2/W以下であることを特徴とする請求項11に記載の送信機。   The transmitter according to claim 11, wherein the interval is 2 / W or less. 被変調クロック信号が通過する帯域制限要素の通過帯域幅をWとしたとき、1/W以上の間隔で原クロック信号をデータ信号により変化させるように変調を行って生成される前記被変調クロック信号を受信して受信信号を得る受信部と、
前記受信信号から前記原クロック信号の成分を再生して再生クロック信号を得るクロック再生部と、
前記再生クロック信号を用いて前記受信信号をサンプリングして前記データ信号を抽出するサンプラと、を具備することを特徴とする受信機。
The modulated clock signal generated by performing modulation such that the original clock signal is changed by the data signal at intervals of 1 / W or more, where W is the pass bandwidth of the band limiting element through which the modulated clock signal passes. A receiving unit for receiving a received signal and
A clock recovery unit for recovering a component of the original clock signal from the received signal to obtain a recovered clock signal;
And a sampler for sampling the received signal using the recovered clock signal and extracting the data signal.
前記クロック再生部は、前記帯域制限要素を含むことを特徴とする請求項13に記載の受信機。   The receiver according to claim 13, wherein the clock recovery unit includes the band limiting element. 前記クロック再生部は、フィルタを前記帯域制限要素として含むことを特徴とする請求項13に記載の受信機。   The receiver according to claim 13, wherein the clock recovery unit includes a filter as the band limiting element. 前記クロック再生部は、前記通過帯域幅Wを持つフィルタを含むPLLであることを特徴とする請求項13に記載の受信機。   The receiver according to claim 13, wherein the clock recovery unit is a PLL including a filter having the passband width W. 物理量信号を検出する検出装置に設けられた請求項11に記載の送信機と、
検出された前記物理量信号を解析する解析装置に設けられた請求項13に記載の受信機と、を具備することを特徴とする送受信システム。
The transmitter according to claim 11 provided in a detection device for detecting a physical quantity signal;
14. A transmission / reception system comprising: the receiver according to claim 13 provided in an analysis device that analyzes the detected physical quantity signal.
前記検出装置は、前記物理量信号として磁気共鳴信号を検出するように構成されたプローブユニットを含み、前記解析装置は、前記磁気共鳴信号を解析して画像再構成処理を行い磁気共鳴映像信号を得る映像化ユニットを含むことを特徴とする請求項17に記載の送受信システム。   The detection device includes a probe unit configured to detect a magnetic resonance signal as the physical quantity signal, and the analysis device analyzes the magnetic resonance signal and performs image reconstruction processing to obtain a magnetic resonance video signal The transmission / reception system according to claim 17, further comprising an imaging unit.
JP2008288989A 2008-11-11 2008-11-11 Transmission method, transmitter, receiver, and transmission / reception system Active JP5317634B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008288989A JP5317634B2 (en) 2008-11-11 2008-11-11 Transmission method, transmitter, receiver, and transmission / reception system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008288989A JP5317634B2 (en) 2008-11-11 2008-11-11 Transmission method, transmitter, receiver, and transmission / reception system

Publications (2)

Publication Number Publication Date
JP2010118765A true JP2010118765A (en) 2010-05-27
JP5317634B2 JP5317634B2 (en) 2013-10-16

Family

ID=42306151

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008288989A Active JP5317634B2 (en) 2008-11-11 2008-11-11 Transmission method, transmitter, receiver, and transmission / reception system

Country Status (1)

Country Link
JP (1) JP5317634B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016163343A (en) * 2015-03-03 2016-09-05 加藤 孝雄 Remote control communication method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02276348A (en) * 1988-08-24 1990-11-13 Nec Corp Transmission system
JP2006261826A (en) * 2005-03-15 2006-09-28 Matsushita Electric Ind Co Ltd Receiving apparatus and method
JP2007251486A (en) * 2006-03-15 2007-09-27 Seiko Epson Corp Radio communication equipment and radio communication method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02276348A (en) * 1988-08-24 1990-11-13 Nec Corp Transmission system
JP2006261826A (en) * 2005-03-15 2006-09-28 Matsushita Electric Ind Co Ltd Receiving apparatus and method
JP2007251486A (en) * 2006-03-15 2007-09-27 Seiko Epson Corp Radio communication equipment and radio communication method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016163343A (en) * 2015-03-03 2016-09-05 加藤 孝雄 Remote control communication method

Also Published As

Publication number Publication date
JP5317634B2 (en) 2013-10-16

Similar Documents

Publication Publication Date Title
EP0822691B1 (en) Symbol synchronisation in a multicarrier receiver
US8971427B2 (en) Wireless transceiver system and method
RU2380831C2 (en) Spread spectrum signal
US7308064B2 (en) Frame synchronization method based on differential correlation information in satellite communication system
JP2007158776A (en) Timing reproducing circuit
EP3107225A1 (en) Clock recovery for a coded light receiver
KR102022377B1 (en) Apparatus for phase synchronization
JP5317634B2 (en) Transmission method, transmitter, receiver, and transmission / reception system
US11310085B2 (en) LoRa advanced receiver
JP2007019985A (en) Receiver
CN107359898B (en) For highly sensitive and synchronous demodulation signal communication means and system
JP6033427B2 (en) Method, system, and receiver for a system for wireless transmission of multiple message symbols
CN105846844B (en) Receiving apparatus and receiving method of receiving apparatus
JP3700290B2 (en) Orthogonal frequency division multiplexing signal transmission method and receiving apparatus used therefor
JP4597767B2 (en) Diversity receiver sampling clock control method and diversity receiver
JP4345613B2 (en) COMMUNICATION METHOD, PULSE SYNCHRONIZATION CIRCUIT, RECEPTION DEVICE
US8279989B2 (en) Device and process for data rate acquisition
JP2008072625A (en) Reception apparatus and reception method
JP2007013403A (en) Time difference measuring method, synchronization method and measuring method, and time difference measuring device, synchronization device and measuring device
JP5288883B2 (en) OFDM transmitter and receiver
JP3580107B2 (en) OFDM demodulator and method
JP4508960B2 (en) Modulation signal symbol determination apparatus, modulation signal symbol determination method, modulation signal symbol determination program, and recording medium
JP2009268020A (en) Receiver, receiving method, transmitter, transmitting method, and program
JPH11355242A (en) Multicarrier modulator and demodulator
JP2007116644A (en) General-purpose, highly efficient digital ssb radio equipment

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111025

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130304

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130312

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130611

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130709

R151 Written notification of patent or utility model registration

Ref document number: 5317634

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313114

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350