JP2010118618A - 固体撮像素子及びそれを備えた撮像装置 - Google Patents

Abstract

【課題】光電変換素子からの信号電荷の読み出し及び高解像度化を阻害することなく、ダークシェーディングを抑制した固定撮像素子を提供する。
【解決手段】固体撮像素子１において、撮像領域１０にマトリクス状に２次元配列された複数の光電変換素子１１と、光電変換素子１１に隣接して設けられ、光電変換素子１１から隣接素子への信号電荷の移動を防止する素子分離領域１４と、撮像領域１０の所定領域毎に光電変換素子１１に代えて設けられ、素子分離領域１４に接続された接地電位接続部５０と、所定領域毎に設けられた接地電位接続部５０のＧＮＤ（接地電位）への接続を外部から制御するための外部端子ＡＧＮＤとを備えた。
【選択図】図１

Description

本発明は、固体撮像素子及びそれを備えた撮像装置に関する。

近年、デジタルスチルカメラやデジタルビデオカメラなど、撮像素子を用いて画像を撮像して保存できる撮像装置が広く普及している。このような撮像装置に用いる撮像素子としては、ＣＣＤ型の固体撮像素子やＣＭＯＳ型の固体撮像素子が用いられている。

ここで、従来のＣＣＤ型固体撮像素子の構造を示した概略平面図を図１２に示し、図１２におけるＡ−Ａ矢視断面図を図１３に示す。従来のＣＣＤ型固体撮像素子１００は、半導体基板１０１上に光電変換素子１２０を２次元マトリクス状に配置した撮像領域１１０、複数の垂直転送部１３０、水平転送部１４０及び出力部１５０を備えている。そして、被写体像に応じて撮像領域１１０の複数の光電変換素子１２０により生成された信号電荷は、垂直転送部１３０及び水平転送部１４０により転送され、出力部１５０により電圧変換されて画像信号として出力される。

光電変換素子１２０では、入射した光に応じて正孔と電子とが発生し、電子を下層に形成される空乏層に蓄積し、正孔を素子分離領域１６０（図１３参照）を介して撮像領域１１０外に設けられたＧＮＤ（接地電位）に排出する。

しかしながら、従来のＣＣＤ型固体撮像素子では、撮像領域１１０のうち中央領域と周辺領域とで正孔の排出先であるＧＮＤまでの距離が異なる。従って、撮像領域１１０の周辺領域では正孔の排出性が高くなり、撮像領域１１０の中央領域では正孔の排出性が低くなり、この排出性の相違により撮像領域１１０でダークシェーディングが発生する。すなわち、図１４に示すように、暗電流（ダーク信号）量が撮像領域１１０のうち周辺領域から中央領域に向けて大きくなってしまう。

そこで、撮像領域の各画素をＧＮＤに接続する方法が提案されている。例えば、特許文献１には、撮像領域の各画素において光電変換素子を分離する素子分離領域のそれぞれに対しＧＮＤに接地された遮光膜に接続する技術が提案されている。
特開平１１−１７７０７８公報

しかしながら、近年の固体撮像素子の高解像度化に伴い、画素のサイズが小型化されてきており、上記特許文献１に記載の固体撮像素子のように各画素にＧＮＤを接続するスペースがなくなってきている。しかも、上記特許文献１に記載の固体撮像素子では、光電変換素子の周囲がＧＮＤで強化されるため、光電変換素子からの信号電荷が読み出しにくくなってしまう。

そこで、本発明は、光電変換素子からの信号電荷の読み出し及び高解像度化を阻害することなく、ダークシェーディングを抑制した固定撮像素子を提供することを目的とする。

上記目的を達成すべく、請求項１に記載の発明は、撮像領域にマトリクス状に２次元配列された複数の光電変換素子と、前記光電変換素子に隣接して設けられ、前記光電変換素子から隣接素子への信号電荷の移動を防止する素子分離領域と、前記撮像領域の所定領域毎に前記光電変換素子に代えて設けられ、前記素子分離領域に接続された接地電位接続部と、前記所定領域毎に設けられた接地電位接続部の接地電位への接続を外部から制御するための外部端子とを備えた固定撮像素子とした。

また、請求項２に記載の発明は、請求項１に記載の固体撮像素子において、前記接地電位接続部を前記外部端子に接続する接続配線を備えることとした。

また、請求項３に記載の発明は、請求項１に記載の固体撮像素子において、前記接地電位接続部に接続された接続配線と、前記接続配線と接地電位との間に出力ノードを接続し、前記外部端子に入力ノードを接続したトランジスタと、を備えることとした。

また、請求項４に記載の発明は、請求項１から３の何れか一項に記載の固体撮像素子において、前記光電変換素子の受光領域に光を入射するための開口部を設けた遮光膜を備え、前記遮光膜は、前記接地電位接続部上には前記開口部を設けずに前記接地電位接続部と接続して、当該遮光膜を前記接続配線とした。

また、請求項５に記載の発明は、請求項４に記載の固体撮像素子において、前記接地電位接続部は、前記素子分離領域を延長して形成した延長領域と、当該延長領域上に設けた接続用メタルとを有し、前記接地電位接続部の接続用メタルに前記接続配線を接続した。

また、請求項６に記載の発明は、請求項１から５の何れか一項に記載の固体撮像素子において、前記所定領域は、５０〜１００万の画素が形成された領域とした。

また、請求項７に記載の発明は、固体撮像素子と、当該固体撮像素子から画像信号を出力させる制御部とを備え、前記固体撮像素子は、撮像領域にマトリクス状に２次元配列された複数の光電変換素子と、前記光電変換素子に隣接して設けられ、前記光電変換素子から隣接素子への信号電荷の移動を防止する素子分離領域と、前記撮像領域の所定領域毎に前記光電変換素子に代えて設けられ、前記素子分離領域に接続された接地電位接続部と、前記所定領域毎に設けられた接地電位接続部の接地電位への接続を制御部から制御するための外部端子と、備え、前記制御部は、前記固体撮像素子の光電変換素子に信号電荷を蓄積させる際には前記外部端子を制御して前記接地電位接続部を接地電位に接続し、前記固体撮像素子の光電変換素子から信号電荷を読み出すときに前記接地電位接続部の接地電位との接続を開放する撮像装置とした。

本発明によれば、撮像領域の所定領域毎に光電変換素子に代えて接地電位へ接続するための接地電位接続部を設けることで、高解像度化に対応しつつ、ダークシェーディングを抑制することができる。しかも、接地電位接続部の接地電位への接続を外部から制御することができるため、光電変換素子からの信号電荷の読み出しを阻害することを抑制できる。

以下、発明を実施するための最良の形態（以下、実施形態とする）について説明する。なお、説明は以下の順序で行う。
１．第１の実施形態における固体撮像素子及び撮像装置の構成
２．第２の実施形態における固体撮像素子の構成
３．第３の実施形態における固体撮像素子の構成
４．第４の実施形態における撮像装置の構成

［１．第１の実施形態］
［１．１．固体撮像素子の全体構成］
まず、第１の実施形態の固体撮像素子の構成について図面を参照しながら説明する。図１は本実施形態における固体撮像素子の構成を示す図である。

図１に示すように、固体撮像素子１は、撮像領域１０と、水平転送部２０と、出力部３０とを有しており、これらは半導体基板２上に形成される。以下、各部位について順次説明する。

撮像領域１０には、光電変換素子１１と、読み出しゲート領域１２と、垂直転送部１３と、素子分離領域（チャネルストップ領域）１４がそれぞれ複数形成される。

光電変換素子１１は、図１に示すように、撮像領域１０内に複数設けられ、水平方向Ｘと垂直方向Ｙとにマトリクス状に２次元配列される。本実施形態においては、光電変換素子１１は、例えば、フォトダイオードからなり、被写体像による光を受光して、信号電荷に光電変換して蓄積する。

読み出しゲート領域１２は、光電変換素子１１と垂直転送部１３との間に配置され、光電変換素子１１に蓄積された信号電荷を、垂直転送部１３へ読み出す。

垂直転送部１３は、マトリクス状（行列状）に配列された複数の光電変換素子１１の各列に対応して設けられ、同一列に配置された複数の光電変換素子１１から読み出した信号電荷を垂直方向Ｙへ順次転送する。本実施形態においては、垂直転送部１３は、例えば、４相のクロック信号φＶ１，φＶ２，φＶ３，φＶ４が外部から入力されて駆動する。なお、クロック信号としては、４相の場合に限定されるものではない。

素子分離領域１４は、各光電変換素子１１に隣接して設けられ、各光電変換素子１１から隣接素子への信号電荷の移動を防止する。この素子分離領域１４は、撮像領域１０外でＧＮＤに接続される。

水平転送部２０は、垂直方向Ｙにおける撮像領域１０の端部、すなわち各垂直転送部１３の端部に配置される。この水平転送部２０は、例えば、２相のクロック信号φＨ１，φＨ２が外部から入力されて駆動する。これにより、水平転送部２０は、垂直転送部１３のそれぞれにおいて垂直方向Ｙへ転送された信号電荷を、水平方向Ｘへ転送する。

出力部３０は、水平方向Ｘにおける水平転送部２０の端部に配置される。本実施形態においては、出力部３０は、例えば、フローティングディフュージョンにて構成された電荷−電圧変換部を有し、水平転送部２０によって水平転送された信号電荷を電気信号に変換し、アナログ画像信号として出力する。

［１．２．撮像領域１０の具体的構成］
次に、撮像領域１０の具体的構成について説明する。図２は接地電位接続部の配置を示す図、図３は接地電位接続部と外部端子との接続状態を示す図、図４は図１の撮像領域における暗電流量を分布状態を示す図、図５は図１におけるＢ−Ｂ矢視部分断面図である。なお、図２においては説明の便宜上、素子分離領域１４を省略している。

本実施形態の固体撮像素子１では、ダークシェーディングを抑制するために、図１に示すように、撮像領域１０の一部の光電変換素子１１に代えてＧＮＤ（接地電位）に接続するための接地電位接続部５０を設けている。

この接地電位接続部５０は、所定領域毎に１つ配置される。図２に示す例では、１２００万画素の撮像領域１０を２０箇所の領域１０ａ（６０万画素）に分け、各領域１０ａに１つの接地電位接続部５０を形成した状態を示している。

接地電位接続部５０は、光電変換素子１１に代えて形成されるため、接地電位接続部５０を形成した部分は欠陥画素として認識されることになる。従って、多数の接地電位接続部５０を配置すると、欠陥画素が増加することから、接地電位接続部５０は、画素数が５０万〜１００万の所定領域１０ａに対して１つ設けることが望ましい。

また、本実施形態の固体撮像素子１では、図３に示すように、所定領域１０ａ毎に配置された接地電位接続部５０を接続配線７０を介して外部端子ＡＧＮＤへ接続している。本実施形態では、後述するように遮光膜を接続配線７０として用いることとしており、これにより別途配線を設けることなく、接地電位接続部５０を外部端子ＡＧＮＤに接続できる。

外部端子ＡＧＮＤは、接地電位接続部５０の接地電位への接続を制御するための端子である。この外部端子ＡＧＮＤを外部から制御することにより、接地電位接続部５０をＧＮＤ（接地電位）に接続するかＧＮＤから開放するかを制御可能としている。すなわち、この外部端子ＡＧＮＤをＧＮＤに接続することによって、接地電位接続部５０がＧＮＤに接続され、外部端子ＡＧＮＤをＧＮＤから開放することによって、接地電位接続部５０がオープン（ハイインピーダンス状態）になる。

このように固体撮像素子１は、撮像領域１０に満遍なく接地電位接続部５０を配置し、これらの接地電位接続部５０を外部端子ＡＧＮＤを介してＧＮＤに接続可能に構成している。このように構成することにより、接地電位接続部５０を介して正孔を排出させ、撮像領域１０の中央領域と周辺領域とで正孔の排出性を均一にすることができる。すなわち、図４に示すように、暗電流（ダーク信号）量を撮像領域１０内で均一にすることができ、これによりダークシェーディングを抑制している

この接地電位接続部５０と接続配線７０について図５を用いてさらに具体的に説明する。

上述したように固体撮像素子１は半導体基板２上に形成されており、半導体基板２は、例えば、Ｎ型のシリコン基板から構成される。そして、図５に示すように、この半導体基板２における撮像領域１０に、光電変換素子１１、読み出しゲート領域１２、垂直転送部１３、素子分離領域１４、接地電位接続部５０などを設けている。なお、撮像領域１０には、光電変換素子１１が形成された画素領域３ａ（以下、「光電変換素子形成画素領域」とする）と、接地電位接続部５０が形成された画素領域３ｂ（以下、「接地電位接続部形成画素領域」とする）がある。

（光電変換素子形成画素領域３ａ）
まず、光電変換素子形成画素領域３ａについて説明する。光電変換素子形成画素領域３ａには、図５に示すように、光電変換素子１１、読み出しゲート領域１２、垂直転送部１３、素子分離領域１４などを設けられる。

光電変換素子１１は、半導体基板２の表層に設けられたＰ＋型領域（高濃度のＰ型領域）１１ａと、その下層に設けられたＮ型領域１１ｂとから形成されている。Ｐ＋型領域１１ａの上面から入射した光は、Ｐ＋型領域１１ａとＮ型領域１１ｂで正孔と電子に分離され、正孔がＰ＋型領域１１ａ側に逃げ、電子がＮ型領域１１ｂの下層に形成される空乏層に蓄積される構造となっている。

垂直転送部１３は、光電変換素子１１の一方の側部に読み出しゲート領域１２を隔てて設けられる。この垂直転送部１３は、Ｎ型埋め込みチャネル層１３ａと＋Ｐ型領域１３ｂとから構成される。垂直転送部１３及び読み出しゲート領域１２上には、読み出し電極４１が酸化膜４０を介して形成されている。具体的には、酸化膜４０は半導体基板２の表面を被覆するように形成され、この酸化膜４０上にポリシリコン膜である読み出し電極４１が形成される。そして、光電変換素子１１にて生成された信号電荷を読み出す際には、メタル配線４２を介して読み出し電極４１に、正の読み出し電圧が印加される。これにより、光電変換素子１１と垂直転送部１３との間において形成される電位障壁が消失され、光電変換素子１１にて蓄積されている信号電荷が読み出しゲート領域１２を介して垂直転送部１３へ読み出される。

また、光電変換素子１１の他方の側部には、光電変換素子１１から隣接素子（光電変換素子１１や垂直転送部１３等）への信号電荷の移動（漏洩）を防止する素子分離領域（チャネルストップ領域）１４が形成される。この素子分離領域１４は、Ｐ型不純物が半導体基板２の表面から半導体基板２内へ注入されることによって形成され、信号電荷に対して電位障壁を形成する。また、素子分離領域１４は、図１に示すように、撮像領域１０外にまで延長して配置されており、撮像領域１０でＧＮＤ（接地電位）に接続される。

さらに、光電変換素子１１、読み出し電極４１及びメタル配線４２上には、絶縁膜４３が形成される。この絶縁膜４３上には、光電変換素子１１の受光領域に対応する開口部４６を有し、かつ垂直転送部１３および転送電極８０の上部を遮光する遮光膜４４が形成される。この遮光膜４４は、例えば、２００ｎｍ厚程度のタングステン（Ｗ）と１００ｎｍ厚程度のイリジウム（Ｉｒ）との各金属膜からなる積層体とすることができる。

各光電変換素子１１で生じた正孔は、Ｐ＋型領域１１ａ側に流れ、素子分離領域１４のＰ型領域に沿って垂直方向に流れ、撮像領域１０外に設けられた外部端子ＡＧＮＤを介してＧＮＤ（接地電位）に排出される。なお、図では省略するが、遮光膜４４の上層には、各種の層間絶縁膜を介して上部配線層が複数層形成され、その上に平坦化膜を介してカラーフィルタやマイクロレンズが装着されている。

（接地電位接続部形成画素領域３ｂ〕
次に、接地電位接続部形成画素領域３ｂについて説明する。

接地電位接続部形成画素領域３ｂには、図５に示すように、光電変換素子１１に代えて接地電位接続部５０や素子分離領域１４が形成される。なお、図５に示す例では、読み出しゲート領域１２、垂直転送部１３などを設けられているが、必ずしも設ける必要はない。

接地電位接続部５０は、半導体基板２に素子分離領域１４から延長して形成した延長領域１４ａ上に接続用メタル４５を設けて形成される。すなわち、光電変換素子形成画素領域３ａでは光電変換素子１１が形成されていた領域に、素子分離領域１４を延長して設ける。半導体基板２と接続用メタル４５の接触部分１５はコンタクト抵抗を下げるため、高濃度のＰ＋＋領域になるようにボロン（Ｂ）などの不純物を注入して形成している。ここでは、接触部分１５へのボロンの注入量を２．０×１０^１５（ａｔｏｍ／ｃｍ^３）とし、素子分離領域１４及び延長領域１４ａへの注入量を２．２×１０^１２（ａｔｏｍ／ｃｍ^３）としている。

さらに、接地電位接続部５０の接続用メタル４５は、遮光膜４４に接続される。すなわち、遮光膜４４は、光電変換素子１１の受光領域上では開口部４６を設けて光電変換素子１１の受光領域に光を入射させ、接地電位接続部５０上では開口部４６を設けずに形成し、接続用メタル４５と接続する。

このように、素子分離領域１４から延長して形成した延長領域１４ａ上を接続用メタル４５に接続し、この接続用メタル４５を接続配線７０としても機能する遮光膜４４に接続する。

この遮光膜４４は、外部端子ＡＧＮＤに接続されており、外部からの制御によりＧＮＤ（接地電位）に接続されるか、或は開放された状態（ハイインピーダンス状態）にされる。そして、遮光膜４４が外部端子ＡＧＮＤを介してＧＮＤ（接地電位）に接続されることで、撮像領域１０の中央領域と周辺領域とで正孔の排出性を均一にすることができ、これによりダークシェーディングを抑制することができる。

また、遮光膜４４を外部端子ＡＧＮＤを介してＧＮＤ（接地電位）に接続すると、光電変換素子１１周辺のＧＮＤが強化されることから、光電変換素子１１から信号電荷が読み出し難くなる。従って、外部からの制御により外部端子ＡＧＮＤを開放された状態（ハイインピーダンス状態）にすることができようにしており、これにより光電変換素子１１から信号電荷が読み出し難くなることを抑止している。

［１．４．第１の実施形態における撮像装置の構成］
（撮像装置の全体構成）
以下、このように構成された固体撮像素子１を備えた撮像装置について説明する。図６は上記固体撮像素子１を備えた撮像装置の構成を示す図である。

図６に示すように、撮像装置９０は、光学ブロック９１、固体撮像素子１、Ａ／Ｄ（アナログ／デジタル）変換回路９２、信号処理回路９３，制御部であるシステムコントローラ９４、入力部９５を具備する。また、この撮像装置９０には、光学ブロック９１内の機構を駆動するためのドライバ９６、固体撮像素子１を駆動するためのタイミングジェネレータ（ＴＧ）９７などが設けられる。

さらに、撮像装置９０には、上述した固体撮像素子１の接続配線７０である遮光膜４４に接続された外部端子ＡＧＮＤを制御するトランジスタ９８が設けられる。このトランジスタ９８は、ベースがシステムコントローラ９４に接続され、エミッタがＧＮＤに接続され、コレクタが固体撮像素子１の外部端子ＡＧＮＤに接続される。

光学ブロック９１は、被写体からの光を固体撮像素子１へ集光するためのレンズ、レンズを移動させてフォーカス合わせやズーミングを行うための駆動機構、メカシャッタ、絞りなどを具備している。ドライバ９６は、システムコントローラ９４からの制御信号に応じて、光学ブロック９１内の機構の駆動を制御する。

固体撮像素子１は、ＴＧ９７から出力されるタイミング信号（クロック信号φＶ１，φＶ２，φＶ３，φＶ４、φＨ１，φＨ２，φＡＧＮＤなど）に基づいて駆動され、被写体からの入射光を電気信号に変換する。ＴＧ９７は、システムコントローラ９４の制御の下でタイミング信号を出力する。

Ａ／Ｄ変換回路９２は、固体撮像素子１から出力された画像信号をＡ／Ｄ変換してデジタル画像信号を出力する。

信号処理回路９３は、Ａ／Ｄ変換回路９２からのデジタル画像信号に対するＡＦ（Auto Focus）、ＡＥ（Auto Exposure）、欠陥画素の補間処理などの各種カメラ信号処理を実行する。

欠陥画素の補間処理は、欠陥画素の画素信号を隣接する画素（周囲の画素）の画素信号により補間する処理である。固体撮像素子１の接地電位接続部形成画素領域３ｂの画素は通常の光電変換素子形成画素領域３ａの画素とは異なり信号電荷を出力するものではない。つまり、欠陥画素である。信号処理回路９３は、固体撮像素子１の接地電位接続部形成画素領域３ｂの位置を欠陥画素の位置として記憶している。そして、固体撮像素子１の接地電位接続部形成画素領域３ｂに対応して出力される画素信号（画像信号）を隣接する画素の画素信号により補間する。なお、予め接地電位接続部形成画素領域３ｂの位置を記憶しておかず、接地電位接続部形成画素領域３ｂに対応する画素信号に基づいて接地電位接続部形成画素領域３ｂを欠陥画素と判定し、補間処理を行うこともできる。

システムコントローラ９４は、例えば、ＣＰＵ（Central Processing Unit）、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）などから構成される。ＣＰＵはＲＯＭなどに記憶されたプログラムを実行することにより、この撮像装置の各部を統括的に制御し、また、その制御のための各種演算を実行する。入力部１０５は、ユーザの操作入力を受け付ける操作キー、ダイアル、レバーなどを含み、操作入力に応じた制御信号をシステムコントローラ９４に出力する。

この撮像装置９０では、固体撮像素子１で受光され、光電変換された信号電荷に応じた画像信号が、順次Ａ／Ｄ変換回路９２に供給されてデジタル信号に変換され、信号処理回路９３により画質補正処理され、最終的に輝度信号と色差信号とに変換して出力される。信号処理回路９３から出力された画像データは、図示しないグラフィックインタフェース回路に供給されて表示用の画像信号に変換され、これにより図示しないモニタにカメラスルー画像が表示される。

（固体撮像素子１の制御）
次に、撮像装置９０による固体撮像素子１の制御方法について説明する。図７は固体撮像素子１への印加する各種信号のタイミングを示す図である。

システムコントローラ９４は、固体撮像素子１に蓄積された信号電荷に応じた画素信号を取得するために、クロック信号φＶ１，φＶ２，φＶ３，φＶ４をＴＧ９７から出力する。

上述のように、外部端子ＡＧＮＤを介してＧＮＤ（接地電位）に接続すると、光電変換素子１１周辺のＧＮＤが強化されるため、光電変換素子１１から信号電荷が読み出し難くなる。そこで、撮像装置９０では、光電変換素子１１から信号電荷を読み出すとき、以下のように、外部端子ＡＧＮＤを開放された状態（ハイインピーダンス状態）にしている。

まず、システムコントローラ９４は、図７に示すように、光電変換素子１１からの信号電荷の読み出し前までは、クロック信号φＡＧＮＤをＨｉｇｈレベルにして、外部端子ＡＧＮＤをＧＮＤ（接地電位）に接続する。

その後、システムコントローラ９４は、光電変換素子１１から信号電荷を読み出す少し前のタイミングｔ０で、クロック信号φＡＧＮＤをＬｏｗレベルにして、外部端子ＡＧＮＤをオープン（ハイインピーダンス状態）にする。

次いで、システムコントローラ９４は、タイミングｔ２〜ｔ４でクロック信号φＶ１，φＶ２，φＶ３，φＶ４を変化させて光電変換素子１１から信号電荷を読み出して、水平転送部２０へ転送する。なお、図示しないが、水平転送部２０へ転送された信号電荷は、システムコントローラ９４からクロック信号φＨ１，φＨ２を変化させて、出力部３０へ転送し、出力部３０で画像信号に変換して出力する。

光電変換素子１１から信号電荷の読み出しが終了した後、システムコントローラ９４は、クロック信号φＡＧＮＤをＨｉｇｈレベルにして、外部端子ＡＧＮＤをＧＮＤ（接続端子）に接続する（図７に示すタイミングｔ６参照）。

このように、システムコントローラ９４は、光電変換素子１１からの信号電荷の読み出す少し前に、外部からの制御により外部端子ＡＧＮＤを開放された状態（ハイインピーダンス状態）にして、遮光膜４４をＧＮＤから開放している。

従って、光電変換素子１１周辺のＧＮＤが強化されることを抑制し、光電変換素子１１からの信号電荷の読み出しが難しくなることを防止することができる。

［２．第２の実施形態］
第２の実施形態の固体撮像素子は、接続配線７０を遮光膜４４ではなく別途設けた点で第１の実施形態の固体撮像素子１と異なる。図８は第１の実施形態における図５に対応する第２の実施形態の撮像領域のＢ−Ｂ矢視部分断面図である。なお、第２の実施形態の固体撮像素子は、別途接続配線７０を設けた点を除き第１の実施形態の固体撮像素子と同様であり、同様の部分については同一符号を付し、説明を省略する。また、撮像装置９０の構成も同様である。

図８に示すように、第２の実施形態における固体撮像素子では、接続用メタル４５を遮光膜４４に接続せず、接続メタル２５と遮光膜４４の間に接地メタル層４７を形成し、この接地メタル層４７に接続用メタル４５を接続している。

この接地メタル層２６は、図３に示す接続配線７０に相当し、外部端子ＡＧＮＤに接続される。従って、接地メタル層２６が外部端子ＡＧＮＤを介してＧＮＤ（接地電位）に接続されることで、撮像領域１０の中央領域と周辺領域とで正孔の排出性を均一にすることができ、これによりダークシェーディングを抑制することができる。

このように、第２の実施形態においては、別途接続配線７０を設けることにより、ダークシェーディングを抑制している。

［３．第３の実施形態］
第３の実施形態の固体撮像素子は、接続配線７０（遮光膜４４や接地メタル層２６）と外部端子ＡＧＮＤとの接続形態が第１及び第２の実施形態の固体撮像素子と異なる。図９は第３の実施形態における固体撮像素子の構成を示す図である。なお、第３の実施形態の固体撮像素子は、接続配線７０と外部端子ＡＧＮＤとの接続形態を除き第１及び第２の実施形態の固体撮像素子と同様であり、同様の部分については同一符号を付し、説明を省略する。

図９に示すように、本実施形態における固体撮像素子１’は、接続配線７０と外部端子ＡＧＮＤとの間にトランジスタ９８’を設けている。このトランジスタ９８’は、ベースが外部端子ＡＧＮＤに接続され、エミッタがＧＮＤに接続され、コレクタが固体撮像素子１の接続配線７０に接続される。一方、撮像装置にはトランジスタ９８を設けずに直接システムコントローラ９４から固体撮像素子１’の外部端子ＡＧＮＤへクロック信号φＡＧＮＤを印加するようにする。

このように、撮像装置側のトランジスタ９８を設けずに、固体撮像素子１’側にトランジスタ９８’を設けることで、撮像装置９０側の構成を単純化することができる。

［４．第４の実施形態］
第４の実施形態の撮像装置は、固体撮像素子１の外部端子ＡＧＮＤに印加する電圧がＧＮＤ（接地電位）以外に＋電圧を印加できる点で第１の実施形態の撮像装置９０と異なる。図１０は第４の実施形態における撮像装置の構成を示す図、図１１は第４の実施形態における撮像装置から固体撮像素子へ印加する各種信号のタイミングを示す図である。なお、第４の実施形態の固体撮像素子は、第１の実施形態の固体撮像素子１と同様の構成である。

図１０に示すように、本実施形態における撮像装置９０’は、トランジスタ９８に加え、さらに第２のトランジスタ９９を設けている。このトランジスタ９９は、ベースがシステムコントローラ９４に接続され、コレクタが＋ＶＤ電圧（こでは、１．０Ｖとする）に接続され、エミッタが固体撮像素子１の外部端子ＡＧＮＤに接続される。

このように構成された撮像装置９０’による固体撮像素子１の制御は、次のように行われる。

まず、システムコントローラ９４は、図１１に示すように、光電変換素子１１からの信号電荷の読み出し前までは、クロック信号φＡＧＮＤをＨｉｇｈレベルにし、クロック信号φＶＤをＨｉｇｈレベルにして、外部端子ＡＧＮＤをＧＮＤ（接地電位）に接続する。

その後、システムコントローラ９４は、光電変換素子１１から信号電荷を読み出す少し前のタイミングｔ０で、クロック信号φＡＧＮＤをＬｏｗレベルにして、外部端子ＡＧＮＤをオープン（ハイインピーダンス状態）にする。さらに、タイミングｔ１でクロック信号φＶＤをＬｏｗレベルにして、外部端子ＡＧＮＤを＋ＶＤ電圧にする。

次いで、システムコントローラ９４は、タイミングｔ２〜ｔ４でクロック信号φＶ１，φＶ２，φＶ３，φＶ４を変化させて光電変換素子１１から信号電荷を読み出して、水平転送部２０へ転送する。なお、図示しないが、水平転送部２０へ転送された信号電荷は、システムコントローラ９４からクロック信号φＨ１，φＨ２を変化させて、出力部３０へ転送し、出力部３０で画像信号に変換して出力する。

その後、システムコントローラ９４は、タイミングｔ５でクロック信号φＶＤをＨｉｇｈレベルにして、外部端子ＡＧＮＤをオープン（ハイインピーダンス状態）にする。さらに、タイミングｔ６でクロック信号φＡＧＮＤをＨｉｇｈレベルにして、外部端子ＡＧＮＤをＧＮＤ（接続端子）に接続する。

このように、システムコントローラ９４は、光電変換素子１１からの信号電荷の読み出す少し時には、外部からの制御により外部端子ＡＧＮＤに＋電圧を印加し、遮光膜４４を＋電圧にしている。図５に示すように、遮光膜４４の端部は読み出しゲート領域１２の近くに配置されており、遮光膜４４を＋電圧にすることによって、この電圧の影響を受ける。すなわち、読み出しゲート領域１２に＋電圧が印加されることになる。

従って、光電変換素子１１から信号電荷の読み出し時には、遮光膜４４に＋電圧が印加されて、読み出しゲート領域１２に＋電圧が印加されることから、光電変換素子１１から信号電荷の読み出しが容易になる。すなわち、クロック信号φＶ１，φＶ２，φＶ３，φＶ４の電圧レベルを下げることが可能となる。

以上、本発明の好ましい実施形態について説明したが、本発明はかかる特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

第１の実施形態における固体撮像素子の構成を示す図である。 第１の実施形態における固体撮像素子の接地電位接続部の配置を示す図である。 第１の実施形態における固体撮像素子の接地電位接続部と外部端子との接続状態を示す図である。 第１の実施形態における固体撮像素子の撮像領域における暗電流量の分布状態を示す図である。 図１におけるＢ−Ｂ矢視部分断面図である。 第１の実施形態における固体撮像素子を備えた撮像装置の構成を示す図である。 図６に示す撮像装置が固体撮像素子への印加する各種信号のタイミングを示す図である。 第２の実施形態における固体撮像素子の撮像領域の断面図である。 第３の実施形態における固体撮像素子の構成を示す図である。 第４の実施形態における撮像装置の構成を示す図である。 第４の実施形態における撮像装置から固体撮像素子へ印加する各種信号のタイミングを示す図である。 従来のＣＣＤ型固体撮像素子の構造を示した概略平面図である。 図１２におけるＡ−Ａ矢視断面図である。 従来の固体撮像素子の撮像領域における暗電流量の分布状態を示す図である。

符号の説明

１ 固体撮像素子
２ 半導体基板
３ａ 光電変換素子形成画素領域
３ｂ 接地電位接続部形成画素領域
１０ 撮像領域
１１ 光電変換素子
１２ 読み出しゲート領域
１３ 垂直転送部
１４ 素子分離領域
１５ 接触部分
２０ 水平転送部
３０ 出力部
４０ 酸化膜
４１ 読み出し電極
４２ メタル配線
４４ 遮光膜
４５ 接続用メタル
４６ 開口部
５０ 接地電位接続部
９０ 撮像装置
９８ トランジスタ

Claims (7)

1. 撮像領域にマトリクス状に２次元配列された複数の光電変換素子と、
   前記光電変換素子に隣接して設けられ、前記光電変換素子から隣接素子への信号電荷の移動を防止する素子分離領域と、
   前記撮像領域の所定領域毎に前記光電変換素子に代えて設けられ、前記素子分離領域に接続された接地電位接続部と、
   前記所定領域毎に設けられた接地電位接続部の接地電位への接続を外部から制御するための外部端子と、を備えた固体撮像素子。
2. 前記接地電位接続部を前記外部端子に接続する接続配線を備えた請求項１に記載の固体撮像素子。
3. 前記接地電位接続部に接続された接続配線と、
   前記接続配線と接地電位との間に出力ノードを接続し、前記外部端子に入力ノードを接続したトランジスタと、を備えた請求項１に記載の固体撮像素子。
4. 前記光電変換素子の受光領域に光を入射するための開口部を設けた遮光膜を備え、
   前記遮光膜は、前記接地電位接続部上には前記開口部を設けずに前記接地電位接続部と接続して、当該遮光膜を前記接続配線とした請求項１から３の何れか一項に記載の固体撮像素子。
5. 前記接地電位接続部は、前記素子分離領域を延長して形成した延長領域と、当該延長領域上に設けた接続用メタルとを有し、
   前記接地電位接続部の接続用メタルに前記接続配線を接続した請求項４に記載の固体撮像素子。
6. 前記所定領域は、５０〜１００万の画素が形成された領域である請求項１から５の何れか一項に記載の固体撮像素子。
7. 固体撮像素子と、当該固体撮像素子から画像信号を出力させる制御部とを備え、
   前記固体撮像素子は、
   撮像領域にマトリクス状に２次元配列された複数の光電変換素子と、
   前記光電変換素子に隣接して設けられ、前記光電変換素子から隣接素子への信号電荷の移動を防止する素子分離領域と、
   前記撮像領域の所定領域毎に前記光電変換素子に代えて設けられ、前記素子分離領域に接続された接地電位接続部と、
   前記所定領域毎に設けられた接地電位接続部の接地電位への接続を制御部から制御するための外部端子と、を備え、
   前記制御部は、前記固体撮像素子の光電変換素子に信号電荷を蓄積させる際には前記外部端子を制御して前記接地電位接続部を接地電位に接続し、前記固体撮像素子の光電変換素子から信号電荷を読み出すときに前記接地電位接続部の接地電位との接続を開放する撮像装置。