JP2010117891A - 電子機器 - Google Patents

Abstract

【課題】適切にデフラグ処理を行う電子機器を提供すること。
【解決手段】電子機器１は、記憶媒体４０に対するデータ記録および記憶媒体４０からのデータ読み出しを行う記録／読み出し手段１５，１９と、記憶媒体４０に対するデフラグ処理を行うデフラグ実行手段１５と、外部機器との間で通信を行う通信手段１８と、記憶媒体４０に記録されているデータが通信手段１８を介して外部機器へ送信されたことに応じてデフラグ処理を行うようにデフラグ実行手段１５を制御する制御手段１５とを備える。
【選択図】図１

Description

本発明は、電子機器に関する。

データ記録装置において断片化（フラグ化）された記録領域を連続化する（デフラグ）処理が知られている（特許文献１）。デフラグ処理は多量のデータの書き込みおよび読み出しを行うことから処理時間および消費電力がかさむため、デフラグ処理の実行には制限が加えられている。従来技術の場合、２次電池によって動作する電子機器が充電開始を検出するとデフラグ処理を開始し、デフラグ処理中に充電中断を検出した場合はデフラグ処理を中断する。

特開２００１−１４７７８４号公報

従来技術によれば、充電中でないとデフラグ処理を行えないという問題があった。

（１）請求項１に記載の発明による電子機器は、記憶媒体に対するデータ記録および記憶媒体からのデータ読み出しを行う記録／読み出し手段と、記憶媒体に対するデフラグ処理を行うデフラグ実行手段と、外部機器との間で通信を行う通信手段と、記憶媒体に記録されているデータが通信手段を介して外部機器へ送信されたことに応じてデフラグ処理を行うようにデフラグ実行手段を制御する制御手段とを備えることを特徴とする。
（２）請求項４に記載の発明による電子機器は、記憶媒体に対するデータ記録および記憶媒体からのデータ読み出しを行う記録／読み出し手段と、記憶媒体に対するデフラグ処理を行うデフラグ実行手段と、電源としての電池が装填された場合に所定の予備動作を行う予備動作実行手段と、予備動作実行手段が予備動作を終了したことに応じてデフラグ処理を行うようにデフラグ実行手段を制御する制御手段とを備えることを特徴とする。
（３）請求項５に記載の発明による電子機器は、記憶媒体に対するデータ記録および記憶媒体からのデータ読み出しを行う記録／読み出し手段と、記憶媒体に対するデフラグ処理を行うデフラグ実行手段と、電源供給経路の遮断を指示する指示手段と、操作部材の操作が終了されてから所定時間が経過したことに応じてデフラグ処理を実行し、該デフラグ処理後に遮断を指示するようにデフラグ実行手段および指示手段を制御する制御手段とを備えることを特徴とする。

本発明によれば、適切にデフラグ処理を行う電子機器を提供できる。

以下、図面を参照して本発明を実施するための最良の形態について説明する。図１は、本発明の一実施の形態によるデジタルカメラ１のブロック図である。図１において、被写体像は撮影レンズ１０によって撮像素子１１の撮像面上に結像される。撮像素子１１は、ＣＣＤイメージセンサまたはＣＭＯＳイメージセンサなどによって構成される。撮像素子１１は、被写体像を光電変換してアナログ画像信号を生成する。

アナログ画像信号はＡＦＥ(Analog Front End)１１ａへ入力される。ＡＦＥ(Analog Front End)１１ａは相関二重サンプリングやゲイン調整などのアナログ処理を施す。アナログ処理後の画像信号は、Ａ／Ｄ変換回路によってデジタル画像データ(CCD-RAWデータ)に変換され、次いで画像処理回路１２に入力される。画像処理回路１２は、デジタル画像データに対して所定の画像処理（色補間処理、階調変換処理、輪郭強調処理、ホワイトバランス調整処理など）を施す。画像処理後の画像データは、JPEG回路１７によってJPEG圧縮処理されてＳＤＲＡＭ１６へ記録される。

ＣＰＵ１５は、JPEG圧縮コードをＳＤＲＡＭ１６から読み出し、所定の付属情報(メタデータ)と共に画像ファイル(JPEGファイル)としてメモリカード４０に記録することにより、撮影処理を完了する。メモリカード４０はデジタルカメラ１に対して着脱自在に構成される。ＣＰＵ１５は、メモリカードコントローラ１９を介してメモリカード４０に対するデータの記録、およびメモリカード４０に記録されているデータの読み出しを行う。

ＣＰＵ１５は、再生時においてメモリカード４０に記録されているJPEGコードを含む画像ファイル読み出し、JPEG回路１７によって伸長処理させ、さらに画像処理回路１２に解像度変換を行わせて表示装置（後述するＬＣＤパネル１４）のサイズに合った表示用の画像データに変換し、それをＳＤＲＡＭ１６へ記録させる。Displayコントローラ１３は、ＣＰＵ１５からの指示に応じてＳＤＲＡＭ１６から上述した表示用の画像データを読み出し、該画像データを適切な色順序とドット数からなるデータに変換し、それをデジタルカメラ１の背面に配設されているＬＣＤパネル１４に出力することにより、再生画像を表示する。

ＣＰＵ１５は、撮影時においてＬＣＤパネル１４をビューファインダーとして動作させる。デジタル画像データを画像処理回路１２によって直接表示用のデータに変換することにより、被写体のモニタ用画像（スルー画像）をＬＣＤパネル１４に表示する。

ＵＳＢコントローラ１８は、外部機器（たとえば、パーソナルコンピュータ）との間で所定の通信を行う。デジタルカメラ１は、ＵＳＢコントローラ１８を介して外部機器へ画像ファイルを転送する。画像ファイル転送として、画像ファイルの複製や画像ファイルの移動が可能である。

ＣＰＵ１５は、内蔵する不揮発性メモリ（不図示）に記憶するプログラムを実行することにより、デジタルカメラ１が行う動作を制御する。ＣＰＵ１５は、このプログラムに従って必要な演算を行ったり、所定のシーケンスで各ブロックを動作させることにより、カメラとしての機能を実現する。

操作部材２０は、不図示のレリーズボタンの押下操作に連動してオン／オフする半押しスイッチ、全押しスイッチ、メニュースイッチなどを含む。操作部材２０は、各操作に応じた操作信号をＣＰＵ１５へ送出する。

蓋開閉検出センサ２１は、バッテリー３０を装填する電池ボックス（不図示）およびメモリカード４０を装着するスロット（不図示）を覆う共通の開閉蓋の開閉状態を検出し、検出信号をＣＰＵ１５へ送出する。

ＤＣＤＣコンバータ２４は、入力される電圧を各ブロックで必要な所定の電圧へ変圧する。電源切換スイッチ２３は、デジタルカメラ１を商用電源によって動作させるかバッテリー３０によって動作させるかを切り換えるためのスイッチである。ＡＣアダプタ５０が接続されると、電源切換スイッチ２３が自動的にＡＣ側へ切り換えられ、ＡＣアダプタ５０によって商用電圧から変換されたＤＣ電圧がＤＣＤＣコンバータ２４へ供給される。ＡＣアダプタ５０が接続されていない通常の状態では、電源切換スイッチ２３が自動的にＤＣ側へ切り換えられており、バッテリー３０によるＤＣ電圧がＤＣＤＣコンバータ２４へ供給される。充電回路２２は、ＣＰＵ１５から指示が行われるとＡＣアダプタ５０によるＤＣ電圧でバッテリー３０を充電する。なお、ＡＣアダプタ５０は、後述するクレードル（図７）を介して接続される。

サブ電源２６は、バッテリー３０またはＡＣアダプタ５０によるＤＣ電圧が供給されると、後述する電源スイッチ２５の操作状態にかかわらずサブＣＰＵ２７へ所定電圧を供給する。サブＣＰＵ２７は、電源スイッチ２５の操作状態を監視するＣＰＵであり、サブ電源２６からＤＣ電圧が供給されることによって起動する。

電源スイッチ２５は、サブＣＰＵ２７へオン／オフ操作信号を送出する。サブＣＰＵ１２７は、オン操作信号が入力されるとＤＣＤＣコンバータ２４へ指示を送り、カメラ内各部へ電力供給を開始させる。サブＣＰＵ２７は、オフ操作信号が入力されるとＤＣＤＣコンバータ２４へ指示を送り、電力供給を終了させる。なお、ＣＰＵ１５に代わってサブＣＰＵ２７が充電回路２２に指示を行ってバッテリー３０を充電することもできる。その場合は、ＣＰＵ１５を含めたカメラの主要な電子回路（図１の上半分）の電源、すなわちＤＣＤＣコンバータ２４をオフしておくことができるので、充電中の電力消費が少ないというメリットが生まれる。

本実施形態は、上述したデジタルカメラ１が行うデフラグ処理に特徴を有するので、以下はデフラグ処理を中心に説明する。

はじめに、メモリカード４０に記録される画像データの管理について説明する。メモリカード４０に対するデータ記録は、通常、ＦＡＴファイルシステムによって管理される。図２（１）は、ＦＡＴファイルシステムの構造(レイアウト)を説明する図である。ＭＢＲ(Master Boot Record)、ＰＢＲ(Partition Boot Record)、ＦＡＴ、およびRoot Drirectory領域は、管理データ領域（ファイルシステム領域）である。ファイルシステム領域以降はクラスタと呼ばれるブロックの配列から成るユーザデータ領域である。画像データ等のユーザデータはクラスタ単位で記録され、記録されたデータはファイルとして管理される。なお、ＦＡＴ３２の場合はRoot Directory領域もユーザデータ領域に置かれる。

図２（２）は、ユーザデータ領域にファイル１〜ファイル４が記録された状態を例示する図である。各ファイルのデータ配置を示す情報、すなわち、各ファイルのデータが記録されているクラスタのMAP情報はＦＡＴに記憶される。

一方、Directory領域(RootやSub)には、記録されているファイルのファイル名、拡張子、属性、ファイルの先頭データが記録されているクラスタの番号等が記憶される。デジタルカメラ１では、図６に例示するように特定の名前のDirectory内に、特定のファイル名で画像データを記録するＤＣＦ規格(Design rule for Camera File system)が採用されている。

ところで、図２（２）に例示した記録状態からファイルの削除と追記とを繰り返すと、図２（３）、および図３（１）〜図３（３）に示すように未記録のデータ領域や、記録されたファイルの断片化が発生し、データの記録や読み出しに要する時間が長くなるという弊害を起こす。断片化は、デフラグと呼ばれる処理を実行することによって軽減または解消され、それに伴って上述した弊害も解消される。

たとえば、図２（３）に例示する記録状態によれば、未記録のデータ領域が断片化している。この断片化は、図４（１）および図４（２）に示す手順のデフラグ処理によって解消される。図４（１）によれば、ファイル２のデータを上方へ移動させている。図４（２）によれば、移動後のファイル２のデータと連続するようにファイル４のデータを移動させている。

また、図３（２）に例示する記録状態によれば、未記録領域とファイルの両方が断片化している。この断片化は、図５（１）〜図５（３）に示す手順のデフラグ処理によって解消される。図５（１）によれば、断片化されているファイル５のデータが連続するようにファイル５のデータ（一つ）を上方へ移動させている。図５（２）によれば、移動後のファイル５のデータと連続するように、断片化されているファイル６のデータを移動させている。図５（３）によれば、移動後のファイル６のデータと連続するように、ファイル４のデータを移動させている。

デフラグ処理とは、クラスタ単位で行われるデータの再配置(データの移動)のことをいう。データの再配置（移動）によってクラスタが変わるので、ＦＡＴ情報の変更が必要である。図２（３）に例示した記録状態より図３（２）に例示した記録状態の方が断片化が複雑であるので、デフラグ処理時間は図３（２）に対する処理時間の方が長くなる。

図３（２）に例示した記録状態よりも複雑な断片化も存在する。このように断片化が複雑になるほど断片化の解消に必要なデフラグ処理の時間も長くなる。デジタルカメラ１のように電池駆動する電子機器においてデフラグ処理を実行させようとする場合、電池の消耗を防ぐためこまめに電源スイッチがオフ操作されるため、デフラグ処理時間を確保させることが困難である。

しかしながら、デフラグ処理は断片化を完全に解消しないまでも、その断片化状態を簡単にするだけで、データの記録や読み出しに要する時間を抑えることができる点において効果がある。そこで、本実施形態では、以下の６つの態様によりデフラグ処理をこまめに行う。

＜態様１＞
ＣＰＵ１５は、メモリカード４０に記録されている画像ファイルをＵＳＢコントローラ１８を介して外部機器へ転送した後にデフラグ処理を行う。デジタルカメラ１と外部機器とを接続した状態で新たな撮影等を行う可能性は低いので、デフラグ処理の時間を確保し易い。加えて、メモリカード４０に記録されている画像ファイル数が転送（移動の場合）によって減少するので、デフラグ処理の実行タイミングとして好適である。

図７は、デジタルカメラ１と外部機器との接続例を説明する図である。図７において、デジタルカメラ１はクレードル２の上に載置される。クレードル２上に載置されたデジタルカメラ１は、クレードル２を介してＡＣアダプタ５０との接続、パーソナルコンピュータ（ＰＣ）６０との接続、およびＴＶモニタ７０との接続が可能に構成されている。

図８は、態様１の場合にＣＰＵ１５が実行する処理の流れを説明する図である。ＣＰＵ１５は、画像ファイルの転送開始が指示されると図８による処理を起動する。図８のステップＳ８１において、ＣＰＵ１５は、ＵＳＢコントローラ１８を介してパーソナルコンピュータ６０との間で通信接続してステップＳ８２へ進む。ステップＳ８２において、ＣＰＵ１５は、あらかじめ選択されているメモリカード４０内の画像ファイルをＵＳＢコントローラ１８を介してパーソナルコンピュータ６０へ移動・保存させてステップＳ８３へ進む。

ステップＳ８３において、ＣＰＵ１５は、選択されている画像ファイルの全てをパーソナルコンピュータ６０へ移動完了したか否かを判定する。ＣＰＵ１５は、移動完了した場合にステップＳ８３を肯定判定してステップＳ８４へ進む。ＣＰＵ１５は、移動完了していない場合にはステップＳ８３を否定判定してステップＳ８２へ戻る。ステップＳ８４において、ＣＰＵ１５は、デフラグ処理を実行して図８による処理を終了する。なお、ファイル転送として移動を例に説明したが、ファイルの複製についても同様である。

＜態様２＞
ＣＰＵ１５は、メモリカード４０に記録されている画像ファイルをＵＳＢコントローラ１８を介して外部機器へ転送する場合、その通信プロトコルがＰＴＰ(Picture Transfer Protocol)、およびＭＴＰ(Media Transfer Protocol)である場合に、画像ファイルを転送した後にメモリカード４０に対するデフラグ処理を行う。

ＣＰＵ１５は、デジタルカメラ１がマスストレージ(Mass Storage)デバイスとしてパーソナルコンピュータ６０とＵＳＢ接続された場合には、画像ファイルがパーソナルコンピュータ６０へ移動・保存を終了した後でもデフラグ処理を行わない。マスストレージの場合は、メモリカード４０のＦＡＴ情報がパーソナルコンピュータ６０側に読み取られるので、転送終了後にデジタルカメラ１側でＦＡＴ情報の変更を伴うデフラグ処理を行うと、デジタルカメラ１とパーソナルコンピュータ６０との間でそれぞれのＦＡＴ情報が食い違ってしまうからである。

これに対し、通信プロトコルがＰＴＰ(Picture Transfer Protocol)、およびＭＴＰ(Media Transfer Protocol)の場合には、パーソナルコンピュータ６０側からファイル名(オブジェクト名)だけが認識されるので、転送終了後にデジタルカメラ１側でＦＡＴ情報の変更を伴うデフラグ処理を行ったとしても、デジタルカメラ１とパーソナルコンピュータ６０との間でＦＡＴ情報の食い違いが問題となることがない。

＜態様３＞
ＣＰＵ１５は、メモリカード４０に記録されている画像ファイルを無線通信インターフェースを介して外部機器へ無線転送する場合、画像ファイルを転送した後にメモリカード４０に対するデフラグ処理を行う。たとえば、ＵＳＢ接続可能な無線ＬＡＮモジュールをデジタルカメラ１と接続し、この無線ＬＡＮモジュールから公衆の無線ＬＡＮアクセスポイントを経由して、インターネット上の所定の画像サーバーへ画像ファイルをアップロードする。

なお、無線ＬＡＮを用いた無線転送の代わりに、赤外線通信による無線転送でも構わない。デジタルカメラ１と外部機器との間で無線接続した状態では、メモリカード４０に記録されている画像ファイル数が無線転送（移動の場合）によって減少するので、デフラグ処理の実行タイミングとして好適である。

＜態様４＞
デジタルカメラ１は、バッテリー３０がデジタルカメラ１に装填されると自動的にバックグラウンド処理を実行し、該バックグラウンド処理後にデフラグ処理を行う。バックグラウンド処理は、電源スイッチ２５がオン操作された後の撮影動作を速やかに行うために、電源スイッチ２５がオフ状態のうちに、あらかじめカメラ内部に所定の設定を行っておくための処理である。

バックグラウンド処理は電源スイッチ２５のオフ状態において行うので、バックグラウンド処理後も電源スイッチ２５のオフ状態が維持されている場合は、デフラグ処理の実行タイミングとして好適である。

図９は、態様４の場合においてデジタルカメラ１が実行する処理の流れを説明する図である。ステップＳ９１において、バッテリー３０が装填されることによってサブ電源２６へＤＣ電圧が供給されると、該サブ電源２６がサブＣＰＵ２７へ所定電圧の供給を開始し、サブＣＰＵ２７が起動する。ステップＳ９２において、サブＣＰＵ２７はＤＣＤＣコンバータ２４へ指示を送り、ＣＰＵ１５およびその他必要な部分（たとえば、ＳＤＲＡＭ１６、メモリカードコントローラ１９など）に対する電力供給を開始させる。

ステップＳ９３において、ＣＰＵ１５は、所定の内部処理（バックグラウンド処理）を開始してステップＳ９４へ進む。ステップＳ９４において、ＣＰＵ１５は、バックグラウンド処理が終了したか否かを判定する。ＣＰＵ１５は、バックグラウンド処理を終了した場合にステップＳ９４を肯定判定してステップＳ９５へ進む。ＣＰＵ１５は、バックグラウンド処理を終了していない場合にはステップＳ９４を否定判定し、ステップＳ９３へ戻る。

ステップＳ９５において、ＣＰＵ１５は、デフラグ処理を実行してステップＳ９６へ進む。ステップＳ９６において、サブＣＰＵ２７はＤＣＤＣコンバータ２４へ指示を送り、デフラグ処理のためにステップＳ９２において開始した電力供給を終了させて、図９による処理を終了する。以上の図９によるバックグラウンド処理およびデフラグ処理は、電源スイッチ２５がオフのうちに行われる。なお、サブＣＰＵ２７がＤＣＤＣコンバータ２４に対して上述した電力の供給を停止する場合は、不図示の通信路（たとえばシリアル通信）を介してＣＰＵ１５と通信を行い、電力の供給を終了してよいことを確認した上で行う。

＜態様５＞
ＣＰＵ１５は、デジタルカメラ１が省電力動作へ移行する際にデフラグ処理を行い、該デフラグ処理後に省電力動作へ移行する。省電力動作は、操作部材２０が最後に操作されてから所定の時間が経過するとカメラ動作を停止し、自動的にＤＣＤＣコンバータ２４によるカメラ内各部への電力供給を終了させて待機状態になる動作をいう。省電力動作はユーザによる操作が行われない状態において行うので、デフラグ処理の実行タイミングとして好適である。

図１０は、態様５の場合にＣＰＵ１５が実行する処理の流れを説明する図である。ＣＰＵ１５は、操作部材２０から操作信号が入力されると図１０による処理を起動する。図１０のステップＳ１０１において、ＣＰＵ１５は、ユーザ操作が行われたか否かを判定する。ＣＰＵ１５は、操作部材２０から操作信号が入力された場合にステップＳ１０１を肯定判定してステップＳ１０５へ進む。ＣＰＵ１５は、操作部材２０から操作信号が入力されない場合にはステップＳ１０１を否定判定し、ステップＳ１０２へ進む。

ステップＳ１０５へ進んだＣＰＵ１５は、操作信号に応じた所定の処理を実行してステップＳ１０１へ戻る。一方、ステップＳ１０２へ進んだＣＰＵ１５は、所定時間が経過したか否かを判定する。ＣＰＵ１５は、所定時間（たとえば５秒）が経過した場合にステップＳ１０２を肯定判定してステップＳ１０３へ進み、所定時間が経過していない場合にはステップＳ１０２を否定判定してステップＳ１０１へ戻る。

ステップＳ１０３において、ＣＰＵ１５は、デフラグ処理を実行してステップＳ１０４へ進む。ステップＳ１０４において、ＣＰＵ１５は、不図示の通信路を介してサブＣＰＵ２７に対して電源オフの指示を出し、サブＣＰＵ２７はそれを受けてＤＣＤＣコンバータ２４へ電源供給の終了を指示して図１０による処理を終了する。

＜態様６＞
上記態様５によるデフラグ処理を実行するか否かについて、ユーザ操作によって選択可能に構成してもよい。デフラグ処理を実行する／実行しないの設定は、あらかじめメニュースイッチによるメニュー操作によって設定され、設定内容がＣＰＵ１５内の不揮発性メモリ（不図示）内に記憶させておく。

「デフラグ処理を実行する」設定が行われた場合のＣＰＵ１５は、図１０のステップＳ１０２を肯定判定した場合にステップＳ１０３へ進んでデフラグ処理を実行する。一方、「デフラグ処理を実行しない」設定が行われた場合のＣＰＵ１５は、図１０のステップＳ１０２を肯定判定した場合にステップＳ１０３をスキップしてステップＳ１０４へ進む。このように、バッテリー３０を消耗させたくない場合には省電力動作へ移行する際にデフラグ処理を行わないようにすることで、デフラグ処理をすることによるバッテリー３０の消耗を抑えることもできる。

＜態様７＞
ＣＰＵ１５は、デフラグ処理時間が所定時間に達した場合に実行中のデフラグ処理を停止させる。図１１は、態様７の場合にＣＰＵ１５が実行する処理の流れを説明する図である。ＣＰＵ１５は、態様１〜態様６のいずれかにおいてデフラグ処理を開始すると図１１による処理を起動する。

図１１のステップＳ１１１において、ＣＰＵ１５は、デフラグ処理を開始してステップＳ１１２へ進む。ステップＳ１１２において、ＣＰＵ１５は、所定時間が経過したか否かを判定する。ＣＰＵ１５は、所定時間（たとえば１０分）が経過した場合にステップＳ１１２を肯定判定してステップＳ１１３へ進み、所定時間が経過していない場合にはステップＳ１１２を否定判定してステップＳ１１４へ進む。

ステップＳ１１３において、ＣＰＵ１５は、デフラグ処理を停止して図１１による処理を終了する。ステップＳ１１４において、ＣＰＵ１５はデフラグ処理が終了したか否かを判定する。ＣＰＵ１５は、上記断片化を消滅させてデフラグ処理が終了している場合にステップＳ１１４を肯定判定して図１１による処理を終了する。ＣＰＵ１５は、上記断片化が存在してデフラグ処理を実行している場合にはステップＳ１１４を否定判定し、ステップＳ１１１へ戻る。

態様７によれば、ユーザが知らないうちに長時間のデフラグ処理が行われることによるバッテリー３０の消耗を抑えることができる。

＜態様８＞
ＣＰＵ１５は、デフラグ処理中にユーザ操作が行われた場合に実行中のデフラグ処理を停止させる。図１２は、態様８の場合にＣＰＵ１５が実行する処理の流れを説明する図である。ＣＰＵ１５は、たとえば、態様５（図１０）においてデフラグ処理を開始すると図１２による処理を起動する。

図１２のステップＳ１２１において、ＣＰＵ１５は、デフラグ処理を開始してステップＳ１２２へ進む。ステップＳ１２２において、ＣＰＵ１５は、ユーザ操作が行われたか否かを判定する。ＣＰＵ１５は、操作部材２０から操作信号が入力された場合にステップＳ１２２を肯定判定してステップＳ１２３へ進み、操作部材２０から操作信号が入力されていない場合にはステップＳ１２２を否定判定してステップＳ１２５へ進む。

ステップＳ１２３において、ＣＰＵ１５は、デフラグ処理を停止してステップＳ１２４へ進む。ステップＳ１２４において、ＣＰＵ１５は、操作信号に応じた所定の処理を実行して図１２による処理を終了し、ステップＳ１０１（図１０）へ戻る。

ステップＳ１２５において、ＣＰＵ１５はデフラグ処理が終了したか否かを判定する。ＣＰＵ１５は、上記断片化を消滅させてデフラグ処理が終了している場合にステップＳ１２５を肯定判定して図１２による処理を終了する。ＣＰＵ１５は、上記断片化が存在してデフラグ処理を実行している場合にはステップＳ１２５を否定判定し、ステップＳ１２１へ戻る。

態様８によれば、デジタルカメラ１がデフラグ処理を実行中にユーザが操作部材２０を操作した場合、デフラグ処理に代えてユーザ操作に応じた処理へ進むので、操作に対する応答性のよいデジタルカメラ１を提供できる。

＜態様９＞
ＣＰＵ１５は、バッテリー３０の残量が所定レベル以下の場合に、実行中のデフラグ処理を停止させる。図１３は、態様９の場合にＣＰＵ１５が実行する処理の流れを説明する図である。ＣＰＵ１５は、態様１〜態様８のいずれかにおいてデフラグ処理を開始すると図１３による処理を起動する。

図１３のステップＳ１３１において、ＣＰＵ１５はバッテリー３０の電力レベル（電池レベル）を判定する。上述したように、ＣＰＵ１５内の電圧検出部へはＤＣＤＣコンバータ２４を経由せずにバッテリー３０からの電圧が印加されるように構成されている。ＣＰＵ１５は、電圧検出部が有するＡ／Ｄ変換器（不図示）によって検出された電圧値に基づいて電力レベルを判定する。ＣＰＵ１５は、所定の電力レベルより高い残量を判定した場合にステップＳ１３２へ進む。ＣＰＵ１５は、所定の電力レベルより低い残量を判定した場合にステップＳ１３４へ進む。ステップＳ１３４において、ＣＰＵ１５は、デフラグ処理を停止して図１３による処理を終了する。なお、デフラグ処理を開始する前の場合には、そのまま図１３による処理を終了する。

ステップＳ１３２において、ＣＰＵ１５は、デフラグ処理を開始してステップＳ１３３へ進む。ステップＳ１３３において、ＣＰＵ１５はデフラグ処理が終了したか否かを判定する。ＣＰＵ１５は、上記断片化を消滅させてデフラグ処理が終了している場合にステップＳ１３３を肯定判定して図１３による処理を終了する。ＣＰＵ１５は、上記断片化が存在してデフラグ処理を実行している場合にはステップＳ１３３を否定判定し、ステップＳ１３１へ戻る。

態様９によれば、デフラグ処理中にバッテリー３０の残量が不足し、メモリカード４０に記録されていたデータが破壊(消失)されるのを防ぐことができる。

＜態様１０＞
ＣＰＵ１５は、電池ボックス（不図示）およびメモリカード４０を装着するスロット（不図示）を覆う共通の開閉蓋が開かれた場合に、実行中のデフラグ処理を停止させる。図１４は、態様１０の場合にＣＰＵ１５が実行する処理の流れを説明する図である。ＣＰＵ１５は、態様１〜態様９のいずれかにおいてデフラグ処理を開始すると図１４による処理を起動する。

図１４のステップＳ１４１において、ＣＰＵ１５は、バッテリー３０を装填する電池ボックス（不図示）およびメモリカード４０を装着するスロット（不図示）を覆う共通の開閉蓋の開閉状態を判定する。ＣＰＵ１５は、開状態を判定した場合にステップＳ１４４へ進む。ＣＰＵ１５は、閉状態を判定した場合にステップＳ１４２へ進む。ステップＳ１４４において、ＣＰＵ１５は、デフラグ処理を停止して図１４による処理を終了する。なお、デフラグ処理を開始する前の場合には、そのまま図１４による処理を終了する。

ステップＳ１４２において、ＣＰＵ１５は、デフラグ処理を開始してステップＳ１４３へ進む。ステップＳ１４３において、ＣＰＵ１５はデフラグ処理が終了したか否かを判定する。ＣＰＵ１５は、上記断片化を消滅させてデフラグ処理が終了している場合にステップＳ１４３を肯定判定して図１４による処理を終了する。ＣＰＵ１５は、上記断片化が存在してデフラグ処理を実行している場合にはステップＳ１４３を否定判定し、ステップＳ１４１へ戻る。

態様１０によれば、デフラグ処理中にバッテリー３０またはメモリカード４０が取り出されることにより、メモリカード４０に記録されていたデータが破壊(消失)されるのを防ぐことができる。

＜態様１１＞
なお、電池ボックス（不図示）を覆う開閉蓋とメモリカード４０を装着するスロット（不図示）を覆う開閉蓋とが別々に設けられている場合には、両開閉蓋のうち少なくとも一方が開かれた場合に実行中のデフラグ処理を停止させるように構成すればよい。

＜態様１２＞
ＣＰＵ１５は、デジタルカメラ１にバッテリー３０が装填されており、かつ、ＡＣアダプタ５０から外部電力の供給を受けている場合にもデフラグ処理を行う。バッテリー３０が装填されている場合に限る理由は、デフラグ処理中に外部からの電力供給が突然停止され、メモリカード４０に記録されていたデータが破壊(消失)されるのを防ぐためである。

図７に例示した接続例の場合は、デジタルカメラ１と他の機器との接続がワンタッチで済む上に、ＡＣアダプタ５０から電力供給を受けながらメモリカード４０に記録された画像ファイルをパーソナルコンピュータ６０へ移動(保存)することができる。さらに、移動（保存）後はＡＣアダプタ５０から電力供給を受けながらメモリカード４０に対するデフラグ処理を行えるというメリットがある。これによって、より安全、かつ長時間にわたってデフラグ処理を実行し得ると共に、バッテリー３０の消耗を防ぐこともできる。

デフラグ処理中にデジタルカメラ１が突然クレードル２から外されても、バッテリー３０が充電されていれば、バッテリー３０からの電力供給を受けてデフラグを継続する。態様９によってバッテリー３０の残量が所定レベル以上の場合にデフラグ処理を開始する構成にすれば、デジタルカメラ１が突然クレードル２から外されたとしても、メモリカード４０に記録されたデータを安全に保持することができる。

＜態様１３＞
ＣＰＵ１５は、操作部材２０を構成するデフラグスイッチから操作信号を受けた場合にもデフラグ処理を開始する。ＣＰＵ１５は、上記断片化を消滅させてデフラグ処理が終了する前に、再びデフラグスイッチから操作信号を受けた場合には、実行中のデフラグ処理を停止する。なお、デフラグスイッチによる操作の代わりに、メニュースイッチによるメニュー操作によってデフラグ処理の開始、およびデフラグ処理の停止をするように構成しても構わない。

以上説明した実施形態によれば、以下の作用効果が得られる。
（１）デジタルカメラ１のＣＰＵ１５は、メモリカード４０に記録されているデータがメモリカードコントローラ１９を介して外部機器へ送信されたことに応じてデフラグ処理を行うように制御するので、適切なタイミングでデフラグ処理を行うことができる。

（２）ＣＰＵ１５は、ＵＳＢコントローラ１８を介する通信の通信プロトコルがＰＴＰ(Picture Transfer Protocol)およびＭＴＰ(Media Transfer Protocol)である場合にデフラグ処理を行うように制御するので、デジタルカメラ１側でＦＡＴ情報の変更を伴うデフラグ処理を行っても、デジタルカメラ１と外部機器との間でＦＡＴ情報の相違が問題とならない。

（３）デジタルカメラ１のＣＰＵ１５は、電源としてのバッテリー３０が装填された場合に行われる所定の予備動作を終了したことに応じてデフラグ処理を行うように制御するので、適切なタイミングでデフラグ処理を行うことができる。

（４）デジタルカメラ１のＣＰＵ１５は、操作部材２０の操作が終了されてから所定時間が経過したことに応じてデフラグ処理を実行し、該デフラグ処理後に電源オフ処理を指示するように制御するので、電源オフ処理前の適切なタイミングでデフラグ処理を行うことができる。

（５）デフラグ処理を行う設定がなされている場合にのみデフラグ処理を実行させるようにしたので、ユーザの意に反してデフラグ処理が行われることによるバッテリー３０の消耗を抑えることができる。

（６）デフラグ処理の実行時間が所定の制限時間に達した場合にデフラグ処理を停止させるようにしたので、ユーザが知らないうちに長時間のデフラグ処理が行われることによるバッテリー３０の消耗を抑えることができる。

（７）バッテリー３０の残存情報が所定の判定閾値を下回る場合はデフラグ処理を停止させたり、デフラグ処理を開始させないように制御するので、デフラグ処理中にバッテリー３０の残量が不足し、メモリカード４０に記録されていたデータが破壊(消失)されるのを防ぐことができる。

（８）デフラグ処理を実行中に操作指示が受け付けられた場合は、デフラグ処理を停止させてから操作指示に基づく処理を行うように制御するので、操作に対する応答性のよいデジタルカメラ１を提供できる。

（９）メモリカード４０のスロットを覆う蓋の開状態が検出された場合はデフラグ処理を停止させたり、デフラグ処理を開始させないように制御するので、デフラグ処理中にメモリカード４０が抜かれ、メモリカード４０に記録されていたデータが破壊(消失)されるのを防ぐことができる。

（１０）バッテリー３０を覆う蓋の開状態が検出された場合はデフラグ処理を停止させたり、デフラグ処理を開始させないように制御するので、デフラグ処理中にバッテリー３０が抜かれ、メモリカード４０に記録されていたデータが破壊(消失)されるのを防ぐことができる。

（１１）デフラグスイッチ２０からの操作信号に応じてデフラグ処理を開始させるようにしたので、ユーザが意図するタイミングでデフラグ処理を行うことができる。

（変形例１）
デジタルカメラ１を例にあげて説明したが、メモリカード４０を装着したり、ハードディスク装置を装着、内蔵あるいは接続可能に構成される電子機器であれば、本発明を適用することができる。

（変形例２）
上述した態様１〜態様１３は、任意の態様のものを適宜組み合わせた構成としても構わない。

以上の説明はあくまで一例であり、上記の実施形態の構成に何ら限定されるものではない。

本発明の一実施の形態によるデジタルカメラのブロック図である。 (1)はＦＡＴファイルシステムの構造を説明する図、(2),(3)はそれぞれユーザデータ領域の記録状態を例示する図である。 (1),(2),(3)はそれぞれユーザデータ領域の記録状態を例示する図である。 (1),(2)はそれぞれユーザデータ領域の記録状態を例示する図である。 (1),(2),(3)はそれぞれユーザデータ領域の記録状態を例示する図である。 Directory名およびファイル名を説明する図である。 デジタルカメラと外部機器との接続例を説明する図である 態様１の場合にＣＰＵが実行する処理の流れを説明するフローチャートである。 態様４の場合にＣＰＵが実行する処理の流れを説明するフローチャートである。 態様５の場合にＣＰＵが実行する処理の流れを説明するフローチャートである。 態様７の場合にＣＰＵが実行する処理の流れを説明するフローチャートである。 態様８の場合にＣＰＵが実行する処理の流れを説明するフローチャートである。 態様９の場合にＣＰＵが実行する処理の流れを説明するフローチャートである。 態様１０の場合にＣＰＵが実行する処理の流れを説明するフローチャートである。

符号の説明

１…デジタルカメラ
２…クレードル
１５…ＣＰＵ
１８…ＵＳＢコントローラ
１９…メモリカードコントローラ
２０…操作部材
２１…蓋開閉検出センサ
２４…ＤＣＤＣコンバータ
２６…サブ電源
２７…サブＣＰＵ
３０…バッテリー
４０…メモリカード
５０…ＡＣアダプタ
６０…パーソナルコンピュータ

Claims (14)

1. 記憶媒体に対するデータ記録および前記記憶媒体からのデータ読み出しを行う記録／読み出し手段と、
   前記記憶媒体に対するデフラグ処理を行うデフラグ実行手段と、
   外部機器との間で通信を行う通信手段と、
   前記記憶媒体に記録されているデータが前記通信手段を介して前記外部機器へ送信されたことに応じて前記デフラグ処理を行うように前記デフラグ実行手段を制御する制御手段とを備えることを特徴とする電子機器。
2. 請求項１に記載の電子機器において、
   前記制御手段は、前記通信手段による通信プロトコルがＰＴＰ(Picture Transfer Protocol)およびＭＴＰ(Media Transfer Protocol)である場合に前記デフラグ処理を行うように前記デフラグ実行手段を制御することを特徴とする電子機器。
3. 請求項１に記載の電子機器において、
   前記通信手段は、無線通信を行うことを特徴とする電子機器。
4. 記憶媒体に対するデータ記録および前記記憶媒体からのデータ読み出しを行う記録／読み出し手段と、
   前記記憶媒体に対するデフラグ処理を行うデフラグ実行手段と、
   電源としての電池が装填された場合に所定の予備動作を行う予備動作実行手段と、
   前記予備動作実行手段が前記予備動作を終了したことに応じて前記デフラグ処理を行うように前記デフラグ実行手段を制御する制御手段とを備えることを特徴とする電子機器。
5. 記憶媒体に対するデータ記録および前記記憶媒体からのデータ読み出しを行う記録／読み出し手段と、
   前記記憶媒体に対するデフラグ処理を行うデフラグ実行手段と、
   電源供給経路の遮断を指示する指示手段と、
   操作部材の操作が終了されてから所定時間が経過したことに応じて前記デフラグ処理を実行し、該デフラグ処理後に前記遮断を指示するように前記デフラグ実行手段および前記指示手段を制御する制御手段とを備えることを特徴とする電子機器。
6. 請求項５に記載の電子機器において、
   設定操作部材をさらに備え、
   前記制御手段は、前記設定操作部材によって前記デフラグ処理を行う設定がなされている場合にのみ前記デフラグ実行手段に前記デフラグ処理を実行させることを特徴とする電子機器。
7. 請求項１〜６のいずれか一項に記載の電子機器において、
   前記制御手段は、前記デフラグ処理の実行時間が所定の制限時間に達した場合に前記デフラグ実行手段にデフラグ処理を終了させることを特徴とする電子機器。
8. 請求項１〜７のいずれか一項に記載の電子機器において、
   電源とする電池の残存情報を取得する情報取得手段をさらに備え、
   前記制御手段は、前記デフラグ実行手段が前記デフラグ処理を実行中に取得された前記残存情報が所定の判定閾値を下回る場合は前記デフラグ実行手段に該デフラグ処理を終了させ、前記デフラグ実行手段が前記デフラグ処理を非実行中に取得された前記残存情報が前記所定の判定閾値を下回る場合は前記デフラグ実行手段にデフラグ処理を開始させないように制御することを特徴とする電子機器。
9. 請求項１〜８のいずれか一項に記載の電子機器において、
   操作指示を受け付ける操作部材をさらに備え、
   前記制御手段は、前記デフラグ実行手段が前記デフラグ処理を実行中に前記操作指示が受け付けられた場合は、前記デフラグ実行手段に該デフラグ処理を終了させてから前記操作指示に基づく処理を行うことを特徴とする電子機器。
10. 請求項１〜９のいずれか一項に記載の電子機器において、
    前記記憶媒体を装着するための装着口を開閉する開閉部材と、
    前記開閉部材の開閉状態を検出する検出手段とをさらに備え、
    前記制御手段は、前記デフラグ実行手段が前記デフラグ処理を実行中に前記開閉部材の開状態が検出された場合は前記デフラグ実行手段に該デフラグ処理を終了させ、前記デフラグ実行手段が前記デフラグ処理を非実行中に前記開状態が検出された場合は前記デフラグ実行手段にデフラグ処理を開始させないように制御することを特徴とする電子機器。
11. 請求項１〜１０のいずれか一項に記載の電子機器において、
    電池の装着口を開閉する第２開閉部材と、
    前記第２開閉部材の開閉状態を検出する第２検出手段とをさらに備え、
    前記制御手段は、前記デフラグ実行手段が前記デフラグ処理を実行中に前記第２開閉部材の開状態が検出された場合は前記デフラグ実行手段に該デフラグ処理を終了させ、前記デフラグ実行手段が前記デフラグ処理を非実行中に前記第２開閉部材の開状態が検出された場合は前記デフラグ実行手段にデフラグ処理を開始させないように制御することを特徴とする電子機器。
12. 請求項１〜１１のいずれか一項に記載の電子機器において、
    外部の電力供給機器から電力供給を受ける受電部をさらに備え、
    前記制御手段は、前記受電部を介して供給される電力によって動作中に前記デフラグ実行手段に前記デフラグ処理を実行させることを特徴とする電子機器。
13. 請求項１〜１２のいずれか一項に記載の電子機器において、
    該電子機器は撮像手段をさらに備えるカメラであって、
    前記記録／読み出し手段は、前記撮像手段によって取得された画像データを前記記録媒体に記録することを特徴とする電子機器。
14. 請求項１〜１３のいずれか一項に記載の電子機器において、
    デフラグ開始指示を受け付ける操作部材をさらに備え、
    前記制御手段は、前記デフラグ実行手段が前記デフラグ処理を非実行中に前記デフラグ開始指示が受け付けられた場合は、前記デフラグ実行手段に前記デフラグ処理を開始させることを特徴とする電子機器。

Images