JP2010117468A - Display element - Google Patents

Display element Download PDF

Info

Publication number
JP2010117468A
JP2010117468A JP2008289622A JP2008289622A JP2010117468A JP 2010117468 A JP2010117468 A JP 2010117468A JP 2008289622 A JP2008289622 A JP 2008289622A JP 2008289622 A JP2008289622 A JP 2008289622A JP 2010117468 A JP2010117468 A JP 2010117468A
Authority
JP
Japan
Prior art keywords
electrode
layer
display
pixel
display element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008289622A
Other languages
Japanese (ja)
Inventor
Akira Matsuoka
顕 松岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Konica Minolta Inc
Original Assignee
Konica Minolta Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Konica Minolta Inc filed Critical Konica Minolta Inc
Priority to JP2008289622A priority Critical patent/JP2010117468A/en
Publication of JP2010117468A publication Critical patent/JP2010117468A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a display element having good display quality of high contrast and reflectivity without forming a fine contact hole in an insulation protective layer. <P>SOLUTION: This display element is formed of a pixel having a pixel electrode, a transistor, and a reflective layer, and the reflective layer is formed in an electrically floating state at a position facing the pixel electrode on the insulation protective layer. Thus, the display element having the good display quality of high contrast and reflectivity is provided without forming the fine contact hole in the insulation protective layer. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、表示素子に関し、特に電気的に浮遊した状態で形成された反射層を有する表示素子に関する。   The present invention relates to a display element, and more particularly to a display element having a reflective layer formed in an electrically floating state.

携帯電話や電子ブック等の省電力が望まれる機器の表示素子として、反射層を備えた反射型ディスプレイがある。反射型ディスプレイは、表示のためのバックライトを必要としないので、消費電力が少なく、電池による駆動であっても長時間の動作が可能である。反射型ディスプレイは、例えば1枚偏光板式TN(Twisted Nematic)液晶表示素子(以下、LCDと言う)が実用化されている。   As a display element of a device in which power saving is desired such as a cellular phone or an electronic book, there is a reflective display provided with a reflective layer. Since the reflective display does not require a backlight for display, it consumes less power and can operate for a long time even when driven by a battery. As the reflective display, for example, a single polarizing plate type TN (Twisted Nematic) liquid crystal display element (hereinafter referred to as LCD) has been put into practical use.

一方、高コストなフォトリソグラフィや真空プロセスを用いず、塗布法や印刷法による有機薄膜トランジスタ(以下、TFTと言う)アレイを作製する方法に関する研究開発が、近年活発に行われている。配線、半導体、電極等の部材をインキ化し、安価で高速な印刷プロセスで微細な有機TFTアレイを製造することができれば、大幅なコストダウンとスループットの向上が期待できる。   On the other hand, research and development related to a method for producing an organic thin film transistor (hereinafter referred to as TFT) array by a coating method or a printing method without using high-cost photolithography or a vacuum process has been actively conducted in recent years. If members such as wiring, semiconductors and electrodes can be made into ink and a fine organic TFT array can be manufactured by an inexpensive and high-speed printing process, significant cost reduction and improvement in throughput can be expected.

印刷用のインキ材料としては、固形材料を溶媒に溶かした溶液や微粒子の分散液、およびそれらの混合物等が用いられる。半導体や電極は10nmから200nm程度の厚さの薄膜でも機能するため、インクジェット法、フレキソ印刷法、マイクロコンタクトプリント法、反転オフセット印刷法等の手法を用いて印刷できることが報告されている。   As the ink material for printing, a solution obtained by dissolving a solid material in a solvent, a dispersion of fine particles, a mixture thereof, or the like is used. It has been reported that semiconductors and electrodes function even with thin films having a thickness of about 10 nm to 200 nm and can be printed using techniques such as an ink jet method, a flexographic printing method, a microcontact printing method, and a reverse offset printing method.

特に、マイクロコンタクトプリント法は、1μm以下の解像度で電極や半導体を印刷できる技術として注目を集めている(非特許文献1参照)。   In particular, the microcontact printing method is attracting attention as a technique that can print electrodes and semiconductors with a resolution of 1 μm or less (see Non-Patent Document 1).

印刷に適した半導体材料としては、溶剤への可溶性がある有機半導体が有望である。しかし、有機半導体は、大気中の酸素や水分、光等によって劣化しやすいので、有機半導体を覆うように遮光性の絶縁保護層を成膜することが必要となる。絶縁保護層は、ガスバリア性や遮光性の機能を満たすために、望ましくは500nm以上、さらに望ましくは1000nm以上の厚膜として形成される。   As a semiconductor material suitable for printing, an organic semiconductor having solubility in a solvent is promising. However, since an organic semiconductor is easily deteriorated by oxygen, moisture, light, etc. in the atmosphere, it is necessary to form a light-shielding insulating protective layer so as to cover the organic semiconductor. The insulating protective layer is preferably formed as a thick film having a thickness of 500 nm or more, more preferably 1000 nm or more in order to satisfy the functions of gas barrier properties and light shielding properties.

通常、上述した反射層を備えた反射型ディスプレイでは、例えば特許文献1に開示されたように、TFTと反射層とは絶縁保護層に設けられたコンタクトホールを介して電気的に接続された状態で作製される。これを、図6に示す。図6は、従来の反射型ディスプレイの構成を示す断面図である。図から分かるように、TFT111のドレイン電極115と反射層125とは、絶縁保護層117に設けられたスルーホール131を介して接続されている。反射層125とコモン電極107との間に電圧を印加することで、液晶等の表示層105に電圧が印加されて表示が行われる。
特開2006−86502号公報 (独)産業技術総合研究所、プレスリリース、2008年6月9日、フレキシブル基板へ有機薄膜トランジスタアレイを印刷(http://www.aist.go.jp/aist_j/press_release/pr2008/pr20080609/pr20080609.html)2008年10月10日検索
Usually, in the reflective display including the above-described reflective layer, for example, as disclosed in Patent Document 1, the TFT and the reflective layer are electrically connected via a contact hole provided in the insulating protective layer. It is made with. This is shown in FIG. FIG. 6 is a cross-sectional view showing the configuration of a conventional reflective display. As can be seen from the figure, the drain electrode 115 of the TFT 111 and the reflective layer 125 are connected via a through hole 131 provided in the insulating protective layer 117. By applying a voltage between the reflective layer 125 and the common electrode 107, a voltage is applied to the display layer 105 such as a liquid crystal to perform display.
JP 2006-86502 A (Germany) National Institute of Advanced Industrial Science and Technology, press release, June 9, 2008, printing organic thin film transistor array on flexible substrate (http://www.aist.go.jp/aist_j/press_release/pr2008/pr20080609/pr20080609.pr. html) Search October 10, 2008

しかしながら、特許文献1の方法では、絶縁保護層に微細なコンタクトホールを形成する必要があるが、印刷によって厚膜の絶縁保護層に微細なコンタクトホールを形成することは技術的に難しい。ベタの絶縁保護層を成膜した後に、フォトリソグラフィやレーザーアブレーション等によって微細なコンタクトホールを形成する方法も考えられるが、コスト高やスループットの低下を招いてしまう。   However, in the method of Patent Document 1, it is necessary to form a fine contact hole in the insulating protective layer, but it is technically difficult to form a fine contact hole in the thick insulating protective layer by printing. A method of forming a fine contact hole by photolithography, laser ablation, etc. after forming a solid insulating protective layer is also conceivable, but this leads to high cost and reduced throughput.

本発明は、上記事情に鑑みてなされたもので、絶縁保護層に微細なコンタクトホールを形成することなく、コントラストや反射率の高い良好な表示品質を持つ表示素子を提供することを目的とする。   The present invention has been made in view of the above circumstances, and an object thereof is to provide a display element having good display quality with high contrast and reflectance without forming a fine contact hole in an insulating protective layer. .

本発明の目的は、下記構成により達成することができる。   The object of the present invention can be achieved by the following constitution.

1.基板上にマトリクス状に配置された複数の画素を備え、
複数の前記画素は、
全ての前記画素に共通の、透明なコモン電極と、
前記画素毎に設けられた表示電極と、
全ての前記画素に共通の、前記コモン電極と前記表示電極とに挟まれた表示層と、
前記画素毎に設けられ、前記コモン電極と前記表示電極との間に電圧を印加するトランジスタとを有する表示素子において、
前記表示電極は、
前記コモン電極から入射した光を反射する、電気的に浮遊した反射層と、
前記トランジスタのドレイン電極と接続され、少なくともその一部が前記反射層と対向する画素電極と、
全ての前記画素の全面にベタで設けられ、前記反射層と前記画素電極との間を絶縁する絶縁保護層とからなることを特徴とする表示素子。
1. A plurality of pixels arranged in a matrix on a substrate;
The plurality of pixels are
A transparent common electrode common to all the pixels;
A display electrode provided for each pixel;
A display layer sandwiched between the common electrode and the display electrode, common to all the pixels;
In a display element that is provided for each pixel and includes a transistor that applies a voltage between the common electrode and the display electrode,
The display electrode is
An electrically floating reflective layer that reflects light incident from the common electrode;
A pixel electrode connected to the drain electrode of the transistor, at least a part of which is opposed to the reflective layer;
A display element comprising a solid layer provided on the entire surface of all the pixels and comprising an insulating protective layer that insulates between the reflective layer and the pixel electrode.

2.前記画素電極と前記反射層とは、ほぼ同一形状をしているとともに、互いのほぼ全面が前記絶縁保護層を挟んで対向していることを特徴とする前記1に記載の表示素子。   2. 2. The display element according to 1 above, wherein the pixel electrode and the reflective layer have substantially the same shape, and substantially the entire surfaces thereof are opposed to each other with the insulating protective layer interposed therebetween.

3.前記絶縁保護層は、高分子化合物からなることを特徴とする前記1または2に記載の表示素子。   3. 3. The display element according to 1 or 2, wherein the insulating protective layer is made of a polymer compound.

4.前記絶縁保護層は、遮光性を有することを特徴とする前記1から3のいずれか1項に記載の表示素子。   4). 4. The display element according to any one of 1 to 3, wherein the insulating protective layer has a light shielding property.

5.前記画素電極は、金属微粒子からなることを特徴とする前記1から4のいずれか1項に記載の表示素子。   5. 5. The display element according to any one of 1 to 4, wherein the pixel electrode is made of metal fine particles.

6.前記画素電極は、前記ドレイン電極よりも厚く形成されていることを特徴とする前記1から5のいずれか1項に記載の表示素子。   6). 6. The display element according to any one of 1 to 5, wherein the pixel electrode is formed thicker than the drain electrode.

本発明によれば、画素電極とトランジスタと反射層とを有する画素からなり、反射層を、絶縁保護層の上の画素電極と対向する位置に、電気的に浮遊した状態で形成することで、絶縁保護層に微細なコンタクトホールを形成することなく、コントラストや反射率の高い良好な表示品質を持つ表示素子を提供することができる。   According to the present invention, a pixel having a pixel electrode, a transistor, and a reflective layer is formed, and the reflective layer is formed in an electrically floating state at a position facing the pixel electrode on the insulating protective layer, A display element having a good display quality with high contrast and reflectance can be provided without forming a fine contact hole in the insulating protective layer.

以下、本発明を図示の実施の形態に基づいて説明するが、本発明は該実施の形態に限らない。なお、図中、同一あるいは同等の部分には同一の番号を付与し、重複する説明は省略する。   Hereinafter, the present invention will be described based on the illustrated embodiment, but the present invention is not limited to the embodiment. In the drawings, the same or equivalent parts are denoted by the same reference numerals, and redundant description is omitted.

最初に、本発明における反射型の表示装置の構成の1例について、図1を用いて説明する。図1は、本発明における反射型の表示装置1の構成の1例を説明するためのブロック図である。   First, an example of the configuration of a reflective display device according to the present invention will be described with reference to FIG. FIG. 1 is a block diagram for explaining an example of the configuration of a reflective display device 1 according to the present invention.

図1において、表示装置1は、表示素子10、制御回路20、信号回路30および走査回路40等で構成される。表示素子10は、m行n列(m、nは正の整数)の2次元マトリクス状に配置されたm×n個の画素11で構成される。各々の画素11は、TFT111と表示部121とで構成される。表示部121は、反射型の構成となっている。詳細は図2で説明する。   In FIG. 1, the display device 1 includes a display element 10, a control circuit 20, a signal circuit 30, a scanning circuit 40, and the like. The display element 10 includes m × n pixels 11 arranged in a two-dimensional matrix of m rows and n columns (m and n are positive integers). Each pixel 11 includes a TFT 111 and a display unit 121. The display unit 121 has a reflective configuration. Details will be described with reference to FIG.

制御回路20は、表示装置1全体の動作を制御し、信号回路30および走査回路40の動作を制御するとともに、表示素子10の画素11に共通電位VCOMを供給する。信号回路30は、n本の信号線Sk(k=1からn)を有し、走査回路40で選択される行の各画素11に表示する画像信号を供給する。走査回路40は、m本の走査線Gi(i=1からm)を有し、表示素子10のm行の画素行のうちのいずれか1行を順次選択する。   The control circuit 20 controls the operation of the entire display device 1, controls the operations of the signal circuit 30 and the scanning circuit 40, and supplies the common potential VCOM to the pixels 11 of the display element 10. The signal circuit 30 has n signal lines Sk (k = 1 to n), and supplies an image signal to be displayed to each pixel 11 in the row selected by the scanning circuit 40. The scanning circuit 40 has m scanning lines Gi (i = 1 to m), and sequentially selects one of the m pixel rows of the display element 10.

表示動作について、説明する。走査回路40の例えば1行目の走査線G1が選択されると、走査線G1にゲートが接続された表示素子10の1行目の各画素11のTFT111はオン状態となる。この時、走査線G2からGmは選択されていないので、表示素子10の2行目からm行目までの各行のTFT111はオフ状態である。この状態で、信号回路30のn本の信号線S1からSnのそれぞれから画像信号が供給されると、表示素子10の1行目の各画素11の表示部121には各画像信号に従った表示が行われる。   The display operation will be described. For example, when the scanning line G1 in the first row of the scanning circuit 40 is selected, the TFT 111 of each pixel 11 in the first row of the display element 10 whose gate is connected to the scanning line G1 is turned on. At this time, since the scanning lines G2 to Gm are not selected, the TFTs 111 in the respective rows from the second row to the m-th row of the display element 10 are in an off state. In this state, when an image signal is supplied from each of the n signal lines S1 to Sn of the signal circuit 30, the display unit 121 of each pixel 11 in the first row of the display element 10 follows each image signal. Display is performed.

上述した動作がm行にわたって行われ、全画面の表示が行われる。m行までの走査が終了すると、1行目に戻り、同様の動作が繰り返される。   The above-described operation is performed over m lines, and a full screen is displayed. When scanning up to m rows is completed, the operation returns to the first row and the same operation is repeated.

次に、本発明における反射型の表示素子を構成する画素の第1の実施の形態について、図2を用いて説明する、図2は、本発明における反射型の表示素子10を構成する画素11の第1の実施の形態を説明するための模式図で、図2(a)は画素11の図2(b)のB−B’断面図、図2(b)は画素11の図2(a)の矢印A方向から見た平面図である。   Next, a first embodiment of a pixel constituting the reflective display element according to the present invention will be described with reference to FIG. 2. FIG. 2 shows a pixel 11 constituting the reflective display element 10 according to the present invention. FIG. 2A is a schematic diagram for explaining the first embodiment of FIG. 2A, FIG. 2A is a cross-sectional view of the pixel 11 along BB ′ in FIG. 2B, and FIG. It is the top view seen from the arrow A direction of a).

図2(a)において、画素11は、TFT111と表示部121とで構成される。図の下層から上層に向かって、画素11の構成を説明する。全ての画素11に共通のアレイ基板101の上にゲート電極112が形成されており、ゲート電極112の上は、全ての画素11に共通のゲート絶縁層113で覆われている。ゲート絶縁層113の上にはソース電極114とドレイン電極115とが形成され、ソース電極114とドレイン電極115との間に跨るように半導体層116が形成されている。ここでは、TFT111はボトムゲート型のTFTである。   In FIG. 2A, the pixel 11 includes a TFT 111 and a display unit 121. The configuration of the pixel 11 will be described from the lower layer to the upper layer in the figure. A gate electrode 112 is formed on an array substrate 101 common to all the pixels 11, and the gate electrode 112 is covered with a gate insulating layer 113 common to all the pixels 11. A source electrode 114 and a drain electrode 115 are formed on the gate insulating layer 113, and a semiconductor layer 116 is formed so as to straddle between the source electrode 114 and the drain electrode 115. Here, the TFT 111 is a bottom gate type TFT.

ドレイン電極115は、画素11のほぼ全域に広がって形成された画素電極123に接続されている。ソース電極114、ドレイン電極115、半導体層116および画素電極123の上には、全ての画素11に共通の絶縁保護層117がベタで形成されている。少なくともTFT111上の絶縁保護層117は、TFT111の外光による誤動作や劣化を防止するために、遮光性を有する必要がある。   The drain electrode 115 is connected to a pixel electrode 123 formed so as to spread over almost the entire area of the pixel 11. On the source electrode 114, the drain electrode 115, the semiconductor layer 116, and the pixel electrode 123, a solid insulating protection layer 117 common to all the pixels 11 is formed. At least the insulating protective layer 117 on the TFT 111 needs to have a light shielding property in order to prevent malfunction and deterioration due to external light of the TFT 111.

絶縁保護層117の上の画素電極123に対向する位置には、表示素子10の視認方向である図の矢印A方向から画素11内に入射する光を反射する反射層125が形成されている。画素電極123、絶縁保護層117および反射層125は、本発明における表示電極として機能する。   A reflective layer 125 that reflects light incident on the pixel 11 from the direction of arrow A in the figure, which is the viewing direction of the display element 10, is formed at a position on the insulating protective layer 117 facing the pixel electrode 123. The pixel electrode 123, the insulating protective layer 117, and the reflective layer 125 function as display electrodes in the present invention.

反射層125は、どの電位にも接続されていない電気的に浮遊した状態、所謂フローティング状態となっている。反射層125は、導電性であることが望ましい。反射層125の上には、全ての画素11に共通の表示層105が形成されている。表示層105は、例えば液晶等の電圧駆動型の表示素子である。表示層105の上には、表示層105に接する側に全ての画素11に共通の透明なコモン電極107が形成された、全ての画素11に共通の透明な対向基板103が配置されている。   The reflective layer 125 is in an electrically floating state that is not connected to any potential, that is, a so-called floating state. The reflective layer 125 is desirably conductive. On the reflective layer 125, a display layer 105 common to all the pixels 11 is formed. The display layer 105 is a voltage-driven display element such as a liquid crystal. On the display layer 105, a transparent counter substrate 103 common to all the pixels 11 is disposed, on which the transparent common electrode 107 common to all the pixels 11 is formed on the side in contact with the display layer 105.

上述したTFT111は、ゲート電極112、ゲート絶縁層113、ソース電極114、ドレイン電極115、半導体層116および絶縁保護層117等で構成される。また、表示部121は、画素電極123、絶縁保護層117、反射層125、表示層105およびコモン電極107等で構成される。   The TFT 111 described above includes a gate electrode 112, a gate insulating layer 113, a source electrode 114, a drain electrode 115, a semiconductor layer 116, an insulating protective layer 117, and the like. In addition, the display unit 121 includes a pixel electrode 123, an insulating protective layer 117, a reflective layer 125, a display layer 105, a common electrode 107, and the like.

図2(b)には、画素11を構成する各電極と半導体層116のみを示してある。図2(b)において、ゲート電極112は、上述した走査線Giに接続され、ゲート電極112の上には、図示しないゲート絶縁層113を介して半導体層116が形成されている。   FIG. 2B shows only each electrode and the semiconductor layer 116 that constitute the pixel 11. In FIG. 2B, the gate electrode 112 is connected to the above-described scanning line Gi, and a semiconductor layer 116 is formed on the gate electrode 112 with a gate insulating layer 113 (not shown) interposed therebetween.

ソース電極114は、上述した信号線Skに接続されるとともに、ゲート電極112およびゲート絶縁層113の上で半導体層116と接触している。ドレイン電極115は、画素電極123に接続されるとともに、ソース電極114に対向し、ゲート電極112およびゲート絶縁層113の上で半導体層116と接触している。   The source electrode 114 is connected to the signal line Sk described above and is in contact with the semiconductor layer 116 on the gate electrode 112 and the gate insulating layer 113. The drain electrode 115 is connected to the pixel electrode 123, faces the source electrode 114, and is in contact with the semiconductor layer 116 on the gate electrode 112 and the gate insulating layer 113.

画素電極123と反射層125とはほぼ同一の形状をしており、図示しない絶縁保護層117を挟んでほぼ全面が対向して配置されている。これによって、画素電極123と反射層125との間の静電容量Cを大きくすることができる。詳細は、図3の説明で述べる。 The pixel electrode 123 and the reflective layer 125 have substantially the same shape, and are disposed substantially opposite to each other across an insulating protective layer 117 (not shown). This makes it possible to increase the capacitance C L between the reflective layer 125 and the pixel electrode 123. Details will be described with reference to FIG.

アレイ基板101および対向基板103は、例えばガラスや、ポリイミド、ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリカーボネート、ポリエーテルスルホン等の樹脂板あるいはシートを用いることができる。   As the array substrate 101 and the counter substrate 103, for example, glass, resin plates or sheets of polyimide, polyethylene terephthalate, polyethylene naphthalate, polycarbonate, polyethersulfone, or the like can be used.

各電極は、真空蒸着法、スパッタ法、スピンコート法、バーコート法、スリットコート法、ローラーコート法、キャピラリーコート法、スプレーコート法のような成膜方法や、フレキソ印刷法やマイクロコンタクトプリント法等の凸版印刷法、グラビア印刷法のような凹版印刷法、スクリーン印刷法、インクジェット法等の手法を用いて形成することができる。電極の層をベタで成膜し、フォトリソグラフィ法等によって電極パターンを形成してもよい。   Each electrode is formed by a vacuum deposition method, sputtering method, spin coating method, bar coating method, slit coating method, roller coating method, capillary coating method, spray coating method, flexographic printing method or micro contact printing method. It can be formed by using a method such as a relief printing method such as gravure printing, an intaglio printing method such as a gravure printing method, a screen printing method, or an ink jet method. The electrode layer may be formed as a solid film, and an electrode pattern may be formed by a photolithography method or the like.

電極材料としては、例えばAu、Ag、Cu、Cr、Al、W、Ta、ITO(酸化インジウムスズ)等の無機材料や、PEDOT/PSS(ポリエチレンジオキシチオフェン/ポリスチレンスルフォン酸)、ポリアニリン、ポリピロールのような導電性高分子材料を用いることができる。塗布によって電極を形成する場合は、必要に応じて溶液あるいは微粒子の分散液とする。   Examples of the electrode material include inorganic materials such as Au, Ag, Cu, Cr, Al, W, Ta, ITO (indium tin oxide), PEDOT / PSS (polyethylenedioxythiophene / polystyrene sulfonic acid), polyaniline, and polypyrrole. Such a conductive polymer material can be used. When an electrode is formed by coating, a solution or a dispersion of fine particles is used as necessary.

ゲート絶縁層113も、電極と同様の方法を用いて成膜することができる。ゲート絶縁層113の材料は、酸化シリコン、窒化シリコン、酸化アルミニウム等の無機膜や、ポリイミド、ポリアミド、ポリエステル、ポリアクリレート、光ラジカル重合系、光カチオン重合系の光硬化性樹脂、アクリロニトリル成分を含有する共重合体、ポリビニルフェノール、ポリビニルアルコール、ノボラック樹脂、エポキシ樹脂、フッ素樹脂、シアノエチルプルラン等の有機化合物を用いることができる。   The gate insulating layer 113 can also be formed using a method similar to that for electrodes. The material of the gate insulating layer 113 includes inorganic films such as silicon oxide, silicon nitride, and aluminum oxide, polyimide, polyamide, polyester, polyacrylate, photo-curing polymerization photopolymerization resin, and acrylonitrile component. An organic compound such as a copolymer, polyvinyl phenol, polyvinyl alcohol, novolac resin, epoxy resin, fluororesin, or cyanoethyl pullulan can be used.

また、その有機化合物に、酸化ケイ素、酸化アルミニウム、酸化タンタル、酸化チタン等の無機酸化物や、窒化シリコン、窒化アルミニウム等の無機窒化物の微粒子を分散させても良い。また、それらを積層した多層構造になっていても良い。   In addition, inorganic oxide particles such as silicon oxide, aluminum oxide, tantalum oxide, and titanium oxide, and inorganic nitride fine particles such as silicon nitride and aluminum nitride may be dispersed in the organic compound. Moreover, you may have the multilayered structure which laminated | stacked them.

半導体層116も、電極と同様の方法を用いて成膜することができる。半導体材料は、ペンタセンおよびその誘導体、ポリチオフェン、オリゴチオフェン等一般的に知られている有機半導体材料を用いることができる。   The semiconductor layer 116 can also be formed using a method similar to that of the electrode. As the semiconductor material, generally known organic semiconductor materials such as pentacene and derivatives thereof, polythiophene, and oligothiophene can be used.

本発明では、半導体層116やソース電極114およびドレイン電極115より先に、ゲート電極112とゲート絶縁層113とを形成するボトムゲート型のTFT構成にすることが望ましい。本発明はトップゲート型のTFT構成においても有効であるが、トップゲート型の場合、画素電極123と反射層125との間にゲート絶縁層113が介在する構成となるため、駆動電圧の低下を招く。   In the present invention, it is desirable to have a bottom-gate TFT structure in which the gate electrode 112 and the gate insulating layer 113 are formed before the semiconductor layer 116, the source electrode 114, and the drain electrode 115. Although the present invention is effective in a top gate type TFT configuration, in the case of the top gate type, the gate insulating layer 113 is interposed between the pixel electrode 123 and the reflective layer 125, so that the driving voltage is reduced. Invite.

半導体層116とソース電極114およびドレイン電極115との位置関係については、ソース電極114およびドレイン電極115が半導体層116よりもゲート絶縁層113側にあるボトムコンタクト型であっても、ゲート絶縁層113と反対側にあるトップコンタクト型であっても、どちらの構成でも良い。   Regarding the positional relationship between the semiconductor layer 116 and the source electrode 114 and the drain electrode 115, even if the source electrode 114 and the drain electrode 115 are a bottom contact type in which the gate electrode 113 is closer to the semiconductor layer 116, the gate insulating layer 113 is used. Either of the top contact type on the opposite side and the configuration may be used.

絶縁保護層117も、電極と同様の方法を用いて成膜することができる。絶縁保護層117の材料は、上述したゲート絶縁層113の材料と同様の材料に、遮光性を付与するための例えば黒色顔料を添加したものを用いることができる。顔料としては、カーボン、グラファイト、金属、金属酸化物等が使用可能であるが、特に、例えばチタンブラックと呼ばれる酸化窒化チタンのような絶縁性のものが好ましい。   The insulating protective layer 117 can also be formed using a method similar to that for electrodes. As the material of the insulating protective layer 117, a material similar to the material of the gate insulating layer 113 described above and added with, for example, a black pigment for imparting light shielding properties can be used. As the pigment, carbon, graphite, metal, metal oxide, and the like can be used. In particular, an insulating material such as titanium oxynitride called titanium black is preferable.

絶縁保護層117は、上述した信号線Skや走査線Gi等のバスラインや、TFT111上にも形成されるので、これらの部材からの光の散乱を抑え、コントラストを向上させる機能も持つ。また、絶縁保護層117は、TFT111の電極を全て覆うので、ソース電極114とドレイン電極115との間のリーク電流を低減する機能も有する。   Since the insulating protective layer 117 is also formed on the above-described bus lines such as the signal lines Sk and the scanning lines Gi and the TFT 111, it also has a function of suppressing the scattering of light from these members and improving the contrast. In addition, since the insulating protective layer 117 covers all the electrodes of the TFT 111, it also has a function of reducing a leakage current between the source electrode 114 and the drain electrode 115.

本発明では、反射層125は、少なくとも一部が画素電極123と対向して形成されている必要がある。画素11の開口率を大きくするためには、反射層125はできるだけ大きくするのが望ましい。   In the present invention, at least a part of the reflective layer 125 needs to be formed to face the pixel electrode 123. In order to increase the aperture ratio of the pixel 11, it is desirable to make the reflective layer 125 as large as possible.

ただし、TFT111の上に反射層125を形成すると、TFT111の閾値電圧に影響が発生する。また、上述した信号線Skや走査線Gi等のバスライン上に反射層125を形成すると、寄生容量の増加による画質の低下が起こる。従って、バスラインやTFT111に重ならないように、できるだけ大きなサイズに設計するのがよい。   However, if the reflective layer 125 is formed on the TFT 111, the threshold voltage of the TFT 111 is affected. Further, when the reflective layer 125 is formed on the bus lines such as the signal lines Sk and the scanning lines Gi, the image quality is deteriorated due to an increase in parasitic capacitance. Therefore, it is preferable to design as large a size as possible so as not to overlap with the bus line or the TFT 111.

ここで、反射層125と画素電極123との関係について、図3を用いて説明する。図3は、反射層125と画素電極123との関係について説明するための画素11の等価回路図である。   Here, the relationship between the reflective layer 125 and the pixel electrode 123 will be described with reference to FIG. FIG. 3 is an equivalent circuit diagram of the pixel 11 for explaining the relationship between the reflective layer 125 and the pixel electrode 123.

図3に示すように、
画素電極123と反射層125との間の静電容量をC
反射層125とコモン電極107との間の静電容量をC
画素電極123とコモン電極107との間に印加される電圧をV
反射層125とコモン電極107との間の電圧をVとして、
2個のコンデンサの直列として計算すると、
=V×C/(C+C) ・・・(1式)
なる関係がある。
As shown in FIG.
The capacitance between the pixel electrode 123 and the reflective layer 125 is represented by C L ,
The capacitance between the reflective layer 125 and the common electrode 107 is represented by C P ,
The voltage applied between the pixel electrode 123 and the common electrode 107 is V S ,
The voltage between the reflective layer 125 and the common electrode 107 as V P,
When calculated as a series of two capacitors,
V P = V S × C L / (C P + C L ) (1 formula)
There is a relationship.

通常は、できるだけ低電圧で表示素子11を駆動することが望まれる。従って、上記(1式)でCを大きくすることにより、VはVに近付き、同一の駆動電圧で表示層105に印加される電圧を大きくすることができる。Cを大きくするには、絶縁保護層117の膜厚を薄くする方法、絶縁保護層117の材料として誘電率の高い材料を用いる方法、画素電極123および反射層125の対向する面積を大きくする方法等が考えられる。 Usually, it is desirable to drive the display element 11 with as low a voltage as possible. Therefore, by increasing the C L in the expression (1), V P approaches the V S, it is possible to increase the voltage applied to the display layer 105 by the same driving voltage. To increase the C L is a method of reducing the thickness of the insulating protective layer 117, a method of using a high dielectric constant material, the area opposed to the pixel electrode 123 and the reflective layer 125 to increase as the material of the insulating protective layer 117 A method etc. can be considered.

上述したように、本発明の第1の実施の形態によれば、反射層を、絶縁保護層の上の画素電極と対向する位置に、電気的に浮遊した状態で形成することで、絶縁保護層に微細なコンタクトホールを形成することなく、コントラストや反射率の高い良好な表示品質を持つ表示素子を提供することができる。   As described above, according to the first embodiment of the present invention, the reflective layer is formed in an electrically floating state at a position facing the pixel electrode on the insulating protective layer, so that the insulating protection is achieved. A display element having good display quality with high contrast and reflectance can be provided without forming a fine contact hole in the layer.

次に、本発明における反射型の表示素子を構成する画素の第2の実施の形態について、図4を用いて説明する。図4は、本発明における反射型の表示素子10を構成する画素11の第2の実施の形態を説明するための模式図で、図2(a)と同様の画素11の断面図である。   Next, a second embodiment of the pixel constituting the reflective display element in the present invention will be described with reference to FIG. FIG. 4 is a schematic diagram for explaining a second embodiment of the pixel 11 constituting the reflective display element 10 in the present invention, and is a cross-sectional view of the pixel 11 similar to FIG.

図4において、第2の実施の形態が図2(a)の第1の実施の形態と異なる点は、画素電極123が2層重ねられ、厚く形成されている点である。その他の点は図2(a)の第1の実施の形態と同じである。   In FIG. 4, the second embodiment is different from the first embodiment in FIG. 2A in that two pixel electrodes 123 are stacked and formed thick. Other points are the same as those of the first embodiment in FIG.

画素電極123を2層重ねて厚くすることで、その分、画素電極123と反射層125との間の絶縁保護層117の膜厚が薄くなるので、上記(1式)で画素電極123と反射層125との間の静電容量Cを大きくすることができる。これによって、表示層105に印加される電圧を大きくすることができ、表示素子11の駆動電圧を低減することができる。画素電極123を2層重ねるのは単に手法であって、要は画素電極123を厚くすればよい。 Since the thickness of the insulating protective layer 117 between the pixel electrode 123 and the reflection layer 125 is reduced by increasing the thickness of the two pixel electrodes 123, the reflection from the pixel electrode 123 in the above (1) is reflected. it is possible to increase the capacitance C L between the layer 125. Thereby, the voltage applied to the display layer 105 can be increased, and the driving voltage of the display element 11 can be reduced. The two layers of the pixel electrode 123 are simply a method, and in short, the pixel electrode 123 may be thickened.

上述したように、第2の実施の形態によれば、第1の実施の形態の効果に加えて、画素電極123を厚くして、その分、絶縁保護層117の膜厚を薄くすることで、表示素子11の駆動電圧を低減することができる。   As described above, according to the second embodiment, in addition to the effects of the first embodiment, the pixel electrode 123 is made thicker, and the film thickness of the insulating protective layer 117 is reduced accordingly. The drive voltage of the display element 11 can be reduced.

反射層を備えたディスプレイには、上述した1枚偏光板式反射型TN−LCDの他に、TFD駆動方式反射型TN−LCD、GH(Guest Host)方式−LCD、PD(高分子分散)−LCD等の方式がある。これらのディスプレイについては、例えば、反射型カラー液晶ディスプレイ技術(内田瀧男監修、シーエムシー出版)に詳しく説明されている。   In addition to the single polarizing plate type reflective TN-LCD described above, the display having a reflective layer includes a TFD drive type reflective TN-LCD, a GH (Guest Host) type-LCD, and a PD (polymer dispersion) -LCD. Etc. These displays are described in detail in, for example, reflective color liquid crystal display technology (supervised by Tatsuo Uchida, CMC Publishing).

本発明が適用できる表示素子は、LCDに限らず、反射層を備えた電圧駆動型の表示素子であれば、どのような方式であっても良い。また、外光を変調して素子上に画像を表示する反射型ディスプレイの他、カメラのビューファインダーやプロジェクター用の空間光変調素子としても適用することができる。PD−LCDにおいては反射層は必須ではないが、駆動可能なセルギャップの狭い液晶セルで良好な反射率を得るためには、反射層を形成することが望ましい。   The display element to which the present invention can be applied is not limited to the LCD, and any system may be used as long as it is a voltage-driven display element having a reflective layer. In addition to a reflective display that modulates external light and displays an image on the element, it can also be applied as a spatial light modulation element for a camera viewfinder or projector. In a PD-LCD, a reflective layer is not essential, but it is desirable to form a reflective layer in order to obtain good reflectivity in a liquid crystal cell having a narrow cell gap that can be driven.

以下に、本発明の実施の形態の詳細な実施例について説明するが、本発明はこれらの実施例に限るものではない。   Hereinafter, detailed examples of the embodiments of the present invention will be described, but the present invention is not limited to these examples.

(実施例1)
実施例1は、上述した第1の実施の形態の1例である。アレイ基板101としてポリエチレンテレフタレート基板を用い、微細加工技術を用いた凸版印刷法であるマイクロコンタクトプリント法を用いて、ボトムゲート、ボトムコンタクト構造のTFT111を2次元に配置したTFTアレイを作製した。各電極の材料にはナノ銀インキ、半導体層116の材料にはP3HT(ポリ−3−ヘキシルチオフェン)インキ、マイクロコンタクトプリントの版材料にはPDMS(ポリジメチルシロキサン)を使用した。
Example 1
Example 1 is an example of the first embodiment described above. A polyethylene terephthalate substrate was used as the array substrate 101, and a TFT array in which TFTs 111 having a bottom gate and bottom contact structure were two-dimensionally arranged was produced using a microcontact printing method, which is a relief printing method using a fine processing technique. Nano silver ink was used for the material of each electrode, P3HT (poly-3-hexylthiophene) ink was used for the material of the semiconductor layer 116, and PDMS (polydimethylsiloxane) was used for the plate material of the microcontact print.

ゲート絶縁層113は、ポリイミドをスピンコーターで塗布した。ドレイン電極115と画素電極123とは、図2(a)のように一体として形成した。絶縁保護層117用のインキとしてポリイミド前駆体溶液にチタンブラックのナノ粒子を分散させたインキを用い、フレキソ印刷法を用いて、TFTアレイ上に絶縁保護層117をベタで形成した。絶縁保護層117にはスルーホール等の孔は開いておらず、全体的にほぼ均一の膜厚になるようにした。絶縁保護層117を形成したTFTアレイをオーブン中で180℃で焼成し、絶縁保護層117のイミド化を行った。   The gate insulating layer 113 was applied with polyimide by a spin coater. The drain electrode 115 and the pixel electrode 123 are integrally formed as shown in FIG. As an ink for the insulating protective layer 117, an ink in which titanium black nanoparticles were dispersed in a polyimide precursor solution was used, and the insulating protective layer 117 was formed on the TFT array using a flexographic printing method. The insulating protective layer 117 was not formed with a hole such as a through hole, so that the film thickness was almost uniform as a whole. The TFT array on which the insulating protective layer 117 was formed was baked at 180 ° C. in an oven to imidize the insulating protective layer 117.

絶縁保護層117上に、画素電極123とほぼ同一形状になるようなナノ銀の反射層125を、マイクロコンタクトプリント法によって印刷した。画素11の表示部121中の反射層125の面積比は、60%であった。   On the insulating protective layer 117, a nano-silver reflective layer 125 having substantially the same shape as the pixel electrode 123 was printed by a microcontact printing method. The area ratio of the reflective layer 125 in the display unit 121 of the pixel 11 was 60%.

このようにして作製したTFTアレイをバックプレーンとし、対向基板103として、透明導電膜付のポリエチレンテレフタレート基板を用い、真空注入法による一般的な液晶パネル作成プロセスを用いて、高分子分散LCDを作製した。完成した高分子分散LCDの画素電極123の厚みは200nm、絶縁保護層117の厚みは1μm、表示層105である液晶層の厚みは10μmであった。   Using the TFT array thus prepared as a backplane, a polyethylene terephthalate substrate with a transparent conductive film as the counter substrate 103, and using a general liquid crystal panel manufacturing process by vacuum injection, a polymer dispersed LCD is manufactured. did. In the completed polymer dispersed LCD, the pixel electrode 123 had a thickness of 200 nm, the insulating protective layer 117 had a thickness of 1 μm, and the liquid crystal layer as the display layer 105 had a thickness of 10 μm.

作製した高分子分散LCDの駆動テストを行ったところ、電圧を印加していないLCDパネルの反射率は13%となり、電圧を印加した状態のLCDパネルの反射率は3%となった。LCDの駆動電圧は7.5Vであった。   When the drive test of the produced polymer dispersed LCD was performed, the reflectance of the LCD panel to which no voltage was applied was 13%, and the reflectance of the LCD panel in the state where the voltage was applied was 3%. The driving voltage of the LCD was 7.5V.

(実施例2)
実施例2は、上述した第2の実施の形態の1例である。実施例1に加えて、画素電極123上に、マイクロコンタクトプリント法により、500nmの厚みの電極を重ね塗りした。他は、実施例1と同様に作製を行った。従って、完成したLCDの画素電極123の厚みは700nm、画素電極123上の絶縁保護層117の厚みは500nm、表示層105である液晶層の厚みは10μmであった。その結果、LCDの駆動電圧は6.8Vとなり、実施例1よりも低電圧で駆動できた。
(Example 2)
Example 2 is an example of the second embodiment described above. In addition to Example 1, an electrode having a thickness of 500 nm was applied over the pixel electrode 123 by a microcontact printing method. Others were produced in the same manner as in Example 1. Therefore, the pixel electrode 123 of the completed LCD had a thickness of 700 nm, the insulating protective layer 117 on the pixel electrode 123 had a thickness of 500 nm, and the liquid crystal layer as the display layer 105 had a thickness of 10 μm. As a result, the driving voltage of the LCD was 6.8 V, and it could be driven at a lower voltage than that of Example 1.

(実施例3)
実施例3は、実施例1の1変形例である。実施例3の画素11の構成を図5に示す。図5から分かるように、実施例3では、実施例1の反射層125をTFT111上まで延長した。反射層125の面積が大きくなることにより、電圧を印加していないLCDパネルの反射率が15%まで向上した。しかし、反射層125とコモン電極107との間の静電容量Cが増えたため、LCDの駆動電圧は8Vまで上昇した。また、TFT111上に反射層125が形成されたので、反射層125に充電される電荷により、TFT111の閾値電圧に影響が発生し、TFT111のON/OFF比の低下が見られた。
(Example 3)
The third embodiment is a modification of the first embodiment. The configuration of the pixel 11 of Example 3 is shown in FIG. As can be seen from FIG. 5, in Example 3, the reflective layer 125 of Example 1 was extended onto the TFT 111. By increasing the area of the reflective layer 125, the reflectance of the LCD panel to which no voltage was applied was improved to 15%. However, since the capacitance C P between the reflective layer 125 and the common electrode 107 is increased, the driving voltage of the LCD is increased to 8V. In addition, since the reflective layer 125 was formed on the TFT 111, the charge charged in the reflective layer 125 affected the threshold voltage of the TFT 111, and a decrease in the ON / OFF ratio of the TFT 111 was observed.

(比較例1)
比較例として、図6に示した従来の画素構造を作製した。比較例が実施例1と異なる点は、画素電極123がなく、ドレイン電極115と反射層125とが、絶縁保護層117に設けられたスルーホール131を介して接続されている点である。その他は、実施例1と同じである。
(Comparative Example 1)
As a comparative example, the conventional pixel structure shown in FIG. 6 was produced. The comparative example is different from the first embodiment in that the pixel electrode 123 is not provided, and the drain electrode 115 and the reflective layer 125 are connected through a through hole 131 provided in the insulating protective layer 117. Others are the same as the first embodiment.

図6に示したように、フォトリソグラフィによって、絶縁保護層117にコンタクトホール131を形成し、ドレイン電極115と反射層125とを電気的に接続した。LCDの駆動電圧は6.2Vとなり、低減された。しかし、フォトリソグラフィ工程が入るために、製造コストが大幅に上昇した。また、フォトリソグラフィで用いる薬液により、有機TFTの特性に悪影響が発生した。   As shown in FIG. 6, a contact hole 131 was formed in the insulating protective layer 117 by photolithography, and the drain electrode 115 and the reflective layer 125 were electrically connected. The driving voltage of the LCD was 6.2V, which was reduced. However, the manufacturing cost has increased significantly due to the photolithography process. Moreover, the chemical solution used in photolithography has an adverse effect on the characteristics of the organic TFT.

以上に述べたように、本発明によれば、画素電極とトランジスタと反射層とを有する画素からなり、反射層を、絶縁保護層の上の画素電極と対向する位置に、電気的に浮遊した状態で形成することで、絶縁保護層に微細なコンタクトホールを形成することなく、コントラストや反射率の高い良好な表示品質を持つ表示素子を提供することができる。   As described above, according to the present invention, the pixel includes a pixel electrode, a transistor, and a reflective layer, and the reflective layer is electrically floated at a position facing the pixel electrode on the insulating protective layer. By forming in a state, it is possible to provide a display element having good display quality with high contrast and reflectance without forming a fine contact hole in the insulating protective layer.

なお、本発明に係る表示素子を構成する各構成の細部構成および細部動作に関しては、本発明の趣旨を逸脱することのない範囲で適宜変更可能である。   Note that the detailed configuration and detailed operation of each component constituting the display element according to the present invention can be changed as appropriate without departing from the spirit of the present invention.

本発明における反射型の表示装置の構成の1例を説明するためのブロック図である。It is a block diagram for demonstrating an example of a structure of the reflection type display apparatus in this invention. 本発明における反射型の表示素子を構成する画素の第1の実施の形態を説明するための模式図である。It is a schematic diagram for explaining a first embodiment of a pixel constituting a reflective display element in the present invention. 反射層と画素電極との関係について説明するための画素の等価回路図である。It is an equivalent circuit diagram of a pixel for explaining a relation between a reflective layer and a pixel electrode. 本発明における反射型の表示素子を構成する画素の第2の実施の形態を説明するための模式図である。It is a schematic diagram for demonstrating 2nd Embodiment of the pixel which comprises the reflective display element in this invention. 実施例3の画素の構成を示す断面図である。6 is a cross-sectional view illustrating a configuration of a pixel according to Example 3. FIG. 従来の反射型ディスプレイの構成を示す断面図である。It is sectional drawing which shows the structure of the conventional reflection type display.

符号の説明Explanation of symbols

1 表示装置
10 表示素子
11 画素
20 制御回路
30 信号回路
40 走査回路
101 アレイ基板
103 対向基板
105 表示層
107 コモン電極
111 TFT
112 ゲート電極
113 ゲート絶縁層
114 ソース電極
115 ドレイン電極
116 半導体層
117 絶縁保護層
121 表示部
123 画素電極
125 反射層
131 スルーホール
DESCRIPTION OF SYMBOLS 1 Display apparatus 10 Display element 11 Pixel 20 Control circuit 30 Signal circuit 40 Scan circuit 101 Array substrate 103 Opposite substrate 105 Display layer 107 Common electrode 111 TFT
112 Gate electrode 113 Gate insulating layer 114 Source electrode 115 Drain electrode 116 Semiconductor layer 117 Insulating protective layer 121 Display unit 123 Pixel electrode 125 Reflective layer 131 Through hole

Claims (6)

基板上にマトリクス状に配置された複数の画素を備え、
複数の前記画素は、
全ての前記画素に共通の、透明なコモン電極と、
前記画素毎に設けられた表示電極と、
全ての前記画素に共通の、前記コモン電極と前記表示電極とに挟まれた表示層と、
前記画素毎に設けられ、前記コモン電極と前記表示電極との間に電圧を印加するトランジスタとを有する表示素子において、
前記表示電極は、
前記コモン電極から入射した光を反射する、電気的に浮遊した反射層と、
前記トランジスタのドレイン電極と接続され、少なくともその一部が前記反射層と対向する画素電極と、
全ての前記画素の全面にベタで設けられ、前記反射層と前記画素電極との間を絶縁する絶縁保護層とからなることを特徴とする表示素子。
A plurality of pixels arranged in a matrix on a substrate;
The plurality of pixels are
A transparent common electrode common to all the pixels;
A display electrode provided for each pixel;
A display layer sandwiched between the common electrode and the display electrode, common to all the pixels;
In a display element that is provided for each pixel and includes a transistor that applies a voltage between the common electrode and the display electrode,
The display electrode is
An electrically floating reflective layer that reflects light incident from the common electrode;
A pixel electrode connected to the drain electrode of the transistor, at least a part of which is opposed to the reflective layer;
A display element comprising a solid layer provided on the entire surface of all the pixels and comprising an insulating protective layer that insulates between the reflective layer and the pixel electrode.
前記画素電極と前記反射層とは、ほぼ同一形状をしているとともに、互いのほぼ全面が前記絶縁保護層を挟んで対向していることを特徴とする請求項1に記載の表示素子。 The display element according to claim 1, wherein the pixel electrode and the reflective layer have substantially the same shape, and substantially the entire surfaces of the pixel electrode and the reflective layer face each other with the insulating protective layer interposed therebetween. 前記絶縁保護層は、高分子化合物からなることを特徴とする請求項1または2に記載の表示素子。 The display element according to claim 1, wherein the insulating protective layer is made of a polymer compound. 前記絶縁保護層は、遮光性を有することを特徴とする請求項1から3のいずれか1項に記載の表示素子。 The display element according to claim 1, wherein the insulating protective layer has a light shielding property. 前記画素電極は、金属微粒子からなることを特徴とする請求項1から4のいずれか1項に記載の表示素子。 The display element according to claim 1, wherein the pixel electrode is made of metal fine particles. 前記画素電極は、前記ドレイン電極よりも厚く形成されていることを特徴とする請求項1から5のいずれか1項に記載の表示素子。 The display element according to claim 1, wherein the pixel electrode is formed thicker than the drain electrode.
JP2008289622A 2008-11-12 2008-11-12 Display element Pending JP2010117468A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008289622A JP2010117468A (en) 2008-11-12 2008-11-12 Display element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008289622A JP2010117468A (en) 2008-11-12 2008-11-12 Display element

Publications (1)

Publication Number Publication Date
JP2010117468A true JP2010117468A (en) 2010-05-27

Family

ID=42305182

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008289622A Pending JP2010117468A (en) 2008-11-12 2008-11-12 Display element

Country Status (1)

Country Link
JP (1) JP2010117468A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113629107A (en) * 2021-07-19 2021-11-09 深圳市华星光电半导体显示技术有限公司 Manufacturing method of display panel, display panel and display device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113629107A (en) * 2021-07-19 2021-11-09 深圳市华星光电半导体显示技术有限公司 Manufacturing method of display panel, display panel and display device
CN113629107B (en) * 2021-07-19 2023-08-22 深圳市华星光电半导体显示技术有限公司 Display panel manufacturing method, display panel and display device

Similar Documents

Publication Publication Date Title
JP5521270B2 (en) THIN FILM TRANSISTOR ARRAY, METHOD FOR PRODUCING THIN FILM TRANSISTOR ARRAY, AND ACTIVE MATRIX DISPLAY USING THIN FILM TRANSISTOR ARRAY
EP1592999B1 (en) Pixel tft arrangement for active matrix display
US7405775B2 (en) Display employing organic material
JP5376287B2 (en) Circuit board, electro-optical device, electronic equipment
US9331132B2 (en) Multiple conductive layer TFT
RU2499326C2 (en) Off-set top pixel electrode configuration
US20100118243A1 (en) Polymeric conductive donor and transfer method
US20060088698A1 (en) Polymeric conductor donor and transfer method
US8059329B2 (en) Display substrate and method of manufacturing the same
KR20080027891A (en) Flexible touch screen display
EP1866979A2 (en) Multiple conductive layer tft
KR20070111378A (en) Manufacturing method of thin film transistor and thin film transistor, and display
US11145684B2 (en) Array substrate, liquid crystal panel and liquid crystal display device
US20110115006A1 (en) Substrate for semiconductor device, method for producing the same, semiconductor device, and electronic apparatus
US8847207B2 (en) Semiconductor device with bottom gate organic thin-film transistor, and display device and electronic equipment with same
WO2015125429A1 (en) Thin film transistor array and method for manufacturing same
JP2010267752A (en) Thin film transistor, method of manufacturing the thin film transistor, and electronic apparatus
KR20090004746A (en) Display device and a method for the same
JP5439723B2 (en) Thin film transistor, matrix substrate, electrophoretic display device and electronic device
JP2010224403A (en) Method of manufacturing active matrix substrate, active matrix substrate, electro-optical device, and electronic apparatus
JP6079007B2 (en) Display panel and display device including the display panel
JP2010117468A (en) Display element
US10558102B2 (en) Method for forming liquid crystal display panel and liquid crystal display panel
JP2018041759A (en) Thin-film transistor and image display device
JP2016163029A (en) Thin film transistor array, thin film transistor array manufacturing method and pixel display device