JP2010115772A - 新規の犠牲層材料を利用した基板の表面でのナノワイヤのパターニング方法 - Google Patents

新規の犠牲層材料を利用した基板の表面でのナノワイヤのパターニング方法 Download PDF

Info

Publication number
JP2010115772A
JP2010115772A JP2009007622A JP2009007622A JP2010115772A JP 2010115772 A JP2010115772 A JP 2010115772A JP 2009007622 A JP2009007622 A JP 2009007622A JP 2009007622 A JP2009007622 A JP 2009007622A JP 2010115772 A JP2010115772 A JP 2010115772A
Authority
JP
Japan
Prior art keywords
sacrificial layer
barium fluoride
substrate
nanowire
patterning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009007622A
Other languages
English (en)
Other versions
JP5147743B2 (ja
Inventor
Jae Min Myoung
ミン ミョウン ジャエ
Jyoti Prakash Kar
プラカシュ カー ジョティ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Industry Academic Cooperation Foundation of Yonsei University
Original Assignee
Industry Academic Cooperation Foundation of Yonsei University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Industry Academic Cooperation Foundation of Yonsei University filed Critical Industry Academic Cooperation Foundation of Yonsei University
Publication of JP2010115772A publication Critical patent/JP2010115772A/ja
Application granted granted Critical
Publication of JP5147743B2 publication Critical patent/JP5147743B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00206—Processes for functionalising a surface, e.g. provide the surface with specific mechanical, chemical or biological properties
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/005—Growth of whiskers or needles
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/04—Pattern deposit, e.g. by using masks
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • C30B29/605—Products containing multiple oriented crystallites, e.g. columnar crystallites
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0331—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers for lift-off processes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/03—Static structures
    • B81B2203/0361—Tips, pillars

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

【課題】従来のリフトオフ材料が持っている高温での不安定性の問題を克服することができる新規材料を利用して、高温で安定してナノワイヤを成長及びパターニングすることができる方法を提供する。
【解決手段】本発明による基板の表面にナノワイヤをパターニングする方法は、（ａ）上記表面に、フッ化バリウム犠牲層が所望のパターンで形成された上記基板を提供するステップと、（ｂ）上記フッ化バリウム犠牲層を含む上記基板の表面全体にわたって、ナノワイヤを成長させるステップと、（ｃ）溶媒によって上記フッ化バリウム犠牲層を除去することにより、上記フッ化バリウム犠牲層の表面にある上記ナノワイヤごと除去して、上記基板の上記表面に直接接触した状態の上記ナノワイヤを残すことにより、上記ナノワイヤを上記基板の上記表面上にパターン化するステップとを含むことを特徴とする。
【選択図】図１

Description

本発明は、ナノワイヤのパターニング方法に係り、より詳しくは、新規の犠牲層材料を使用して基板の表面にナノワイヤを成長及びパターニングする方法に関する。
半導体ナノワイヤを合成する際には、高温のナノワイヤの成長工程が必要である。一部のナノワイヤは軟質であるため、半導体素子の製造工程においてエッチングを施し難いという不具合が生じる。したがって、ナノワイヤのパターニング法は、半導体素子を製造する上で、なにより重要なものとして位置づけられている。
一方、マイクロ電子技術（ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓ ｔｅｃｈｎｏｌｏｇｙ）におけるリフトオフ法（ｌｉｆｔ ｏｆｆ ｐｒｏｃｅｓｓ）は、犠牲層を利用して基板の表面にターゲット物質の構造を生成する方法、すなわちパターニング方法である。
この種の方法は、エッチングのような伝統的な減法技法（ｓｕｂｔｒａｃｔｉｎｇ ｔｅｃｈｎｉｑｕｅ）とは異なって、加法技法（ａｄｄｉｔｉｖｅ ｔｅｃｈｎｉｑｕｅ）である。かかる技法により得られる構造の大きさは、ナノメートルスケールからセンチメートルスケールまでと様々であるが、通常は、マイクロメートルスケールの大きさである。
基板の表面に積層された犠牲ステンシル層（ｓａｃｒｉｆｉｃｉａｌ ｓｔｅｎｃｉｌｌａｙｅｒ）に、先ず、逆パターン（ｉｎｖｅｒｓｅ ｐａｔｔｅｒｎ）が作られる。このようなパターニングは、エッチングにより上記犠牲層を貫通して孔を形成することで行われる。そして、ターゲット物質は、そのエッチングされた領域において基板の表面に到逹し、そこで最終パターンが作られるようになる。
上記ターゲット物質は、基板の表面の全領域にわたって積層されることにより、上記エッチングされた領域において基板の表面に到逹し、エッチングされていない領域においては、犠牲層上に留まるようになる。
上記犠牲層が溶媒の中で洗浄され除去されると、上記犠牲層上のターゲット物質は、犠牲層とともにリフトオフされ、洗浄されてしまう。この結果、上記リフトオフの後は、基板と直接接触していた領域のターゲット物質だけが残っているようになる。
最近、ナノ構造は、各種のナノスケール素子のビルディック・ブロックとしての用途に関連して、中心的な研究対象になっている。また、形態、アスペクト比、成長速度、及び成長方向を制御可能にするナノ構造の合成について、多くの研究がなされつつある。中でも、特に高温の工程を経るナノ構造の合成について、関心がよせられている。これは、高温の工程を経るナノ構造の合成によれば、簡単且つ精度のよいドーピング及び厚さの制御のみならず、良質のナノワイヤの実現といった多くの利点を奏するためである。
ナノ素子への新たな用途のためには、ナノワイヤの選択的な領域における成長及び／またはナノワイヤの成長後のパターニング（ｐｏｓｔ−ｇｒｏｗｔｈ）が主な課題となっている。これに伴い、パターン化された金属層上でのナノワイヤの選択的な領域における成長のための工夫がなされている。しかしながら、不幸にも、かかる工夫では、特定の用途の基板または電極を選択する際に、これらの選択の制限につながるようになる。
他方で、マイクロ電子産業において、機能性材料をパターン化するのに、犠牲層及び／またはリフトオフ法が用いられてきた。しかしながら、従来使用されてきたリフトオフ材料（例えば、フォトレジスト）は、リフトオフ材料としては不向きである。これは、ナノワイヤの合成時に高温での成長工程が必要であるが、その工程でリフトオフ材料が、その温度に耐えられずに消失してしまうためである。
一方、多孔性シリコン、ポリシリコン、二酸化シリコン及びポリシリケートガラス（ＰＳＧ）のような公知の犠牲層を使用する場合、犠牲層を除去するためにＨＦのような有害な化学物質を使用しなければならないが、該化学物質は、ナノワイヤを攻撃してナノワイヤを損傷させる。
また、幾つかの場合においては、マイクロ構造の製造のために犠牲層として、ＺｎＯフィルムを使用することもある。これは、ＺｎＯフィルムが酸性及びアルカリ性の化学物質の両方に対して、より早いエッチング速度を示すためである。しかしながら、このＺｎＯフィルムを溶解する化学物質は、ＺｎＯフィルムを溶解する工程の際に、アクティブ領域においてナノワイヤを攻撃し、またナノワイヤの形態及び大きさを変化させることがある。
このようなことから、安価且つ易溶性の好適なリフトオフ材料／犠牲層を開発することが、ナノワイヤを機能性材料として使用するナノ電子素子の製造における主な関心事になっている。
また、犠牲層は、安価且つ易溶性の材料でなければならず、また高温で安定したものでなければならない。しかしながら、かかる要求を満たしつつ、ナノワイヤの安定した成長及びパターニングに利用することができる犠牲層、または狭い意味でのフォトレジスト材料がなく、ナノワイヤの応用に多くの困難がもたされているのが現在の技術の実情である。
本発明は、上記の従来技術による問題点を解決するためになされたものであって、その一つの目的は、従来のリフトオフ材料が持っている高温での不安定性の問題を克服することができる新規材料を利用して高温で安定してナノワイヤを成長及びパターニングすることができる方法を提供することである。
本発明の他の目的は、有害な化学物質の使用を伴わない新規の犠牲層材料を利用して基板の表面に安定してナノワイヤを成長及びパターニングすることができる方法を提供することである。
本発明のまた他の目的は、ナノワイヤの成長時に必要な高温の成長環境を保つことができ、また常温で溶液（例えば、水）によって簡単に洗浄して除去することができる新規の犠牲層を利用して基板の表面にナノワイヤを成長及びパターニングすることができる方法を提供することである。
本発明の更なる目的は、犠牲層を使用しても従来のようにナノワイヤを攻撃するという問題を引き起こすことなく、安定してナノワイヤを基板の表面にパターニングすることができる方法を提供することである。
本発明のまた更なる目的は、基板の表面にナノワイヤを成長及びパターニングする工程において、犠牲層として使用することができる高温安定性の新規材料を提供することである。
上記目的を達成するため、本発明による基板の表面にナノワイヤをパターニングする方法が提供されるが、該方法は、（ａ）上記表面に、フッ化バリウム犠牲層が所望のパターンで形成された上記基板を提供するステップと、（ｂ）上記フッ化バリウム犠牲層を含む上記基板の表面全体にわたって、ナノワイヤを成長させるステップと、（ｃ）溶媒によって上記フッ化バリウム犠牲層を除去することにより、上記フッ化バリウム犠牲層の表面に存在する上記ナノワイヤごと除去して、上記基板の上記表面に直接接触した状態の上記ナノワイヤを残すことにより、上記ナノワイヤを上記基板の上記表面上にパターン化するステップとを含むことを特徴とする。
一実施形態において、上記（ａ）のステップにおいて、上記基板は、（ａ−１）上記基板の上記表面にフォトレジストをコーティングするステップと、（ａ−２）コーティングされた上記フォトレジストをパターニングするステップと、（ａ−３）パターン化された上記フォトレジストを含む上記基板の上記表面全体にわたって、フッ化バリウムを熱蒸着によって成長させて、上記フッ化バリウム犠牲層を形成するステップと、（ａ−４）パターン化された上記フォトレジストをリフトオフ法によって除去することにより、上記フォトレジストの表面に存在する上記フッ化バリウム犠牲層ごと除去して、上記基板の上記表面に直接接触した状態の上記フッ化バリウム犠牲層を残すことにより、上記所望のパターンの上記フッ化バリウム犠牲層を、上記基板の上記表面に形成するステップとを行うことにより提供することができる。
一実施形態において、上記（ａ−４）ステップにおいて、パターン化された上記フォトレジストは、アセトンを利用して除去されることができる。
一実施形態において、上記（ａ）のステップにおいて、上記基板は、フッ化バリウムを熱蒸着によって、上記基板の上記表面に成長させて、上記フッ化バリウム犠牲層を得た後、成長させた上記フッ化バリウム犠牲層を所望のパターンにパターニングするステップを行うことにより提供することができる。
一実施形態において、上記（ａ）のステップにおいて、上記基板は、フッ化バリウムをＣＶＤ法を用いて、上記基板の上記表面に形成して、上記フッ化バリウム犠牲層を得た後、形成された上記フッ化バリウム犠牲層を所望のパターンにパターニングするステップを行うことにより提供することができる。
本発明において、上記フッ化バリウム犠牲層の上記表面は、多結晶性または非晶質性の均質な表面である。
本発明において、上記フッ化バリウム犠牲層は、常温〜１５００℃の温度で安定した特性を示す。
一実施形態において、上記（ｂ）のステップにおいて、上記ナノワイヤは、ＺｎＯナノワイヤ、ＧａＮナノワイヤまたはシリコンナノワイヤである。
一実施形態において、上記ナノワイヤを、ＣＶＤ法またはファーネス法によって成長させ得る。
一実施形態において、上記（ｃ）のステップにおいて、上記フッ化バリウム犠牲層は、脱イオン水によって除去され得る。
本発明の他の実施形態によれば、基板の表面へのナノワイヤのパターニングに使用される犠牲層を形成する犠牲層用物質（薄膜物質）が提供されるが、この犠牲層用物質は、フッ化バリウムであることを特徴とする。
本発明において、上記フッ化バリウムからなる上記犠牲層は、常温〜１５００℃の温度で安定した特性を示す。
本発明において、上記フッ化バリウムからなる上記犠牲層は、脱イオン水の溶媒によって溶解して除去され得る。
本発明において、上記フッ化バリウムからなる上記犠牲層は、アセトンに対して安定性を示す。
本発明によれば、フッ化バリウムからなる犠牲層を利用して、ナノワイヤを基板の表面に成長及びパターニングすることができる。上記フッ化バリウム犠牲層は、高温で安定しているため、高温のナノワイヤの成長環境を保つことができる。
また、フッ化バリウム犠牲層は、非化学的溶媒、例えば、水によっても容易に除去することができ、犠牲層の除去の際に、ナノワイヤが化学的に攻撃を受けることがないため、良質のナノワイヤを所望の形状にパターニングすることができる。
以下、添付した図面を参照して、本発明についてより詳しく説明する。なお、以下の説明において、基板上において行われるフォトレジストのコーティング及びパターニング、ナノワイヤの成長及びパターニングなどに関連する当業界において既に広く知られた工程については、その説明を省略する。
従来技術に関連して説明したように、ナノワイヤのパターニングのためにフォトレジストを使用するが、該フォトレジストは、ナノワイヤを成長させる際における高温の成長環境に耐えることができない。このため、従来のフォトレジストを利用しながら、基板の表面にナノワイヤをパターニングする方法は実現できていない。
また、犠牲層を使用する場合、ＨＦのような有害な化学物質が必要であるが、これはナノワイヤを攻撃して、良質のナノワイヤを基板の表面にパターニングすることができないという問題を引き起こしている。
本発明者は、かかる問題を解決するために、高温の成長環境に耐えられ且つナノワイヤを化学的に攻撃しない溶媒を利用して、簡単に洗浄して除去することができる新規の犠牲層材料について研究をした。本発明者は、各種の組成物を犠牲層材料として構成して、ナノワイヤのパターニング方法に適用する工程を繰り返す実験を行った。
このような繰り返しの実験の結果、フッ化バリウム（ＢａＦ２）を犠牲層（または、狭い意味ではフォトレジスト）材料として使用する場合、従来のフォトレジスト及び犠牲層を使用することでもたらされる問題を一挙に解消することができるということを見出して、発明を完成するに至った。
図１を参照して本発明の工程を説明すれば、次のとおりである。図１は、リフトオフ法を用いて基板の表面に、本発明の一実施形態により、ナノワイヤをパターニングする工程を模式的に示す図である。
同図に示したように、先ず、フォトレジストを基板の表面にコーティングする（Ｓ１）。
該フォトレジストは、従来の材料と同じ材料から構成すればよく、このような場合にも、以下で説明するように、特有の犠牲層によってナノワイヤをパターニングすることができる。
次いで、上記コーティングしたフォトレジストを所望の形状にパターニングする（Ｓ２）。
なお、かかるフォトレジストのコーティング及びパターニング法は、当業界において既に広く知られた技術であるため、ここではその説明を省略する。
次いで、フッ化バリウム（ＢａＦ２）を基板表面の全体にわたって、熱蒸着法を用いて犠牲層として成長させる（Ｓ３）。
このとき、本発明の一実施形態において、基板を常温に保ちながら、１×１０−５〜１０−６Ｔｏｒｒの圧力下でフッ化バリウムを成長させる。これにより、犠牲層が、パターン化されて、すなわち、基板の表面にコーティングされたまま残っているフォトレジストの表面及び外部に露出している基板表面の全体に形成される。
引き続き、基板に残っているフォトレジストをリフトオフ法を用いて除去する（Ｓ４）。
このとき、フォトレジストは、例えば、アセトンのような溶媒を利用して除去することができる。なお、フッ化バリウム犠牲層は、かかる溶媒に対して高い安定性を示す。これは、本発明の重要な利点の一つである。これにより、フォトレジスト上に形成された犠牲層も除去され、基板の表面には犠牲層がパターン化される。
次いで、基板表面の全体にわたってナノワイヤを、例えば、ＭＯＣＶＤ法を用いて成長させる（Ｓ５）。
このようなナノワイヤは、後述するように、様々な条件下で成長させることができ、ナノワイヤをＭＯＣＶＤ法を用いて成長させる技術自体は、既に広く知られた技術である。
このとき、ナノワイヤは、リフトオフされ除去されたフォトレジストが存在していた領域、すなわち、外部に露出した基板の表面だけでなく、基板に残っている犠牲層の表面において成長する。
なお、犠牲層は、フッ化バリウムからなるが、該フッ化バリウム犠牲層は、ナノワイヤの高温の成長環境下でも耐えられるものである。これは、本発明の重要な一つの特徴を構成する。すなわち、フッ化バリウム犠牲層が高温の成長環境下で溶融して、基板の表面に形成されたナノワイヤの領域（例えば、図７中の左側）に流出せず、ナノワイヤが良質の形態に成長していくようになる（図７参照）。
最後に、犠牲層を除去すれば、ナノワイヤのパターニングが完了する（Ｓ６）。
このとき、本発明者の検討によれば、フッ化バリウムは、ナノワイヤを化学的に攻撃しない溶媒、例えば、水（より具体的には、脱イオン水）によっても容易に洗浄されて除去されるため、常温で容易にナノワイヤのパターニングを完了することができる。
これにより、従来のようにＨＦのような有害な化学物質を使用しなくて済むため、化学物質がナノワイヤを攻撃するといったような問題が発生せず、良質のナノワイヤを容易にパターニングすることができる（例えば、図７参照）。
このように、本発明によれば、ナノワイヤを、高温の成長環境に耐えることができるフッ化バリウム犠牲層がパターン化された基板表面の全体にわたって形成するため、従来技術において生じていた問題を引き起こすことなく、良質の形態で成長させることができる。また、常温で水のような非攻撃性の溶媒を利用して犠牲層を容易に除去することができるため、ナノワイヤのパターニングを所望の形状に容易に行うことができる。
一方、図１に示す実施形態は、リフトオフ法を用いたナノワイヤのパターニングである。また、フォトレジストも、広い意味において犠牲層の役割を果たすことができる。これにより、リフトオフ法を用いることなく、フォトレジストを犠牲層としてフッ化バリウムを成長させると、工程をより単純化することができる。
すなわち、フッ化バリウムを、熱蒸着法やその他の方法（例えば、エッチング、レーザーエッチング）などを用いて、基板の表面に成長または積層してから、従来のパターニング方法によって所望の形状にパターン化した後、基板表面の全体にわたって上記のような方法によって、ナノワイヤを成長及びパターニングすることもできる。
言い換えれば、本発明によれば、図１に示した方法またはその他のパターニング方法によって、フッ化バリウム層をパターン化してから、該パターン化された層を含む基板表面の全体にわたってナノワイヤを成長させた後、上記層を除去すれば、ナノワイヤを所望の形状にパターン化することができる。
これは、本発明者が犠牲層の好適な材料について、繰り返し且つ集中的に鋭意研究した末に見出した、フッ化バリウムの使用による結果である。
すなわち、本発明者の鋭意研究により、かかるフッ化バリウム犠牲層は、熱蒸着法のような比較的安価な方法を用いて容易に形成することができ、多結晶性の均質な表面を持っており、アセトンのような溶媒に対して非常に安定しているため、フォトレジストを除去する際に、上記溶媒によって化学的に攻撃を受けることなく、高温での熱安定性に優れ、さらには、水（例えば、脱イオン水）のような非化学的溶媒によって極めて容易に除去されるという特有の性質を持っているということが明らかとなった。
以下、本発明を実験例を参照して具体的に説明する。
フッ化バリウム犠牲層の性質
図２（ａ）は、フッ化バリウム犠牲層の結晶学的性質（ｃｒｙｓｔａｌｌｏｇｒａｐｈｉｃ ｐｒｏｐｅｒｔｉｅｓ）を示す。
Ｘ−線回折パターンによれば、（１１１）面のピークが最も大きく、他の結晶面に由来するピークも観察されることから、フッ化バリウム犠牲層が多結晶性であることが分かる。
これは、常温でフッ化バリウムが結晶学的に多様な方向に成長したことを意味する。すなわち、フッ化バリウム犠牲層は、常温でも結晶化され易いことが分かる。また、本発明におけるフッ化バリウム犠牲層は、非晶質の場合であっても、多結晶の場合と同様に犠牲層として機能するものと判断される。
ここで、フッ化バリウム犠牲層の５μｍ×５μｍの領域について、その表面テクスチャをＡＦＭ（Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｙ）法を用いて観察し、これを、図２（ｂ）に示した。
この表面の一部には、結晶粒が形成された粒界性表面が観察される。すなわち、フッ化バリウム犠牲層の表面は、その一部における結晶粒の形成により表面粗さが大きくなったことが分かる。なお、上記犠牲層の表面のＲＭＳ粗さは、約２１ｎｍであった。
ここで、犠牲層としての役割は、これが非晶質の場合であっても、特に変わらず同様であり、犠牲層の表面粗さと犠牲層の機能とは何らの関係がないことが分かる。
次に、上記フッ化バリウム犠牲層を、常温の適切な溶媒中に保持し、その溶解速度を観察した。
図３は、エッチング時間の経過とともに変化するフッ化バリウム犠牲層の状態を示している。
図３（ａ）は、積層時点でのフッ化バリウム犠牲層の表面状態を示しており、フッ化バリウム犠牲層がエッチング時間の経過とともに漸次除去されていくことが分かる。これは、材料欠陥のあるフッ化バリウム犠牲層の多孔性領域が上記溶媒（エッチング溶液）によって攻撃を受けたことに起因すると考えられる。
このような観察から測定した上記溶媒中でのフッ化バリウム犠牲層のエッチング速度は、約５０ｎｍ／ｍｉｎであった。しかし、固体物質のエッチング速度は、エッチング温度、溶液の濃度、撹拌などに大きく左右される。
大半の化学物質のエッチングでは、固体表面と溶媒との界面において、固体物質と化学物質とが反応する際に気泡（気相生成物）が生じる。該気泡は、マイクロパターンに固着され、均一なエッチングを制限する。かかる問題を解決するために、撹拌及び／または界面活性剤が使用されることがある。
しかし、本発明の場合においては、エッチング中に気泡が全く生じなかったため、これは、本発明の重要な利点の一つであると考えられる。
ナノワイヤの成長
本発明者は、上記した工程、例えば、図１に示した工程にしたがって、ナノワイヤを成長及びパターニングする実験を行った。ナノワイヤの成長に係る条件を除き、その他の工程は、図１に示した工程と同様である。ナノワイヤの成長に係る条件は、次の表１のとおりである。
Figure 2010115772
ファーネス法は、既に広く知られたように、ソース物質を蒸発させてソース物質の近傍に位置した基板の表面に、ナノワイヤを成長させる方法である。なお、図４ないし図７中のナノワイヤは、ＣＶＤ法を用いて成長させたナノワイヤを示している。
すなわち、本発明者は、上記の工程によって、ナノワイヤを成長及びパターニングすることができることを示した。
図４には、例えば、ＭＯＣＶＤ法を用いて成長させたナノワイヤを、ＦＥＳＥＭ（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ）によって観察した結果を示した。
図４は、成長させたナノワイヤをナノ素子において、アクティブ物質として使用し得ることを示している。すなわち、均一な直径と長さを有する本ナノワイヤの構造に、他の薄膜やナノワイヤを成長させてナノ素子として利用し得ることを示している。
一方、本発明者は、上記の一連の工程によりパターニングを行い、そのパターニングが正確に行われたか否かを確認し、その結果を図５に示した。
図５の写真から、本発明の方法を用いて六角形状のパターンが正確に実現されたことが分かる。このような六角形状のパターンだけでなく、四角形及び円形の形状にナノワイヤをパターニングすることができ、その結果を図６に示した。
図５及び図６に示した実験結果の写真から、本発明の方法を用いて様々な大きさ及び形状のパターンに、ナノワイヤを成長及びパターニングすることができることが分かる。
また、本発明者は、上記の各工程による基板表面の状態を観察し、本発明によってナノワイヤの成長及びパターニングが行われたか否かを確認した。その結果が図７に示されている。
図７（ａ）は、シリコン基板（図中、左側）上の一部の領域に存在するフッ化バリウム犠牲層（右側）を示している。その後、ＺｎＯナノワイヤを、ＭＯＣＶＤ法にて犠牲層を含むシリコン基板の表面全体にわたって成長させた（成長条件は、上記表参照）（図７（ｂ）参照）。
最後に、ＺｎＯナノワイヤおよびフッ化バリウム犠牲層が形成されたシリコン基板を、脱イオン水中に室温で数時間浸しておいた。その結果、フッ化バリウム犠牲層が溶媒である脱イオン水によって除去され、ＺｎＯナノワイヤだけがシリコン基板の表面に残っていた（図７（ｃ）中、左側）。すなわち、本発明によってＺｎＯナノワイヤをシリコン基板の表面に、容易に成長及びパターニングすることができることを確認することができた。
なお、図４ないし図７は、いずれもＺｎＯナノワイヤに係る写真であって、ＧａＮナノワイヤ及びシリコンナノワイヤの場合も、ＺｎＯナノワイヤとその成長メカニズムが同様であるため、関連写真は省略する。
以上、本発明を好適な実施形態を参考にして説明したが、本発明は、上記実施形態に制限されるものではないことに留意しなければならない。すなわち、本発明は、特許請求の範囲内で種々の変更及び修正が可能であり、それらはいずれも本発明の範囲内に属する。したがって、本発明は、特許請求の範囲及びその均等物によってのみ制限される。
本発明の一実施形態により、ナノワイヤをパターニングする工程を模式的に示す図である。 本発明によるフッ化バリウム犠牲層の結晶学的性質を示す図である。 本発明によるフッ化バリウム犠牲層がエッチング時間の経過とともに変化する状態を示す図である。 本発明によって成長及びパターニングしたナノワイヤのＦＥＳＥＭ写真である。 本発明によって六角形状にパターニングしたナノワイヤを示す写真である。 本発明によって四角形及び円形の形状にパターニングしたナノワイヤを示す写真である。 本発明による方法の各工程におけるシリコン基板、フッ化バリウム犠牲層、及びＺｎＯナノワイヤを示す写真である。

Claims (14)

  1. 基板の表面にナノワイヤをパターニングする方法であって、
    （ａ）前記表面に、フッ化バリウム犠牲層が所望のパターンで形成された前記基板を提供するステップと、
    （ｂ）前記フッ化バリウム犠牲層を含む前記基板の表面全体にわたって、ナノワイヤを成長させるステップと、
    （ｃ）溶媒によって前記フッ化バリウム犠牲層を除去することにより、前記フッ化バリウム犠牲層の表面に存在する前記ナノワイヤごと除去して、前記基板の前記表面に直接接触した状態の前記ナノワイヤを残すことにより、前記ナノワイヤを前記基板の前記表面上にパターン化するステップとを含むことを特徴とする方法。
  2. 前記（ａ）のステップにおいて、前記基板は、（ａ−１）前記基板の前記表面にフォトレジストをコーティングするステップと、（ａ−２）コーティングされた前記フォトレジストをパターニングするステップと、（ａ−３）パターン化された前記フォトレジストを含む前記基板の前記表面全体にわたって、フッ化バリウムを熱蒸着によって成長させて、前記フッ化バリウム犠牲層を形成するステップと、（ａ−４）パターン化された前記フォトレジストをリフトオフ法によって除去することにより、前記フォトレジストの表面に存在する前記フッ化バリウム犠牲層ごと除去して、前記基板の前記表面に直接接触した状態の前記フッ化バリウム犠牲層を残すことにより、前記所望のパターンの前記フッ化バリウム犠牲層を、前記基板の前記表面に形成するステップとを行うことにより提供されることを特徴とする請求項１に記載の方法。
  3. 前記（ａ−４）ステップにおいて、パターン化された前記フォトレジストは、アセトンを利用して除去されることを特徴とする請求項２に記載の方法。
  4. 前記（ａ）のステップにおいて、前記基板は、フッ化バリウムを熱蒸着によって、前記基板の前記表面に成長させて、前記フッ化バリウム犠牲層を得た後、成長させた前記フッ化バリウム犠牲層を所望のパターンにパターニングするステップを行うことにより提供されることを特徴とする請求項１に記載の方法。
  5. 前記（ａ）のステップにおいて、前記基板は、フッ化バリウムをＣＶＤ法を用いて、前記基板の前記表面に形成して、前記フッ化バリウム犠牲層を得た後、形成された前記フッ化バリウム犠牲層を所望のパターンにパターニングするステップを行うことにより提供されることを特徴とする請求項１に記載の方法。
  6. 前記フッ化バリウム犠牲層の前記表面は、多結晶性または非晶質性の表面であることを特徴とする請求項１ないし５のいずれかに記載の方法。
  7. 前記フッ化バリウム犠牲層は、常温〜１５００℃の温度で安定した特性を示すことを特徴とする請求項６に記載の方法。
  8. 前記（ｂ）のステップにおいて、前記ナノワイヤは、ＺｎＯナノワイヤ、ＧａＮナノワイヤまたはシリコンナノワイヤであることを特徴とする請求項１ないし５のいずれかに記載の方法。
  9. 前記ナノワイヤを、ＣＶＤ法またはファーネス法によって成長させることを特徴とする請求項８に記載の方法。
  10. 前記（ｃ）のステップにおいて、前記フッ化バリウム犠牲層は、脱イオン水によって除去されることを特徴とする請求項１ないし５のいずれかに記載の方法。
  11. 基板の表面へのナノワイヤのパターニングに使用される犠牲層を形成する犠牲層用物質であって、
    前記犠牲層用物質は、フッ化バリウムであることを特徴とする犠牲層用物質。
  12. 前記フッ化バリウムからなる前記犠牲層は、常温〜１５００℃の温度で安定した特性を示すことを特徴とする請求項１１に記載の犠牲層用物質。
  13. 前記フッ化バリウムからなる前記犠牲層は、脱イオン水の溶媒によって溶解して除去されることを特徴とする請求項１１または１２に記載の犠牲層用物質。
  14. 前記フッ化バリウムからなる前記犠牲層は、アセトンに対して安定性を示すことを特徴とする請求項１３に記載の犠牲層用物質。
JP2009007622A 2008-11-12 2009-01-16 新規の犠牲層材料を利用した基板の表面でのナノワイヤのパターニング方法 Expired - Fee Related JP5147743B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020080112055A KR101064908B1 (ko) 2008-11-12 2008-11-12 신규의 희생층 재료를 이용한 기판 상에서의 나노와이어 패터닝 방법
KR10-2008-0112055 2008-11-12

Publications (2)

Publication Number Publication Date
JP2010115772A true JP2010115772A (ja) 2010-05-27
JP5147743B2 JP5147743B2 (ja) 2013-02-20

Family

ID=42164254

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009007622A Expired - Fee Related JP5147743B2 (ja) 2008-11-12 2009-01-16 新規の犠牲層材料を利用した基板の表面でのナノワイヤのパターニング方法

Country Status (3)

Country Link
US (1) US8227348B2 (ja)
JP (1) JP5147743B2 (ja)
KR (1) KR101064908B1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109279572A (zh) * 2018-11-19 2019-01-29 中国科学技术大学 超导真空桥及其制备方法
FR3130072A1 (fr) 2021-12-07 2023-06-09 Aledia Procédé de fabrication d’un dispositif optoélectronique

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050127421A1 (en) * 2002-01-30 2005-06-16 Infineon Technologies Ag Semiconductor module having an insulation layer and method for fabricating a semiconductor module having an insulation layer
JP2008162885A (ja) * 2007-01-03 2008-07-17 Samsung Electronics Co Ltd 超音波エネルギーを利用したＺｎＯナノワイヤの製造方法

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US548586A (en) * 1895-10-22 Water-meter
US4578768A (en) * 1984-04-06 1986-03-25 Racine Marsh V Computer aided coordinate digitizing system
US4870576A (en) * 1986-03-19 1989-09-26 Realpro, Ltd. Real estate search and location system and method
US4878125A (en) * 1987-01-08 1989-10-31 Canon Kabushiki Kaisha Method and apparatus for image processing with fed-back error correction
US5050095A (en) * 1988-05-31 1991-09-17 Honeywell Inc. Neural network auto-associative memory with two rules for varying the weights
EP0384689B1 (en) * 1989-02-20 1997-12-29 Fujitsu Limited A learning system and learning method for a data processing apparatus
US5129038A (en) * 1989-02-23 1992-07-07 Matsushita Electric Industrial Co., Ltd. Neural network with selective error reduction to increase learning speed
JP2533942B2 (ja) * 1989-03-13 1996-09-11 株式会社日立製作所 知識抽出方法およびプロセス運転支援システム
US5310696A (en) * 1989-06-16 1994-05-10 Massachusetts Institute Of Technology Chemical method for the modification of a substrate surface to accomplish heteroepitaxial crystal growth
US5189606A (en) * 1989-08-30 1993-02-23 The United States Of America As Represented By The Secretary Of The Air Force Totally integrated construction cost estimating, analysis, and reporting system
US5712985A (en) * 1989-09-12 1998-01-27 Lee; Michael D. System and method for estimating business demand based on business influences
JP2978184B2 (ja) * 1989-10-06 1999-11-15 株式会社日立製作所 制御ルール作成装置
US5239470A (en) * 1990-02-08 1993-08-24 Yazaki Corporation Data recording method and device
US5262941A (en) * 1990-03-30 1993-11-16 Itt Corporation Expert credit recommendation method and system
US5862304A (en) * 1990-05-21 1999-01-19 Board Of Regents, The University Of Texas System Method for predicting the future occurrence of clinically occult or non-existent medical conditions
EP0468229A3 (en) * 1990-07-27 1994-01-26 Hnc Inc A neural network with expert system functionality
US5212765A (en) * 1990-08-03 1993-05-18 E. I. Du Pont De Nemours & Co., Inc. On-line training neural network system for process control
US5142612A (en) * 1990-08-03 1992-08-25 E. I. Du Pont De Nemours & Co. (Inc.) Computer neural network supervisory process control system and method
US5167009A (en) * 1990-08-03 1992-11-24 E. I. Du Pont De Nemours & Co. (Inc.) On-line process control neural network using data pointers
JP2539540B2 (ja) * 1990-09-19 1996-10-02 株式会社日立製作所 プロセス制御装置
US5347446A (en) * 1991-02-08 1994-09-13 Kabushiki Kaisha Toshiba Model predictive control apparatus
US5634087A (en) * 1991-02-28 1997-05-27 Rutgers University Rapidly trainable neural tree network
US5236673A (en) * 1991-04-15 1993-08-17 Reztek International, Inc. Ozonation system for treatment of water in cooling towers
US5313204A (en) * 1991-04-25 1994-05-17 Mitsubishi Denki Kabushiki Kaisha Encoding and decoding devices with predictor and detector
US5339257A (en) * 1991-05-15 1994-08-16 Automated Technology Associates Inc. Real-time statistical process monitoring system
US5214746A (en) * 1991-06-17 1993-05-25 Orincon Corporation Method and apparatus for training a neural network using evolutionary programming
US5253331A (en) * 1991-07-03 1993-10-12 General Motors Corporation Expert system for statistical design of experiments
JPH0567119A (ja) * 1991-07-12 1993-03-19 Hitachi Ltd 商品分析システム
US5251131A (en) * 1991-07-31 1993-10-05 Thinking Machines Corporation Classification of data records by comparison of records to a training database using probability weights
US5276771A (en) * 1991-12-27 1994-01-04 R & D Associates Rapidly converging projective neural network
US5414621A (en) * 1992-03-06 1995-05-09 Hough; John R. System and method for computing a comparative value of real estate
US5331544A (en) * 1992-04-23 1994-07-19 A. C. Nielsen Company Market research method and system for collecting retail store and shopper market research data
US5353207A (en) * 1992-06-10 1994-10-04 Pavilion Technologies, Inc. Residual activation neural network
US5402333A (en) * 1992-06-15 1995-03-28 E. I. Du Pont De Nemours & Co., Inc. System and method for improving model product property estimates
US5819226A (en) * 1992-09-08 1998-10-06 Hnc Software Inc. Fraud detection using predictive modeling
US5740033A (en) * 1992-10-13 1998-04-14 The Dow Chemical Company Model predictive controller
US5361201A (en) * 1992-10-19 1994-11-01 Hnc, Inc. Real estate appraisal using predictive modeling
US5940811A (en) * 1993-08-27 1999-08-17 Affinity Technology Group, Inc. Closed loop financial transaction method and apparatus
US5680305A (en) * 1995-02-16 1997-10-21 Apgar, Iv; Mahlon System and method for evaluating real estate
US5949044A (en) * 1997-06-13 1999-09-07 Walker Asset Management Limited Partnership Method and apparatus for funds and credit line transfers
US6021397A (en) * 1997-12-02 2000-02-01 Financial Engines, Inc. Financial advisory system
US7310618B2 (en) * 2000-02-22 2007-12-18 Lehman Brothers Inc. Automated loan evaluation system
US7528908B2 (en) * 2002-06-04 2009-05-05 Toray Industries, Inc. Color filter for liquid crystal display and semitransmission liquid crystal display
US7571140B2 (en) * 2002-12-16 2009-08-04 First Data Corporation Payment management
WO2005072089A2 (en) * 2003-12-11 2005-08-11 The Penn State Research Foundation Controlled nanowire in permanent integrated nano-templates and method of fabricating sensor and transducer structures
US7105428B2 (en) * 2004-04-30 2006-09-12 Nanosys, Inc. Systems and methods for nanowire growth and harvesting
KR100809929B1 (ko) 2006-09-08 2008-03-06 한국과학기술원 나노 와이어 제조방법
US8347726B2 (en) * 2007-04-25 2013-01-08 Hewlett-Packard Development Company, L.P. Free-standing nanowire sensor and methods for forming and using the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050127421A1 (en) * 2002-01-30 2005-06-16 Infineon Technologies Ag Semiconductor module having an insulation layer and method for fabricating a semiconductor module having an insulation layer
JP2008162885A (ja) * 2007-01-03 2008-07-17 Samsung Electronics Co Ltd 超音波エネルギーを利用したＺｎＯナノワイヤの製造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JPN6011069454; Ｓ．　Ｍｕｋｈｅｒｊｅｅ: 'Ｓｔｒａｉｎ　ｏｒｉｅｎｔｅｄ　ｍｉｃｒｏｓｔｒｕｃｔｕｒａｌ　ｃｈａｎｇｅ　ｄｕｒｉｎｇ　ｔｈｅ　ｆａｂｒｉｃａｔｉｏｎｏｆ　ｆｒｅｅ-ｓｔａｎｄｉｎｇ　ＰｂＳｅ　ｍｉｃｒｏ-ｒｏｄｓ' Ｊ　Ｍａｔｅｒ　Ｓｃｉ：　Ｍａｔｅｒ　Ｅｌｅｃｔｒｏｎ Ｖｏｌｕｍｅ　１９，　Ｎｕｍｂｅｒ　３, 200803, ｐｐ．２３７-２４０ *
JPN6011069456; Ｐａｕｌｏ　Ｈ．　Ｏ．　Ｒａｐｐｌ: 'Ｄｅｖｅｌｏｐｍｅｎｔ　ｏｆ　ａ　Ｎｏｖｅｌ　Ｅｐｉｔａｘｉａｌ-ＬａｙｅｒＳｅｇｍｅｎｔａｔｉｏｎ　Ｍｅｔｈｏｄ　ｆｏｒ　ＯｐｔｏｅｌｅｃｔｒｏｎｉｃＤｅｖｉｃｅ　Ｆａｂｒｉｃａｔｉｏｎ' ＩＥＥＥ　ＰＨＯＴＯＮＩＣＳ　ＴＥＣＨＮＯＬＯＧＹ　ＬＥＴＴＥＲＳ ＶＯＬ．１５，　ＮＯ．３，, 200303, ｐｐ．３７４-３７６ *

Also Published As

Publication number Publication date
KR20100053081A (ko) 2010-05-20
JP5147743B2 (ja) 2013-02-20
KR101064908B1 (ko) 2011-09-16
US8227348B2 (en) 2012-07-24
US20100116780A1 (en) 2010-05-13

Similar Documents

Publication Publication Date Title
TWI472477B (zh) 矽奈米結構與其製造方法及應用
US7070855B2 (en) Porous material and production process thereof
US7192802B2 (en) ALD ZnO seed layer for deposition of ZnO nanostructures on a silicon substrate
US7053403B1 (en) Iridium oxide nanostructure
JP2006130647A (ja) パターニングされたＡＬＤＺｎＯシード層を用いたＺｎＯのナノ構造の選択的な成長
JP2006102936A (ja) ニッケル触媒と、パターニングしたポリシリコンまたはシリコン表面改質とを用いたシリコン基板上へのＺｎＯのナノ構造の選択的堆積
Banerjee et al. Submicron patterning of epitaxial PbZr0. 52Ti0. 48O3 heterostructures
JP5147743B2 (ja) 新規の犠牲層材料を利用した基板の表面でのナノワイヤのパターニング方法
Xia et al. An Approach to Lithographically Defined Self‐Assembled Nanoparticle Films
US20080166878A1 (en) Silicon nanostructures and fabrication thereof
KR101264877B1 (ko) 실리콘 와이어 구조체의 제조방법
KR20200077646A (ko) 금속 촉매 화학 식각을 이용한 마이크로 및 나노 구조물 형성방법
Wei-ya et al. Self-organized formation of hexagonal nanopore arrays in anodic alumina
JP5780543B2 (ja) 電子線描画法を用いた陽極酸化アルミナ及びその製造方法
JP2009120929A (ja) 基板への種付け処理方法、ダイヤモンド微細構造体及びその製造方法
KR101355930B1 (ko) 측벽 스페이서 기술과 촉매 금속 식각 방법을 이용한 수직 나노튜브 구조 제조 방법 및 이에 의하여 제조된 수직 나노튜브 구조
Xia et al. Effect of catalyst shape on etching orientation in metal-assisted chemical etching of silicon
JP2006228963A (ja) 半導体ウエハの製造方法
JP2006173576A (ja) 酸化イリジウムのナノ構造パターニング
TWI359454B (ja)
JP2011124583A (ja) ナノ構造体集合体及びナノ構造体の形成方法
JP4411032B2 (ja) ナノ構造体及びその製造方法
JP2021026062A (ja) 微細加工された酸化物の膜の形成方法
Galopin et al. Metal-assisted chemical etching of silicon: Preparation of silicon nanowire arrays
JP4533412B2 (ja) 酸化物多孔質体の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120110

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120409

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120515

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120810

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120815

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120914

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120920

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121011

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121127

R150 Certificate of patent or registration of utility model

Ref document number: 5147743

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151207

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees