JP2010114231A - Variable resistance element and method for manufacturing the same - Google Patents
Variable resistance element and method for manufacturing the same Download PDFInfo
- Publication number
- JP2010114231A JP2010114231A JP2008284945A JP2008284945A JP2010114231A JP 2010114231 A JP2010114231 A JP 2010114231A JP 2008284945 A JP2008284945 A JP 2008284945A JP 2008284945 A JP2008284945 A JP 2008284945A JP 2010114231 A JP2010114231 A JP 2010114231A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- resistance
- electrodes
- oxide
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
本発明は、抵抗状態が変化可能な部位を有する抵抗変化型素子、および、そのような抵抗変化型素子の製造方法に関する。 The present invention relates to a resistance variable element having a portion whose resistance state can be changed, and a method of manufacturing such a resistance variable element.
抵抗状態が変化可能な部位を有する素子の一つとして、電界効果トランジスタが知られている。電界効果トランジスタは、例えば、ソース電極、ドレイン電極、およびゲート電極を有する3端子素子であり、ゲート電極に加える電圧を変化させることによって、ソース―ドレイン間に位置する領域(チャネル)を通過する電流を制御することが可能な素子である。電界効果トランジスタでは、ゲート電極に加えられる電圧に応じた電界がチャネルに発生し、当該電界の発生および変化によって、チャネルの抵抗が変化する。このような電界効果トランジスタは、例えば下記の特許文献1〜3に記載されている。
A field effect transistor is known as one of elements having a portion whose resistance state can be changed. A field effect transistor is, for example, a three-terminal element having a source electrode, a drain electrode, and a gate electrode, and a current passing through a region (channel) located between the source and drain by changing a voltage applied to the gate electrode. It is an element that can control. In a field effect transistor, an electric field corresponding to a voltage applied to a gate electrode is generated in a channel, and the resistance of the channel is changed by the generation and change of the electric field. Such field effect transistors are described in, for example,
しかしながら、電界効果トランジスタにおいてチャネルの抵抗状態を一定に維持するためには、ゲート電極に一定の電圧を加え続けなければならない。すなわち、電界効果トランジスタは、抵抗状態について揮発性の素子である。 However, in order to keep the resistance state of the channel constant in the field effect transistor, a constant voltage must be continuously applied to the gate electrode. That is, the field effect transistor is a volatile element with respect to the resistance state.
本発明は、以上のような事情の下で考え出されたものであり、書換え可能で不揮発性の抵抗変化型素子およびその製造方法を提供することを、目的とする。 The present invention has been conceived under the circumstances as described above, and an object thereof is to provide a rewritable and nonvolatile variable resistance element and a method for manufacturing the same.
本発明の第1の側面によると抵抗変化型素子が提供される。この抵抗変化型素子は、酸化物部と、一対の第1電極と、第2電極と、第3電極とを備える。酸化物部は、P型半導性を有する。一対の第1電極は、相互に離隔して酸化物部に接合する。第2電極は、一対の第1電極の間において酸化物部に接合する。第3電極は、酸化物部を介して第2電極に対向する部位を有して酸化物部に接合する。 According to the first aspect of the present invention, a resistance variable element is provided. This resistance variable element includes an oxide portion, a pair of first electrodes, a second electrode, and a third electrode. The oxide part has P-type semiconductivity. The pair of first electrodes are separated from each other and joined to the oxide portion. The second electrode is joined to the oxide portion between the pair of first electrodes. The third electrode has a portion facing the second electrode through the oxide portion and is joined to the oxide portion.
このような構成の本抵抗変化型素子は、所定の初期化処理を受けた後、第2および第3電極の間に印加される電圧の変化に応じて、一対の第1電極間における酸化物部の抵抗状態が変化することが可能である。 The resistance variable element having such a configuration is configured such that the oxide between the pair of first electrodes is subjected to a change in voltage applied between the second and third electrodes after receiving a predetermined initialization process. The resistance state of the part can change.
本素子において、第2電極を正極とし且つ第3電極を負極として当該電極間に所定電圧を所定時間にわたって印加することによって初期化処理すると、本素子内における一対の第1電極間のキャリア移動のルートを酸化物部内に制限することが可能である。具体的には、初期化処理では、第2電極(正極)と第3電極(負極)との間の電界作用により、酸化物部内に比較的多量の酸素イオンを発生させ且つ当該酸素イオンを第2電極に引き寄せて、当該酸素イオンから第2電極へと電子を奪うことが可能である。電子を奪われた酸素は、第2電極における酸化物部側端面を酸化する。これとともに、一定量の構成酸素を第2電極側に放出した酸化物部の内部では、正電荷を伴う比較的多量の酸素空孔が、第2電極との界面近傍に偏在する。一方、酸化物部から第2電極へと移動した電子は、外部回路を通って第3電極へと流入する。当該電子は、第3電極内において、第2電極と協働して電界を形成する部分領域へと移動するが、第3電極とP型半導性の酸化物部との界面では、第3電極から酸化物部に電子が流入するようには電子とホールの交換が充分には生じない。そのため、第3電極に流入した比較的多量の電子は、第3電極内において、第2電極と協働して電界を形成する部分領域に蓄積する。第3電極内でこのように電子が局所的に蓄積した部分は、電子密度が過大であって、電子移動の自由度が相当程度に低下しており、従って、相当程度に高抵抗化している。これに対し、酸化物部内は、上述のように、正電荷を伴う酸素空孔が第2電極との界面近傍に偏在している状態にある。そのため、一対の第1電極間に電圧を印加した場合の、本素子内における第1電極間のキャリア移動のルートについては、実質的に、酸化物部内に制限される(P型半導性の酸化物部内の主キャリアはホールである)。以上のような初期化処理によって、チャネルないし電流路が酸化物部内に形成されて本素子が動作可能な状態に至る。初期化処理のための印加電圧を消滅させても、チャネル形成状態、即ち、第3電極内での局所的な電子蓄積状態は、維持される。第3電極内の蓄積電子と、正電荷を伴って酸化物部内に存在する上述の酸素空孔との間には、静電引力が生じ、当該静電引力の作用によって、第3電極内での蓄積電子の拡散が阻まれるからである。 In this device, when the second electrode is used as a positive electrode and the third electrode is used as a negative electrode and an initialization process is performed by applying a predetermined voltage between the electrodes for a predetermined time, carrier movement between the pair of first electrodes in the device is performed. It is possible to limit the route within the oxide part. Specifically, in the initialization process, a relatively large amount of oxygen ions are generated in the oxide portion by the electric field action between the second electrode (positive electrode) and the third electrode (negative electrode), and the oxygen ions are It is possible to draw electrons from the oxygen ions to the second electrode by attracting the two electrodes. Oxygen that has been deprived of electrons oxidizes the end face on the oxide portion side of the second electrode. At the same time, a relatively large amount of oxygen vacancies with positive charges are unevenly distributed in the vicinity of the interface with the second electrode inside the oxide portion from which a certain amount of constituent oxygen has been released to the second electrode side. On the other hand, the electrons that have moved from the oxide portion to the second electrode flow into the third electrode through the external circuit. In the third electrode, the electrons move to a partial region that forms an electric field in cooperation with the second electrode, but at the interface between the third electrode and the P-type semiconducting oxide portion, the third electrode The exchange of electrons and holes does not occur sufficiently so that electrons flow from the electrode to the oxide part. Therefore, a relatively large amount of electrons that have flowed into the third electrode accumulate in a partial region that forms an electric field in cooperation with the second electrode in the third electrode. The portion where the electrons are locally accumulated in the third electrode has an excessively high electron density, and the degree of freedom of electron movement is considerably reduced. Therefore, the resistance is considerably increased. . On the other hand, in the oxide portion, as described above, oxygen vacancies with positive charges are unevenly distributed near the interface with the second electrode. Therefore, the route of carrier movement between the first electrodes in this element when a voltage is applied between the pair of first electrodes is substantially limited within the oxide portion (P-type semiconductivity). The main carrier in the oxide part is a hole). By the initialization process as described above, a channel or a current path is formed in the oxide portion, and the device can be operated. Even if the applied voltage for the initialization process is extinguished, the channel formation state, that is, the local electron accumulation state in the third electrode is maintained. An electrostatic attractive force is generated between the accumulated electrons in the third electrode and the above-described oxygen vacancies existing in the oxide part with a positive charge, and the action of the electrostatic attractive force causes the electrostatic force in the third electrode. This is because the diffusion of the stored electrons is prevented.
初期化処理を経た本素子において、第2電極を正極とし且つ第3電極を負極として当該電極間に初期化電圧より小さな所定電圧(高抵抗化電圧)を所定時間にわたって印加すると、本素子内における第1電極間の抵抗を高めることが可能である。具体的には、高抵抗化電圧の印加によって、酸化物部内にて第2電極近傍に偏在している酸素空孔(正電荷を伴う)と第2電極(正極)との間に静電斥力を生じさせて、第3電極側へ酸素空孔を所定程度に分散させることが可能である。すなわち、正電荷を伴う酸素空孔の存在密度が所定以上である領域を、高抵抗化電圧の印加によって、第3電極側へ所定程度に膨出させることが可能なのである。このような、酸素空孔の偏在の緩和により、酸化物部内のチャネル(キャリア移動のルート)は部分的に狭くなり、本素子内における第1電極間の抵抗は、より高くなる(高抵抗化)。酸素空孔の偏在緩和の程度、即ち高抵抗化の程度は、高抵抗化電圧の大きさ及び印加時間を調整することによって、調節することが可能である。また、高抵抗化電圧を消滅させても、当該高抵抗状態は維持される。第3電極内の蓄積電子と、正電荷を伴って酸化物部内に存在する上述の酸素空孔との間には、静電引力が生じ、当該静電引力の作用によって、酸化物部内での酸素空孔の拡散が阻まれて酸素空孔の分布が固定されるからである。 In this element that has undergone initialization processing, when a predetermined voltage (high resistance voltage) smaller than the initialization voltage is applied between the electrodes with the second electrode as the positive electrode and the third electrode as the negative electrode, It is possible to increase the resistance between the first electrodes. Specifically, by applying a high resistance voltage, an electrostatic repulsive force is generated between oxygen vacancies (with positive charges) that are unevenly distributed in the vicinity of the second electrode in the oxide portion and the second electrode (positive electrode). And oxygen vacancies can be dispersed to the third electrode side to a predetermined extent. That is, a region where the density of oxygen vacancies accompanied by positive charges is a predetermined value or more can be expanded to a predetermined degree toward the third electrode side by applying a high resistance voltage. Due to such relaxation of the uneven distribution of oxygen vacancies, the channel in the oxide portion (the route of carrier movement) is partially narrowed, and the resistance between the first electrodes in this element becomes higher (higher resistance). ). The degree of uneven relaxation of oxygen vacancies, that is, the degree of resistance increase, can be adjusted by adjusting the magnitude of the high resistance voltage and the application time. Moreover, even if the high resistance voltage is extinguished, the high resistance state is maintained. An electrostatic attractive force is generated between the accumulated electrons in the third electrode and the above-described oxygen vacancies existing in the oxide part with a positive charge, and the action of the electrostatic attractive force causes This is because the diffusion of oxygen vacancies is blocked and the distribution of oxygen vacancies is fixed.
高抵抗化を経た本素子において、第2電極を正極とし且つ第3電極を負極として当該電極間に初期化電圧より小さく且つ既に印加された高抵抗化電圧より大きな所定電圧を所定時間にわたって印加すると、本素子内の第1電極間の抵抗を更に高めることが可能である。また、高抵抗化を経た本素子において、第2電極を正極とし且つ第3電極を負極として当該電極間に初期化電圧より小さく且つ既に印加された高抵抗化電圧と同じ大きさの電圧を所定時間にわたって印加すると、本素子内の第1電極間の抵抗を更に高めることが可能な場合がある。具体的には、当該更なる高抵抗化電圧の印加によって、酸化物部内にて第2電極側に偏在している酸素空孔(正電荷を伴う)と第2電極(正極)との間に静電斥力を生じさせて、第3電極側へ酸素空孔を更に分散させることが可能である。すなわち、正電荷を伴う酸素空孔の存在密度が所定以上である領域を、更なる高抵抗化電圧の印加によって、第3電極側へ更に膨出させることが可能なのである。このような、酸素空孔の偏在の更なる緩和により、酸化物部内のチャネル(キャリア移動のルート)は部分的に更に狭くなり、本素子内における第1電極間の抵抗は更に高くなる(更なる高抵抗化)。酸素空孔の更なる偏在緩和の程度、即ち更なる高抵抗化の程度は、更なる高抵抗化電圧の大きさ及び印加時間を調整することによって、調節することが可能である。また、当該更なる高抵抗化電圧を消滅させても、当該高抵抗状態は維持される。第3電極内の蓄積電子と、正電荷を伴って酸化物部内に存在する上述の酸素空孔との間には、静電引力が生じ、当該静電引力の作用によって、酸化物部内での酸素空孔の拡散が阻まれて酸素空孔の分布が固定されるからである。 In this element having undergone high resistance, when a second electrode is used as a positive electrode and a third electrode is used as a negative electrode, a predetermined voltage that is lower than the initialization voltage and higher than the already applied high resistance voltage is applied between the electrodes for a predetermined time. The resistance between the first electrodes in the element can be further increased. Further, in this element having undergone high resistance, the second electrode is used as a positive electrode and the third electrode is used as a negative electrode, and a voltage smaller than the initialization voltage and having the same magnitude as the already applied high resistance voltage is set between the electrodes. When applied over time, it may be possible to further increase the resistance between the first electrodes in the device. Specifically, by the application of the further increased resistance voltage, between the oxygen vacancies (with positive charge) unevenly distributed on the second electrode side in the oxide portion and the second electrode (positive electrode). It is possible to further disperse oxygen vacancies to the third electrode side by generating electrostatic repulsion. That is, it is possible to further bulge the region where the density of oxygen vacancies accompanied by positive charges is a predetermined value or more to the third electrode side by applying a higher resistance voltage. By further mitigating the uneven distribution of oxygen vacancies, the channel (carrier transfer route) in the oxide portion is partially further narrowed, and the resistance between the first electrodes in the device is further increased (further. Higher resistance). The degree of further uneven relaxation of oxygen vacancies, that is, the degree of further increase in resistance can be adjusted by adjusting the magnitude of the further higher resistance voltage and the application time. Moreover, even if the further high resistance voltage is extinguished, the high resistance state is maintained. An electrostatic attractive force is generated between the accumulated electrons in the third electrode and the above-described oxygen vacancies existing in the oxide part with a positive charge, and the action of the electrostatic attractive force causes This is because the diffusion of oxygen vacancies is blocked and the distribution of oxygen vacancies is fixed.
高抵抗化(更なる高抵抗化を含む)を経た本素子において、第2電極を負極とし且つ第3電極を正極として当該電極間に所定電圧(低抵抗化電圧)を所定時間にわたって印加すると、本素子内における第1電極間の抵抗を低めることが可能である。具体的には、低抵抗化電圧の印加によって、酸化物部内にて所定程度に分散している酸素空孔(正電荷を伴う)と第2電極(負極)との間に静電引力を生じさせて、第2電極側へ酸素空孔を所定程度に引き寄せて偏在化させることが可能である。すなわち、正電荷を伴う酸素空孔の存在密度が所定以上である領域を、低抵抗化電圧の印加によって、第2電極側へ所定程度に縮小させることが可能なのである。このような、酸素空孔の偏在化により、酸化物部内のチャネル(キャリア移動のルート)の少なくとも一部は広がり、本素子内における第1電極間の抵抗は、より低くなる(低抵抗化)。酸素空孔の偏在化の程度、即ち低抵抗化の程度は、低抵抗化電圧の大きさ及び印加時間を調整することによって、調節することが可能である。また、低抵抗化電圧を消滅させても、当該低抵抗状態は維持される。第3電極内の蓄積電子と、正電荷を伴って酸化物部内に存在する上述の酸素空孔との間には、静電引力が生じ、当該静電引力の作用によって、酸化物部内での酸素空孔の拡散が阻まれて酸素空孔の分布が固定されるからである。このような低抵抗状態にある本素子については、上述の高抵抗化過程を経ることにより、再び高抵抗化することが可能である。 In this element that has undergone high resistance (including further increase in resistance), when a predetermined voltage (low resistance voltage) is applied between the electrodes with the second electrode as a negative electrode and the third electrode as a positive electrode, It is possible to reduce the resistance between the first electrodes in the element. Specifically, the application of a low resistance voltage generates an electrostatic attractive force between oxygen vacancies (with positive charges) dispersed to a predetermined degree in the oxide portion and the second electrode (negative electrode). Thus, it is possible to draw oxygen vacancies to the second electrode side to a predetermined extent and make them unevenly distributed. That is, it is possible to reduce the region where the density of oxygen vacancies accompanied by positive charges is equal to or higher than a predetermined level to the second electrode side by applying a low resistance voltage. Due to the uneven distribution of oxygen vacancies, at least a part of the channel (route of carrier movement) in the oxide portion is expanded, and the resistance between the first electrodes in this element becomes lower (lower resistance). . The degree of uneven distribution of oxygen vacancies, that is, the degree of resistance reduction, can be adjusted by adjusting the magnitude of the resistance reduction voltage and the application time. Further, even if the low resistance voltage is extinguished, the low resistance state is maintained. An electrostatic attractive force is generated between the accumulated electrons in the third electrode and the above-described oxygen vacancies existing in the oxide part with a positive charge, and the action of the electrostatic attractive force causes This is because the diffusion of oxygen vacancies is blocked and the distribution of oxygen vacancies is fixed. This element in such a low resistance state can be increased in resistance again through the above-described process of increasing resistance.
低抵抗化を経た本素子にて、第2電極を負極とし且つ第3電極を正極として、当該電極間に、既に印加された低抵抗化電圧より大きな所定電圧を所定時間にわたって印加すると、本素子内の第1電極間の抵抗を更に低めることが可能である。また、低抵抗化を経た本素子にて、第2電極を負極とし且つ第3電極を正極として、当該電極間に、既に印加された低抵抗化電圧と同じ大きさの電圧を所定時間にわたって印加すると、本素子内の第1電極間の抵抗を更に低めることが可能な場合がある。具体的には、当該更なる低抵抗化電圧の印加によって、酸化物部内にて所定程度に偏在化している酸素空孔(正電荷を伴う)と第2電極(負極)との間に静電引力を生じさせて、第2電極側へ酸素空孔を更に引き寄せて偏在化させることが可能である。すなわち、正電荷を伴う酸素空孔の存在密度が所定以上である領域を、更なる低抵抗化電圧の印加によって、第2電極側へ更に縮小させることが可能なのである。このような、酸素空孔の更なる偏在化により、酸化物部内のチャネル(キャリア移動のルート)の少なくとも一部は一層広がり、本素子内における第1電極間の抵抗は更に低くなる(更なる低抵抗化)。酸素空孔の更なる偏在化の程度、即ち更なる低抵抗化の程度は、更なる低抵抗化電圧の大きさ及び印加時間を調整することによって、調節することが可能である。また、当該更なる低抵抗化電圧を消滅させても、当該低抵抗状態は維持される。第3電極内の蓄積電子と、正電荷を伴って酸化物部内に存在する上述の酸素空孔との間には、静電引力が生じ、当該静電引力の作用によって、酸化物部内での酸素空孔の拡散が阻まれて酸素空孔の分布が固定されるからである。このような更なる低抵抗状態にある本素子については、上述の高抵抗化過程を経ることにより、再び高抵抗化することが可能である。 When the second electrode is used as a negative electrode and the third electrode is used as a positive electrode and a predetermined voltage greater than the already applied low resistance voltage is applied between the electrodes for a predetermined time in the present element that has undergone resistance reduction, It is possible to further reduce the resistance between the first electrodes. In addition, in this element having undergone the resistance reduction, the second electrode is used as the negative electrode and the third electrode is used as the positive electrode, and a voltage having the same magnitude as the already applied low resistance voltage is applied between the electrodes for a predetermined time. Then, it may be possible to further reduce the resistance between the first electrodes in the element. Specifically, by applying the further resistance-reducing voltage, an electrostatic charge is generated between the oxygen vacancies (with positive charges) and the second electrode (negative electrode) that are unevenly distributed in the oxide portion to a predetermined extent. It is possible to generate an attractive force and further draw oxygen vacancies toward the second electrode to make them unevenly distributed. That is, it is possible to further reduce the region where the density of oxygen vacancies accompanied by positive charges is equal to or higher than a predetermined level to the second electrode side by applying a further low resistance voltage. Due to the further uneven distribution of oxygen vacancies, at least a part of the channel (carrier transfer route) in the oxide portion is further expanded, and the resistance between the first electrodes in the device is further reduced (further. Low resistance). The degree of further uneven distribution of oxygen vacancies, that is, the degree of further lowering the resistance, can be adjusted by adjusting the magnitude of the further lowering resistance voltage and the application time. Moreover, even if the further low resistance voltage is extinguished, the low resistance state is maintained. An electrostatic attractive force is generated between the accumulated electrons in the third electrode and the above-described oxygen vacancies existing in the oxide part with a positive charge, and the action of the electrostatic attractive force causes This is because the diffusion of oxygen vacancies is blocked and the distribution of oxygen vacancies is fixed. The device in such a further low resistance state can be increased in resistance again through the above-described process of increasing resistance.
以上のように、本抵抗変化型素子においては、第2および第3電極の間に印加する電圧を変化させることにより、一対の第1電極間における酸化物部内のチャネルないし電流路を部分的に拡縮して、当該チャネルの抵抗を可逆的に変化させることができる。すなわち、本素子は、第2および第3電極の間に印加する電圧を制御することによって、チャネルの抵抗状態を書き換えることが可能なのである。このような本素子では、相対的に高抵抗の状態と相対的に低抵抗の状態との間を切り替えることが可能である。また、本素子では、相対的に高抵抗の状態と相対的に低抵抗の状態との間を書き換えることが可能である。更に、本素子では、3以上の複数の抵抗状態の間を書き換えることが可能である(即ち、本素子は抵抗状態について多値性を有する)。 As described above, in the resistance variable element, the channel or current path in the oxide portion between the pair of first electrodes is partially changed by changing the voltage applied between the second and third electrodes. By scaling, the resistance of the channel can be reversibly changed. That is, this element can rewrite the resistance state of the channel by controlling the voltage applied between the second and third electrodes. In such an element, it is possible to switch between a relatively high resistance state and a relatively low resistance state. Further, in this element, it is possible to rewrite between a relatively high resistance state and a relatively low resistance state. Furthermore, in this element, it is possible to rewrite between three or more resistance states (that is, this element has multivalued resistance states).
加えて、本抵抗変化型素子においては、所定の電圧印加によって酸化物部内に生じさせた抵抗状態について、電圧印加を停止しても維持することが可能である。上述のように、第3電極内の蓄積電子と、酸化物部内にて正電荷を伴って存在する酸素空孔とが、相互作用するからである。 In addition, in the resistance variable element, the resistance state generated in the oxide portion by applying a predetermined voltage can be maintained even when the voltage application is stopped. This is because, as described above, the accumulated electrons in the third electrode interact with oxygen vacancies present with a positive charge in the oxide portion.
以上のように、抵抗変化型素子は、書換え可能であり且つ不揮発性なのである。このような本抵抗変化型素子は、スイッチング素子、メモリ素子、またはプログラマブル素子(ロジックデバイスに含まれる素子)として使用することが可能であって、低消費電力化を図るのに適する。 As described above, the resistance variable element is rewritable and nonvolatile. Such a resistance variable element can be used as a switching element, a memory element, or a programmable element (an element included in a logic device), and is suitable for reducing power consumption.
また、本抵抗変化型素子は、第2電極を電圧制御電極とし且つ一対の第1電極を電流読み出し電極とする3端子素子として使用することが可能である。このような本素子では、抵抗変化を生じさせる電圧制御と所定抵抗状態での電流読み出しとを、異なる電極を使用して行うことができる。そのため、本素子では、電圧印加による抵抗状態の切り替えないし書き換えの自由度が高い傾向にある。 In addition, the variable resistance element can be used as a three-terminal element in which the second electrode is a voltage control electrode and the pair of first electrodes is a current readout electrode. In such an element, voltage control that causes a resistance change and current reading in a predetermined resistance state can be performed using different electrodes. Therefore, this element tends to have a high degree of freedom in switching or rewriting the resistance state by applying a voltage.
本発明の第2の側面によると抵抗変化型素子製造方法が提供される。この方法は、導電材料膜形成工程と、酸化物膜形成工程と、電極形成工程とを含む。導電材料膜形成工程では、基材上に導電材料膜を形成する。酸化物膜形成工程では、P型半導性を有する酸化物膜を導電材料膜上に形成する。電極形成工程では、相互に離隔する一対の第1電極、および、当該第1電極間に位置する第2電極を、酸化物膜上に形成する。電極形成工程では、当該工程に含まれる異なるプロセスを経て第1および第2電極を形成してもよい。このような方法によると、本発明の第1の側面に係る抵抗変化型素子を適切に製造することができる。 According to a second aspect of the present invention, a resistance variable element manufacturing method is provided. This method includes a conductive material film forming step, an oxide film forming step, and an electrode forming step. In the conductive material film forming step, a conductive material film is formed on the substrate. In the oxide film forming step, an oxide film having P-type semiconductivity is formed on the conductive material film. In the electrode formation step, a pair of first electrodes spaced apart from each other and a second electrode positioned between the first electrodes are formed on the oxide film. In the electrode forming step, the first and second electrodes may be formed through different processes included in the step. According to such a method, the resistance variable element according to the first aspect of the present invention can be appropriately manufactured.
本発明の第3の側面によると抵抗変化型素子製造方法が提供される。この方法は、電極形成工程と、酸化物膜形成工程と、導電材料膜形成工程とを含む。電極形成工程では、相互に離隔する一対の第1電極、および、当該第1電極間に位置する第2電極を、基材上に形成する。電極形成工程では、当該工程に含まれる異なるプロセスを経て第1および第2電極を形成してもよい。酸化物膜形成工程では、一対の第1電極および第2電極を覆うように、P型半導性を有する酸化物膜を形成する。導電材料膜形成工程では、酸化物膜上に導電材料膜を形成する。このような方法によると、本発明の第1の側面に係る抵抗変化型素子を適切に製造することができる。 According to a third aspect of the present invention, a resistance variable element manufacturing method is provided. This method includes an electrode forming step, an oxide film forming step, and a conductive material film forming step. In the electrode forming step, a pair of first electrodes spaced apart from each other and a second electrode positioned between the first electrodes are formed on the substrate. In the electrode forming step, the first and second electrodes may be formed through different processes included in the step. In the oxide film forming step, an oxide film having P-type semiconductivity is formed so as to cover the pair of first electrode and second electrode. In the conductive material film forming step, a conductive material film is formed on the oxide film. According to such a method, the resistance variable element according to the first aspect of the present invention can be appropriately manufactured.
図1および図2は、本発明に係る抵抗変化型素子Xを表す。図1は、抵抗変化型素子Xの断面図である。図2は、抵抗変化型素子Xの平面図であり、図1の線II−IIに沿った矢視図に相当する。 1 and 2 show a resistance variable element X according to the present invention. FIG. 1 is a cross-sectional view of the resistance variable element X. FIG. 2 is a plan view of the resistance variable element X, and corresponds to an arrow view along the line II-II in FIG.
抵抗変化型素子Xは、基板Sと、一対の電極1と、電極2,3と、酸化物層4とを備え、電極1間の酸化物層4について複数の抵抗状態の間を書き換えることが可能とされている。
The resistance variable element X includes a substrate S, a pair of
基板Sは、例えばシリコン基板や酸化物基板である。シリコン基板の表面には、熱酸化膜が形成されていてもよい。酸化物基板としては、例えば、MgO基板、SrTiO3基板、Al2O3基板、石英基板、およびガラス基板が挙げられる。 The substrate S is, for example, a silicon substrate or an oxide substrate. A thermal oxide film may be formed on the surface of the silicon substrate. Examples of the oxide substrate include a MgO substrate, a SrTiO 3 substrate, an Al 2 O 3 substrate, a quartz substrate, and a glass substrate.
一対の電極1は、相互に離隔して酸化物層4に接合している。各電極1は、本発明における第1電極であり、酸素によって酸化されにくい非酸化性の金属材料よりなる。このような電極1は、例えば、Pt、Au、およびSrRuO3からなる群より選択される導電材料を含んでなる。電極1の厚さは、例えば20〜100nmである。
The pair of
電極2は、電極1間において酸化物層4に接合している。電極2は、本発明における第2電極であって、酸素によって酸化されやすい酸化性の金属材料よりなる。好ましくは、電極2は、電極1および/または電極3よりも酸化されやすい材料よりなる。このような電極2は、例えば、Ta、Ti、Al、Fe、Co、およびNiからなる群より選択される導電材料を含んでなる。電極2の厚さは、例えば20〜100nmである。
The
電極3は、本発明における第3電極であり、各電極1との間に酸化物層4が介在し且つ電極2との間に酸化物層4が介在するように酸化物層4に接合する。すなわち、電極3は、酸化物層4を介して各電極1と対向する部位、および、酸化物層4を介して電極2と対向する部位を有する。このような電極3は、例えば、Pt、Au、およびSrRuO3からなる群より選択される導電材料を含んでなる。電極3の厚さは、例えば5〜10nmである。
The
酸化物層4は、本発明における酸化物部であって、電極1,2と電極3との間に位置し、且つ、P型半導性を有する。また、酸化物層4は、第1面4a、これとは反対の第2面4b、および側面4cを有する。第1面4a側に電極1,2が接合しており、第2面4b側に電極3が接合している。本実施形態では、酸化物層4は、酸素イオン伝導体よりなり、例えば蛍石構造型酸化物、ペロブスカイト構造型酸化物、パイロクロア構造型酸化物、タングステンブロンズ構造型酸化物、またはブラウンミラライト構造型酸化物よりなる。蛍石構造型酸化物としては、ZrO2およびY2O3などを採用することができる。ペロブスカイト構造型酸化物としては、PrCaMnO3、SrTiO3、およびLaSrCoO3などを採用することができる。パイロクロア構造型酸化物としては、Nd2Mо2O7などを採用することができる。タングステンブロンズ構造型酸化物としては、CuWO3などを採用することができる。ブラウンミラライト構造型酸化物としては、Sr2Fe2O5などを採用することができる。また、好ましくは、酸化物層4は、P型半導性を有する遷移金属酸化物からなり、当該遷移金属酸化物は、価数変動可能な遷移金属を含む。そのような価数変動可能な遷移金属としては、例えばMn、Ti、およびCoなどが挙げられる。このような酸化物層4の厚さは、例えば50〜150nmである。
The
図2に示すように、本実施形態では、上述の電極1,2が配列するD1方向に直交するD2方向において、各電極1が酸化物層4に接合する長さL1は、電極2が酸化物層4に接合する長さL2と等しい。好ましくは、電極1が酸化物層4に接合する長さL1は、電極2が酸化物層4に接合する長さL2以下である。また、D2方向における電極3の長さは例えば1μm以下であり、D2方向における酸化物層4の長さは例えば1μm以下である。
As shown in FIG. 2, in this embodiment, in the D 2 direction orthogonal to the D 1 direction in which the
図3は、抵抗変化型素子Xの製造方法を表す。本方法においては、まず、図3(a)に示すように、材料膜11および材料膜12を、順次、基板S上に積層形成する。材料膜11,12の成膜手法としては、例えば、スパッタリング法、真空蒸着法、CVD法、またはPLD(Pulsed Laser Deposition)法を採用することができる(後出の材料成膜手法としても、これらの手法を採用することができる)。材料膜11は、電極3に関して上述した材料よりなる。材料膜12は、酸化物層4に関して上述した材料よりなる。
FIG. 3 shows a method for manufacturing the resistance variable element X. In this method, first, the
次に、図3(b)に示すように、材料膜12上に電極2を形成する。電極2の形成においては、例えば、電極2に関して上述した材料を材料膜12上に成膜した後、所定のレジストパターンをマスクとして使用して当該材料膜をパターニングする。
Next, the
次に、図3(c)に示すように、材料膜12上に一対の電極1を形成する。電極1の形成においては、例えば、電極1に関して上述した材料を材料膜12上に成膜した後、所定のレジストパターンをマスクとして使用して当該材料膜をパターニングする。
Next, as shown in FIG. 3C, a pair of
次に、図3(d)に示すように、材料膜11,12の各々に対してパターニングを施して電極3および酸化物層4を形成する。以上のようにして、基板S上において電極3、酸化物層4、および電極1,2を形成して抵抗変化型素子Xを適切に製造することができる。本方法においては、抵抗変化型素子Xを製造可能な限りで、上述した各工程を行う順序を変更してもよい。
Next, as shown in FIG. 3D, the
図4は、抵抗変化型素子Xの初期化処理を表す。初期化処理では、電極2を正極とし且つ電極3を負極として電極2,3間に所定電圧を所定時間にわたって印加し、抵抗変化型素子X内における一対の電極1間のキャリア移動のルートを酸化物層4内に制限する。初期化処理における印加電圧は例えば8〜12Vであり、当該初期化電圧の印加時間は例えば1〜10msecである。
FIG. 4 shows an initialization process of the resistance variable element X. In the initialization process, the
具体的には、初期化処理では、電極2(正極)と電極3(負極)との間の電界作用により、図4(a)に示すように酸化物層4内に比較的多量の酸素イオン5を発生させ、且つ、図4(b)に示すように酸素イオン5を電極2に引き寄せる。そして、初期化処理では、電極2に引き寄せた酸素イオン5から電極2側に電子を奪う。電子を奪われた酸素は、電極2における酸化物層4側端面を酸化する。これとともに、一定量の構成酸素を電極2側に放出した酸化物層4の内部では、図4(c)に示すように、正電荷を伴う比較的多量の酸素空孔6が、電極2との界面近傍に偏在する。
Specifically, in the initialization process, a relatively large amount of oxygen ions in the
一方、酸化物層4から電極2へと移動した電子は、外部回路を通って電極3へと流入する。当該電子は、電極3内において、電極2と協働して電界を形成する部分領域3aへと移動するが、電極3とP型半導性の酸化物層4との界面では、電極3から酸化物層4に電子が流入するようには電子とホールの交換が充分には生じない。そのため、電極3に流入した比較的多量の電子7は、電極3内の部分領域3aに蓄積する。電極3内でこのように電子7が局所的に蓄積した部分は、電子密度が過大であって、電子移動の自由度が相当程度に低下しており、従って、相当程度に高抵抗化している。これに対し、酸化物層4内は、上述のように、正電荷を伴う酸素空孔6が電極2との界面近傍に偏在している状態にある。そのため、一対の電極1間に電圧を印加した場合の、抵抗変化型素子X内における電極1間のキャリア移動のルートについては、実質的に、酸化物層4内に制限される(P型半導性の酸化物層4内の主キャリアはホールである)。
On the other hand, electrons moved from the
以上のような初期化処理によって、チャネルないし電流路が酸化物層4内に形成されて抵抗変化型素子Xが動作可能な状態に至る。初期化処理のための印加電圧を消滅させても、チャネル形成状態、即ち、電極3内での局所的な電子蓄積状態は、維持される。電極3内の蓄積電子7と、正電荷を伴って酸化物層4内に存在する上述の酸素空孔6との間には、静電引力が生じ、当該静電引力の作用によって、電極3内での蓄積電子7の拡散が阻まれるからである。
By the initialization process as described above, a channel or a current path is formed in the
図5および図6は、抵抗変化型素子Xの動作原理を表す。初期化処理を経た抵抗変化型素子Xにおいて、図5(a)に示すように電極2を正極とし且つ電極3を負極として電極2,3間に所定電圧(高抵抗化電圧)を所定時間にわたって印加すると、抵抗変化型素子X内における電極1間の抵抗を高めることが可能である。高抵抗化電圧は、初期化電圧より小さく、例えば2〜3Vである。高抵抗化電圧の印加時間は、例えば50〜100nsecである。
5 and 6 show the operation principle of the resistance variable element X. FIG. In the resistance variable element X that has undergone the initialization process, as shown in FIG. 5A, the
具体的には、高抵抗化電圧の印加によって、例えば図4(c)に示すように電極2近傍に偏在している酸素空孔6(正電荷を伴う)と電極2(正極)との間に静電斥力を生じさせて、例えば図5(a)に示すように酸素空孔6を電極3側へ分散させることが可能である。すなわち、正電荷を伴う酸素空孔6の存在密度が所定以上である領域6Aを、高抵抗化電圧の印加によって、電極3側へ所定程度に膨出させることが可能なのである。このような、酸素空孔6の偏在の緩和により、酸化物層4内のチャネル(キャリア移動のルート)は部分的に狭くなり、抵抗変化型素子X内における電極1間の抵抗は、より高くなる(高抵抗化)。酸素空孔6の偏在緩和の程度、即ち高抵抗化の程度は、高抵抗化電圧の大きさ及び印加時間を調整することによって、調節することが可能である。また、高抵抗化電圧を消滅させても、当該高抵抗状態は維持される。電極3内の蓄積電子7と、正電荷を伴って酸化物層4内に存在する上述の酸素空孔6との間には、静電引力が生じ、当該静電引力の作用によって、酸化物層4内での酸素空孔6の拡散が阻まれて酸素空孔6の分布が固定されるからである。
Specifically, by applying a high resistance voltage, for example, as shown in FIG. 4C, between the oxygen vacancies 6 (with positive charges) unevenly distributed in the vicinity of the
高抵抗化を経た抵抗変化型素子Xにおいて、電極2を正極とし且つ電極3を負極として電極2,3間に所定電圧(更なる高抵抗化電圧)を所定時間にわたって印加すると、抵抗変化型素子X内の電極1間の抵抗を更に高めることが可能である。更なる高抵抗化電圧は、初期化電圧より小さく且つ上述の高抵抗化電圧より大きく、例えば3〜4Vである。この場合、更なる高抵抗化電圧の印加時間は例えば50〜100nsecである。或は、更なる高抵抗化電圧は、初期化電圧より小さく且つ上述の高抵抗化電圧と同じ大きさで、例えば2〜3Vである。この場合、更なる高抵抗化電圧の印加時間は例えば500〜1000nsecである。
In the resistance variable element X that has undergone high resistance, when a predetermined voltage (further high resistance voltage) is applied between the
具体的には、更なる高抵抗化電圧の印加によって、例えば図5(a)に示すように電極2側に偏在している酸素空孔6と電極2との間に静電斥力を生じさせて、例えば図5(b)に示すように酸素空孔6を電極3側へ更に分散させることが可能である。すなわち、正電荷を伴う酸素空孔6の存在密度が所定以上である領域6Aを、更なる高抵抗化電圧の印加によって、電極3側へ更に膨出させることが可能なのである。このような、酸素空孔6の偏在の更なる緩和により、酸化物層4内のチャネル(キャリア移動のルート)は部分的に更に狭くなり、抵抗変化型素子X内における電極1間の抵抗は更に高くなる(更なる高抵抗化)。酸素空孔6の更なる偏在緩和の程度、即ち更なる高抵抗化の程度は、更なる高抵抗化電圧の大きさ及び印加時間を調整することによって、調節することが可能である。また、当該更なる高抵抗化電圧を消滅させても、当該高抵抗状態は維持される。電極3内の蓄積電子7と、正電荷を伴って酸化物層4内に存在する上述の酸素空孔6との間には、静電引力が生じ、当該静電引力の作用によって、酸化物層4内での酸素空孔6の拡散が阻まれて酸素空孔6の分布が固定されるからである。
Specifically, by applying a higher resistance voltage, for example, as shown in FIG. 5A, an electrostatic repulsive force is generated between the
高抵抗化(更なる高抵抗化を含む)を経た抵抗変化型素子Xにおいて、電極2を負極とし且つ電極3を正極として電極2,3間に所定電圧(低抵抗化電圧)を所定時間にわたって印加すると、抵抗変化型素子X内における電極1間の抵抗を低めることが可能である。低抵抗化電圧については、電極2における酸化物層4側端面(部分酸化部)に存在する有意量の酸素を電子によって還元しない程度の大きさとする。また、低抵抗化電圧は例えば3〜4Vであり、低抵抗化電圧の印加時間は例えば100〜150nsecである。
In the resistance variable element X that has undergone higher resistance (including further higher resistance), the
具体的には、低抵抗化電圧の印加によって、例えば図5(a)または図5(b)に示すように酸化物層4内にて分散している酸素空孔6と電極2との間に静電引力を生じさせて、図6(a)に示すように酸素空孔6を電極2側へ引き寄せて偏在化させることが可能である。すなわち、正電荷を伴う酸素空孔6の存在密度が所定以上である領域6Aを、低抵抗化電圧の印加によって、電極2側へ所定程度に縮小させることが可能なのである。このような、酸素空孔6の偏在化により、酸化物層4内のチャネル(キャリア移動のルート)の少なくとも一部は広がり、抵抗変化型素子X内における電極1間の抵抗は、より低くなる(低抵抗化)。酸素空孔6の偏在化の程度、即ち低抵抗化の程度は、低抵抗化電圧の大きさ及び印加時間を調整することによって、調節することが可能である。また、低抵抗化電圧を消滅させても、当該低抵抗状態は維持される。電極3内の蓄積電子7と、正電荷を伴って酸化物層4内に存在する上述の酸素空孔6との間には、静電引力が生じ、当該静電引力の作用によって、酸化物層4内での酸素空孔6の拡散が阻まれて酸素空孔6の分布が固定されるからである。このような低抵抗状態にある抵抗変化型素子Xについては、上述の高抵抗化過程を経ることにより、再び高抵抗化することが可能である。
Specifically, by applying a low resistance voltage, for example, between the
低抵抗化を経た抵抗変化型素子Xにて、電極2を負極とし且つ電極3を正極として電極2,3間に所定電圧を所定時間にわたって印加すると、抵抗変化型素子X内の電極1間の抵抗を更に低めることが可能である。更なる低抵抗化電圧については、電極2における酸化物層4側端面(部分酸化部)に存在する有意量の酸素を電子によって還元しない程度の大きさとする。このような更なる低抵抗化電圧は、上述の低抵抗化電圧より大きく、例えば4〜5Vである。この場合、更なる低抵抗化電圧の印加時間は、例えば100〜150nsecである。或は、更なる低抵抗化電圧は、上述の低抵抗化電圧と同じ大きさで、例えば3〜4Vである。この場合、更なる低抵抗化電圧の印加時間は例えば1〜5μsecである。
When a predetermined voltage is applied between the
具体的には、当該更なる低抵抗化電圧の印加によって、例えば図6(a)に示すように所定程度に偏在化している酸素空孔6と電極2との間に静電引力を生じさせて、例えば図6(b)に示すように酸素空孔6を電極2側へ更に引き寄せて偏在化させることが可能である。すなわち、正電荷を伴う酸素空孔6の存在密度が所定以上である領域6Aを、更なる低抵抗化電圧の印加によって、電極2側へ更に縮小させることが可能なのである。このような、酸素空孔6の更なる偏在化により、酸化物層4内のチャネル(キャリア移動のルート)の少なくとも一部は一層広がり、抵抗変化型素子X内における電極1間の抵抗は更に低くなる(更なる低抵抗化)。酸素空孔6の更なる偏在化の程度、即ち更なる低抵抗化の程度は、更なる低抵抗化電圧の大きさ及び印加時間を調整することによって、調節することが可能である。また、当該更なる低抵抗化電圧を消滅させても、当該低抵抗状態は維持される。電極3内の蓄積電子7と、正電荷を伴って酸化物層4内に存在する上述の酸素空孔6との間には、静電引力が生じ、当該静電引力の作用によって、酸化物層4内での酸素空孔6の拡散が阻まれて酸素空孔6の分布が固定されるからである。このような更なる低抵抗状態にある抵抗変化型素子Xについては、上述の高抵抗化過程を経ることにより、再び高抵抗化することが可能である。
Specifically, by applying the further low resistance voltage, for example, as shown in FIG. 6A, an electrostatic attractive force is generated between the
以上のように、抵抗変化型素子Xにおいては、電極2,3間に印加する電圧を変化させることにより、一対の電極1間における酸化物層4内のチャネルないし電流路を部分的に拡縮して、当該チャネルの抵抗を可逆的に変化させることができる。すなわち、抵抗変化型素子Xは、電極2,3間に印加する電圧を制御することによって、チャネルの抵抗状態を書き換えることが可能なのである。このような抵抗変化型素子Xは、相対的に高抵抗の状態と相対的に低抵抗の状態との間を切り替えるようにして使用することが可能である。また、抵抗変化型素子Xは、相対的に高抵抗の状態と相対的に低抵抗の状態との間を書き換えるようにして使用することが可能である。更に、抵抗変化型素子Xは、3以上の複数の抵抗状態の間を書き換えるようにして使用することが可能である(即ち、抵抗変化型素子Xは抵抗状態について多値性を有する)。
As described above, in the resistance variable element X, the channel or current path in the
加えて、抵抗変化型素子Xにおいては、所定の電圧印加によって酸化物層4内に生じさせた抵抗状態について、電圧印加を停止しても維持することが可能である。上述のように、電極3内の蓄積電子7と、酸化物層4内にて正電荷を伴って存在する酸素空孔6とが、相互作用するからである。
In addition, in the resistance variable element X, the resistance state generated in the
以上のように、抵抗変化型素子Xは、書換え可能であり且つ不揮発性なのである。このような抵抗変化型素子Xは、スイッチング素子、メモリ素子、またはプログラマブル素子(ロジックデバイスに含まれる抵抗変化型素子)として使用することが可能であって、低消費電力化を図るのに適する。 As described above, the resistance variable element X is rewritable and nonvolatile. Such a resistance variable element X can be used as a switching element, a memory element, or a programmable element (a resistance variable element included in a logic device), and is suitable for reducing power consumption.
また、抵抗変化型素子Xは、電極2を電圧制御電極とし且つ一対の電極1を電流読み出し電極とする3端子素子として使用することが可能である。このような抵抗変化型素子Xでは、抵抗変化を生じさせる電圧制御と所定抵抗状態での電流読み出しとを、異なる電極を使用して行うことができる。そのため、抵抗変化型素子Xでは、電圧印加による抵抗状態の切り替えないし書き換えの自由度が高い傾向にある。
Further, the resistance variable element X can be used as a three-terminal element in which the
抵抗変化型素子Xでは、上述のように、図2に示すD2方向において、各電極1が酸化物層4に接合する長さL1は、電極2が酸化物層4に接合する長さL2以下であるのが好ましい。このような構成は、一対の電極1による電流値読み出しの対象となる酸化物層4内のチャネル(キャリア移動のルート)を、酸化物層4内において酸素空孔6が適切に分散および偏在化する領域に制限するうえで、好適である。
In the resistance variable element X, as described above, the length L 1 at which each
抵抗変化型素子Xにおける電極2は、好ましくは電極1および/または電極3よりも酸化されやすい材料よりなる。このような構成は、上述の初期化処理において、酸化物層4に発生した酸素イオン5を電極2に引き寄せて電極2が当該酸素イオン5から電子を奪うのに好適である。
The
抵抗変化型素子Xにおける電極3の厚さは10nm以下であるのが好ましい。電極3の厚さが10nm以下で電極3が充分に薄いことは、上述の初期化処理において、電子流入による電極3の高抵抗化(キャリア移動のルートの遮断)を効率よく行ううえで好適である。
The thickness of the
抵抗変化型素子Xにおける電極3の図2に示すD2方向の長さは、好ましくは1μm以下である。このような構成は、初期化処理によって電極3内に蓄積する電子7について、D2方向における分布のバラつきを抑制するうえで好適である。
The length of the
抵抗変化型素子Xにおける酸化物層4は、上述のように、好ましくは、P型半導性を有する遷移金属酸化物よりなり、当該遷移金属酸化物は、価数変動可能な遷移金属を含む。このような構成は、上述の初期化処理を経ることによって酸化物層4内に酸素空孔6(正電荷を伴う)が発生および増大しても、酸化物層4の結晶構造を維持するうえで好適である。酸化物層4内の価数変動可能な遷移金属は、初期化処理によって酸化物層4内にて発生および増大する正電荷を電気的に補償するように価数変動することが可能である。
As described above, the
抵抗変化型素子Xにおける酸化物層4の厚さは、好ましくは50nm以上である。酸化物層4におけるチャネルの抵抗値変化幅を充分に確保するうえでは、酸化物層4の厚さは50nm以上であるのが好ましいのである。また、酸化物層4の厚さは、好ましくは150nm以下である。初期化処理後において電極3内の蓄積電子7と酸化物層4内の酸素空孔(正電荷を伴う)との間に充分な相互作用(静電引力)を確保して抵抗変化型素子Xの不揮発性を担保するうえでは、酸化物層4の厚さは150nm以下であるのが好ましいのである。
The thickness of the
抵抗変化型素子Xにおける酸化物層4の図2に示すD2方向の長さは、好ましくは1μm以下である。このような構成は、初期化処理によって酸化物層4内に生ずる酸素空孔6について、D2方向における分布のバラつきを抑制するうえで好適である。
The length in the direction D 2 shown in FIG. 2 of the
図7は、抵抗変化型素子Xの第1変形例の断面図である。図7に示すように、抵抗変化型素子Xにおいて、各電極1は、一部が酸化物層4の第1面4a上に位置せずに側面4c上に位置するように、酸化物層4に接合してもよい。このような構成においても、一対の電極1は、抵抗変化型素子X1の電流読み出し電極として機能することが可能である。また、各電極1の全体が酸化物層4の側面4c上にて酸化物層4に接合する場合であっても、当該一対の電極1は、抵抗変化型素子X1の電流読み出し電極として機能することが可能である。
FIG. 7 is a cross-sectional view of a first modification of the resistance variable element X. As shown in FIG. 7, in the resistance variable element X, each
図8および図9は、抵抗変化型素子Xの第2変形例を表す。図8は、第2変形例の断面図である。図9は、第2変形例の平面図であり、図8の線IX−IXに沿った矢視図に相当する。抵抗変化型素子Xにおいては、図8および図9に示すように、基板S上に電極1,2が位置し、当該電極1,2を部分的に覆うようにして酸化物層4が基板S上に位置し、酸化物層4上に電極3が位置してもよい。このような構造を有する抵抗変化型素子Xについても、図4を参照して上述した初期化処理を行うことが可能であり、且つ、図5および図6を参照して上述した動作原理で動作させることが可能である。
8 and 9 show a second modification of the resistance variable element X. FIG. FIG. 8 is a cross-sectional view of a second modification. FIG. 9 is a plan view of the second modification, and corresponds to a view taken along the line IX-IX in FIG. In the resistance variable element X, as shown in FIGS. 8 and 9, the
図10は、抵抗変化型素子Xの上記の第2変形例の製造方法を表す。本方法においては、まず、図10(a)に示すように、基板S上に電極2を形成する。電極2の形成においては、例えば、電極2に関して上述した材料を基板S上に成膜した後、所定のレジストパターンをマスクとして使用して当該材料膜をパターニングする。
FIG. 10 shows a manufacturing method of the second modified example of the resistance variable element X. In this method, first, an
次に、図10(b)に示すように、基板S上に一対の電極1を形成する。電極1の形成においては、例えば、電極1に関して上述した材料を基板S上に成膜した後、所定のレジストパターンをマスクとして使用して当該材料膜をパターニングする。
Next, as illustrated in FIG. 10B, a pair of
次に、図10(c)に示すように、材料膜12および材料膜11を、順次、電極1,2を覆うようにして積層形成する。材料膜12は、酸化物層4に関して上述した材料よりなる。材料膜11は、電極3に関して上述した材料よりなる。
Next, as shown in FIG. 10C, the
次に、図10(d)に示すように、材料膜11,12の各々に対してパターニングを施して電極3および酸化物層4を形成する。以上のようにして、基板S上において電極1,2、酸化物層4、および電極3を形成して抵抗変化型素子Xの第2変形例を適切に製造することができる。本方法においては、抵抗変化型素子Xを製造可能な限りで、上述した各工程を行う順序を変更してもよい。
Next, as shown in FIG. 10D, the
図11に示す構成を有する抵抗変化型素子を、上述の抵抗変化型素子Xの実施例として作製した。本実施例の抵抗変化型素子は、MgO単結晶基板である基板Sと、Auよりなる一対の電極1と、Taよりなる電極2と、Ptよりなる電極3と、PrCaMnO3よりなる酸化物層4とを備える。
A variable resistance element having the configuration shown in FIG. 11 was produced as an example of the variable resistance element X described above. The variable resistance element according to the present embodiment includes a substrate S that is an MgO single crystal substrate, a pair of
本実施例の抵抗変化型素子の製造においては、まず、スパッタリング装置を使用して行うスパッタリング法により、MgO単結晶基板の(100)面上にPtを10nmの厚さで成膜した。本スパッタリングでは、スパッタガスとしてArガス(0.5Pa)を用い、Ptターゲットを用い、DC放電とし、投入電力を0.8kWとし、温度条件を400℃とした。 In the manufacture of the resistance variable element of this example, first, Pt was formed to a thickness of 10 nm on the (100) plane of the MgO single crystal substrate by a sputtering method performed using a sputtering apparatus. In this sputtering, Ar gas (0.5 Pa) was used as the sputtering gas, a Pt target was used, DC discharge was performed, the input power was 0.8 kW, and the temperature condition was 400 ° C.
次に、スパッタリング法により、Pt膜上にPrCaMnO3(Pr0.7Ca0.3MnO3)を80nmの厚さで成膜した。本スパッタリングでは、スパッタガスとしてArとO2の混合ガス(0.5Pa,酸素濃度20vol%)を用い、Pr0.7Ca0.3MnO3ターゲットを用い、RF放電とし、投入電力を0.8kWとし、温度条件を400℃とした。 Next, PrCaMnO 3 (Pr 0.7 Ca 0.3 MnO 3 ) was formed to a thickness of 80 nm on the Pt film by sputtering. In this sputtering, a mixed gas of Ar and O 2 (0.5 Pa, oxygen concentration 20 vol%) is used as a sputtering gas, a Pr 0.7 Ca 0.3 MnO 3 target is used, an RF discharge is performed, an input power is set to 0.8 kW, and a temperature is set. The condition was 400 ° C.
次に、スパッタリング法により、PrCaMnO3膜上にTaを50nmの厚さで成膜した。本スパッタリングでは、スパッタガスとしてArガス(0.5Pa)を用い、Taターゲットを用い、DC放電とし、投入電力を0.8kWとし、温度条件を室温とした。 Next, Ta was deposited to a thickness of 50 nm on the PrCaMnO 3 film by sputtering. In this sputtering, Ar gas (0.5 Pa) was used as the sputtering gas, a Ta target was used, DC discharge was performed, the input power was 0.8 kW, and the temperature condition was room temperature.
次に、所定のレジストパターンをマスクとして利用してTa膜をパターニングし、PrCaMnO3膜上に電極2(一辺の長さが1000nmの正方形)を形成した。 Next, the Ta film was patterned using a predetermined resist pattern as a mask to form an electrode 2 (a square with a side length of 1000 nm) on the PrCaMnO 3 film.
次に、スパッタリング法により、PrCaMnO3膜上にAuを50nmの厚さで成膜した。本スパッタリングでは、スパッタガスとしてArガス(0.5Pa)を用い、Auターゲットを用い、DC放電とし、投入電力を0.8kWとし、温度条件を室温とした。 Next, Au was deposited to a thickness of 50 nm on the PrCaMnO 3 film by sputtering. In this sputtering, Ar gas (0.5 Pa) was used as the sputtering gas, an Au target was used, DC discharge was performed, the input power was 0.8 kW, and the temperature condition was room temperature.
次に、所定のレジストパターンをマスクとして利用してAu膜をパターニングし、PrCaMnO3膜上に一対の電極1(一辺の長さが1000nmの正方形)を形成した。 Next, the Au film was patterned using a predetermined resist pattern as a mask to form a pair of electrodes 1 (a square with a side length of 1000 nm) on the PrCaMnO 3 film.
次に、所定のレジストパターンをマスクとして利用してPrCaMnO3膜にパターニングを施して酸化物層4(図2のD2方向の長さ即ち幅は1000nm)を形成した。 Next, the PrCaMnO 3 film was patterned using a predetermined resist pattern as a mask to form an oxide layer 4 (length or width in the direction D 2 in FIG. 2 is 1000 nm).
次に、所定のレジストパターンをマスクとして利用してPt膜に対してパターニングを施して電極3(図2のD2方向の長さ即ち幅は1000nm)を形成した。 Next, the Pt film was patterned using a predetermined resist pattern as a mask to form an electrode 3 (the length or width in the direction D 2 in FIG. 2 is 1000 nm).
以上のようにして、抵抗変化型素子Xの実施例としての複数の抵抗変化型素子を作製した。そして、本実施例の各抵抗変化型素子について、電極1間の抵抗値を測定し、初期化処理を行い、その後に再び電極1間の抵抗値を測定した。初期化処理前の抵抗値測定では、各抵抗変化型素子の一対の電極1間に対して400mVのDC電圧を印加したところ、各素子は1〜5×104Ωの抵抗値を示した。初期化処理では、電極2を正極とし且つ電極3を負極として、印加強度10Vで印加時間1msecのパルス電圧を電極2,3間に印加した。初期化処理後の抵抗値測定では、各抵抗変化型素子に対して一対の電極1間に対する400mVのDC電圧を印加したところ、各素子は1〜50×109Ωの抵抗値を示した。電極1間の抵抗値がこのように大きく上昇したことから、各素子における電極3内に存在していたキャリア(電子)移動のルートが初期化処理によって実質的に閉ざされて、各素子における電極1間のキャリア移動のルートが酸化物層4内に制限されたことが判る。このようにして電極1間のキャリア移動のルートが酸化物層4内に制限された各抵抗変化型素子においては、図5および図6を参照して上述したように、電極2,3間の電圧制御によってチャネル(酸化物層4内のキャリア移動のルート)の抵抗状態を変化させることが可能であった。
As described above, a plurality of variable resistance elements as examples of the variable resistance element X were manufactured. And about each resistance variable element of a present Example, the resistance value between the
以上のまとめとして、本発明の構成およびそのバリエーションを以下に付記として列挙する。 As a summary of the above, the configurations of the present invention and variations thereof are listed below as supplementary notes.
(付記1)P型半導性を有する酸化物部と、
相互に離隔して前記酸化物部に接合する一対の第1電極と、
前記一対の第1電極の間において前記酸化物部に接合する第2電極と、
前記酸化物部を介して前記第2電極に対向する部位を有して前記酸化物部に接合する第3電極と、を備える抵抗変化型素子。
(付記2)前記酸化物部は、第1面および当該第1面とは反対の第2面を有する酸化物層であり、前記一対の第1電極および前記第2電極は、前記酸化物層の前記第1面の側に接合しており、前記第3電極は、前記酸化物層の前記第2面の側に接合している、付記1に記載の抵抗変化型素子。
(付記3)前記第2電極は、前記第1電極および/または前記第3電極よりも酸化されやすい材料よりなる、付記1または2に記載の抵抗変化型素子。
(付記4)前記第2電極は、Ta、Ti、Al、Fe、Co、またはNiを含んでなる、付記1から3のいずれか一つに記載の抵抗変化型素子。
(付記5)前記第1電極および/または前記第3電極は、Pt、Au、またはSrRuO3を含んでなる、付記1から4のいずれか一つに記載の抵抗変化型素子。
(付記6)前記第3電極は、10nm以下の厚さを有する、付記1から5のいずれか一つに記載の抵抗変化型素子。
(付記7)前記酸化物部は、P型半導性を有する遷移金属酸化物よりなり、当該遷移金属酸化物は、価数変動可能な遷移金属を含む、付記1から6のいずれか一つに記載の抵抗変化型素子。
(付記8)前記酸化物部は、PrCaMnO3を含んでなる、付記1から7のいずれか一つに記載の抵抗変化型素子。
(付記9)前記酸化物部は、50〜150nmの厚さを有する、付記1から8のいずれか一つに記載の抵抗変化型素子。
(付記10)前記一対の第1電極および前記第2電極が配列する第1方向に直交する第2方向において、前記第1電極が前記酸化物部に対して接合する長さは、前記第2電極が前記酸化物部に対して接合する長さ以下である、付記1から9のいずれか一つに記載の抵抗変化型素子。
(付記11)前記第2方向における前記酸化物部の長さは1μm以下である、付記10に記載の抵抗変化型素子。
(付記12)前記第2方向における前記第3電極の長さは1μm以下である、付記10または11に記載の抵抗変化型素子。
(付記13)基材上に導電材料膜を形成する工程と、
前記導電材料膜上に、P型半導性を有する酸化物膜を形成する工程と、
前記酸化物膜上に、相互に離隔する一対の第1電極および当該第1電極間に位置する第2電極を形成する工程と、を含む、抵抗変化型素子製造方法。
(付記14)基材上に相互に離隔する一対の第1電極および当該第1電極間に位置する第2電極を形成する工程と、
前記一対の第1電極および前記第2電極を覆うように、P型半導性を有する酸化物膜を形成する工程と、
前記酸化物膜上に導電材料膜を形成する工程と、を含む、抵抗変化型素子製造方法。
(Appendix 1) P-type semiconducting oxide part;
A pair of first electrodes that are spaced apart from each other and bonded to the oxide portion;
A second electrode joined to the oxide portion between the pair of first electrodes;
And a third electrode that has a portion facing the second electrode through the oxide portion and is joined to the oxide portion.
(Supplementary Note 2) The oxide portion is an oxide layer having a first surface and a second surface opposite to the first surface, and the pair of first electrodes and the second electrode includes the oxide layer. The resistance variable element according to
(Supplementary note 3) The resistance variable element according to
(Supplementary note 4) The resistance variable element according to any one of
(Supplementary Note 5) The resistance variable element according to any one of
(Supplementary note 6) The resistance variable element according to any one of
(Appendix 7) The oxide portion is made of a transition metal oxide having P-type semiconductivity, and the transition metal oxide includes any one of transition metals capable of changing the valence. The resistance variable element according to 1.
(Supplementary note 8) The resistance variable element according to any one of
(Supplementary note 9) The resistance variable element according to any one of
(Supplementary Note 10) In the second direction orthogonal to the first direction in which the pair of first electrodes and the second electrode are arranged, the length of the first electrode joined to the oxide portion is the second length The resistance variable element according to any one of
(Supplementary note 11) The resistance variable element according to supplementary note 10, wherein a length of the oxide portion in the second direction is 1 μm or less.
(Supplementary note 12) The resistance variable element according to
(Appendix 13) A step of forming a conductive material film on a substrate;
Forming an oxide film having P-type semiconductivity on the conductive material film;
Forming a pair of first electrodes spaced apart from each other and a second electrode positioned between the first electrodes on the oxide film.
(Supplementary Note 14) A step of forming a pair of first electrodes spaced apart from each other on a substrate and a second electrode positioned between the first electrodes;
Forming an oxide film having P-type semiconductivity so as to cover the pair of first electrodes and the second electrode;
Forming a conductive material film on the oxide film.
X 抵抗変化型素子
S 基板
1,2,3 電極
4 酸化物層
5 酸素イオン
6 酸素空孔
7 電子
11,12 材料膜
X variable resistance
Claims (6)
相互に離隔して前記酸化物部に接合する一対の第1電極と、
前記一対の第1電極の間において前記酸化物部に接合する第2電極と、
前記酸化物部を介して前記第2電極に対向する部位を有して前記酸化物部に接合する第3電極と、を備える抵抗変化型素子。 An oxide portion having P-type semiconductivity;
A pair of first electrodes that are spaced apart from each other and bonded to the oxide portion;
A second electrode joined to the oxide portion between the pair of first electrodes;
And a third electrode that has a portion facing the second electrode through the oxide portion and is joined to the oxide portion.
前記導電材料膜上に、P型半導性を有する酸化物膜を形成する工程と、
前記酸化物膜上に、相互に離隔する一対の第1電極および当該第1電極間に位置する第2電極を形成する工程と、を含む、抵抗変化型素子製造方法。 Forming a conductive material film on the substrate;
Forming an oxide film having P-type semiconductivity on the conductive material film;
Forming a pair of first electrodes spaced apart from each other and a second electrode positioned between the first electrodes on the oxide film.
前記一対の第1電極および前記第2電極を覆うように、P型半導性を有する酸化物膜を形成する工程と、
前記酸化物膜上に導電材料膜を形成する工程と、を含む、抵抗変化型素子製造方法。 Forming a pair of first electrodes spaced apart from each other on the substrate and a second electrode positioned between the first electrodes;
Forming an oxide film having P-type semiconductivity so as to cover the pair of first electrodes and the second electrode;
Forming a conductive material film on the oxide film.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008284945A JP5375035B2 (en) | 2008-11-06 | 2008-11-06 | Resistance change element and resistance change element manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008284945A JP5375035B2 (en) | 2008-11-06 | 2008-11-06 | Resistance change element and resistance change element manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010114231A true JP2010114231A (en) | 2010-05-20 |
JP5375035B2 JP5375035B2 (en) | 2013-12-25 |
Family
ID=42302575
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008284945A Expired - Fee Related JP5375035B2 (en) | 2008-11-06 | 2008-11-06 | Resistance change element and resistance change element manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5375035B2 (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013187417A (en) * | 2012-03-08 | 2013-09-19 | Toshiba Corp | Semiconductor device |
JP5842912B2 (en) * | 2011-03-22 | 2016-01-13 | 日本電気株式会社 | Resistance memory device and writing method thereof |
WO2016111306A1 (en) * | 2015-01-09 | 2016-07-14 | 国立大学法人北海道大学 | Semiconductor device |
JP2020136690A (en) * | 2019-02-12 | 2020-08-31 | 富士通株式会社 | Electronic device and authentication device |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07326683A (en) * | 1994-06-01 | 1995-12-12 | Fujitsu Ltd | Ferroelectric substance storage device |
JP2006108670A (en) * | 2004-10-01 | 2006-04-20 | Internatl Business Mach Corp <Ibm> | Programmable non-volatile resistance switching device |
JP2008098537A (en) * | 2006-10-16 | 2008-04-24 | Fujitsu Ltd | Variable resistance element |
JP2008177469A (en) * | 2007-01-22 | 2008-07-31 | Fujitsu Ltd | Variable resistance element and manufacturing method therefor |
-
2008
- 2008-11-06 JP JP2008284945A patent/JP5375035B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07326683A (en) * | 1994-06-01 | 1995-12-12 | Fujitsu Ltd | Ferroelectric substance storage device |
JP2006108670A (en) * | 2004-10-01 | 2006-04-20 | Internatl Business Mach Corp <Ibm> | Programmable non-volatile resistance switching device |
JP2008098537A (en) * | 2006-10-16 | 2008-04-24 | Fujitsu Ltd | Variable resistance element |
JP2008177469A (en) * | 2007-01-22 | 2008-07-31 | Fujitsu Ltd | Variable resistance element and manufacturing method therefor |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5842912B2 (en) * | 2011-03-22 | 2016-01-13 | 日本電気株式会社 | Resistance memory device and writing method thereof |
JP2013187417A (en) * | 2012-03-08 | 2013-09-19 | Toshiba Corp | Semiconductor device |
WO2016111306A1 (en) * | 2015-01-09 | 2016-07-14 | 国立大学法人北海道大学 | Semiconductor device |
JPWO2016111306A1 (en) * | 2015-01-09 | 2017-11-02 | 国立大学法人北海道大学 | Semiconductor device |
US10032892B2 (en) | 2015-01-09 | 2018-07-24 | National University Corporation Hokkaido University | Semiconductor device |
JP2020136690A (en) * | 2019-02-12 | 2020-08-31 | 富士通株式会社 | Electronic device and authentication device |
JP7205273B2 (en) | 2019-02-12 | 2023-01-17 | 富士通株式会社 | Electronic devices and authentication devices |
Also Published As
Publication number | Publication date |
---|---|
JP5375035B2 (en) | 2013-12-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101468521B1 (en) | Memristive device and methods of making and using the same | |
JP5010891B2 (en) | Variable resistance element | |
TWI302739B (en) | Semiconductor memory, its fabrication process, its operation method and portable electronic equipment | |
US9000411B2 (en) | Memristor devices configured to control bubble formation | |
JP5477281B2 (en) | Resistance change element, semiconductor memory device, manufacturing method and driving method thereof | |
KR20090091692A (en) | Electrically actuated switch | |
US8766228B2 (en) | Electrically actuated device and method of controlling the formation of dopants therein | |
TWI500192B (en) | Memristive device, method for making memristive device and crossbar array | |
KR20080050989A (en) | Memory devices and method for fabricating the same | |
JP2009218260A (en) | Variable resistance element | |
US8530873B2 (en) | Electroforming free memristor and method for fabricating thereof | |
US8487289B2 (en) | Electrically actuated device | |
JP2008177469A (en) | Variable resistance element and manufacturing method therefor | |
JP5375035B2 (en) | Resistance change element and resistance change element manufacturing method | |
KR101842759B1 (en) | Resistive memory device having a multi-resistive switching layer and manufacturing method thereof | |
US8207519B2 (en) | Ionic-modulated dopant profile control in nanoscale switching devices | |
KR20120022218A (en) | Reram of having buffer layer and method of fabricating the same | |
JP5476686B2 (en) | Resistance change element and resistance change element manufacturing method | |
JP2013207131A (en) | Resistance change element and manufacturing method for the same | |
TW201121042A (en) | Electroforming-free nanoscale switching device | |
KR101505495B1 (en) | CBRAM device and method of manufacturing the same | |
US20130234103A1 (en) | Nanoscale switching device with an amorphous switching material | |
JP5311375B2 (en) | Switching element | |
US20160043312A1 (en) | Memristors with dopant-compensated switching | |
KR102310470B1 (en) | Non-volatile memory device and method for manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110808 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120127 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20120209 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130702 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130809 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130827 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130909 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5375035 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |