JP2013207131A - Resistance change element and manufacturing method for the same - Google Patents

Resistance change element and manufacturing method for the same Download PDF

Info

Publication number
JP2013207131A
JP2013207131A JP2012075498A JP2012075498A JP2013207131A JP 2013207131 A JP2013207131 A JP 2013207131A JP 2012075498 A JP2012075498 A JP 2012075498A JP 2012075498 A JP2012075498 A JP 2012075498A JP 2013207131 A JP2013207131 A JP 2013207131A
Authority
JP
Japan
Prior art keywords
layer
metal oxide
oxide layer
electrode
electrode layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012075498A
Other languages
Japanese (ja)
Inventor
Hiroshi Nishioka
浩 西岡
Kazumasa Hotta
和正 堀田
Natsuki Fukuda
夏樹 福田
Makoto Kikuchi
真 菊地
Hirotsuna Su
弘綱 鄒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Priority to JP2012075498A priority Critical patent/JP2013207131A/en
Publication of JP2013207131A publication Critical patent/JP2013207131A/en
Pending legal-status Critical Current

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a resistance change element and a manufacturing method for the same, capable of achieving power consumption reduction and miniaturization of elements without the need of a forming process.SOLUTION: A resistance change element of one embodiment of the present invention includes: a lower electrode layer 3; an upper electrode layer 5; and an oxide semiconductor layer 4. Each of the lower electrode layer 3 and the upper electrode layer 5 is composed of any of Ir, Ru, IrOx, RuOx, SrRuOand LaNiO. For example, even if Ir and Ru, though having relatively low vulnerability against oxidation, are oxidized, they will never lose an electrode feature since they can maintain a desired conductivity. Therefore, the contact resistance on a boundary surface can be reduced, eliminating an initialization process called a forming that involves high voltage application. In addition, the elimination of the forming can reduce the electric power consumption for elements, and can minimize the property fluctuation, so that the elements can be miniaturized.

Description

本発明は、例えば不揮発性メモリとして使用される抵抗変化素子及びその製造方法に関する。   The present invention relates to a resistance change element used as, for example, a nonvolatile memory and a method for manufacturing the same.

半導体メモリには、ＤＲＡＭ（Dynamic Random Access Memory）などの揮発性メモリとフラッシュメモリなどの不揮発性メモリがある。不揮発性メモリとして、ＮＡＮＤ型のフラッシュメモリ等が知られているが、さらに微細化が可能なデバイスとして、ＲｅＲＡＭ（Resistance RAM）が注目されている。   Semiconductor memory includes volatile memory such as DRAM (Dynamic Random Access Memory) and nonvolatile memory such as flash memory. A NAND flash memory or the like is known as a non-volatile memory, but ReRAM (Resistance RAM) has attracted attention as a device that can be further miniaturized.

ＲｅＲＡＭは、電圧によって抵抗値が変化する可変抵抗体を抵抗素子として利用する。この可変抵抗体は、典型的には、酸化度あるいは抵抗率の異なる２層以上の金属酸化物層を有し、これらを上下電極で挟み込んだ構造をしている。例えば下記特許文献１には、下部電極（Ｐｔ）上に、酸化チタン膜、酸化ニッケル膜及び上部電極（Ｐｔ）を順に積層した抵抗素子が記載されている。   The ReRAM uses a variable resistor whose resistance value varies with voltage as a resistance element. The variable resistor typically has a structure in which two or more metal oxide layers having different degrees of oxidation or resistivity are sandwiched between upper and lower electrodes. For example, Patent Document 1 below describes a resistance element in which a titanium oxide film, a nickel oxide film, and an upper electrode (Pt) are sequentially stacked on a lower electrode (Pt).

ＷＯ２００８／１０７９４１号明細書WO2008 / 107941 specification

従来の可変抵抗素子は、フォーミングと呼ばれる高電圧印加を伴う初期化プロセスが必要とされる。フォーミング後はフィラメントと呼ばれる電流パスが酸化物層に形成されることで素子の低抵抗化が実現される。しかしながらフィラメントの大きさや位置を適切に制御することができないため、動作電流を低減できず、また、面内における特性のバラツキが大きい。このため、素子の消費電力低減及び微細化が難しいという問題がある。   The conventional variable resistance element requires an initialization process with high voltage application called forming. After forming, a current path called a filament is formed in the oxide layer, so that the resistance of the element is reduced. However, since the size and position of the filament cannot be appropriately controlled, the operating current cannot be reduced, and the variation in characteristics in the plane is large. For this reason, there is a problem that it is difficult to reduce power consumption and miniaturize the element.

以上のような事情に鑑み、本発明の目的は、フォーミング処理を不要とし、素子の消費電力低減及び微細化を可能とする抵抗変化素子及びその製造方法を提供することにある。   In view of the circumstances as described above, it is an object of the present invention to provide a resistance change element that does not require a forming process and can reduce power consumption and miniaturization of the element, and a method for manufacturing the resistance change element.

上記目的を達成するため、本発明の一形態に係る抵抗変化素子は、第１の電極と、第２の電極と、酸化物半導体とを具備する。
上記第１の電極及び上記第２の電極はそれぞれ、Ｉｒ、Ｒｕ、ＩｒＯx、ＲｕＯx、ＳｒＲｕＯ3及びＬａＮｉＯ3のいずれかで構成される。
上記酸化物半導体は、第１の金属酸化物層と、第２の金属酸化物層とを有する。上記第１の金属酸化物層は、上記第１の電極と上記第２の電極との間に形成され、第１の抵抗率を有する。上記第２の金属酸化物層は、上記第１の金属酸化物層と上記第２の電極との間に形成され、上記第１の抵抗率とは異なる第２の抵抗率を有する。 In order to achieve the above object, a variable resistance element according to one embodiment of the present invention includes a first electrode, a second electrode, and an oxide semiconductor.
Each of the first electrode and the second electrode is composed of any one of Ir, Ru, IrOx, RuOx, SrRuO 3 and LaNiO 3 .
The oxide semiconductor includes a first metal oxide layer and a second metal oxide layer. The first metal oxide layer is formed between the first electrode and the second electrode, and has a first resistivity. The second metal oxide layer is formed between the first metal oxide layer and the second electrode, and has a second resistivity different from the first resistivity.

本発明の一形態に係る抵抗変化素子の製造方法は、基板上に、Ｉｒ、Ｒｕ、ＩｒＯx、ＲｕＯx、ＳｒＲｕＯ3及びＬａＮｉＯ3のいずれかで構成された第１の電極を形成することを含む。
上記第１の電極の上に、第１の抵抗率を有する第１の金属酸化物層が形成される。
上記第１の金属酸化物層の上に、上記第１の抵抗率とは異なる第２の抵抗率を有する第２の金属酸化物層が形成される。
上記第２の金属酸化物層の上に、Ｉｒ、Ｒｕ、ＩｒＯx、ＲｕＯx、ＳｒＲｕＯ3及びＬａＮｉＯ3のいずれかで構成された第２の電極が形成される。 A method of manufacturing a variable resistance element according to an aspect of the present invention includes forming a first electrode made of any one of Ir, Ru, IrOx, RuOx, SrRuO 3, and LaNiO 3 on a substrate.
A first metal oxide layer having a first resistivity is formed on the first electrode.
A second metal oxide layer having a second resistivity different from the first resistivity is formed on the first metal oxide layer.
A second electrode composed of any one of Ir, Ru, IrOx, RuOx, SrRuO 3 and LaNiO 3 is formed on the second metal oxide layer.

本発明の一実施形態に係る抵抗変化素子の概略断面図である。It is a schematic sectional drawing of the resistance change element which concerns on one Embodiment of this invention. 比較例に係る抵抗変化素子の電流−電圧特性（Ａ）と概略構成（Ｂ）とを示す図である。It is a figure which shows the current-voltage characteristic (A) and schematic structure (B) of the variable resistance element which concerns on a comparative example. 本発明の一実施形態に係る抵抗変化素子の電流−電圧特性の一例を示す図である。It is a figure which shows an example of the current-voltage characteristic of the resistance change element which concerns on one Embodiment of this invention. 実施形態及び比較例に係る抵抗変化素子の上部電極面積と読出し電流密度との関係を示す図である。It is a figure which shows the relationship between the upper electrode area of the variable resistance element which concerns on embodiment and a comparative example, and read-out current density.

本発明の一実施形態に係る抵抗変化素子は、第１の電極と、第２の電極と、酸化物半導体とを具備する。
上記第１の電極及び上記第２の電極はそれぞれ、Ｉｒ、Ｒｕ、ＩｒＯx、ＲｕＯx、ＳｒＲｕＯ3及びＬａＮｉＯ3のいずれかで構成される。
上記酸化物半導体は、第１の金属酸化物層と、第２の金属酸化物層とを有する。上記第１の金属酸化物層は、上記第１の電極と上記第２の電極との間に形成され、第１の抵抗率を有する。上記第２の金属酸化物層は、上記第１の金属酸化物層と上記第２の電極との間に形成され、上記第１の抵抗率とは異なる第２の抵抗率を有する。 A resistance change element according to an embodiment of the present invention includes a first electrode, a second electrode, and an oxide semiconductor.
Each of the first electrode and the second electrode is composed of any one of Ir, Ru, IrOx, RuOx, SrRuO 3 and LaNiO 3 .
The oxide semiconductor includes a first metal oxide layer and a second metal oxide layer. The first metal oxide layer is formed between the first electrode and the second electrode, and has a first resistivity. The second metal oxide layer is formed between the first metal oxide layer and the second electrode, and has a second resistivity different from the first resistivity.

上記抵抗変化素子において、第１の電極及び第２の電極は、Ｉｒ、Ｒｕ、ＩｒＯx、ＲｕＯx、ＳｒＲｕＯ3及びＬａＮｉＯ3のいずれかで構成される。Ｉｒ及びＲｕは、比較的酸化しにくく、仮に酸化したとしても所期の導電性を有するため、電極としての機能が損なわれることはない。一方、ＩｒＯx、ＲｕＯx、ＳｒＲｕＯ3及びＬａＮｉＯ3の金属酸化物は導電性を有するため、電極としての所期の導電性を満足する。 In the variable resistance element, the first electrode and the second electrode, Ir, Ru, IrOx, RuOx, composed of either SrRuO 3 and LaNiO 3. Ir and Ru are relatively difficult to oxidize, and even if oxidized, they have the desired conductivity, so that the function as an electrode is not impaired. On the other hand, since the metal oxides IrOx, RuOx, SrRuO 3 and LaNiO 3 have conductivity, they satisfy the expected conductivity as an electrode.

したがって上記抵抗変化素子によれば、第１及び第２の電極と酸化物半導体との界面での絶縁性の中間層の形成を阻止でき、これら界面における接触抵抗を低減することができる。これによりフォーミングと呼ばれる高電圧印加を伴う初期化プロセスが不要となる。また、フォーミングが不要となることで、素子の消費電力の低減を図ることができ、さらに特性のバラツキが抑えられることで素子の微細化が可能となる。   Therefore, according to the variable resistance element, it is possible to prevent the formation of an insulating intermediate layer at the interface between the first and second electrodes and the oxide semiconductor, and to reduce the contact resistance at these interfaces. This eliminates the need for an initialization process that involves high voltage application called forming. Further, since the forming is not required, the power consumption of the element can be reduced, and further, the element can be miniaturized by suppressing the variation in characteristics.

本発明の一実施形態に係る抵抗変化素子の製造方法は、基板上に、Ｉｒ、Ｒｕ、ＩｒＯx、ＲｕＯx、ＳｒＲｕＯ3及びＬａＮｉＯ3のいずれかで構成された第１の電極を形成することを含む。
上記第１の電極の上に、第１の抵抗率を有する第１の金属酸化物層が形成される。
上記第１の金属酸化物層の上に、上記第１の抵抗率とは異なる第２の抵抗率を有する第２の金属酸化物層が形成される。
上記第２の金属酸化物層の上に、Ｉｒ、Ｒｕ、ＩｒＯx、ＲｕＯx、ＳｒＲｕＯ3及びＬａＮｉＯ3のいずれかで構成された第２の電極が形成される。 A method of manufacturing a variable resistance element according to an embodiment of the present invention includes forming a first electrode made of any one of Ir, Ru, IrOx, RuOx, SrRuO 3, and LaNiO 3 on a substrate. .
A first metal oxide layer having a first resistivity is formed on the first electrode.
A second metal oxide layer having a second resistivity different from the first resistivity is formed on the first metal oxide layer.
A second electrode composed of any one of Ir, Ru, IrOx, RuOx, SrRuO 3 and LaNiO 3 is formed on the second metal oxide layer.

第１の金属酸化物層及び第２の金属酸化物層は、例えば、酸素との反応性スパッタリング法によって形成される。各金属酸化物層の抵抗率は、スパッタガス中の酸素濃度で制御される。この際、酸素雰囲気に晒される第１の電極あるいは第２の電極は酸化のおそれがあるが、Ｉｒ、Ｒｕ、ＩｒＯx、ＲｕＯx、ＳｒＲｕＯ3及びＬａＮｉＯ3の各電極材料は酸化しても導電性が損なわれることはないため、電極としての所期の導電性が確保される。 The first metal oxide layer and the second metal oxide layer are formed by, for example, a reactive sputtering method with oxygen. The resistivity of each metal oxide layer is controlled by the oxygen concentration in the sputtering gas. At this time, although the first electrode or the second electrode exposed to an oxygen atmosphere there is a risk of oxidation, Ir, Ru, IrOx, RuOx, conductivity even the electrode material oxidizes the SrRuO 3 and LaNiO 3 is Since it is not damaged, the expected conductivity as an electrode is ensured.

したがって上記抵抗変化素子の製造方法によれば、酸化物半導体の成膜時あるいは成膜後において第１及び第２の電極と酸化物半導体との界面での絶縁性の中間層の形成を阻止でき、これら界面における接触抵抗を低減することができる。これによりフォーミングと呼ばれる高電圧印加を伴う初期化プロセスが不要となる。また、フォーミングが不要となることで、素子の消費電力の低減を図ることができ、さらに特性のバラツキが抑えられることで素子の微細化が可能となる。   Therefore, according to the variable resistance element manufacturing method, the formation of an insulating intermediate layer at the interface between the first and second electrodes and the oxide semiconductor can be prevented during or after the formation of the oxide semiconductor. The contact resistance at these interfaces can be reduced. This eliminates the need for an initialization process that involves high voltage application called forming. Further, since the forming is not required, the power consumption of the element can be reduced, and further, the element can be miniaturized by suppressing the variation in characteristics.

以下、図面を参照しながら、本発明の実施形態を説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

図１は、本発明の一実施形態に係る抵抗変化素子を示す概略断面図である。本実施形態の抵抗変化素子１は、基板２と、下部電極層３と、酸化物半導体層４と、上部電極層５とを有する。   FIG. 1 is a schematic cross-sectional view showing a variable resistance element according to an embodiment of the present invention. The resistance change element 1 according to this embodiment includes a substrate 2, a lower electrode layer 3, an oxide semiconductor layer 4, and an upper electrode layer 5.

酸化物半導体層４は、第１の金属酸化物層４１と、第２の金属酸化物層４２とを有する。第１の金属酸化物層４１及び第２の金属酸化物層４２は、それぞれ同種の材料で構成されているが、異種の材料で構成されてもよい。第１の金属酸化物層４１及び第２の金属酸化物層４２のうち、一方は、化学量論組成に近い酸化物材料（以下「化学量論組成材料」ともいう。）で構成され、他方は、酸素欠損を多数含む酸化物材料（以下「酸素欠損材料」ともいう。）で構成される。本実施形態では、第１の金属酸化物層４１が化学量論組成材料で構成され、第２の金属酸化物層４２が酸素欠損材料で構成される。   The oxide semiconductor layer 4 includes a first metal oxide layer 41 and a second metal oxide layer 42. The first metal oxide layer 41 and the second metal oxide layer 42 are made of the same material, but may be made of different materials. One of the first metal oxide layer 41 and the second metal oxide layer 42 is made of an oxide material close to the stoichiometric composition (hereinafter also referred to as “stoichiometric composition material”), and the other. Is made of an oxide material containing a large number of oxygen vacancies (hereinafter also referred to as “oxygen vacancy material”). In the present embodiment, the first metal oxide layer 41 is made of a stoichiometric composition material, and the second metal oxide layer 42 is made of an oxygen deficient material.

第１の金属酸化物層４１は、下部電極層３上に形成され、本実施形態では酸化タンタル（ＴａＯx）で形成される。第１の金属酸化物層４１に用いられる酸化タンタルは、化学量論組成あるいはそれに近い組成を有し、例えば、１×１０6（１Ｅ＋０６）Ωｃｍより大きい抵抗率を有する。 The first metal oxide layer 41 is formed on the lower electrode layer 3 and is formed of tantalum oxide (TaOx) in this embodiment. The tantalum oxide used for the first metal oxide layer 41 has a stoichiometric composition or a composition close thereto, and has a resistivity greater than 1 × 10 6 (1E + 06) Ωcm, for example.

第１の金属酸化物層４１を構成する材料は上記に限られず、例えば、酸化ジルコニウム（ＺｒＯx）、酸化ハフニウム（ＨｆＯx）、酸化チタン（ＴｉＯx）、酸化アルミニウム（ＡｌＯx）、酸化ケイ素（ＳｉＯx）、酸化鉄（ＦｅＯx）、酸化ニッケル（ＮｉＯx）、酸化コバルト（ＣｏＯx）、酸化マンガン（ＭｎＯx）、酸化錫（ＳｎＯx）、酸化亜鉛（ＺｎＯx）、酸化バナジウム（ＶＯx）、酸化タングステン（ＷＯx）、酸化銅（ＣｕＯx）、Ｐｒ（Ｃａ，Ｍｎ）Ｏ3、ＬａＡｌＯ3、ＳｒＴｉＯ3、Ｌａ（Ｓｒ，Ｍｎ）Ｏ3等の二元系あるいは三元系以上の酸化物材料が用いられる。 The material constituting the first metal oxide layer 41 is not limited to the above. For example, zirconium oxide (ZrOx), hafnium oxide (HfOx), titanium oxide (TiOx), aluminum oxide (AlOx), silicon oxide (SiOx), Iron oxide (FeOx), nickel oxide (NiOx), cobalt oxide (CoOx), manganese oxide (MnOx), tin oxide (SnOx), zinc oxide (ZnOx), vanadium oxide (VOx), tungsten oxide (WOx), copper oxide Binary or ternary oxide materials such as (CuOx), Pr (Ca, Mn) O 3 , LaAlO 3 , SrTiO 3 , and La (Sr, Mn) O 3 are used.

第２の金属酸化物層４２は、第１の金属酸化物層４１の上に形成され、本実施形態では酸化タンタル（ＴａＯx）で形成される。第２の金属酸化物層４２に用いられる酸化タンタルは、第１の金属酸化物層４１を形成する酸化タンタルよりも酸化度が低く、その抵抗率は、例えば１Ωｃｍよりも大きく、１×１０6Ωｃｍ以下である。第２の金属酸化物層４２を構成する材料はこれに限られず、上述したような二元系あるいは三元系以上の酸化物材料が適用可能である。 The second metal oxide layer 42 is formed on the first metal oxide layer 41, and is formed of tantalum oxide (TaOx) in this embodiment. The tantalum oxide used for the second metal oxide layer 42 has a lower degree of oxidation than the tantalum oxide forming the first metal oxide layer 41, and its resistivity is, for example, greater than 1 Ωcm and 1 × 10 6. Ωcm or less. The material constituting the second metal oxide layer 42 is not limited to this, and a binary or ternary oxide material as described above is applicable.

第１の金属酸化物層４１及び第２の金属酸化物層４２は、例えば、酸素との反応性スパッタリング法によって形成することができる。本実施形態では、酸素が導入された真空チャンバにおいて金属（Ｔａ）ターゲットをスパッタすることで、酸化タンタルからなる金属酸化物層４１，４２を基板２（下部電極層３）上に順次形成する。各酸化物層４１，４２の酸化度は、真空チャンバに導入される酸素の流量（分圧）によって制御される。   The first metal oxide layer 41 and the second metal oxide layer 42 can be formed by, for example, a reactive sputtering method with oxygen. In this embodiment, metal oxide layers 41 and 42 made of tantalum oxide are sequentially formed on the substrate 2 (lower electrode layer 3) by sputtering a metal (Ta) target in a vacuum chamber into which oxygen is introduced. The degree of oxidation of each oxide layer 41, 42 is controlled by the flow rate (partial pressure) of oxygen introduced into the vacuum chamber.

抵抗変化素子１の第１の金属酸化物層４１は、第２の金属酸化物層４２よりも酸化度が高いため、第２の金属酸化物層４２よりも高い抵抗率を有する。ここで、上部電極層５に正電圧、下部電極層３に負電圧をそれぞれ加えると、高抵抗である第１の金属酸化物層４１中の酸素イオン（Ｏ2−）が低抵抗である第２の金属酸化物層４２中に拡散し、第１の金属酸化物層４１の抵抗が低下する（低抵抗状態）。一方、下部電極層３に正電圧、上部電極層５に負電圧をそれぞれ加えると、第２の金属酸化物層４２から第１の金属酸化物層４１へ酸素イオンが拡散し、再び第１の金属酸化物層４１の酸化度が高まり、抵抗が高くなる（高抵抗状態）。 Since the first metal oxide layer 41 of the resistance change element 1 has a higher degree of oxidation than the second metal oxide layer 42, it has a higher resistivity than the second metal oxide layer 42. Here, when a positive voltage is applied to the upper electrode layer 5 and a negative voltage is applied to the lower electrode layer 3, oxygen ions (O 2− ) in the first metal oxide layer 41 having a high resistance are low in resistance. 2 diffuses into the metal oxide layer 42, and the resistance of the first metal oxide layer 41 decreases (low resistance state). On the other hand, when a positive voltage is applied to the lower electrode layer 3 and a negative voltage is applied to the upper electrode layer 5, oxygen ions diffuse from the second metal oxide layer 42 to the first metal oxide layer 41. The degree of oxidation of the metal oxide layer 41 increases and the resistance increases (high resistance state).

上述のように、第１の金属酸化物層４１は、下部電極層３と上部電極層５との間の電圧を制御することにより、低抵抗状態と高抵抗状態とを可逆的にスイッチングする。さらに、低抵抗状態および高抵抗状態は、電圧が印加されていなくても保持されるため、高抵抗状態でデータの書込み、低抵抗状態でデータの読出しというように、抵抗変化素子１は不揮発性メモリ素子として利用可能となる。   As described above, the first metal oxide layer 41 reversibly switches between the low resistance state and the high resistance state by controlling the voltage between the lower electrode layer 3 and the upper electrode layer 5. Furthermore, since the low resistance state and the high resistance state are maintained even when no voltage is applied, the resistance change element 1 is nonvolatile, such as writing data in the high resistance state and reading data in the low resistance state. It can be used as a memory element.

従来の抵抗変化素子は、スイッチング動作電圧以上の高い電圧を酸化物半導体層に印加し絶縁破壊に類似する現象を生じさせるフォーミングと呼ばれる初期化動作を必要としていた。フォーミングによりフィラメントと呼ばれる電流パスが酸化物半導体層に生成することで、酸化物半導体層のスイッチ動作を発現させるものと考えられている。ところが、フィラメントの大きさや位置を適切に制御することができないため、動作電流を低減できず、また、面内における特性のバラツキが大きい。このため、素子の消費電力低減及び微細化が難しいという問題がある。   A conventional resistance change element requires an initialization operation called forming in which a voltage higher than the switching operation voltage is applied to the oxide semiconductor layer to cause a phenomenon similar to dielectric breakdown. It is considered that a current path called a filament is generated in the oxide semiconductor layer by forming, thereby causing the switch operation of the oxide semiconductor layer to appear. However, since the size and position of the filament cannot be appropriately controlled, the operating current cannot be reduced, and there is a large variation in characteristics in the plane. For this reason, there is a problem that it is difficult to reduce power consumption and miniaturize the element.

フォーミングに高い電圧が必要な原因は、電極層と酸化物半導体層との界面における接触抵抗が大きいため酸化物半導体層に印加される電圧が減少するためであると考えられる。また、フィラメントの制御が難しい原因は、酸化物半導体層の粒界や局所的な酸素欠損部に選択的に高電圧が印加されることで不均一にフィラメントが形成されるためであると考えられる。   The reason why a high voltage is required for forming is considered to be that the voltage applied to the oxide semiconductor layer decreases because the contact resistance at the interface between the electrode layer and the oxide semiconductor layer is large. In addition, it is considered that the filament is difficult to control because a high voltage is selectively applied to the grain boundary of the oxide semiconductor layer and the local oxygen deficient portion to form the filament nonuniformly. .

そこで本発明者らは、電極層と酸化物半導体層との界面の低抵抗化を実現することで、高電圧が必要なフォーミングを不要にできると考え、電極層を構成する材料の最適化を検討した。   Therefore, the present inventors consider that forming a resistor that requires a high voltage can be eliminated by realizing a low resistance at the interface between the electrode layer and the oxide semiconductor layer, and optimizing the material constituting the electrode layer. investigated.

本実施形態では、下部電極層３及び上部電極層５と酸化物半導体層４との界面の低抵抗化を実現するため、下部電極層３及び上部電極層５はそれぞれ、Ｉｒ、Ｒｕ、ＩｒＯx、ＲｕＯx、ＳｒＲｕＯ3及びＬａＮｉＯ3のいずれかで構成される。Ｉｒ及びＲｕは、比較的酸化しにくく、仮に酸化したとしても所期の導電性を有するため、電極としての機能が損なわれることはない。一方、ＩｒＯx、ＲｕＯx、ＳｒＲｕＯ3及びＬａＮｉＯ3の金属酸化物は導電性を有するため、電極としての所期の導電性を満足する。 In the present embodiment, the lower electrode layer 3 and the upper electrode layer 5 are respectively formed of Ir, Ru, IrOx, and Ir in order to reduce the resistance of the interface between the lower electrode layer 3 and the upper electrode layer 5 and the oxide semiconductor layer 4. It is composed of any one of RuOx, SrRuO 3 and LaNiO 3 . Ir and Ru are relatively difficult to oxidize, and even if oxidized, they have the desired conductivity, so that the function as an electrode is not impaired. On the other hand, since the metal oxides IrOx, RuOx, SrRuO 3 and LaNiO 3 have conductivity, they satisfy the expected conductivity as an electrode.

下部電極層３及び上部電極層５にはそれぞれ同種の材料が用いられてもよいし、異種の材料が用いられてもよい。本実施形態では、下部電極層３及び上部電極層５はそれぞれ、Ｉｒで構成される。   The same material may be used for the lower electrode layer 3 and the upper electrode layer 5, respectively, or different materials may be used. In the present embodiment, the lower electrode layer 3 and the upper electrode layer 5 are each made of Ir.

このような構成の抵抗変化素子１においては、Ｉｒで構成された下部電極層３上に第１の金属酸化物層４１を形成する際、下部電極層３が酸化性ガスに曝されても、下部電極層３の導電性が維持される。これにより下部電極層３と第１の金属酸化物層４１との界面に絶縁性酸化物のような中間層が介在することを阻止でき、これら界面での接触抵抗の増加を抑制することができる。上部電極層５もまた、下地層（第２の金属酸化物層４２）に含まれる酸素の影響で導電性が損なわれることはない。   In the resistance change element 1 having such a configuration, even when the first metal oxide layer 41 is formed on the lower electrode layer 3 made of Ir, even if the lower electrode layer 3 is exposed to an oxidizing gas, The conductivity of the lower electrode layer 3 is maintained. As a result, it is possible to prevent an intermediate layer such as an insulating oxide from interposing at the interface between the lower electrode layer 3 and the first metal oxide layer 41, and to suppress an increase in contact resistance at these interfaces. . The conductivity of the upper electrode layer 5 is not impaired by the influence of oxygen contained in the base layer (second metal oxide layer 42).

したがって本実施形態の抵抗変化素子１によれば、下部電極層３と酸化物半導体層４との界面、及び、酸化物半導体層４と上部電極層５との界面での絶縁性の中間層の形成を阻止でき、これら界面における接触抵抗を低減することができる。これによりフォーミングと呼ばれる高電圧印加を伴う初期化プロセスが不要となる。また、フォーミングが不要となることで、素子の消費電力の低減を図ることができ、さらに特性のバラツキが抑えられることで素子の微細化が可能となる。   Therefore, according to the resistance change element 1 of the present embodiment, the insulating intermediate layer at the interface between the lower electrode layer 3 and the oxide semiconductor layer 4 and the interface between the oxide semiconductor layer 4 and the upper electrode layer 5 is provided. Formation can be prevented and contact resistance at these interfaces can be reduced. This eliminates the need for an initialization process that involves high voltage application called forming. Further, since the forming is not required, the power consumption of the element can be reduced, and further, the element can be miniaturized by suppressing the variation in characteristics.

次に、図１に示す抵抗変化素子１の製造方法について説明する。   Next, a method for manufacturing the variable resistance element 1 shown in FIG. 1 will be described.

まず、基板２上に下部電極層３が形成される。基板２は、典型的にはシリコンウェーハ等の半導体基板が用いられるが、勿論これに限られない。下部電極層３は、真空蒸着法、スパッタ法、ＣＶＤ（Chemical Vapor Deposition）法、ＡＬＤ（Atomic Layer Deposition）法などの各種成膜方法を用いて形成することができる。下部電極層３は、粒界がなく、平坦であることが好ましい。本実施形態では、下部電極層３として金属イリジウム（Ｉｒ）が用いられる。厚みは特に限定されず、例えば５０ｎｍである。   First, the lower electrode layer 3 is formed on the substrate 2. The substrate 2 is typically a semiconductor substrate such as a silicon wafer, but is not limited to this. The lower electrode layer 3 can be formed using various film forming methods such as a vacuum deposition method, a sputtering method, a CVD (Chemical Vapor Deposition) method, and an ALD (Atomic Layer Deposition) method. The lower electrode layer 3 preferably has no grain boundary and is flat. In the present embodiment, metal iridium (Ir) is used as the lower electrode layer 3. The thickness is not particularly limited and is, for example, 50 nm.

次に、下部電極層３の上に酸化物半導体層４が形成される。まず、第１の金属酸化物層４１として、化学量論組成あるいはそれに近い酸素組成比のタンタル酸化物層を例えば真空蒸着法、スパッタ法、ＣＶＤ法、ＡＬＤ法などにより作製する。厚みは特に限定されず、例えば４０ｎｍである。本実施形態では、酸素との反応性スパッタリングによって、第１の金属酸化物層４１が形成される。   Next, the oxide semiconductor layer 4 is formed on the lower electrode layer 3. First, as the first metal oxide layer 41, a tantalum oxide layer having a stoichiometric composition or an oxygen composition ratio close thereto is formed by, for example, a vacuum deposition method, a sputtering method, a CVD method, an ALD method, or the like. The thickness is not particularly limited and is, for example, 40 nm. In the present embodiment, the first metal oxide layer 41 is formed by reactive sputtering with oxygen.

続いて、第１の金属酸化物層４１の上に第２の金属酸化物層４２が形成される。本実施形態では、第２の金属酸化物層４２として、化学量論組成より酸素量が少ないタンタル酸化物層が成膜される。厚みは特に限定されず、例えば４０ｎｍである。成膜方法は特に限定されず、例えば、真空蒸着法、スパッタ法、ＣＶＤ法、ＡＬＤ法などにより作製する。本実施形態では、酸素との反応性スパッタリングによって、第２の金属酸化物層４２が形成される。   Subsequently, a second metal oxide layer 42 is formed on the first metal oxide layer 41. In the present embodiment, as the second metal oxide layer 42, a tantalum oxide layer having a smaller oxygen amount than the stoichiometric composition is formed. The thickness is not particularly limited and is, for example, 40 nm. The film forming method is not particularly limited, and for example, it is manufactured by a vacuum deposition method, a sputtering method, a CVD method, an ALD method, or the like. In the present embodiment, the second metal oxide layer 42 is formed by reactive sputtering with oxygen.

次に、酸化物半導体層４の上に上部電極層５が形成される。上部電極層５は、真空蒸着法、スパッタ法、ＣＶＤ法、ＡＬＤ法などの各種成膜方法を用いて形成することができる。本実施形態では、上部電極層５として金属イリジウム（Ｉｒ）が用いられる。厚みは特に限定されず、例えば５０ｎｍである。   Next, the upper electrode layer 5 is formed on the oxide semiconductor layer 4. The upper electrode layer 5 can be formed using various film forming methods such as a vacuum deposition method, a sputtering method, a CVD method, and an ALD method. In the present embodiment, metal iridium (Ir) is used as the upper electrode layer 5. The thickness is not particularly limited and is, for example, 50 nm.

抵抗変化素子１は、所定の素子サイズに形成される。各層のパターニングには、リソグラフィ及びドライエッチング技術が用いられてもよいし、リソグラフィ及びウェットエッチング技術が用いられてもよいし、レジストマスク等を介して各層の成膜が行われてもよい。エッチング技術を用いる場合、下部配線層と上部配線層との間の層間絶縁膜に、当該抵抗変化素子１が作り込まれてもよい。   The resistance change element 1 is formed in a predetermined element size. For patterning each layer, lithography and dry etching techniques may be used, lithography and wet etching techniques may be used, and each layer may be formed through a resist mask or the like. When the etching technique is used, the variable resistance element 1 may be formed in an interlayer insulating film between the lower wiring layer and the upper wiring layer.

上記製造方法によれば、下部電極層３と酸化物半導体層４との界面、及び、酸化物半導体層４と上部電極層５との界面における絶縁性の中間層（酸化物層）の生成を阻止でき、酸化物半導体層４と両電極層３，５との界面の低抵抗化を実現することができる。これにより、従来行われていたフォーミングと呼ばれる初期化動作が不要となり、コストの低減を図ることができる。   According to the manufacturing method, the generation of an insulating intermediate layer (oxide layer) at the interface between the lower electrode layer 3 and the oxide semiconductor layer 4 and at the interface between the oxide semiconductor layer 4 and the upper electrode layer 5 is performed. Therefore, the resistance of the interface between the oxide semiconductor layer 4 and the electrode layers 3 and 5 can be reduced. As a result, an initialization operation called forming, which has been conventionally performed, becomes unnecessary, and the cost can be reduced.

例えば図２（Ａ）は、比較例に係る抵抗変化素子の電流−電圧特性を示す一実験結果であり、図２（Ｂ）はそのサンプル構成図である。図２（Ａ）において横軸は電圧、縦軸は電流を示している。比較例に係る抵抗変化素子１１は、基板１２の上に順次積層された下部電極層１３、酸化物半導体１４及び上部電極層１５とを有し、下部電極層１３及び上部電極層１５がＰｔで構成される。酸化物半導体１４は、第１の金属酸化物層１４１と第２の金属酸化物層１４２とを有し、いずれもタンタル酸化物で構成される。この比較例では、第１の金属酸化物層１４１は酸素欠損材料で構成され、第２の金属酸化物層１４２は化学量論組成材料で構成されている。   For example, FIG. 2A shows one experimental result showing the current-voltage characteristics of the variable resistance element according to the comparative example, and FIG. 2B is a sample configuration diagram thereof. In FIG. 2A, the horizontal axis represents voltage and the vertical axis represents current. The resistance change element 11 according to the comparative example includes a lower electrode layer 13, an oxide semiconductor 14, and an upper electrode layer 15 that are sequentially stacked on a substrate 12, and the lower electrode layer 13 and the upper electrode layer 15 are made of Pt. Composed. The oxide semiconductor 14 includes a first metal oxide layer 141 and a second metal oxide layer 142, both of which are made of tantalum oxide. In this comparative example, the first metal oxide layer 141 is made of an oxygen deficient material, and the second metal oxide layer 142 is made of a stoichiometric composition material.

比較例に係る抵抗変化素子１１は、図２（Ａ）に示すように、初期状態からマイナス側に電圧が印加されると、５Ｖで低抵抗状態「Ｌ」となる。抵抗変化素子１１は、フォーミング後、プラス側に電圧が印加されることで高抵抗状態「Ｈ」に遷移し、さらにマイナス側へ電圧が印加されることで低抵抗状態「Ｌ」に遷移する。すなわちこの抵抗変化素子１１は、約５Ｖのフォーミング電圧が必要であり、２Ｖ程度のスイッチング電圧が必要である。電極層１３，１５を構成する白金（Ｐｔ）の酸化膜は絶縁膜として機能するため、酸化物半導体層４の成膜時あるいは酸化物半導体層４に含まれる酸素の影響で電極層１３，１５が酸化すると、酸化物半導体層４との界面に絶縁性の中間層（白金酸化膜）が形成されることになる。したがってフォーミング電圧は、この中間層の絶縁破壊に必要な電圧と考えられる。   As shown in FIG. 2A, the resistance change element 11 according to the comparative example is in the low resistance state “L” at 5 V when a voltage is applied to the minus side from the initial state. After forming, the resistance change element 11 transitions to a high resistance state “H” when a voltage is applied to the plus side, and further transitions to a low resistance state “L” when a voltage is applied to the minus side. That is, the variable resistance element 11 requires a forming voltage of about 5V and a switching voltage of about 2V. Since the platinum (Pt) oxide film constituting the electrode layers 13 and 15 functions as an insulating film, the electrode layers 13 and 15 are affected by the influence of oxygen contained in the oxide semiconductor layer 4 when the oxide semiconductor layer 4 is formed. When this is oxidized, an insulating intermediate layer (platinum oxide film) is formed at the interface with the oxide semiconductor layer 4. Therefore, the forming voltage is considered to be a voltage necessary for the dielectric breakdown of the intermediate layer.

さらに比較例に係る抵抗変化素子においては、低抵抗状態では、1.E-03（１×１０−3）［Ａ］台の電流が流れる。例えば２０ｎｍノードで用いられるトランジスタは、1.E-04（１×１０−4）［Ａ］台以下の電流で動作するため、比較例に係る抵抗変化素子１１では、２０ｎｍノードの微細デバイスには対応できないことになる。 Furthermore, in the variable resistance element according to the comparative example, a current of 1.E-03 (1 × 10 −3 ) [A] flows in the low resistance state. For example, a transistor used in a 20 nm node operates at a current of 1.E-04 (1 × 10 −4 ) [A] or less, and therefore, in the resistance change element 11 according to the comparative example, a 20 nm node micro device is not included. It cannot be handled.

一方、図３に本実施形態の抵抗変化素子１の電流−電圧特性の一例を示す。図３において横軸は電圧、縦軸は電流を示している。本実施形態の抵抗変化素子１においては、電極層３，５が酸化したとしても十分な導電性能を有するため、酸化物半導体層４との界面に絶縁性の中間層が形成されることはない。したがって本実施形態によればフォーミングが不要となるとともに、スイッチング電圧も１〜２Ｖ程度と低くすることができる。また、低抵抗状態での電流値が1.E-04［Ａ］台であることから、例えば２０ｎｍノードの微細デバイスにも十分に対応することが可能となる。また、動作電流のフィラメント依存性を低減できるため、素子の駆動電流を素子サイズによりコントロールすることが可能となる。   On the other hand, FIG. 3 shows an example of current-voltage characteristics of the variable resistance element 1 of the present embodiment. In FIG. 3, the horizontal axis represents voltage, and the vertical axis represents current. In the resistance change element 1 of the present embodiment, even if the electrode layers 3 and 5 are oxidized, the conductive layer has sufficient conductivity, so that an insulating intermediate layer is not formed at the interface with the oxide semiconductor layer 4. . Therefore, according to the present embodiment, forming is unnecessary and the switching voltage can be lowered to about 1 to 2V. In addition, since the current value in the low resistance state is in the range of 1.E-04 [A], it is possible to sufficiently cope with, for example, a 20 nm node fine device. In addition, since the filament dependency of the operating current can be reduced, the driving current of the element can be controlled by the element size.

さらに本実施形態によれば、酸化物半導体層４に不均一に発生するフィラメントの生成を抑制できるため、素子を微細化しても均一な電気的特性を有する抵抗変化素子を安定に製造することが可能となる。   Furthermore, according to the present embodiment, since the generation of non-uniform filaments in the oxide semiconductor layer 4 can be suppressed, it is possible to stably manufacture a variable resistance element having uniform electrical characteristics even when the element is miniaturized. It becomes possible.

例えば図４に、読み出し電流密度の電極面積依存性の一例を示す。図において横軸は上部電極の面積を示し、縦軸は、０．５Ｖ印加字の電流密度を示している。また図中、「ａ」は図２（Ｂ）に示した比較例に係る抵抗変化素子の電流密度特性を示し、「ｂ」は本実施形態に係る抵抗変化素子の電流密度特性を示している。図４に示すように、本実施形態に係る抵抗変化素子は、電極面積によらず読出し電流密度がほぼ一定である。これは、素子中にフィラメントが形成されていないことを示している。これに対し、比較例に係る抵抗変化素子は、電極面積に反比例して読出し電流密度が減少する。図４の結果より、本実施形態によれば素子の駆動電流を素子サイズで制御できることがわかる。   For example, FIG. 4 shows an example of the electrode area dependency of the read current density. In the figure, the horizontal axis represents the area of the upper electrode, and the vertical axis represents the current density of 0.5 V applied character. In the figure, “a” indicates the current density characteristic of the variable resistance element according to the comparative example shown in FIG. 2B, and “b” indicates the current density characteristic of the variable resistance element according to the present embodiment. . As shown in FIG. 4, the variable resistance element according to this embodiment has a substantially constant read current density regardless of the electrode area. This indicates that no filament is formed in the element. On the other hand, in the variable resistance element according to the comparative example, the read current density decreases in inverse proportion to the electrode area. From the result of FIG. 4, it can be seen that according to the present embodiment, the drive current of the element can be controlled by the element size.

以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。   The embodiment of the present invention has been described above, but the present invention is not limited to the above-described embodiment, and it is needless to say that various modifications can be made without departing from the gist of the present invention.

例えば以上の実施形態では、下部電極層３及び上部電極層５の構成材料にＩｒを用いたが、これ以外にも、Ｒｕを用いてもよい。金属Ｒｕは、Ｉｒと同様に、酸化しにくく、また仮に酸化したとしてもその酸化物は導電性を有するため、電極層としての機能を損なわない。また、上記各金属に限られず、ＩｒＯx、ＲｕＯx、ＳｒＲｕＯ3及びＬａＮｉＯ3等の導電性酸化物も上記電極層として採用されてもよい。 For example, in the above embodiment, Ir is used as the constituent material of the lower electrode layer 3 and the upper electrode layer 5, but Ru may be used in addition to this. Like Ru, the metal Ru is difficult to oxidize, and even if it is oxidized, the oxide has conductivity, so that the function as an electrode layer is not impaired. The invention is not limited to the above metal, IrOx, RuOx, conductive oxide such as SrRuO 3 and LaNiO 3 may also be employed as the electrode layers.

また以上の実施形態では、酸化物半導体層４を構成する第１及び第２の金属酸化物層４１，４２に関して、第１の金属酸化物層４１は第２の金属酸化物層４２よりも高抵抗の金属酸化物層で構成されたが、これに代えて、第２の金属酸化物層４２が第１の金属酸化物層４１よりも高抵抗の金属酸化物層で構成されてもよい。   In the above embodiment, the first metal oxide layer 41 is higher than the second metal oxide layer 42 with respect to the first and second metal oxide layers 41 and 42 constituting the oxide semiconductor layer 4. Instead of this, the second metal oxide layer 42 may be composed of a metal oxide layer having a higher resistance than the first metal oxide layer 41.

１…抵抗変化素子
２…基板
３…下部電極層
４…酸化物半導体層
５…上部電極層
４１…第１の金属酸化物層
４２…第２の金属酸化物層 DESCRIPTION OF SYMBOLS 1 ... Resistance change element 2 ... Board | substrate 3 ... Lower electrode layer 4 ... Oxide semiconductor layer 5 ... Upper electrode layer 41 ... 1st metal oxide layer 42 ... 2nd metal oxide layer

Claims (4)

Ｉｒ、Ｒｕ、ＩｒＯx、ＲｕＯx、ＳｒＲｕＯ3及びＬａＮｉＯ3のいずれかで構成された第１の電極と、
Ｉｒ、Ｒｕ、ＩｒＯx、ＲｕＯx、ＳｒＲｕＯ3及びＬａＮｉＯ3のいずれかで構成された第２の電極と、
前記第１の電極と前記第２の電極との間に形成され、第１の抵抗率を有する第１の金属酸化物層と、前記第１の金属酸化物層と前記第２の電極との間に形成され、前記第１の抵抗率とは異なる第２の抵抗率を有する第２の金属酸化物層とを有する酸化物半導体と
を具備する抵抗変化素子。 A first electrode composed of any one of Ir, Ru, IrOx, RuOx, SrRuO 3 and LaNiO 3 ;
Ir, Ru, IrOx, RuOx, and a second electrode made of one of SrRuO 3 and LaNiO 3,
A first metal oxide layer formed between the first electrode and the second electrode and having a first resistivity; the first metal oxide layer; and the second electrode. A variable resistance element comprising: an oxide semiconductor formed between and an oxide semiconductor having a second metal oxide layer having a second resistivity different from the first resistivity. 請求項１に記載の抵抗変化素子であって、
前記第１の抵抗率は、前記第２の抵抗率よりも低い
抵抗変化素子。 The resistance change element according to claim 1,
The first resistivity is lower than the second resistivity. Variable resistance element. 基板上に、Ｉｒ、Ｒｕ、ＩｒＯx、ＲｕＯx、ＳｒＲｕＯ3及びＬａＮｉＯ3のいずれかで構成された第１の電極を形成し、
前記第１の電極の上に、第１の抵抗率を有する第１の金属酸化物層を形成し、
前記第１の金属酸化物層の上に、前記第１の抵抗率とは異なる第２の抵抗率を有する第２の金属酸化物層を形成し、
前記第２の金属酸化物層の上に、Ｉｒ、Ｒｕ、ＩｒＯx、ＲｕＯx、ＳｒＲｕＯ3及びＬａＮｉＯ3のいずれかで構成された第２の電極を形成する
抵抗変化素子の製造方法。 On a substrate, Ir, Ru, IrOx, RuOx, a first electrode composed of any one of SrRuO 3 and LaNiO 3 is formed,
Forming a first metal oxide layer having a first resistivity on the first electrode;
Forming a second metal oxide layer having a second resistivity different from the first resistivity on the first metal oxide layer;
Wherein on the second metal oxide layer, Ir, Ru, IrOx, RuOx , a manufacturing method of the variable resistance element to form a second electrode made of one of SrRuO 3 and LaNiO 3. 請求項３に記載の抵抗変化素子の製造方法であって、
前記第１の金属酸化物層及び前記第２の金属酸化物層は、酸化性ガスとの反応性スパッタリングによって形成される
抵抗変化素子の製造方法。 It is a manufacturing method of the resistance change element according to claim 3,
The first metal oxide layer and the second metal oxide layer are formed by reactive sputtering with an oxidizing gas. A method of manufacturing a resistance change element.
JP2012075498A 2012-03-29 2012-03-29 Resistance change element and manufacturing method for the same Pending JP2013207131A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012075498A JP2013207131A (en) 2012-03-29 2012-03-29 Resistance change element and manufacturing method for the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012075498A JP2013207131A (en) 2012-03-29 2012-03-29 Resistance change element and manufacturing method for the same

Publications (1)

Publication Number Publication Date
JP2013207131A true JP2013207131A (en) 2013-10-07

Family

ID=49525913

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012075498A Pending JP2013207131A (en) 2012-03-29 2012-03-29 Resistance change element and manufacturing method for the same

Country Status (1)

Country Link
JP (1) JP2013207131A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016076655A (en) * 2014-10-08 2016-05-12 国立研究開発法人物質・材料研究機構 Resistance change element
JP2018532262A (en) * 2015-09-04 2018-11-01 コリア エレクトロテクノロジー リサーチ インスティテュートＫｏｒｅａ Ｅｌｅｃｔｒｏｔｅｃｈｎｏｌｏｇｙ Ｒｅｓｅａｒｃｈ Ｉｎｓｔｉｔｕｔｅ High temperature superconducting coil with smart insulation, high temperature superconducting wire used therefor, and manufacturing method thereof
KR102359393B1 (en) * 2020-08-14 2022-02-08 건국대학교 산학협력단 Filament-based device with low variation switching voltage implemented using leakage current characteristics in oxide double layers and manufacturing method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008038365A1 (en) * 2006-09-28 2008-04-03 Fujitsu Limited Variable-resistance element
WO2009154266A1 (en) * 2008-06-20 2009-12-23 日本電気株式会社 Semiconductor memory device and manufacturing method therefor
WO2010064446A1 (en) * 2008-12-04 2010-06-10 パナソニック株式会社 Nonvolatile memory element and nonvolatile memory device
WO2011007538A1 (en) * 2009-07-13 2011-01-20 パナソニック株式会社 Variably resistant element and variably resistant memory device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008038365A1 (en) * 2006-09-28 2008-04-03 Fujitsu Limited Variable-resistance element
US20090121823A1 (en) * 2006-09-28 2009-05-14 Fujitsu Limited Variable-resistance element
WO2009154266A1 (en) * 2008-06-20 2009-12-23 日本電気株式会社 Semiconductor memory device and manufacturing method therefor
US20110096595A1 (en) * 2008-06-20 2011-04-28 Masayuki Terai Semiconductor memory device and operation method thereof
WO2010064446A1 (en) * 2008-12-04 2010-06-10 パナソニック株式会社 Nonvolatile memory element and nonvolatile memory device
US20110051500A1 (en) * 2008-12-04 2011-03-03 Takeshi Takagi Nonvolatile memory element and nonvolatile memory device
WO2011007538A1 (en) * 2009-07-13 2011-01-20 パナソニック株式会社 Variably resistant element and variably resistant memory device
US20110220862A1 (en) * 2009-07-13 2011-09-15 Koji Arita Resistance variable element and resistance variable memory device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016076655A (en) * 2014-10-08 2016-05-12 国立研究開発法人物質・材料研究機構 Resistance change element
JP2018532262A (en) * 2015-09-04 2018-11-01 コリア エレクトロテクノロジー リサーチ インスティテュートＫｏｒｅａ Ｅｌｅｃｔｒｏｔｅｃｈｎｏｌｏｇｙ Ｒｅｓｅａｒｃｈ Ｉｎｓｔｉｔｕｔｅ High temperature superconducting coil with smart insulation, high temperature superconducting wire used therefor, and manufacturing method thereof
KR102359393B1 (en) * 2020-08-14 2022-02-08 건국대학교 산학협력단 Filament-based device with low variation switching voltage implemented using leakage current characteristics in oxide double layers and manufacturing method thereof

Similar Documents

Publication Publication Date Title
JP4948688B2 (en) Resistance variable nonvolatile memory element, variable resistance nonvolatile memory device, and method of manufacturing variable resistance nonvolatile memory element
JP5152173B2 (en) Semiconductor device and manufacturing method thereof
JP5648126B2 (en) Resistance change element and manufacturing method thereof
JP5899474B2 (en) Nonvolatile memory element, nonvolatile memory device, method for manufacturing nonvolatile memory element, and method for manufacturing nonvolatile memory device
JP5873981B2 (en) Method of manufacturing variable resistance nonvolatile memory device and variable resistance nonvolatile memory device
JP5696260B2 (en) Resistance change element and manufacturing method thereof
JP4843259B2 (en) Method for manufacturing variable resistance element
WO2008069489A1 (en) Memory device and manufacturing mehtod thereof
JP2008016854A (en) Nonvolatile memory element containing variable resistive material
US20120292587A1 (en) Nonvolatile memory device
JPWO2008062623A1 (en) Nonvolatile storage device
JP2017055082A (en) Manufacturing method for nonvolatile storage device
US8981333B2 (en) Nonvolatile semiconductor memory device and method of manufacturing the same
JP2013207131A (en) Resistance change element and manufacturing method for the same
TWI637485B (en) Resistance change device and manufacturing method of resistance change device
US9391270B1 (en) Memory cells with vertically integrated tunnel access device and programmable impedance element
US20160043312A1 (en) Memristors with dopant-compensated switching
JP6825085B2 (en) Manufacturing method of resistance changing element and resistance changing element

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151030

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151117

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160405