JP2010114223A - Method of mounting chip component and substrate module mounted with chip component - Google Patents

Method of mounting chip component and substrate module mounted with chip component Download PDF

Info

Publication number
JP2010114223A
JP2010114223A JP2008284785A JP2008284785A JP2010114223A JP 2010114223 A JP2010114223 A JP 2010114223A JP 2008284785 A JP2008284785 A JP 2008284785A JP 2008284785 A JP2008284785 A JP 2008284785A JP 2010114223 A JP2010114223 A JP 2010114223A
Authority
JP
Japan
Prior art keywords
mounting
chip component
chip
electrodes
chip components
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008284785A
Other languages
Japanese (ja)
Other versions
JP5192984B2 (en
Inventor
Akinobu Adachi
明伸 足立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP2008284785A priority Critical patent/JP5192984B2/en
Publication of JP2010114223A publication Critical patent/JP2010114223A/en
Application granted granted Critical
Publication of JP5192984B2 publication Critical patent/JP5192984B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

<P>PROBLEM TO BE SOLVED: To achieve higher-density mounting by arranging chip components with higher degree of freedom on a circuit substrate. <P>SOLUTION: When three chip components 20, 22, and 24 are mounted on a mounting surface of the circuit substrate 12, land parts 14 and 15, and 17 and 19 are previously formed at corresponding positions for the two chip components 20 and 22, which can be soldered by making cream solders S1 and S2 applied thereover reflow. For the remaining chip component 24, a cream solder S2 is applied over a resist film 18 from the adjacent land parts 15 and 17, and made to reflow in a state wherein the chip component 24 is arranged thereupon. Consequently, the electrodes 24a and 24b can be soldered to adjacent electrodes 20a and 22b respectively. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、回路基板に面実装されるチップ部品の実装方法及びチップ部品を搭載した基板モジュールに関する。   The present invention relates to a mounting method of a chip component that is surface-mounted on a circuit board and a substrate module on which the chip component is mounted.

従来、回路基板上に互いに近接して配置されたチップ部品をリフロー処理により実装する方法として、予め一直線上に間隔を置いて設けられた一対のランド部を有するプリント基板を用意し、これら一対のランド部とその間の中間位置にそれぞれクリーム半田を塗布した後、中間位置で互いに一端部(電極)同士を近接させた2個のチップ部品を一直線上に載置し、加熱炉を通してリフロー処理を行う先行技術が知られている(例えば、特許文献1参照。)。   Conventionally, as a method of mounting chip components arranged close to each other on a circuit board by reflow processing, a printed board having a pair of land portions provided in advance on a straight line is prepared. After applying cream solder to the land part and the intermediate position between them, two chip parts with one end part (electrode) close to each other are placed in a straight line at the intermediate position, and a reflow process is performed through a heating furnace. Prior art is known (for example, refer to Patent Document 1).

上記の先行技術では、リフロー処理において2個のチップ部品の他端部がそれぞれ一対のランド部に半田付けされるとともに、その一端部同士が中間位置に引き寄せられた状態で相互に半田付けされる。また先行技術では、中間位置に別のランド部が設けられていてもよく、この場合は1つのランド部上に2つのチップ部品の電極が近接した状態で半田付けされることになる。   In the above prior art, in the reflow process, the other end portions of the two chip components are soldered to the pair of land portions, respectively, and the one end portions are soldered to each other in a state of being pulled to the intermediate position. . In the prior art, another land portion may be provided at an intermediate position. In this case, the two chip component electrodes are soldered on one land portion in a close proximity.

いずれにしても、先行技術の実装方法によれば、リフロー処理での引き寄せ作用でチップ部品を適切な位置に実装することができるので、予め基板上にチップ部品を接着剤で固定しておく必要がなく、それだけ生産性を向上することができる。
特開2000−269628号公報
In any case, according to the mounting method of the prior art, the chip component can be mounted at an appropriate position by the pulling action in the reflow process, so it is necessary to fix the chip component on the substrate with an adhesive in advance. There is no, and it can improve productivity.
JP 2000-269628 A

上述したように先行技術は、基板上でチップ部品同士を一直線上に近接させて実装する場合の作業性に優れている。また、一直線上に並んだランド部間の中間位置では、チップ部品の一端部同士を引き寄せた状態で半田付けしているので、それだけチップ部品同士の間隔を小さくすることができ、高密度実装できる点でも優れている。   As described above, the prior art is excellent in workability in the case where the chip parts are mounted on a substrate in a straight line. In addition, at the intermediate position between the land portions arranged in a straight line, the soldering is performed in a state in which the one end portions of the chip components are attracted to each other. Also excellent in terms.

その上で本発明の発明者は、先行技術の実装方法では、基板上で互いに近接するチップ部品の配置が一直線上に限られる点に着目し、さらなる改良を検討するに至った。   In addition, the inventors of the present invention focused on the fact that in the prior art mounting method, the arrangement of chip components adjacent to each other on the substrate is limited to a straight line, and further improvements have been studied.

本発明は上記の事情に鑑みてなされたもので、基板上でより自由度の高いチップ部品の配置を実現することにより、さらに高密度実装化を進展させる技術の提供を課題としている。   The present invention has been made in view of the above circumstances, and it is an object of the present invention to provide a technique for further developing high-density mounting by realizing a more flexible arrangement of chip components on a substrate.

本発明は、上記の課題を解決するため以下の解決手段を採用する。
第1に本発明は、回路基板の実装面上に実装されるチップ部品の実装方法であって、以下の工程を有するものである。
The present invention employs the following means for solving the above problems.
First, the present invention is a method for mounting a chip component mounted on a mounting surface of a circuit board, and includes the following steps.

〔工程1〕
この工程1では、実装面上で互いに近接した第1及び第2の実装位置にそれぞれ実装される予定の第1及び第2のチップ部品とともに、第1及び第2の実装位置の両方に近接した第3の実装位置に実装される予定の第3のチップ部品をそれぞれ用意する。
[Step 1]
In this step 1, the first and second chip parts to be mounted at the first and second mounting positions close to each other on the mounting surface, respectively, and close to both the first and second mounting positions. Third chip components to be mounted at the third mounting position are prepared.

〔工程2〕
工程2では、回路基板を用意する。ここで用意する回路基板には、第1及び第2のチップ部品それぞれの両端部に形成された電極の配置に合わせて、予め第1及び第2の実装位置で個々の電極を半田付けするための複数のランド部が形成されるとともに、第3の実装位置を含むランド部の周囲が絶縁層で被覆されている。
[Step 2]
In step 2, a circuit board is prepared. In order to solder each electrode in advance at the first and second mounting positions on the circuit board prepared here in accordance with the arrangement of the electrodes formed at both ends of the first and second chip components. A plurality of land portions are formed, and the periphery of the land portion including the third mounting position is covered with an insulating layer.

〔工程3〕
工程3では、第1及び第2の実装位置で複数のランド部内にそれぞれクリーム半田を塗布するとともに、その中で第3の実装位置に近接した2箇所のランド部からそれぞれ絶縁層を跨いで第3の実装位置までクリーム半田を延長して塗布する。なお、絶縁層がランド部から間隔をおいて周囲(外側)に設けられている場合は、ランド部から外側の回路基板の上面をこえて絶縁層を跨ぐようにクリーム半田を塗布すればよい。
[Step 3]
In step 3, cream solder is applied to each of the plurality of land portions at the first and second mounting positions, and the two land portions adjacent to the third mounting position are respectively straddled across the insulating layer. Apply cream solder to 3 mounting position. In the case where the insulating layer is provided on the periphery (outside) with a space from the land portion, cream solder may be applied so as to straddle the insulating layer beyond the upper surface of the outer circuit board from the land portion.

〔工程4〕
工程4では、第1から第3のチップ部品をそれぞれ対応する第1から第3の実装位置に配置し、第1及び第2のチップ部品についてはランド部内に塗布されたクリーム半田上にそれぞれの電極を位置付け、第3のチップ部品についてはその両端部に形成された2つの電極を2箇所のランド部から第3の実装位置まで延長して塗布されたクリーム半田上にそれぞれ位置付ける。
[Step 4]
In step 4, the first to third chip components are arranged at the corresponding first to third mounting positions, and the first and second chip components are respectively placed on the cream solder applied in the land portion. The electrodes are positioned, and for the third chip component, the two electrodes formed at both ends thereof are respectively positioned on the cream solder applied by extending from the two land portions to the third mounting position.

〔工程5〕
工程5では、回路基板をリフロー処理することで、第1及び第2のチップ部品についてはそれぞれの電極をランド部に半田付けし、第3のチップ部品についてはその両端部に形成された2つの電極の一方を第1のチップ部品の1つの電極に半田付けするとともに、他方の電極を第2のチップ部品の1つの電極に半田付けする。
[Step 5]
In step 5, by reflowing the circuit board, the respective electrodes of the first and second chip components are soldered to the land portions, and the third chip components are formed at the two end portions thereof. One of the electrodes is soldered to one electrode of the first chip component, and the other electrode is soldered to one electrode of the second chip component.

以上の工程1〜5を実行することにより、当初は回路基板上でランド部が形成されていなかった位置であっても、予めランド部が形成された2つの実装位置(第1及び第2の実装位置)の両方に隣接していれば、そこを第3の実装位置とすることにより、その位置にチップ部品を容易に追加して実装することができる。このため、ランド部の有無にとらわれることなく、比較的自由にチップ部品を加えることができるので、当初の計画から回路構成を変更したり、その性能改善を行ったりする作業を柔軟に行うことができる。   By performing the above steps 1 to 5, two mounting positions (first and second) where the land portion is formed in advance are formed even if the land portion is not formed on the circuit board at the beginning. If it is adjacent to both of the (mounting positions), the chip component can be easily added and mounted at that position by setting it as the third mounting position. For this reason, since it is possible to add chip parts relatively freely without being restricted by the presence or absence of the land portion, it is possible to flexibly carry out the work of changing the circuit configuration from the initial plan or improving the performance thereof. it can.

また、回路基板の配置上、ランド部を形成することが困難な位置があったとしても、そこを第3の実装位置として規定することにより、容易にチップ部品を実装することが可能になる。したがって、回路基板上のスペースを有効活用し、さらなる高密度実装化に寄与することができる。   Further, even if there is a position where it is difficult to form the land portion due to the arrangement of the circuit board, it is possible to easily mount the chip component by defining it as the third mounting position. Therefore, it is possible to effectively utilize the space on the circuit board and contribute to higher density mounting.

本発明の実装方法において、第1及び第2のチップ部品は、実装面上で矩形状の実装範囲を占める形状を有しており、第1及び第2の実装位置は、第1及び第2のチップ部品の長手方向の軸線をそれぞれ実装面上で延長したとき、これら2本の軸線が互いに交差する位置関係にある。そして第3の実装位置は、実装面上で2本の軸線の交点を含む位置に設定されていることが好ましい。   In the mounting method of the present invention, the first and second chip components have a shape that occupies a rectangular mounting range on the mounting surface, and the first and second mounting positions are the first and second mounting positions. When the axis in the longitudinal direction of each chip part is extended on the mounting surface, these two axes intersect each other. The third mounting position is preferably set to a position including the intersection of two axes on the mounting surface.

この場合、第3のチップ部品もまた、第1及び第2のチップ部品に対して角度をもって隣接する位置関係となる。また、実装面上で第3のチップ部品を第1又は第2のチップ部品のいずれか一方に近寄せると、それと同時に第3のチップ部品は他方にも近寄せられることになる。したがって、延長されたクリーム半田がリフロー処理によって溶融すると、そのときの絶縁層上からの流動に伴い、第3のチップ部品が第1及び第2のチップ部品の両方に引き寄せられる(いわゆるセルフアラインメント作用)ため、上記の工程5における半田付けを容易かつ確実に実現することができる。   In this case, the third chip component also has a positional relationship adjacent to the first and second chip components at an angle. Further, when the third chip component is brought closer to one of the first and second chip components on the mounting surface, the third chip component is brought closer to the other at the same time. Therefore, when the extended cream solder is melted by the reflow process, the third chip component is attracted to both the first and second chip components with the flow from the insulating layer at that time (so-called self-alignment action). Therefore, the soldering in the above step 5 can be realized easily and reliably.

この点、第1から第3のチップ部品が同一直線上に配置されている形態では、第3のチップ部品がいずれか一方のチップ部品に引き寄せられると、他方のチップ部品からは遠ざかる位置関係にあるため、セルフアラインメント作用が働きにくいが、本発明では容易にセルフアラインメント作用が働くというメリットがある。   In this regard, in a form in which the first to third chip components are arranged on the same straight line, when the third chip component is drawn to one of the chip components, the positional relationship is away from the other chip component. Therefore, although the self-alignment action is difficult to work, the present invention has an advantage that the self-alignment action works easily.

また本発明では、実装された状態で第1及び第2のチップ部品に比較して、第3のチップ部品の外形が小さく設定されていることが好ましい。   In the present invention, it is preferable that the outer shape of the third chip component is set smaller than the first and second chip components in the mounted state.

このような大小関係にあれば、互いに近接した第1及び第2のチップ部品の両方に第3のチップ部品を容易に近接させて実装することができるので、本発明の実装方法をさらに利用(実現)しやすくなる。   With such a magnitude relationship, the third chip component can be mounted in close proximity to both the first and second chip components close to each other, so that the mounting method of the present invention is further utilized ( Realization).

第2に本発明は、チップ部品を搭載した基板モジュールを提供する。すなわち本発明の基板モジュールは、実装面上に半田付け用のランド部が形成され、かつ、このランド部の周囲が絶縁層で被覆された回路基板と、両端部にそれぞれ電極が形成され、これら電極がいずれもランド部上に半田付けされた状態で、実装面上の互いに近接した位置に実装された第1及び第2のチップ部品と、第1及び第2のチップ部品の両方に近接した位置に実装され、両端部に形成された2つの電極のうち一方が絶縁層上にある状態で第1のチップ部品の1つの電極に半田付けされるとともに、他方が絶縁層上にある状態で第2のチップ部品の1つの電極に半田付けされた第3のチップ部品とを備えている。   Secondly, the present invention provides a substrate module on which a chip component is mounted. That is, in the board module of the present invention, a land for soldering is formed on the mounting surface, and a circuit board whose periphery is covered with an insulating layer, and electrodes are formed at both ends, respectively. In the state where all the electrodes are soldered on the land portion, the first and second chip components mounted at positions close to each other on the mounting surface and the first and second chip components are close to each other. In a state where one of the two electrodes formed at both ends and one of the two electrodes is on the insulating layer is soldered to one electrode of the first chip component, and the other is on the insulating layer. And a third chip component soldered to one electrode of the second chip component.

上記のように本発明の基板モジュールは、もともとランド部が設けられていない位置であっても、隣接する第1及び第2のチップ部品の電極を利用して半田付けを行うことにより、容易に第3のチップ部品を実装することができる。このため、第1及び第2のチップ部品の間に空いたスペースを利用して第3のチップ部品を適宜に追加することにより、当初の回路構成を変更したり、その性能改善を行ったりすることができる。また、回路基板上のスペースを有効活用し、その高密度実装化を促進することができる。   As described above, the board module of the present invention can be easily obtained by performing soldering using the electrodes of the adjacent first and second chip components even at a position where the land portion is not originally provided. A third chip component can be mounted. For this reason, the initial circuit configuration is changed or its performance is improved by appropriately adding a third chip component using the space between the first and second chip components. be able to. Further, it is possible to effectively utilize the space on the circuit board and promote the high-density mounting.

本発明の基板モジュールにおいて、第1及び第2のチップ部品は、実装面上で矩形状の実装範囲を占める形状を有し、かつ、第1及び第2のチップ部品の長手方向の軸線をそれぞれ実装面上で延長したとき、これら2本の軸線が互いに交差する位置関係にあることが望ましい。そして第3のチップ部品は、実装面上で2本の軸線の交点を含む位置に実装されていることが好ましい。   In the substrate module of the present invention, the first and second chip components have a shape that occupies a rectangular mounting range on the mounting surface, and the longitudinal axes of the first and second chip components respectively When extending on the mounting surface, it is desirable that these two axes intersect each other. And it is preferable that the 3rd chip component is mounted in the position containing the intersection of two axis lines on a mounting surface.

上記の位置関係であれば、半田付け時のセルフアラインメント作用により、第3のチップ部品と第1及び第2のチップ部品との半田付けがより確実なものとなる。   If it is said positional relationship, the soldering with a 3rd chip component and a 1st and 2nd chip component will become more reliable by the self-alignment effect | action at the time of soldering.

また、第1及び第2のチップ部品が実装面上で占める面積に比較して、第3のチップ部品が実装面上で占める面積が小さく設定されていることが好ましい。   In addition, it is preferable that the area occupied by the third chip component on the mounting surface is set smaller than the area occupied by the first and second chip components on the mounting surface.

この場合、限られたスペース内に第3のチップ部品を容易にレイアウトすることができるので、それだけ高密度実装化を図ることができる。   In this case, since the third chip component can be easily laid out in a limited space, high-density mounting can be achieved.

以上のように本発明の実装方法及び基板モジュールは、より自由度の高い配置でチップ部品を実装することにより、回路基板上のさらなる高密度実装化を実現することができる。   As described above, the mounting method and the substrate module of the present invention can realize further high-density mounting on the circuit board by mounting the chip components in a more flexible arrangement.

以下、本発明のチップ部品の実装方法及びチップ部品を搭載した基板モジュールについて、それぞれ好ましい形態を挙げて説明する。   Hereinafter, the chip component mounting method and the substrate module on which the chip component is mounted according to the present invention will be described with reference to preferred embodiments.

〔第1実施形態〕
図1は、完成状態で第1実施形態の基板モジュール10を構成する回路基板12を部分的に拡大して示した平面図である。この段階では、回路基板12の実装面(図示の表面)上には未だチップ部品が実装されていない。そこで先ず、実装方法の手順について説明する。
[First Embodiment]
FIG. 1 is a partially enlarged plan view showing a circuit board 12 constituting the board module 10 of the first embodiment in a completed state. At this stage, the chip component is not yet mounted on the mounting surface (the illustrated surface) of the circuit board 12. First, the procedure of the mounting method will be described.

〔工程1〕
例えば実装方法の工程1において、回路基板12に実装する予定のチップ部品(図1には示されていない)を別途用意する。チップ部品を何個必要とするかは、最終的に完成させる基板モジュール10の回路構成によって異なるが、ここでは少なくとも3個のチップ部品を用意するものとする。なお、チップ部品がいかなる種類の電子部品(コンデンサ、抵抗、コイル、半導体等)であるかは特に限定されない。
[Step 1]
For example, in step 1 of the mounting method, a chip component (not shown in FIG. 1) to be mounted on the circuit board 12 is separately prepared. The number of chip components required depends on the circuit configuration of the substrate module 10 to be finally completed, but at least three chip components are prepared here. Note that there is no particular limitation on what kind of electronic component (capacitor, resistor, coil, semiconductor, etc.) the chip component is.

〔実装位置〕
用意した3個のチップ部品は、図1中の二点鎖線で示されるように回路基板12の実装面上で互いに近接した実装位置P1,P2,P3に実装される。全体的にみると実装位置P1,P2は互いに近接しており、さらに実装位置P3はその他の実装位置P1,P2の両方に近接している。なお、実装位置P1,P2,P3が実際にどの程度近接しているかは、回路基板12上の他の実装部品との関係から相対的に判断されるものであり、何らかの基準(例えば何mm以下である等)があるわけではない。
[Mounting position]
The three prepared chip components are mounted at mounting positions P1, P2, and P3 that are close to each other on the mounting surface of the circuit board 12, as indicated by a two-dot chain line in FIG. Overall, the mounting positions P1 and P2 are close to each other, and the mounting position P3 is close to both of the other mounting positions P1 and P2. Note that how close the mounting positions P1, P2, and P3 are actually is relatively determined from the relationship with other mounting components on the circuit board 12, and some reference (for example, how many mm or less) Is not).

〔実装位置の相互関係〕
図1に示される実装位置P1,P2,P3は、それぞれチップ部品の外形を実装面上に投影したときの実装範囲に相当する。すなわち、回路基板12に実装される予定のチップ部品は、いずれも実装面上で矩形状の実装範囲を占める形状を有している。また各チップ部品には、その長手方向でみた両端部(例えば両端面及び両端近傍の上下面と両側面)に電極が形成されている。
[Relationship between mounting positions]
The mounting positions P1, P2, and P3 shown in FIG. 1 correspond to the mounting range when the outer shape of the chip component is projected onto the mounting surface. That is, each chip component to be mounted on the circuit board 12 has a shape that occupies a rectangular mounting range on the mounting surface. In each chip component, electrodes are formed at both end portions (for example, both end surfaces and upper and lower surfaces and both side surfaces near both ends) viewed in the longitudinal direction.

3つある実装位置P1,P2,P3のうち、2つの実装位置P1,P2については、それぞれに実装されるチップ部品の長手方向の軸線L1,L2(仮想的な線)を実装面上で延長したとき、これら軸線L1,L2が互いに交差(ここでは略直交)する位置関係にある。また、残りの実装位置P3については、軸線L1,L2の交点Cを含む位置に設けられている。   Of the three mounting positions P1, P2 and P3, for two mounting positions P1 and P2, longitudinal axes L1 and L2 (virtual lines) of the chip components mounted on the mounting positions P1 and P2 are extended on the mounting surface. In this case, the axes L1 and L2 are in a positional relationship where they intersect (here, substantially orthogonal). Further, the remaining mounting position P3 is provided at a position including the intersection C of the axis lines L1 and L2.

〔チップ部品の大小関係〕
さらに、2つの実装位置P1,P2と残る1つの実装位置P3とでは、そこに実装されるチップ部品の外形の大きさが異なる。すなわち、実装位置P1,P2に実装されるチップ部品に比較して、実装位置P3に実装されるチップ部品の外形(サイズ)は小さい。また実装位置P3では、回路基板12の縁辺に対して斜め方向(例えば40度〜50度)にチップ部品が実装されるものとなっている。
[Relationship between chip parts]
Furthermore, the size of the outer shape of the chip component mounted thereon differs between the two mounting positions P1 and P2 and the remaining one mounting position P3. That is, the outer shape (size) of the chip component mounted at the mounting position P3 is smaller than the chip components mounted at the mounting positions P1 and P2. At the mounting position P3, chip components are mounted in an oblique direction (for example, 40 degrees to 50 degrees) with respect to the edge of the circuit board 12.

〔工程2〕
次に実装方法の工程2では、上記の回路基板12を用意する。回路基板12には、実装位置P1,P2に実装されるチップ部品の電極の配置に合わせて、予め適切な位置にランド部14,15,17,19が形成されている。
[Step 2]
Next, in step 2 of the mounting method, the circuit board 12 is prepared. Land portions 14, 15, 17, and 19 are formed in advance on the circuit board 12 at appropriate positions in accordance with the arrangement of the electrodes of the chip components mounted at the mounting positions P1 and P2.

また回路基板12の実装面上には、各ランド部14〜19の周囲にレジスト膜18が形成されている。この例では、各ランド部14〜19の一部(1つの縁辺部)がレジスト膜18で覆われた形態(いわゆるオーバレジスト)である。また、レジスト膜18の開口18aは、各ランド部14〜19からチップ部品の中央寄りの位置に拡がっている。   On the mounting surface of the circuit board 12, a resist film 18 is formed around each land portion 14-19. In this example, a part (one edge) of each land part 14 to 19 is covered with a resist film 18 (so-called over resist). Further, the opening 18a of the resist film 18 extends from the land portions 14 to 19 to a position closer to the center of the chip component.

その他に回路基板12には、上記のランド部14〜19につながる配線パターン16や、図示しないスルーホール等が設けられている。また、実際には実装位置P1,P2,P3の他にも多数のチップ部品の実装位置が規定されているが、ここでは便宜上、その図示を省略している。   In addition, the circuit board 12 is provided with a wiring pattern 16 connected to the land portions 14 to 19 and through holes (not shown). In addition to the mounting positions P1, P2 and P3, actually, mounting positions for a large number of chip components are defined, but the illustration thereof is omitted here for convenience.

〔工程3〕
図2は、実装方法の工程3における作業例を示す平面図である。工程3では、回路基板12の実装面上にクリーム半田S1,S2を塗布する。クリーム半田S1,S2は、例えば図示しないメタルマスクを回路基板12上に設置した状態で、スキージングの手法により印刷することができる。図示しないメタルマスクには、予めクリーム半田S1,S2の塗布範囲に合わせて開口が形成されている。
[Step 3]
FIG. 2 is a plan view showing an operation example in step 3 of the mounting method. In step 3, cream solders S1 and S2 are applied on the mounting surface of the circuit board 12. The cream solders S1 and S2 can be printed by a squeezing method with a metal mask (not shown) placed on the circuit board 12, for example. An opening is formed in advance in a metal mask (not shown) in accordance with the application range of the cream solders S1 and S2.

ここで、各実装位置P1,P2において、実装位置P3に隣接しない側に位置するランド部14,19については、開口18aの範囲内だけで適宜、クリーム半田S1が塗布される。これに対し、実装位置P3に隣接する側に位置するランド部15,17については、開口18aの範囲内を超えてレジスト膜18上にまでクリーム半田S2が延長して塗布されている。つまりクリーム半田S2は、各ランド部15,17からレジスト膜18を跨いで、実装位置P3まで延長されていることになる。なお、実装位置P3にはランド部が設けられていないので、実装位置P3内でクリーム半田S2はレジスト膜18の表面に塗布された状態にある。   Here, in each of the mounting positions P1 and P2, the cream solder S1 is appropriately applied only to the land portions 14 and 19 located on the side not adjacent to the mounting position P3 within the range of the opening 18a. On the other hand, in the land portions 15 and 17 located on the side adjacent to the mounting position P3, the cream solder S2 is applied so as to extend over the resist film 18 beyond the range of the opening 18a. That is, the cream solder S2 extends from the land portions 15 and 17 across the resist film 18 to the mounting position P3. Since no land is provided at the mounting position P3, the cream solder S2 is applied to the surface of the resist film 18 within the mounting position P3.

〔工程4〕
図3は、実装方法の工程4における作業例を示す平面図である。この工程4では、用意した3つのチップ部品20,22,24をそれぞれ対応する実装位置P1,P2,P3に配置する。
[Step 4]
FIG. 3 is a plan view showing an operation example in step 4 of the mounting method. In step 4, the prepared three chip components 20, 22, and 24 are arranged at corresponding mounting positions P1, P2, and P3, respectively.

このとき実装位置P1,P2に実装されるチップ部品20,22については、ランド部14〜19内(開口18aの範囲内)に塗布されているクリーム半田S1,S2上にそれぞれの電極20a,20b,22a,22bを位置付けるものとする。これに対し、実装位置P3に実装されるチップ部品24については、上記のようにランド部15,17からそれぞれ実装位置P3まで延長された部分のクリーム半田S2上にその2つの電極24a,24bを位置付ける。   At this time, for the chip components 20 and 22 mounted at the mounting positions P1 and P2, the electrodes 20a and 20b are respectively applied to the cream solders S1 and S2 applied in the land portions 14 to 19 (in the range of the opening 18a). , 22a, 22b. On the other hand, with respect to the chip component 24 mounted at the mounting position P3, the two electrodes 24a and 24b are provided on the cream solder S2 at the portions extended from the land portions 15 and 17 to the mounting position P3 as described above. Position.

〔工程5〕
図4は、実装方法の工程5を経て半田付けが完了した状態を示す平面図である。実装方法の工程5では、上記のようにチップ部品20,22,24を配置した状態で、回路基板12のリフロー処理を行う。
[Step 5]
FIG. 4 is a plan view showing a state in which soldering is completed through step 5 of the mounting method. In step 5 of the mounting method, the reflow processing of the circuit board 12 is performed in a state where the chip components 20, 22, and 24 are arranged as described above.

〔実装位置P1,P2〕
これにより、実装位置P1,P2に実装されるチップ部品20,22については、それぞれの電極20a,20b,22a,22bがそれぞれ対応するランド部15,14,19,17(符号順で対応)に半田付けされる。
[Mounting positions P1, P2]
As a result, for the chip components 20 and 22 mounted at the mounting positions P1 and P2, the electrodes 20a, 20b, 22a, and 22b correspond to the corresponding land portions 15, 14, 19, and 17 (corresponding to the code order). Soldered.

〔実装位置P3〕
これに対し、実装位置P3に実装されるチップ部品24については、電極24a,24bがランド部15,17の上に位置しておらず、その大部分はもともとレジスト膜18上に位置していたものである。このため、リフロー時にクリーム半田S2が溶融すると、そのほとんどはレジスト膜18上から流れ去り、ランド部15,17や電極20a,24a,22b,24bの金属表面に付着(いわゆる塗れ上がり)する。これにより、チップ部品24については、その電極24a,24bが隣接するチップ部品20,22の一方の電極20a,22bに半田付けされることになる。
[Mounting position P3]
On the other hand, for the chip component 24 mounted at the mounting position P3, the electrodes 24a and 24b are not positioned on the land portions 15 and 17, and most of them are originally positioned on the resist film 18. Is. For this reason, when the cream solder S2 is melted during reflow, most of the solder flows away from the resist film 18 and adheres to the metal surfaces of the land portions 15 and 17 and the electrodes 20a, 24a, 22b, and 24b (so-called paint-up). As a result, the electrodes 24a and 24b of the chip component 24 are soldered to one of the electrodes 20a and 22b of the adjacent chip components 20 and 22.

また、このとき溶融したクリーム半田S2の流動に伴ってチップ部品24がそれぞれ隣接するチップ部品20,22に引き寄せられる(いわゆるセルフアラインメント作用)。この結果、チップ部品24は工程3で配置された場所から僅かに移動し、最終的な実装位置(図4中符号なし)に落ち着くことになる。なお、図4には、クリーム半田の状態ではなく、リフロー処理を経て凝固した状態の半田(同じ符号S1,S2を付す)が示されている。   At this time, the chip component 24 is attracted to the adjacent chip components 20 and 22 with the flow of the melted solder solder S2 (so-called self-alignment action). As a result, the chip component 24 moves slightly from the place where it was arranged in step 3, and settles to the final mounting position (no reference in FIG. 4). Note that FIG. 4 shows not the cream solder state but the solder solidified through the reflow process (denoted by the same reference numerals S1 and S2).

〔後工程〕
この後、例えば回路基板12の洗浄処理及び乾燥処理を行い、残留フラックスを除去すると、基板モジュール10の完成品が得られる。なお、基板モジュール10はさらにダイシング加工されるものであってもよいし、さらに他の基板に接続されるものであってもよい。
〔Post-process〕
Thereafter, for example, a cleaning process and a drying process of the circuit board 12 are performed and the residual flux is removed, whereby a finished product of the board module 10 is obtained. The board module 10 may be further diced, or may be connected to another board.

〔断面構造例〕
図5は、基板モジュール10の構造例を示す縦断面図(図4中のV−V断面)である。上記のように、凝固した半田(図中符号S2)はレジスト膜18上からは退避し、ランド部15の表面や電極20a,24aの表面に付着している。この状態で、チップ部品24の電極24aは、主に隣接するチップ部品20の電極20aに半田付けされていることが分かる。したがって、チップ部品24の電極24aは、隣接するチップ部品20の電極20aを介してランド部15に半田付けされていると言うこともできる。なお、ここでは上記の実装位置P3に実装されたチップ部品24と、実装位置P1,P2の一方に実装されたチップ部品20との半田付け状態を示しているが、他方のチップ部品22との半田付け状態についても同様に考えることができる。
[Cross-section structure example]
FIG. 5 is a longitudinal sectional view (a VV section in FIG. 4) showing a structural example of the substrate module 10. As described above, the solidified solder (symbol S2 in the figure) is retracted from the resist film 18 and attached to the surface of the land portion 15 and the surfaces of the electrodes 20a and 24a. In this state, it can be seen that the electrode 24 a of the chip component 24 is mainly soldered to the electrode 20 a of the adjacent chip component 20. Therefore, it can be said that the electrode 24 a of the chip component 24 is soldered to the land portion 15 via the electrode 20 a of the adjacent chip component 20. Here, the soldering state between the chip component 24 mounted at the mounting position P3 and the chip component 20 mounted at one of the mounting positions P1 and P2 is shown. The soldering state can be considered similarly.

〔利用例〕
図6は、上記の実装方法を利用して構成された基板モジュール10の構造例を部分的に示す平面図である。この例では、先に挙げた3つのチップ部品20,22,24の他に、回路基板12の実装面上にはさらに多数のチップ部品26が実装されている。
[Usage example]
FIG. 6 is a plan view partially showing a structural example of the board module 10 configured by using the mounting method described above. In this example, in addition to the three chip components 20, 22, and 24 mentioned above, a larger number of chip components 26 are mounted on the mounting surface of the circuit board 12.

例えば、もともと回路基板12にチップ部品24を実装することなく、それ以外のチップ部品20,22,26のみで基板モジュール10の回路構成が計画されていた場合を想定する。この場合、回路基板12にはチップ部品24に対応したランド部が設けられていないので、そこに後からチップ部品24を追加して実装するとこは基本的に困難である。しかしながら上述した実装方法を利用すれば、容易にチップ部品24を追加して基板モジュール10の回路構成に変更を加えたり、その性能改善を図ったりすることができる。   For example, it is assumed that the circuit configuration of the board module 10 is originally planned with only the other chip parts 20, 22, and 26 without mounting the chip part 24 on the circuit board 12. In this case, since the land portion corresponding to the chip component 24 is not provided on the circuit board 12, it is basically difficult to add and mount the chip component 24 later. However, if the mounting method described above is used, the chip component 24 can be easily added to change the circuit configuration of the board module 10 or to improve its performance.

あるいは、回路基板12のレイアウト上、チップ部品20,22の間に同サイズのチップ部品26を実装することが難しい場合であっても、上述した実装方法を利用すれば、特に専用のランド部を設けることなく、容易に小サイズのチップ部品24を実装することができる。したがって、回路基板12上で空いているスペース(図中符号A)を有効活用することができ、さらなる高密度実装化に大きく寄与することができる。   Alternatively, even if it is difficult to mount the chip component 26 of the same size between the chip components 20 and 22 due to the layout of the circuit board 12, if the mounting method described above is used, a dedicated land portion is particularly provided. The small-sized chip component 24 can be easily mounted without providing it. Therefore, a vacant space (symbol A in the figure) on the circuit board 12 can be effectively used, and can greatly contribute to higher density mounting.

〔第2実施形態〕
図7は、完成状態で第2実施形態の基板モジュール10を構成する回路基板12を部分的に拡大して示した平面図である。上述した第1実施形態では、各ランド部14,15,17,19の一部だけ(チップ部品20,22の両端側に位置する1つの縁辺部)がレジスト膜18で覆われていたが、第2実施形態では、各ランド部14,15,17,19の4つの縁辺部がレジスト膜18で覆われた構成(全周オーバーレジスト)である。
[Second Embodiment]
FIG. 7 is a partially enlarged plan view showing the circuit board 12 constituting the board module 10 of the second embodiment in a completed state. In the first embodiment described above, only a part of each land portion 14, 15, 17, 19 (one edge portion located on both ends of the chip components 20, 22) was covered with the resist film 18. In the second embodiment, the four edge portions of the land portions 14, 15, 17, and 19 are covered with the resist film 18 (entire over resist).

以下、第1実施形態と対比しつつ、第2実施形態について説明する。また、第1実施形態と共通する事項については、図示とともに共通の符号を用いて重複した説明を省略するが、第2実施形態に特有の構成については適宜その説明を行うものとする。   Hereinafter, the second embodiment will be described in comparison with the first embodiment. Moreover, about the matter which is common in 1st Embodiment, although the overlapping description is abbreviate | omitted using a common code | symbol with illustration, the structure peculiar to 2nd Embodiment shall be demonstrated suitably.

〔工程1〕
第2実施形態においても、例えば実装方法の工程1において、回路基板12に実装する予定のチップ部品を別途用意する点は第1実施形態と共通である。また、回路基板12の実装面上でみた実装位置P1,P2,P3やそれらの相互の位置関係、また、各実装位置P1,P2,P3に実装されるチップ部品の外形の大きさについても第1実施形態と共通である。
[Step 1]
Also in the second embodiment, for example, in step 1 of the mounting method, a chip component that is to be mounted on the circuit board 12 is separately prepared in common with the first embodiment. Further, the mounting positions P1, P2, and P3 viewed on the mounting surface of the circuit board 12, the positional relationship between them, and the size of the outer shape of the chip component mounted at each mounting position P1, P2, and P3 are also described. Common to one embodiment.

〔工程2〕
実装方法の工程2では、図7に示される構成の回路基板12を用意する。このとき回路基板12には、実装位置P1,P2に実装されるチップ部品の電極の配置に合わせて、予め適切な位置にランド部14,15,17,19が形成されており、各ランド部14〜19の周囲には、全周(4つの縁辺部)を覆うレジスト膜18が形成されている。したがって第2実施形態では、レジスト膜18の開口18aがランド部14〜19の外側にまで拡がっておらず、第1実施形態よりも開口18aの面積が小さくなっている。なお、回路基板12に配線パターン16や図示しないスルーホール等が設けられている点は第1実施形態と同じである。
[Step 2]
In step 2 of the mounting method, a circuit board 12 having the configuration shown in FIG. 7 is prepared. At this time, on the circuit board 12, land portions 14, 15, 17, and 19 are formed in advance at appropriate positions in accordance with the arrangement of the electrodes of the chip components mounted at the mounting positions P1 and P2. A resist film 18 covering the entire circumference (four edge portions) is formed around 14 to 19. Therefore, in the second embodiment, the opening 18a of the resist film 18 does not extend to the outside of the land portions 14 to 19, and the area of the opening 18a is smaller than that of the first embodiment. The circuit board 12 is the same as the first embodiment in that a wiring pattern 16 and a through hole (not shown) are provided.

〔工程3〕
図8は、第2実施形態に適用される実装方法の工程3での作業例を示す平面図である。第2実施形態においても、工程3で回路基板12の実装面上にクリーム半田S1,S2を塗布する。また、各実装位置P1,P2において、実装位置P3に隣接しない側に位置するランド部14,19については、開口18aの範囲内だけで適宜、クリーム半田S1が塗布される。そして、実装位置P3に隣接する側に位置するランド部15,17については、開口18aの範囲内を超えてレジスト膜18上にまでクリーム半田S2が延長して塗布されている点も第1実施形態と同じである。
[Step 3]
FIG. 8 is a plan view illustrating an operation example in step 3 of the mounting method applied to the second embodiment. Also in the second embodiment, cream solders S1 and S2 are applied on the mounting surface of the circuit board 12 in step 3. Further, in each of the mounting positions P1 and P2, the cream solder S1 is appropriately applied to the land portions 14 and 19 located on the side not adjacent to the mounting position P3 only within the range of the opening 18a. In the land portions 15 and 17 located on the side adjacent to the mounting position P3, the solder paste S2 is applied to the resist film 18 so as to extend beyond the range of the opening 18a. The form is the same.

〔工程4〕
特に図示していないが、第2実施形態においても、工程4では用意した3つのチップ部品20,22,24をそれぞれ対応する実装位置P1,P2,P3に配置する。また、このとき実装位置P1,P2に実装されるチップ部品20,22については、ランド部14〜19内(開口18aの範囲内)に塗布されているクリーム半田S1,S2上にそれぞれの電極20a,20b,22a,22bを位置付け、実装位置P3に実装されるチップ部品24については、ランド部15,17からそれぞれ実装位置P3まで延長された部分のクリーム半田S2上にその2つの電極24a,24bを位置付ける点は第1実施形態と同じである。
[Step 4]
Although not particularly illustrated, also in the second embodiment, the three chip components 20, 22, 24 prepared in step 4 are arranged at the corresponding mounting positions P1, P2, P3. At this time, for the chip components 20 and 22 mounted at the mounting positions P1 and P2, the respective electrodes 20a on the cream solders S1 and S2 applied in the land portions 14 to 19 (within the range of the opening 18a). , 20b, 22a, 22b, and the chip component 24 mounted at the mounting position P3 has two electrodes 24a, 24b on the cream solder S2 at the portions extending from the land portions 15, 17 to the mounting position P3, respectively. The point of positioning is the same as in the first embodiment.

〔工程5〕
同じく図示していないが、実装方法の工程5では、上記のようにチップ部品20,22,24を配置した状態で、回路基板12のリフロー処理を行う。これにより第2実施形態においても、実装位置P1,P2に実装されるチップ部品20,22については、それぞれの電極20a,20b,22a,22bがそれぞれ対応するランド部15,14,19,17(符号順で対応)に半田付けされ、実装位置P3に実装されるチップ部品24については、その電極24a,24bが隣接するチップ部品20,22の一方の電極20a,22bに半田付けされる。
[Step 5]
Although not shown in the figure, in step 5 of the mounting method, the circuit board 12 is reflowed in a state where the chip components 20, 22, and 24 are arranged as described above. Thus, also in the second embodiment, for the chip components 20 and 22 mounted at the mounting positions P1 and P2, the land portions 15, 14, 19, and 17 (each corresponding to the respective electrodes 20a, 20b, 22a, and 22b) ( For the chip component 24 that is soldered in a corresponding order) and mounted at the mounting position P3, its electrodes 24a and 24b are soldered to one of the electrodes 20a and 22b of the adjacent chip components 20 and 22.

また、このとき溶融したクリーム半田S2の流動に伴ってチップ部品24がそれぞれ隣接するチップ部品20,22に引き寄せられる点も第1実施形態と同じである。この後に回路基板12の洗浄処理及び乾燥処理を行い、残留フラックスを除去すると、第2実施形態の基板モジュール10の完成品が得られる。   Further, the point that the chip component 24 is attracted to the adjacent chip components 20 and 22 as the cream solder S2 melted at this time flows is the same as in the first embodiment. Thereafter, a cleaning process and a drying process of the circuit board 12 are performed to remove the residual flux, whereby a finished product of the board module 10 of the second embodiment is obtained.

〔断面構造例〕
図9は、第2実施形態において完成された基板モジュール10の構造例を示す縦断面図である(第1実施形態で挙げた図6に相当)。第2実施形態でも同様に、凝固した半田(図中符号S2)はレジスト膜18上からは退避し、ランド部15の表面や電極20a,24aの表面に付着している。なお第2実施形態では、ランド部15の全周がレジスト膜18で覆われているため、チップ部品20の中心寄りの位置でも半田S2は開口18aの内側に収まっている。
[Cross-section structure example]
FIG. 9 is a longitudinal sectional view showing a structural example of the substrate module 10 completed in the second embodiment (corresponding to FIG. 6 mentioned in the first embodiment). Similarly in the second embodiment, the solidified solder (symbol S2 in the figure) is withdrawn from the resist film 18 and attached to the surface of the land portion 15 and the surfaces of the electrodes 20a and 24a. In the second embodiment, since the entire periphery of the land portion 15 is covered with the resist film 18, the solder S <b> 2 is contained inside the opening 18 a even at a position near the center of the chip component 20.

第1実施形態と同様に、第2実施形態でもチップ部品24の電極24aは、主に隣接するチップ部品20の電極20aに半田付けされている。また同様に、チップ部品24の電極24aは、隣接するチップ部品20の電極20aを介してランド部15に半田付けされている。   Similar to the first embodiment, in the second embodiment, the electrode 24a of the chip component 24 is mainly soldered to the electrode 20a of the adjacent chip component 20. Similarly, the electrode 24 a of the chip component 24 is soldered to the land portion 15 via the electrode 20 a of the adjacent chip component 20.

〔第3実施形態〕
次に、第3実施形態について説明する。図10は、完成状態で第3実施形態の基板モジュール10を構成する回路基板12を部分的に拡大して示した平面図である。第3実施形態では、各ランド部14,15,17,19がレジスト膜18で覆われていない構成(いわゆるノーマルレジスト)である。
[Third Embodiment]
Next, a third embodiment will be described. FIG. 10 is a partially enlarged plan view showing the circuit board 12 constituting the board module 10 of the third embodiment in a completed state. In the third embodiment, each land portion 14, 15, 17, 19 is not covered with a resist film 18 (so-called normal resist).

以下、第1実施形態と対比しつつ、第3実施形態について説明する。第3実施形態についても、第1実施形態と共通する事項については図示とともに共通の符号を用いて重複した説明を省略し、第3実施形態に特有の構成について適宜その説明を行うものとする。   Hereinafter, the third embodiment will be described in comparison with the first embodiment. In the third embodiment as well, matters common to the first embodiment will be omitted by using the same reference numerals as those shown in the drawing, and a description specific to the configuration unique to the third embodiment will be given as appropriate.

〔工程1〕
第3実施形態においても、例えば実装方法の工程1において、回路基板12に実装する予定のチップ部品を別途用意する点は上述した第1,第2実施形態と共通である。また、回路基板12の実装面上でみた実装位置P1,P2,P3やそれらの相互の位置関係、また、各実装位置P1,P2,P3に実装されるチップ部品の外形の大きさについても第1,第2実施形態と共通である。
[Step 1]
Also in the third embodiment, for example, in step 1 of the mounting method, a chip component to be mounted on the circuit board 12 is separately prepared, which is common to the first and second embodiments described above. Further, the mounting positions P1, P2, and P3 viewed on the mounting surface of the circuit board 12, the positional relationship between them, and the size of the outer shape of the chip component mounted at each mounting position P1, P2, and P3 are also described. 1 and 2nd embodiment.

〔工程2〕
次に実装方法の工程2では、図10に示される構成の回路基板12を用意する。ここでも同様に、回路基板12には実装位置P1,P2に実装されるチップ部品の電極の配置に合わせて予め適切な位置にランド部14,15,17,19が形成されている。ただし第3実施形態では、各ランド部14〜19の周囲に間隔をおいてレジスト膜18が形成されている。したがって第3実施形態では、レジスト膜18の開口18aが各ランド部14〜19の全周でそれぞれの外側にまで拡がっており、第1,第2実施形態よりも開口18aの面積が大きくなっている。また、回路基板12に配線パターン16や図示しないスルーホール等が設けられている点は第1,第2実施形態と同じである。
[Step 2]
Next, in step 2 of the mounting method, a circuit board 12 having the configuration shown in FIG. 10 is prepared. Here, similarly, land portions 14, 15, 17, and 19 are formed in advance on the circuit board 12 at appropriate positions in accordance with the arrangement of the electrodes of the chip components mounted at the mounting positions P1 and P2. However, in the third embodiment, the resist film 18 is formed around the land portions 14 to 19 at intervals. Accordingly, in the third embodiment, the opening 18a of the resist film 18 extends to the outside of the entire circumference of each land portion 14 to 19, and the area of the opening 18a is larger than that of the first and second embodiments. Yes. The circuit board 12 is the same as the first and second embodiments in that a wiring pattern 16 and through holes (not shown) are provided.

なお図10では、ランド部14〜19や開口18aの面積を比較的大きく示しているが、第3実施形態ではランド部14〜19がレジスト膜18で覆われていない分、第1,第2実施形態に比較してランド部14〜19の面積を小さくし、それに合わせて開口18aの面積を小さく設定してもよい。   In FIG. 10, the areas of the land portions 14 to 19 and the opening 18 a are shown to be relatively large. However, in the third embodiment, the land portions 14 to 19 are not covered with the resist film 18. The area of the land portions 14 to 19 may be made smaller than that of the embodiment, and the area of the opening 18a may be set to be smaller accordingly.

〔工程3〕
図11は、第3実施形態に適用される実装方法の工程3での作業例を示す平面図である。第3実施形態においても、工程3で回路基板12の実装面上にクリーム半田S1,S2を塗布する。また、各実装位置P1,P2において、実装位置P3に隣接しない側に位置するランド部14,19については、その上面の範囲内だけで適宜、クリーム半田S1が塗布される。なお図11では、クリーム半田S1の塗布面積を比較的小さく示しているが、これより塗布面積を大きくしてもよい。
[Step 3]
FIG. 11 is a plan view illustrating an operation example in step 3 of the mounting method applied to the third embodiment. Also in the third embodiment, cream solders S1 and S2 are applied on the mounting surface of the circuit board 12 in step 3. Further, in each of the mounting positions P1 and P2, the land portions 14 and 19 located on the side not adjacent to the mounting position P3 are appropriately coated with cream solder S1 only within the range of the upper surface thereof. In addition, in FIG. 11, although the application area of cream solder S1 is shown comparatively small, you may enlarge an application area from this.

第3実施形態の場合、実装位置P3に隣接する側に位置するランド部15,17については、その上面から外側(回路基板12の上面)に拡がり、さらに周囲のレジスト膜18上にまでクリーム半田S2が延長して塗布されている。このように第3実施形態では、ランド部14,19の上面とレジスト膜18上に加えて、ランド部14,19の外側(開口18aの内側)で回路基板12のむき出しになった上面(地肌)にクリーム半田S2を塗布する点が第1,第2実施形態と異なっている。   In the case of the third embodiment, the land portions 15 and 17 located on the side adjacent to the mounting position P3 extend from the upper surface to the outside (the upper surface of the circuit board 12), and further to the solder resist on the surrounding resist film 18 S2 is extended and applied. As described above, in the third embodiment, in addition to the upper surfaces of the land portions 14 and 19 and the resist film 18, the upper surface (background surface) of the circuit board 12 exposed outside the land portions 14 and 19 (inside the opening 18a). ) Is different from the first and second embodiments in that cream solder S2 is applied.

〔工程4〕
特に図示していないが、第3実施形態においても、工程4では用意した3つのチップ部品20,22,24をそれぞれ対応する実装位置P1,P2,P3に配置する。また、このとき実装位置P1,P2に実装されるチップ部品20,22については、ランド部14〜19に塗布されているクリーム半田S1,S2上にそれぞれの電極20a,20b,22a,22bを位置付け、実装位置P3に実装されるチップ部品24については、ランド部15,17からそれぞれ実装位置P3まで延長された部分のクリーム半田S2上にその2つの電極24a,24bを位置付ける点は第1,第2実施形態と同じである。
[Step 4]
Although not particularly illustrated, also in the third embodiment, the three chip components 20, 22, 24 prepared in step 4 are arranged at the corresponding mounting positions P1, P2, P3, respectively. At this time, for the chip components 20 and 22 mounted at the mounting positions P1 and P2, the electrodes 20a, 20b, 22a and 22b are positioned on the cream solders S1 and S2 applied to the land portions 14 to 19, respectively. As for the chip component 24 mounted at the mounting position P3, the two electrodes 24a and 24b are positioned on the cream solder S2 in the portions extended from the land portions 15 and 17 to the mounting position P3, respectively. This is the same as the second embodiment.

〔工程5〕
同じく図示していないが、実装方法の工程5では、上記のようにチップ部品20,22,24を配置した状態で、回路基板12のリフロー処理を行う。これにより第3実施形態においても、実装位置P1,P2に実装されるチップ部品20,22については、それぞれの電極20a,20b,22a,22bがそれぞれ対応するランド部15,14,19,17(符号順で対応)に半田付けされ、実装位置P3に実装されるチップ部品24については、その電極24a,24bが隣接するチップ部品20,22の一方の電極20a,22bに半田付けされる。
[Step 5]
Although not shown in the figure, in step 5 of the mounting method, the circuit board 12 is reflowed in a state where the chip components 20, 22, and 24 are arranged as described above. Accordingly, also in the third embodiment, for the chip components 20 and 22 mounted at the mounting positions P1 and P2, the respective land portions 15, 14, 19, and 17 (corresponding to the respective electrodes 20a, 20b, 22a, and 22b) ( For the chip component 24 that is soldered in a corresponding order) and mounted at the mounting position P3, its electrodes 24a and 24b are soldered to one of the electrodes 20a and 22b of the adjacent chip components 20 and 22.

また、このとき溶融したクリーム半田S2の流動に伴ってチップ部品24がそれぞれ隣接するチップ部品20,22に引き寄せられる点も第1,第2実施形態と同じである。そして、この後に回路基板12の洗浄処理及び乾燥処理を行い、残留フラックスを除去すると、第3実施形態の基板モジュール10の完成品が得られる。   Further, the point that the chip component 24 is attracted to the adjacent chip components 20 and 22 along with the flow of the cream solder S2 melted at this time is the same as in the first and second embodiments. Then, after the circuit board 12 is cleaned and dried to remove the residual flux, a finished product of the board module 10 of the third embodiment is obtained.

〔断面構造例〕
図12は、第3実施形態において完成された基板モジュール10の構造例を示す縦断面図である(第1実施形態で挙げた図6に相当)。第3実施形態でも同様に、凝固した半田(図中符号S2)はレジスト膜18上及び回路基板12の上面(地肌)からは退避し、ランド部15の表面や電極20a,24aの表面に付着している。なお第3実施形態では、ランド部15がレジスト膜18には覆われていないため、チップ部品20の両端より外側の位置と、その中心寄りの位置でいずれも半田S2はランド15上の範囲内に収まっている。
[Cross-section structure example]
FIG. 12 is a longitudinal sectional view showing a structural example of the substrate module 10 completed in the third embodiment (corresponding to FIG. 6 described in the first embodiment). Similarly in the third embodiment, the solidified solder (symbol S2 in the figure) is retracted from the resist film 18 and the upper surface (background) of the circuit board 12, and adheres to the surface of the land portion 15 and the surfaces of the electrodes 20a and 24a. is doing. In the third embodiment, since the land portion 15 is not covered with the resist film 18, the solder S <b> 2 is within the range on the land 15 at the position outside the both ends of the chip component 20 and the position near the center. Is in the range.

第3実施形態においても、チップ部品24の電極24aは、主に隣接するチップ部品20の電極20aに半田付けされている。また同様に、チップ部品24の電極24aは、隣接するチップ部品20の電極20aを介してランド部15に半田付けされている。   Also in the third embodiment, the electrode 24a of the chip component 24 is mainly soldered to the electrode 20a of the adjacent chip component 20. Similarly, the electrode 24 a of the chip component 24 is soldered to the land portion 15 via the electrode 20 a of the adjacent chip component 20.

以上に説明した第2,第3実施形態においても、それぞれで挙げた実装方法を適用することで容易にチップ部品24を追加し、基板モジュール10の回路構成に変更を加えたり、その性能改善を図ったりすることができる。また、回路基板12上で空いているスペースを有効活用することにより、さらなる高密度実装化に大きく寄与することができる。   Also in the second and third embodiments described above, the chip components 24 can be easily added by applying the mounting methods mentioned above, and the circuit configuration of the board module 10 can be changed or the performance can be improved. You can plan. In addition, by effectively utilizing the vacant space on the circuit board 12, it is possible to greatly contribute to higher density mounting.

〔その他の形態〕
第1〜第3実施形態で挙げた実装方法では、2つのチップ部品20,22を90度の開きをおいて配置しているが、両者の角度は特に限定されるものではない。また、チップ部品24は2つのチップ部品20,22と同サイズであってもよいし、これらより大きいサイズのものであってもよい。
[Other forms]
In the mounting methods described in the first to third embodiments, the two chip components 20 and 22 are arranged with an opening of 90 degrees, but the angle between them is not particularly limited. Further, the chip component 24 may be the same size as the two chip components 20 and 22, or may be larger than these.

また上述した実装方法では、90度に開いた2つのチップ部品20,22の角(コーナー)の外側にチップ部品24を実装しているが、内側にチップ部品24を実装してもよい。   In the mounting method described above, the chip component 24 is mounted outside the corners of the two chip components 20 and 22 opened at 90 degrees, but the chip component 24 may be mounted inside.

さらに、図示とともに説明した各種の形態はあくまで好ましい例示であり、チップ部品20〜24やランド部14〜19の形状、またクリーム半田S1,S2の塗布範囲等は適宜変更することができる。   Furthermore, the various forms described with reference to the drawings are merely preferred examples, and the shapes of the chip components 20 to 24 and the land portions 14 to 19 and the application ranges of the cream solders S1 and S2 can be changed as appropriate.

完成状態で第1実施形態の基板モジュールを構成する回路基板を部分的に拡大して示した平面図である。It is the top view which expanded and showed partially the circuit board which comprises the board | substrate module of 1st Embodiment in a completion state. 実装方法の工程3における作業例を示す平面図である。It is a top view which shows the work example in the process 3 of the mounting method. 実装方法の工程4における作業例を示す平面図である。It is a top view which shows the work example in the process 4 of the mounting method. 実装方法の工程5を経て半田付けが完了した状態を示す平面図である。It is a top view which shows the state which soldering was completed through the process 5 of the mounting method. 基板モジュールの構造例を示す縦断面図(図4中のV−V断面)である。It is a longitudinal cross-sectional view (VV cross section in FIG. 4) which shows the structural example of a board | substrate module. 実装方法を利用して構成された基板モジュールの構造例を部分的に示す平面図である。It is a top view which shows partially the structural example of the board | substrate module comprised using the mounting method. 完成状態で第2実施形態の基板モジュールを構成する回路基板を部分的に拡大して示した平面図である。It is the top view which expanded and showed partially the circuit board which comprises the board | substrate module of 2nd Embodiment in a completion state. 第2実施形態に適用される実装方法の工程3での作業例を示す平面図である。It is a top view which shows the work example in the process 3 of the mounting method applied to 2nd Embodiment. 第2実施形態において完成された基板モジュールの構造例を示す縦断面図である。It is a longitudinal cross-sectional view which shows the structural example of the board | substrate module completed in 2nd Embodiment. 完成状態で第3実施形態の基板モジュールを構成する回路基板を部分的に拡大して示した平面図である。It is the top view which expanded and showed partially the circuit board which comprises the board | substrate module of 3rd Embodiment in a completion state. 第3実施形態に適用される実装方法の工程3での作業例を示す平面図である。It is a top view which shows the work example in the process 3 of the mounting method applied to 3rd Embodiment. 第3実施形態において完成された基板モジュール10の構造例を示す縦断面図である。It is a longitudinal cross-sectional view which shows the structural example of the board | substrate module 10 completed in 3rd Embodiment.

符号の説明Explanation of symbols

10 基板モジュール
12 回路基板
14,15 ランド部
16 配線パターン
17 ランド部
18 レジスト膜(絶縁層)
18a 開口(レジスト抜き)
19 ランド部
20 チップ部品(第1のチップ部品)
20a,20b 電極
22 チップ部品(第2のチップ部品)
22a,22b 電極
24 チップ部品(第3のチップ部品)
24a,24b 電極
26 電極
P1,P2,P3 実装位置(第1〜第3の実装位置)
DESCRIPTION OF SYMBOLS 10 Board | substrate module 12 Circuit board 14, 15 Land part 16 Wiring pattern 17 Land part 18 Resist film (insulating layer)
18a Opening (resist removal)
19 Land part 20 Chip part (first chip part)
20a, 20b Electrode 22 Chip component (second chip component)
22a, 22b Electrode 24 Chip component (third chip component)
24a, 24b Electrode 26 Electrode P1, P2, P3 Mounting position (first to third mounting positions)

Claims (6)

回路基板の実装面上に実装されるチップ部品の実装方法であって、
前記実装面上で互いに近接した第1及び第2の実装位置にそれぞれ実装される予定の第1及び第2のチップ部品とともに、前記第1及び第2の実装位置の両方に近接した第3の実装位置に実装される予定の第3のチップ部品をそれぞれ用意する工程と、
前記第1及び第2のチップ部品それぞれの両端部に形成された電極の配置に合わせて、予め前記第1及び第2の実装位置で個々の電極を半田付けするための複数のランド部が形成されるとともに、前記第3の実装位置を含む前記ランド部の周囲が絶縁層で被覆された状態の回路基板を用意する工程と、
前記第1及び第2の実装位置で複数の前記ランド部内にそれぞれクリーム半田を塗布するとともに、その中で前記第3の実装位置に近接した2箇所の前記ランド部からそれぞれ前記絶縁層を跨いで前記第3の実装位置までクリーム半田を延長して塗布する工程と、
前記第1から第3のチップ部品をそれぞれ対応する前記第1から第3の実装位置に配置し、前記第1及び第2のチップ部品については前記ランド部内に塗布されたクリーム半田上にそれぞれの電極を位置付け、前記第3のチップ部品についてはその両端部に形成された2つの電極を2箇所の前記ランド部から前記第3の実装位置まで延長して塗布されたクリーム半田上にそれぞれ位置付ける工程と、
前記回路基板をリフロー処理することで、前記第1及び第2のチップ部品についてはそれぞれの電極を前記ランド部に半田付けし、前記第3のチップ部品についてはその両端部に形成された2つの電極の一方を前記第1のチップ部品の1つの電極に半田付けするとともに、他方の電極を前記第2のチップ部品の1つの電極に半田付けする工程と
を有するチップ部品の実装方法。
A chip component mounting method mounted on a circuit board mounting surface,
A first and second chip parts that are to be mounted at first and second mounting positions close to each other on the mounting surface, respectively, and a third close to both the first and second mounting positions. Preparing each third chip component to be mounted at the mounting position;
A plurality of land portions for soldering individual electrodes at the first and second mounting positions in advance are formed in accordance with the arrangement of the electrodes formed at both ends of each of the first and second chip components. And a step of preparing a circuit board in a state where the periphery of the land portion including the third mounting position is covered with an insulating layer;
The solder paste is applied to each of the plurality of land portions at the first and second mounting positions, and the two land portions close to the third mounting position are respectively straddled across the insulating layer. Extending the cream solder to the third mounting position and applying;
The first to third chip components are arranged at the corresponding first to third mounting positions, and the first and second chip components are respectively placed on the cream solder applied in the land portion. Positioning electrodes and positioning the two electrodes formed at both ends of the third chip component on the cream solder applied by extending from the two land portions to the third mounting position. When,
By reflowing the circuit board, each of the electrodes for the first and second chip components is soldered to the land portion, and for the third chip component, two electrodes formed at both end portions thereof are soldered. A method of mounting a chip component, comprising: soldering one of the electrodes to one electrode of the first chip component and soldering the other electrode to one electrode of the second chip component.
請求項1に記載のチップ部品の実装方法において、
前記第1及び第2のチップ部品は、
前記実装面上で矩形状の実装範囲を占める形状を有しており、
前記第1及び第2の実装位置は、
前記第1及び第2のチップ部品の長手方向の軸線をそれぞれ前記実装面上で延長したとき、これら2本の軸線が互いに交差する位置関係にあって、
前記第3の実装位置は、
前記実装面上で前記2本の軸線の交点を含む位置に設定されていることを特徴とするチップ部品の実装方法。
The chip component mounting method according to claim 1,
The first and second chip components are:
It has a shape that occupies a rectangular mounting range on the mounting surface,
The first and second mounting positions are:
When the longitudinal axes of the first and second chip components are respectively extended on the mounting surface, the two axes are in a positional relationship intersecting each other,
The third mounting position is
A chip component mounting method, wherein the chip component is set at a position including an intersection of the two axes on the mounting surface.
請求項1又は2に記載のチップ部品の実装方法において、
前記第1及び第2のチップ部品に比較して、前記第3のチップ部品の外形が小さく設定されていることを特徴とするチップ部品の実装方法。
In the chip component mounting method according to claim 1 or 2,
A chip component mounting method, wherein an outer shape of the third chip component is set smaller than that of the first and second chip components.
実装面上に半田付け用のランド部が形成され、かつ、このランド部の周囲が絶縁層で被覆された回路基板と、
両端部にそれぞれ電極が形成され、これら電極がいずれも前記ランド部上に半田付けされた状態で、前記実装面上の互いに近接した位置に実装された第1及び第2のチップ部品と、
前記第1及び第2のチップ部品の両方に近接した位置に実装され、両端部に形成された2つの電極のうち一方が前記絶縁層上にある状態で前記第1のチップ部品の1つの電極に半田付けされるとともに、他方が前記絶縁層上にある状態で前記第2のチップ部品の1つの電極に半田付けされた第3のチップ部品と
を備えることを特徴とするチップ部品を搭載した基板モジュール。
A circuit board in which a land for soldering is formed on the mounting surface and the periphery of the land is covered with an insulating layer;
Electrodes are formed at both ends, and both of these electrodes are soldered onto the land portion, and the first and second chip components mounted at positions close to each other on the mounting surface;
One electrode of the first chip component in a state in which one of the two electrodes formed on both ends is mounted on the insulating layer and is mounted at a position close to both the first and second chip components. And a third chip component that is soldered to one electrode of the second chip component with the other on the insulating layer. Board module.
請求項4に記載のチップ部品を搭載した基板モジュールにおいて、
前記第1及び第2のチップ部品は、
前記実装面上で矩形状の実装範囲を占める形状を有し、かつ、前記第1及び第2のチップ部品の長手方向の軸線をそれぞれ前記実装面上で延長したとき、これら2本の軸線が互いに交差する位置関係にあって、
前記第3のチップ部品は、
前記実装面上で前記2本の軸線の交点を含む位置に実装されていることを特徴とするチップ部品を搭載した基板モジュール。
In the board module which mounts the chip component according to claim 4,
The first and second chip components are:
When the mounting surface has a shape that occupies a rectangular mounting range, and when the longitudinal axes of the first and second chip components are respectively extended on the mounting surface, these two axes are In a positional relationship that intersects each other,
The third chip component is:
A board module having a chip component mounted thereon, wherein the board module is mounted at a position including an intersection of the two axes on the mounting surface.
請求項4又は5に記載のチップ部品を搭載した基板モジュールにおいて、
前記第1及び第2のチップ部品に比較して、前記第3のチップ部品の外形が小さく設定されていることを特徴とするチップ部品を搭載した基板モジュール。
In the board module which mounts the chip component according to claim 4 or 5,
A substrate module having a chip component mounted thereon, wherein an outer shape of the third chip component is set smaller than that of the first and second chip components.
JP2008284785A 2008-11-05 2008-11-05 Chip component mounting method and substrate module mounted with chip component Expired - Fee Related JP5192984B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008284785A JP5192984B2 (en) 2008-11-05 2008-11-05 Chip component mounting method and substrate module mounted with chip component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008284785A JP5192984B2 (en) 2008-11-05 2008-11-05 Chip component mounting method and substrate module mounted with chip component

Publications (2)

Publication Number Publication Date
JP2010114223A true JP2010114223A (en) 2010-05-20
JP5192984B2 JP5192984B2 (en) 2013-05-08

Family

ID=42302567

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008284785A Expired - Fee Related JP5192984B2 (en) 2008-11-05 2008-11-05 Chip component mounting method and substrate module mounted with chip component

Country Status (1)

Country Link
JP (1) JP5192984B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180016261A (en) * 2016-08-05 2018-02-14 가부시키가이샤 무라타 세이사쿠쇼 Mounting substrate
KR20180016269A (en) * 2016-08-05 2018-02-14 가부시키가이샤 무라타 세이사쿠쇼 Electronic component
KR20180016263A (en) * 2016-08-05 2018-02-14 가부시키가이샤 무라타 세이사쿠쇼 Electronic component

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05198934A (en) * 1992-01-23 1993-08-06 Murata Mfg Co Ltd Mounting method for chip component
JPH0766543A (en) * 1993-08-31 1995-03-10 Aiwa Co Ltd Printed board
JP2000294893A (en) * 1999-04-02 2000-10-20 Alps Electric Co Ltd Structure and method for mounting chip component
JP2001102717A (en) * 1999-09-30 2001-04-13 Mitsubishi Electric Corp Chip-type electronic component mounting substrate
JP2003142808A (en) * 2001-10-31 2003-05-16 Optrex Corp Circuit board

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05198934A (en) * 1992-01-23 1993-08-06 Murata Mfg Co Ltd Mounting method for chip component
JPH0766543A (en) * 1993-08-31 1995-03-10 Aiwa Co Ltd Printed board
JP2000294893A (en) * 1999-04-02 2000-10-20 Alps Electric Co Ltd Structure and method for mounting chip component
JP2001102717A (en) * 1999-09-30 2001-04-13 Mitsubishi Electric Corp Chip-type electronic component mounting substrate
JP2003142808A (en) * 2001-10-31 2003-05-16 Optrex Corp Circuit board

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180016261A (en) * 2016-08-05 2018-02-14 가부시키가이샤 무라타 세이사쿠쇼 Mounting substrate
KR20180016269A (en) * 2016-08-05 2018-02-14 가부시키가이샤 무라타 세이사쿠쇼 Electronic component
KR20180016263A (en) * 2016-08-05 2018-02-14 가부시키가이샤 무라타 세이사쿠쇼 Electronic component
KR101932423B1 (en) 2016-08-05 2018-12-26 가부시키가이샤 무라타 세이사쿠쇼 Electronic component
KR101932421B1 (en) 2016-08-05 2018-12-26 가부시키가이샤 무라타 세이사쿠쇼 Mounting substrate
KR102002388B1 (en) 2016-08-05 2019-07-22 가부시키가이샤 무라타 세이사쿠쇼 Electronic component

Also Published As

Publication number Publication date
JP5192984B2 (en) 2013-05-08

Similar Documents

Publication Publication Date Title
JP2008041995A (en) Printed wiring board and manufacturing method of printed wiring board
JP2007080969A (en) Printed wiring board and its manufacturing method
JP5192984B2 (en) Chip component mounting method and substrate module mounted with chip component
JP2006269555A (en) Method of producing composite substrate apparatus
JP2006196748A (en) Printed circuit board, substrate base material and electronic apparatus
US6344974B1 (en) Printed circuit board and method of producing same
US20060265870A1 (en) Printed circuit board and printed circuit board manufacturing method
JP2005203616A (en) Chip component mounting structure and method therefor
JP5326823B2 (en) Wiring board and electronic component mounting structure using the same
JP4454568B2 (en) Printed wiring board
JP2021005671A (en) Printed wiring board
JP2008066344A (en) Multilayer board, and printing method of metal bonding material
JP2008103547A (en) Solder paste applying method, and electronic circuit board
JP4714600B2 (en) Wiring board positioning method and reflow soldering wiring board in reflow soldering processing
JPH11307890A (en) Printed wiring board
JP2008166310A (en) Solder print mask, printed wiring board, and method for manufacturing circuit board
JP2001358448A (en) Solder paste applying mask and method for mounting electronic component using the same
JPH06350243A (en) Printed wiring board
JP2007250579A (en) Printed board
JP2005217065A (en) Wiring substrate and its manufacturing method, and semiconductor device and its manufacturing method
JP2021019153A (en) Wiring board, module and method of manufacturing the same
JP4141628B2 (en) Printed board
JP2008181931A (en) Wiring board
JP5223634B2 (en) Method for manufacturing film carrier tape for mounting electronic component and method for designing photoresist pattern
TW201440583A (en) Circuit board with the corresponding pad structure design

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110330

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120405

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120605

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120719

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130201

R150 Certificate of patent or registration of utility model

Ref document number: 5192984

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160208

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees