JP2010114111A - Recoverable electronic component - Google Patents

Recoverable electronic component Download PDF

Info

Publication number
JP2010114111A
JP2010114111A JP2008282784A JP2008282784A JP2010114111A JP 2010114111 A JP2010114111 A JP 2010114111A JP 2008282784 A JP2008282784 A JP 2008282784A JP 2008282784 A JP2008282784 A JP 2008282784A JP 2010114111 A JP2010114111 A JP 2010114111A
Authority
JP
Japan
Prior art keywords
electronic device
layer
insulating layer
base insulating
removable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008282784A
Other languages
Japanese (ja)
Inventor
Raymond A Fillion
レイモンド・アルバート・フィリオン
David Richard Esler
デイヴィッド・リチャード・エスラー
Jeffrey Scott Erlbaum
ジェフリー・スコット・アールバウム
Ryan Christopher Mills
ライアン・クリストファー・ミルズ
Charles Gerard Woychik
チャールズ・ジェラルド・ウォイチック
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Priority to JP2008282784A priority Critical patent/JP2010114111A/en
Publication of JP2010114111A publication Critical patent/JP2010114111A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19Manufacturing methods of high density interconnect preforms
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20Structure, shape, material or disposition of high density interconnect preforms
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/22Structure, shape, material or disposition of high density interconnect preforms of a plurality of HDI interconnects
    • H01L2224/221Disposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73267Layer and HDI connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/921Connecting a surface with connectors of different types
    • H01L2224/9212Sequential connecting processes
    • H01L2224/92142Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01015Phosphorus [P]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01024Chromium [Cr]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01027Cobalt [Co]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01074Tungsten [W]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01075Rhenium [Re]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • H01L2924/143Digital devices
    • H01L2924/1433Application-specific integrated circuit [ASIC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

<P>PROBLEM TO BE SOLVED: To provide a recoverable electronic component that can have a prescribed component recovered without any damage even if an electronic device or circuit board is defective. <P>SOLUTION: The electronic component includes a base insulating layer 10 having a first surface and a second surface, an electronic device 18 which has a first surface and a second surface and is fixed to the base insulating layer 10, an adhesive layer 16 which is disposed between a first surface of the electronic device 18 and a second surface of the base insulating layer 10, and a removable layer 26 which is disposed between the first surface of the electronic device 18 and the second surface of the base insulating layer 10. The base insulating layer 10 is fixed to the electronic device 18 with the removable layer 26 interposed. The removable layer 26 enables the base layer 10 to be peeled from the electronic device 18. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、配線構造の製造に関する実施形態を含む。本発明は、配線構造からチップその他の電気部品を回収する方法に関する実施形態を含む。   The invention includes embodiments that relate to the manufacture of a wiring structure. The invention includes embodiments that relate to a method of recovering a chip or other electrical component from a wiring structure.

半導体チップ、個別受動素子、BGAキャリアその他の電気素子などの電子デバイスのプリント回路基板、基板、配線構造又はフレックス回路への接合は、一般に、はんだ又は接着剤によって実行される。エリアアレイはんだ実装構体において、温度を上昇してはんだをリフローし、冷却後硬化して電気的接続を形成する。電子デバイスの熱膨張係数(CTE)と電子デバイスが実装される基板のCTEとがごく近い値を有していない用途において、熱サイクリングがはんだ接合部に応力を与え、はんだの疲れ破損を引起こす場合がある。この問題の克服方法の1つは、はんだ接合部の応力を除去するために、充填エポキシなどのポリマー樹脂アンダーフィルによってはんだ接合部を包み込むことである。部品の片面又は両面に液体樹脂を供給し、毛管作用によって部品の下方で樹脂を流動させることにより、アンダーフィルを塗布できる。   Bonding electronic devices such as semiconductor chips, discrete passive elements, BGA carriers and other electrical elements to printed circuit boards, substrates, wiring structures or flex circuits is generally performed by solder or adhesive. In the area array solder mounting structure, the temperature is raised to reflow the solder, and after cooling, it hardens to form an electrical connection. In applications where the coefficient of thermal expansion (CTE) of the electronic device and the CTE of the substrate on which the electronic device is mounted do not have very close values, thermal cycling can stress the solder joints and cause fatigue failure of the solder There is a case. One way to overcome this problem is to wrap the solder joint with a polymer resin underfill, such as a filled epoxy, to relieve the stress at the solder joint. Underfill can be applied by supplying a liquid resin to one or both sides of the part and allowing the resin to flow under the part by capillary action.

200℃程度の高温にさらされることにより影響を受けやすい電子デバイスは、高温熱可塑性接合材料を使用すべきではない。さらに、硬化などの後の処理工程、或いは熱可塑性材料の溶融温度又は軟化温度を超えるある特定の組み立て工程に、低温熱可塑性材料をさらすことはできない。そのため、かかる電子デバイスの処理に際しては、相対的に低い温度(200℃未満)で硬化されるが、後の処理工程中又は使用環境において高温でも安定している熱硬化性接着剤が使用される。さらに、接合温度で応力0のポイントが確立され且つ低い接合温度が通常の動作温度における配線構体の応力を減少させるので、低温接着及び低温接合が好ましい。   Electronic devices that are sensitive to exposure to temperatures as high as 200 ° C. should not use high temperature thermoplastic bonding materials. Furthermore, the low temperature thermoplastic material cannot be subjected to subsequent processing steps such as curing, or certain assembly steps that exceed the melting or softening temperature of the thermoplastic material. Therefore, when processing such an electronic device, a thermosetting adhesive that is cured at a relatively low temperature (less than 200 ° C.) but is stable even at a high temperature during a subsequent processing step or in a use environment is used. . Further, low temperature bonding and low temperature bonding are preferred because a zero stress point is established at the bonding temperature and the low bonding temperature reduces the stress of the wiring structure at normal operating temperatures.

複数の電子デバイスが共通の基板に実装され、はんだ実装及びアンダーフィル硬化の後にデバイスのうち1つに欠陥があることが判明した場合、欠陥デバイスを取り除き、新たな部品と交換することにより、基板及び基板上に配置された他の電子デバイスを救済することが一般に望ましい。熱可塑性アンダーフィル樹脂の使用に関する問題は、それが通常の処理温度で再溶融しないことである。そのため、欠陥のある電子デバイスを除去することは不可能であり、回路全体を廃棄しなければならない。従って、処理温度が低く、応力の少ない熱可塑性接着剤を使用すると、その処理工程は修理不可能になる。さらに、再溶融可能で修理可能な熱可塑性樹脂は高温での処理を必要とするので、応力の高い構造となり、予定した多くの用途には適合しない。   If multiple electronic devices are mounted on a common substrate and one of the devices is found to be defective after solder mounting and underfill curing, the defective device can be removed and replaced with a new component It is generally desirable to rescue other electronic devices disposed on the substrate. A problem with the use of a thermoplastic underfill resin is that it does not remelt at normal processing temperatures. Therefore, it is impossible to remove a defective electronic device, and the entire circuit must be discarded. Therefore, if a thermoplastic adhesive having a low processing temperature and low stress is used, the processing process cannot be repaired. In addition, remeltable and repairable thermoplastics require high temperature processing, resulting in high stress structures that are not suitable for many planned applications.

さらに、配線構造が電子部品の面に直接実装される埋め込みチップに適用される場合にも、同様の問題が起こる。それらの用途において、電子部品を配線構造に接合するために熱可塑性接着剤を使用した場合、熱可塑性材料の溶融温度が高いために構造に過剰な応力がかかるか、或いは熱可塑性材料の溶融温度が低いために部品の動作及び/又は組み立て温度が厳密に制限される。さらに、チップを膜に接合する間に熱可塑性接着剤は液体に変わり、その結果、処理中にチップが動いてしまう場合がある。それらの用途に熱硬化性接着剤を使用すると、応力は減少し且つ動作温度及び組み立て温度の範囲は広がるが、電子部品の回収は不可能ではないが、極めて困難になる。   Furthermore, a similar problem occurs when the wiring structure is applied to an embedded chip that is directly mounted on the surface of an electronic component. In those applications, when a thermoplastic adhesive is used to join an electronic component to a wiring structure, the melting temperature of the thermoplastic material is high, resulting in excessive stress on the structure, or the melting temperature of the thermoplastic material. The component operation and / or assembly temperature is severely limited due to the low Furthermore, the thermoplastic adhesive turns into a liquid while joining the chip to the membrane, and as a result, the chip may move during processing. When thermosetting adhesives are used in these applications, the stress is reduced and the range of operating and assembly temperatures is increased, but recovery of electronic components is not impossible, but becomes extremely difficult.

埋め込みチップビルドアップ(ECBU)又はチップスファーストビルドアップ(CFBU)技術と呼ばれる現在の埋め込みチップ処理において、ベアチップは、周囲I/Oパッド又は周辺I/Oパッドと共に実装されるか、或いは上面にI/Oパッドのアレイが分散された状態で実装され、はんだ接合部又はワイヤボンドの必要なく高密度配線構造を形成する。プリント回路基板などの回路基板レベル構体に適合する大型のコンタクトパッドに複雑な半導体チップを接続するチップキャリアを形成するために、ECBU処理又はCFBU処理を使用できる。それらの高性能チップは数百ドルの価値を有する場合があるが、チップを回路基板にインタフェースするために形成されるキャリアは、一桁安い価格になる場合がある。全ての複雑な配線構造は、短絡及び/又は開路などの処理欠陥を有しているので、歩留まりの低下は避けられない。従来のフリップチップ又はワイヤボンデッドチップキャリア構体において、高価なチップを組み立てる前に、配線構造は完成品として製造され、電気的に試験される。従って、配線構造の欠陥は高価なチップの損失の原因とはならない。ECBU処理において、チップは、配線構造の製造前に配線構造に接合されるので、欠陥のないチップが不良パッケージと共に廃棄される可能性がある。
米国特許第4783695号明細書 米国特許第4894115号明細書 米国特許第4933042号明細書 米国特許第4981811号明細書 米国特許第5169678号明細書 米国特許第5169911号明細書 米国特許第5353195号明細書 米国特許第5353498号明細書 米国特許第5452182号明細書 米国特許第5497033号明細書 米国特許第5527741号明細書 米国特許第5866952号明細書 米国特許第5888837号明細書 米国特許第5946546号明細書 米国特許第6239482号明細書 米国特許第6239980号明細書 米国特許第6242282号明細書 米国特許第6396153号明細書 米国特許第6475877号明細書 米国特許第6994897号明細書
In current embedded chip processing, referred to as embedded chip build-up (ECBU) or chips-first build-up (CFBU) technology, a bare chip is mounted with a peripheral I / O pad or a peripheral I / O pad, or an I / O on the top surface. The O-pad array is mounted in a distributed state to form a high density wiring structure without the need for solder joints or wire bonds. ECBU processing or CFBU processing can be used to form chip carriers that connect complex semiconductor chips to large contact pads that are compatible with circuit board level structures such as printed circuit boards. While these high performance chips can be worth hundreds of dollars, the carriers formed to interface the chips to the circuit board can be an order of magnitude cheaper. Since all complicated wiring structures have processing defects such as short circuits and / or open circuits, a decrease in yield is inevitable. In a conventional flip chip or wire bonded chip carrier structure, the wiring structure is manufactured as a finished product and electrically tested before assembling expensive chips. Therefore, defects in the wiring structure do not cause loss of expensive chips. In the ECBU process, the chip is bonded to the wiring structure before manufacturing the wiring structure, so that a chip without a defect may be discarded together with a defective package.
US Pat. No. 4,783,695 U.S. Pat. No. 4,894,115 US Pat. No. 4,933,042 US Pat. No. 4,988,811 US Pat. No. 5,169,678 US Pat. No. 5,169,911 US Pat. No. 5,353,195 US Pat. No. 5,353,498 US Pat. No. 5,452,182 US Pat. No. 5,497,033 US Pat. No. 5,527,741 US Pat. No. 5,866,952 US Pat. No. 5,888,837 US Pat. No. 5,946,546 US Pat. No. 6,239,482 US Pat. No. 6,239,980 US Pat. No. 6,242,282 US Pat. No. 6,396,153 US Pat. No. 6,475,877 US Pat. No. 6,994,897

一実施形態では、本発明は、電子部品を提供する。電子部品は、第1の面及び第2の面を有するベース絶縁層と、第1の面及び第2の面を有し、ベース絶縁層に固定された電子デバイスと、電子デバイスの第1の面とベース絶縁層の第2の面との間に配置された接着剤層と、電子デバイスの第1の面とベース絶縁層の第2の面との間に配置された除去性層とを含む。ベース絶縁層は、除去性層を介して電子デバイスに固定される。   In one embodiment, the present invention provides an electronic component. The electronic component includes a base insulating layer having a first surface and a second surface, an electronic device having the first surface and the second surface, and being fixed to the base insulating layer, and a first of the electronic device. An adhesive layer disposed between the surface and the second surface of the base insulating layer, and a removable layer disposed between the first surface of the electronic device and the second surface of the base insulating layer. Including. The base insulating layer is fixed to the electronic device through the removable layer.

除去性層は、電子デバイスからベース絶縁層を剥離することが可能である。除去は、電子部品の所定の部品に損傷を与えることなく実行できる。   The removable layer can peel the base insulating layer from the electronic device. Removal can be performed without damaging certain parts of the electronic component.

本発明は、電子デバイス又は配線構造の製造に関する実施形態を含む。本発明は、デバイスからチップその他の電気部品を回収する方法に関する実施形態を含む。方法は、欠陥のある配線構造又はパッケージからチップなどの無損傷の電子デバイスを回収してもよい。方法は、樹脂アンダーフィルその他の埋め込みチップ技術に関連する処理において有用であってもよい。しかし、方法は、配線構造又はパッケージからの電子デバイスの回収が望まれる用途に使用してもよい。   The invention includes embodiments that relate to the manufacture of electronic devices or wiring structures. The invention includes embodiments that relate to a method of recovering a chip or other electrical component from a device. The method may recover an undamaged electronic device such as a chip from a defective wiring structure or package. The method may be useful in processes related to resin underfill or other embedded chip technology. However, the method may be used in applications where recovery of electronic devices from a wiring structure or package is desired.

一実施形態では、方法は、配線構造又は電子部品を提供してもよい。方法は、電子デバイス又はベース絶縁層に除去性層を塗布することと、電子デバイス又はベース絶縁層に接着剤層を塗布することと、接着剤層を使用して、電子デバイスをベース絶縁層に固定することとを含んでもよい。   In one embodiment, the method may provide a wiring structure or an electronic component. The method includes applying a removable layer to the electronic device or base insulating layer, applying an adhesive layer to the electronic device or base insulating layer, and using the adhesive layer to attach the electronic device to the base insulating layer. Fixing.

電子部品は、第1の面及び第2の面を有するベース絶縁層と、第1の面及び第2の面を有する電子デバイスとを含むことができる。電子デバイスは、ベース絶縁層に固定される。電子デバイス及びベース絶縁層の対向する面の間に規定されたボリュームの中には、接着剤層及び除去性層がある。特に、接着剤層は、電子デバイスの第1の面とベース絶縁層の第2の面との間に配置してもよく、除去性層は、電子デバイスの第1の面とベース絶縁層の第2の面との間に配置してもよい。   The electronic component can include a base insulating layer having a first surface and a second surface, and an electronic device having a first surface and a second surface. The electronic device is fixed to the base insulating layer. Among the volumes defined between the opposing surfaces of the electronic device and the base insulating layer are an adhesive layer and a removable layer. In particular, the adhesive layer may be disposed between the first surface of the electronic device and the second surface of the base insulating layer, and the removable layer may be disposed between the first surface of the electronic device and the base insulating layer. You may arrange | position between 2nd surfaces.

ベース絶縁層として使用するのに適する材料は、ポリイミド、ポリエーテルイミド、ベンゾシクロブテン(BCB)、液晶ポリマー、ビスマレイミド−トリアジン樹脂(BT)樹脂、エポキシ又はシリコーンのうち1つ以上を含んでもよい。ベース絶縁層として使用するのに適する市販の材料は、KAPTON Hポリイミド又はKAPTON Eポリイミド(E. I. du Pont de Nemours社製)、APICAL AVポリイミド(鐘淵化学工業(株)製)、UPILEXポリイミド(宇部興産(株)製)及びULTEMポリエーテルイミド(General Electric社製)を含んでもよい。図示される実施形態では、ベース絶縁層は、KAPTON Hポリイミドとして完全に硬化される。   Suitable materials for use as the base insulating layer may include one or more of polyimide, polyetherimide, benzocyclobutene (BCB), liquid crystal polymer, bismaleimide-triazine resin (BT) resin, epoxy or silicone. . Commercially available materials suitable for use as the base insulating layer are KAPTON H polyimide or KAPTON E polyimide (manufactured by EI du Pont de Nemours), APICAL AV polyimide (manufactured by Kaneka Chemical Co., Ltd.), UPILEX polyimide (Manufactured by Ube Industries, Ltd.) and ULTEM polyetherimide (manufactured by General Electric) may be included. In the illustrated embodiment, the base insulating layer is fully cured as KAPTON H polyimide.

ベース絶縁層は、配線構造、フレックス回路、回路基板その他の構造を形成してもよい。配線構造は、1つ以上の電子デバイスを実装でき、それらの電子デバイスと相互に接続できる。一実施形態に関して、ベース絶縁層に関する選択特性は、処理中の寸法変化を最小限に抑える弾性係数、熱膨張率及び吸湿膨張率を含む。可撓性を維持するために、ベース絶縁層の厚さは最小限に抑えられてもよい。ベース絶縁層は、第1の面及び第2の面の双方に任意にメタライゼーションの層を支持し、且つ後続の処理工程を通して寸法の安定性を維持するのに十分な剛性(厚さ、支持構造又は材料特性のいずれかによる)を有していなければならない。   The base insulating layer may form a wiring structure, a flex circuit, a circuit board, or other structures. The wiring structure can implement one or more electronic devices and can be interconnected with those electronic devices. For one embodiment, selective characteristics for the base insulating layer include elastic modulus, thermal expansion coefficient, and hygroscopic expansion coefficient that minimize dimensional changes during processing. In order to maintain flexibility, the thickness of the base insulating layer may be minimized. The base insulating layer optionally supports the metallization layer on both the first side and the second side and is rigid enough (thickness, support to maintain dimensional stability throughout subsequent processing steps). (Either by structure or material properties).

ベース絶縁層の厚さに関して、適切な厚さは、最終用途、電子デバイスの数及び種類などに関連して選択してもよい。厚さは約10μmを超えてもよい。厚さは約50μm未満であってもよい。一実施形態では、ベース絶縁層は、約10μm〜約20μm、約20μm〜約30μm、約30μm〜約40μm又は約40μm〜約50μmの範囲の厚さ、或いは約50μmを超える厚さを有する。ベース絶縁層が回路基板である一実施形態に関して、ベース絶縁層の適切な厚さは回路基板内の層の数に基づいてもよい。一般に、回路基板の層の数は約20〜約50以上の範囲であり、各層は約100μmの厚さを有する。   With respect to the thickness of the base insulating layer, an appropriate thickness may be selected in relation to the end use, number and type of electronic devices, and the like. The thickness may exceed about 10 μm. The thickness may be less than about 50 μm. In one embodiment, the base insulating layer has a thickness in the range of about 10 μm to about 20 μm, about 20 μm to about 30 μm, about 30 μm to about 40 μm, or about 40 μm to about 50 μm, or greater than about 50 μm. For one embodiment where the base insulating layer is a circuit board, the appropriate thickness of the base insulating layer may be based on the number of layers in the circuit board. In general, the number of circuit board layers ranges from about 20 to about 50 or more, and each layer has a thickness of about 100 μm.

接着剤層は熱硬化性接着剤である。適切な接着剤の例は、熱硬化性ポリマーを含んでもよい。適切な熱硬化性ポリマーは、エポキシ、シリコーン、アクリル酸樹脂、ウレタン、ポリエーテルイミド又はポリイミドを含んでもよい。適切な市販の熱硬化性接着剤は、CIBA GEIGY 412(Ciba Geigyにより製造)、AMOCO AI−10(Amoco Chemicals Corporationにより製造)及びPYRE−MI(商標)(E. I. du Pont de Nemours社製)などのポリイミドを含んでもよい。CIBA GEIGY 412は、約360℃のガラス遷移温度を有する。他の適切な接着剤は、熱可塑性接着剤、水硬化接着剤、常温硬化接着剤及び放射線硬化接着剤を含んでもよい。   The adhesive layer is a thermosetting adhesive. Examples of suitable adhesives may include a thermosetting polymer. Suitable thermosetting polymers may include epoxies, silicones, acrylic resins, urethanes, polyetherimides or polyimides. Suitable commercially available thermosetting adhesives are CIBA GEIGY 412 (manufactured by Ciba Geigy), AMOCO AI-10 (manufactured by Amoco Chemicals Corporation) and PYRE-MI ™ (manufactured by EI du Pont de Nemours). ) Or the like. CIBA GEIGY 412 has a glass transition temperature of about 360 ° C. Other suitable adhesives may include thermoplastic adhesives, water curable adhesives, room temperature curable adhesives, and radiation curable adhesives.

一実施形態では、低温感知接着剤層は、電子デバイスをベース絶縁層に固定又は接合する。この場合、低温感知接着剤層は、接着剤層及び除去性層の双方の機能を果たしてもよい。接着剤は、規定された低い剥離温度で接着力を失う。   In one embodiment, the low temperature sensitive adhesive layer secures or bonds the electronic device to the base insulating layer. In this case, the low temperature sensitive adhesive layer may serve as both an adhesive layer and a removable layer. The adhesive loses its adhesive strength at the defined low peel temperature.

適切な低温感知接着剤は熱硬化性接着剤であってもよい。適切な低温感知接着剤の例は、エポキシ又はポリイミドを含む。多くの市販の接着剤の特性が利用可能であり、接着剤材料は、硬化温度、低温破壊温度(適用可能である場合)、ガス放出、熱安定性及び酸化安定性、並びに関心温度範囲における接合強度などの要因に基づいて選択してもよい。低温感知接着剤の選択は、低温感知接着剤の熱膨張率を配線デバイスの1つ以上の部品に整合させることを含んでもよい。一実施形態では、低温感知接着剤は、約15ppm/℃〜約20ppm/℃の範囲の熱膨張係数(CTE)を有してもよい。低温感知接着剤は、配線デバイスの動作温度より低い温度で接着力を失わなければならない。さらに、電子デバイスと化学的に相互作用しない低温感知接着剤を選択する必要がある。   A suitable low temperature sensitive adhesive may be a thermosetting adhesive. Examples of suitable low temperature sensitive adhesives include epoxy or polyimide. A number of commercially available adhesive properties are available, and adhesive materials can be cured, cured at low temperatures (if applicable), outgassing, thermal and oxidative stability, and bonded in the temperature range of interest. You may select based on factors, such as intensity. The selection of the low temperature sensitive adhesive may include matching the coefficient of thermal expansion of the low temperature sensitive adhesive to one or more components of the wiring device. In one embodiment, the low temperature sensitive adhesive may have a coefficient of thermal expansion (CTE) in the range of about 15 ppm / ° C. to about 20 ppm / ° C. Low temperature sensitive adhesives must lose adhesion at temperatures below the operating temperature of the wiring device. Furthermore, there is a need to select a low temperature sensitive adhesive that does not chemically interact with the electronic device.

ベース絶縁層の面の上に約5μmを超える厚さを有する層を形成するために、接着剤層を塗布してもよい。一実施形態では、接着剤層は、約5μm〜約10μm、約10μm〜約20μm、約20μm〜約30μm、約30μm〜約40μm又は約40μm〜約50μmの範囲の厚さ、或いは約50μmを超える厚さを有する。   An adhesive layer may be applied to form a layer having a thickness greater than about 5 μm on the surface of the base insulating layer. In one embodiment, the adhesive layer has a thickness in the range of about 5 μm to about 10 μm, about 10 μm to about 20 μm, about 20 μm to about 30 μm, about 30 μm to about 40 μm, or about 40 μm to about 50 μm, or greater than about 50 μm. Has a thickness.

接着剤層は、スピンコーティング、スプレーコーティング、ローラコーティング、メニスカスコーティング、スクリーン印刷、ステンシル、パターンプリント蒸着、ジェッティングその他の塗布方法によりベース絶縁層に塗布してもよい。一実施形態では、接着剤は、ドライフィルムラミネーションにより塗布される。接着剤層は、ベース絶縁層の第2の面の一部又は全体を被覆するように塗布してもよい。例えば、電子デバイス実装場所などのベース絶縁面上の選択された領域に接着剤層が塗布してもよく、電気コンタクトパッド又は電気試験パッドなどのベース絶縁層の面上の別の領域は被覆されないままであってもよい。これは、ジェッティングなどの直接塗布方法により実行してもよいし、或いは回路基板、基板又は部品の上にはんだマスク樹脂を選択的に塗布するために使用されるステンシル又はスクリーン印刷の標準構体処理工程により実行してもよい。直接塗布処理は、約50μm未満の厚さを有する層を付着させてもよく、スクリーン印刷技術は、約50μmを超える厚さを有する付着層を形成してもよい。   The adhesive layer may be applied to the base insulating layer by spin coating, spray coating, roller coating, meniscus coating, screen printing, stencil, pattern print deposition, jetting or other application methods. In one embodiment, the adhesive is applied by dry film lamination. The adhesive layer may be applied so as to cover a part or the whole of the second surface of the base insulating layer. For example, an adhesive layer may be applied to selected areas on the base insulating surface, such as an electronic device mounting location, and other areas on the surface of the base insulating layer, such as electrical contact pads or electrical test pads, are not covered. It may be left as it is. This may be performed by a direct application method such as jetting, or a standard stencil or screen printing structure process used to selectively apply a solder mask resin onto a circuit board, substrate or component. You may perform by a process. The direct coating process may deposit a layer having a thickness of less than about 50 μm, and the screen printing technique may form a deposited layer having a thickness of greater than about 50 μm.

一実施形態では、接着剤層は、液体の形で電子デバイスに付着され、乾燥してもよい。接着剤層自体は液体の形で塗布してもよいし、例えば溶媒と混合された液体溶液の一部として付着してもよい。一実施例では、適切な液体熱硬化性ポリマーは、66.4重量%のN−mpを含む液体溶液中の24.8重量%のCIBA GEIGY 412、FC 430(商標)(3M社製の界面活性剤)の0.1重量%溶液及び8.3重量%のDMACを含んでもよい。この材料の小滴は、約200μm〜約1,000μmの被覆膜を形成するのに十分な体積で電子デバイス上に供給してもよい。接着剤溶液が付着された後、約150℃で10〜20分、約220℃で10〜20分及び約300℃で10〜20分などの一連の熱工程を経て材料を乾燥してもよい。熱工程の回数及び持続時間、並びに使用される温度は、利用される特定の熱硬化性ポリマーその他の材料に依存する。この乾燥シーケンスにより、熱硬化性接着剤溶液から溶媒が除去され、電子デバイス上には完全に乾燥した接着剤の層が残される。熱硬化性ポリマーは完全に架橋し、溶媒溶液に溶解することはなく、極めて高い温度にさらされない限り軟化しない。   In one embodiment, the adhesive layer may be applied to the electronic device in liquid form and dried. The adhesive layer itself may be applied in liquid form or may be deposited as part of a liquid solution mixed with a solvent, for example. In one example, a suitable liquid thermosetting polymer is 24.8 wt% CIBA GEIGY 412, FC 430 ™ (3M interface in a liquid solution containing 66.4 wt% N-mp. Active agent) 0.1 wt% solution and 8.3 wt% DMAC. The droplets of material may be delivered onto the electronic device in a volume sufficient to form a coating film of about 200 μm to about 1,000 μm. After the adhesive solution is applied, the material may be dried through a series of thermal steps such as about 150 ° C. for 10-20 minutes, about 220 ° C. for 10-20 minutes, and about 300 ° C. for 10-20 minutes. . The number and duration of the thermal process and the temperature used will depend on the particular thermoset polymer or other material utilized. This drying sequence removes the solvent from the thermosetting adhesive solution and leaves a completely dry layer of adhesive on the electronic device. Thermoset polymers are fully crosslinked, do not dissolve in solvent solutions, and do not soften unless exposed to very high temperatures.

電子デバイスをベース絶縁層に接合又は固定するために、必要に応じて、接着剤層は完全に硬化してもよい。除去性層の溶融温度より低い硬化温度を使用する必要がある。   If necessary, the adhesive layer may be fully cured to bond or secure the electronic device to the base insulating layer. It is necessary to use a curing temperature lower than the melting temperature of the removable layer.

一実施形態では、除去性層は熱可塑性ポリマーを含む。除去性層を形成する際に使用するのに適する熱可塑性ポリマーは、ポリオレフィン、ポリイミド、ポリエーテルイミド、ポリエーテルエーテルケトン、ポリエーテルスルホン、シリコーン、シロキサン又はエポキシを含む熱可塑性樹脂を含むが、これらに限定されない。適切な熱可塑性ポリマーの例は、XU 412(Ciba Geigyより市販)、GE Plasticsにより製造されているポリエーテルイミド樹脂であるULTEM 1000及びULTEM 6000、Victrexより市販されているポリエーテルエーテルケトンであるVITREX、Ciba Geigyより市販されているポリエーテルスルホンであるXU 218、及びUnion Carbideより市販されているポリエーテルスルホンであるUDEL 1700(商標)を含む。   In one embodiment, the removable layer comprises a thermoplastic polymer. Suitable thermoplastic polymers for use in forming the removable layer include thermoplastic resins including polyolefins, polyimides, polyetherimides, polyetheretherketones, polyethersulfones, silicones, siloxanes, or epoxies, but these It is not limited to. Examples of suitable thermoplastic polymers are XU 412 (commercially available from Ciba Geigy), ULTEM 1000 and ULTEM 6000, polyetherimide resins manufactured by GE Plastics, VITREX, a polyetheretherketone commercially available from Victrex. XU 218, a polyethersulfone commercially available from Ciba Geigy, and UDEL 1700 ™, a polyethersulfone commercially available from Union Carbide.

電子デバイスに除去性層を塗布するための適切な方法は、スプレーコーティング、スピンコーティング、ロールコーティング、メニスカスコーティング、ディップコーティング、トランスファーコーティング、ジェッティング、ドロップディスペンシング、パターンプリント蒸着又はドライフィルムラミネーションを含む。除去性層は、約5μmを超える厚さを有してもよい。一実施形態では、除去性層は、約5μm〜約10μm、約10μm〜約20μm、約20μm〜約30μm、約30μm〜約40μm又は約40μm〜約50μmの範囲の厚さ、或いは約50μmを超える厚さを有する。   Suitable methods for applying the removable layer to electronic devices include spray coating, spin coating, roll coating, meniscus coating, dip coating, transfer coating, jetting, drop dispensing, pattern print deposition or dry film lamination. . The removable layer may have a thickness greater than about 5 μm. In one embodiment, the removable layer has a thickness in the range of about 5 μm to about 10 μm, about 10 μm to about 20 μm, about 20 μm to about 30 μm, about 30 μm to about 40 μm, or about 40 μm to about 50 μm, or greater than about 50 μm. Has a thickness.

電子デバイスが単独の部品の形態である間又は電子デバイスがパネル又はウェハの形態である時点で、除去性層は電子デバイスに塗布してもよい。例えば、電子デバイスが半導体チップである場合、除去性層はウェハレベルで塗布してもよいし、或いはウェハ処理が完了し且つウェハソーイングが実行された後に塗布してもよい。ウェハは、半導体ウェハダイシング機器を使用して2つ以上の個別のチップに切り離される。ソーイングによる破砕片を除去するために、チップは水洗してもよい。或いは、ウェハソーイング後、除去性層は、個別に分離されたチップに直接塗布してもよい。除去性層がウェハレベルで塗布される場合、除去性層は、スピンコーティング又はスプレーコーティングにより1つのチップに付着してもよい。個別に分離されたチップに除去性層が塗布される場合、スプレーコーティング又はドロップディスペンシングにより除去性層を塗布してもよい。エリアアレイチップスケール部品などの小型実装電子デバイスの場合、電子デバイスは、複数のデバイスが一体に処理されるパネルとして製造してもよいので、除去性層は、ロールコーティング、メニスカスコーティング又は別のバッチ塗布方法により塗布してもよい。   The removable layer may be applied to the electronic device while the electronic device is in the form of a single part or at a time when the electronic device is in the form of a panel or wafer. For example, if the electronic device is a semiconductor chip, the removable layer may be applied at the wafer level or after wafer processing is complete and wafer sawing is performed. The wafer is cut into two or more individual chips using semiconductor wafer dicing equipment. The chip may be washed with water in order to remove fragments by sawing. Alternatively, after wafer sawing, the removable layer may be applied directly to individually separated chips. If the removable layer is applied at the wafer level, the removable layer may be attached to one chip by spin coating or spray coating. When the removable layer is applied to individually separated chips, the removable layer may be applied by spray coating or drop dispensing. For small packaged electronic devices such as area array chip scale components, the electronic device may be manufactured as a panel in which multiple devices are processed together, so that the removable layer can be roll coated, meniscus coated or another batch You may apply | coat by the apply | coating method.

除去性層は、電子デバイスの第1の面の一部又は全体を被覆するように塗布してもよい。例えば、除去性層材料は、デバイス実装場所などの電子デバイスの選択された領域に塗布してもよく、その場合、I/Oコンタクト又は電子デバイス上の他の所望の領域は被覆されないままである。これは、ジェッティングなどの直接塗布システムにより達成してもよいし、或いは回路基板、基板又は部品にはんだマスク樹脂を選択的に塗布するために使用されるステンシル又はスクリーン印刷の標準構体処理工程により達成してもよい。   The removable layer may be applied to cover part or all of the first surface of the electronic device. For example, the removable layer material may be applied to selected areas of the electronic device, such as a device mounting location, in which case I / O contacts or other desired areas on the electronic device remain uncovered. . This may be accomplished by a direct application system such as jetting, or by a standard stencil or screen-printed structure processing step used to selectively apply a solder mask resin to a circuit board, substrate or component. May be achieved.

除去性層が電子デバイスの第1の面を部分的に被覆する場合、接着剤層もベース絶縁層の第2の面を同様に部分的に被覆する必要がある。特に、電子デバイスがベース絶縁層に配置され且つベース絶縁層に接合された場合、除去性層によって被覆されない電子デバイスの第1の面上の領域が接着剤と接触しないように、ベース絶縁層上の電子デバイス実装場所の選択された領域に接着剤層が塗布される必要がある。   If the removable layer partially covers the first side of the electronic device, the adhesive layer must also partially cover the second side of the base insulating layer. In particular, when the electronic device is disposed on and bonded to the base insulating layer, the region on the first surface of the electronic device that is not covered by the removable layer is not in contact with the adhesive on the base insulating layer. The adhesive layer needs to be applied to selected areas of the electronic device mounting location.

除去性層は、可溶性ポリマー又は溶媒膨潤性ポリマーから製造してもよい。従って、除去性層を溶解、軟化又は膨潤するために、配線構造に溶媒又は溶媒混合物を塗布してもよい。これにより、電子デバイスは、ベース絶縁層及び配線構造から剥離される。この電子デバイス回収方法において、配線構造及び実装されたデバイスは溶媒浴の中に浸漬してもよい。浴中の溶媒は、除去性層の少なくとも一部を溶解、軟化又は膨潤する。この溶媒和により、電子デバイスの第1の面から配線構造を除去できる。低温感知電子デバイスその他の部品は、熱回収処理で使用されるような望ましくないほど高い温度にはさらされない。可溶性ポリマー又は溶媒膨潤性ポリマーは、熱可塑性ポリマーであってもよい。   The removable layer may be made from a soluble polymer or a solvent swellable polymer. Accordingly, a solvent or solvent mixture may be applied to the wiring structure to dissolve, soften or swell the removable layer. Thereby, the electronic device is peeled from the base insulating layer and the wiring structure. In this electronic device recovery method, the wiring structure and the mounted device may be immersed in a solvent bath. The solvent in the bath dissolves, softens or swells at least a portion of the removable layer. This solvation can remove the wiring structure from the first surface of the electronic device. Cold sensing electronic devices and other components are not exposed to undesirably high temperatures such as those used in heat recovery processes. The soluble polymer or solvent swellable polymer may be a thermoplastic polymer.

適切な溶媒は、除去性層を溶解、軟化又は膨潤することが可能な溶媒を含む。除去性層の材料組成に関連して、特定の溶媒を選択してもよい。除去性層の材料に依存して、適切な溶媒は、アセトン、アニソール、アセトフェノン、ベンゼン、トルエン、アルコール、g−ブチルアトン、N−メチルピロリドン、塩化メチレン及びジメチルスルホキシド(DMSO)などのうち1つ以上を含んでもよい。他の適切な溶媒は、硫酸などのpH感知除去性層材料のための酸及び塩基を含む。   Suitable solvents include solvents that can dissolve, soften or swell the removable layer. A particular solvent may be selected in relation to the material composition of the removable layer. Depending on the material of the removable layer, suitable solvents are one or more of acetone, anisole, acetophenone, benzene, toluene, alcohol, g-butylatone, N-methylpyrrolidone, methylene chloride, dimethyl sulfoxide (DMSO), and the like. May be included. Other suitable solvents include acids and bases for pH sensitive removable layer materials such as sulfuric acid.

一実施例では、4重量部のメタクレゾールと16重量部のオルソジクロロベンゼン(ODCB)との第1の溶媒混合物及び4重量部のメタクレゾールと16重量部のアセトフェノンとの第2の溶媒混合物により、ULTEM 6000から製造された溶媒溶解性除去性層が溶解される。これらの材料比は、必要に応じて変更してもよい。さらに、PEEK(商標)を含む溶媒溶解性ポリマーが濃硫酸の中で溶解してもよく、XU 218熱可塑性材料を含む溶媒溶解性ポリマーがg−ブチルアクトン、N−メチルピロリドン、塩化メチレン、アセトン及びアセトフェノンなどの溶媒の中で溶解してもよい。   In one example, a first solvent mixture of 4 parts by weight of metacresol and 16 parts by weight of orthodichlorobenzene (ODCB) and a second solvent mixture of 4 parts by weight of metacresol and 16 parts by weight of acetophenone, The solvent soluble removable layer made from ULTEM 6000 is dissolved. You may change these material ratios as needed. In addition, solvent soluble polymers including PEEK ™ may be dissolved in concentrated sulfuric acid, and solvent soluble polymers including XU 218 thermoplastic materials are g-butylactone, N-methylpyrrolidone, methylene chloride, acetone. And may be dissolved in a solvent such as acetophenone.

機能中の電子デバイスを不良な配線構造から回収する場合、電子デバイスと化学的に反応しない溶媒又は電子デバイスを損傷しない溶媒を使用する必要がある。これに対し、機能中の配線構造から不良な電子デバイスを除去することが望まれる場合には、配線構造の部品(電子デバイス及び除去性層を除く)と化学的に反応しない溶媒又はそれらの部品を損傷しない溶媒を使用する必要がある。さらに、除去性層を溶解し且つ電子デバイスを回収するために、熱と共にウェットエッチング剤を併用してもよい。   When recovering a functioning electronic device from a defective wiring structure, it is necessary to use a solvent that does not chemically react with the electronic device or a solvent that does not damage the electronic device. On the other hand, when it is desired to remove a defective electronic device from a functioning wiring structure, a solvent that does not chemically react with wiring structure components (excluding electronic devices and removable layers) or their components It is necessary to use a solvent that does not damage the surface. Furthermore, a wet etchant may be used in combination with heat to dissolve the removable layer and recover the electronic device.

低温感知接着剤は、十分に低い閾値温度で接着力又は機械的強度を失いやすい。一実施形態では、除去性層は、接着材料に接着力を失わせ、それにより電子デバイスを剥離させる低温にさらしてもよい。別の実施形態では、除去性層は、接着材料を脆くして破損させ、それにより電子デバイスを剥離させる低温にさらしてもよい。保持装置は電子デバイスを固定し、それを配線構造に対して保持してもよい。低温感知接着剤を含む配線構造は、約−75℃以下の温度まで冷却してもよい。温度は、除去性層の特性に基づいて選択される。   Low temperature sensitive adhesives tend to lose adhesion or mechanical strength at a sufficiently low threshold temperature. In one embodiment, the removable layer may be exposed to low temperatures that cause the adhesive material to lose adhesion and thereby cause the electronic device to peel. In another embodiment, the removable layer may be exposed to low temperatures that cause the adhesive material to become brittle and break, thereby peeling the electronic device. The holding device may fix the electronic device and hold it against the wiring structure. The wiring structure containing the low temperature sensitive adhesive may be cooled to a temperature of about −75 ° C. or less. The temperature is selected based on the properties of the removable layer.

機能中の電子デバイスを不良なベース絶縁層から分離し、配線構造から回収する場合、配線構造は、電子デバイスの最低損傷閾値温度より高い温度まで冷却される必要がある。電子デバイスの最低損傷閾値温度は、電子デバイスの活性部品を損傷せずにデバイスをさらすことができる最低の温度である。これに対し、機能中のベース絶縁層から不良な電子デバイスを除去し、配線構造から電子デバイスを回収することが所望される場合、配線構造は、機能中のベース絶縁層の最低損傷閾値温度より高い温度まで冷却される必要がある。機能中のベース絶縁層の最低損傷閾値温度は、部品を損傷せずに機能中のベース絶縁層をさらすことができる最低の温度である。   When the functioning electronic device is separated from the defective base insulating layer and recovered from the wiring structure, the wiring structure needs to be cooled to a temperature above the minimum damage threshold temperature of the electronic device. The minimum damage threshold temperature of an electronic device is the lowest temperature at which the device can be exposed without damaging the active components of the electronic device. On the other hand, when it is desired to remove a defective electronic device from the functioning base insulating layer and to recover the electronic device from the wiring structure, the wiring structure is lower than the minimum damage threshold temperature of the functioning base insulating layer. It needs to be cooled to a high temperature. The minimum damage threshold temperature of the functional base insulation layer is the lowest temperature at which the functional base insulation layer can be exposed without damaging the part.

電子デバイスが配線構造から除去された後、残留接着剤層及びビアの中に配置された導電性材料が電子デバイス上に残る場合がある。電子デバイスの面上及びビアの中の残留する導電性材料又は過剰な残留接着剤層は、ウェットエッチング、プラズマエッチング、化学エッチング又は反応性イオンエッチングにより除去してもよく、残留接着剤材料は、プラズマエッチング、化学エッチング又は反応性イオンエッチングにより除去してもよい。さらに、導電性材料が金属製である場合、電子デバイス上に残留する導電性材料の部分は、金属エッチングにより除去してもよい。導電性材料がCu又はTi:Cuバイメタル構造を含む場合、薄いTiメタライゼーションを所定の場所に残すために、Cuは硝酸によってエッチングしてもよい。   After the electronic device is removed from the wiring structure, the residual adhesive layer and the conductive material disposed in the via may remain on the electronic device. Residual conductive material or excess residual adhesive layer on the surface of the electronic device and in the via may be removed by wet etching, plasma etching, chemical etching or reactive ion etching, It may be removed by plasma etching, chemical etching or reactive ion etching. Further, when the conductive material is made of metal, the portion of the conductive material remaining on the electronic device may be removed by metal etching. If the conductive material includes a Cu or Ti: Cu bimetal structure, Cu may be etched with nitric acid to leave a thin Ti metallization in place.

残留する接着剤層及び導電性材料が電子デバイスから除去された後、デバイスは、ほぼ当初の状態にあり、別の配線構造に組み付けることが可能である。   After the remaining adhesive layer and conductive material are removed from the electronic device, the device is almost in its original state and can be assembled to another wiring structure.

除去性層を形成する一実施形態では、熱可塑性ポリマーは液体の形態で電子デバイスに付着された後、乾燥される。熱可塑性ポリマーは液体の形で塗布してもよく、或いは例えば溶媒と混合された溶液の一部として付着してもよい。一実施例では、2.5重量%のDMAC(ジメチルアセトアミド)の4.1重量%溶液であるCIBY GEIGI XU 412、27.3重量%のアニソール及び66.1重量%のg−ブチロールアクトン(GBL)を混合することにより、適切な溶液が形成される。この材料の小滴は、約100μm〜約1,000μmの範囲の厚さを有する被覆膜を形成するのに十分な体積で電子デバイス上に供給してもよい。液体熱可塑性ポリマーが付着された後、材料は一連の熱工程を経て乾燥してもよい。適切な熱工程の一例は、約150℃で10〜20分、約220℃で10〜20分及び約300℃で10〜20分であってもよい。熱工程の回数及び持続時間、並びに使用される温度は、利用される特定の熱可塑性ポリマーに依存する。この乾燥シーケンスにより、溶媒が熱可塑性ポリマー溶液から除去され、完全に乾燥した熱可塑性ポリマーの層が電子デバイス上に残される。その結果、除去性層が形成される。   In one embodiment of forming the removable layer, the thermoplastic polymer is applied to the electronic device in liquid form and then dried. The thermoplastic polymer may be applied in liquid form, or may be deposited as part of a solution mixed with a solvent, for example. In one example, CIBY GEIGI XU 412 which is a 4.1 wt% solution of 2.5 wt% DMAC (dimethylacetamide), 27.3 wt% anisole and 66.1 wt% g-butyrolactone ( GBL) is mixed to form a suitable solution. The droplets of this material may be delivered onto the electronic device in a volume sufficient to form a coating film having a thickness in the range of about 100 μm to about 1,000 μm. After the liquid thermoplastic polymer has been applied, the material may be dried through a series of thermal steps. An example of a suitable thermal process may be about 150 ° C. for 10-20 minutes, about 220 ° C. for 10-20 minutes, and about 300 ° C. for 10-20 minutes. The number and duration of the thermal process, and the temperature used will depend on the particular thermoplastic polymer utilized. This drying sequence removes the solvent from the thermoplastic polymer solution and leaves a completely dry layer of thermoplastic polymer on the electronic device. As a result, a removable layer is formed.

考慮すべき別の要素は、硬化中に部品に加えられる圧力である。当然、圧力が高くなるほどボンドラインが細くなる。十分に太いボンドラインを可能にする圧力より高い圧力が必要とされる場合、ボンドライン太さを調整するために、接着剤にスペーサ材料を添加してもよい。スペーサ材料は、望ましい熱伝導率及び電気抵抗を固有の特性として有している限り、より高い機能性を有するように選択してもよい。   Another factor to consider is the pressure applied to the part during curing. Of course, the higher the pressure, the thinner the bond line. Spacer material may be added to the adhesive to adjust the bond line thickness if a pressure higher than that which allows a sufficiently thick bond line is required. The spacer material may be selected to have higher functionality as long as it has the desired thermal conductivity and electrical resistance as intrinsic properties.

除去性層が硬化可能材料である場合、除去性層が形成された後、除去性層は硬化してもよい。除去性層は、放射線又は熱と放射線との組合せにより熱硬化してもよい。適切な放射線は、紫外線(UV)光、電子ビーム及び/又はマイクロ波を含んでもよい。ウェハソーイング及びチップのピックアンドプレースの工程において自動ビジョンシステムがウェハソーレーンとI/Oコンタクト形状とを識別できるように、硬化後の除去性層は、可視波長で十分に透明でなければならない。除去性層がそのように透明であると、ウェハソーイング中のソーの整列が可能になると共に、位置決め中のチップその他の電子デバイスの整列が可能になる。さらに、硬化後の除去性層は、ベース絶縁層を貫通するビアのアブレーションを実行するために使用される波長でレーザー穴あけが可能でなければならない。例えば、硬化後の除去性層は、レーザー穴あけ可能であるのが望ましい。   If the removable layer is a curable material, the removable layer may be cured after the removable layer is formed. The removable layer may be thermoset by radiation or a combination of heat and radiation. Suitable radiation may include ultraviolet (UV) light, electron beams and / or microwaves. The cured removable layer must be sufficiently transparent at visible wavelengths so that the automated vision system can distinguish between wafer saw lanes and I / O contact geometry during wafer sawing and chip pick and place processes. Such a transparent layer makes it possible to align the saw during wafer sawing as well as to align chips and other electronic devices during positioning. Furthermore, the cured removable layer must be capable of laser drilling at the wavelength used to perform ablation of vias through the base insulating layer. For example, the removable layer after curing is desirably laser drillable.

接着剤層の塗布後、接着剤層は硬化してもよい。接着剤がBステージポイントに至るまで、接着剤層は部分的に硬化される。Bステージにおいて、接着剤層は完全には硬化されていないが、その後の処理を実行できるほど十分に安定している。接着剤層は、熱により又は熱と放射線との組合せにより硬化してもよい。適切な放射線は、UV光及び/又はマイクロ波を含んでもよい。硬化中に揮発性物質が存在する場合、接着剤からの揮発性物質の除去を促進するために、部分真空を使用してもよい。   After application of the adhesive layer, the adhesive layer may be cured. The adhesive layer is partially cured until the adhesive reaches the B stage point. In the B stage, the adhesive layer is not fully cured but is sufficiently stable to allow subsequent processing to be performed. The adhesive layer may be cured by heat or a combination of heat and radiation. Suitable radiation may include UV light and / or microwaves. If volatile materials are present during curing, a partial vacuum may be used to facilitate removal of the volatile materials from the adhesive.

図1(a)を参照すると、本発明の一実施形態では、ベース絶縁層10は、第1の面12及び第2の面14を有する。処理中のベース絶縁層の寸法を安定させるために、ベース絶縁層は、フレーム構造(図1には図示せず)に固定される。ベース絶縁層は、電気絶縁材料から形成される。さらに、ベース絶縁層は、導電性材料を固定できるポリマー膜であってもよい。   Referring to FIG. 1A, in one embodiment of the present invention, the base insulating layer 10 has a first surface 12 and a second surface 14. In order to stabilize the dimensions of the insulating base layer during processing, the insulating base layer is fixed to a frame structure (not shown in FIG. 1). The base insulating layer is formed from an electrically insulating material. Furthermore, the base insulating layer may be a polymer film capable of fixing a conductive material.

図1(b)に示すように、ベース絶縁層の第2の面に接着剤層16を塗布してもよい。接着剤層は、電子デバイス18に接合できる(図1(c)を参照)。従って、接着剤層は、電子デバイスをベース絶縁層に固定又は接合できる。   As shown in FIG. 1B, an adhesive layer 16 may be applied to the second surface of the base insulating layer. The adhesive layer can be bonded to the electronic device 18 (see FIG. 1C). Thus, the adhesive layer can fix or bond the electronic device to the base insulating layer.

図1(c)に示すように、電子デバイスは、第1の面20及び第2の面22を有する。電子デバイスの第1の面は、1つ以上のI/Oコンタクト24が配置されるデバイスの活性面であってもよい。電子デバイスに配置してもよいI/Oコンタクトの例には、パッド、ピン、バンプ及びはんだボールが含まれる。図示される実施形態では、I/OコンタクトはI/Oパッドである。他の適切な電子デバイスは、マイクロプロセッサ、マイクロコントローラ、ビデオプロセッサ又はASIC(特定用途向け集積回路)などの実装半導体チップ又は非実装半導体チップ、個別受動素子又はボールグリッドアレイ(BGA)キャリアであってもよい。一実施形態では、電子デバイスは、第1の面にI/Oコンタクトパッドのアレイが配置された半導体シリコンチップである。   As shown in FIG. 1C, the electronic device has a first surface 20 and a second surface 22. The first surface of the electronic device may be the active surface of the device on which one or more I / O contacts 24 are disposed. Examples of I / O contacts that may be placed on electronic devices include pads, pins, bumps, and solder balls. In the illustrated embodiment, the I / O contact is an I / O pad. Other suitable electronic devices are mounted or non-mounted semiconductor chips such as microprocessors, microcontrollers, video processors or ASICs (application specific integrated circuits), discrete passive elements or ball grid array (BGA) carriers. Also good. In one embodiment, the electronic device is a semiconductor silicon chip having an array of I / O contact pads disposed on a first surface.

図1(c)をさらに参照すると、電子デバイスの第1の面に除去性層26が塗布される。その後、電子デバイス及び除去性層の部分構体は、ベース絶縁層に組み付けられてもよい。   Still referring to FIG. 1 (c), a removable layer 26 is applied to the first surface of the electronic device. Thereafter, the partial structure of the electronic device and the removable layer may be assembled to the base insulating layer.

一実施形態では、除去性層を有する電子デバイスの活性面が接着剤層と接触する状態で配置されるように、電子デバイスの活性面又は第1の面は、ベース絶縁層の第2の面と接触する状態で配置してもよい(図1(d)を参照)。例えば、この場合にはチップである各電子デバイスをダイシングされたウェハから又はワッフルパックなどの個別に分離されたチップのトレイから取り上げる自動ピックアンドプレースシステムの加熱ステージにベース絶縁層を配置してもよい。部分的に硬化した接着剤層は加熱され、それにより、接着剤は軟化して粘性を有するようになるが、硬化はされない。その後、チップの活性面がベース絶縁層の第2の面と対向し、それにより、各チップのI/Oコンタクトがベース絶縁層上の標準点と整列されるように、チップは第1の面を下に向けて配置される(図1(d)を参照)。   In one embodiment, the active surface or first surface of the electronic device is disposed on the second surface of the base insulating layer such that the active surface of the electronic device having the removable layer is disposed in contact with the adhesive layer. (See FIG. 1D). For example, in this case, the base insulating layer may be placed on the heating stage of an automatic pick and place system that picks up each electronic device that is a chip from a diced wafer or from a tray of individually separated chips such as waffle packs. Good. The partially cured adhesive layer is heated so that the adhesive softens and becomes viscous but is not cured. Thereafter, the chip is formed on the first surface such that the active surface of the chip faces the second surface of the base insulating layer, whereby the I / O contact of each chip is aligned with a standard point on the base insulating layer. (See FIG. 1D).

図2(a)に示す一実施形態では除去性層がは電子デバイスの第1の面に塗布される。除去性層は電子デバイスに塗布してもよく、第1の実施形態では上述したように硬化される。接着剤層は、除去性層の上で電子デバイスの第1の面に塗布してもよく、図2(a)に示すように、電子デバイスをベース絶縁層に接合するために使用される。適切な塗布方法は、上述したのと同一の方法である。   In one embodiment shown in FIG. 2 (a), the removable layer is applied to the first surface of the electronic device. The removable layer may be applied to the electronic device and is cured as described above in the first embodiment. The adhesive layer may be applied to the first surface of the electronic device on the removable layer and is used to join the electronic device to the base insulating layer as shown in FIG. Appropriate application methods are the same as described above.

図2(c)を参照すると、除去性層及び接着剤層を有する電子デバイスの活性面又は第1の面は、ベース絶縁層の第2の面と接触するように配置してもよい。処理中のベース絶縁層の寸法を安定させるために、ベース絶縁層はフレーム構造に固定されている。自動化システムにおいて、この場合にはチップである各電子デバイスをダイシングされたウェハから又はワッフルパックなどの個別に分離されたチップのトレイから取り上げる自動ピックアンドプレースシステムの加熱ステージにベース絶縁層を配置してもよい。その後、チップは加熱され、それにより、部分的に硬化していた接着剤は軟化し、粘性を有するようになるが、硬化はされない。次に、電子デバイスの第1の面がベース絶縁層の第2の面と接触するようにチップは配置され、それにより、各チップのI/Oコンタクトは、ベース絶縁層上の標準点と整列される。接着剤層は、上述したように完全に硬化してもよい。   Referring to FIG. 2C, the active surface or the first surface of the electronic device having the removable layer and the adhesive layer may be disposed so as to be in contact with the second surface of the base insulating layer. In order to stabilize the dimensions of the insulating base layer during processing, the insulating base layer is fixed to the frame structure. In an automation system, a base insulating layer is placed on the heating stage of an automatic pick and place system that takes each electronic device, in this case a chip, from a diced wafer or from a tray of individually separated chips such as waffle packs. May be. The chip is then heated so that the partially cured adhesive softens and becomes viscous but not cured. Next, the chips are positioned such that the first surface of the electronic device is in contact with the second surface of the base insulating layer, so that the I / O contacts of each chip are aligned with the standard points on the base insulating layer. Is done. The adhesive layer may be fully cured as described above.

図3(a)を参照すると、一実施形態では、処理中のベース絶縁層の寸法を安定させるために、ベース絶縁層はフレーム構造(図示せず)に固定される。本実施形態では、図3(b)に示すように、除去性層は、電子デバイスに塗布されるのではなく、ベース絶縁層の第2の面に塗布される。除去性層は、上述の方法で塗布してもよい。   Referring to FIG. 3 (a), in one embodiment, the base insulating layer is secured to a frame structure (not shown) to stabilize the dimensions of the base insulating layer during processing. In the present embodiment, as shown in FIG. 3B, the removable layer is not applied to the electronic device but applied to the second surface of the base insulating layer. The removable layer may be applied by the method described above.

ベース絶縁層の選択された領域から除去性層が除去される場合、はんだ実装リフロー中にはんだから保護される金属領域を規定するために除去性層が使用されるように、パターニングされた除去性層がはんだマスク材料として使用してもよい。パターニングされた除去性層がはんだマスクとして使用される場合、除去性層ははんだマスク規定方式で使用される。この方式において、はんだマスク材料は、はんだコンタクトパッドの縁部を被覆し、はんだがボンドを形成する領域を規定する。或いは、パターニングされた除去性層は、非はんだマスク規定方式で使用してもよい。非はんだマスク規定方式において、一般に、はんだマスクは、はんだコンタクトパッドの縁部と重なり合わず、金属パッドがはんだ領域を規定する。非はんだマスク規定方式は、各はんだパッドの周囲に狭い領域が取り残され、それらの領域に、アンダーフィル接着剤がその後の電子デバイスの除去を妨げる永久ボンドを形成する可能性があるので、はんだマスク規定方式より好ましくない。はんだマスクは、はんだパッドその他の隣接する金属形状からつながるトレースを被覆するために使用される。   When the removable layer is removed from selected areas of the base insulating layer, the patterned removable is used so that the removable layer is used to define the metal areas protected from solder during solder mounting reflow The layer may be used as a solder mask material. When the patterned removable layer is used as a solder mask, the removable layer is used in a solder mask defining manner. In this manner, the solder mask material covers the edges of the solder contact pads and defines the areas where the solder will form bonds. Alternatively, the patterned removable layer may be used in a non-solder mask defining manner. In the non-solder mask defining method, generally, the solder mask does not overlap the edge of the solder contact pad, and the metal pad defines the solder area. Non-solder mask definition schemes leave a small area around each solder pad, where the underfill adhesive can form a permanent bond that prevents subsequent removal of the electronic device. Less preferred than the prescribed method. Solder masks are used to cover traces leading from solder pads or other adjacent metal shapes.

共晶スズ:鉛はんだの場合のはんだ付着は、約220℃の熱にさらされ、鉛の含有量が多いスズ:鉛はんだの場合は、約300℃の熱にさらされ、鉛を含有しないはんだは約240℃〜約260℃の温度にさらされる。本実施形態における除去性層の材料は、その融点が選択されたはんだ系のはんだリフロー温度を超えるように選択される必要がある。除去性層は、上述された除去性層と同一である。   Solder adhesion in the case of eutectic tin: lead solder is exposed to heat of about 220 ° C, and in the case of tin: lead solder with a high lead content, it is exposed to heat of about 300 ° C and does not contain lead Is exposed to a temperature of about 240 ° C to about 260 ° C. The material of the removable layer in this embodiment needs to be selected such that its melting point exceeds the solder reflow temperature of the selected solder system. The removable layer is the same as the removable layer described above.

接着剤層は、電子デバイスの第1の面に塗布され、電子デバイスをベース絶縁層に接合するために使用される(図3(c)を参照)。接着剤層は、上述したように電子デバイスに塗布される。しかし、本実施形態では、接着剤層は、事前に電子デバイスと組み立てられた除去性層の外側に向いた面に塗布されるのではなく、電子デバイスの第1の面に直接塗布される。   The adhesive layer is applied to the first surface of the electronic device and used to join the electronic device to the base insulating layer (see FIG. 3 (c)). The adhesive layer is applied to the electronic device as described above. However, in this embodiment, the adhesive layer is applied directly to the first surface of the electronic device, rather than being applied to the outer facing surface of the removable layer previously assembled with the electronic device.

ベース絶縁層上の電子デバイス実装場所の領域を部分的に被覆するように除去性層が塗布される場合、接着剤層は、電子デバイスの第1の面を部分的に被覆するように塗布される必要がある。特に、電子デバイスがベース絶縁層と対向するように配置され且つベース絶縁層に接合された場合に、除去性層によって被覆されないベース絶縁層の第2の面上の領域が接着剤と接触しないように、接着剤層は、電子デバイスの選択された領域に塗布される必要がある。接着剤がBステージに入るまでに、接着剤層は部分的に硬化してもよい。   When the removable layer is applied to partially cover the area of the electronic device mounting location on the base insulating layer, the adhesive layer is applied to partially cover the first surface of the electronic device. It is necessary to In particular, when the electronic device is disposed so as to face the base insulating layer and bonded to the base insulating layer, a region on the second surface of the base insulating layer that is not covered by the removable layer does not contact the adhesive. In addition, the adhesive layer needs to be applied to selected areas of the electronic device. By the time the adhesive enters the B stage, the adhesive layer may be partially cured.

電子デバイスの活性面又は第1の面は、ベース絶縁層の第2の面と接触するように配置してもよい。電子デバイスの活性面には接着剤層が配置されており、活性面は除去性層と接触する(図3(d)を参照)。電子デバイスをベース絶縁層上に配置するために自動ピックアンドプレースシステムを使用してもよい。電子デバイスをベース絶縁層に接合するために、接着剤層は硬化してもよい。除去性層の溶融温度より低い硬化温度を使用する必要がある。   The active surface or the first surface of the electronic device may be disposed so as to contact the second surface of the base insulating layer. An adhesive layer is disposed on the active surface of the electronic device, and the active surface contacts the removable layer (see FIG. 3D). An automatic pick and place system may be used to place the electronic device on the base insulating layer. To bond the electronic device to the base insulating layer, the adhesive layer may be cured. It is necessary to use a curing temperature lower than the melting temperature of the removable layer.

一実施形態では、ベース絶縁層は、第1の面及び第2の面を有する(図4(a)を参照)。処理中のベース絶縁層の寸法を安定させるために、ベース絶縁層はフレーム構造(図示せず)に固定される。本実施形態では、除去性層はベース絶縁層に塗布され、上述したように硬化される(図4(b)を参照)。   In one embodiment, the base insulating layer has a first surface and a second surface (see FIG. 4A). In order to stabilize the dimensions of the insulating base layer during processing, the insulating base layer is fixed to a frame structure (not shown). In this embodiment, the removable layer is applied to the base insulating layer and cured as described above (see FIG. 4B).

図4(c)に示すように、接着剤層は、除去性層の外側に向いた面に向けてベース絶縁層の第2の面に塗布される。接着剤層は、上述したように塗布してもよい。   As shown in FIG. 4C, the adhesive layer is applied to the second surface of the base insulating layer toward the surface facing the outside of the removable layer. The adhesive layer may be applied as described above.

電子デバイスの活性面がベース絶縁層上で接着剤層と接触する状態で配置されるように(図4(d)を参照)、電子デバイスの活性面又は第1の面は、ベース絶縁層の第2の面と接触する状態で配置してもよい。電子デバイスをベース絶縁層上に配置するために、自動ピックアンドプレースシステムを使用してもよい。   The active surface or the first surface of the electronic device is arranged on the base insulating layer so that the active surface of the electronic device is disposed on the base insulating layer in contact with the adhesive layer (see FIG. 4D). You may arrange | position in the state which contacts a 2nd surface. An automatic pick and place system may be used to place the electronic device on the base insulating layer.

図5(a)及び図5(b)を参照すると、ベース絶縁層の第2の面に低温感知接着剤層28が塗布される。低温感知接着剤層は、少なくとも1つの電子デバイスをベース絶縁層に接合する。低温感知接着剤は、処理中及び使用中に接着剤が電子デバイスをベース絶縁層に有効に接合する場合に有用であろう。   Referring to FIGS. 5A and 5B, a low temperature sensing adhesive layer 28 is applied to the second surface of the base insulating layer. The low temperature sensitive adhesive layer bonds at least one electronic device to the base insulating layer. Low temperature sensitive adhesives may be useful when the adhesive effectively bonds the electronic device to the base insulating layer during processing and use.

電子デバイスの活性面が低温感知接着剤層と接触する状態で配置されるように(図5(b)を参照)、電子デバイスの活性面又は第1の面は、ベース絶縁層の第2の面と接触する状態で配置してもよい。例えば、この場合にはチップである各電子デバイスをダイシングされたウェハから又はワッフルパックなどの個別に分離されたチップのトレイから取り上げる自動ピックアンドプレースシステムの加熱ステージにベース絶縁層を配置してもよい。低温感知接着剤が部分的にしか硬化されていない場合、接着剤が軟化し、粘性を有するように、低温感知接着剤は加熱してもよい。その後、チップの活性面がベース絶縁層の第2の面と対向するように配置され、それにより、各チップのI/Oコンタクトがベース絶縁層上の標準点と整列されるように、チップは第1の面を下に向けて配置される。電子デバイスをベース絶縁層に接合するために、低温感知接着剤は完全に硬化してもよい。   The active surface or first surface of the electronic device is the second of the base insulating layer so that the active surface of the electronic device is placed in contact with the low temperature sensitive adhesive layer (see FIG. 5 (b)). You may arrange | position in the state which contacts a surface. For example, in this case, the base insulating layer may be placed on the heating stage of an automatic pick and place system that picks up each electronic device that is a chip from a diced wafer or from a tray of individually separated chips such as waffle packs. Good. If the cold sensitive adhesive is only partially cured, the cold sensitive adhesive may be heated so that the adhesive softens and has a viscosity. The chip is then placed so that the active surface of the chip faces the second surface of the base insulating layer, so that the I / O contacts of each chip are aligned with the standard points on the base insulating layer. It arrange | positions with a 1st surface facing down. In order to bond the electronic device to the base insulating layer, the low temperature sensitive adhesive may be fully cured.

一実施形態では、図6(a)に示すように、低温感知接着剤は、ベース絶縁層にではなく、電子デバイスの第1の面に塗布される。接着剤がBステージに入るまでに、低温感知接着剤は部分的に硬化してもよい。低温感知接着剤は、上述したように取り扱われ、処理され、組み立てられてもよい。その後、低温感知接着剤は完全に硬化される。   In one embodiment, as shown in FIG. 6 (a), the low temperature sensitive adhesive is applied to the first surface of the electronic device rather than to the base insulating layer. By the time the adhesive enters the B stage, the low temperature sensitive adhesive may partially cure. The cold sensitive adhesive may be handled, processed and assembled as described above. Thereafter, the low temperature sensitive adhesive is fully cured.

低温感知接着剤を有する電子デバイスの活性面又は第1の面は、ベース絶縁層の第2の面と接触してもよい(図6(b)を参照)。処理中にベース絶縁層の寸法を安定させるために、ベース絶縁層はフレーム構造に固定してもよい。   The active surface or first surface of the electronic device having the low temperature sensitive adhesive may be in contact with the second surface of the base insulating layer (see FIG. 6 (b)). In order to stabilize the dimensions of the base insulating layer during processing, the base insulating layer may be fixed to the frame structure.

配線構造及びベース絶縁層から電子デバイスを回収するために、最終処理工程に至るまで、封止工程を遅らせてもよい。しかし、処理中、封止されないままの電子デバイスをベース絶縁層上に放置すると、封止されていない面が平坦ではないため、パターニングに関してベース絶縁層に問題が起こる場合がある。   In order to recover the electronic device from the wiring structure and the base insulating layer, the sealing step may be delayed until the final processing step. However, if an unsealed electronic device is left on the base insulating layer during processing, a problem may occur in the base insulating layer with respect to patterning because an unsealed surface is not flat.

処理中にベース絶縁層の寸法を安定させるために、ベース絶縁層はフレーム構造に固定される。一実施形態では、フレームパネル30は、第1の面32及び第2の面34を有する。フレームは、ベース絶縁層上の電子デバイスの場所ごとに1つのアパーチャ又は開口部38を規定する面を有する(図7(a)及び図7(b)を参照)。   In order to stabilize the dimensions of the base insulating layer during processing, the base insulating layer is fixed to the frame structure. In one embodiment, the frame panel 30 has a first surface 32 and a second surface 34. The frame has a surface that defines one aperture or opening 38 for each location of the electronic device on the base insulating layer (see FIGS. 7A and 7B).

ベース絶縁層は、図8に示すようにフレームパネルに固定してもよい。フレームパネルは、配線構造の製造中にフレーム構造(先に示した通り)の代わりに又はフレーム構造に加えてベース絶縁層を安定させる。さらに、フレームパネルは、処理中のベース絶縁層の封止されていない面の平坦度を向上してもよい。フレームパネルは、配線構造の相対的に永久的な部品であってもよい。図7(a)に示すように、フレームパネルは、複数の開口部38を含むほど十分に大きくてもよい。各開口部は、ベース絶縁層上の異なる電子デバイス実装場所に対応し、それにより、フレームパネルは、複数の電子デバイス実装場所に対して安定性を与え且つ平坦度を向上する。或いは、フレームパネルは単一の開口部を含み、ベース絶縁層上の1つの電子デバイス実装場所に対して安定性を与え且つ平坦度を向上するような大きさに規定してもよい。   The base insulating layer may be fixed to the frame panel as shown in FIG. The frame panel stabilizes the base insulating layer during manufacture of the wiring structure instead of or in addition to the frame structure (as shown above). Further, the frame panel may improve the flatness of the unsealed surface of the base insulating layer being processed. The frame panel may be a relatively permanent part of the wiring structure. As shown in FIG. 7A, the frame panel may be sufficiently large to include a plurality of openings 38. Each opening corresponds to a different electronic device mounting location on the base insulating layer, whereby the frame panel provides stability and improved flatness for multiple electronic device mounting locations. Alternatively, the frame panel may include a single opening and be sized to provide stability and improve flatness for one electronic device mounting location on the base insulating layer.

適切なフレームパネルは、金属、セラミック又はポリマー材料から形成してもよい。適切なポリマー材料は、ポリイミド、エポキシ又はエポキシ混合物を含んでもよい。ポリマー材料は、1つ以上の補強充填材を含んでもよい。かかる充填材は、繊維又は小さな無機物粒子を含んでもよい。適切な繊維は、ガラス繊維又は炭素繊維であってもよい。適切な粒子は、炭化ケイ素、窒化ホウ素又は窒化アルミニウムを含んでもよい。フレームパネルは成形ポリマー構造であってもよい。一実施形態では、フレームパネルは、チタン、鉄、銅又はスズから選択された金属である。或いは、金属は、合金、又はステンレス鋼又はCu:Invar:Cuなどの金属複合材料であってもよい。フレームパネルが形成される特定の材料は、所望の熱膨張係数、剛性その他の所望の機械的特性に基づいて特定の構造に合わせて選択してもよい。フレームパネルは金属被覆膜を有してもよい。被覆に適する金属はニッケルを含んでもよい。フレームパネルはポリマー被覆膜を有してもよい。適切なポリマー被覆膜材料は、接着力を向上するポリイミドを含んでもよい。   Suitable frame panels may be formed from metal, ceramic or polymer materials. Suitable polymeric materials may include polyimide, epoxy or epoxy mixtures. The polymeric material may include one or more reinforcing fillers. Such fillers may include fibers or small inorganic particles. Suitable fibers may be glass fibers or carbon fibers. Suitable particles may include silicon carbide, boron nitride or aluminum nitride. The frame panel may have a molded polymer structure. In one embodiment, the frame panel is a metal selected from titanium, iron, copper or tin. Alternatively, the metal may be an alloy or stainless steel or a metal composite such as Cu: Invar: Cu. The particular material from which the frame panel is formed may be selected for a particular structure based on the desired coefficient of thermal expansion, stiffness, or other desired mechanical properties. The frame panel may have a metal coating film. Suitable metals for the coating may include nickel. The frame panel may have a polymer coating. Suitable polymer coating materials may include polyimide that improves adhesion.

フレーム構造及び/又はフレームパネルにより、処理中にベース絶縁層を安定させてもよい。しかし、フレーム構造又はフレームパネルの使用は不要であってもよい。例えば、ロールツーロール処理は、フレーム構造又はフレームパネルの使用を必要としなくてもよい。   The frame structure and / or frame panel may stabilize the base insulating layer during processing. However, the use of a frame structure or frame panel may be unnecessary. For example, roll-to-roll processing may not require the use of a frame structure or frame panel.

フレームパネルは、約10ppm/℃超の熱膨張係数(CTE)を有してもよい。フレームパネルは、約20ppm/℃未満の熱膨張係数(CTE)を有してもよい。一実施形態では、フレームパネルは、電子デバイスの厚さと等しい又はそれに近い厚さを有してもよい。   The frame panel may have a coefficient of thermal expansion (CTE) greater than about 10 ppm / ° C. The frame panel may have a coefficient of thermal expansion (CTE) of less than about 20 ppm / ° C. In one embodiment, the frame panel may have a thickness that is equal to or close to the thickness of the electronic device.

一実施形態では、フレームパネルの第1の面は、ベース絶縁層の第2の面に固定される(図8(a)及び図8(b)を参照)。ベース絶縁層は、接着剤層40を使用してフレームパネルに接合してもよい。フレームパネルをベース絶縁層に接合するのに適する接着剤は、適切な接着剤材料として先に列挙された材料を少なくとも含む。適切な塗布方法は、先に列挙された方法を含む。   In one embodiment, the first surface of the frame panel is fixed to the second surface of the base insulating layer (see FIGS. 8A and 8B). The base insulating layer may be bonded to the frame panel using the adhesive layer 40. Adhesives suitable for joining the frame panel to the base insulating layer include at least the materials listed above as suitable adhesive materials. Suitable application methods include those listed above.

さらに、フレームパネルをベース絶縁層に接合するために使用される接着剤層が電子デバイスをベース絶縁層に接合するために使用される接着剤層と同一である場合、電池デバイス及びフレームパネルは、ベース絶縁層の上に同時に配置され且つ同時に硬化してもよい。これにより、処理工程が簡単になるか又は処理工程の数が減少するであろう。例えば、図9に示すように、ベース絶縁層14の第2の面は、熱硬化性接着剤層16で被覆され、接着剤材料はBステージまで硬化される。図9(b)に示すように、ベース絶縁層の第2の面は、フレームパネル30の第1の面に貼り合わされる。除去性層が既に固定されている電子デバイス18は、フレームパネル30の開口部の中でベース絶縁層の第2の面に配置される(図9(c)及び図9(d)を参照)。フレームパネル及び電子デバイスの双方をベース絶縁層に接合するために、接着剤層は完全に硬化される。   Furthermore, when the adhesive layer used to bond the frame panel to the base insulating layer is the same as the adhesive layer used to bond the electronic device to the base insulating layer, the battery device and the frame panel are It may be simultaneously disposed on the base insulating layer and cured simultaneously. This will simplify the processing steps or reduce the number of processing steps. For example, as shown in FIG. 9, the second surface of the insulating base layer 14 is covered with a thermosetting adhesive layer 16, and the adhesive material is cured to the B stage. As shown in FIG. 9B, the second surface of the base insulating layer is bonded to the first surface of the frame panel 30. The electronic device 18 having the removable layer already fixed is disposed on the second surface of the base insulating layer in the opening of the frame panel 30 (see FIGS. 9C and 9D). . To bond both the frame panel and the electronic device to the base insulating layer, the adhesive layer is fully cured.

フレームパネルの各開口部は、x寸法及びy寸法において電子デバイスより約0.2mm〜約5mmの範囲で大きくてもよい。このようにサイズを大きくすることにより、後に電子デバイスをベース絶縁層の上に容易に配置できる。或いは、電子デバイスがベース絶縁層上に配置され且つ/又はベース絶縁層に接合された後に、フレームパネルがベース絶縁層上に配置してもよい。   Each opening in the frame panel may be larger in the range of about 0.2 mm to about 5 mm than the electronic device in the x and y dimensions. By increasing the size in this way, the electronic device can be easily disposed on the base insulating layer later. Alternatively, the frame panel may be disposed on the base insulating layer after the electronic device is disposed on and / or joined to the base insulating layer.

図10(a)を参照すると、例えば、ベース絶縁層の第2の面は接着剤層によって被覆され、接着剤はBステージまで硬化される。図10(b)に示すように、除去性層が塗布されている電子デバイスは、ベース絶縁層の第2の面に配置される。図10(c)及び図10(d)に示すように、ベース絶縁層の第2の面は、フレームパネルの第1の面に貼り合わされる。電子デバイスは、フレームパネルの開口部の中に配置される。最後に、フレームパネル及び電子デバイスをベース絶縁層に接合するために、接着剤層は完全に硬化される。   Referring to FIG. 10A, for example, the second surface of the base insulating layer is covered with an adhesive layer, and the adhesive is cured to the B stage. As shown in FIG. 10B, the electronic device on which the removable layer is applied is disposed on the second surface of the base insulating layer. As shown in FIGS. 10C and 10D, the second surface of the base insulating layer is bonded to the first surface of the frame panel. The electronic device is disposed in the opening of the frame panel. Finally, the adhesive layer is fully cured to bond the frame panel and electronic device to the base insulating layer.

一実施形態では、部分構体は、除去性層及び接着剤層を含み、サンドイッチ構造を形成するために除去性層と接着剤層との間にバリア被覆膜が配置される。バリア被覆膜は、接着剤層からの反応性種の移動を阻止してもよく、且つ処理中に接着剤層と除去性層との反応を防止してもよい。かかる反応が起こった場合、除去性層と接着剤層との境界面が弱体化するか又はそれらの層の間に欠陥箇所が形成されてしまうであろう。例えば、硬化などの高温処理中、熱硬化性接着剤層は、除去性層の熱可塑性材料と反応する場合がある。   In one embodiment, the partial structure includes a removable layer and an adhesive layer, and a barrier coating film is disposed between the removable layer and the adhesive layer to form a sandwich structure. The barrier coating may prevent migration of reactive species from the adhesive layer and may prevent reaction between the adhesive layer and the removable layer during processing. If such a reaction occurs, the interface between the removable layer and the adhesive layer will be weakened or a defect will be formed between the layers. For example, during high temperature processing such as curing, the thermosetting adhesive layer may react with the thermoplastic material of the removable layer.

除去性層が電子デバイスに塗布された後、又はベース絶縁層及び除去性層が硬化された後に、バリア被覆膜は除去性層の外側に向いた面に(除去性層の「上に重ねて」)塗布してもよい。バリア被覆膜は、有機物層又は無機物層のいずれであってもよい。有機物バリア被覆膜が使用される実施形態では、接着剤層又は除去性層のいずれかを塗布するのに適切であると本明細書中で指示される方法により、バリア被覆膜はベース絶縁層又は電子デバイスに塗布してもよい。塗布方法は化学気相成長、プラズマ蒸着又は反応性スパッタリングを含むが、それらに限定されない。無機物バリア被覆膜が使用される実施形態では、バリア被覆膜は、例えばCVD、蒸着又はスパッタリングにより付着してもよい。バリア被覆膜が電子デバイスの面に塗布される場合、ウェハ処理が完了し、ウェハソーイングが実行される前の段階で、バリア被覆膜はウェハレベルで塗布してもよい。或いは、バリア被覆膜は、ウェハソーイングの後に個別に分離されたチップに塗布してもよい。   After the removable layer is applied to the electronic device, or after the insulating base layer and the removable layer are cured, the barrier coating film is placed on the surface facing the outer side of the removable layer (on top of the removable layer). It may be applied. The barrier coating film may be either an organic layer or an inorganic layer. In embodiments in which an organic barrier coating is used, the barrier coating is made into a base insulation by a method indicated herein as being suitable for applying either an adhesive layer or a removable layer. It may be applied to a layer or an electronic device. Application methods include, but are not limited to, chemical vapor deposition, plasma deposition or reactive sputtering. In embodiments where an inorganic barrier coating is used, the barrier coating may be deposited by, for example, CVD, vapor deposition, or sputtering. When the barrier coating is applied to the surface of the electronic device, the barrier coating may be applied at the wafer level at the stage where the wafer processing is completed and before wafer sawing is performed. Alternatively, the barrier coating film may be applied to individually separated chips after wafer sawing.

バリア被覆膜は、ポリオレフィン、ポリエステル又はアモルファス水素化炭素から選択された1つ以上の有機物材料を含んでもよい。他の適切なバリア被覆膜は、Ta25、Al23、Sb23、Bi23、WO3又はZrO2などの無機物材料から形成してもよい。 The barrier coating may include one or more organic materials selected from polyolefins, polyesters, or amorphous hydrogenated carbon. Other suitable barrier coatings may be formed from inorganic materials such as Ta 2 O 5 , Al 2 O 3 , Sb 2 O 3 , Bi 2 O 3 , WO 3 or ZrO 2 .

一実施形態では、電子デバイスとベース絶縁層との電気的接続は、電子デバイスがベース絶縁層に接合された後に形成される。特に、電子デバイスに配置されたI/Oコンタクトとベース絶縁層に配置された電気導体との間で、電気的接続が形成される。   In one embodiment, the electrical connection between the electronic device and the base insulating layer is formed after the electronic device is bonded to the base insulating layer. In particular, an electrical connection is formed between an I / O contact disposed in the electronic device and an electrical conductor disposed in the base insulating layer.

図11を参照すると、ベース絶縁層に配置してもよい適切な電気導体40は、パッド、ピン、バンプ又ははんだボールを含む。ベース絶縁層と電子デバイスとの間の電気的接続は、特定用途向けパラメータに基づいて選択された構造であってもよい。例えば、ベース絶縁層、接着剤層及び除去性層を貫通して、電子デバイス上の1つ以上のI/Oコンタクトに至るアパーチャ、穴又はビア42を形成してもよい(図11を参照)。一実施形態では、ビアの大きさは、マイクロビアとなるように規定してもよい。レーザーアブレーティング、機械的穴あけ、打ち抜き、ウェット化学エッチング、プラズマエッチング又は反応性イオンエッチングにより、ビアを形成してもよい。   Referring to FIG. 11, suitable electrical conductors 40 that may be disposed on the base insulating layer include pads, pins, bumps or solder balls. The electrical connection between the base insulating layer and the electronic device may be a structure selected based on application specific parameters. For example, apertures, holes or vias 42 may be formed through the base insulating layer, adhesive layer and removable layer to one or more I / O contacts on the electronic device (see FIG. 11). . In one embodiment, the via size may be defined to be a micro via. Vias may be formed by laser ablation, mechanical drilling, punching, wet chemical etching, plasma etching or reactive ion etching.

レーザーアブレーション技術によりビアが形成される場合、ベース絶縁層はフレーム構造により支持してもよく、裏返された後に自動レーザーシステムに配置してもよい。レーザーシステムは、選択された場所でベース絶縁層に対してレーザーアブレーションを実行するようにプログラムしてもよい。この処理により、ベース絶縁層、接着剤層及び除去性層を貫通して、電子デバイス18上の複数のI/Oコンタクト24に至る盲穴ビアが形成される。電子デバイス上のI/Oコンタクトを露出させるためにビア内部の残留灰及び残留接着剤層を除去するスミア除去処理又はスカム除去処理が、レーザーアブレーションの後に必要に応じて実行してもよい。この工程は、反応性イオンエッチング(RIE)、プラズマクリーン又はウェット化学エッチングにより実行してもよい。ベース絶縁層の第1の面に、トレース、パワープレーン又は接地平面が必要に応じて形成してもよい。   When vias are formed by laser ablation technology, the base insulating layer may be supported by a frame structure or placed in an automated laser system after being turned over. The laser system may be programmed to perform laser ablation on the base insulating layer at selected locations. This treatment forms blind hole vias that penetrate the base insulating layer, the adhesive layer, and the removable layer to the plurality of I / O contacts 24 on the electronic device 18. A smear removal process or a scum removal process that removes residual ash and residual adhesive layers inside the vias to expose I / O contacts on the electronic device may be performed after laser ablation as needed. This step may be performed by reactive ion etching (RIE), plasma clean or wet chemical etching. A trace, power plane, or ground plane may be formed on the first surface of the base insulating layer as necessary.

図11(b)を参照すると、ビアの中に、電子デバイス上のI/Oコンタクト及びベース絶縁層10の第1の面まで延出する図中符号44により示される導電性材料を配置してもよい。導電性材料は導電性ポリマーであってもよく、ジェッティング又はスクリーニングにより付着してもよい。適切な導電性材料の例は、金属粒子充填材を含むエポキシ、ポリスルホン又はポリウレタンを含んでもよい。適切な金属粒子は、銀及び金を含む。他の適切な金属は、Al、Cu、Ni、Sn及びTiを含んでもよい。充填材を含むポリマー材料の代わりに、本来導電性であるポリマーを使用してもよい。適切な導電性ポリマーはポリアセチレン、ポリピロール、ポリチオフェン、ポリアニリン、ポリフルオレン、ポリ−3−へキシルチオフェン、ポリナフタレン、硫化ポリ−p−フェニレン及びポリ−p−フェニレンビニレンを含む。粘度及び安定性が問題になる場合には、導電率をさらに向上するために、本来導電性であるポリマーに導電性充填材を充填してもよい。   Referring to FIG. 11B, the conductive material indicated by reference numeral 44 in the drawing extending to the I / O contact on the electronic device and the first surface of the base insulating layer 10 is disposed in the via. Also good. The conductive material may be a conductive polymer and may be deposited by jetting or screening. Examples of suitable conductive materials may include epoxies, polysulfones or polyurethanes with metal particle fillers. Suitable metal particles include silver and gold. Other suitable metals may include Al, Cu, Ni, Sn and Ti. Instead of the polymeric material containing the filler, a polymer that is inherently conductive may be used. Suitable conductive polymers include polyacetylene, polypyrrole, polythiophene, polyaniline, polyfluorene, poly-3-hexylthiophene, polynaphthalene, sulfided poly-p-phenylene and poly-p-phenylene vinylene. When viscosity and stability become a problem, a conductive filler may be filled in a polymer that is inherently conductive in order to further improve the conductivity.

導電性材料が金属である場合、スパッタリング、蒸着、電気めっき又は無電解めっきのうち1つ以上を含む方法により、導電性材料は付着してもよい。一実施形態では、ベース絶縁層の第1の面及び電子デバイス上のI/Oコンタクトまで延出するビアの露出面は、スパッタめっき及び電気めっきを組合せたシーケンスを使用してメタライズされる。ベース絶縁層の第1の面及びビアが真空スパッタシステムに対して露出された状態で、ベース絶縁層は真空スパッタシステムの中に配置される。残留接着剤材料及び自然の金属酸化物を除去するために、バックスパッタ工程は、露出されたデバイスのI/Oコンタクトをスパッタエッチングする。さらに、バックスパッタ工程は、ベース絶縁層の表面の中までエッチングする。金属I/Oコンタクトのスパッタエッチングは、その後に実行されるメタライゼーション工程の接触抵抗を低下するが、ベース絶縁層のエッチングは、ベース絶縁層の第1の面に対する金属の接着力を向上する。   When the conductive material is a metal, the conductive material may be deposited by a method that includes one or more of sputtering, vapor deposition, electroplating, or electroless plating. In one embodiment, the first surface of the base insulating layer and the exposed surface of the via extending to the I / O contact on the electronic device are metallized using a combined sputter plating and electroplating sequence. The base insulating layer is disposed in the vacuum sputtering system with the first surface of the base insulating layer and the via exposed to the vacuum sputtering system. In order to remove residual adhesive material and native metal oxide, a backsputter process sputter etches the exposed I / O contacts of the device. Further, in the back sputtering process, etching is performed into the surface of the base insulating layer. Sputter etching of the metal I / O contact reduces the contact resistance of the subsequent metallization process, while etching of the base insulating layer improves the adhesion of the metal to the first surface of the base insulating layer.

図11(b)に示すように、ベース絶縁層の第1の面、ビアを規定する側壁及び露出されたI/Oコンタクトに、シード金属層44がスパッタ蒸着される。Ti又はCrなどのバリア金属及びCu又はAuなどの非バリア金属を含有する二重金属系を使用してもよい。バリア金属は、約1,000Å〜約3,000Åの範囲の厚さにめっきでき、非バリア金属は、約0.2μm〜約2.0μmの範囲の厚さにめっきできる。金属蒸着工程は、ベース絶縁層の第1の面、すなわち素子側ではない面に金属配線部を形成してもよい。   As shown in FIG. 11 (b), a seed metal layer 44 is sputter deposited on the first surface of the base insulating layer, the sidewalls defining the vias and the exposed I / O contacts. A double metal system containing a barrier metal such as Ti or Cr and a non-barrier metal such as Cu or Au may be used. The barrier metal can be plated to a thickness in the range of about 1,000 mm to about 3,000 mm, and the non-barrier metal can be plated to a thickness in the range of about 0.2 μm to about 2.0 μm. In the metal vapor deposition step, the metal wiring portion may be formed on the first surface of the base insulating layer, that is, the surface not on the element side.

スパッタリング工程に続いて、図11(c)に示すように、ベース絶縁層の第1の面に、非バリアシード金属層の相対的に厚い層が電気めっきされる。適切なメタライゼーションパターニング処理は、図11に示すような半加法的処理又はパターンプレートアップ処理を含んでもよい。約2μm〜約20μmの範囲の厚さを有する層を形成するために、ビア側壁を含むベース絶縁層のメタライズ面が金属によって電気めっきされる。図11(c)を参照すると、ベース絶縁層の第1の面を覆うようにフォトマスク材料が配置され、第1の面の選択された領域を露出させるために、フォトマスク材料はフォトパターニングされる。配線トレース、I/Oコンタクト及びビアなどの金属を保持することが望まれるベース絶縁層の第1の面上の領域は、フォトレジストで被覆されたままであり、金属が除去されるベース絶縁面の領域は露出されて被覆されない。複数の金属ウェットエッチング浴により、ベース絶縁層の露出された表面領域のめっきされた金属及びスパッタリングされた金属は除去されるが、残る領域はマスク材料によりウェットエッチング剤から保護される。エッチング工程の完了後、残ったフォトレジスト材料は除去される。フォトレジスト材料の除去によって、図11(d)に示すような所望のメタライゼーションパターンを得られる。   Following the sputtering step, as shown in FIG. 11C, a relatively thick layer of a non-barrier seed metal layer is electroplated on the first surface of the base insulating layer. A suitable metallization patterning process may include a semi-additive process or a pattern plate-up process as shown in FIG. The metallized surface of the base insulating layer, including the via sidewalls, is electroplated with metal to form a layer having a thickness in the range of about 2 μm to about 20 μm. Referring to FIG. 11 (c), a photomask material is disposed to cover the first surface of the base insulating layer, and the photomask material is photopatterned to expose selected regions of the first surface. The The regions on the first surface of the base insulating layer where it is desired to retain the metal, such as wiring traces, I / O contacts and vias, remain coated with photoresist, and the base insulating surface where the metal is removed. The area is exposed and not covered. A plurality of metal wet etch baths remove the plated metal and sputtered metal in the exposed surface region of the base insulating layer, while the remaining region is protected from the wet etchant by the mask material. After completion of the etching process, the remaining photoresist material is removed. By removing the photoresist material, a desired metallization pattern as shown in FIG.

1つのシーケンスにおいて、減法的金属パターニング処理が使用される。この方法では、ベース絶縁層の第1の面を覆うようにフォトマスク材料が配置され、その後、第1の面の選択された領域を露出させるために、フォトマスク材料はフォトパターニングされる。配線トレース、I/Oコンタクト及びビアなどの金属を保持することが望まれるベース絶縁層の第1の面上の領域は、フォトレジストで被覆されたままであるが、金属を除去することが望まれるベース絶縁層の面の領域は、図11(c)に示すように被覆されないままである。ビア側壁を含むベース絶縁層の第1の面の露出されたメタライズ領域は、約4μm〜約20μmの範囲の厚さまで電気めっきされる。めっきされた金属は、パターニングされたフォトレジストのまっすぐな側壁に続く側壁を有するので、フォトレジストの厚さは、めっき金属の厚さを超えてはならない。めっき処理工程の完了後、残ったフォトレジスト材料が除去される。その結果、図11(d)に示すように、シード金属がめっきされなかったベース絶縁層の第1の面上のメタライズ領域が得られる。所望のメタライゼーションパターンを残すために、複数の標準ウェット金属エッチング浴により、露出されたシード金属を除去してもよい。はんだ付け処理を使用して、ベース絶縁層と電子デバイスとの間の電気的接続がさらに形成してもよい。   In one sequence, a subtractive metal patterning process is used. In this method, a photomask material is placed over the first surface of the base insulating layer, and then the photomask material is photopatterned to expose selected regions of the first surface. Areas on the first surface of the base insulating layer where it is desired to retain metal, such as wiring traces, I / O contacts and vias, remain coated with photoresist, but it is desirable to remove the metal. The area of the surface of the base insulating layer remains uncovered as shown in FIG. The exposed metallized region of the first surface of the base insulating layer including the via sidewalls is electroplated to a thickness in the range of about 4 μm to about 20 μm. Since the plated metal has sidewalls that follow the straight sidewalls of the patterned photoresist, the thickness of the photoresist should not exceed the thickness of the plated metal. After completion of the plating process, the remaining photoresist material is removed. As a result, as shown in FIG. 11D, a metallized region on the first surface of the base insulating layer that is not plated with the seed metal is obtained. In order to leave the desired metallization pattern, the exposed seed metal may be removed by a plurality of standard wet metal etch baths. A soldering process may be used to further form an electrical connection between the base insulating layer and the electronic device.

以上説明された処理工程の結果、第1の配線層48及び第1の配線層から電子デバイスのI/Oコンタクトへの電気的接続が完成する。マイクロプロセッサ、ビデオプロセッサ及びASIC(Application Specific Integrated Circuits)などの半導体チップを含む1つ以上の複雑な電子デバイスへの配線において、必要とされるチップI/Oコンタクトの全てに関して経路を完全に規定するために、追加の配線層が必要となる場合もある。かかる電子デバイスの場合、ベース絶縁層の第1の面に、1つ以上の追加配線層を形成してもよい。経路規定がさほど複雑ではないさらに単純な電子デバイスの場合には、配線層はただ1つ形成されればよい。   As a result of the processing steps described above, electrical connection from the first wiring layer 48 and the first wiring layer to the I / O contact of the electronic device is completed. Complete routing for all required chip I / O contacts in wiring to one or more complex electronic devices, including semiconductor chips such as microprocessors, video processors and ASICs (Application Specific Integrated Circuits) Therefore, an additional wiring layer may be required. In the case of such an electronic device, one or more additional wiring layers may be formed on the first surface of the base insulating layer. In the case of a simpler electronic device in which route definition is not so complicated, only one wiring layer has to be formed.

一実施形態では、追加配線層は、第1の配線層に追加の絶縁層50を接合することにより形成される。図12(a)に示す一実施形態では、追加絶縁層は、第1の面52及び第2の面54を有し、接着剤層56によって被覆される。本発明において使用するのに適する接着剤は、先に適切な接着剤材料であるとして指示された材料を含む。接着剤層が熱硬化性材料を含む場合、接着剤層が追加絶縁層に塗布された後、接着剤はBステージまで硬化される。   In one embodiment, the additional wiring layer is formed by bonding an additional insulating layer 50 to the first wiring layer. In one embodiment shown in FIG. 12 (a), the additional insulating layer has a first surface 52 and a second surface 54 and is covered by an adhesive layer 56. Adhesives suitable for use in the present invention include materials previously indicated as being suitable adhesive materials. When the adhesive layer includes a thermosetting material, the adhesive is cured to the B stage after the adhesive layer is applied to the additional insulating layer.

接着剤層を追加配線層に塗布するのに適する方法は、スプレーコーティング、スピンコーティング、ロールコーティング、メニスカスコーティング、ディップコーティング、トランスファーコーティング、ジェッティング、ドロップディスペンシング、パターンプリント蒸着又はドライフィルムラミネーティングを含む。接着剤層は、約5μmを超える厚さを有してもよい。一実施形態では、除去性層は、約5μm〜約10μm、約10μm〜約20μm、約20μm〜約30μm、約30μm〜約40μm又は約40μm〜約50μmの範囲の厚さ、或いは約50μmを超える厚さを有してもよい。別の実施形態では、接着剤層は、追加絶縁層の面に塗布される事前製造済み自然接着膜であってもよい。   Suitable methods for applying the adhesive layer to the additional wiring layer include spray coating, spin coating, roll coating, meniscus coating, dip coating, transfer coating, jetting, drop dispensing, pattern print deposition or dry film laminating. Including. The adhesive layer may have a thickness greater than about 5 μm. In one embodiment, the removable layer has a thickness in the range of about 5 μm to about 10 μm, about 10 μm to about 20 μm, about 20 μm to about 30 μm, about 30 μm to about 40 μm, or about 40 μm to about 50 μm, or greater than about 50 μm. It may have a thickness. In another embodiment, the adhesive layer may be a pre-fabricated natural adhesive film that is applied to the surface of the additional insulating layer.

図12(b)を参照すると、追加絶縁層の第2の面は、ベース絶縁層の第1の面(部品側ではない側)と接触するように配置される。追加絶縁層をベース絶縁層及び配線層48に接合するために、接着剤層は完全に硬化される。一実施形態では、加熱真空ラミネーションシステムを使用して、追加絶縁層はベース絶縁層の第1の面に貼り合わされる。   Referring to FIG. 12B, the second surface of the additional insulating layer is disposed so as to be in contact with the first surface (the side that is not the component side) of the base insulating layer. In order to bond the additional insulating layer to the base insulating layer and the wiring layer 48, the adhesive layer is completely cured. In one embodiment, the additional insulating layer is bonded to the first surface of the base insulating layer using a heated vacuum lamination system.

追加絶縁層上の電気導体40は、ベース絶縁層上の電気導体40に電気的に接続される。例えば、図12(c)に示すように、追加絶縁層及び接着剤層を貫通して、ベース絶縁層上の選択された電気導体に至るビアを形成してもよい。追加絶縁層及び接着剤層に導電性ビアを形成するために、上述したように第1の配線層にビアを形成し且つ導電性材料を蒸着するために使用された処理工程と同一の処理工程を使用してもよい(図12(d)を参照)。   The electrical conductor 40 on the additional insulating layer is electrically connected to the electrical conductor 40 on the base insulating layer. For example, as shown in FIG. 12C, a via that penetrates through the additional insulating layer and the adhesive layer to reach a selected electrical conductor on the base insulating layer may be formed. The same process steps used to form the vias in the first wiring layer and deposit the conductive material as described above to form the conductive vias in the additional insulating layer and the adhesive layer. May be used (see FIG. 12D).

一実施形態では、第1の配線層に関して上述したメタライゼーション工程及びパターニング工程を使用して、第2の配線層を完成するために、追加絶縁層の第1の面はメタライズされる。同様にして複数の追加配線層を形成してもよい。   In one embodiment, the first surface of the additional insulating layer is metallized to complete the second wiring layer using the metallization and patterning steps described above for the first wiring layer. Similarly, a plurality of additional wiring layers may be formed.

図12(d)及び図13に示すように、複数の配線層は協働して、配線構体60を規定する。配線構体は、第1の面62及び第2の面64を有する。任意の金属トレースをパシベートし且つ構体又はパッケージI/Oコンタクトに対して使用されるコンタクトパッドを規定するために、構体の第1の面を誘電体マスク材料又ははんだマスク材料68によって被覆することにより、配線構体は完成してもよい。パッケージI/Oコンタクトは、さらに堅牢なI/Oコンタクトを形成するために露出されたコンタクトパッドに塗布されるTi:Ni:Auなどの追加金属蒸着膜を有してもよい。追加金属蒸着膜は、無電解めっきにより塗布してもよい。I/Oコンタクトパッドには、ピン、はんだ球又はリード線を装着してもよいし、或いはパッドアレイを形成するように、そのままの状態で放置してもよい。図13は、ボールグリッドアレイの場合のようなはんだ球のアレイを有する配線構体60を示す。他の配線構造を使用してもよい。例えば、配線構体は、ピングリッドアレイの場合のようなピンのアレイを有してもよい。   As shown in FIGS. 12D and 13, the plurality of wiring layers cooperate to define the wiring structure 60. The wiring structure has a first surface 62 and a second surface 64. By covering the first side of the structure with a dielectric mask material or solder mask material 68 to passivate any metal trace and define the contact pads used for the structure or package I / O contact The wiring structure may be completed. The package I / O contact may have an additional metal deposition film such as Ti: Ni: Au applied to the exposed contact pad to form a more robust I / O contact. The additional metal vapor deposition film may be applied by electroless plating. Pins, solder balls or lead wires may be attached to the I / O contact pads, or may be left as they are so as to form a pad array. FIG. 13 shows a wiring assembly 60 having an array of solder balls as in the case of a ball grid array. Other wiring structures may be used. For example, the wiring structure may have an array of pins as in the case of a pin grid array.

1つの配線層であるか又は複数の配線層を含む配線構体であるかのいずれであってもよいが、配線構造が完成した時点で、全ての配線が正しいか否かが標準電気試験ステーションにより判定される。正しいとは、回路に開路又は短絡が存在しないことを意味する。配線構造に欠陥があること又は配線構造の別の部品に欠陥があることが試験により示された場合、欠陥を含むパッケージから有用な電子デバイスを回収してもよい。或いは、電子デバイスに欠陥があると判明した場合、欠陥デバイスが配線構造から除去され、新たなデバイスと交換してもよい。   Either a single wiring layer or a wiring structure including a plurality of wiring layers may be used, but when the wiring structure is completed, whether or not all wiring is correct is determined by a standard electrical test station. Determined. Correct means that there is no open circuit or short circuit in the circuit. If testing indicates that the wiring structure is defective or another part of the wiring structure is defective, a useful electronic device may be retrieved from the package containing the defect. Alternatively, if the electronic device is found to be defective, the defective device may be removed from the wiring structure and replaced with a new device.

一実施形態では、除去性層は、軟化温度又は融点を有してもよい。除去性層をその軟化温度又は融点まで加熱することにより、配線構造から電子デバイスを回収してもよい。その温度に達した時点で、ベース絶縁層及び配線構造から剥離又は除去される電子デバイスを回収できる。除去性層を軟化又は溶融するために、除去性層は熱源にさらされる。電子デバイスが保持装置により堅固に固定されている間に、この技術を使用して、配線構造が電子デバイスから剥ぎ取られてもよい。適切な保持装置は、真空クランプ又は機械的クランプを採用してもよい。クランプは、配線構造の縁部を把持し、配線構造を電子デバイスから除去するか又は剥ぎ取ってもよい。   In one embodiment, the removable layer may have a softening temperature or melting point. The electronic device may be recovered from the wiring structure by heating the removable layer to its softening temperature or melting point. When the temperature is reached, the electronic device that is peeled or removed from the base insulating layer and the wiring structure can be recovered. In order to soften or melt the removable layer, the removable layer is exposed to a heat source. Using this technique, the wiring structure may be stripped from the electronic device while the electronic device is firmly secured by the holding device. Suitable holding devices may employ vacuum clamps or mechanical clamps. The clamp may grip the edge of the wiring structure and remove or strip the wiring structure from the electronic device.

除去性層により、電子デバイス又は電子デバイスの活性面上の素子に損傷を与えずに、電子デバイスを回収できる。低K(誘電率)層間誘電体を使用しているために機械的強度が低く、損傷される半導体デバイスの出現に伴い、そのように電子デバイスを回収できることは特に重要になっている。   The removable layer allows the electronic device to be recovered without damaging the electronic device or elements on the active surface of the electronic device. Due to the use of low K (dielectric constant) interlayer dielectrics, mechanical strength is low, and with the advent of damaged semiconductor devices, it is particularly important to be able to recover such electronic devices.

別の除去方法において、二次加熱源が電子デバイス及びデバイスを取り囲む領域を局所的に加熱するような加熱ステージに配線構造を装着してもよい。除去性層は、軟化温度又は融点まで加熱される。除去性層が熱可塑性ポリマー又は熱硬化性ポリマーを含む場合、ポリマーの材料特性により判定される温度に除去性層をさらすことにより、除去性層は軟化又は溶融してもよい。適切な温度範囲は、約250℃〜約350℃の範囲であってもよい。   In another removal method, the wiring structure may be mounted on a heating stage such that the secondary heating source locally heats the electronic device and the area surrounding the device. The removable layer is heated to the softening temperature or melting point. If the removable layer comprises a thermoplastic polymer or a thermosetting polymer, the removable layer may be softened or melted by exposing the removable layer to a temperature determined by the material properties of the polymer. A suitable temperature range may be in the range of about 250 ° C to about 350 ° C.

損傷を受けずに機能している電子デバイスが不良なベース絶縁層から分離される場合、除去性層の融点は、電子デバイスの最高損傷閾値温度より低くなければならない。電子デバイスの最高損傷閾値温度は、電子デバイスを損傷せずに電子デバイス(デバイス上の全ての回路を含む)をさらすことができる最高温度である。これに対し、損傷を受けずに機能しているベース絶縁層から不良な電子デバイスを除去することが望まれる場合には、除去性層の融点は、ベース絶縁層の最高損傷閾値温度より低くなければならない。ベース絶縁層(層上の全ての回路を含む)の最高損傷閾値温度は、部品を損傷せずにベース絶縁層をさらすことができる最高温度である。従って、欠陥のある電子デバイス又はその他の欠陥部品のうち任意の部品が配線構造から除去してもよい。   When an electronic device that is functioning intact is separated from a defective base insulating layer, the melting point of the removable layer must be below the maximum damage threshold temperature of the electronic device. The maximum damage threshold temperature of an electronic device is the highest temperature at which the electronic device (including all circuits on the device) can be exposed without damaging the electronic device. On the other hand, if it is desired to remove the defective electronic device from the base insulating layer that is functioning without damage, the melting point of the removable layer must be lower than the maximum damage threshold temperature of the base insulating layer. I must. The maximum damage threshold temperature of the base insulating layer (including all circuits on the layer) is the highest temperature at which the base insulating layer can be exposed without damaging the component. Therefore, any part of the defective electronic device or other defective parts may be removed from the wiring structure.

一実施形態では、配線構造は、配線構造を規定し且つ形成するように電子デバイスをベース絶縁層に電気的に接続するために相対的に微細なピッチ(約50μm〜約1,000μm)のはんだ球のアレイを利用するフリップチップ又はチップスケール電子デバイスを含む。除去性層は、アンダーフィルの塗布前に塗布される必要がある。除去性層をアンダーフィルの塗布前に塗布しない場合、はんだ実装された電子デバイスがアンダーフィルの硬化前に欠陥デバイスであると判明した時は電子デバイスを除去できるが、アンダーフィルが硬化した後では電子デバイスを容易に除去できなくなってしまう。アンダーフィルは、リフロー後にはんだ球を封止し、電子デバイスを配線構造のはんだパッドに電気的に接続してもよい。従って、アンダーフィルは基板に接合するのではなく、除去性層に接合する。電子デバイス実装場所の下方に除去性層を塗布することにより、アンダーフィルの硬化が起こった後に電子デバイスを除去できる。   In one embodiment, the wiring structure is a relatively fine pitch (about 50 μm to about 1,000 μm) solder to electrically connect the electronic device to the base insulating layer to define and form the wiring structure. Includes flip chip or chip scale electronic devices that utilize an array of spheres. The removable layer needs to be applied before applying the underfill. If the removable layer is not applied before applying the underfill, the electronic device can be removed when the solder mounted electronic device is found to be defective before the underfill cures, but after the underfill has cured The electronic device cannot be easily removed. Underfill may seal the solder balls after reflow and electrically connect the electronic device to the solder pads of the wiring structure. Therefore, the underfill is not bonded to the substrate, but is bonded to the removable layer. By applying a removable layer below the electronic device mounting location, the electronic device can be removed after underfill cure has occurred.

一実施形態では、配線構造は加熱ステージに装着してもよい。二次加熱源は、電子デバイス及びデバイスを取り囲む領域を局所的に加熱する。除去性層及び電子デバイスを配線構造に装着するはんだ接続部は、それらの軟化点又は融点まで加熱される。その結果、除去性層及び電子デバイスは剥離し、熱硬化性アンダーフィルは全く影響を受けない状態で、電子デバイスを実装場所から除去できる。残留物又は破砕片を除去するために、先にデバイスが実装されていた場所は洗浄してもよい。最後に、はんだ球を有する新たな電子デバイスが配線構造に実装され、はんだ付けされ且つアンダーフィルを塗布されることにより、欠陥部品の交換が完了してもよい。   In one embodiment, the wiring structure may be attached to a heating stage. The secondary heating source locally heats the electronic device and the area surrounding the device. The solder joints that attach the removable layer and the electronic device to the wiring structure are heated to their softening point or melting point. As a result, the removable layer and the electronic device are peeled off, and the electronic device can be removed from the mounting location without any influence on the thermosetting underfill. The area where the device was previously mounted may be cleaned to remove residue or debris. Finally, a new electronic device with solder balls may be mounted on the wiring structure, soldered and underfilled to complete the replacement of the defective part.

はんだ球などのはんだ接続又は導電性ポリマーリード線により電子デバイスが配線構造に電気的に装着されている場合、電子デバイスを配線構造から除去するために、電気接続部及び除去性層は、その融点又は軟化点まで加熱される必要がある。電子デバイスを剥離するように導電性ポリマー材料を溶融又は軟化するために、導電性ポリマー材料により形成された電子デバイスと配線構造との物理的結合部を加熱してもよい。或いは、除去性層が溶融又は軟化された後、可能であれば電気的接続部が物理的に破壊してもよい。   When the electronic device is electrically attached to the wiring structure by a solder connection such as a solder ball or a conductive polymer lead, the electrical connection and the removable layer have a melting point to remove the electronic device from the wiring structure. Or it needs to be heated to the softening point. In order to melt or soften the conductive polymer material so as to peel off the electronic device, the physical connection between the electronic device formed by the conductive polymer material and the wiring structure may be heated. Alternatively, the electrical connection may be physically broken if possible after the removable layer is melted or softened.

本明細書中に開示された実施形態を採用することにより、チップオンフレックス、プラスチック高密度配線(HDI)、ハイI/Oカウントプロセッサチップは利を得るであろう。チップオンフレックス処理において、電子デバイスがベース絶縁層に接合された後に、複雑な配線構造を製造する必要がある。多数のチップI/Oパッドの経路を規定するために必要となる層の数が多く且つ必要とされる各配線層が複雑であるため、製造は複雑になる。しかし、配線構造ごとの欠陥率は約2%〜約10%と高い。修理処理を利用できない限り、複雑な配線構造の歩留まり低下は、高価なプロセッサチップを廃棄せざるを得ないという失点を伴う。開示された方法のうち1つ以上の方法により回収により、通常の動作温度で安定しており且つ高いはんだリフロー温度に耐えることができるが、電子素子を配線構造から回収する必要がある場合には除去可能である接合部の相対的に低応力の回収処理を提供できる。   By employing the embodiments disclosed herein, chip-on-flex, plastic high density interconnect (HDI), and high I / O count processor chips will benefit. In the chip-on-flex process, it is necessary to manufacture a complicated wiring structure after the electronic device is bonded to the base insulating layer. Manufacturing is complicated because the number of layers required to define the paths of many chip I / O pads is large and each wiring layer required is complex. However, the defect rate for each wiring structure is as high as about 2% to about 10%. Unless the repair process is available, the yield reduction of the complicated wiring structure is accompanied by the disadvantage that the expensive processor chip has to be discarded. Recovery by one or more of the disclosed methods is stable at normal operating temperatures and can withstand high solder reflow temperatures, but if the electronic device needs to be recovered from the wiring structure A relatively low stress recovery process of the joint that can be removed can be provided.

一実施形態では、電子デバイスを配線構造から除去できるようにするために、最終処理工程まで封止を遅らせてもよい。配線層が完了した後、配線構造の試験が実行される。配線構造及び電子デバイスに欠陥がないと判明した場合、電子デバイス及び配線構造を湿気及び熱機械的応力からさらに保護するために、電子デバイスを取り囲む領域を封止してもよい。ベース絶縁層及び電子デバイスを完全に埋め込むために、ベース絶縁層及び露出された電子デバイスが封止材料70により封止してもよい(図13を参照)。別の実施形態では、ベース絶縁層及び電子デバイスを埋め込むために、ベース絶縁層及び露出された電子デバイスは部分的に封止してもよい(図13を参照)。一実施形態では、封止を実行するために、ポッティング処理又は成形処理が使用される。適切な成形処理は、鋳込み成形、トランスファー成形又は圧縮成形を含んでもよい。ダムアンドフィル封止方法が利用されるのが好ましい。   In one embodiment, sealing may be delayed until the final processing step to allow the electronic device to be removed from the wiring structure. After the wiring layer is completed, a wiring structure test is performed. If the wiring structure and the electronic device are found to be free of defects, the area surrounding the electronic device may be sealed to further protect the electronic device and the wiring structure from moisture and thermomechanical stress. In order to completely embed the base insulating layer and the electronic device, the base insulating layer and the exposed electronic device may be sealed with a sealing material 70 (see FIG. 13). In another embodiment, the base insulating layer and the exposed electronic device may be partially sealed to embed the base insulating layer and the electronic device (see FIG. 13). In one embodiment, a potting or molding process is used to perform the sealing. Suitable molding processes may include casting, transfer molding or compression molding. A dam and fill sealing method is preferably utilized.

使用してもよい封止材料は、熱可塑性ポリマー及び熱硬化性ポリマーを含む。適切な脂肪族ポリマー及び芳香族ポリマーは、ポリエーテルイミド、アクリル酸樹脂、ポリウレタン、ポリプロピレン、ポリスルホン、ポリテトラフルオロエチレン、エポキシ、ベンゾシクロブテン(BCB)、室温加硫(RTV)シリコーン及びウレタン、ポリイミド、ポリエーテルイミド、ポリカーボネート、シリコーンなどを含んでもよい。一実施形態では、相対的に低い硬化温度を利用できるという理由により、封止材料は熱硬化性ポリマーである。封止材料は充填材料を含んでもよい。熱伝導率、熱膨張率、粘度及び吸水率などの種々の成形材料特性を適合させるように、充填材料の種類、大きさ及び量を使用してもよい。例えば、それらの材料は、粒子、繊維、スクリーン、マット又は無機物粒子の板を含んでもよい。適切な充填材料は、ガラス、シリカ、セラミック、炭化ケイ素、アルミナ、窒化アルミニウム、窒化ホウ素、ガリウムその他の金属、金属酸化物、金属炭化物、金属窒化物、或いは金属ケイ化物を含んでもよい。他の適切な充填材料は、炭素系材料を含んでもよい。   Sealing materials that may be used include thermoplastic polymers and thermosetting polymers. Suitable aliphatic and aromatic polymers are polyetherimide, acrylic resin, polyurethane, polypropylene, polysulfone, polytetrafluoroethylene, epoxy, benzocyclobutene (BCB), room temperature vulcanization (RTV) silicone and urethane, polyimide , Polyetherimide, polycarbonate, silicone and the like. In one embodiment, the encapsulant is a thermosetting polymer because a relatively low curing temperature can be utilized. The sealing material may include a filling material. The type, size and amount of filler material may be used to adapt various molding material properties such as thermal conductivity, coefficient of thermal expansion, viscosity and water absorption. For example, the materials may include particles, fibers, screens, mats or plates of inorganic particles. Suitable filler materials may include glass, silica, ceramic, silicon carbide, alumina, aluminum nitride, boron nitride, gallium and other metals, metal oxides, metal carbides, metal nitrides, or metal silicides. Other suitable filler materials may include carbon-based materials.

フレームパネルが使用される場合、電子デバイスの実装前(図9を参照)、電子デバイスの実装後(図10を参照)又は配線構体の完成後(図14を参照)にフレームパネルを適用してもよい。配線構体の完成後にフレームパネルが適用される方法の場合、フレームパネルの主面に接着剤が塗布され、フレームパネルは、配線構体の第2の面に接合される。それらのフレームパネル装着方法の全てにおいて、フレームパネルの各開口部の内側縁部と開口部の中に配置された電子デバイスの外側縁部との間に空隙又はモート領域が存在してもよい。この空隙は充填されないままであってもよいし、或いは封止材料によって完全に又は部分的に充填してもよい。フレームパネル開口部の内側縁部と電子デバイスの外側縁部との間の空隙は、約10%充填から約90%充填の範囲で部分的に充填してもよい。封止材料は硬化してもよい。ある特定の実施形態では、封止材料と接着剤層とを同時に硬化するのが有益であってもよい。   When a frame panel is used, apply the frame panel before mounting the electronic device (see FIG. 9), after mounting the electronic device (see FIG. 10), or after completing the wiring structure (see FIG. 14). Also good. In the method in which the frame panel is applied after the completion of the wiring structure, an adhesive is applied to the main surface of the frame panel, and the frame panel is bonded to the second surface of the wiring structure. In all of these frame panel mounting methods, there may be a gap or moat region between the inner edge of each opening in the frame panel and the outer edge of the electronic device disposed in the opening. This void may remain unfilled or may be completely or partially filled with a sealing material. The gap between the inner edge of the frame panel opening and the outer edge of the electronic device may be partially filled in a range from about 10% fill to about 90% fill. The sealing material may be cured. In certain embodiments, it may be beneficial to cure the encapsulant and the adhesive layer simultaneously.

ベース絶縁層及び露出された電子デバイスが封止された後、電子デバイスを熱から保護するために、電子デバイスの第2の面に蓋/サーマルスプレッダ72を接合してもよい。蓋/サーマルスプレッダは、熱境界面材料(TIM)74によって接合される。蓋/サーマルスプレッダは、接着剤76を使用してフレームパネルの第2の面に接合してもよい。或いは、約5W〜約100W以上の消散を伴う高出力デバイスの場合、デバイスの動作中の熱除去を助けるために、電子デバイスの背面は露出されたままにしてもよい。   After the base insulating layer and the exposed electronic device are sealed, a lid / thermal spreader 72 may be bonded to the second surface of the electronic device to protect the electronic device from heat. The lid / thermal spreader is joined by a thermal interface material (TIM) 74. The lid / thermal spreader may be bonded to the second surface of the frame panel using an adhesive 76. Alternatively, for high power devices with dissipation of about 5W to about 100W or more, the back side of the electronic device may remain exposed to help remove heat during device operation.

本明細書中で説明された実施形態は、特許請求の範囲に記載される本発明の要素に対応する要素を有する組成、構造、システム及び方法の例である。本明細書の説明により、当業者は、特許請求の範囲に記載される本発明の要素に同様に対応する代替要素を有する実施形態を製造し且つ使用することが可能になるであろう。従って、本発明の範囲は、特許請求の範囲の用語と相違しない組成、構造、システム及び方法を含み且つ特許請求の範囲の用語との間に実質的でない相違を有する他の構造、システム及び方法をさらに含む。本明細書においてある特定の特徴及び実施形態のみを図示し且つ説明したが、多くの変形及び変更は当業者には明らかであろう。添付の特許請求の範囲は、全てのかかる変形及び変更を包含する。   The embodiments described herein are examples of compositions, structures, systems and methods having elements corresponding to the elements of the invention recited in the claims. The description herein will enable one of ordinary skill in the art to make and use embodiments having alternative elements that likewise correspond to the elements of the invention recited in the claims. Accordingly, the scope of the present invention includes other compositions, systems, and methods that include compositions, structures, systems, and methods that do not differ from the terms of the claims and that have insubstantial differences from the terms of the claims. Further included. Although only certain features and embodiments have been illustrated and described herein, many variations and modifications will be apparent to those skilled in the art. The appended claims encompass all such variations and modifications.

本発明の一実施形態に従ってベース絶縁層に接合される電子デバイスを示した横断面側面図である。1 is a cross-sectional side view illustrating an electronic device bonded to a base insulating layer according to an embodiment of the present invention. 本発明の別の実施形態に従ってベース絶縁層に接合される電子デバイスを示した横断面側面図である。6 is a cross-sectional side view illustrating an electronic device bonded to an insulating base layer according to another embodiment of the present invention. FIG. 本発明の別の実施形態に従ってベース絶縁層に接合される電子デバイスを示した横断面側面図である。6 is a cross-sectional side view illustrating an electronic device bonded to an insulating base layer according to another embodiment of the present invention. FIG. 本発明の別の実施形態に従ってベース絶縁層に接合される電子デバイスを示した横断面側面図である。6 is a cross-sectional side view illustrating an electronic device bonded to an insulating base layer according to another embodiment of the present invention. FIG. 本発明の別の実施形態に従ってベース絶縁層に接合される電子デバイスを示した横断面側面図である。6 is a cross-sectional side view illustrating an electronic device bonded to an insulating base layer according to another embodiment of the present invention. FIG. 本発明の別の実施形態に従ってベース絶縁層に接合される電子デバイスを示した横断面側面図である。6 is a cross-sectional side view illustrating an electronic device bonded to an insulating base layer according to another embodiment of the present invention. FIG. フレームパネルを示した平面図である。It is the top view which showed the frame panel. 本発明の別の実施形態に従ってベース絶縁層に接合されるフレームパネルを示した横断面側面図である。4 is a cross-sectional side view illustrating a frame panel bonded to a base insulating layer according to another embodiment of the present invention. FIG. 本発明の別の実施形態に従ってフレームパネルの中でベース絶縁層に接合される電子デバイスを示した横断面側面図である。6 is a cross-sectional side view illustrating an electronic device bonded to a base insulating layer in a frame panel according to another embodiment of the present invention. FIG. 本発明の別の実施形態に従ってベース絶縁層に接合される電子デバイス及びフレームパネルを示した横断面側面図である。FIG. 6 is a cross-sectional side view showing an electronic device and a frame panel bonded to a base insulating layer according to another embodiment of the present invention. 本発明の一実施形態に係るビアの形成及びベース絶縁層のメタライゼーションを示した横断面側面図である。It is the cross-sectional side view which showed the formation of via | veer and metallization of a base insulating layer concerning one Embodiment of this invention. 本発明の別の実施形態に従って配線層に接合される追加のベース絶縁層を示した横断面側面図である。6 is a cross-sectional side view showing an additional base insulating layer bonded to a wiring layer according to another embodiment of the present invention. FIG. 本発明の別の実施形態に従って製造された配線構体を示した横断面側面図である。It is the cross-sectional side view which showed the wiring structure manufactured according to another embodiment of this invention.

符号の説明Explanation of symbols

10…ベース絶縁層、12…ベース絶縁層の第1の面、14…ベース絶縁層の第2の面、16…接着剤層、18…電子デバイス、20…電子デバイスの第1の面、22…電子デバイスの第2の面、24…I/Oコンタクト、26…除去性層、28…低温感知接着剤層、30…フレームパネル、38…アパーチャ、40…電気導体、42…ビア、44…導電性材料、48…配線層、60…配線構体、68…はんだマスク材料   DESCRIPTION OF SYMBOLS 10 ... Base insulating layer, 12 ... 1st surface of base insulating layer, 14 ... 2nd surface of base insulating layer, 16 ... Adhesive layer, 18 ... Electronic device, 20 ... 1st surface of electronic device, 22 ... second side of electronic device, 24 ... I / O contact, 26 ... removable layer, 28 ... cold sensitive adhesive layer, 30 ... frame panel, 38 ... aperture, 40 ... electrical conductor, 42 ... via, 44 ... Conductive material, 48 ... wiring layer, 60 ... wiring structure, 68 ... solder mask material

Claims (10)

第1の面及び第2の面を有するベース絶縁層と、
第1の面及び第2の面を有し、前記ベース絶縁層に固定された電子デバイスと、
前記電子デバイスの前記第1の面と前記ベース絶縁層の前記第2の面との間に配置された接着剤層と、
前記電子デバイスの前記第1の面と前記ベース絶縁層の前記第2の面との間に配置された除去性層とを備え、前記ベース絶縁層は、前記除去性層を介して前記電子デバイスに固定され、前記除去性層は、前記ベース絶縁層を前記電子デバイスから剥離することが可能である電子部品。
A base insulating layer having a first surface and a second surface;
An electronic device having a first surface and a second surface and secured to the insulating base layer;
An adhesive layer disposed between the first surface of the electronic device and the second surface of the base insulating layer;
A removable layer disposed between the first surface of the electronic device and the second surface of the base insulating layer, the base insulating layer being interposed between the electronic device and the electronic device. And the removable layer is capable of peeling the base insulating layer from the electronic device.
前記除去性層により、前記電子デバイスを損傷せずに前記ベース絶縁層から前記電子デバイスを回収できる請求項1記載の電子部品。   The electronic component according to claim 1, wherein the electronic device can be recovered from the insulating base layer without damaging the electronic device by the removable layer. 前記電子デバイスの前記第1の面又は前記第2の面の上のI/Oコンタクトと、前記ベース絶縁層の前記第1の面又は前記第2の面の上に配置された電気導体とをさらに備え、前記I/Oコンタクトは、前記電気導体と電気的に接続している請求項1記載の電子部品。   An I / O contact on the first surface or the second surface of the electronic device; and an electrical conductor disposed on the first surface or the second surface of the base insulating layer. The electronic component according to claim 1, further comprising: the I / O contact electrically connected to the electric conductor. 前記除去性層は、前記電子デバイスの前記ベース絶縁層からの除去を助長するために相互に分離可能な複数の部分層を有する請求項1記載の電子部品。   The electronic component of claim 1, wherein the removable layer includes a plurality of partial layers that are separable from each other to facilitate removal of the electronic device from the insulating base layer. 電気接続構造をさらに備え、前記電気接続構造は、
前記ベース絶縁層の前記第1の面から前記電子デバイスの前記第1の面上のI/Oコンタクトまで延出する少なくとも1つのビアと、
前記ビアの少なくとも一部に配置され、前記ビアを貫通して前記電子デバイス上の前記I/Oコンタクトまで延出する導電性材料とを備える請求項1記載の電子部品。
The electrical connection structure further comprises:
At least one via extending from the first surface of the base insulating layer to an I / O contact on the first surface of the electronic device;
The electronic component according to claim 1, further comprising: a conductive material disposed in at least a part of the via and extending through the via to the I / O contact on the electronic device.
第1の面と、第2の面と、前記ベース絶縁層上の電子デバイス実装場所に対応する少なくとも1つのアパーチャとを有するフレームパネルをさらに備え、前記フレームパネルの前記第1の面は、前記ベース絶縁層の前記第2の面に固定される請求項1記載の電子部品。   The frame panel further comprising a first surface, a second surface, and at least one aperture corresponding to an electronic device mounting location on the base insulating layer, wherein the first surface of the frame panel includes the first surface, The electronic component according to claim 1, wherein the electronic component is fixed to the second surface of the base insulating layer. 前記除去性層は、前記電子デバイスの最高損傷閾値温度よりも低い融点を有し、前記融点より高いが、前記電子デバイスの前記最高損傷閾値温度よりは低い温度に前記除去性層がさらされた場合、前記電子デバイスは、前記ベース絶縁層の前記第2の面から除去される請求項1記載の電子部品。   The removable layer has a melting point that is lower than a maximum damage threshold temperature of the electronic device, and the removable layer is exposed to a temperature that is higher than the melting point but lower than the maximum damage threshold temperature of the electronic device. The electronic component of claim 1, wherein the electronic device is removed from the second surface of the base insulating layer. 前記除去性層は、前記ベース絶縁層の最高損傷閾値温度よりも低い融点を有し、前記融点より高いが、前記ベース絶縁層の前記最高損傷閾値温度よりは低い温度に前記除去性層がさらされた場合、前記電子デバイスは、前記ベース絶縁層の前記第2の面から除去される請求項1記載の電子部品。   The removable layer has a melting point lower than a maximum damage threshold temperature of the base insulating layer and is higher than the melting point but lower than the maximum damage threshold temperature of the base insulating layer. 2. The electronic component according to claim 1, wherein the electronic device is removed from the second surface of the base insulating layer. 前記除去性層は、溶媒中で溶解可能であり、前記電子デバイスは、前記溶媒との接触に対して化学的耐性を有し、前記除去性層が前記溶媒にさらされた場合、前記電子デバイスは、前記ベース絶縁層の前記第2の面から除去される請求項1記載の電子部品。   The removable layer is dissolvable in a solvent, the electronic device is chemically resistant to contact with the solvent, and the electronic device when the removable layer is exposed to the solvent The electronic component according to claim 1, wherein the electronic component is removed from the second surface of the base insulating layer. 前記除去性層は、溶媒中で溶解可能であり、前記電子デバイスを除く前記配線構造部品は、前記溶媒との接触に対して化学的耐性を有し、前記除去性層が前記溶媒にさらされた場合、前記電子デバイスは、前記ベース絶縁層の前記第2の面から除去される請求項1記載の電子部品。   The removable layer is soluble in a solvent, and the wiring structure component except the electronic device has chemical resistance to contact with the solvent, and the removable layer is exposed to the solvent. The electronic component according to claim 1, wherein the electronic device is removed from the second surface of the base insulating layer.
JP2008282784A 2008-11-04 2008-11-04 Recoverable electronic component Withdrawn JP2010114111A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008282784A JP2010114111A (en) 2008-11-04 2008-11-04 Recoverable electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008282784A JP2010114111A (en) 2008-11-04 2008-11-04 Recoverable electronic component

Publications (1)

Publication Number Publication Date
JP2010114111A true JP2010114111A (en) 2010-05-20

Family

ID=42302475

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008282784A Withdrawn JP2010114111A (en) 2008-11-04 2008-11-04 Recoverable electronic component

Country Status (1)

Country Link
JP (1) JP2010114111A (en)

Similar Documents

Publication Publication Date Title
JP5420287B2 (en) Removable interconnect structure
US20080313894A1 (en) Method for making an interconnect structure and low-temperature interconnect component recovery process
US20080318413A1 (en) Method for making an interconnect structure and interconnect component recovery process
US20080318055A1 (en) Recoverable electronic component
US9610758B2 (en) Method of making demountable interconnect structure
KR100416921B1 (en) Flip-chip semiconductor device and method of forming the same
TWI446465B (en) Manufacturing method of semiconductor device
US20070086166A1 (en) Method for manufacturing semiconductor module using interconnection structure
US8693203B2 (en) Method of making an electronic device having a liquid crystal polymer solder mask laminated to an interconnect layer stack and related devices
US20080318054A1 (en) Low-temperature recoverable electronic component
JP2010109293A (en) Method of forming wiring structure and method of recovering low temperature wiring components
JP2010114172A (en) Low-temperature recoverable electronic component
KR101626536B1 (en) Semiconductor package and method of manufacturing the same
EP2184776A1 (en) Method for making an interconnect structure and low-temperature interconnect component recovery process
JP2004179647A (en) Wiring board, semiconductor package, and method for producing base insulating film and wiring board
EP2184774A1 (en) Low-temperature recoverable electronic component
JP2010114111A (en) Recoverable electronic component
JP4605176B2 (en) Semiconductor mounting substrate, semiconductor package manufacturing method, and semiconductor package
JP4103482B2 (en) Semiconductor mounting substrate, semiconductor package using the same, and manufacturing method thereof
EP2184773A1 (en) Recoverable electronic component
KR20100049447A (en) Method for making an interconnect structure and low-temperature interconnect component recovery process
KR20100056139A (en) Recoverable electronic component
JP4605177B2 (en) Semiconductor mounting substrate
KR20100056218A (en) Low-temperature recoverable electronic component
KR20090105860A (en) Method of making demountable interconnect structure

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110214

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111101

A072 Dismissal of procedure

Free format text: JAPANESE INTERMEDIATE CODE: A073

Effective date: 20130115

A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20130205