JP2010113232A - 表示装置及びその駆動方法と電子機器 - Google Patents

Abstract

【課題】個々の画素別に発光時間を制御可能な表示装置を提供する
【解決手段】画素アレイ部１０２は、行状に配された走査線ＷＳと列状に配された信号線ＤＴＬとこれらが交差する部分に配された行列状の画素１０１とを含む。スキャナ１０４は、水平周期ごとに順次制御信号を各走査線ＷＳに出力して１フレーム周期で通常の定速線順次走査を行う。ドライバ１０３は、定速線順次走査に合わせて映像信号を各信号線ＤＴＬに供給してフレーム周期で画素アレイ部１０２に画像を表示する。スキャナ１０４は、フレーム周期よりも短い周期で定速線順次走査よりも早い高速線順次走査を定速線順次走査に並走して行う。ドライバ１０３は、高速線順次走査に合わせて各信号線ＤＴＬに消灯のための信号を供給し以って画素１０１ごとに消灯のタイミングを制御する。
【選択図】図３

Description

本発明は、発光素子を画素に用いたアクティブマトリクス型の表示装置に関する。より詳しくは発光素子の点灯／消灯制御技術に関する。またこのような表示装置を組み込んだ電子機器に関する。

従来から、発光素子を画素に用いたアクティブマトリクス型の表示装置が開発されており、例えば以下の特許文献１に記載がある。
特開２００８−０３２８６３

従来の表示装置は、基本的に画素アレイ部と駆動部とからなる。画素アレイ部は、行状に配された走査線と、列状に配された信号線と、各走査線と各信号線とが交差する部分に配された行列状の画素とを含む。駆動部は、各走査線に制御信号を供給するスキャナと、各信号線に映像信号を供給するドライバとを含む。個々の画素は、サンプリングトランジスタと、ドライブトランジスタと、発光素子とを含む。サンプリングトランジスタは、走査線から供給された制御信号に応じて信号線から映像信号を取り込む。ドライブトランジスタは、取り込んだ映像信号に応じて駆動電流を出力する。発光素子は、駆動電流により映像信号に応じた輝度で点灯する。

周辺駆動部のスキャナは、水平周期ごとに順次制御信号を各走査線に出力して１フレーム周期で線順次走査を行う。ドライバは、この線順次走査に合わせて映像信号を各信号線に供給してフレーム周期で画素アレイ部に画像を表示する。

従来の表示装置は、１フレーム期間で画素が発光している時間と画素が非発光状態になる時間との比（デューティ比）を制御して、画面輝度を調整している。１フレームに占める画素の発光時間が長くなるほど、画面の輝度は高くなる。また１フレーム内に画素の非発光時間を入れることで、動画の表示品質が改善される。画素の発光時間／非発光時間の制御は、画素の点灯と消灯を切り換えることで行う。画素の点灯／消灯切り換えは駆動部側のドライバ及びスキャナで行う。

しかしながら従来の表示装置は、画素アレイ部に含まれる全ての画素の発光時間を同じように制御できるだけである。従来の表示装置は画素毎に発光時間を異ならせて制御することができないので、細かい画面調整ができず解決すべき課題となっている。

上述した従来の技術の課題に鑑み、本発明は個々の画素別に発光時間を制御可能な表示装置を提供することを目的とする。係る目的を達成するために以下の手段を講じた。即ち本発明に係る表示装置は、画素アレイ部と、駆動部とからなる。前記画素アレイ部は、行状に配された走査線と、列状に配された信号線と、各走査線と各信号線とが交差する部分に配された行列状の画素とを含む。前記駆動部は、各走査線に制御信号を供給するスキャナと、各信号線に映像信号を供給するドライバとを含む。前記画素は該走査線から供給された制御信号に応じて該信号線から映像信号を取り込むサンプリングトランジスタと、取り込んだ映像信号に応じて駆動電流を出力するドライブトランジスタと、該駆動電流により該映像信号に応じた輝度で点灯する発光素子とを含む。前記スキャナは、水平周期ごとに順次制御信号を各走査線に出力して１フレーム周期で通常の定速線順次走査を行う。前記ドライバは、該定速線順次走査に合わせて映像信号を各信号線に供給してフレーム周期で該画素アレイ部に画像を表示する。前記スキャナは、フレーム周期よりも短い周期で該定速線順次走査よりも早い高速線順次走査を該定速線順次走査に並走して行う。前記ドライバは、該高速線順次走査に合わせて各信号線に消灯のための信号を供給し、以って画素ごとに消灯のタイミングを制御する。

好ましくは前記スキャナは、水平周期の単位で該高速線順次走査を行う。例えば前記スキャナは、１水平周期で一回の高速線順次走査を完了する。或いは前記スキャナは、１水平周期で高速線順次走査の一部を行い、複数の水平周期を合わせて一回の高速線順次走査を完了する。又前記駆動部は、フレーム単位で行う該定速線順次走査により各画素に映像信号を書込んで点灯させ、水平周期単位で行う該高速線順次走査により各画素の消灯タイミングを制御し、以って１フレーム周期における各画素の発光時間を水平周期単位で制御する。

本発明によればスキャナは、フレーム周期よりも短い周期（例えば１水平周期）で定速線順次走査よりも早い高速線順次走査を定速線順次走査に並走して行っている。一方ドライバは、高速線順次走査に合わせて各信号線に消灯のための信号を供給し、以って画素毎に消灯のタイミングを制御している。このように駆動部は、フレーム単位で行う定速線順次走査により各画素に映像信号を書き込んで点灯させ、水平周期単位で行う高速線順次走査により各画面の消灯タイミングを制御し、以ってフレーム周期内における各画素の発光時間を水平周期単位で制御できる。

本発明によれば画素毎に発光期間を制御できるため、画素アレイ部上に２つ以上のデューティの異なる画面を表示することができる。画面上で発光輝度を自在に制御することができ、消費電力の節減に繋がる。また本発明によれば、画素の消灯には映像信号と別に消灯のための信号を供給している。通常の映像信号は消灯のための黒レベルを持つ必要がなくなる。これにより通常の映像信号の振幅（ダイナミックレンジ）を黒レベルから白レベルまでの範囲より小さくすることができる。映像信号の振幅を抑えることで、消費電力の節約に繋がる。

以下、発明を実施するための最良の形態（実施形態と言う）について説明する。説明は以下の順序で行う。
第一実施形態
第二実施形態
応用形態

〈第一実施形態〉
［表示装置の全体構成］
図１は、本発明に係る表示装置の全体構成を示すブロック図である。図示するように本表示装置１００は、基本的に画素アレイ部１０２と駆動部とからなる。画素アレイ部１０２は、行状に配された走査線ＷＳと、列状に配された信号線ＤＴＬと、各走査線ＷＳと各信号線ＤＴＬとが交差する部分に配された行列状の画素（ＰＸＬＣ）１０１とを含む。更に各走査線ＷＳと並行に配された給電線（電源供給線）ＤＳを含んでいる。なお各走査線ＷＳを行毎に区別する場合は行番号（１）乃至（ｍ）を付する。ｍは行番号を意味している。同様に信号線ＤＴＬに個々の列番号を付す場合は（１）乃至（ｎ）を付する。ｎは列番号である。

駆動部は、各走査線ＷＳ（１）乃至ＷＳ（ｍ）に制御信号を供給するライトスキャナ（ＷＳＣＮ）１０４と各信号線ＤＴＬ（１）乃至ＤＴＬ（ｎ）に映像信号を供給する水平セレクタ（ＨＳＥＬ）１０３とを含む。この水平線セレクタ１０３は信号ドライバである。周辺駆動部は更に電源スキャナ（ＤＳＣＮ）１０５を備えている。この電源スキャナ１０５は、給電線ＤＳ（１）乃至ＤＳ（ｍ）の電源電位を行順次で切り換えていく。

［画素の回路構成］
図２は、図１に示した表示装置の画素アレイ部に含まれる画素の構成を示す回路図である。図示するように画素１０１は、サンプリングトランジスタ３Ａとドライブトランジスタ３Ｂと画素容量３Ｃと発光素子３Ｄとを含んでいる。サンプリングトラジスタ３Ａは、走査線ＷＳから供給された制御信号に応じて信号線ＤＴＬから映像信号を取り込む。取り込んだ映像信号は画素容量3Ｃに書き込まれる。ドライブトランジスタ３Ｂは、取り込んだ映像信号に応じて駆動電流を出力する。発光素子３Ｄは、駆動電流により映像信号に応じた輝度で点灯する。なお、ＶＣＡＴＨは全画素に共通の接地電位である。

係る構成において、ライトスキャナ１０４は、水平周期毎に順次制御信号を各走査線ＷＳ（１），ＷＳ（２），ＷＳ（３）に出力して１フレーム周期（1Ｆ）で通常の定速線順次走査を行う。水平セレクタ（信号ドライバ）１０３は、この定速線順次走査に合わせて映像信号を各信号線ＤＴＬ（１），ＤＴＬ（２），ＤＴＬ（３）に供給してフレーム周期で画素アレイ部１０２に画像を表示する。本発明の特徴事項として、ライトスキャナ１０４はフレーム周期よりも短い周期で定速線順次走査よりも速い高速線順次走査を定速線順次走査に並走して行う。一方信号ドライバ１０３は、高速線順次走査に合わせて各信号線ＤＴＬ（１），ＴＤＬ（２），ＤＴＬ（３）に消灯のための信号を供給し、以って画素毎に消灯のタイミングを制御する。

ライトスキャナ１０４は、水平周期の単位で高速線順次走査を行う。特に本実施形態では、ライトスキャナ１０４は、１水平周期（１Ｈ）で１回の高速線順次走査を完了する。このようにして駆動部は、フレーム単位で行う定速線順次走査により各画素１０１に映像信号を書き込んで点灯させ、水平周期単位で行う高速線順次走査により各画素１０１の消灯タイミングを制御する。以ってフレーム周期内における各画素の発光時間を水平周期単位で制御することができる。

本発明によれば画素毎に発光期間を制御できるため、画素アレイ部上に２つ以上のデューティの異なる画面を表示することができる。画面上で発光輝度を自在に制御することができ、消費電力の節減に繋がる。また本発明によれば、画素の消灯には映像信号と別に消灯のための信号を供給している。通常の映像信号は消灯のための黒レベルを持つ必要がなくなる。これにより通常の映像信号の振幅（ダイナミックレンジ）を黒レベルから白レベルまでの範囲より小さくすることができる。映像信号の振幅を抑えることで、消費電力の節約に繋がる。

［表示装置の点灯動作］
図３は、本発明に係る表示装置の点灯動作を説明するための模式図である。図示する様に、この画素１０１は、有機ＥＬデバイスなどで代表される発光素子３Ｄと、サンプリングトランジスタ３Ａと、ドライブトランジスタ３Ｂと、画素容量３Ｃとを含む。サンプリングトランジスタ３Ａは、そのゲートが対応する走査線ＷＳに接続し、そのソース及びドレインの一方が対応する信号線ＤＴＬに接続し、他方がドライブトランジスタ３Ｂのゲートｇに接続する。ドライブトランジスタ３Ｂは、そのソースｓ及びドレインｄの一方が発光素子３Ｄに接続し、他方が対応する電源線ＤＳに接続している。本実施形態では、ドライブトランジスタ３Ｂのドレインｄが電源線ＤＳに接続する一方、ソースｓが発光素子３Ｄのアノードに接続している。発光素子３Ｄのカソードは接地配線３Ｈに接続している。なおこの接地配線３Ｈは全ての画素１０１に対して共通に配線されている。画素容量３Ｃは、ドライブトランジスタ３Ｂのソースｓとゲートｇの間に接続している。

かかる構成において、サンプリングトランジスタ３Ａは、走査線ＷＳから供給された制御信号に応じて導通し、信号線ＤＴＬから供給された信号電位をサンプリングして画素容量３Ｃに保持する。ドライブトランジスタ３Ｂは、第１電位にある電源線ＤＳから電流の供給を受け画素容量３Ｃに保持された信号電位に応じて駆動電流を発光素子３Ｄに流す。主スキャナ（ＷＳＣＮ）１０４は、信号線ＤＴＬが信号電位にある時間帯にサンプリングトランジスタ３Ａを導通状態にするため、この時間帯よりパルス幅の短い制御信号を走査線ＷＳに出力し、以って画素容量３Ｃに信号電位を保持する際ドライブトランジスタ３Ｂの移動度μに対する補正を信号電位に加える。

図３に示した画素回路１０１は上述した移動度補正機能に加え閾電圧補正機能も備えている。即ち電源スキャナ（ＤＳＣＮ）１０５は、サンプリングトランジスタ３Ａが信号電位をサンプリングする前に、第１タイミングで電源線ＤＳを第１電位から第２電位に切換える。また主スキャナ（ＷＳＣＮ）１０４は、同じくサンプリングトランジスタ３Ａが信号電位をサンプリングする前に、第２タイミングでサンプリングトランジスタ３Ａを導通させて信号線ＤＴＬから基準電位をドライブトランジスタ３Ｂのゲートｇに印加すると共にドライブトランジスタ３Ｂのソースｓを第２電位にセットする。通常上述した第１タイミングは第２タイミングの前に来るが、場合によっては第１タイミングと第２タイミングを逆にしても良い。電源スキャナ（ＤＳＣＮ）１０５は、第２タイミングの後の第３タイミングで、電源線ＤＳを第２電位から第１電位に切換えて、ドライブトランジスタ３Ｂの閾電圧Ｖｔｈに相当する電圧を画素容量３Ｃに保持しておく。かかる閾電圧補正機能により、本表示装置１００は画素毎にばらつくドライブトランジスタ３Ｂの閾電圧の影響をキャンセルすることが出来る。

図３に示した画素回路１０１はさらにブートストラップ機能も備えている。即ち主スキャナ（ＷＳＣＮ）１０４は、画素容量３Ｃに信号電位が保持された段階で走査線ＷＳに対する制御信号の印加を解除し、サンプリングトランジスタ３Ａを非導通状態にしてドライブトランジスタ３Ｂのゲートｇを信号線ＤＴＬから電気的に切り離し、以ってドライブトランジスタ３Ｂのソース電位（Ｖｓ）の変動にゲート電位（Ｖｇ）が連動しゲートｇとソースｓ間の電圧Ｖｇｓを一定に維持することが出来る。

［タイミングチャート］
図４Ａは画素の点灯動作説明に供するタイミングチャートである。時間軸を共通にして、走査線（ＷＳ）の電位変化、電源線（ＤＳ）の電位変化及び信号線（ＤＴＬ）の電位変化を表してある。またこれらの電位変化と並行に、ドライブトランジスタ３Ｂのゲート電位（Ｖｇ）及びソース電位（Ｖｓ）の変化も表してある。

このタイミングチャートは、画素１０１の動作の遷移に合わせて期間を（Ｂ）〜（Ｉ）のように便宜的に区切ってある。発光期間（Ｂ）では発光素子３Ｄが発光状態にある。この後線順次走査の新しいフィールドに入ってまず最初の期間（Ｃ）で、電源供給線を低電位に切換える。次の期間（Ｄ）に進み、ドライブトランジスタのゲート電位Ｖｇ及びソース電位Ｖｓを初期化する。この閾値補正準備期間（Ｃ）及び（Ｄ）でドライブトランジスタ３Ｂのゲート電位Ｖｇ及びソース電位Ｖｓをリセットすることで、閾電圧補正動作の準備が完了する。続いて閾値補正期間（Ｅ）で実際に閾電圧補正動作が行われ、ドライブトランジスタ３Ｂのゲートｇとソースｓとの間に閾電圧Ｖｔｈに相当する電圧が保持される。実際には、Ｖｔｈに相当する電圧が、ドライブトランジスタ３Ｂのゲートｇとソースｓとの間に接続された画素容量３Ｃに書き込まれることになる。

この後移動度補正の為の準備期間（Ｆ）及び（Ｇ）を経て、サンプリング期間／移動度補正期間（Ｈ）に進む。ここで映像信号の信号電位ＶｉｎがＶｔｈに足し込まれる形で画素容量３Ｃに書き込まれると共に、移動度補正用の電圧ΔＶが画素容量３Ｃに保持された電圧から差し引かれる。このサンプリング期間／移動度補正期間（Ｈ）では、信号線ＤＴＬが信号電位Ｖｉｎにある時間帯にサンプリグ用トランジスタ３Ａを導通状態にするため、この時間帯よりパルス幅の短い制御信号を走査線ＷＳに出力し、以って画素容量３Ｃに信号電位Ｖｉｎを保持する際ドライブトランジスタ３Ｂの移動度μに対する補正を信号電位Ｖｉｎに加えている。

この後発光期間（Ｉ）に進み、信号電圧Ｖｉｎに応じた輝度で発光素子が発光する。その際信号電圧Ｖｉｎは閾電圧Ｖｔｈに相当する電圧と移動度補正用の電圧ΔＶとによって調整されているため、発光素子３Ｄの発光輝度はドライブトランジスタ３Ｂの閾電圧Ｖｔｈや移動度μのばらつきの影響を受けることはない。なお、発光期間（Ｉ）の最初でブートストラップ動作が行われ、ドライブトランジスタ３Ｂのゲート−ソース間電圧Ｖｇｓ＝Ｖｉｎ＋Ｖｔｈ−ΔＶを一定に維持したまま、ドライブトランジスタ３Ｂのゲート電位Ｖｇ及びソース電位Ｖｓが上昇する。

［動作シーケンス］
以下図４Ｂ乃至図４Ｉを参照して、画素の点灯動作を順に説明する。なお、図４Ｂ〜図４Ｉの図番は、図４Ａに示したタイミングチャートの各期間（Ｂ）〜（Ｉ）にそれぞれ対応している。理解を容易にするため、図４Ｂ〜図４Ｉは、説明の都合上発光素子３Ｄの容量成分を容量素子３Ｉとして図示してある。先ず図４Ｂに示すように発光期間（Ｂ）では、電源供給線ＤＳが高電位Ｖｃｃ＿Ｈ（第１電位）にあり、ドライブトランジスタ３Ｂが駆動電流Ｉｄｓを発光素子３Ｄに供給している。図示する様に、駆動電流Ｉｄｓは高電位Ｖｃｃ＿Ｈにある電源供給線ＤＳからドライブトランジスタ３Ｂを介して発光素子３Ｄを通り、共通接地配線３Ｈに流れ込んでいる。

続いて期間（Ｃ）に入ると図４Ｃに示すように、電源供給線ＤＳを高電位Ｖｃｃ＿Ｈから低電位Ｖｃｃ＿Ｌに切換える。これにより電源供給線ＤＳはＶｃｃ＿Ｌまで放電され、さらにドライブトランジスタ３Ｂのソース電位ＶｓはＶｃｃ＿Ｌに近い電位まで遷移する。電源供給線ＤＳの配線容量が大きい場合は比較的早いタイミングで電源供給線ＤＳを高電位Ｖｃｃ＿Ｈから低電位Ｖｃｃ＿Ｌに切換えると良い。この期間（Ｃ）を十分に確保することで、配線容量やその他の画素寄生容量の影響を受けないようにしておく。

次に期間（Ｄ）に進むと図４Ｄに示すように、走査線ＷＳを低レベルから高レベルに切換えることで、サンプリングトランジスタ３Ａが導通状態になる。このとき映像信号線ＤＴＬは基準電位Ｖｏにある。よってドライブトランジスタ３Ｂのゲート電位Ｖｇは導通したサンプリングトランジスタ３Ａを通じて映像信号線ＤＴＬの基準電位Ｖｏとなる。これと同時にドライブトランジスタ３Ｂのソース電位Ｖｓは即座に低電位Ｖｃｃ＿Ｌに固定される。以上によりドライブトランジスタ３Ｂのソース電位Ｖｓが映像信号線ＤＴＬの基準電位Ｖｏより十分低い電位Ｖｃｃ＿Ｌに初期化（リセット）される。具体的にはドライブトランジスタ３Ｂのゲート−ソース間電圧Ｖｇｓ（ゲート電位Ｖｇとソース電位Ｖｓの差）がドライブトランジスタ３Ｂの閾電圧Ｖｔｈより大きくなるように、電源供給線ＤＳの低電位Ｖｃｃ＿Ｌ（第２電位）を設定する。

次に閾値補正期間（Ｅ）に進むと図４（Ｅ）に示すように、電源供給線ＤＳが低電位Ｖｃｃ＿Ｌから高電位Ｖｃｃ＿Ｈに遷移し、ドライブトランジスタ３Ｂのソース電位Ｖｓが上昇を開始する。やがてドライブトランジスタ３Ｂのゲート‐ソース間電圧Ｖｇｓが閾電圧Ｖｔｈとなったところで電流がカットオフする。このようにしてドライブトランジスタ３Ｂの閾電圧Ｖｔｈに相当する電圧が画素容量３Ｃに書き込まれる。これが閾電圧補正動作である。このとき電流が専ら画素容量３Ｃ側に流れ、発光素子３Ｄ側には流れないようにするため、発光素子３Ｄがカットオフとなるように共通接地配線３Ｈの電位を設定しておく。

期間（Ｆ）に進むと図４Ｆに示すように、走査線ＷＳが低電位側に遷移し、サンプリングトランジスタ３Ａが一旦オフ状態になる。このときドライブトランジスタ３Ｂのゲートｇはフローティングになるが、ゲート−ソース間電圧Ｖｇｓはドライブトランジスタ３Ｂの閾電圧Ｖｔｈに等しいためカットオフ状態であり、ドレイン電流Ｉｄｓは流れない。

続いて期間（Ｇ）に進むと図４Ｇに示すように、映像信号線ＤＴＬの電位が基準電位Ｖｏからサンプリング電位（信号電位）Ｖｉｎに遷移する。これにより、次のサンプリング動作及び移動度補正動作の準備が完了する。

サンプリング期間／移動度補正期間（Ｈ）に入ると、図４Ｈに示すように、走査線ＷＳが高電位側に遷移してサンプリングトランジスタ３Ａがオン状態となる。したがってドライブトランジスタ３ｂのゲート電位Ｖｇは信号電位Ｖｉｎとなる。ここで発光素子３Ｄは始めカットオフ状態（ハイインピーダンス状態）にあるため、ドライブトランジスタ３Ｂのドレイン／ソース間電流Ｉｄｓは発光素子容量３Ｉに流れ込み、充電を開始する。したがってドライブトランジスタ３Ｂのソース電位Ｖｓは上昇を開始し、やがてドライブトランジスタ３Ｂのゲート−ソース間電圧ＶｇｓはＶｉｎ＋Ｖｔｈ−ΔＶとなる。このようにして、信号電位Ｖｉｎのサンプリングと補正量ΔＶの調整が同時に行われる。Ｖｉｎが高いほどＩｄｓは大きくなり、ΔＶの絶対値も大きくなる。したがって発光輝度レベルに応じた移動度補正が行われる。Ｖｉｎを一定とした場合、ドライブトランジスタ３Ｂの移動度μが大きいほどΔＶの絶対値が大きくなる。換言すると移動度μが大きいほど負帰還量ΔＶが大きくなるので、画素ごとの移動度μのばらつきを取り除くことが出来る。

最後に発光期間（Ｉ）になると、図４Ｉに示すように、走査線ＷＳが低電位側に遷移し、サンプリングトランジスタ３Ａはオフ状態となる。これによりドライブトランジスタ３Ｂのゲートｇは信号線ＤＴＬから切り離される。同時にドレイン電流Ｉｄｓが発光素子３Ｄを流れ始める。これにより発光素子３Ｄのアノード電位は駆動電流Ｉｄｓに応じてＶｅｌ上昇する。発光素子３Ｄのアノード電位の上昇は、即ちドライブトランジスタ３Ｂのソース電位Ｖｓの上昇に他ならない。ドライブトランジスタ３Ｂのソース電位Ｖｓが上昇すると、画素容量３Ｃのブートストラップ動作により、ドライブトランジスタ３Ｂのゲート電位Ｖｇも連動して上昇する。ゲート電位Ｖｇの上昇量Ｖｅｌはソース電位Ｖｓの上昇量Ｖｅｌに等しくなる。故に、発光期間中ドライブトランジスタ３Ｂのゲート‐ソース間電圧ＶｇｓはＶｉｎ＋Ｖｔｈ−ΔＶで一定に保持される。

［消灯動作］
図５は、上述した点灯動作と並走して行われる消灯動作を表している。前述したように、点灯動作は定速線順次走査であり、１フレーム（１Ｆ）で１回の定速線順次走査が完了する。各画素にはフレーム単位で通常の映像信号（ＤＡＴＡ）が書き込まれている。図５のタイミングチャートは行数がｎで、ＤＡＴＡが１水平期間（１Ｈ）毎に順次各行の画素に書き込まれていく。各行の画素は書き込まれた映像信号ＤＡＴＡのレベルに応じた輝度で発光する。なお、水平期間は外部からライトスキャナに入力されるクロック信号ＷＳＣＫによって規定されている。

一方消灯動作は高速線順次走査で行われる。本実施形態ではこの高速線順次走査は１水平期間（１Ｈ）で１回が完了する。従って、ｎ本の走査線ＷＳ（１），ＷＳ（２）・・・ＷＳ（ｎ）には１Ｈの間に順次制御パルスが印加されていく。これに応じて１Ｈ期間にドライバから供給される映像信号ＤＡＴＡは、最初の部分が通常の映像信号であり、残りの部分は高速線順次走査に合わせて各画素に書き込まれる消灯のための映像信号となっている。高速線順次走査に応じて消灯のための信号は消灯対象となる画素のみに書き込まれる。ある画素に対しては最初の１Ｈ期間で消灯のための信号が書き込まれる。また他の画素に対しては例えば最後の水平期間ｎで消灯のための信号が書き込まれる。このようにして画素アレイ部に書き込まれる各画素を異なるタイミングで消灯制御することができる。以下本明細書では、消灯のための信号を「黒信号」と呼び、通常の映像信号と区別する場合がある。

〈第二実施形態〉
図６は、本発明に係る表示装置の第二実施形態を示すタイミングチャートである。理解を容易にするため、図５に示した第一実施形態のタイミングチャートと同様の表記を採用している。本実施形態は１Ｈ内における黒信号書き込みを、全ての行である１行目乃至ｎ行目の画素を対象としていない。本実施形態は最初の１Ｈで全画素行の半分である１行目からｎ／２行目までの画素に黒信号書き込みを行っている。次の１Ｈ期間で残りのｎ／２＋１行目からｎ行目までの画素に黒信号を書き込んでいる。このように本実施形態では、画素アレイ部を上下２つのブロックに分け、ブロック単位で１Ｈ毎に高速線順次走査で黒信号を選択的に書き込む。従って第二実施形態では、２Ｈで１回の高速線順次走査が完了する。図５に示した第一実施形態と異なり、第二実施形態は消灯制御の時間精度が２Ｈとなっており、第一実施形態の１Ｈの精度の半分である。精度は半分になるが、高速線順次走査の速度も半分になるので、動作的な余裕ができる。一般に本発明に係る表示装置は、水平周期の単位で高速線順次走査を行う。特に第二実施形態では、１水平周期（１Ｈ）で高速線順次走査の一部（例えば半分）を行い、複数の水平周期（例えば２Ｈ）を合わせて１回の高速線順次走査を完了している。

［具体例］
図７は、点灯動作（定速線順次走査）及び消灯動作（高速線順次走査）の具体例を示すタイミングチャートである。この具体例は、３行３列分の画素に対して供給される制御パルス及び映像信号の波形を表している。これらの制御信号及び映像信号は例えば図２に示した３行３列の画素のパネルに供給される。なお実際の表示装置に含まれる画素は膨大な数に及ぶが、本具体例は理解を容易にし且つ説明を簡潔にするため、３行３列の例にしている。

最初の水平期間（１Ｈ）で１行目の走査線ＷＳ（１）に制御パルスが印加される。制御パルスの振幅は０Ｖを基準にして＋２０Ｖとなっている。最初の１Ｈ期間の残りで高速線順次走査が行われ、各走査線ＷＳ（１），ＷＳ（２），ＷＳ（３）・・・に高速線順次走査用の制御パルスが供給される。この制御パルスの振幅は＋１０Ｖである。定速線順次走査用の制御パルスの振幅＋２０Ｖに比べ、高速線順次走査用の制御パルスの振幅はその半分の＋１０Ｖとなっている。

２番目の水平期間に移行すると、先頭で２行目の走査線ＷＳ（２）に映像信号書き込み用の制御パルスが印加される。残りの時間で各走査線ＷＳ（１），ＷＳ（２），ＷＳ（３）・・・に黒信号書き込み用の制御パルスが高速で供給される。

３番目の水平期間に移行すると、最初の時間で３行目の走査線ＷＳ（３）に映像信号書き込み用の制御パルスが印加される。残りの時間で黒信号書き込み用の制御パルスが各走査線に対して高速に供給される。

一方１列目乃至３列目の信号線ＤＴＬ（１），ＤＴＬ（２），ＤＴＬ（３）に対しては、信号ドライバ側から最初の水平期間（１Ｈ）の先頭で、通常の映像信号が供給される。１列目の映像信号の振幅は０Ｖを基準にして＋３Ｖである。その＋３Ｖが１行１列目の画素に書き込まれ、その発光輝度を規定する。１行２列目の画素には＋７Ｖの映像信号が書き込まれる。１行３列目の画素には＋６Ｖの映像信号が書き込まれる。このようにして最初の１Ｈで１行目の画素に対して所望の輝度レベルの映像信号が書き込まれる。

最初の１Ｈの残りの時間で各信号線ＤＴＬ（１），ＤＴＬ（２），ＤＴＬ（３）・・・には消灯のための信号が印加される。本例では、消灯のための信号は＋１０Ｖと０Ｖの二値となっている。ハイレベルの＋１０Ｖは非消灯画素に書き込まれる一方、ローレベルの０Ｖは消灯対象となった画素に書き込まれる。図示の例では、最初の１Ｈで各信号線ＤＴＬ（１），ＤＴＬ（２），ＤＴＬ（３）・・・に+１０Ｖの信号が印加されている。従って最初の１Ｈでは全ての画素が点灯状態を維持し、消灯対象になるものはない。

次の水平周期に進むと、各信号線ＤＴＬ（１），ＤＴＬ（２），ＤＴＬ（３）にそれぞれ＋８Ｖ，＋２Ｖ，＋９Ｖの映像信号が供給される。これにより＋８Ｖの映像信号が２行１列目の画素に書き込まれ、＋２Ｖの映像信号が２行２列目の画素に書き込まれ、＋９Ｖの映像信号が２行３列目の画素に書き込まれる。残りの時間で消灯制御のための高速線順次走査が行われる。この場合各信号線ＤＴＬ（１），ＤＴＬ（２），ＤＴＬ（３）にはハイレベルの信号＋１０Ｖが印加されるため、消灯対象になる画素はない。

３回目の水平期間になると、ＤＴＬ（１），ＤＴＬ（２），ＤＴＬ（３）にそれぞれ＋７Ｖ，＋４Ｖ，＋５Ｖの映像信号が供給される。これにより３行１列目の画素には＋７Ｖの信号が書き込まれ、３行２列目の画素には＋４Ｖの映像信号が書き込まれ、３行３列目の画素には＋５Ｖの映像信号が書き込まれる。その後消灯制御のための信号が各信号線ＤＴＬ（１），ＤＴＬ（２），ＤＴＬ（３）に供給される。本例では、３番目の水平期間で消灯すべき画素があるので、消灯のための信号はハイレベルの＋１０Ｖとローレベルの０Ｖに分かれている。ＷＳ（１）に制御パルスが立ったとき、ＤＴＬ（２）がローレベル０Ｖとなるので、１行２列目の画素が消灯になる。続いてＷＳ（２）に制御パルスが立ったとき、ＤＴＬ（１）とＤＴＬ（３）が０Ｖになるので、２行１列目の画素及び２行３列目の画素が消灯制御される。続いてＷＳ（３）に制御パルスが立ったとき、ＤＴＬ（１）が０Ｖになるので、３行１列目の画素が消灯する。

［１行目の点灯動作］
図８Ａは１行目の点灯動作を示す模式図である。ＷＳ（１）に＋２０Ｖの制御パルスが印加され、１行目の画素のサンプリングトランジスタが全てオンする。この状態で信号線ＤＴＬ（１），ＤＴＬ（２），ＤＴＬ（３）から供給された映像信号＋３Ｖ，＋７Ｖ，＋６Ｖが１行目の対応する画素にそれぞれ書き込まれる。これにより１行目の画素が点灯を開始する。発光輝度は書き込まれた映像信号のレベルに応じている。図では理解を容易にするため、発光輝度を矢印の太さで表してある。＋７Ｖの映像信号が書き込まれた画素が最も高い輝度を呈し、＋３Ｖの映像信号が書き込まれた画素がそれより低い輝度を呈している。

［２行目の点灯動作］
図８Ｂは、２行目の画素の点灯動作を表している。２番目の水平周期になると、ＷＳ（２）に＋２０Ｖの制御パルスが印加され、２行目の画素が全てオンする。この時各信号線ＤＴＬに供給された映像信号が２行目の画素に書き込まれる。本例では２行３列目の画素に最も高い映像信号＋９Ｖが書き込まれるので、その発光輝度が一番高くなる。なお１行目の画素は書き込まれた映像信号のレベルに応じて発光状態を維持している。

［３行目の点灯動作］
図８Ｃは、３行目の画素の点灯動作を表している。走査線ＷＳ（３）に制御パルス＋２０Ｖが印加され、３行目の画素のサンプリングトランジスタが全てオンする。これにより各信号線ＤＴＬに供給された映像信号がサンプリングされ、対応する画素に書き込まれる。各画素は書き込まれた映像信号のレベルに応じて発光を開始する。

［表示パターン］
図８Ｄは、上述した定速線順次走査によって３行３列の画素に書き込まれた表示パターンを表している。各画素に付された矢印の太さが発光輝度を表している。３行３列の画素アレイはこれらの画素の輝度分布に応じた表示パターンを表している。

［１行目の消灯動作］
図8Ｅは、３番目の水平周期の高速線順次走査で行われる消灯動作を表している。図８Ｅは特に１行目の画素の消灯動作である。１行目の走査線ＷＳ（１）には＋１０Ｖの制御パルスが印加されている。従って１行目の各画素のサンプリングトランジスタのゲートには＋１０Ｖが印加されている。これに対しＤＴＬ（１）には＋１０Ｖが印加されている。換言すると、１行１列目の画素のサンプリングトランジスタのソースに＋１０Ｖが印加されている。このサンプリングトランジスタのゲート／ソース間電圧Ｖｇｓは（＋１０Ｖ）−（＋１０Ｖ）＝０Ｖとなって閾電圧以下である。よって１行１列目の画素のサンプリングトランジスタはオフ状態であり、対応する発光素子の輝度に変化はない。

次に１行２列目の画素に着目すると２列目の信号線ＤＴＬ（２）には０Ｖが印加されている。よって１行２列目の画素のサンプリングトランジスタのＶｇｓは＋１０Ｖ−０Ｖ＝＋１０Ｖとなって閾電圧以上である。このサンプリングトランジスタはオン状態となり、黒信号０Ｖがドライブトランジスタのゲートに書き込まれる。よってドライブトランジスタはオフとなり、１行２列目の画素は消灯になる。

１行３列目の画素に着目すると、信号線ＤＴＬ（３）には＋１０Ｖが印加されているので、サンプリングトランジスタはオフ状態である。従って１行３列目の画素の発光状態に変化はない。このように本実施例では、高速線順次走査で選択された画素に対して選択的に＋１０Ｖの信号か０Ｖの信号を供給することで、これらの画素の選択的な消灯制御を行っている。

［２行目の消灯動作］
高速線順次走査の次のタイミングでは図８Ｆに示すように２行目の走査線ＷＳ（２）に＋１０Ｖの制御パルスが印加される。この時信号線ＤＴＬ（１）及びＤＴＬ（３）に黒信号０Ｖが供給されている。従って２行１列目の画素と２行３列目の画素が選択的に消灯される。

［３行目の消灯動作］
図８Ｇは、３行目の画素の消灯動作を表している。高速線順次走査が１行進むと、３行目の走査線ＷＳ（３）に＋１０Ｖの制御パルスが印加される。この時ＤＴＬ（１）に黒信号０Ｖが供給されるので、３行１列目の画素が消灯状態となる。図８Ｇを見れば分かるように、３行３列の画素アレイは、選択的に点灯／消灯制御されており、これにより所望の表示パターンを表すことができる。

［タイミングチャート］
図９は、走査線電位（ＷＳ）、給電線電位（ＤＳ）、信号線電位（ＤＴＬ）、ドライブトランジスタのゲート電位（Ｖｇ）及びドライブトランジスタのソース電位（Ｖｓ）の時間的な変化を示すタイミングチャートである。理解を容易にするため図４Ａに示した点灯動作のタイミングチャートと同様な表記を採用している。図９のタイミングチャートは点灯動作の後行われる消灯動作の電位変化を表している。各画素が点灯して発光期間に入った後、所望の水平周期のタイミングで黒信号を書き込むことにより対象となる画素を選択的に消灯できる。図９のタイミングチャートでは発光期間の途中で発光終了信号（黒信号）を画素に書き込んでいる。これによりドライブトランジスタのゲートには黒信号Ｖｏ（基準電位）が書き込まれる。これによりドライブトランジスタのソースは画素容量Ｃｓを介したカップリングによりゲート電位Ｖｇの落差と同じだけ電位降下する。この時のソース電位Ｖｓが常にカソード電位Ｖｃａｔｈより低くなるのであれば、発光素子ＥＬに逆バイアスがかかるため、電流が流れず発光することはない。従ってＶｏ−Ｖｔｈ＜Ｖｃａｔｈを満たすような電位設定であることが動作条件となる。

〈応用形態〉
本発明にかかる表示装置は、図１０に示すような薄膜デバイス構成を有する。図１０はＴＦＴ部分がＢｏｔｔｏｍゲート構造（ゲート電極がチャネルＰＳ層に対して下にある）である。この他にＴＦＴ部分に関してはＳａｎｄｗｉｃｈゲート構造（チャネルＰＳ層を上下のゲート電極ではさむ）、Ｔｏｐゲート構造（ゲート電極がチャネルＰＳ層に対して上にある）のようなバリエーションがある。本図は、絶縁性の基板に形成された画素の模式的な断面構造を表している。図示するように、画素は、複数の薄膜トランジタを含むトランジスタ部（図では１個のＴＦＴを例示）、画素容量などの容量部及び有機ＥＬ素子などの発光部とを含む。基板の上にＴＦＴプロセスでトランジスタ部や容量部が形成され、その上に有機ＥＬ素子などの発光部が積層されている。その上に接着剤を介して透明な対向基板を貼り付けてフラットパネルとしている。

本発明にかかる表示装置は、図１１に示すようにフラット型のモジュール形状のものを含む。例えば絶縁性の基板上に、有機ＥＬ素子、薄膜トランジスタ、薄膜容量等からなる画素をマトリックス状に集積形成した画素アレイ部を設ける、この画素アレイ部（画素マトリックス部）を囲むように接着剤を配し、ガラス等の対向基板を貼り付けて表示モジュールとする。この透明な対向基板には必要に応じて、カラーフィルタ、保護膜、遮光膜等を設けてもよい。表示モジュールには、外部から画素アレイ部への信号等を入出力するためのコネクタとして例えばＦＰＣ（フレキシブルプリントサーキット）を設けてもよい。

以上説明した本発明における表示装置は、フラットパネル形状を有し、様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピューター、携帯電話、ビデオカメラなどに適用可能である。電子機器に入力された、若しくは、電子機器内で生成した駆動信号を画像若しくは映像として表示するあらゆる分野の電子機器のディスプレイに適用することが可能である。以下この様な表示装置が適用された電子機器の例を示す。電子機器は基本的に情報を処理する本体と、本体に入力する情報若しくは本体から出力された情報を表示する表示器とを含む。

図１２は本発明が適用されたテレビであり、フロントパネル１２、フィルターガラス１３等から構成される映像表示画面１１を含み、本発明の表示装置をその映像表示画面１１に用いることにより作製される。

図１３は本発明が適用されたデジタルカメラであり、上が正面図で下が背面図である。このデジタルカメラは、撮像レンズ、フラッシュ用の発光部１５、表示部１６、コントロールスイッチ、メニュースイッチ、シャッター１９等を含み、本発明の表示装置をその表示部１６に用いることにより作製される。

図１４は本発明が適用されたノート型パーソナルコンピュータであり、本体２０には文字等を入力するとき操作されるキーボード２１を含み、本体カバーには画像を表示する表示部２２を含み、本発明の表示装置をその表示部２２に用いることにより作製される。

図１５は本発明が適用された携帯端末装置である。左が開いた状態を表し、右が閉じた状態を表している。この携帯端末装置は、上側筐体２３、下側筐体２４、連結部（ここではヒンジ部）２５、ディスプレイ２６、サブディスプレイ２７、ピクチャーライト２８、カメラ２９等を含む。本発明の表示装置をそのディスプレイ２６やサブディスプレイ２７に用いることにより作製される。

図１６は本発明が適用されたビデオカメラであり、本体部３０、前方を向いた側面に被写体撮影用のレンズ３４、撮影時のスタート／ストップスイッチ３５、モニター３６等を含み、本発明の表示装置をそのモニター３６に用いることにより作製される。

本発明に係る表示装置の第一実施形態の全体構成を示すブロック図である。 同じく画素アレイ部の構成を示す模式図である。 同じく画素回路の基本的な構成を示す模式図である。 第一実施形態の点灯動作の説明に供するタイミングチャートである。 同じく点灯動作の説明に供する模式図である。 同じく点灯動作の説明に供する模式図である。 同じく点灯動作の説明に供する模式図である。 同じく点灯動作の説明に供する模式図である。 同じく点灯動作の説明に供する模式図である。 同じく点灯動作の説明に供する模式図である。 同じく点灯動作の説明に供する模式図である。 同じく点灯動作の説明に供する模式図である。 第一実施形態の全体的な動作説明に供するタイミングチャートである。 第二実施形態の動作説明に供するタイミングチャートである。 具体例の説明に供するタイミングチャートである。 同じく具体例の説明に供する模式図である。 同じく具体例の説明に供する模式図である。 具体例の説明に供する模式図である。 具体例の説明に供する模式図である。 具体例の説明に供する模式図である。 具体例の動作説明に供する模式図である。 具体例の動作説明に供する模式図である。 具体例の動作説明に供する波形図である。 本発明の応用形態にかかる表示装置のデバイス構成を示す断面図である。 本発明の応用形態にかかる表示装置のモジュール構成を示す平面図である。 本発明の応用形態にかかる表示装置を備えたテレビジョンセットを示す斜視図である。 本発明の応用形態にかかる表示装置を備えたデジタルスチルカメラを示す斜視図である。 本発明の応用形態にかかる表示装置を備えたノート型パーソナルコンピューターを示す斜視図である。 本発明の応用形態にかかる表示装置を備えた携帯端末装置を示す模式図である。 本発明の応用形態にかかる表示装置を備えたビデオカメラを示す斜視図である。

符号の説明

１００…表示装置、１０１…画素、１０２…画素アレイ部、１０３…水平セレクタ（ドライバ）、１０４…ライトスキャナ、１０５…電源スキャナ、３Ａ…サンプリングトランジスタ、３Ｂ…ドライブトランジスタ、３Ｃ…画素容量、３Ｄ…発光素子

Claims (7)

1. 画素アレイ部と、駆動部とからなり、
   前記画素アレイ部は、行状に配された走査線と、列状に配された信号線と、各走査線と各信号線とが交差する部分に配された行列状の画素とを含み、
   前記駆動部は、各走査線に制御信号を供給するスキャナと、各信号線に映像信号を供給するドライバとを含み、
   前記画素は該走査線から供給された制御信号に応じて該信号線から映像信号を取り込むサンプリングトランジスタと、取り込んだ映像信号に応じて駆動電流を出力するドライブトランジスタと、該駆動電流により該映像信号に応じた輝度で点灯する発光素子とを含み、
   前記スキャナは、水平周期ごとに順次制御信号を各走査線に出力して１フレーム周期で通常の定速線順次走査を行い、
   前記ドライバは、該定速線順次走査に合わせて映像信号を各信号線に供給してフレーム周期で該画素アレイ部に画像を表示し、
   前記スキャナは、フレーム周期よりも短い周期で該定速線順次走査よりも早い高速線順次走査を該定速線順次走査に並走して行い、
   前記ドライバは、該高速線順次走査に合わせて各信号線に消灯のための信号を供給し、以って画素ごとに消灯のタイミングを制御する
   表示装置。
2. 前記スキャナは、水平周期の単位で該高速線順次走査を行う請求項１記載の表示装置。
3. 前記スキャナは、１水平周期で一回の高速線順次走査を完了する請求項２記載の表示装置。
4. 前記スキャナは、１水平周期で高速線順次走査の一部を行い、複数の水平周期を合わせて一回の高速線順次走査を完了する請求項２記載の表示装置。
5. 前記駆動部は、フレーム単位で行う該定速線順次走査により各画素に映像信号を書込んで点灯させ、水平周期単位で行う該高速線順次走査により各画素の消灯タイミングを制御し、以って１フレーム周期における各画素の発光時間を水平周期単位で制御する請求項２記載の表示装置。
6. 本体と、該本体に入力する情報若しくは本体から出力された情報を表示する表示器とからなり、
   前記表示器は、画素アレイ部と、駆動部とからなり、
   前記画素アレイ部は、行状に配された走査線と、列状に配された信号線と、各走査線と各信号線とが交差する部分に配された行列状の画素とを含み、
   前記駆動部は、各走査線に制御信号を供給するスキャナと、各信号線に映像信号を供給するドライバとを含み、
   前記画素は該走査線から供給された制御信号に応じて該信号線から映像信号を取り込むサンプリングトランジスタと、取り込んだ映像信号に応じて駆動電流を出力するドライブトランジスタと、該駆動電流により該映像信号に応じた輝度で点灯する発光素子とを含み、
   前記スキャナは、水平周期ごとに順次制御信号を各走査線に出力して１フレーム周期で通常の定速線順次走査を行い、
   前記ドライバは、該定速線順次走査に合わせて映像信号を各信号線に供給してフレーム周期で該画素アレイ部に画像を表示し、
   前記スキャナは、フレーム周期よりも短い周期で該定速線順次走査よりも早い高速線順次走査を該定速線順次走査に並走して行い、
   前記ドライバは、該高速線順次走査に合わせて各信号線に消灯のための信号を供給し、以って画素ごとに消灯のタイミングを制御する
   電子機器。
7. 画素アレイ部と、駆動部とからなり、
   前記画素アレイ部は、行状に配された走査線と、列状に配された信号線と、各走査線と各信号線とが交差する部分に配された行列状の画素とを含み、
   前記駆動部は、各走査線に制御信号を供給するスキャナと、各信号線に映像信号を供給するドライバとを含み、
   前記画素は該走査線から供給された制御信号に応じて該信号線から映像信号を取り込むサンプリングトランジスタと、取り込んだ映像信号に応じて駆動電流を出力するドライブトランジスタと、該駆動電流により該映像信号に応じた輝度で点灯する発光素子とを含む表示装置を駆動するため、
   前記スキャナは、水平周期ごとに順次制御信号を各走査線に出力して１フレーム周期で通常の定速線順次走査を行い、
   前記ドライバは、該定速線順次走査に合わせて映像信号を各信号線に供給してフレーム周期で該画素アレイ部に画像を表示し、
   前記スキャナは、フレーム周期よりも短い周期で該定速線順次走査よりも早い高速線順次走査を該定速線順次走査に並走して行い、
   前記ドライバは、該高速線順次走査に合わせて各信号線に消灯のための信号を供給し、以って画素ごとに消灯のタイミングを制御する
   表示装置の駆動方法。
   

Images