JP2010113051A - Passive matrix type display device for organic electroluminescence - Google Patents

Passive matrix type display device for organic electroluminescence Download PDF

Info

Publication number
JP2010113051A
JP2010113051A JP2008284024A JP2008284024A JP2010113051A JP 2010113051 A JP2010113051 A JP 2010113051A JP 2008284024 A JP2008284024 A JP 2008284024A JP 2008284024 A JP2008284024 A JP 2008284024A JP 2010113051 A JP2010113051 A JP 2010113051A
Authority
JP
Japan
Prior art keywords
wiring
passive matrix
lines
display device
organic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008284024A
Other languages
Japanese (ja)
Inventor
Nobuhiko Tsuji
伸彦 辻
Shinji Ogino
慎次 荻野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Holdings Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Holdings Ltd filed Critical Fuji Electric Holdings Ltd
Priority to JP2008284024A priority Critical patent/JP2010113051A/en
Publication of JP2010113051A publication Critical patent/JP2010113051A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a passive matrix display device for organic electroluminescence, which can downsize a wiring region while maintaining the image area size on substrate glass and can prevent invasion of outside air into a passive matrix element. <P>SOLUTION: The passive matrix display device 1 for organic EL has a multilayer wiring structure 8, wherein a plurality of lines of electrode wires B<SB>1</SB>-B<SB>n</SB>connected to a driving IC 6 are laminated in wiring regions 5a and 5b arranged in the peripheral region of the passive matrix element 3 on a substrate 2 for a plurality of lines of electrode wires B<SB>1</SB>-B<SB>n</SB>. In the multilayer wiring structure 8, the respective electrode wires B<SB>1</SB>-B<SB>n</SB>are disposed so that those in even-number layers are positioned between those in the adjacent odd-number layers. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、有機EL用パッシブマトリックス型表示装置に関し、特に、パッシブマトリックス素子を構成する陽極線又は陰極線の配線構造に関する。   The present invention relates to a passive matrix display device for organic EL, and more particularly to a wiring structure of anode lines or cathode lines constituting a passive matrix element.

従来より、種々の有機EL用パッシブマトリックス型表示装置が提案されている。   Conventionally, various passive matrix display devices for organic EL have been proposed.

図5は、従来の一般的な有機EL用パッシブマトリックス型表示装置の平面図である。
図5に示すように、有機EL用パッシブマトリックス型表示装置21は、基板ガラス22とパッシブマトリックス素子23とから構成されている。基板ガラス22上には、パッシブマトリックス素子23が配置されており、パッシブマトリックス素子23上には、外気(湿気)と接触しないように封止ガラス24が接着剤等を使用して接着されている。
また、基板ガラス22上のパッシブマトリックス素子23の周辺領域(左右領域)には、長さWの幅を有する配線領域25が設けられている。
FIG. 5 is a plan view of a conventional general organic EL passive matrix display device.
As shown in FIG. 5, the organic EL passive matrix display device 21 includes a substrate glass 22 and a passive matrix element 23. A passive matrix element 23 is disposed on the substrate glass 22, and a sealing glass 24 is bonded onto the passive matrix element 23 using an adhesive or the like so as not to come into contact with outside air (humidity). .
A wiring region 25 having a width of length W 1 is provided in the peripheral region (left and right region) of the passive matrix element 23 on the substrate glass 22.

パッシブマトリックス素子23は、m列の陽極ラインA〜Aと、陽極ラインA〜Aに交差するように配置されたn行の陰極ラインB〜Bと、陽極ラインA〜A及び陰極ラインB〜Bが接続されるドライバIC26とから構成されている。
陽極ラインA〜Aは、ドライバIC26から基板ガラス22上の中央領域に向かって配線されている。一方、陰極ラインB〜Bは、陽極ラインA〜Aと交差するとともに左右の配線領域25に分かれるように配線されている。また、基板ガラス22は、ドライバIC26に接続される引出線27を備えており、引出線27は、ドライバIC26に輝度信号を送るようになっている。
Passive matrix device 23, an anode line A 1 to A m of the m rows, and the cathode lines B 1 .about.B n of the deployed n rows so as to intersect the anode lines A 1 to A m, anode lines A 1 ~ and a driver IC26 Metropolitan to A m and the cathode lines B 1 .about.B n are connected.
Anode lines A 1 to A m are wired from the driver IC26 toward a central region of the substrate glass 22. On the other hand, the cathode line B 1 .about.B n is wired as divided into left and right wiring region 25 with intersecting the anode lines A 1 to A m. The substrate glass 22 includes a lead line 27 connected to the driver IC 26, and the lead line 27 sends a luminance signal to the driver IC 26.

図6は、パッシブマトリックス素子23の構成をより詳細に示した図である。
図6に示すように、ドライバIC26は、カラムドライバ26aと、ロードライバ26bとを備えている。
陽極ラインA〜Aは、カラムドライバ26aの各出力に接続しており、陰極ラインB〜Bは、ロードライバ26bの各出力に接続している。陽極ラインA〜Aと陰極ラインB〜Bとは、交差するようにマトリックス状に配置されており、各陽極ラインA〜Aが、各陰極ラインB〜Bに接続するようになっている。そして、各陽極ラインA〜Aと陰極ラインB〜Bとの交差部分には、有機EL素子28が設けられており、この各有機EL素子28が、パッシブマトリックス素子23における1画素を担っている。
FIG. 6 is a diagram showing the configuration of the passive matrix element 23 in more detail.
As shown in FIG. 6, the driver IC 26 includes a column driver 26a and a row driver 26b.
Anode lines A 1 to A m is connected to each output of the column driver 26a, cathode lines B 1 .about.B n is connected to each output of the row driver 26b. The anode lines A 1 to A m and the cathode lines B 1 .about.B n, are arranged in a matrix so as to intersect each anode lines A 1 to A m are connected to the respective cathode lines B 1 .about.B n It is supposed to be. Then, the intersections of the anode lines A 1 to A m and the cathode lines B 1 .about.B n, the organic EL element 28 is provided, the respective organic EL elements 28, one pixel in the passive matrix device 23 Is responsible.

図6の構成では、ロードライバ26bに接続する陰極ラインB〜Bのうち1つの陰極ラインが低電位となることにより、引出線27(図5参照)から入力される輝度信号29に対応して、電流I〜Iがカラムドライバ26aから有機EL素子28方向に流れ、有機EL素子28が点灯することになる。
そして、ロードライバ26bに接続する陰極ラインB〜Bが順番に低電位となることにより、パッシブマトリックス素子23が行単位で点灯し、これにより、所定の模様及び画像を表示することができる。
In the configuration of FIG. 6, one of the cathode lines B 1 to B n connected to the row driver 26 b has a low potential, so that it corresponds to the luminance signal 29 input from the lead line 27 (see FIG. 5). , the current I 1 ~I m flows to the organic EL element 28 direction from the column driver 26a, the organic EL element 28 will be turned on.
Then, the cathode lines B 1 to B n connected to the row driver 26 b are sequentially lowered in potential, so that the passive matrix elements 23 are lit in units of rows, thereby displaying a predetermined pattern and image. .

一方、特許文献1では、携帯電話やテレビ等に使用される液晶表示装置が開示されている。
特許文献1の液晶表示装置において、基板SUB1の上には、表示領域ARと駆動回路DRVとが設けられている。そして、基板SUB1上の表示領域ARの周辺領域には、走査信号線用の配線領域が設けられており、この配線領域には、走査信号線引出し配線GLP1,GLP2を絶縁膜を介して積層した多層配線構造が設けられている。
特開2008−145461号公報
On the other hand, Patent Document 1 discloses a liquid crystal display device used for a mobile phone, a television, and the like.
In the liquid crystal display device of Patent Document 1, a display area AR and a drive circuit DRV are provided on a substrate SUB1. A scanning signal line wiring region is provided in the peripheral region of the display region AR on the substrate SUB1, and the scanning signal line lead-out wires GLP1 and GLP2 are stacked in this wiring region via an insulating film. A multilayer wiring structure is provided.
JP 2008-145461 A

例えば、上述の図5の構成を携帯電話等に使用される大きなマトリックス(QVGA:240RGB×320行)に適用する場合、左右の配線領域25には陰極ラインが各160本配置されることになる。この場合、陰極ラインB〜Bの配線ピッチを0.05mmとすると、配線幅Wが8mmとかなり大きくなってしまう。ここで、有機EL用パッシブマトリックス型表示装置21を規定の幅W以下に収めるには、画像等が表示されるパッシブマトリックス素子23の領域を小さくするか、陰極ラインB〜Bの配線ピッチを小さくする必要がある。
しかしながら、パッシブマトリックス素子23の領域を小さくする場合、それに伴って携帯電話等で表示される画像が小さくなってしまうという問題がある。また、陰極ラインB〜Bの配線ピッチを小さくして配線領域25の幅Wを狭めた場合、配線抵抗が上昇し、駆動電圧及び消費電力が増加してしまうという問題がある。
For example, when the configuration of FIG. 5 described above is applied to a large matrix (QVGA: 240 RGB × 320 rows) used for a mobile phone or the like, 160 cathode lines are arranged in the left and right wiring regions 25. . In this case, if the wiring pitch of the cathode lines B 1 to B n is set to 0.05 mm, the wiring width W 1 is considerably increased to 8 mm. Here, in order to keep the passive matrix display device 21 for organic EL within a predetermined width W, the area of the passive matrix element 23 on which an image or the like is displayed is reduced, or the wiring pitch of the cathode lines B 1 to B n Need to be small.
However, when the area of the passive matrix element 23 is reduced, there is a problem that an image displayed on a mobile phone or the like is accordingly reduced. Further, when the wiring pitch of the cathode lines B 1 to B n is reduced to reduce the width W 1 of the wiring region 25, there is a problem that the wiring resistance increases and the driving voltage and power consumption increase.

一方、上述の特許文献1の構成では、配線領域に走査信号線引出し配線GLP1,GLP2を積層した多層配線構造を設けているので、配線幅Wが大きくなることを防ぐことはできるが、多層配線構造を設けたことにより配線領域の高さが増加してしまうという問題がある。このように配線領域の高さが増加すると、装置全体として小型化を図ることが困難となる。
さらに、上述の特許文献1の構成では、各層の間の絶縁性を保持するために、走査信号線引出し配線GLP1,GLP2の間に絶縁膜を配置している。この場合、絶縁膜を走査信号線引出し配線GLP1,GLP2の高さよりも高くなるように形成しなければならず、配線領域の高さが大きくなってしまう。このように、配線領域の高さが大きくなると、基板と封止ガラスとの間の接着間隔が大きくなり、その結果、パッシブマトリックス素子の発光特性を劣化させる外気(湿気)が侵入するおそれがある。
On the other hand, in the configuration of Patent Document 1 described above, since provided a multilayer wiring structure by stacking a scan signal line lead lines GLP1, GLP2 in the wiring region, although it is possible to prevent the wiring width W 1 is larger, multilayered There is a problem that the height of the wiring region increases due to the provision of the wiring structure. As the height of the wiring region increases in this way, it becomes difficult to reduce the size of the entire device.
Further, in the configuration of the above-described Patent Document 1, an insulating film is disposed between the scanning signal line lead-out lines GLP1 and GLP2 in order to maintain insulation between the layers. In this case, the insulating film must be formed so as to be higher than the height of the scanning signal line lead lines GLP1 and GLP2, and the height of the wiring area becomes large. As described above, when the height of the wiring region is increased, the bonding interval between the substrate and the sealing glass is increased, and as a result, there is a risk that outside air (humidity) that deteriorates the light emission characteristics of the passive matrix element may enter. .

本発明はこのような実状に鑑みてなされたものであって、その目的は、基板ガラス上の画像領域の大きさを維持しつつ配線領域の小型化を可能とし、且つパッシブマトリックス素子に外気が侵入するのを防ぐことも可能な有機EL用パッシブマトリックス型表示装置を提供することである。   The present invention has been made in view of such a situation, and an object of the present invention is to make it possible to reduce the size of the wiring area while maintaining the size of the image area on the substrate glass, and to allow the outside air to pass through the passive matrix element. It is to provide a passive matrix display device for organic EL that can also prevent intrusion.

上記従来技術の有する課題を解決するために、請求項1の本発明では、基板上のパッシブマトリックス素子の周辺領域に駆動用ICに接続される複数列の電極線の配線領域を設け、該配線領域に前記複数列の電極線を積層した多層配線構造を設けた有機EL用パッシブマトリックス表示装置において、前記多層配線構造における偶数層の各電極線が、奇数層の隣接する電極線の間に位置するように配置されている。   In order to solve the above-described problems of the prior art, in the present invention of claim 1, a wiring region of a plurality of columns of electrode lines connected to the driving IC is provided in the peripheral region of the passive matrix element on the substrate, and the wiring In the organic EL passive matrix display device having a multilayer wiring structure in which the plurality of rows of electrode lines are stacked in a region, each even-numbered electrode line in the multilayer wiring structure is positioned between adjacent electrode lines in the odd-numbered layer. Are arranged to be.

請求項2の本発明では、前記パッシブマトリックス素子が、2つのユニットに分割して構成され、前記駆動用ICが、2つ以上のドライバICを備えるとともに前記2つのユニットを分割駆動するように構成され、前記配線領域には、前記2つ以上のドライバIC間を接続する制御信号用配線及び電源用配線が設けられている。   According to the second aspect of the present invention, the passive matrix element is configured to be divided into two units, and the driving IC includes two or more driver ICs and is configured to drive the two units in a divided manner. In the wiring area, a control signal wiring and a power supply wiring for connecting the two or more driver ICs are provided.

請求項3の本発明では、前記配線領域の前記多層配線構造の上側には、前記制御信号用配線及び前記電源用配線を積層した積層構造が設けられ、該積層構造における偶数層の各配線が、奇数層の隣接する配線の間に位置するように配置されている。   In the present invention of claim 3, a laminated structure in which the control signal wiring and the power supply wiring are laminated is provided on the upper side of the multilayer wiring structure in the wiring area, and each wiring in the even layer in the laminated structure is provided. The odd-numbered layers are arranged between adjacent wirings.

上述の如く、本発明に係る有機EL用パッシブマトリックス表示装置によれば、基板上のパッシブマトリックス素子の周辺領域に駆動用ICに接続される複数列の電極線の配線領域を設け、該配線領域に前記複数列の電極線を積層した多層配線構造を設けた有機EL用パッシブマトリックス表示装置において、前記多層配線構造における偶数層の各電極線が、奇数層の隣接する電極線の間に位置するように配置されているので、配線領域の幅が抑制されるだけでなく、配線領域における多層配線構造の高さも抑制されることになる。これにより、画像等が表示されるパッシブマトリックス素子の領域を維持しつつ、有機EL用パッシブマトリックス表示装置の小型化を実現することができる。
また、本発明に係る有機EL用パッシブマトリックス表示装置によれば、電極線間に配置する絶縁性材料を従来に比べて薄く形成しても電極線間の絶縁性を保持することができる。これにより、多層配線構造の高さが抑制されるので、基板と封止ガラスとの間の接着間隔が従来に比べて小さくなり、その結果、パッシブマトリックス素子の発光特性を劣化させる外気の侵入を防ぐことができる。
As described above, according to the passive matrix display device for organic EL according to the present invention, the wiring region of the electrode lines of a plurality of columns connected to the driving IC is provided in the peripheral region of the passive matrix element on the substrate, and the wiring region In the passive matrix display device for organic EL provided with a multilayer wiring structure in which the plurality of rows of electrode lines are stacked on each other, each even-numbered electrode line in the multilayer wiring structure is located between adjacent electrode lines in the odd-numbered layer Thus, not only the width of the wiring region is suppressed, but also the height of the multilayer wiring structure in the wiring region is suppressed. Thereby, size reduction of the passive matrix display device for organic EL is realizable, maintaining the area | region of the passive matrix element in which an image etc. are displayed.
In addition, according to the passive matrix display device for organic EL according to the present invention, the insulation between the electrode lines can be maintained even if the insulating material disposed between the electrode lines is formed thinner than the conventional one. As a result, the height of the multilayer wiring structure is suppressed, so that the bonding interval between the substrate and the sealing glass is smaller than the conventional one, and as a result, intrusion of outside air that deteriorates the light emission characteristics of the passive matrix element is prevented. Can be prevented.

さらに、本発明に係る有機EL用パッシブマトリックス表示装置によれば、前記パッシブマトリックス素子が、2つのユニットに分割して構成され、前記駆動用ICが、2つ以上のドライバICを備えるとともに前記2つのユニットを分割駆動するように構成され、前記配線領域には、前記2つ以上のドライバIC間を接続する制御信号用配線及び電源用配線が設けられているので、発光輝度を上げるためにパッシブマトリックス素子を2つのユニットに分割した場合でも、配線領域における多層配線構造の幅及び高さが抑制されることになる。これにより、画像等が表示されるパッシブマトリックス素子の領域を維持しつつ、有機EL用パッシブマトリックス表示装置の小型化を実現することができる。   Further, according to the passive matrix display device for organic EL according to the present invention, the passive matrix element is divided into two units, and the driving IC includes two or more driver ICs and the 2 The unit is configured to divide and drive, and the wiring region is provided with a control signal wiring and a power supply wiring for connecting the two or more driver ICs. Even when the matrix element is divided into two units, the width and height of the multilayer wiring structure in the wiring region are suppressed. Thereby, size reduction of the passive matrix display device for organic EL is realizable, maintaining the area | region of the passive matrix element in which an image etc. are displayed.

また、本発明に係る有機EL用パッシブマトリックス表示装置によれば、前記配線領域の前記多層配線構造の上側には、前記制御信号用配線及び前記電源用配線を積層した積層構造が設けられ、該積層構造における偶数層の各配線が、奇数層の隣接する配線の間に位置するように配置されているので、制御信号用配線及び電源用配線を配線領域に配置した場合でも、配線領域の幅及び高さが抑制されることになり、有機EL用パッシブマトリックス表示装置の更なる小型化を実現することができる。
さらに、制御信号用配線及び電源用配線を多層配線構造の上側に積層した場合でも積層構造の高さが抑制されるので、基板と封止ガラスとの間の接着間隔が従来に比べて小さくなり、その結果、パッシブマトリックス素子の発光特性を劣化させる外気の侵入を防ぐことができる。
Further, according to the passive matrix display device for organic EL according to the present invention, a laminated structure in which the control signal wiring and the power supply wiring are laminated is provided above the multilayer wiring structure in the wiring region, Since each wiring of the even layer in the laminated structure is arranged so as to be positioned between the adjacent wirings of the odd layer, the width of the wiring region even when the control signal wiring and the power supply wiring are arranged in the wiring region. Further, the height is suppressed, and further downsizing of the passive matrix display device for organic EL can be realized.
Furthermore, even when the control signal wiring and power supply wiring are stacked on the upper side of the multilayer wiring structure, the height of the stacked structure is suppressed, so that the bonding interval between the substrate and the sealing glass becomes smaller than the conventional one. As a result, it is possible to prevent intrusion of outside air that deteriorates the light emission characteristics of the passive matrix element.

以下、本発明に係る有機EL用パッシブマトリックス表示装置を、図面を参照しながら説明する。   Hereinafter, a passive matrix display device for organic EL according to the present invention will be described with reference to the drawings.

[第1の実施形態]
図1は、本発明の第1の実施形態に係る有機EL用パッシブマトリックス表示装置の平面図である。
図1に示すように、有機EL用パッシブマトリックス型表示装置1は、基板ガラス2とパッシブマトリックス素子3とから構成されている。
基板ガラス2上には、パッシブマトリックス素子3が配置されており、パッシブマトリックス素子3上には、外気と接触しないように封止ガラス4が接着剤等を使用して接着されている。また、基板ガラス2上のパッシブマトリックス素子3の周辺領域(左右領域)には、長さWの幅を有する配線領域5a,5bが設けられている。
[First Embodiment]
FIG. 1 is a plan view of a passive matrix display device for organic EL according to a first embodiment of the present invention.
As shown in FIG. 1, the organic EL passive matrix display device 1 includes a substrate glass 2 and a passive matrix element 3.
A passive matrix element 3 is disposed on the substrate glass 2, and a sealing glass 4 is bonded onto the passive matrix element 3 using an adhesive or the like so as not to come into contact with outside air. In addition, wiring regions 5 a and 5 b having a width of length W 1 are provided in the peripheral region (left and right region) of the passive matrix element 3 on the substrate glass 2.

図1に示すように、パッシブマトリックス素子3は、m列の陽極ラインA〜Aと、陽極ラインA〜Aに交差するように配置されたn行の陰極ラインB〜Bと、陽極ラインA〜A及び陰極ラインB〜Bが接続されるドライバIC6とから構成されている。
ドライバIC6は、基板ガラス2の長手方向の端部近傍に配置されており、陽極ラインA〜Aは、ドライバIC6から基板ガラス2上の中央領域に向かって配線されている。
As shown in FIG. 1, the passive matrix device 3, and the anode line A 1 to A m of the m columns, the cathode lines B 1 .about.B n of the deployed n rows so as to intersect the anode lines A 1 to A m When, and a driver IC6 Metropolitan of anode lines A 1 to A m and the cathode lines B 1 .about.B n are connected.
Driver IC6, the longitudinal end portion is disposed near the anode line A 1 to A m of the substrate glass 2 is wired from the driver IC6 towards the central region of the substrate glass 2.

一方、陰極ラインB〜Bは、陽極ラインA〜Aと交差するとともに左右の配線領域5a,5bに分かれるように配線されている。そして、陰極ラインB〜Bは、配線領域5a,5bにおいて基板ガラス2の長手方向に延在し、配線領域5a,5bを通ってドライバIC6に接続している。なお、本実施形態では、陰極ラインB〜Bは、320本からなり、左右の配線領域5a,5bには、陰極ラインが各160本配置されている。また、基板ガラス2は、ドライバIC6に接続される引出線7を備えており、引出線7は、ドライバIC6に輝度信号を送るようになっている。 On the other hand, the cathode line B 1 .about.B n the left and right wiring region 5a with intersecting the anode lines A 1 to A m, are wired so as divided into 5b. The cathode lines B 1 to B n extend in the longitudinal direction of the substrate glass 2 in the wiring regions 5a and 5b, and are connected to the driver IC 6 through the wiring regions 5a and 5b. In the present embodiment, the number of cathode lines B 1 to B n is 320, and 160 cathode lines are arranged in the left and right wiring regions 5a and 5b. The substrate glass 2 includes a lead wire 7 connected to the driver IC 6, and the lead wire 7 sends a luminance signal to the driver IC 6.

また、本実施形態のパッシブマトリックス素子3は、上述した図6の構成と同様の構成となっている。
以上の構成から、本実施形態における有機EL用パッシブマトリックス型表示装置1では、ドライバIC6に接続する陰極ラインB〜Bが順番に低電位となることにより、引出線7から入力される輝度信号に対応した電流が陽極ラインA〜Aを通って有機EL素子へ向かって流れ(図6参照)、これにより、所定の模様及び画像を表示するようになっている。
Further, the passive matrix element 3 of the present embodiment has a configuration similar to the configuration of FIG. 6 described above.
From the above configuration, in the organic EL passive matrix display device 1 according to the present embodiment, the cathode lines B 1 to B n connected to the driver IC 6 are sequentially set to a low potential, whereby the luminance input from the lead line 7. toward the organic EL element flows current corresponding to the signal through the anode lines a 1 to a m (see FIG. 6), thereby, it adapted to display a predetermined pattern and image.

図2は、図1におけるA−A線断面図であり、配線領域5bに4層の多層配線構造8を設けた例を示している。なお、上述したように、本実施形態では、配線領域5bには160本の陰極ラインが配置されているが、図2では構成を分かり易くするために一部分のみ示している。
図2に示すように、本実施形態において、右側の配線領域5bには、複数列の陰極ラインB,B,・・・,Bを積層した多層配線構造8が設けられている。
基板ガラス2上の配線領域5bには、複数の陰極ライン(例えば、B,B,・・・,Bのうち40本)からなる第1の陰極層9aが形成されている。ここで、第1の陰極層9aの陰極ラインは、基板ガラス2上にAl等の低抵抗金属をスパッタリングで成膜した後にパターニングすることにより形成されている。
そして、第1の陰極層9a上には、第1の絶縁膜10aが第1の陰極層9aの陰極ラインより厚みが薄くなるように形成されている。なお、本実施形態では、第1の絶縁膜10aは、例えば、レジスト等の樹脂性の材料で形成されている。
FIG. 2 is a cross-sectional view taken along the line AA in FIG. 1, and shows an example in which a four-layer multilayer wiring structure 8 is provided in the wiring region 5b. As described above, in the present embodiment, 160 cathode lines are arranged in the wiring region 5b, but FIG. 2 shows only a part for easy understanding of the configuration.
As shown in FIG. 2, in the present embodiment, on the right side of the wiring area 5b, the cathode line B 2 of a plurality of rows, B 4, · · ·, a multilayer wiring structure 8 formed by stacking B n are provided.
In the wiring region 5b on the substrate glass 2, a first cathode layer 9a composed of a plurality of cathode lines (for example, 40 of B 2 , B 4 ,..., B n ) is formed. Here, the cathode line of the first cathode layer 9a is formed by forming a low resistance metal such as Al on the substrate glass 2 by sputtering and then patterning it.
A first insulating film 10a is formed on the first cathode layer 9a so as to be thinner than the cathode line of the first cathode layer 9a. In the present embodiment, the first insulating film 10a is formed of a resinous material such as a resist, for example.

また、図2に示すように、第1の絶縁膜10a上には、複数の陰極ライン(例えば、B,B,・・・,Bのうち40本)からなる第2の陰極層9bが形成されている。ここで、第2の陰極層9bの各陰極ラインは、第1の陰極層9aの隣接する陰極ラインの間に位置するように配置されている。
そして、第2の陰極層9b上には、第2の絶縁膜10bが第2の陰極層9bの陰極ラインより厚みが薄くなるように形成されている。ここで、第2の絶縁膜10bは、第1の絶縁膜10aと同様の材料で形成され、表面が平坦になるように形成されている。
As shown in FIG. 2, a second cathode layer comprising a plurality of cathode lines (for example, 40 of B 2 , B 4 ,..., B n ) is formed on the first insulating film 10a. 9b is formed. Here, each cathode line of the second cathode layer 9b is disposed so as to be positioned between adjacent cathode lines of the first cathode layer 9a.
A second insulating film 10b is formed on the second cathode layer 9b so as to be thinner than the cathode line of the second cathode layer 9b. Here, the second insulating film 10b is formed of the same material as that of the first insulating film 10a, and is formed so as to have a flat surface.

図2に示すように、第2の絶縁膜10b上には、複数の陰極ライン(例えば、B,B,・・・,Bのうち40本)からなる第3の陰極層9cが形成されている。そして、第3の陰極層9c上には、第3の絶縁膜10cが第3の陰極層9cの陰極ラインより厚みが薄くなるように形成されている。ここで、第3の絶縁膜10cは、第1の絶縁膜10aと同様の材料で形成されている。
また、第3の絶縁膜10c上には、複数の陰極ライン(例えば、B,B,・・・,Bのうち40本)からなる第4の陰極層9dが形成されている。ここで、第4の陰極層9dの各陰極ラインは、第3の陰極層9cの隣接する陰極ラインの間に位置するように配置されている。そして、第4の陰極層9d上には、第4の絶縁膜10dが第4の陰極層9dより厚みが薄くなるように形成されている。ここで、第4の絶縁膜10dは、第1の絶縁膜10aと同様の材料で形成され、表面が平坦になるように形成されている。
As shown in FIG. 2, a third cathode layer 9c composed of a plurality of cathode lines (for example, 40 of B 2 , B 4 ,..., B n ) is formed on the second insulating film 10b. Is formed. A third insulating film 10c is formed on the third cathode layer 9c so as to be thinner than the cathode line of the third cathode layer 9c. Here, the third insulating film 10c is formed of the same material as that of the first insulating film 10a.
Further, a fourth cathode layer 9d made of a plurality of cathode lines (for example, 40 of B 2 , B 4 ,..., Bn ) is formed on the third insulating film 10c. Here, each cathode line of the fourth cathode layer 9d is disposed so as to be positioned between adjacent cathode lines of the third cathode layer 9c. A fourth insulating film 10d is formed on the fourth cathode layer 9d so as to be thinner than the fourth cathode layer 9d. Here, the fourth insulating film 10d is formed of the same material as that of the first insulating film 10a, and is formed so that the surface becomes flat.

このように、第1の実施形態に係る有機EL用パッシブマトリックス型表示装置1によれば、多層配線構造8における偶数層(第2の陰極層9b、第4の陰極層9d)の各陰極ラインが、奇数層(第1の陰極層9a、第3の陰極層9c)の隣接する陰極ラインの間に位置するように配置されているので、配線領域5a,5bの幅Wを抑制するだけでなく、配線領域5a,5bにおける多層配線構造8の高さを抑制することができる。例えば、本実施形態のような4層の多層配線構造8の場合では、従来では高さが約8mmであったが、約2mmにまで抑えることができる。これにより、画像等が表示されるパッシブマトリックス素子3の領域を維持しつつ、有機EL用パッシブマトリックス表示装置1の小型化を実現することができる。 As described above, according to the organic EL passive matrix display device 1 according to the first embodiment, the cathode lines of the even layers (the second cathode layer 9b and the fourth cathode layer 9d) in the multilayer wiring structure 8 are used. but odd layer (first cathode layer 9a, a third cathode layer 9c) since it is arranged so as to be positioned between adjacent cathode lines of the wiring region 5a, only to suppress the width W 1 of 5b In addition, the height of the multilayer wiring structure 8 in the wiring regions 5a and 5b can be suppressed. For example, in the case of the four-layer multilayer wiring structure 8 as in the present embodiment, the height is conventionally about 8 mm, but can be suppressed to about 2 mm. Thereby, size reduction of the passive matrix display device 1 for organic EL is realizable, maintaining the area | region of the passive matrix element 3 in which an image etc. are displayed.

さらに、例えば、従来の特許文献1の構成では、多層配線構造における各層の陰極ライン間の絶縁性を保持するためには、陰極ラインの高さ以上の厚みで絶縁膜を形成する必要があったが、本実施形態では、多層配線構造8における偶数層(第2の陰極層9b、第4の陰極層9d)の各陰極ラインを奇数層(第1の陰極層9a、第3の陰極層9c)の隣接する陰極ラインの間に位置するように配置することにより、各陰極層9a,9b,9c,9dの間に形成される絶縁膜10a,10b,10c,10dの厚みを従来に比べて薄く形成しても絶縁性を保持することができる。これにより、多層配線構造8の高さが抑制されるので、基板ガラス2と封止ガラス4との間の接着間隔が従来に比べて小さくなり、その結果、パッシブマトリックス素子3の発光特性を劣化させる外気が侵入しにくくなる。   Further, for example, in the configuration of the conventional Patent Document 1, in order to maintain the insulation between the cathode lines of each layer in the multilayer wiring structure, it is necessary to form an insulating film with a thickness greater than the height of the cathode lines. However, in the present embodiment, the cathode lines of the even layers (second cathode layer 9b, fourth cathode layer 9d) in the multilayer wiring structure 8 are replaced with odd layers (first cathode layer 9a, third cathode layer 9c). ), The insulating films 10a, 10b, 10c, and 10d formed between the cathode layers 9a, 9b, 9c, and 9d can be made thinner than the conventional one. Even if it is formed thin, it can retain insulation. Thereby, since the height of the multilayer wiring structure 8 is suppressed, the bonding interval between the substrate glass 2 and the sealing glass 4 becomes smaller than the conventional one, and as a result, the light emission characteristics of the passive matrix element 3 are deteriorated. Makes it difficult for outside air to enter.

[第2の実施形態]
次に、図3を用いて、本発明の第2の実施形態に係る有機EL用パッシブマトリックス型表示装置1を説明する。
図3は、本発明の第2の実施形態に係る有機EL用パッシブマトリックス表示装置1の平面図である。なお、前述した第1の実施形態で説明したものと同様の部材については、同一の符号を付して重複する説明は省略する。
[Second Embodiment]
Next, a passive matrix display device 1 for organic EL according to a second embodiment of the present invention will be described with reference to FIG.
FIG. 3 is a plan view of the organic EL passive matrix display device 1 according to the second embodiment of the present invention. In addition, about the member similar to what was demonstrated in 1st Embodiment mentioned above, the same code | symbol is attached | subjected and the overlapping description is abbreviate | omitted.

図3に示すように、本実施形態において、パッシブマトリックス素子3は、発光輝度を上げるために2つのユニット3a,3bに分割して構成されている。ユニット3aは、基板ガラス2の長手方向の端部近傍に配置されており、一方、ユニット3bは、ユニット3aの反対側の端部近傍に配置されている。   As shown in FIG. 3, in this embodiment, the passive matrix element 3 is divided into two units 3a and 3b in order to increase the light emission luminance. The unit 3a is arranged in the vicinity of the end in the longitudinal direction of the substrate glass 2, while the unit 3b is arranged in the vicinity of the end on the opposite side of the unit 3a.

第1のユニット3aは、240(RGB)列の第1の陽極ラインA〜A240と、第1の陽極ラインA〜A240に交差するように配置された160行の第1の陰極ラインB〜B160と、第1の陽極ラインA〜A240及び第1の陰極ラインB〜B160が接続される第1のドライバIC6aとから構成されている。
第1の陰極ラインB〜B160は、第1の陽極ラインA〜A240と交差するとともに左右の配線領域5a,5bに分かれるように配線されている。そして、第1の陰極ラインB〜B160は、配線領域5a,5bにおいて基板ガラス2の長手方向に延在し、配線領域5a,5bを通って第1のドライバIC6aに接続している。なお、本実施形態では、左右の配線領域5a,5bには、第1の陰極ラインB〜B160が各80本配置されている。
The first unit 3a includes 240 (RGB) columns of first anode lines A 1 to A 240 and 160 rows of first cathodes arranged so as to intersect the first anode lines A 1 to A 240. The line B 1 to B 160 and the first driver IC 6 a to which the first anode lines A 1 to A 240 and the first cathode lines B 1 to B 160 are connected are configured.
The first cathode lines B 1 to B 160 are wired so as to intersect the first anode lines A 1 to A 240 and to be divided into left and right wiring regions 5a and 5b. The first cathode lines B 1 to B 160 extend in the longitudinal direction of the substrate glass 2 in the wiring regions 5a and 5b, and are connected to the first driver IC 6a through the wiring regions 5a and 5b. In this embodiment, 80 first cathode lines B 1 to B 160 are arranged in each of the left and right wiring regions 5a and 5b.

また、第2のユニット3bは、240(RGB)列の第2の陽極ラインC〜C240と、第2の陽極ラインC〜C240に交差するように配置された160行の第2の陰極ラインD〜D160と、第2の陽極ラインC〜C240及び第2の陰極ラインD〜D160が接続される第2のドライバIC6bとから構成されている。
第2の陰極ラインD〜D160は、第2の陽極ラインC〜C240と交差するとともに左右の配線領域5a,5bに分かれるように配線されている。そして、第2の陰極ラインD〜D160は、配線領域5a,5bにおいて基板ガラス2の長手方向に延在し、配線領域5a,5bを通って第2のドライバIC6bに接続している。なお、本実施形態では、左右の配線領域5a,5bには、第2の陰極ラインD〜D160が各80本配置されている。
以上の構成から、本実施形態では、パッシブマトリックス素子3における2つのユニット3a,3bが2つのドライバIC6a,6bにより分割駆動されるようになっている。
In addition, the second unit 3b includes the second anode lines C 1 to C 240 in 240 (RGB) columns and the 160 rows of second lines arranged so as to intersect the second anode lines C 1 to C 240 . Cathode lines D 1 to D 160 , second anode lines C 1 to C 240, and second driver ICs 6 b to which the second cathode lines D 1 to D 160 are connected.
The second cathode lines D 1 to D 160 are wired so as to intersect the second anode lines C 1 to C 240 and to be divided into left and right wiring regions 5a and 5b. The second cathode lines D 1 to D 160 extend in the longitudinal direction of the substrate glass 2 in the wiring regions 5a and 5b, and are connected to the second driver IC 6b through the wiring regions 5a and 5b. In this embodiment, 80 second cathode lines D 1 to D 160 are arranged in the left and right wiring regions 5a and 5b.
From the above configuration, in this embodiment, the two units 3a and 3b in the passive matrix element 3 are divided and driven by the two driver ICs 6a and 6b.

図4は、図3におけるB−B線断面図であり、配線領域5bに多層配線構造を設けた例を示している。なお、上述したように、本実施形態では、配線領域5bには80本の第2の陰極ラインD〜D160が配置されているが、図4では構成を分かり易くするために一部分のみ示している。
図4に示すように、本実施形態において、右側の配線領域5bには、複数列の陰極ラインD,D,・・・,D160を積層した多層配線構造8が設けられている。なお、この多層配線構造8の構成は、上述の第1の実施形態と同様である。
そして、配線領域5bの多層配線構造8の上側には、2つのユニット3a,3b間を接続する制御信号用配線(例えば、2つのユニット3a,3b間の連動信号用配線、あるいはデータバス等)11及び電源用配線12を積層した積層構造13が設けられている。
FIG. 4 is a cross-sectional view taken along the line BB in FIG. 3 and shows an example in which a multilayer wiring structure is provided in the wiring region 5b. As described above, in the present embodiment, 80 second cathode lines D 1 to D 160 are arranged in the wiring region 5b, but only a part is shown in FIG. 4 for easy understanding of the configuration. ing.
As shown in FIG. 4, in the present embodiment, a multilayer wiring structure 8 in which a plurality of rows of cathode lines D 2 , D 4 ,..., D 160 are stacked is provided in the right wiring region 5b. The configuration of the multilayer wiring structure 8 is the same as that in the first embodiment described above.
Further, on the upper side of the multilayer wiring structure 8 in the wiring area 5b, a control signal wiring for connecting the two units 3a and 3b (for example, a interlocking signal wiring between the two units 3a and 3b, a data bus, or the like). 11 and a power supply wiring 12 are stacked.

多層配線構造8の上側には、制御信号用配線11からなる第1の配線層14aが形成されている。そして、第1の配線層14a上には、第1の絶縁層15aが第1の配線層14aより厚みが薄くなるように形成されている。
また、図4に示すように、第1の絶縁層15a上には、電源用配線12からなる第2の配線層14bが形成されている。ここで、第2の配線層14bの各電源用配線12は、第1の配線層14aの隣接する制御信号用配線11の間に位置するように配置されている。そして、第2の配線層14b上には、第2の絶縁層15bが第2の配線層14bより厚みが薄くなるように形成され、表面が平坦になるように形成されている。
なお、上述の第1及び第2の絶縁層15a,15bは、例えば、レジスト等の樹脂性の材料で形成されている。
On the upper side of the multilayer wiring structure 8, a first wiring layer 14 a made of the control signal wiring 11 is formed. A first insulating layer 15a is formed on the first wiring layer 14a so as to be thinner than the first wiring layer 14a.
Further, as shown in FIG. 4, a second wiring layer 14b made of the power supply wiring 12 is formed on the first insulating layer 15a. Here, each power supply wiring 12 of the second wiring layer 14b is arranged so as to be positioned between the adjacent control signal wirings 11 of the first wiring layer 14a. On the second wiring layer 14b, the second insulating layer 15b is formed so as to be thinner than the second wiring layer 14b, and the surface thereof is flattened.
Note that the first and second insulating layers 15a and 15b described above are formed of a resinous material such as a resist, for example.

このように、第2の実施形態に係る有機EL用パッシブマトリックス型表示装置1によれば、パッシブマトリックス素子3が、2つのユニット3a,3bに分割して構成され、2つのドライバIC6a,6bが、2つのユニット3a,3bを分割駆動するように構成され、配線領域5a,5bの多層配線構造8の上側には、制御信号用配線11及び電源用配線12を積層した積層構造13が設けられ、積層構造13における偶数層(第2の配線層14b)の各電源用配線12が、奇数層(第1の配線層14a)の隣接する制御信号用配線11の間に位置するように配置されているので、制御信号用配線11及び電源用配線12を配線領域5a,5bに配置した場合でも、配線領域5a,5bの幅W及び高さを抑制することができる。これにより、画像等が表示されるパッシブマトリックス素子3の領域を維持しつつ、有機EL用パッシブマトリックス表示装置1の小型化を実現することができる。 Thus, according to the passive matrix display device 1 for organic EL according to the second embodiment, the passive matrix element 3 is divided into two units 3a and 3b, and the two driver ICs 6a and 6b are provided. The two units 3a and 3b are configured to be divided and driven, and a laminated structure 13 in which a control signal wiring 11 and a power wiring 12 are laminated is provided above the multilayer wiring structure 8 in the wiring regions 5a and 5b. The power supply wirings 12 in the even layer (second wiring layer 14b) in the laminated structure 13 are arranged so as to be positioned between the adjacent control signal wirings 11 in the odd layer (first wiring layer 14a). since it is, even when placing the control signal line 11 and power line 12 wiring region 5a, the 5b, wiring region 5a, the width W 1 and a height of 5b can be suppressed. Thereby, size reduction of the passive matrix display device 1 for organic EL is realizable, maintaining the area | region of the passive matrix element 3 in which an image etc. are displayed.

さらに、制御信号用配線11及び電源用配線12を多層配線構造8の上側に積層した場合でも積層構造13の高さが抑制されるので、基板ガラス2と封止ガラス4との間の接着間隔が小さくなり、その結果、従来に比べてパッシブマトリックス素子3の発光特性を劣化させる外気の侵入を防ぐことができる。   Further, even when the control signal wiring 11 and the power supply wiring 12 are stacked on the upper side of the multilayer wiring structure 8, the height of the stacked structure 13 is suppressed, so that the bonding interval between the substrate glass 2 and the sealing glass 4 is reduced. As a result, it is possible to prevent intrusion of outside air that deteriorates the light emission characteristics of the passive matrix element 3 as compared with the conventional case.

以上、本発明の実施の形態につき述べたが、本発明は既述の実施形態に限定されるものでなく、本発明の技術的思想に基づいて各種の変形及び変更が可能である。   Although the embodiments of the present invention have been described above, the present invention is not limited to the above-described embodiments, and various modifications and changes can be made based on the technical idea of the present invention.

例えば、パッシブマトリックス素子の構成がQVGAの240×320RGBの場合においては、配線領域に陽極ラインを配線し、陽極ラインを上述の実施形態のように多層配線構造とすることができる。これにより、有機EL用パッシブマトリックス型表示装置を小型化するとともに、パッシブマトリックス素子の発光特性を劣化させる外気の侵入を防ぐことができる。   For example, when the passive matrix device has a configuration of 240 × 320 RGB of QVGA, an anode line can be wired in the wiring region, and the anode line can have a multilayer wiring structure as in the above-described embodiment. As a result, the passive matrix display device for organic EL can be miniaturized, and intrusion of outside air that degrades the light emission characteristics of the passive matrix element can be prevented.

本発明の第1の実施形態に係る有機EL用パッシブマトリックス型表示装置を示した平面図である。1 is a plan view showing a passive matrix display device for organic EL according to a first embodiment of the present invention. 図1におけるA−A線断面図である。It is the sectional view on the AA line in FIG. 本発明の第2の実施形態に係る有機EL用パッシブマトリックス型表示装置を示した平面図である。It is the top view which showed the passive matrix type display apparatus for organic EL which concerns on the 2nd Embodiment of this invention. 図2におけるB−B線断面図である。It is the BB sectional view taken on the line in FIG. 従来の有機EL用パッシブマトリックス型表示装置を示した平面図である。It is the top view which showed the conventional passive matrix type display apparatus for organic EL. 従来のパッシブマトリックス素子の詳細な構成を示した図である。It is the figure which showed the detailed structure of the conventional passive matrix element.

符号の説明Explanation of symbols

1 有機EL用パッシブマトリックス型表示装置
2 基板ガラス
3 パッシブマトリックス素子
4 封止ガラス
5a,5b 配線領域
6 ドライバIC
7 引出線
8 多層配線構造
9a,9b,9c,9d 陰極層
10a,10b,10c,10d 絶縁膜
11 制御信号用配線
12 電源用配線
13 積層構造
14a,14b 配線層
15a,15b 絶縁層
A,C 陽極ライン
B,D 陰極ライン
DESCRIPTION OF SYMBOLS 1 Passive matrix type display device for organic EL 2 Substrate glass 3 Passive matrix element 4 Sealing glass 5a, 5b Wiring area 6 Driver IC
7 Leader 8 Multi-layer wiring structure 9a, 9b, 9c, 9d Cathode layer 10a, 10b, 10c, 10d Insulating film 11 Control signal wiring 12 Power wiring 13 Laminated structure 14a, 14b Wiring layers 15a, 15b Insulating layers A, C Anode line B, D Cathode line

Claims (3)

基板上のパッシブマトリックス素子の周辺領域に駆動用ICに接続される複数列の電極線の配線領域を設け、該配線領域に前記複数列の電極線を積層した多層配線構造を設けた有機EL用パッシブマトリックス表示装置において、
前記多層配線構造における偶数層の各電極線が、奇数層の隣接する電極線の間に位置するように配置されている有機EL用パッシブマトリックス型表示装置。
For organic EL in which a wiring region of a plurality of rows of electrode lines connected to a driving IC is provided in a peripheral region of a passive matrix element on a substrate, and a multilayer wiring structure in which the plurality of rows of electrode wires are stacked in the wiring region In passive matrix display devices,
A passive matrix display device for organic EL, wherein each of the even-numbered electrode lines in the multilayer wiring structure is disposed between adjacent electrode lines of the odd-numbered layer.
前記パッシブマトリックス素子が、2つのユニットに分割して構成され、前記駆動用ICが、2つ以上のドライバICを備えるとともに前記2つのユニットを分割駆動するように構成され、前記配線領域には、前記2つ以上のドライバIC間を接続する制御信号用配線及び電源用配線が設けられている請求項1に記載の有機EL用パッシブマトリックス型表示装置。   The passive matrix element is configured to be divided into two units, and the driving IC includes two or more driver ICs and is configured to drive the two units in a divided manner. In the wiring region, 2. The organic EL passive matrix display device according to claim 1, wherein a control signal wiring and a power supply wiring for connecting the two or more driver ICs are provided. 3. 前記配線領域の前記多層配線構造の上側には、前記制御信号用配線及び前記電源用配線を積層した積層構造が設けられ、該積層構造における偶数層の各配線が、奇数層の隣接する配線の間に位置するように配置されている請求項2に記載の有機EL用パッシブマトリックス型表示装置。   A laminated structure in which the control signal wiring and the power supply wiring are laminated is provided on the upper side of the multilayer wiring structure in the wiring region, and each even-numbered wiring in the laminated structure is connected to an odd-numbered adjacent wiring. The passive matrix display device for organic EL according to claim 2, which is disposed so as to be positioned between them.
JP2008284024A 2008-11-05 2008-11-05 Passive matrix type display device for organic electroluminescence Withdrawn JP2010113051A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008284024A JP2010113051A (en) 2008-11-05 2008-11-05 Passive matrix type display device for organic electroluminescence

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008284024A JP2010113051A (en) 2008-11-05 2008-11-05 Passive matrix type display device for organic electroluminescence

Publications (1)

Publication Number Publication Date
JP2010113051A true JP2010113051A (en) 2010-05-20

Family

ID=42301666

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008284024A Withdrawn JP2010113051A (en) 2008-11-05 2008-11-05 Passive matrix type display device for organic electroluminescence

Country Status (1)

Country Link
JP (1) JP2010113051A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016109791A (en) * 2014-12-03 2016-06-20 株式会社ジャパンディスプレイ Display device
JP2019070845A (en) * 2019-01-16 2019-05-09 株式会社ジャパンディスプレイ Display device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016109791A (en) * 2014-12-03 2016-06-20 株式会社ジャパンディスプレイ Display device
US10558096B2 (en) 2014-12-03 2020-02-11 Japan Display Inc. Display device
US10895789B2 (en) 2014-12-03 2021-01-19 Japan Display Inc. Display device
US11402704B2 (en) 2014-12-03 2022-08-02 Japan Display Inc. Display device
JP2019070845A (en) * 2019-01-16 2019-05-09 株式会社ジャパンディスプレイ Display device

Similar Documents

Publication Publication Date Title
JP4684046B2 (en) Display device
US6642542B1 (en) Large EL panel and manufacturing method therefor
CN106920821B (en) Display device
JP5442763B2 (en) Wiring board and display device
US20160104692A1 (en) Display device
JP5339972B2 (en) Image display device
US9135860B2 (en) Array substrate for gate-in-panel-type organic light-emitting diode display device
JP2006209089A (en) Display device
KR102100261B1 (en) Organic light emitting diode display device and repairing method thereof
CN107026188B (en) Color filter substrate and display device having the same
JP4228948B2 (en) Display device
JP6546525B2 (en) Display device
JP2010113051A (en) Passive matrix type display device for organic electroluminescence
EP2227069B1 (en) Organic el panel
KR20170118509A (en) Display device
JP2014106297A (en) Display panel and display device using the same
CN117636780A (en) Array substrate and display device
JP4439988B2 (en) Display device
JP2019102130A (en) Display divice
JP5444817B2 (en) Electro-optical device and electronic apparatus
JP2008233285A (en) Display device
JP2006330592A (en) Organic electroluminescence display device
JP5477626B2 (en) Organic EL module
JP2008181986A (en) Organic el display
JP2009076341A (en) Organic el-display

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20120110