JP2010109248A - Circuit board and electronic equipment - Google Patents

Circuit board and electronic equipment Download PDF

Info

Publication number
JP2010109248A
JP2010109248A JP2008281352A JP2008281352A JP2010109248A JP 2010109248 A JP2010109248 A JP 2010109248A JP 2008281352 A JP2008281352 A JP 2008281352A JP 2008281352 A JP2008281352 A JP 2008281352A JP 2010109248 A JP2010109248 A JP 2010109248A
Authority
JP
Japan
Prior art keywords
circuit board
conductor pattern
conductor
conductor patterns
static electricity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008281352A
Other languages
Japanese (ja)
Other versions
JP5132522B2 (en
Inventor
Satoshi Udo
聡 有働
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2008281352A priority Critical patent/JP5132522B2/en
Publication of JP2010109248A publication Critical patent/JP2010109248A/en
Application granted granted Critical
Publication of JP5132522B2 publication Critical patent/JP5132522B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To improve the noise resistance of a circuit board to static electricity discharged to space while suppressing an increase in size and price of electronic equipment having the circuit board mounted thereon. <P>SOLUTION: Conductor patterns 14a to 14d are formed on the circuit board 13, and an electronic component protected from static electricity is connected to the conductor pattern 14d, and the conductor patterns 14a and 14b are disposed so as to be separated from the conductor patter 14d while the surfaces of the conductor patterns are exposed, and the conductor pattern 14c is connected to not only one end of the conductor patterns 14a and 14b but also a stable potential 17 like a signal ground of the conductor pattern 14d. When the circuit board 13 is stored in a housing 11, the conductor patterns 14a and 14b are disposed so as to be adjacent to openings 12a and 12b of the housing 11, respectively. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は回路基板および電子機器に関し、特に、空間を伝わる静電気に対するノイズ耐量を向上させる構造に関する。   The present invention relates to a circuit board and an electronic device, and more particularly to a structure that improves noise immunity against static electricity transmitted through a space.

ＦＡ（Ｆａｃｔｏｒｙ Ａｕｔｏｍａｔｉｏｎ）に用いられるプログラマブルコントローラなどの電子機器では、その内部に搭載された電子部品の温度上昇を抑制するために、筐体の内部を空冷することが一般的に行われている。ここで、筐体の内部を効率よく空冷できるようにするため、外部の空気と内部の空気を入れ替えるための開口部が筐体に形成される。このため、この開口部を介して静電気が筐体の内部に侵入し、その内部に搭載された電子部品の誤動作や故障などの問題を引き起こすことがある。   In an electronic device such as a programmable controller used for FA (Factory Automation), in order to suppress an increase in temperature of an electronic component mounted therein, the inside of the housing is generally air-cooled. Here, in order to efficiently cool the inside of the housing, an opening for exchanging external air and internal air is formed in the housing. For this reason, static electricity may enter the inside of the housing through the opening, and may cause problems such as malfunction or failure of electronic components mounted inside the case.

このような問題に対する対策として、開口部から遠ざけて電子部品を配置する方法、電子部品と開口部との間にシールド板を配置する方法、空冷用の開口部を筐体に設けないようにする方法などが用いられている。   As countermeasures against such problems, a method of arranging electronic components away from the opening, a method of arranging a shield plate between the electronic component and the opening, and avoiding providing an opening for air cooling in the housing Methods are used.

また、特許文献１には、プリント基板と近接する操作キーに印加された静電気を基準電位パターンに誘導させるための配線パターンを操作部と表示部の間に露呈されてプリント基板に形成する方法が開示されている。   Further, Patent Document 1 discloses a method of forming a wiring pattern for inducing static electricity applied to an operation key adjacent to a printed circuit board to a reference potential pattern between the operation unit and the display unit so as to be formed on the printed circuit board. It is disclosed.

特開２００２−２３２５３７号公報JP 2002-232537 A

しかしながら、開口部から遠ざけて電子部品を配置する方法では、筐体面と電子部品との間隔を広げる必要があることから、電子機器の大型化を招くという問題があった。   However, in the method of disposing electronic components away from the opening, it is necessary to widen the distance between the housing surface and the electronic components, so that there is a problem that the electronic device is increased in size.

また、電子部品と開口部との間にシールド板を配置する方法では、シールド板が高価であることから、電子機器の高価格化を招くという問題があった。   Further, in the method of arranging the shield plate between the electronic component and the opening, there is a problem that the price of the electronic device is increased because the shield plate is expensive.

また、空冷用の開口部を筐体に設けないようにする方法では、筐体の内部の電子部品の冷却効率が悪化することから、その内部に搭載された電子部品の誤動作や故障などを招く恐れがあるという問題があった。   In addition, in the method in which the opening for air cooling is not provided in the housing, the cooling efficiency of the electronic components inside the housing is deteriorated, which causes malfunction or failure of the electronic components mounted inside the housing. There was a problem of fear.

また、特許文献１に開示された方法では、グランドパターンに侵入した静電気ノイズが信号ライン用パターンに改めて侵入し、電子部品の誤動作や故障などを招く恐れがあるという問題があった。   In addition, the method disclosed in Patent Document 1 has a problem that electrostatic noise that has entered the ground pattern may enter the signal line pattern again, resulting in malfunction or failure of the electronic component.

本発明は、上記に鑑みてなされたものであって、回路基板が搭載された電子機器の大型化および高価格化を抑制しつつ、空間に放電された静電気に対するノイズ耐量を向上させることが可能な回路基板および電子機器を得ることを目的とする。   The present invention has been made in view of the above, and it is possible to improve noise immunity against static electricity discharged into a space while suppressing an increase in size and price of an electronic device on which a circuit board is mounted. An object is to obtain a simple circuit board and electronic equipment.

上述した課題を解決し、目的を達成するために、本発明の回路基板は、静電気から保護される電子部品に接続される第１の導体パターンと、前記第１の導体パターンと分離され、表面が露出された第２の導体パターンと、前記第２の導体パターンの一端に接続され、安定した電位に接続される第３の導体パターンとを備えることを特徴とする。   In order to solve the above-described problems and achieve the object, a circuit board according to the present invention includes a first conductor pattern connected to an electronic component to be protected from static electricity, and a surface separated from the first conductor pattern. And a third conductor pattern connected to one end of the second conductor pattern and connected to a stable potential.

この発明によれば、回路基板が搭載された電子機器の大型化および高価格化を抑制しつつ、空間に放電された静電気に対する回路基板のノイズ耐量を向上させることが可能という効果を奏する。   According to the present invention, it is possible to improve the noise immunity of the circuit board against static electricity discharged into the space while suppressing the increase in size and cost of the electronic device on which the circuit board is mounted.

以下に、本発明に係る回路基板の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。   Embodiments of a circuit board according to the present invention will be described below in detail with reference to the drawings. Note that the present invention is not limited to the embodiments.

実施の形態１．
図１は、本発明に係る回路基板が搭載された電子機器の実施の形態１の概略構成を示す斜視図、図２−１は、図１の回路基板の概略構成を示す平面図、図２−２は、図２−１のＡ−Ａ´線で切断した断面図である。図１において、筐体１１の上下面には、内部を換気するための開口部１２ａ、１２ｂがそれぞれ設けられている。そして、筐体１１には、電子部品が実装された回路基板１３が収容されている。なお、筐体１１に搭載された回路基板１３は、例えば、ＣＰＵユニット、通信用ユニット、温度調節ユニット、位置決めユニット、データ入出力ユニットまたはＡＤ変換ユニットなどの電子機器に用いることができ、このようないくつかのユニットを組み合わせることで産業用のプログラマブルコントローラを構成することができる。 Embodiment 1 FIG.
1 is a perspective view showing a schematic configuration of Embodiment 1 of an electronic device on which a circuit board according to the present invention is mounted, FIG. 2-1 is a plan view showing a schematic configuration of the circuit board of FIG. -2 is a cross-sectional view taken along line AA 'of FIG. 2-1. In FIG. 1, openings 12a and 12b for ventilating the inside are provided on the upper and lower surfaces of the housing 11, respectively. The housing 11 accommodates a circuit board 13 on which electronic components are mounted. The circuit board 13 mounted on the housing 11 can be used for electronic devices such as a CPU unit, a communication unit, a temperature adjustment unit, a positioning unit, a data input / output unit, or an AD conversion unit. An industrial programmable controller can be configured by combining several units.

ここで、回路基板１３には、導体パターン１４ａ〜１４ｄが形成されている。なお、導体パターン１４ａ〜１４ｄの材料としては、Ｃｕなどの金属を用いることができる。そして、導体パターン１４ｄには、静電気から保護される電子部品を接続することができる。また、導体パターン１４ａ、１４ｂは、大気中に放電された静電気を捕捉させるために用いることができ、表面が露出された状態で導体パターン１４ｄと分離されるように配置する。また、導体パターン１４ｃは、導体パターン１４ａ、１４ｂの一端に接続され、シグナルグランドまたはフレームグランドなどの安定した電位１７に接続する。なお、導体パターン１４ａ、１４ｂは、回路基板１３の外周に沿って配置することが好ましく、例えば、導体パターン１４ａは、回路基板１３の上辺に沿って配置し、導体パターン１４ｂは、回路基板１３の下辺に沿って配置する。   Here, conductor patterns 14 a to 14 d are formed on the circuit board 13. In addition, metals, such as Cu, can be used as a material of the conductor patterns 14a-14d. An electronic component that is protected from static electricity can be connected to the conductor pattern 14d. The conductor patterns 14a and 14b can be used to capture static electricity discharged into the atmosphere, and are arranged so as to be separated from the conductor pattern 14d with the surface exposed. The conductor pattern 14c is connected to one end of the conductor patterns 14a and 14b, and is connected to a stable potential 17 such as a signal ground or a frame ground. The conductor patterns 14a and 14b are preferably arranged along the outer periphery of the circuit board 13. For example, the conductor pattern 14a is arranged along the upper side of the circuit board 13, and the conductor pattern 14b is arranged on the circuit board 13. Arrange along the bottom side.

そして、回路基板１３を筐体１１に収容する場合、導体パターン１４ａが開口部１２ａと隣り合うように配置し、導体パターン１４ｂが開口部１２ｂと隣り合うように配置する。   And when accommodating the circuit board 13 in the housing | casing 11, arrange | position so that the conductor pattern 14a may adjoin the opening part 12a, and arrange | position so that the conductor pattern 14b may adjoin the opening part 12b.

また、図２−１および図２−２に示すように、回路基板１３上には、導体パターン１４ａ、１４ｂの表面が露出するようにして導体パターン１４ｃ、１４ｄを覆うソルダレジスト１５が形成されるとともに、導体パターン１４ａ、１４ｂ上には、ハンダ層１６が形成されている。   Further, as shown in FIGS. 2-1 and 2-2, a solder resist 15 is formed on the circuit board 13 so as to cover the conductor patterns 14c and 14d so that the surfaces of the conductor patterns 14a and 14b are exposed. A solder layer 16 is formed on the conductor patterns 14a and 14b.

そして、図１の開口部１２ａ、１２ｂを介して静電気ｅが筐体１１内に侵入すると、静電気ｅは導体パターン１４ａ、１４ｂにて捕捉される。そして、筐体１１内に侵入した静電気ｅが導体パターン１４ａ、１４ｂを介して導体パターン１４ｃに流れることで、電子部品が接続された導体パターン１４ｄに静電気ｅが流れるのを防止することができる。   Then, when static electricity e enters the housing 11 through the openings 12a and 12b of FIG. 1, the static electricity e is captured by the conductor patterns 14a and 14b. And the static electricity e which penetrate | invaded in the housing | casing 11 flows into the conductor pattern 14c via the conductor patterns 14a and 14b, It can prevent that the static electricity e flows into the conductor pattern 14d to which the electronic component was connected.

この結果、電子部品が接続された導体パターン１４ｄに静電気ｅが流れるのを防止するために、静電気から保護される電子部品を開口部１２ａ、１２ｂから遠ざけて配置したり、電子部品と開口部１２ａ、１２ｂとの間にシールド板を配置したり、開口部１２ａ、１２ｂを塞いだりする必要がなくなり、回路基板１３が搭載された電子機器の大型化および高価格化を抑制しつつ、回路基板１３に実装された電子部品が誤動作したり、故障したりするのを防止することが可能となるとともに、筐体１１の内部を効率よく空冷することができる。   As a result, in order to prevent static electricity e from flowing through the conductor pattern 14d to which the electronic component is connected, the electronic component to be protected from static electricity is arranged away from the openings 12a and 12b, or the electronic component and the opening 12a. , 12b, and it is not necessary to close the openings 12a and 12b, and the circuit board 13 can be prevented from increasing in size and cost of the electronic device on which the circuit board 13 is mounted. It is possible to prevent the electronic component mounted on the device from malfunctioning or failing, and the inside of the housing 11 can be efficiently air-cooled.

また、導体パターン１４ａ、１４ｂがソルダレジスト１５にて覆われないようにすることで、大気中に放電された静電気を導体パターン１４ａ、１４ｂにて受け易くすることが可能となり、筐体１１内に侵入した静電気ｅを導体パターン１４ｄに効率よく逃がすことができる。   Further, by preventing the conductor patterns 14a and 14b from being covered with the solder resist 15, it becomes possible to make the conductor patterns 14a and 14b easily receive the static electricity discharged into the atmosphere, and the inside of the housing 11 The intruding static electricity e can be efficiently released to the conductor pattern 14d.

また、導体パターン１４ａ、１４ｂ上にハンダ層１６を形成することで、導体パターン１４ａ、１４ｂをソルダレジスト１５から露出させた場合においても、製造工程の増大を招くことなく、導体パターン１４ａ、１４ｂの化学的安定性を向上させることができる。   Further, by forming the solder layer 16 on the conductor patterns 14a and 14b, even when the conductor patterns 14a and 14b are exposed from the solder resist 15, the conductor patterns 14a and 14b are not increased without increasing the manufacturing process. Chemical stability can be improved.

実施の形態２．
図３は、本発明に係る回路基板の実施の形態２の概略構成を示す平面図である。図３において、回路基板２３には、導体パターン２４ａ〜２４ｄが形成されている。そして、導体パターン２４ｄには、静電気から保護される電子部品を接続することができる。また、導体パターン２４ａ、２４ｂは、大気中に放電された静電気を捕捉させるために用いることができ、表面が露出された状態で導体パターン２４ｄと分離されるように配置する。また、導体パターン２４ｃは、導体パターン２４ａ、２４ｂの一端および他端に接続され、シグナルグランドまたはフレームグランドなどの安定した電位に接続する。 Embodiment 2. FIG.
FIG. 3 is a plan view showing a schematic configuration of the circuit board according to the second embodiment of the present invention. In FIG. 3, conductor patterns 24 a to 24 d are formed on the circuit board 23. An electronic component that is protected from static electricity can be connected to the conductor pattern 24d. The conductor patterns 24a and 24b can be used to capture static electricity discharged into the atmosphere, and are arranged so as to be separated from the conductor pattern 24d with the surface exposed. The conductor pattern 24c is connected to one end and the other end of the conductor patterns 24a and 24b, and is connected to a stable potential such as signal ground or frame ground.

なお、導体パターン２４ａ、２４ｂは、回路基板２３の外周に沿って配置することが好ましく、例えば、導体パターン２４ａは、回路基板２３の上辺に沿って配置し、導体パターン２４ｂは、回路基板２３の下辺に沿って配置することができる。また、導体パターン２４ｃは、導体パターン２４ａ、２４ｂの一端および他端に導体パターン２４ｃを接続する場合、導体パターン２４ａ、２４ｂから導体パターン２４ｃに至る電流経路上には、導体パターン２４ｄを配置しないようにすることが好ましい。   The conductor patterns 24a and 24b are preferably arranged along the outer periphery of the circuit board 23. For example, the conductor pattern 24a is arranged along the upper side of the circuit board 23, and the conductor pattern 24b is arranged on the circuit board 23. It can be arranged along the bottom side. Further, when the conductor pattern 24c is connected to one end and the other end of the conductor patterns 24a and 24b, the conductor pattern 24c is not arranged on the current path from the conductor patterns 24a and 24b to the conductor pattern 24c. It is preferable to make it.

ここで、導体パターン２４ａ、２４ｂの一端および他端に導体パターン２４ｃを接続することにより、導体パターン２４ａ、２４ｂを回路基板２３の辺に沿ってそれぞれ配置した場合においても、導体パターン２４ａ、２４ｂがアンテナとして働くのを防止することができ、放射電界ノイズを低減することができる。   Here, even when the conductor patterns 24a and 24b are arranged along the sides of the circuit board 23 by connecting the conductor pattern 24c to one end and the other end of the conductor patterns 24a and 24b, the conductor patterns 24a and 24b It can prevent working as an antenna and can reduce radiation electric field noise.

実施の形態３．
図４−１は、本発明に係る回路基板の実施の形態３の各層の概略構成を示す斜視図、図４−２は、図４−１のＣ−Ｃ´線で切断した断面図である。図４において、回路基板３３には、配線層３３ａ〜３３ｃが設けられ、配線層３３ａは回路基板３３の表層に配置され、配線層３３ｂは回路基板３３の内層に配置され、配線層３３ａは回路基板３３の裏面に配置されている。そして、配線層３３ａには、導体パターン３４ａ〜３４ｄが形成され、配線層３３ｂには、導体パターン３４ｅが形成されている。なお、配線層３３ｃは配線層３３ａと同様の構成をとることができる。 Embodiment 3 FIG.
FIG. 4-1 is a perspective view illustrating a schematic configuration of each layer of Embodiment 3 of the circuit board according to the present invention, and FIG. 4-2 is a cross-sectional view taken along line CC ′ of FIG. 4-1. . In FIG. 4, the circuit board 33 is provided with wiring layers 33a to 33c, the wiring layer 33a is arranged on the surface layer of the circuit board 33, the wiring layer 33b is arranged on the inner layer of the circuit board 33, and the wiring layer 33a is a circuit layer. It is arranged on the back surface of the substrate 33. Conductive patterns 34a to 34d are formed on the wiring layer 33a, and conductive patterns 34e are formed on the wiring layer 33b. The wiring layer 33c can have the same configuration as the wiring layer 33a.

ここで、導体パターン３４ｃ、３４ｄには、静電気から保護される電子部品を接続することができる。また、導体パターン３４ａ、３４ｂは、大気中に放電された静電気を捕捉させるために用いることができ、表面が露出された状態で導体パターン３４ｃ、３４ｄと分離されるように配置する。また、導体パターン３４ｅは、シグナルグランドまたはフレームグランドなどの安定した電位に接続する。なお、導体パターン３４ａ、３４ｂは、回路基板３３の外周に沿って配置することが好ましく、例えば、導体パターン３４ａは、回路基板３３の上辺に沿って配置し、導体パターン３４ｂは、回路基板３３の下辺に沿って配置することができる。   Here, electronic components that are protected from static electricity can be connected to the conductor patterns 34c and 34d. The conductor patterns 34a and 34b can be used to capture static electricity discharged into the atmosphere, and are disposed so as to be separated from the conductor patterns 34c and 34d with the surface exposed. The conductor pattern 34e is connected to a stable potential such as a signal ground or a frame ground. The conductor patterns 34a and 34b are preferably arranged along the outer periphery of the circuit board 33. For example, the conductor pattern 34a is arranged along the upper side of the circuit board 33, and the conductor pattern 34b is arranged on the circuit board 33. It can be arranged along the bottom side.

そして、導体パターン３４ａは、スルーホール３６ａを介して導体パターン３４ｅに接続され、導体パターン３４ｂは、スルーホール３６ｂを介して導体パターン３４ｅに接続されている。なお、スルーホール３６ａは、導体パターン３４ａに複数設けることができ、スルーホール３６ｂは、導体パターン３４ｂに複数設けることができる。   The conductor pattern 34a is connected to the conductor pattern 34e via the through hole 36a, and the conductor pattern 34b is connected to the conductor pattern 34e via the through hole 36b. A plurality of through holes 36a can be provided in the conductor pattern 34a, and a plurality of through holes 36b can be provided in the conductor pattern 34b.

ここで、スルーホール３６ａ、３６ｂをそれぞれ介して導体パターン３４ａ、３４ｂを導体パターン３４ｅに接続することにより、導体パターン３４ａ、３４ｂを回路基板３３の辺に沿ってそれぞれ配置した場合においても、導体パターン３４ｅまでの電気抵抗を下げることができ、静電気によるノイズ耐量を向上させることができる。   Here, even when the conductor patterns 34a and 34b are arranged along the sides of the circuit board 33 by connecting the conductor patterns 34a and 34b to the conductor pattern 34e through the through holes 36a and 36b, respectively, the conductor pattern The electrical resistance up to 34e can be lowered, and the noise tolerance due to static electricity can be improved.

なお、導体パターン３４ａ、３４ｂにて受け取られた静電気が内層に速やかに到達するようにするため、スルーホール３６ａ、３６ｂは回路基板３３の外周の近傍に配置することが好ましい。   The through holes 36a and 36b are preferably arranged in the vicinity of the outer periphery of the circuit board 33 so that static electricity received by the conductor patterns 34a and 34b can quickly reach the inner layer.

実施の形態４．
図５−１は、本発明に係る回路基板の実施の形態４の概略構成を示す平面図、図５−２は、図５−１のＢ−Ｂ´線で切断した断面図である。図５−１および図５−２において、回路基板４３上には、導体パターン４４ｃ、４４ｄが形成されるとともに、回路基板４３の側壁面には、導体パターン４４ａ、４４ｂが形成されている。なお、導体パターン４４ａ、４４ｂが形成される回路基板４３の側壁面は、回路基板４３の辺に沿うように形成されたスルーホールの分割面を用いるようにしてもよい。この場合、導体パターン４４ａ、４４ｂとしては、スルーホールに埋め込まれた導電層を用いるようにしてもよい。また、導体パターン４４ａ〜４４ｄの材料としては、Ｃｕなどの金属を用いることができる。 Embodiment 4 FIG.
FIG. 5-1 is a plan view showing a schematic configuration of a circuit board according to Embodiment 4 of the present invention, and FIG. 5-2 is a cross-sectional view taken along the line BB ′ of FIG. 5A and 5B, conductor patterns 44 c and 44 d are formed on the circuit board 43, and conductor patterns 44 a and 44 b are formed on the side wall surface of the circuit board 43. The side wall surface of the circuit board 43 on which the conductor patterns 44a and 44b are formed may be a through hole dividing surface formed along the side of the circuit board 43. In this case, as the conductor patterns 44a and 44b, conductive layers embedded in the through holes may be used. Further, as a material of the conductor patterns 44a to 44d, a metal such as Cu can be used.

そして、導体パターン４４ｄには、静電気から保護される電子部品を接続することができる。また、導体パターン４４ａ、４４ｂは、大気中に放電された静電気を捕捉させるために用いることができ、表面が露出された状態で導体パターン４４ｄと分離されるように配置する。また、導体パターン４４ｃは、導体パターン４４ａ、４４ｂの一端に接続され、シグナルグランドまたはフレームグランドなどの安定した電位に接続する。なお、導体パターン４４ａは、回路基板４３の上端に沿って配置し、導体パターン４４ｂは、回路基板４３の下端に沿って配置することができる。   An electronic component that is protected from static electricity can be connected to the conductor pattern 44d. The conductor patterns 44a and 44b can be used for capturing static electricity discharged into the atmosphere, and are arranged so as to be separated from the conductor pattern 44d with the surface exposed. The conductor pattern 44c is connected to one end of the conductor patterns 44a and 44b and connected to a stable potential such as a signal ground or a frame ground. The conductor pattern 44 a can be disposed along the upper end of the circuit board 43, and the conductor pattern 44 b can be disposed along the lower end of the circuit board 43.

また、図５−２に示すように、回路基板４３上には、導体パターン４４ａ、４４ｂの表面が露出するようにして導体パターン４４ｃ、４４ｄを覆うソルダレジスト４５が形成されている。なお、導体パターン４４ａ、４４ｂ上には、ハンダ層を形成するようにしてもよい。   As shown in FIG. 5B, a solder resist 45 is formed on the circuit board 43 so as to cover the conductor patterns 44c and 44d so that the surfaces of the conductor patterns 44a and 44b are exposed. A solder layer may be formed on the conductor patterns 44a and 44b.

ここで、大気中に放電された静電気を捕捉させる導体パターン４４ａ、４４ｂを回路基板４３の側壁面に形成することにより、図１の筐体１１に回路基板４３を搭載した場合においても、導体パターン４４ａ、４４ｂを開口部１２ａ、１２ｂにそれぞれ対向させることができ、開口部１２ａ、１２を介して侵入した静電気を効率よく捕捉させることが可能となるとともに、導体パターン４４ａ、４４ｂを形成するための領域を回路基板４３上に確保する必要がなくなり、回路基板４３上での電子部品の実装密度を向上させることができる。   Here, even when the circuit board 43 is mounted on the housing 11 of FIG. 1 by forming the conductor patterns 44a and 44b for capturing static electricity discharged in the atmosphere on the side wall surface of the circuit board 43, the conductor pattern 44a and 44b can be opposed to the openings 12a and 12b, respectively, and it is possible to efficiently capture static electricity that has entered through the openings 12a and 12 and to form the conductor patterns 44a and 44b. It is not necessary to secure a region on the circuit board 43, and the mounting density of electronic components on the circuit board 43 can be improved.

なお、上述した実施の形態４では、導体パターン４４ａ、４４ｂの一端に導体パターン４４ｃを接続する方法について説明したが、図３に示したように、導体パターン４４ａ、４４ｂがアンテナとして働くのを防止するために、導体パターン４４ａ、４４ｂの一端および他端に導体パターン４４ｃを接続するようにしてもよい。   In the fourth embodiment described above, the method of connecting the conductor pattern 44c to one end of the conductor patterns 44a and 44b has been described. However, as shown in FIG. 3, the conductor patterns 44a and 44b are prevented from functioning as antennas. Therefore, the conductor pattern 44c may be connected to one end and the other end of the conductor patterns 44a and 44b.

また、上述した実施の形態４では、安定した電位に接続される導体パターン４４ｃを回路基板４３の表層に形成する方法について説明したが、図４に示したように、安定した電位に接続される導体パターン４４ｃを回路基板４３の内層に形成するようにしてもよい。   In the above-described fourth embodiment, the method of forming the conductor pattern 44c connected to a stable potential on the surface layer of the circuit board 43 has been described. However, as shown in FIG. 4, the conductor pattern 44c is connected to a stable potential. The conductor pattern 44 c may be formed on the inner layer of the circuit board 43.

以上のように本発明に係る回路基板は、大気中に放電された静電気を捕捉させるために、回路基板に形成された導体パターンを用いることができ、空間を介して侵入した静電気によるノイズ耐量を向上させる方法に適している。   As described above, the circuit board according to the present invention can use a conductor pattern formed on the circuit board in order to capture static electricity discharged into the atmosphere, and can withstand noise caused by static electricity that has entered through the space. Suitable for improving method.

本発明に係る回路基板が搭載された電子機器の実施の形態１の概略構成を示す斜視図である。It is a perspective view which shows schematic structure of Embodiment 1 of the electronic device by which the circuit board based on this invention was mounted. 図１の回路基板の概略構成を示す平面図である。It is a top view which shows schematic structure of the circuit board of FIG. 図２−１のＡ−Ａ´線で切断した断面図である。It is sectional drawing cut | disconnected by the AA 'line of FIGS. 本発明に係る回路基板の実施の形態２の概略構成を示す平面図である。It is a top view which shows schematic structure of Embodiment 2 of the circuit board based on this invention. 本発明に係る回路基板の実施の形態３の各層の概略構成を示す斜視図である。It is a perspective view which shows schematic structure of each layer of Embodiment 3 of the circuit board based on this invention. 図４−１のＣ−Ｃ´線で切断した断面図である。It is sectional drawing cut | disconnected by CC 'line of FIGS. 本発明に係る回路基板の実施の形態４の概略構成を示す平面図である。It is a top view which shows schematic structure of Embodiment 4 of the circuit board based on this invention. 図５−１のＢ−Ｂ´線で切断した断面図である。It is sectional drawing cut | disconnected by the BB 'line of FIGS.

符号の説明Explanation of symbols

１１ 筐体
１２ａ、１２ｂ 開口部
１３、２３、３３、４３ 回路基板
１４ａ〜１４ｄ、２４ａ〜２４ｄ、３４ａ〜３４ｅ、４４ａ〜４４ｄ 導体パターン
１５、２５、３５、４５ ソルダレジスト
１６ ハンダ層
１７ 安定した電位
３３ａ、３３ｂ 配線層
３６ａ、３６ｂ スルーホール
４６ａ、４６ｂ 側壁面 11 Housing 12a, 12b Openings 13, 23, 33, 43 Circuit boards 14a-14d, 24a-24d, 34a-34e, 44a-44d Conductor patterns 15, 25, 35, 45 Solder resist 16 Solder layer 17 Stable potential 33a, 33b Wiring layer 36a, 36b Through hole 46a, 46b Side wall surface

Claims (9)

静電気から保護される電子部品に接続される第１の導体パターンと、
前記第１の導体パターンと分離され、表面が露出された第２の導体パターンと、
前記第２の導体パターンの一端に接続され、安定した電位に接続される第３の導体パターンとを備えることを特徴とする回路基板。 A first conductor pattern connected to an electronic component protected from static electricity;
A second conductor pattern separated from the first conductor pattern and exposed on the surface;
A circuit board comprising: a third conductor pattern connected to one end of the second conductor pattern and connected to a stable potential. 前記第３の導体パターンに前記第１の導体パターンの安定した電位が接続されることを特徴とする請求項１に記載の回路基板。   The circuit board according to claim 1, wherein a stable potential of the first conductor pattern is connected to the third conductor pattern. 前記第２の導体パターンの表面が露出するようにして前記第１の導体パターンと前記第３の導体パターンとを覆うソルダレジストを備えることを特徴とする請求項１または２に記載の回路基板。   The circuit board according to claim 1, further comprising a solder resist that covers the first conductor pattern and the third conductor pattern so that a surface of the second conductor pattern is exposed. 前記第２の導体パターンは外周に沿って配置されていることを特徴とする請求項１から３のいずれか１項に記載の回路基板。   The circuit board according to claim 1, wherein the second conductor pattern is disposed along an outer periphery. 前記第３の導体パターンは内層に配置され、前記第２の導体パターンと前記第３の導体パターンとはスルーホールを介して接続されていることを特徴とする請求項１から４のいずれか１項に記載の回路基板。   The said 3rd conductor pattern is arrange | positioned in the inner layer, and the said 2nd conductor pattern and the said 3rd conductor pattern are connected through the through-hole. The circuit board according to the item. 前記第２の導体パターンは側壁面に形成されていることを特徴とする請求項１から３のいずれか１項に記載の回路基板。   The circuit board according to claim 1, wherein the second conductor pattern is formed on a side wall surface. 前記第２の導体パターンの一端および他端が前記第３の導体パターンに接続されていることを特徴とする請求項１から６のいずれか１項に記載の回路基板。   The circuit board according to claim 1, wherein one end and the other end of the second conductor pattern are connected to the third conductor pattern. 前記第２の導体パターン上に形成されたハンダ層を備えることを特徴とする請求項１から７のいずれか１項に記載の回路基板。   The circuit board according to claim 1, further comprising a solder layer formed on the second conductor pattern. 内部を換気するための開口部が設けられた筐体と、
前記第２の導体パターンが前記開口部と隣り合うようにして、前記筐体内に収容された請求項１から８のいずれか１項に記載の回路基板とを備えることを特徴とする電子機器。 A housing provided with an opening for ventilating the interior;
9. An electronic apparatus comprising: the circuit board according to claim 1, wherein the circuit board is housed in the housing such that the second conductor pattern is adjacent to the opening.
JP2008281352A 2008-10-31 2008-10-31 Electronics Active JP5132522B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008281352A JP5132522B2 (en) 2008-10-31 2008-10-31 Electronics

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008281352A JP5132522B2 (en) 2008-10-31 2008-10-31 Electronics

Publications (2)

Publication Number Publication Date
JP2010109248A true JP2010109248A (en) 2010-05-13
JP5132522B2 JP5132522B2 (en) 2013-01-30

Family

ID=42298374

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008281352A Active JP5132522B2 (en) 2008-10-31 2008-10-31 Electronics

Country Status (1)

Country Link
JP (1) JP5132522B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015046249A (en) * 2013-08-27 2015-03-12 株式会社ノーリツ Operation device
JP2018063971A (en) * 2016-10-11 2018-04-19 キヤノン株式会社 Electronic apparatus

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63102484U (en) * 1986-12-25 1988-07-04
JPH0287749A (en) * 1988-09-26 1990-03-28 Toshiba Lighting & Technol Corp Talking equipment
JPH03241790A (en) * 1990-02-20 1991-10-28 Hitachi Maxell Ltd Multilayer circuit substrate
JPH0563388A (en) * 1991-08-31 1993-03-12 Ibiden Co Ltd Printed wiring board for electrostatic-breakdown prevention
JPH05102671A (en) * 1991-10-09 1993-04-23 Matsushita Electric Ind Co Ltd Electronic circuit board
JPH098417A (en) * 1995-06-26 1997-01-10 Atsumi Electron Corp Ltd Substrate for solid image pick-up element
JP2001160663A (en) * 1999-12-02 2001-06-12 Nec Corp Circuit substrate
JP2002076533A (en) * 2000-08-31 2002-03-15 Matsushita Electric Works Ltd Circuit board device
JP2004303812A (en) * 2003-03-28 2004-10-28 Toshiba Corp Multilayer circuit board and electromagnetic shield method thereof

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63102484U (en) * 1986-12-25 1988-07-04
JPH0287749A (en) * 1988-09-26 1990-03-28 Toshiba Lighting & Technol Corp Talking equipment
JPH03241790A (en) * 1990-02-20 1991-10-28 Hitachi Maxell Ltd Multilayer circuit substrate
JPH0563388A (en) * 1991-08-31 1993-03-12 Ibiden Co Ltd Printed wiring board for electrostatic-breakdown prevention
JPH05102671A (en) * 1991-10-09 1993-04-23 Matsushita Electric Ind Co Ltd Electronic circuit board
JPH098417A (en) * 1995-06-26 1997-01-10 Atsumi Electron Corp Ltd Substrate for solid image pick-up element
JP2001160663A (en) * 1999-12-02 2001-06-12 Nec Corp Circuit substrate
JP2002076533A (en) * 2000-08-31 2002-03-15 Matsushita Electric Works Ltd Circuit board device
JP2004303812A (en) * 2003-03-28 2004-10-28 Toshiba Corp Multilayer circuit board and electromagnetic shield method thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015046249A (en) * 2013-08-27 2015-03-12 株式会社ノーリツ Operation device
JP2018063971A (en) * 2016-10-11 2018-04-19 キヤノン株式会社 Electronic apparatus
US10842019B2 (en) 2016-10-11 2020-11-17 Canon Kabushiki Kaisha Printed circuit board and image forming apparatus

Also Published As

Publication number Publication date
JP5132522B2 (en) 2013-01-30

Similar Documents

Publication Publication Date Title
US10009995B2 (en) Security module for protection circuit components from unauthorized access
WO2014122779A1 (en) Component built-in substrate and method for manufacturing same
WO2017105616A1 (en) Sliding thermal shield
JP6070977B2 (en) Electronic circuit equipment
CN107396621B (en) Electromagnetic shield for electronic device
JP5132522B2 (en) Electronics
JP2010118492A (en) Power control device
US7525192B2 (en) Printed circuit board with quartz crystal oscillator
JP5189672B2 (en) Component built-in substrate and manufacturing method thereof
KR101360730B1 (en) Cooling device and electronic device thereof
JP2012186421A (en) Electronic control apparatus
KR101079385B1 (en) printed circuit board assembly
TWI688325B (en) Motor control device
JP2010129759A (en) Heat sink for electronic equipment
JP2007150212A (en) Circuit board
JP4557740B2 (en) Electronic equipment and its fireproof enclosure
JP2013115110A (en) Printed wiring board of step structure
JP5585557B2 (en) Electronic device and manufacturing method thereof
JP6343871B2 (en) Component mounting multilayer wiring board
JP5691651B2 (en) Integrated circuit heat dissipation device and electronic device
JP4777097B2 (en) Shield case for electronic circuit
JP2013089851A (en) Multilayer circuit board
KR20100121965A (en) Printed circuit board and method for manufacturing thereof
KR102485618B1 (en) Communication module
US20130308284A1 (en) Electronic device with printed circuit board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101105

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120420

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120515

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120713

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121009

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121106

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151116

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5132522

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250