JP2010103946A - 動画像処理装置診断方法および診断装置 - Google Patents

動画像処理装置診断方法および診断装置 Download PDF

Info

Publication number
JP2010103946A
JP2010103946A JP2008275881A JP2008275881A JP2010103946A JP 2010103946 A JP2010103946 A JP 2010103946A JP 2008275881 A JP2008275881 A JP 2008275881A JP 2008275881 A JP2008275881 A JP 2008275881A JP 2010103946 A JP2010103946 A JP 2010103946A
Authority
JP
Japan
Prior art keywords
moving image
test
value
image processing
crc value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008275881A
Other languages
English (en)
Inventor
Kazuhiko Onodera
和彦 小野寺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2008275881A priority Critical patent/JP2010103946A/ja
Publication of JP2010103946A publication Critical patent/JP2010103946A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Error Detection And Correction (AREA)

Abstract

【課題】動画像処理装置の診断精度を高める。
【解決手段】CRC算出部144は、ストリームデータのデコードを含む動画像処理を行う動画像処理装置110がテスト用ストリームデータを処理して得た動画像を構成する複数のピクチャのCRC値であるテストCRC値を算出する。CPU120は、テスト用ストリームデータに対応する動画像の少なくとも一部の連続したピクチャのCRC値の期待値のうちの、CRC算出部144が算出した先頭のテストCRC値と同値を有する期待値を検出し、検出した期待値を起点にし、テストCRC値と期待値との順次比較を行うことにより動画像処理装置110を診断する。
【選択図】図1

Description

本発明は、動画像処理装置の診断技術に関する。
図3は、特許文献1の図2であり、特許文献1に開示された表示装置を示す。
この表示装置は、自己診断機能を備えており、中央制御部1と、診断プログラム部6と、図形発生部2と、画像メモリ部3と、ビデオ発生部4と、表示部5と、高速データ圧縮部7とからなる。これらの各機能ブロックはバスラインaに接続されており、図形発生部2と、画像メモリ部3と、ビデオ発生部4と、表示部5、高速データ圧縮部7は、さらに高速ラインbに接続されている。
診断に際して、中央制御部1は、高速データ圧縮部7を初期化すると共に診断プログラム部6より指示されたデータを読み出し、図形発生部2に書き込む。図形発生部2は、書き込まれたデータに従って図形データを高速度で出力する。この図形データは高速ラインbを介して画像メモリ部3に入力され記憶される。画像メモリ部3は、ビデオ発生部4に同期して高速度で多量のデータを順次出力する。画像メモリ部3からのデータはビデオ発生部4に入力され、その出力は、表示部5と高速データ圧縮部7に同時に入力される。
高速データ圧縮部7は、ビデオ発生部4からのデータから必要な部分を抽出してCRCコード(CRC値ともいう)を生成して中央制御部1に出力する。中央制御部1は、高速データ圧縮部7からのCRCコードと、診断プログラム部6に予め記憶しておいたCRCコードの期待値とを比較する。そして、比較の結果が一致していれば、表示装置の本来の機能部分(図形発生部2、画像メモリ部3、ビデオ発生部4)に故障がなく、不一致であれば上記機能部分に故障があると診断する。
近年、デジタル放送などのストリームデータを受信し、デコードなどを行って表示用の動画像を得る動画像処理装置が開発されており、これらの動画像処理装置に対しても、正常に動作するか否かの診断が必要である。
このような動画像処理装置の診断には、特許文献1の手法を適用できると考えられる。具体的には、テスト用のストリームデータを動画像処理装置に処理させて得た動画像の各ピクチャのCRC値を算出し、算出したCRC値と、テスト用のストリームデータに対応する動画像のあるべきCRC値(期待値)とを比較することにより、動画像処理装置の診断が可能である。
特開昭60−3022号公報
ところで、ストリームデータをデコードして表示する動画像処理装置において、MPEG2やH.264を含んだTS(トランスポート・ストリーム)データのデコードにはかなりの遅延が認められている。また、デコードした後の表示制御において、複数のフレームの相関をとり画質を向上させるなどの後処理に起因した遅延も生じうる。
そのため、動画像処理装置がテスト用のストリームデータを処理して得た動画像に含まれるピクチャのCRC値と、CRC値の期待値とを比較することにより動画像処理装置の診断を行う際に、比較されるCRC値と期待値は、同一のピクチャに対応するものではなくなる可能性がある。これでは、正しい診断結果を得ることが困難である。
さらに、BOST(Built Off Self Test)機能を備えた動画像処理装置、すなわち動画像処理装置のCPUにより診断プログラムを実行するシステムでは、通常、CRC値の期待値との比較処理が割込処理によって実行されるため、割込処理時間が長引くと、期待値の取りこぼしが生じ、上記問題はより顕著になる。
本発明の一つの態様は、ストリームデータのデコードを含む動画像処理を行う動画像処理装置の診断方法である。この診断方法は、動画像処理装置がテスト用ストリームデータを処理して得た動画像を構成する複数のピクチャのCRC値であるテストCRC値を算出し、テスト用ストリームデータに対応する動画像の少なくとも一部の連続したピクチャのCRC値の期待値のうちの、先頭のテストCRC値と同値を有する期待値を検出し、検出した期待値を起点にし、テストCRC値と期待値との順次比較を行うことにより動画像処理装置を診断する。
なお、上記診断方法を装置やシステムなどに置き換えて表現したもの、本発明の態様としては有効である。
本発明にかかる技術によれば、動画像処理装置の診断精度を高めることができる。
図1は、本発明の実施の形態にかかる診断システム100を示す。診断システム100は、動画像処理装置110と、SerDes受信デバイス130と、FPGA140を備える。
動画像処理装置110は、正常に動作するか否かの診断対象であり、以下DUT(Device Under Test)という。図示のように、DUT110は、デコード部112と、表示制御回路114と、パラレル/シリアル変換回路116と、CPU120と、ROM(Read Only Memory)122を備える。
デコード部112は、入力されたストリームデータをデコードして表示制御回路114に出力する。表示制御回路114は、デコード部112からのデータに対して、表示するための表示制御処理を行ってパラレル/シリアル変換回路116に出力する。
パラレル/シリアル変換回路116は、表示制御回路114からのデータを、出力規格に準拠したデータ形式に変換する。本実施の形態において、DUT110は、HDMI(High Definition Multimedia Interface)形式の同画像データを出力するものであり、パラレル/シリアル変換回路116は、表示制御回路114からのデータに対してパラレル/シリアル変換を行って、HDMI形式のデータを得て出力する。
デコード部112、表示制御回路114、パラレル/シリアル変換回路116の動作は、CPU120により制御される。また、本実施の形態において、DUT110は、BOST(Built Off Self Test)機能を備え、CPU120は、DUT110の診断も行う。
ROM122は、DUT110の診断プログラムと診断用データを格納している。診断用データは、テスト用ストリームデータが表す動画像に含まれるピクチャのCRC値の期待値(以下単に期待値という)である。
CPU120は、ROM122や図示しないメモリに記憶されたプログラムを実行することにより、DUT110の各機能ブロックの制御や、DUT110の診断を行う。
診断以外の通常動作時は、パラレル/シリアル変換回路116から出力されるデータは、再生装置例えばテレビ器のHDMI入力端子に入力され、再生に供される。DUT110の診断時には、DUT110は、SerDes(SERializer/DESerializer)受信デバイス130と接続される。
DUT110におけるパラレル/シリアル変換回路116からのHDMI形式の動画像データは、高速シリアルデータであるため、SerDes受信デバイス130は、それをパラレルデータに変換してFPGA140の同期パターン検出部142とCRC算出部144に出力する。SerDes受信デバイスは、以下SerDes Rxという。
FPGA140は、プログラマブルロジックデバイス(Programmable Logic Device)であり、同期パターン検出部142と、CRC算出部144と、バッファ146が形成されている。
同期パターン検出部142は、SerDes Rx130からの動画像データに重層されている同期信号(インターレースの場合はフィールドの種類を示す信号を含む)と、画像データ部分(動画像を構成するピクチャデータ)とを分離する。
同期信号と画像データ部分の分離は、SMPTE259M(SD解像度)やSMPTE292M(HD解像度)で規定されているSAV及びEAVに基づいて行われる。SAV/EAVには、フィールド区分(第一フィールドや第2フィールド)およびフィールド部ランキング期間識別信号が重層されており、同期パターン検出部142は、これらの信号と画像データ部とを分離する。
CRC算出部144は、同期パターン検出部142の分離結果に基づいて、SerDes Rx130からのデータに含まれる画像データ部分の各フィールド(ピクチャ)における、フィールドブランキング期間ではない部分を用いてCRC値を順次算出してバッファ146に一時的に格納する。バッファ146に格納されたCRC値は、CPU120に供し、ROM122に格納された期待値との順次比較がなされる。以下、CRC算出部144が算出してバッファ146に格納したCRC値を「テストCRC値」という。
DUT110において、入力されたストリームデータから動画像データを得るまでのデコードなどの処理は、CPU120により制御されるが、その開始タイミングが往々にしてずれることがある。また、SerDes Rx130には、PLL回路が搭載されているため、PLLの同期がとれるまで、動画像データをFPGA140への開始タイミングもずれることがある。また、CPU120によるROM122に格納された診断用プログラムの動作タイミングの予測も困難である。さらに、前述したように、テストCRC値と期待値との比較処理が割込処理によって実行されるため、割込処理時間が長引くと、期待値の取りこぼしが生じてしまう。これらのことから、CRC算出部144が得たテストCRC値の1つ目は、必ずテストストリームデータに含まれる動画像の1枚目のピクチャのものではない。そのために、通常、期待値も、テストストリームデータに含まれる動画像の1枚目からではなく、例えば3枚目や4枚目のピクチャのものから用意される。
図2は、テストストリームデータに含まれる動画像のピクチャと、DUT110から出力され、期待値との比較用にCRC値(テストCRC値)が算出されたピクチャと、期待値が用意されたピクチャの例を示す。図示の例では、動画像のピクチャの先頭は1枚目のP0であることに対して、テストCRC値が算出されたピクチャの先頭は、6枚目のP5である。また、期待値は、4枚目のP3のものから用意されている。
図2に示すようなテストCRC値と期待値とを比較する際に、テストCRC値と期待値とも1つ目からの順で、K番目のテストCRC値とK番目の期待値との比較を行うようにすると、比較される2つのCRC値(テストCRC値と期待値)が、異なるピクチャに対応するものになってしまう。これでは、動画像処理装置(DUT110)が正常に動作していても、正常に動作していないとの診断結果になってしまう恐れがある。
本実施の形態において、CPU120は、ROM122に格納された診断プログラムを実行することにより、テストCRC値と期待値との比較を下記のように行う。
まず、ROM122に格納された期待値のうちの、バッファ146に格納されたテストCRC値の先頭の値と一致する期待値を検出する。図2に示す例では、DUT110が正常に動作していれば、テストCRC値の先頭の値(P5のテストCRC値)と、ROM122に格納された期待値の3つ目と一致する。
そして、検出した期待値を起点にし、テストCRC値と期待値との順次比較を行う。具体的には、テストCRC値の1つ目と期待値の3つ目を比較し、テストCRC値の2つ目と期待値の4つ目を比較するように、「テストCRC値のK個目と期待値の(K+2)目の比較」を順次行う。
こうすることにより、比較されるテストCRC値と期待値は、同一のピクチャに対応するものになるため、正しい診断結果を得ることができる。
以上、実施の形態をもとに本発明を説明した。実施の形態は例示であり、本発明の主旨から逸脱しない限り、上述した各実施の形態に対してさまざまな変更、増減、組合せを行ってもよい。これらの変更、増減、組合せが行われた変形例も本発明の範囲にあることは当業者に理解されるところである。
例えば、本実施の形態において、DUT110はBOST機能を備えたものであるため、DUT110のCPU120は、診断実行部を兼ねて、テストCRC値と期待値との比較を行うようになっているが、FPGA140内でテストCRC値と期待値の比較を行って診断を行うようにしてもよい。こうすることにより、診断処理をより高速にできる。
また、本実施の形態において、CRC算出部144やバッファ146をFPGAで構成することにより、再プログラミングによる構成変更が可能であるため、DUT110の診断項目の変更などに柔軟に対応できる。勿論、FPGA140の各機能ブロックと同様の機能を実現することができれば、FPGA以外の回路でこれらの機能ブロックを構成してもよい。
本発明の実施の形態にかかる診断システムを示す図である。 テストCRC値と期待値の対応関係を説明するための図である。 特許文献1に記載された表示装置を示す図である。
符号の説明
100 診断システム
110 動画像処理装置
112 デコード部
114 表示制御回路
116 パラレル/シリアル変換回路
120 CPU
122 ROM
130 SerDes受信デバイス
140 FPGA
142 同期パターン検出部
144 CRC算出部
146 バッファ

Claims (5)

  1. ストリームデータのデコードを含む動画像処理を行う動画像処理装置がテスト用ストリームデータを処理して得た動画像を構成する複数のピクチャのCRC値であるテストCRC値を算出し、
    前記テスト用ストリームデータに対応する動画像の少なくとも一部の連続したピクチャのCRC値の期待値のうちの、先頭のテストCRC値と同値を有する期待値を検出し、
    検出した期待値を起点にし、テストCRC値と期待値との順次比較を行うことにより前記動画像処理装置を診断する動画像処理装置診断方法。
  2. ストリームデータのデコードを含む動画像処理を行う動画像処理装置の診断を行う診断装置であって、
    前記動画像処理装置がテスト用ストリームデータを処理して得た動画像を構成する複数のピクチャのCRC値であるテストCRC値を算出するテストCRC値算出部と、
    前記テスト用ストリームデータに対応する動画像の少なくとも一部の連続したピクチャのCRC値の期待値を記憶する期待値記憶部と、
    該期待値記憶部に記憶された期待値のうちの、前記テストCRC値算出部が算出したテストCRC値の先頭の値を有する期待値を検出すると共に、検出した期待値を起点にして、テストCRC値と期待値との順次比較を行うことにより前記動画像処理装置を診断する診断実行部とを備えることを特徴とする診断装置。
  3. 前記テストCRC値算出部が算出したテストCRC値を一時的に格納して前記診断実行部に供するバッファをさらに備えることを特徴とする請求項2に記載の診断装置。
  4. 前記動画像処理装置は、BOST(Built Off Self Test)機能を備え、
    前記診断実行部は、前記動画像処理装置のCPUにより兼ねることを特徴とする請求項2または3に記載の診断装置。
  5. 前記動画像処理装置は、ストリームデータからHDMI(High Definition Multimedia Interface)形式の動画像を得るものであることを特徴とする請求項2から4のいずれか1項に記載の診断装置。
JP2008275881A 2008-10-27 2008-10-27 動画像処理装置診断方法および診断装置 Pending JP2010103946A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008275881A JP2010103946A (ja) 2008-10-27 2008-10-27 動画像処理装置診断方法および診断装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008275881A JP2010103946A (ja) 2008-10-27 2008-10-27 動画像処理装置診断方法および診断装置

Publications (1)

Publication Number Publication Date
JP2010103946A true JP2010103946A (ja) 2010-05-06

Family

ID=42294136

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008275881A Pending JP2010103946A (ja) 2008-10-27 2008-10-27 動画像処理装置診断方法および診断装置

Country Status (1)

Country Link
JP (1) JP2010103946A (ja)

Similar Documents

Publication Publication Date Title
TWI523516B (zh) 電視牆
US9832421B2 (en) Apparatus and method for converting a frame rate
US6281929B1 (en) Testing arrangement for decoders
US10565466B2 (en) Image processor and image processing method
EP3451113A1 (en) Semiconductor device and method for control of semiconductor device
US20180152664A1 (en) Display apparatus, control method therefor, and storage medium
US20200021761A1 (en) Content generation device, method for controlling content generation device, and storage medium
US10440315B2 (en) Apparatus and method for switching video signal
CN111800572B (zh) 用于处理数据流的装置和方法
JP2019219221A (ja) 半導体集積回路、ブリッジチップ、ディスプレイシステム、自動車
CN106941591B (zh) 半导体装置、视频显示系统以及视频信号的输出方法
JP2010139875A (ja) 画像表示装置及び表示コントローラ回路
US8675076B2 (en) System for embedded video test pattern generation
JP2010103946A (ja) 動画像処理装置診断方法および診断装置
CN107295407B (zh) 用于确定vbo信号的故障来源的装置
JP2007288634A (ja) ビデオ検査システム
US10402286B2 (en) Input/output system, input device, and control method of input/output system
JP6261696B2 (ja) 画像処理装置、およびその制御方法
US8836858B1 (en) Method and apparatus for performing multi-cadence detection in a motion adaptive video deinterlacer
JP2008148239A (ja) 映像機器及びジッタ/ワンダの測定方法
US10666935B2 (en) Method for parallel detection of disparities in a high resolution video
JP2007087161A (ja) 検査装置および検査方法
JP2007504738A (ja) シグニチャ計算を有する集積回路
JP2012182712A (ja) 撮像装置
JP2020120212A (ja) 処理装置およびその制御方法