JP2010103872A - Analog signal attenuator - Google Patents
Analog signal attenuator Download PDFInfo
- Publication number
- JP2010103872A JP2010103872A JP2008275102A JP2008275102A JP2010103872A JP 2010103872 A JP2010103872 A JP 2010103872A JP 2008275102 A JP2008275102 A JP 2008275102A JP 2008275102 A JP2008275102 A JP 2008275102A JP 2010103872 A JP2010103872 A JP 2010103872A
- Authority
- JP
- Japan
- Prior art keywords
- attenuator
- relay
- analog signal
- path
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Attenuators (AREA)
Abstract
Description
本発明は、フォトモスリレーを使用したアナログ信号減衰器に関し、例えばディジタル・アナログ混在半導体試験装置に用いて好適なアナログ信号減衰器の構成に関するものである。 The present invention relates to an analog signal attenuator using a photo moss relay, and more particularly to a configuration of an analog signal attenuator suitable for use in a digital / analog mixed semiconductor test apparatus.
従来、アナログ信号減衰器の切換部品としてメカニカルなリレーが使用されている。
しかし、メカニカルなリレーは寿命が限られており、半導体リレーと比較して寿命が短い。そのため、リレーの長寿命化をはかるため、半導体リレーとしてフォトモスリレーが使用されている。
Conventionally, a mechanical relay is used as a switching part of an analog signal attenuator.
However, mechanical relays have a limited life span and are shorter than semiconductor relays. Therefore, in order to extend the life of the relay, a photo MOS relay is used as a semiconductor relay.
図３（ａ，ｂ）は従来のアナログ信号減衰器の構成を示すものである。
例えば半導体試験装置では、固定の抵抗減衰器を利用した５０Ω系、あるいは７５Ω系などの高速信号の伝送回路で、信号を減衰させるパスと減衰させないスルーのパスを切り替える場合がある。その場合、図３（ａ）のように、信号伝送ラインの途中に接続された抵抗減衰器１とスルーパス４の切換に際しては、２極タイプのメカニカルリレー３を２つ用いるか、図３（ｂ）に示すような単極タイプのメカニカルリレーまたは、フォトモスリレー２を４つ用いて構成していた。
そして、この回路を複数縦続接続することで、任意のステップで任意の減衰量の回路を構成していた。
3A and 3B show the configuration of a conventional analog signal attenuator.
For example, in a semiconductor test apparatus, a signal attenuation path and a through path that is not attenuated may be switched in a high-speed signal transmission circuit such as a 50Ω system or a 75Ω system using a fixed resistance attenuator. In that case, as shown in FIG. 3A, when switching between the
And by connecting a plurality of these circuits in cascade, a circuit having an arbitrary attenuation amount is configured in an arbitrary step.
このようなフォトモスリレーを用いた先行技術しては下記の特許文献が知られている。
上述の従来技術では、メカニカルリレーを用いる場合は半導体タイプのフォトモスリレーに比べ寿命が短く信頼性も低いという問題点があった。
また、フォトモスリレーを用いても従来例の構成の場合にはリレーの数が増えるため信号経路のオン抵抗が増加し終端抵抗値に比べ無視できなくなる。
In the above-described prior art, when a mechanical relay is used, there is a problem that the life is short and the reliability is low as compared with a semiconductor type photo MOS relay.
Even if a photoMOS relay is used, in the case of the configuration of the conventional example, the number of relays is increased, so that the ON resistance of the signal path is increased and cannot be ignored compared to the termination resistance value.
さらに、フォトモスリレーを使用した分岐部でアナログ信号に歪みが発生するなどの問題があった。特に５０Ω系、あるいは７５Ω系などの伝送路で複数縦続接続する場合はこのデメリットが大きくなるという問題点があった。 Furthermore, there has been a problem that the analog signal is distorted at a branching portion using a photo moss relay. In particular, there is a problem in that this disadvantage is increased when a plurality of cascade connections are made in a 50Ω or 75Ω transmission line.
本発明は上記問題点を解決するためになされたもので、請求項１記載のアナログ信号減衰器の発明においては、
信号伝送ラインの途中に抵抗減衰器とスルーパスが並列に配置され、このうちのいずれかを前記信号伝送ラインに接続するように構成したアナログ信号減衰器において、前記スルーパスをオン／オフする第１フォトモスリレーと、前記抵抗減衰器とグランドとの間をオン／オフする第２フォトモスリレーを備えたことを特徴とする。
The present invention has been made to solve the above problems, and in the invention of an analog signal attenuator according to
In the analog signal attenuator configured such that a resistance attenuator and a through path are arranged in parallel in the signal transmission line, and one of them is connected to the signal transmission line, a first photo for turning on and off the through path. A moss relay and a second photo moss relay for turning on / off between the resistance attenuator and the ground are provided.
請求項２においては、請求項１記載のアナログ信号減衰器の発明において、
前記第１フォトモスリレーがオンのときは前記第２フォトモスリレーがオフとなり、第１フォトモスリレーがオフのときは前記第１フォトモスリレーがオンとなるように切換えることを特徴とする。
In
The second photoMOS relay is switched off when the first photomoss relay is on, and the first photomoss relay is switched on when the first photomoss relay is off.
以上説明したことから明らかなように本発明の請求項１，２によれば、次のような効果がある。
メカニカルリレーを用いないため長寿命で高い信頼性の回路を実現できる。またフォトモスリレーを用いた従来の構成に比べフォトモスリレーの数を半減させることができるため、スルーパス側のフォトモスリレーのオン抵抗を小さくすることができる。
As is apparent from the above description, according to
Since no mechanical relay is used, a long-life and highly reliable circuit can be realized. In addition, since the number of photo MOS relays can be halved compared to the conventional configuration using photo MOS relays, the on-resistance of the through-path photo MOS relay can be reduced.
また、フォトモスリレーを使用した分岐回路の場合、端子間オフ容量が端子間電圧によりへんかするためアナログ信号に歪みが発生するが、本発明の構成ではフォトモスリレーの数が減るためこの影響を軽減することができる。
さらに実装スペース、コストの面でも有利である。
In addition, in the case of a branch circuit using a photo moss relay, the analog signal is distorted because the off-capacitance between terminals is distorted by the voltage between the terminals, but this influence is reduced because the number of photo mos relays is reduced in the configuration of the present invention. Can be reduced.
Further, it is advantageous in terms of mounting space and cost.
図１は本発明の一実施例を示すアナログ信号減衰器の構成図である。図１において、図３の従来例と同一要素には同一符号を付している。１は減衰抵抗器、４はスルーパスであり、信号伝送ラインの途中に並列に接続されている。
FIG. 1 is a configuration diagram of an analog signal attenuator showing an embodiment of the present invention. In FIG. 1, the same elements as those in the conventional example of FIG.
２ａは第１フォトモスリレーであり、スルーパス４の途中に配置されてスルーパスのオン／オフを行う。２ｂは第２フォトモスリレーであり、一端は抵抗減衰器１に接続され、他端はＧＮＤ（グランド）に接続されている。
Reference numeral 2a denotes a first photo MOS relay, which is arranged in the middle of the through path 4 to turn on / off the through path. 2b is a 2nd photomoss relay, and one end is connected to the
上述の構成においては、固定の抵抗減衰器１と信号を減衰させないスルーパスをオン／オフするためにその入出力間に配置された第１フォトモスリレー２ａと、抵抗減衰器１のＧＮＤ端子とＧＮＤとの間をオン／オフするための第２フォトモスリレーの合計２個のフォトモスリレーから構成される。
In the above-described configuration, the
そしてスルーパス４に接続された第１フォトモスリレー２ａをオンにし、抵抗減衰器１のＧＮＤ側にある第２フォトモスリレー２ｂをオフにすることでスルーパスが選択される。
Then, the first photo MOS relay 2a connected to the through path 4 is turned on, and the second
逆にスルーパス４に接続された第１フォトモスリレー２ａをオフにし、抵抗減衰器１のＧＮＤ側にある第２フォトモスリレー２ｂをオンにすることで抵抗減衰器1を通るパスが選択される。抵抗減衰器１は複数の抵抗器で構成されるが、抵抗器の抵抗値をフォトモスリレーのオン抵抗を考慮して設計することで所望の減衰量からの誤差を最小にすることができる。
Conversely, the path through the
図２は他の実施例を示す構成図であり、この実施例においては、図１に示すアナログ信号減衰器を直列に４段接続し、１ｄＢステップ、最大１５ｄＢの可変減衰器を構成した場合を示している。
そして図２においては、１段目の減衰器が１ｄＢ、２段目の減衰器が２ｄＢ、３段目の減衰器が４ｄＢ、４段目の減衰器が８ｄＢとされ、一段目、２段目、４段目の第１フォトモスリレー２ａがオフとされ、一段目、２段目、４段目の第２フォトモスリレー２ｂがオンとされ、３段目の第２フォトモスリレー２ｂがオフとされている。
FIG. 2 is a configuration diagram showing another embodiment. In this embodiment, the analog signal attenuator shown in FIG. 1 is connected in four stages in series, and a variable attenuator with 1 dB step and maximum 15 dB is configured. Show.
In FIG. 2, the first-stage attenuator is 1 dB, the second-stage attenuator is 2 dB, the third-stage attenuator is 4 dB, the fourth-stage attenuator is 8 dB, and the first-stage, second-stage attenuator. The first photoMOS relay 2a at the fourth stage is turned off, the
従って、この構成では１１ｄＢの減衰を実現することができ、各減衰器の第１、第２フォトモスリレー２ａ，２ｂのオン／オフを組合わせることにより所望の減衰量を得ることができる。
Therefore, with this configuration, attenuation of 11 dB can be realized, and a desired attenuation can be obtained by combining on / off of the first and
なお、以上の説明は、本発明の説明および例示を目的として特定の好適な実施例を示したに過ぎない。実施例ではディジタル・アナログ混在半導体試験装置に適用した例を示したが同様の目的の他の機器に適用しても良い。
従って本発明は、上記実施例に限定されることなく、その本質から逸脱しない範囲で更に多くの変更、変形を含むものである。
The above description merely shows a specific preferred embodiment for the purpose of explanation and illustration of the present invention. In the embodiment, an example is shown in which the present invention is applied to a digital / analog mixed semiconductor test apparatus, but the present invention may be applied to other equipment having the same purpose.
Therefore, the present invention is not limited to the above-described embodiments, and includes many changes and modifications without departing from the essence thereof.
１ 抵抗減衰器
２ａ 第１フォトモスリレー
２ｂ 第２フォトモスリレー
３ メカニカルリレー
４ スルーパス
DESCRIPTION OF
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008275102A JP2010103872A (en) | 2008-10-27 | 2008-10-27 | Analog signal attenuator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008275102A JP2010103872A (en) | 2008-10-27 | 2008-10-27 | Analog signal attenuator |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2010103872A true JP2010103872A (en) | 2010-05-06 |
Family
ID=42294075
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008275102A Withdrawn JP2010103872A (en) | 2008-10-27 | 2008-10-27 | Analog signal attenuator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2010103872A (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS48102548A (en) * | 1972-04-05 | 1973-12-22 | ||
| JPH08288791A (en) * | 1995-04-11 | 1996-11-01 | Fujitsu Ltd | Attenuator unit, step attenuator having the unit and electronic equipment having the attenuator |
| JP2004289410A (en) * | 2003-03-20 | 2004-10-14 | Yokogawa Electric Corp | Semiconductor relay |
| JP2007235807A (en) * | 2006-03-03 | 2007-09-13 | Advantest Corp | Switching circuit |
-
2008
- 2008-10-27 JP JP2008275102A patent/JP2010103872A/en not_active Withdrawn
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS48102548A (en) * | 1972-04-05 | 1973-12-22 | ||
| JPH08288791A (en) * | 1995-04-11 | 1996-11-01 | Fujitsu Ltd | Attenuator unit, step attenuator having the unit and electronic equipment having the attenuator |
| JP2004289410A (en) * | 2003-03-20 | 2004-10-14 | Yokogawa Electric Corp | Semiconductor relay |
| JP2007235807A (en) * | 2006-03-03 | 2007-09-13 | Advantest Corp | Switching circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2012015613A (en) | Step attenuating device, testing device using the same, and signal generator | |
| US7675380B2 (en) | Integrated digitally controlled linear-in-decibels attenuator | |
| US8410846B2 (en) | Variable gain amplifier | |
| WO1993014564A1 (en) | Programmable gain amplifier | |
| CN111817689B (en) | High-linearity attenuator | |
| US20130234685A1 (en) | Highly linear programmable v-i converter using a compact switching network | |
| JP2010103872A (en) | Analog signal attenuator | |
| WO2019131077A1 (en) | Switch module and communication device | |
| CN107172537B (en) | Signal amplifying circuit and power amplifying equipment | |
| CN113078923B (en) | Signal transmission network, chip and signal processing device | |
| US11088668B2 (en) | LNA with controlled phase bypass | |
| JP7128026B2 (en) | Reference signal selection circuit | |
| JP2008193205A (en) | Electronic volume circuit | |
| US20050062584A1 (en) | High-linearity switched-resistor network for programmability | |
| KR101038123B1 (en) | Amplifier circuit | |
| KR101869887B1 (en) | Circuit for correcting the output mismatch in trans-impedance amplifier | |
| JP2021074134A5 (en) | ||
| JP2007027929A (en) | Switching circuit and attenuator | |
| JP5695015B2 (en) | Buffer circuit | |
| US8120421B2 (en) | Circuit structure free from test effect and testing method thereof | |
| JP2008312121A (en) | Attenuator and electronic device | |
| US10715087B2 (en) | CMOS wideband RF amplifier with gain roll-off compensation for external parasitics | |
| JP6581829B2 (en) | Electronic volume | |
| JP2002152012A (en) | Electronic volume | |
| KR200321696Y1 (en) | Voice amplification circuit for preventing gain attenuation due to finite parallel connected input load |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20110825 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20120809 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20120817 |