JP2010103254A - GaAs SUBSTRATE, MULTILAYER SUBSTRATE AND ELECTRONIC DEVICE USING THE SAME, DUMMY GaAs SUBSTRATE, AND GaAs SUBSTRATE FOR REUSE - Google Patents
GaAs SUBSTRATE, MULTILAYER SUBSTRATE AND ELECTRONIC DEVICE USING THE SAME, DUMMY GaAs SUBSTRATE, AND GaAs SUBSTRATE FOR REUSE Download PDFInfo
- Publication number
- JP2010103254A JP2010103254A JP2008272366A JP2008272366A JP2010103254A JP 2010103254 A JP2010103254 A JP 2010103254A JP 2008272366 A JP2008272366 A JP 2008272366A JP 2008272366 A JP2008272366 A JP 2008272366A JP 2010103254 A JP2010103254 A JP 2010103254A
- Authority
- JP
- Japan
- Prior art keywords
- gaas substrate
- substrate
- epitaxial layer
- gaas
- concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、GaAs基板、積層基板及びそれを用いた電子デバイス、ダミー用途GaAs基板、再利用用途のGaAs基板に関するものである。 The present invention relates to a GaAs substrate, a laminated substrate, an electronic device using the same, a GaAs substrate for dummy use, and a GaAs substrate for reuse.
従来、発光ダイオード(LED)やレーザダイオード(LD)等の電子デバイスの作製に、III−V族半導体のGaAsからなる基板が利用されている。このGaAs基板は、LEDやLDに利用する場合には、一般的にはn型導電型の基板として用いられ、この場合には不純物原子としてSiがGaAs基板に添加される。 2. Description of the Related Art Conventionally, a substrate made of a III-V group semiconductor such as GaAs has been used to manufacture an electronic device such as a light emitting diode (LED) or a laser diode (LD). When this GaAs substrate is used for an LED or LD, it is generally used as an n-type conductivity substrate. In this case, Si is added to the GaAs substrate as impurity atoms.
実際に電子デバイスを作製するには、GaAs基板上に、各種材料からなるエピタキシャル層を成膜する。ところが、GaAs基板上にエピタキシャル層を成膜した場合には、格子定数や熱膨張率の相異により、その積層基板(エピタキシャル基板)に反りが生じることが知られている。熱膨張率の点に関しては、エピタキシャル層の成膜は500〜750℃の温度範囲におこなわれるのに対し、デバイスプロセスは室温ないし200〜300℃程度の低温でおこなわれることが反りの一因となっている。また、格子定数の点に関しては、デバイス特性を調整するために、GaAs基板の格子定数と異なる格子定数のエピタキシャル層を積層することが反りの一因となっている。 In order to actually manufacture an electronic device, an epitaxial layer made of various materials is formed on a GaAs substrate. However, it is known that when an epitaxial layer is formed on a GaAs substrate, the laminated substrate (epitaxial substrate) is warped due to a difference in lattice constant or thermal expansion coefficient. Regarding the coefficient of thermal expansion, the epitaxial layer is formed in the temperature range of 500 to 750 ° C., whereas the device process is performed at a low temperature of about 200 to 300 ° C. It has become. In addition, regarding the point of the lattice constant, in order to adjust the device characteristics, it is one factor of the warp to stack an epitaxial layer having a lattice constant different from the lattice constant of the GaAs substrate.
特に、レーザダイオードにおいては高出力化が要求され、発光ダイオードにおいては高輝度化が要求されているため、その要求に応えるためには、GaAs基板上に形成するエピタキシャル層の厚みを厚くする必要があり、そのような場合に、特に上記の反りが大きな問題となっていた。 In particular, high output is required for laser diodes, and high brightness is required for light-emitting diodes. To meet this requirement, it is necessary to increase the thickness of the epitaxial layer formed on the GaAs substrate. In such a case, the above-described warpage has been a big problem.
そこで、エピタキシャル層の材料や成膜条件を変えて、その反りを低減する技術の開発が進められている(例えば、下記特許文献1参照)。
発明者らは、エピタキシャル層の材料や成膜条件ではなく、GaAs基板の添加物のほうに着目し、鋭意研究の末に、上記反りを低減することができる新たな技術を見出した。 The inventors paid attention to the additive of the GaAs substrate, not the material of the epitaxial layer and the film formation conditions, and discovered a new technique capable of reducing the warp after intensive research.
本発明は、上述の課題を解決するためになされたものであり、反りの低減が図られたGaAs基板、積層基板及びそれを用いた電子デバイス、ダミー用途GaAs基板、再利用用途のGaAs基板を提供することを目的とする。 The present invention has been made to solve the above-described problems. A GaAs substrate, a laminated substrate, an electronic device using the same, a GaAs substrate for dummy use, and a GaAs substrate for reuse are designed to reduce warpage. The purpose is to provide.
本発明に係るGaAs基板は、エピタキシャル層が成膜されるべきGaAs基板であって、添加されているSiの濃度(C[Si]cm−3)とBの濃度(C[B]cm−3)とが、下記の2式(1)(2)
4.0×1017≦C[Si]≦1.0×1019 ‥‥(1)
C[B]≧4.8×105×C[Si]0.7 ‥‥(2)
を満たす。
The GaAs substrate according to the present invention is a GaAs substrate on which an epitaxial layer is to be formed, and the concentration of added Si (C [Si] cm −3 ) and the concentration of B (C [B] cm −3). ) Is the following two formulas (1) and (2)
4.0 × 10 17 ≦ C [Si] ≦ 1.0 × 10 19 (1)
C [B] ≧ 4.8 × 10 5 × C [Si] 0.7 (2)
Meet.
すなわち、発明者らは、上記2式(1)(2)を満たすGaAs基板に、エピタキシャル層を成膜した場合には、基板の反りを低減できることを新たに見出した。 That is, the inventors have newly found that when an epitaxial layer is formed on a GaAs substrate satisfying the above two formulas (1) and (2), the warpage of the substrate can be reduced.
また、GaAs基板の格子定数をa1、エピタキシャル層の格子定数をa2としたときに、格子定数の差Δa(=|(a2−a1)/a1|)が下記式(3)
Δa≧4.0×10−4‥‥(3)
を満たし、エピタキシャル層の厚さが1μm以上である態様であってもよい。
When the lattice constant of the GaAs substrate is a 1 and the lattice constant of the epitaxial layer is a 2 , the difference in lattice constant Δa (= | (a 2 −a 1 ) / a 1 |) is expressed by the following formula (3)
Δa ≧ 4.0 × 10 −4 (3)
In which the thickness of the epitaxial layer is 1 μm or more.
また、略円板状のGaAs基板であって、その半径をR(mm)、その厚さをd(μm)としたときに、下記式(4)
1.5≦(d/2R)≦15‥‥(4)
を満たす態様であってもよい。
Further, when the radius is R (mm) and the thickness is d (μm), the following formula (4)
1.5 ≦ (d / 2R) ≦ 15 (4)
The aspect which satisfy | fills may be sufficient.
本発明に係る積層基板は、GaAs基板と、GaAs基板上に成膜されたエピタキシャル層とを備える積層基板であって、GaAs基板に添加されているSiの濃度(C[Si]cm−3)とBの濃度(C[B]cm−3)とが、下記の2式(1)(2)
4.0×1017≦C[Si]≦1.0×1019 ‥‥(1)
C[B]≧4.8×105×C[Si]0.7 ‥‥(2)
を満たす。
The multilayer substrate according to the present invention is a multilayer substrate including a GaAs substrate and an epitaxial layer formed on the GaAs substrate, and the concentration of Si added to the GaAs substrate (C [Si] cm −3 ). And the concentration of B (C [B] cm −3 ) are the following two formulas (1) and (2)
4.0 × 10 17 ≦ C [Si] ≦ 1.0 × 10 19 (1)
C [B] ≧ 4.8 × 10 5 × C [Si] 0.7 (2)
Meet.
すなわち、発明者らは、上記2式(1)(2)を満たすGaAs基板に、エピタキシャル層を成膜した場合には、基板の反りを低減できることを新たに見出した。 That is, the inventors have newly found that when an epitaxial layer is formed on a GaAs substrate satisfying the above two formulas (1) and (2), the warpage of the substrate can be reduced.
また、GaAs基板の格子定数をa1、エピタキシャル層の格子定数をa2としたときに、格子定数の差Δa(=|(a2−a1)/a1|)が下記式(3)
Δa≧4.0×10−4‥‥(3)
を満たし、エピタキシャル層の厚さが1μm以上である態様であってもよい。
When the lattice constant of the GaAs substrate is a 1 and the lattice constant of the epitaxial layer is a 2 , the difference in lattice constant Δa (= | (a 2 −a 1 ) / a 1 |) is expressed by the following formula (3)
Δa ≧ 4.0 × 10 −4 (3)
In which the thickness of the epitaxial layer is 1 μm or more.
また、GaAs基板が略円板状であって、GaAs基板の半径をR(mm)、GaAs基板の厚さをd(μm)としたときに、下記式(4)
1.5≦(d/2R)≦15‥‥(4)
を満たす態様であってもよい。
Further, when the GaAs substrate is substantially disk-shaped, the radius of the GaAs substrate is R (mm), and the thickness of the GaAs substrate is d (μm), the following formula (4)
1.5 ≦ (d / 2R) ≦ 15 (4)
The aspect which satisfy | fills may be sufficient.
本発明に係る電子デバイスは、GaAs基板と、GaAs基板上に成膜されたエピタキシャル層とを備える積層基板を用いて作製された電子デバイスであって、GaAs基板に添加されているSiの濃度(C[Si]cm−3)とBの濃度(C[B]cm−3)とが、下記の2式(1)(2)
4.0×1017≦C[Si]≦1.0×1019 ‥‥(1)
C[B]≧4.8×105×C[Si]0.7 ‥‥(2)
を満たす。
An electronic device according to the present invention is an electronic device manufactured using a laminated substrate including a GaAs substrate and an epitaxial layer formed on the GaAs substrate, and the concentration of Si added to the GaAs substrate ( C [Si] cm −3 ) and B concentration (C [B] cm −3 ) are expressed by the following two formulas (1) and (2):
4.0 × 10 17 ≦ C [Si] ≦ 1.0 × 10 19 (1)
C [B] ≧ 4.8 × 10 5 × C [Si] 0.7 (2)
Meet.
すなわち、発明者らは、上記2式(1)(2)を満たすGaAs基板に、エピタキシャル層を成膜した場合には、基板の反りを低減できることを新たに見出し、その積層基板を用いて高特性の電子デバイスを作製した。 That is, the inventors have newly found that when an epitaxial layer is formed on a GaAs substrate satisfying the above two formulas (1) and (2), the warpage of the substrate can be reduced. A characteristic electronic device was fabricated.
本発明に係るダミー用途GaAs基板は、エピタキシャル層が成膜されるべきダミー用途GaAs基板であって、添加されているSiの濃度(C[Si]cm−3)とBの濃度(C[B]cm−3)とが、下記の2式(1)(2)
4.0×1017≦C[Si]≦1.0×1019 ‥‥(1)
C[B]≧4.8×105×C[Si]0.7 ‥‥(2)
を満たす。
The dummy use GaAs substrate according to the present invention is a dummy use GaAs substrate on which an epitaxial layer is to be formed, and the concentration of added Si (C [Si] cm −3 ) and the concentration of B (C [B ] Cm −3 ) and the following two formulas (1) and (2)
4.0 × 10 17 ≦ C [Si] ≦ 1.0 × 10 19 (1)
C [B] ≧ 4.8 × 10 5 × C [Si] 0.7 (2)
Meet.
すなわち、発明者らは、上記2式(1)(2)を満たすダミー用途GaAs基板に、エピタキシャル層を成膜した場合には、基板の反りを低減できることを新たに見出した。なお、本発明におけるダミー用途基板とは、エピタキシャル成長装置内に設置される基板であって、エピタキシャル成長を主目的としない基板のことを示す。このようなダミー用途基板は、例えば、装置内の空のポケットを覆ったり、所定のエピタキシャル成長条件を保持したりする目的で、通常の基板と同様に装置内の基板設置領域に設置される。 That is, the inventors have newly found that, when an epitaxial layer is formed on a dummy GaAs substrate satisfying the above two formulas (1) and (2), the warpage of the substrate can be reduced. The dummy application substrate in the present invention refers to a substrate that is installed in an epitaxial growth apparatus and does not have a primary purpose of epitaxial growth. Such a dummy application substrate is installed in a substrate installation region in the apparatus in the same manner as a normal substrate for the purpose of covering empty pockets in the apparatus or maintaining predetermined epitaxial growth conditions, for example.
また、GaAs基板の格子定数をa1、エピタキシャル層の格子定数をa2としたときに、格子定数の差Δa(=|(a2−a1)/a1|)が下記式(3)
Δa≧4.0×10−4‥‥(3)
を満たし、エピタキシャル層の厚さが1μm以上である態様であってもよい。
When the lattice constant of the GaAs substrate is a 1 and the lattice constant of the epitaxial layer is a 2 , the difference in lattice constant Δa (= | (a 2 −a 1 ) / a 1 |) is expressed by the following formula (3)
Δa ≧ 4.0 × 10 −4 (3)
In which the thickness of the epitaxial layer is 1 μm or more.
また、略円板状のGaAs基板であって、その半径をR(mm)、その厚さをd(μm)としたときに、下記式(4)
1.5≦(d/2R)≦15‥‥(4)
を満たす態様であってもよい。
Further, when the radius is R (mm) and the thickness is d (μm), the following formula (4)
1.5 ≦ (d / 2R) ≦ 15 (4)
The aspect which satisfy | fills may be sufficient.
さらに、本発明に係る再利用用途のGaAs基板は、エピタキシャル層が成膜されるべき再利用用途のGaAs基板であって、添加されているSiの濃度(C[Si]cm−3)とBの濃度(C[B]cm−3)とが、下記の2式(1)(2)
4.0×1017≦C[Si]≦1.0×1019 ‥‥(1)
C[B]≧4.8×105×C[Si]0.7 ‥‥(2)
を満たす。
Furthermore, the reusable GaAs substrate according to the present invention is a reusable GaAs substrate on which an epitaxial layer is to be formed, and the concentration of added Si (C [Si] cm −3 ) and B The concentration (C [B] cm −3 ) of the following two formulas (1) and (2)
4.0 × 10 17 ≦ C [Si] ≦ 1.0 × 10 19 (1)
C [B] ≧ 4.8 × 10 5 × C [Si] 0.7 (2)
Meet.
すなわち、発明者らは、上記2式(1)(2)を満たす再利用用途のGaAs基板に、エピタキシャル層を成膜した場合には、基板の反りを低減できることを新たに見出した。 That is, the inventors have newly found that when an epitaxial layer is formed on a GaAs substrate for reuse that satisfies the above two formulas (1) and (2), the warpage of the substrate can be reduced.
また、上記の再利用用途のGaAs基板と、GaAs基板上に成膜されたエピタキシャル層とを備える積層基板によれば、積層基板の反りを低減できることを発明者らは見出した。 Further, the inventors have found that the warpage of the multilayer substrate can be reduced according to the multilayer substrate including the GaAs substrate for reuse described above and the epitaxial layer formed on the GaAs substrate.
本発明によれば、反りの低減が図られたGaAs基板、積層基板及びそれを用いた電子デバイス、ダミー用途GaAs基板、再利用用途のGaAs基板が提供される。 According to the present invention, there are provided a GaAs substrate, a laminated substrate, an electronic device using the same, a GaAs substrate for dummy use, and a GaAs substrate for reuse purpose, in which warpage is reduced.
以下、添付図面を参照して本発明を実施するにあたり最良と思われる形態について詳細に説明する。なお、同一又は同等の要素については同一の符号を付し、説明が重複する場合にはその説明を省略する。 DESCRIPTION OF EXEMPLARY EMBODIMENTS Hereinafter, embodiments that are considered to be the best in carrying out the invention will be described in detail with reference to the accompanying drawings. In addition, the same code | symbol is attached | subjected about the same or equivalent element, and the description is abbreviate | omitted when description overlaps.
図1に示すように、積層基板10は、n型GaAs基板12とエピタキシャル層13とによって構成されている。
As shown in FIG. 1, the
GaAs基板12は、縦型製法(VB法、Vertical boat法、詳細は「バルク結晶成長技術(アドバンストエレクトロニクスシリーズ)培風館(1994/05)第9章参照)を用いて作製した円板状の基板(例えば、75mm径)であり、主原料としてGaAsを、不純物としてSi及びBを含んでいる。
The
エピタキシャル層13は、例えば、GaInP、AlInP、AlGaInP等によって構成されている。GaAs基板12上にQW構造を形成する場合には、エピタキシャル層13の構成材料として、InGaAs/(Al)GaAs、InGaP/AlGaInP等を用いてもよい。
The
そして、GaAs基板12に不純物として添加されたSiの濃度をC[Si]cm−3とし、Bの濃度をC[B]cm−3とした場合には、C[Si]及びC[B]は下記の2式(1)(2)を満たしている。
4.0×1017≦C[Si]≦1.0×1019 ‥‥(1)
C[B]≧4.8×105×C[Si]0.7 ‥‥(2)
When the concentration of Si added as an impurity to the
4.0 × 10 17 ≦ C [Si] ≦ 1.0 × 10 19 (1)
C [B] ≧ 4.8 × 10 5 × C [Si] 0.7 (2)
これらの式(1)(2)をグラフによって示すと、図2のとおりとなる。ここで、図2のグラフは、横軸はSi濃度C[Si]、縦軸はB濃度C[B]を示している。 These equations (1) and (2) are shown in a graph as shown in FIG. Here, in the graph of FIG. 2, the horizontal axis indicates the Si concentration C [Si], and the vertical axis indicates the B concentration C [B].
なお、従来のn型GaAs基板を縦型製法で作製した場合には、C[Si]cm−3とC[B]cm−3との関係式は、下記式(10)のような近似式で示される。
C[B]≒3.5×105×C[Si]0.7 ‥‥(10)
この式(10)をグラフによって示すと、図3のとおりとなる。
When a conventional n-type GaAs substrate is manufactured by a vertical manufacturing method, the relational expression between C [Si] cm −3 and C [B] cm −3 is an approximate expression such as the following expression (10). Indicated by
C [B] ≈3.5 × 10 5 × C [Si] 0.7 (10)
This equation (10) is shown in a graph as shown in FIG.
発明者らは、上記2式(1)(2)を満たすGaAs基板12に、エピタキシャル層13を成膜して積層基板10を作製した場合に、上記式(10)を満たすGaAs基板の場合に比べて、積層基板10の反りが効果的に低減することができるとの知見を得て、それを以下のようにして検証した。
The inventors have formed a
ここで、積層基板に生じた反りの測定には、触針式の厚み測定装置を用いた。そして、上記2式(1)(2)を満たすGaAs基板の積層基板を試料A(C[Si]=1.3×1018cm−3、C[B]=2.5×1018cm−3)、上記式(10)を満たすGaAs基板の積層基板を試料B(C[Si]=1.3×1018cm−3、C[B]=1.7×1018cm−3)として、それぞれの試料A、Bについて、基板面の最大高さ位置と最小高さ位置とを求めた。その後、(基板面の最大高さ位置−最小高さ位置)/(基板の直径)を反り量として算出した。なお、反りの測定には、適宜、その他の測定装置(例えば、光学式波長干渉測定装置)を利用してもよい。 Here, a stylus-type thickness measuring device was used to measure the warpage generated in the laminated substrate. Then, a laminated substrate of GaAs substrates satisfying the above two formulas (1) and (2) is sample A (C [Si] = 1.3 × 10 18 cm −3 , C [B] = 2.5 × 10 18 cm −. 3 ) A laminated substrate of a GaAs substrate that satisfies the above formula (10) is designated as sample B (C [Si] = 1.3 × 10 18 cm −3 , C [B] = 1.7 × 10 18 cm −3 ). For each sample A and B, the maximum height position and the minimum height position of the substrate surface were determined. Thereafter, (maximum height position of substrate surface−minimum height position) / (diameter of substrate) was calculated as the amount of warpage. Note that other measurement devices (for example, an optical wavelength interference measurement device) may be used for measuring warpage as appropriate.
その結果、比較例である試料Bについては、約5.3um/10mmの大きな反りが検出された。一方、実施例である試料Aについては、約2.6um/10mmの小さな反り量であった。 As a result, a large warpage of about 5.3 μm / 10 mm was detected for the sample B as a comparative example. On the other hand, Sample A as an example had a small warpage amount of about 2.6 um / 10 mm.
これは、エピタキシャル層を成膜していないGaAs基板の一般的な反り量が、0.13um/10mm以下であることを勘案すると、比較例では40倍程度の反り量になったのに対し、実施例では20倍程度の反り量にまで抑えられることがわかった。 Considering that the general warpage amount of the GaAs substrate on which no epitaxial layer is formed is 0.13 um / 10 mm or less, the warpage amount is about 40 times in the comparative example, In the examples, it was found that the amount of warpage was suppressed to about 20 times.
なお、発明者らは、GaAs基板12の格子定数をa1、エピタキシャル層13の格子定数をa2としたときに、格子定数の差Δa(=|(a2−a1)/a1|)が下記式(3)を満たし、且つ、エピタキシャル層の厚さ(d2)が1μm以上である場合には、上記反り量が有意に低減されることを見出した。
Δa≧4.0×10−4‥‥(3)
なお、エピタキシャル層の厚さd2に関しては、エピタキシャル層が複数層で構成されている場合には、その合計厚さが、1μm以上であることが好ましい。
Note that the inventors have a lattice constant difference Δa (= | (a 2 −a 1 ) / a 1 | where the lattice constant of the
Δa ≧ 4.0 × 10 −4 (3)
Regarding the thickness d 2 of the epitaxial layer, when the epitaxial layer is composed of a plurality of layers, the total thickness is preferably 1 μm or more.
ただし、GaAs基板上のエピタキシャル層を、量子井戸構造(QW)及び多重量子井戸構造(MQW)の発光層として用い、エピタキシャル層とGaAs基板との格子定数の差Δaが、
Δa≧7.0×10−3
である場合には、その合計厚さd2は1μm以上でなく、20nm以下であってもよい。これは、バルク結晶では、厚膜にした場合、格子定数差により転位が導入されるため、大きな格子定数差が実現できないが、QW構造やMQW構造を有するエピタキシャル層では大きな格子定数差が薄い膜厚で実現できるためである。
However, the epitaxial layer on the GaAs substrate is used as the light emitting layer of the quantum well structure (QW) and the multiple quantum well structure (MQW), and the difference Δa in lattice constant between the epitaxial layer and the GaAs substrate is
Δa ≧ 7.0 × 10 −3
In this case, the total thickness d 2 is not 1 μm or more, but may be 20 nm or less. This is because, in a bulk crystal, dislocations are introduced due to a difference in lattice constant when the film is made thick, so that a large lattice constant difference cannot be realized, but an epitaxial layer having a QW structure or MQW structure has a thin large lattice constant difference. This is because the thickness can be realized.
さらに、発明者らは、GaAs基板12の半径をR(mm)、GaAs基板12の厚さをd1(μm)としたときに、下記式(4)を満たす場合には、上記反り量が有意に低減することも見出した。なお、GaAs基板12の半径Rは、代表的には50mm〜200mmである。
1.5≦(d1/2R)≦15‥‥(4)
Further, when the radius of the
1.5 ≦ (d 1 / 2R) ≦ 15 (4)
以上で説明した積層基板10は、例えば、CD、DVDレーザダイオード、発光ダイオード、携帯電話用電子デバイス(HBT、HEMT)等の電子デバイスに適用することができる。以下、積層基板10を用いた電子デバイスの一例として、発光ダイオードについて図4を参照しつつ説明する。
The
図4は、本発明の実施形態に係る発光ダイオード100を示す概略断面図である。この発光ダイオード100は、GaAs基板12の上面に順次に積層された下部クラッド層13、光吸収層14、分離層15、下部ガイド層16、活性層17、上部ガイド層18及び上部クラッド層19を有する。これらの各層は、化合物半導体からなる。
FIG. 4 is a schematic cross-sectional view showing the
上部クラッド層19の上には、円形状のアノード20が設けられている。また、基板12の下面全体は、カソード22によって覆われている。アノード20及びカソード22を介して活性層17に電流を注入することにより、発光ダイオード100は発光し、光出力として、上面及び側面から光を取り出すことができる。
A
活性層(発光層)17は、下部ガイド層16及び上部ガイド層18の各々よりも高い屈折率を有している。また、ガイド層16、18は、双方とも、下部クラッド層13及び上部クラッド層19の各々よりも高い屈折率を有している。これらの層は、活性層17で発生する光、及び、正孔−電子を閉じ込める役割を有している。
The active layer (light emitting layer) 17 has a higher refractive index than each of the
この発光ダイオード100においては、上記2式(1)(2)を満たすGaAs基板12が採用されているため、反り量が効果的に低減されており、それにより素子特性(例えば、輝度)の向上が図られている。
In this
なお、上述したGaAs基板12は、ダミー用途基板として利用することも可能である。以下では、上述したGaAs基板12と同様の特徴を有するダミー用途GaAs基板12について説明する。
The
上述した電子デバイスを作製する際には、例えば、OMVPE法、MBE法、あるいはGSMBE法、LPE法を用いて、GaAs基板上にGaAs系のエピ成長をおこなう。これらの方法に利用されるエピ成長装置には、通常、複数枚のGaAs基板を同時にチャージできるようにするために複数のポケットが設けられており、各ポケットそれぞれに基板を収容することにより、同一種類のエピ成膜が同一成長ランで効率よくおこなわれる。 When manufacturing the electronic device described above, GaAs-based epi-growth is performed on a GaAs substrate using, for example, OMVPE method, MBE method, GSMBE method, or LPE method. The epi-growth apparatus used in these methods is usually provided with a plurality of pockets so that a plurality of GaAs substrates can be charged at the same time. Various types of epitaxial film formation can be performed efficiently in the same growth run.
このように、装置には複数の基板設置用のポケットが設けられているものの、そのポケットの数と同数の基板を毎回処理するとは限らない。例えば、メンテナンス後の立ち上げ時、炉の状態及び条件確認時、原料交換後の確認時、製品の試作確認時等においては都合により、設置可能枚数以下の基板でエピ成長をする場合もある。 Thus, although the apparatus is provided with a plurality of pockets for installing substrates, the same number of substrates as the number of pockets is not always processed. For example, when starting up after maintenance, checking the condition and conditions of the furnace, checking after replacing the raw materials, checking the prototype of a product, etc., there are cases where epi-growth is performed on a substrate having a number less than the installable number.
このような場合、基板をセットしない空のポケットにはダミー用途の基板(以下、ダミー基板と称す。)をセットすることが望ましい。なぜなら、ダミー基板をセットしない場合には、ポケット表面にエピ材料が蒸着してその表面が汚染される上、蒸着された後のポケットの熱的、化学的、物理的な表面状態が変化し、その結果、その後のエピ成長に適さなくなるためである。加えて、蒸着が生じたポケットは化学的、熱的、物理的に洗浄する必要があるため、それにより時間的、費用的、品質的なロスが生じてしまう。 In such a case, it is desirable to set a dummy substrate (hereinafter referred to as a dummy substrate) in an empty pocket where no substrate is set. Because, when the dummy substrate is not set, epi material is deposited on the pocket surface and the surface is contaminated, and the thermal, chemical and physical surface states of the pocket after the deposition are changed, As a result, it is not suitable for subsequent epi growth. In addition, the deposited pockets need to be chemically, thermally and physically cleaned, which causes time, cost and quality losses.
そして、利用するダミー基板には、GaAs基板を用いることが望ましい。これは、エピ成長させる材料と異種の材料の基板をセットした場合には、成長炉内の熱的な、物理的、化学的状態が変化して、以降のエピ成長に悪影響を及ぼすためである。 It is desirable to use a GaAs substrate as the dummy substrate to be used. This is because when a substrate of a material different from the material to be grown is set, the thermal, physical, and chemical states in the growth furnace change and adversely affect the subsequent epitaxial growth. .
以上のようなGaAs基板のダミー基板でも、エピ材料が堆積された場合には、上述した反りが生じる。特に、複数回の成長ランに亘って同じダミー基板を利用した場合には、そのラン数に応じて堆積する累積膜厚が大きくなるため、反りの影響がより顕著になる。 Even with the dummy substrate of the GaAs substrate as described above, the above-described warpage occurs when the epi material is deposited. In particular, when the same dummy substrate is used over a plurality of growth runs, the accumulated film thickness to be deposited increases according to the number of runs, so that the influence of warpage becomes more prominent.
発光ダイオード等の電子デバイス構造を形成するため、8つのポケットを有する成長炉に6枚の基板をセットし、残りの2つのポケットにはダミー基板をセットして、成長ラン毎に厚さ3μmのエピ膜を成長させる場合、6枚の基板は成長ラン毎に新しい基板に取り替えられ、2枚のダミー基板は複数回の成長ランに亘って設置した状態のまま連続して利用される。この場合、例えば5回のエピ成長をおこなったとすると、ダミー基板には累積で15μm厚さのエピ膜が成長されることとなる。通常、厚さ200〜800μm程度の基板に、数十μm厚さのエピ膜が堆積すると、非常に反りが生じやすい状態となる。その上、上記のようにダミー成長が必要な成長は、条件や状態の確認が目的の成長が多いため、エピの格子整合度が基板とずれる場合もあり、それが反りを助長させる要因ともなっている。 In order to form an electronic device structure such as a light-emitting diode, six substrates are set in a growth furnace having eight pockets, and a dummy substrate is set in the remaining two pockets. When growing the epi film, the six substrates are replaced with new substrates every growth run, and the two dummy substrates are continuously used while being installed over a plurality of growth runs. In this case, for example, if the epitaxial growth is performed five times, an epitaxial film having a thickness of 15 μm is grown on the dummy substrate. Normally, when an epi film having a thickness of several tens of μm is deposited on a substrate having a thickness of about 200 to 800 μm, the substrate is very easily warped. In addition, as described above, the growth that requires dummy growth is often aimed at confirming conditions and conditions, so the degree of lattice matching of epi may be shifted from that of the substrate, which also contributes to warpage. Yes.
ダミー基板が反ると、高速回転炉の場合には、遠心力の影響でダミー基板が飛散して炉にダメージを与える。自公転炉の場合にも、ポケットからダミー基板が離脱して他の基板にダメージを与える上、ダミー基板が離脱したポケットにエピ膜の堆積が起こり、それにより生産性が大きく阻害される。たとえ飛散しない場合であっても、基板の反りにより、成長炉内のガスの流れが阻害され、エピ特性の物理的、化学的、電気的、光学的均一性が悪化する。 When the dummy substrate is warped, in the case of a high-speed rotary furnace, the dummy substrate is scattered due to the centrifugal force and damages the furnace. Also in the case of the auto-revolution furnace, the dummy substrate is detached from the pocket and damages other substrates, and the epitaxial film is deposited in the pocket from which the dummy substrate is detached, thereby greatly hindering the productivity. Even if they do not scatter, the warpage of the substrate inhibits the flow of gas in the growth furnace, and the physical, chemical, electrical, and optical uniformity of the epi characteristics deteriorates.
そのため、上述したGaAs基板12をダミー用途基板に応用することにより、ダミー基板の反りが抑制され、その結果、以上で説明したような問題点が解消される。
Therefore, by applying the above-described
さらに、上述したGaAs基板12は、以下で説明するような再利用を目的とした基板としても利用可能である。以下では、上述したGaAs基板12と同様の特徴を有する再利用用途のGaAs基板12について説明する。
Furthermore, the
電子デバイスのうち、特に、高周波電子デバイス、電力用途デバイス、発光LED、太陽電池といったデバイスでは、基板上に成長させたエピタキシャル層を別の基板に貼り付け、エピタキシャル層を元の基板から剥離させて作製する形式の貼り付け型電子デバイスが知られている。このようなデバイスは、図5に示すように、エピタキシャル層13を成膜したGaAs基板12を所定の支持基板30に対面させ(図5(a)参照)、接合させて互いの対向面同士を貼り合わせた後(図5(b)参照)、エピタキシャル層13からGaAs基板12のみを剥離させて(図5(c)参照)、エピタキシャル層13を支持基板30側に転写させる(図5(d)参照)といった作製工程を有している。
Among electronic devices, especially in devices such as high-frequency electronic devices, power application devices, light-emitting LEDs, and solar cells, an epitaxial layer grown on a substrate is attached to another substrate, and the epitaxial layer is peeled off from the original substrate. A pasted electronic device of the type to be manufactured is known. In such a device, as shown in FIG. 5, the
なお、エピタキシャル層を支持基板に貼り付ける方法としては、1)接合材料の化学結合形成による陽極接合、2)共晶合金等により接着をおこなう金属接合、3)UV硬化エポキシ、熱硬化エポキシ、粘着剤等で接合する樹脂接合、4)表面平坦性が高く洗浄する事で表面に水酸基を形成し、これを介して接合する方法で加熱、加圧の条件下で接合する直接接合、などが利用可能である。 The epitaxial layer can be attached to the support substrate by 1) anodic bonding by forming a chemical bond of the bonding material, 2) metal bonding by bonding with a eutectic alloy, etc. 3) UV curable epoxy, thermosetting epoxy, adhesive Resin bonding that joins with an agent, etc. 4) Surface bonding has a high surface flatness to form a hydroxyl group on the surface, and this is a method of joining via heating, pressure bonding, etc. Is possible.
上記貼り付け型電子デバイスの具体例を以下に示す。
1)エピタキシャル層13を高熱伝導性の支持基板30に貼り付け後、元の基板12を剥離することにより作製した、高い放熱性を有する電力用途のトランジスタ
2)エピタキシャル層13を、元の基板12よりも小さい寄生容量の基板30に貼り付けて作製した、高周波電子デバイス
3)エピタキシャル層13を、元の基板12よりも高い反射率の基板30に貼り付けて作製した、高輝度発光ダイオード(LED)
4)エピタキシャル層13を、元の基板12よりも安価若しくは軽量な基板30に貼り付けて作製した、コスト効率や重量効率を高めた太陽電池
Specific examples of the pasted electronic device are shown below.
1) A transistor for power use having high heat dissipation, manufactured by peeling the
4) Solar cell with increased cost efficiency and weight efficiency, produced by attaching the
これらの電子デバイスを作製する工程には、上述したとおり、エピタキシャル層をGaAs基板から剥離させる工程が含まれる。そして、この工程の際に、GaAs基板に大きな反りが生じて、基板材料が塑性変形あるいは弾性変形している場合には、支持基板との間で接合不良が生じる。以下、この接合不良について、図6を参照しつつ説明する。 The process for manufacturing these electronic devices includes the process of peeling the epitaxial layer from the GaAs substrate as described above. In this process, if the GaAs substrate is greatly warped and the substrate material is plastically or elastically deformed, poor bonding with the support substrate occurs. Hereinafter, this bonding failure will be described with reference to FIG.
図6(a)は、GaAs基板112側が凸となり、エピタキシャル層113側が凹となる反りが全体に亘って生じている状態を示した図である。この場合、GaAs基板112の中央部を支持基板30にしっかりと接合することが困難となる上、強い力を加えて無理に接合しようとすると、GaAs基板112の周縁部が破損してしまう虞がある。一方、図6(b)は、GaAs基板112側が凹となり、エピタキシャル層113側が凸となる反りが全体に亘って生じている状態を示した図である。この場合、GaAs基板112の中央部はしっかりと支持基板30に接合できるものの、GaAs基板112の周縁部の接合が困難であり、強い力を加えて無理に接合しようとすると、GaAs基板112の中央部が破損してしまう虞がある。なお、反りが全体に亘って生じている基板に限らず、反りが周縁部や中央部に部分的に生じている基板でも、同じような接合不良の問題がある。
FIG. 6A is a diagram showing a state in which a warp occurs such that the
以上で示した接合不良により、エピタキシャル層の剥離を均一におこなうことができなかったり、製造上、コスト上の問題があったりといった不具合がある。なお、利用する基板の厚さを厚くして、反りを低減するという対策も考えられるが、コスト増等の様々な問題がある。 Due to the above-described bonding failure, there is a problem that the epitaxial layer cannot be uniformly peeled or there are problems in manufacturing and cost. Although measures to reduce the warpage by increasing the thickness of the substrate to be used can be considered, there are various problems such as an increase in cost.
以上で説明したとおり、エピタキシャル層をGaAs基板から剥離させる工程において、上記不具合を回避するためには、反りが抑制された上述のGaAs基板12を適用することが有効である。
As described above, in the process of peeling the epitaxial layer from the GaAs substrate, it is effective to apply the above-described
また、基板を再利用する状況として、電子デバイスを作製する際に、特性未達のエピタキシャル積層基板や表面形態が不良となったエピタキシャル積層基板、条件確認成長後に不要となったエピタキシャル積層基板といったものからエピタキシャル層のみを除去して、基板の再利用を図ることがある。 In addition, as for the situation where the substrate is reused, when manufacturing electronic devices, such as an epitaxial layered substrate that has not achieved characteristics, an epitaxial layered substrate whose surface morphology has become defective, or an epitaxial layered substrate that has become unnecessary after condition confirmation growth In some cases, only the epitaxial layer is removed from the substrate to reuse the substrate.
そして、エピタキシャル積層基板からエピタキシャル層を除去には、エッチング処理及び研磨処理の少なくとも一方をおこなう再研磨工程が必要となってくる。そして、この工程の際に、GaAs基板に大きな反りが生じて、基板材料が塑性変形あるいは弾性変形している場合には、均一な研磨が困難となる。以下、研磨が不均一になる状態について、図7を参照しつつ説明する。 In order to remove the epitaxial layer from the epitaxial laminated substrate, a re-polishing step for performing at least one of an etching process and a polishing process is required. In this process, when the GaAs substrate is greatly warped and the substrate material is plastically or elastically deformed, uniform polishing becomes difficult. Hereinafter, the state in which polishing becomes non-uniform will be described with reference to FIG.
図7(a)は、GaAs基板112側が凸となり、エピタキシャル層113側が凹となる反りが全体に亘って生じている状態を示した図である。研磨定盤32に取り付けられた基板112は、研磨バフ34に接する周縁部が優先的に研磨されるため、エピタキシャル層113が均一に研磨されず、周縁部におけるエピタキシャル層113の厚さが中央部における厚さに比べて薄くなってしまう。一方、図7(b)は、GaAs基板112側が凹となり、エピタキシャル層113側が凸となる反りが全体に亘って生じている状態を示した図である。研磨定盤32に取り付けられた基板112は、図7(a)の場合とは反対に、研磨バフ34に接する中央部が優先的に研磨されるため、中央部におけるエピタキシャル層113の厚さが周縁部における厚さに比べて薄くなってしまう。
FIG. 7A is a diagram showing a state in which a warp in which the
以上で示したとおり、大きな反りが生じている場合、エピタキシャル層の研磨を均一におこなうことができず、エピタキシャル層を除去した基板が元の形状を維持できない。そのため、基板の再利用が難しく、環境上、コスト上の問題があった。なお、利用する基板の厚さを厚くして、反りを低減するという対策も考えられるが、コスト増等の様々な問題がある。 As described above, when a large warp occurs, the epitaxial layer cannot be uniformly polished, and the substrate from which the epitaxial layer is removed cannot maintain the original shape. Therefore, it is difficult to reuse the substrate, and there are problems in terms of environment and cost. Although measures to reduce the warpage by increasing the thickness of the substrate to be used can be considered, there are various problems such as an increase in cost.
そこで、発明者らは、エピタキシャル層を除去した後であっても、エピタキシャル層の成膜前の基板と同じ形状に戻る技術について開発をおこなった。そして、鋭意研究の末、GaAs基板のB濃度を所定の濃度以上にすることで、成膜前と実質的に同じ形状に戻すことができることを見出した。具体的には、発明者らは、2〜6インチ径のGaAs基板それぞれに、InGaPエピタキシャル層を成長させて確認したところ、いずれの基板においても、成膜前と実質的に同じ形状に戻ることが確認された。 Therefore, the inventors have developed a technique for returning to the same shape as the substrate before the epitaxial layer is formed even after the epitaxial layer is removed. As a result of intensive research, it was found that the B shape of the GaAs substrate can be returned to a substantially same shape as before the film formation by increasing the B concentration to a predetermined concentration or more. Specifically, the inventors have confirmed that an InGaP epitaxial layer has been grown on each GaAs substrate having a diameter of 2 to 6 inches, and in either substrate, the shape returns to substantially the same as before film formation. Was confirmed.
以上で説明したとおり、GaAs基板のエピタキシャル層を再研磨処理する工程において、上記不具合を回避するためには、反りが抑制された上述のGaAs基板12を適用することが有効である。
As described above, in the step of repolishing the epitaxial layer of the GaAs substrate, it is effective to apply the above-described
10…積層基板、12…GaAs基板、13…エピタキシャル層、100…半導体レーザ素子。
DESCRIPTION OF
Claims (12)
添加されているSiの濃度(C[Si]cm−3)とBの濃度(C[B]cm−3)とが、下記の2式(1)(2)
4.0×1017≦C[Si]≦1.0×1019 ‥‥(1)
C[B]≧4.8×105×C[Si]0.7 ‥‥(2)
を満たす、GaAs基板。 A GaAs substrate on which an epitaxial layer is to be deposited,
The concentration of added Si (C [Si] cm −3 ) and the concentration of B (C [B] cm −3 ) are the following two formulas (1) and (2):
4.0 × 10 17 ≦ C [Si] ≦ 1.0 × 10 19 (1)
C [B] ≧ 4.8 × 10 5 × C [Si] 0.7 (2)
A GaAs substrate that meets the requirements.
Δa≧4.0×10−4‥‥(3)
を満たし、
前記エピタキシャル層の厚さが1μm以上である、請求項1に記載のGaAs基板。 When the lattice constant of the GaAs substrate is a 1 and the lattice constant of the epitaxial layer is a 2 , the difference in lattice constant Δa (= | (a 2 −a 1 ) / a 1 |) is expressed by the following formula (3)
Δa ≧ 4.0 × 10 −4 (3)
The filling,
The GaAs substrate according to claim 1, wherein the epitaxial layer has a thickness of 1 μm or more.
その半径をR(mm)、その厚さをd(μm)としたときに、下記式(4)
1.5≦(d/2R)≦15‥‥(4)
を満たす、請求項1又は2に記載のGaAs基板。 A substantially disk-shaped GaAs substrate,
When the radius is R (mm) and the thickness is d (μm), the following formula (4)
1.5 ≦ (d / 2R) ≦ 15 (4)
The GaAs substrate according to claim 1, wherein the GaAs substrate satisfies the following conditions.
前記GaAs基板に添加されているSiの濃度(C[Si]cm−3)とBの濃度(C[B]cm−3)とが、下記の2式(1)(2)
4.0×1017≦C[Si]≦1.0×1019 ‥‥(1)
C[B]≧4.8×105×C[Si]0.7 ‥‥(2)
を満たす、積層基板。 A laminated substrate comprising a GaAs substrate and an epitaxial layer formed on the GaAs substrate,
The concentration of Si added to the GaAs substrate (C [Si] cm −3 ) and the concentration of B (C [B] cm −3 ) are the following two formulas (1) and (2):
4.0 × 10 17 ≦ C [Si] ≦ 1.0 × 10 19 (1)
C [B] ≧ 4.8 × 10 5 × C [Si] 0.7 (2)
Meeting the laminated substrate.
Δa≧4.0×10−4‥‥(3)
を満たし、
前記エピタキシャル層の厚さが1μm以上である、請求項4に記載の積層基板。 When the lattice constant of the GaAs substrate is a 1 and the lattice constant of the epitaxial layer is a 2 , the difference in lattice constant Δa (= | (a 2 −a 1 ) / a 1 |) is expressed by the following formula (3)
Δa ≧ 4.0 × 10 −4 (3)
The filling,
The multilayer substrate according to claim 4, wherein the epitaxial layer has a thickness of 1 μm or more.
前記GaAs基板の半径をR(mm)、前記GaAs基板の厚さをd(μm)としたときに、下記式(4)
1.5≦(d/2R)≦15‥‥(4)
を満たす、請求項4又は5に記載の積層基板。 The GaAs substrate is substantially disc-shaped,
When the radius of the GaAs substrate is R (mm) and the thickness of the GaAs substrate is d (μm), the following formula (4)
1.5 ≦ (d / 2R) ≦ 15 (4)
The multilayer substrate according to claim 4 or 5, which satisfies the following conditions.
前記GaAs基板に添加されているSiの濃度(C[Si]cm−3)とBの濃度(C[B]cm−3)とが、下記の2式(1)(2)
4.0×1017≦C[Si]≦1.0×1019 ‥‥(1)
C[B]≧4.8×105×C[Si]0.7 ‥‥(2)
を満たす、電子デバイス。 An electronic device manufactured using a multilayer substrate comprising a GaAs substrate and an epitaxial layer formed on the GaAs substrate,
The concentration of Si added to the GaAs substrate (C [Si] cm −3 ) and the concentration of B (C [B] cm −3 ) are the following two formulas (1) and (2):
4.0 × 10 17 ≦ C [Si] ≦ 1.0 × 10 19 (1)
C [B] ≧ 4.8 × 10 5 × C [Si] 0.7 (2)
Meet the electronic device.
添加されているSiの濃度(C[Si]cm−3)とBの濃度(C[B]cm−3)とが、下記の2式(1)(2)
4.0×1017≦C[Si]≦1.0×1019 ‥‥(1)
C[B]≧4.8×105×C[Si]0.7 ‥‥(2)
を満たす、ダミー用途GaAs基板。 A dummy GaAs substrate on which an epitaxial layer is to be deposited,
The concentration of added Si (C [Si] cm −3 ) and the concentration of B (C [B] cm −3 ) are the following two formulas (1) and (2):
4.0 × 10 17 ≦ C [Si] ≦ 1.0 × 10 19 (1)
C [B] ≧ 4.8 × 10 5 × C [Si] 0.7 (2)
A GaAs substrate for dummy applications that meets the requirements.
Δa≧4.0×10−4‥‥(3)
を満たし、
前記エピタキシャル層の厚さが1μm以上である、請求項8に記載のダミー用途GaAs基板。 When the lattice constant of the GaAs substrate is a 1 and the lattice constant of the epitaxial layer is a 2 , the difference in lattice constant Δa (= | (a 2 −a 1 ) / a 1 |) is expressed by the following formula (3)
Δa ≧ 4.0 × 10 −4 (3)
The filling,
The dummy use GaAs substrate according to claim 8, wherein the epitaxial layer has a thickness of 1 μm or more.
その半径をR(mm)、その厚さをd(μm)としたときに、下記式(4)
1.5≦(d/2R)≦15‥‥(4)
を満たす、請求項8又は9に記載のダミー用途GaAs基板。 A substantially disk-shaped GaAs substrate,
When the radius is R (mm) and the thickness is d (μm), the following formula (4)
1.5 ≦ (d / 2R) ≦ 15 (4)
The dummy application GaAs substrate according to claim 8 or 9, wherein
添加されているSiの濃度(C[Si]cm−3)とBの濃度(C[B]cm−3)とが、下記の2式(1)(2)
4.0×1017≦C[Si]≦1.0×1019 ‥‥(1)
C[B]≧4.8×105×C[Si]0.7 ‥‥(2)
を満たす、再利用用途のGaAs基板。 A reusable GaAs substrate on which an epitaxial layer is to be deposited,
The concentration of added Si (C [Si] cm −3 ) and the concentration of B (C [B] cm −3 ) are the following two formulas (1) and (2):
4.0 × 10 17 ≦ C [Si] ≦ 1.0 × 10 19 (1)
C [B] ≧ 4.8 × 10 5 × C [Si] 0.7 (2)
A reusable GaAs substrate that meets the requirements.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008272366A JP2010103254A (en) | 2008-10-22 | 2008-10-22 | GaAs SUBSTRATE, MULTILAYER SUBSTRATE AND ELECTRONIC DEVICE USING THE SAME, DUMMY GaAs SUBSTRATE, AND GaAs SUBSTRATE FOR REUSE |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008272366A JP2010103254A (en) | 2008-10-22 | 2008-10-22 | GaAs SUBSTRATE, MULTILAYER SUBSTRATE AND ELECTRONIC DEVICE USING THE SAME, DUMMY GaAs SUBSTRATE, AND GaAs SUBSTRATE FOR REUSE |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010103254A true JP2010103254A (en) | 2010-05-06 |
Family
ID=42293661
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008272366A Pending JP2010103254A (en) | 2008-10-22 | 2008-10-22 | GaAs SUBSTRATE, MULTILAYER SUBSTRATE AND ELECTRONIC DEVICE USING THE SAME, DUMMY GaAs SUBSTRATE, AND GaAs SUBSTRATE FOR REUSE |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010103254A (en) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06219900A (en) * | 1993-01-28 | 1994-08-09 | Dowa Mining Co Ltd | Production of si-doped n-type gallium arsenide single crystal |
JPH08162378A (en) * | 1994-12-05 | 1996-06-21 | Sumitomo Electric Ind Ltd | Compound semiconductor crystal substrate |
JP2000086398A (en) * | 1998-07-07 | 2000-03-28 | Mitsubishi Chemicals Corp | P type gaas single crystal and its production |
JP2001244501A (en) * | 2000-02-28 | 2001-09-07 | Showa Denko Kk | Epitaxial wafer for infrared-emitting diode and light emitting diode formed thereof |
JP2002093727A (en) * | 2000-09-12 | 2002-03-29 | Sharp Corp | Method and device for liquid-phase epitaxial growth |
JP2002100791A (en) * | 2000-09-21 | 2002-04-05 | Canon Inc | Manufacturing method for solar battery |
JP2005268647A (en) * | 2004-03-19 | 2005-09-29 | Sony Corp | Method for manufacturing compound semiconductor and method for manufacturing semiconductor device |
-
2008
- 2008-10-22 JP JP2008272366A patent/JP2010103254A/en active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06219900A (en) * | 1993-01-28 | 1994-08-09 | Dowa Mining Co Ltd | Production of si-doped n-type gallium arsenide single crystal |
JPH08162378A (en) * | 1994-12-05 | 1996-06-21 | Sumitomo Electric Ind Ltd | Compound semiconductor crystal substrate |
JP2000086398A (en) * | 1998-07-07 | 2000-03-28 | Mitsubishi Chemicals Corp | P type gaas single crystal and its production |
JP2001244501A (en) * | 2000-02-28 | 2001-09-07 | Showa Denko Kk | Epitaxial wafer for infrared-emitting diode and light emitting diode formed thereof |
JP2002093727A (en) * | 2000-09-12 | 2002-03-29 | Sharp Corp | Method and device for liquid-phase epitaxial growth |
JP2002100791A (en) * | 2000-09-21 | 2002-04-05 | Canon Inc | Manufacturing method for solar battery |
JP2005268647A (en) * | 2004-03-19 | 2005-09-29 | Sony Corp | Method for manufacturing compound semiconductor and method for manufacturing semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11222874B2 (en) | Discontinuous patterned bonds for semiconductor devices and associated systems and methods | |
JP4806261B2 (en) | Manufacturing method of wafer for nitride compound semiconductor device | |
KR20160009102A (en) | Semiconductor devices having dislocation density maintaining buffer layers | |
JP3998639B2 (en) | Manufacturing method of semiconductor light emitting device | |
JPH1140847A (en) | Gallium nitride semiconductor device and manufacture thereof | |
JP2009105123A (en) | Light-emitting diode, and manufacturing method thereof | |
JP5232975B2 (en) | Light emitting diode manufacturing method, light emitting diode, and lamp | |
JPWO2007136064A1 (en) | Semiconductor light emitting device and manufacturing method thereof | |
CN1277339C (en) | Method for fabricating semiconductor light emitting device | |
Kang et al. | Fabrication of vertical light emitting diode based on thermal deformation of nanoporous GaN and removable mechanical supporter | |
JP4509997B2 (en) | Method for manufacturing gallium nitride based light emitting diode device | |
CN101064412A (en) | Semiconductor laser device and method for fabricating the same | |
KR101652919B1 (en) | Composite substrate with protective layer for preventing metal from diffusing | |
JP5551131B2 (en) | Manufacturing method of nitride semiconductor multilayer structure | |
JP2013247362A (en) | Method for manufacturing thin film bonded substrate for semiconductor element | |
US8901598B2 (en) | Light emitting device | |
JP5646545B2 (en) | Semiconductor light emitting device and manufacturing method thereof | |
US20130082239A1 (en) | Light emitting diode fabricated by epitaxial lift-off | |
JP2010103254A (en) | GaAs SUBSTRATE, MULTILAYER SUBSTRATE AND ELECTRONIC DEVICE USING THE SAME, DUMMY GaAs SUBSTRATE, AND GaAs SUBSTRATE FOR REUSE | |
JP4163240B2 (en) | Semiconductor light emitting device manufacturing method and semiconductor light emitting device manufacturing method | |
WO2010024230A1 (en) | METHOD FOR MANUFACTURING AlGaAs SUPPORT SUBSTRATE, METHOD FOR MANUFACTURING EPITAXIAL WAFER, METHOD FOR MANUFACTURING LED, AlGaAs SUPPORT SUBSTRATE, EPITAXIAL WAFER, AND LED | |
KR20130082171A (en) | Method for producing an optoelectronic component, and component | |
JP2012033729A (en) | Semiconductor layer bonded substrate manufacturing method and light-emitting device | |
KR101137907B1 (en) | Gallium nitride multi-stack and method of manufacturing gallium nitride substrate | |
JP2011254015A (en) | Compound semiconductor film vapor phase growth susceptor and compound semiconductor film forming method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120424 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120426 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121002 |