JP2010103168A - Method for producing ceramic substrate, and method for producing substrate for power-module - Google Patents
Method for producing ceramic substrate, and method for producing substrate for power-module Download PDFInfo
- Publication number
- JP2010103168A JP2010103168A JP2008271036A JP2008271036A JP2010103168A JP 2010103168 A JP2010103168 A JP 2010103168A JP 2008271036 A JP2008271036 A JP 2008271036A JP 2008271036 A JP2008271036 A JP 2008271036A JP 2010103168 A JP2010103168 A JP 2010103168A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- substrate
- ceramic substrate
- base material
- ceramic base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 161
- 239000000758 substrate Substances 0.000 title claims abstract description 140
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 36
- 229910052751 metal Inorganic materials 0.000 claims abstract description 76
- 239000002184 metal Substances 0.000 claims abstract description 75
- 239000000463 material Substances 0.000 claims abstract description 68
- 238000000034 method Methods 0.000 claims abstract description 45
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 36
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 35
- 239000010703 silicon Substances 0.000 claims abstract description 35
- 239000002131 composite material Substances 0.000 claims abstract description 32
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 31
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 31
- 238000004441 surface measurement Methods 0.000 claims abstract description 24
- 238000001312 dry etching Methods 0.000 claims abstract description 23
- 238000004381 surface treatment Methods 0.000 claims abstract description 20
- 238000005245 sintering Methods 0.000 claims abstract description 13
- -1 fluoride ions Chemical class 0.000 claims abstract description 12
- 239000000523 sample Substances 0.000 claims abstract description 10
- 239000007789 gas Substances 0.000 claims description 46
- 238000005219 brazing Methods 0.000 claims description 9
- 229910052782 aluminium Inorganic materials 0.000 claims description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 6
- GVGCUCJTUSOZKP-UHFFFAOYSA-N nitrogen trifluoride Chemical compound FN(F)F GVGCUCJTUSOZKP-UHFFFAOYSA-N 0.000 claims description 6
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 claims description 4
- 239000011159 matrix material Substances 0.000 claims 1
- 238000005382 thermal cycling Methods 0.000 abstract description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 22
- 125000004429 atom Chemical group 0.000 description 17
- 229910004298 SiO 2 Inorganic materials 0.000 description 9
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 6
- 238000005304 joining Methods 0.000 description 6
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 5
- 239000003517 fume Substances 0.000 description 5
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 4
- 229910016569 AlF 3 Inorganic materials 0.000 description 4
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 4
- 229910017855 NH 4 F Inorganic materials 0.000 description 4
- 239000012159 carrier gas Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 238000005422 blasting Methods 0.000 description 3
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 3
- 230000001678 irradiating effect Effects 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 238000004445 quantitative analysis Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 3
- IRPGOXJVTQTAAN-UHFFFAOYSA-N 2,2,3,3,3-pentafluoropropanal Chemical compound FC(F)(F)C(F)(F)C=O IRPGOXJVTQTAAN-UHFFFAOYSA-N 0.000 description 2
- KLZUFWVZNOTSEM-UHFFFAOYSA-K Aluminum fluoride Inorganic materials F[Al](F)F KLZUFWVZNOTSEM-UHFFFAOYSA-K 0.000 description 2
- 229910018503 SF6 Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 239000000498 cooling water Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000012153 distilled water Substances 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 2
- 239000000395 magnesium oxide Substances 0.000 description 2
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 2
- 229960000909 sulfur hexafluoride Drugs 0.000 description 2
- 238000004506 ultrasonic cleaning Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- MCMNRKCIXSYSNV-UHFFFAOYSA-N ZrO2 Inorganic materials O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical group [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000002826 coolant Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000004519 grease Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- ABTOQLMXBSRXSM-UHFFFAOYSA-N silicon tetrafluoride Chemical compound F[Si](F)(F)F ABTOQLMXBSRXSM-UHFFFAOYSA-N 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Landscapes
- Ceramic Products (AREA)
- Structure Of Printed Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
Description
本発明は、Siを含有してなるセラミックス基板の製造方法及びこのセラミックス基板を用いたパワーモジュール用基板の製造方法に関する。 The present invention relates to a method for producing a ceramic substrate containing Si and a method for producing a power module substrate using the ceramic substrate.
例えば半導体チップなどの電子部品が実装されたパワーモジュールは、一般にAlN(窒化アルミニウム)やAl2O3(アルミナ)、Si3N4(窒化珪素)、SiC(シリコンカーバイド)などからなるセラミックス基板と、該セラミックス基板の上面に配置された金属部材の回路層と、該セラミックス基板の下面に配置された金属部材の金属層とを有するパワーモジュール用基板を備え、該パワーモジュール用基板の回路層上に、発熱体である半導体チップを配設し、金属層の下面には冷却用のヒートシンクを配設している(特許文献1参照)。 For example, a power module on which an electronic component such as a semiconductor chip is mounted generally includes a ceramic substrate made of AlN (aluminum nitride), Al 2 O 3 (alumina), Si 3 N 4 (silicon nitride), SiC (silicon carbide), and the like. A power module substrate having a circuit layer of a metal member arranged on the upper surface of the ceramic substrate and a metal layer of a metal member arranged on the lower surface of the ceramic substrate, and on the circuit layer of the power module substrate In addition, a semiconductor chip as a heating element is disposed, and a cooling heat sink is disposed on the lower surface of the metal layer (see Patent Document 1).
そして、パワーモジュールは、半導体チップで発生した熱を、金属層を介してヒートシンク中の冷却水へ放散させる構成となっている。
ここで、セラミックス基板としてAlNよりも高い曲げ強度を有するなど機械的特性に優れるSi3N4を用いることにより、セラミックス基板の薄肉化が図れる。
Here, the thickness of the ceramic substrate can be reduced by using Si 3 N 4 having excellent mechanical properties such as higher bending strength than AlN as the ceramic substrate.
しかしながら、上記従来のパワーモジュール用基板には、以下の課題が残されている。
例えば、Siを含有するSi3N4からなるセラミックス基板とAl(アルミニウム)からなる金属部材とを用いてこれらを接合させた際に、セラミックス基板と金属部材との間で接合不良が発生することがある。
However, the following problems remain in the conventional power module substrate.
For example, when these are joined using a ceramic substrate made of Si 3 N 4 containing Si and a metal member made of Al (aluminum), poor bonding occurs between the ceramic substrate and the metal member. There is.
すなわち、セラミックス基板の接合する表面部分には、セラミックス基板を焼結した際に生じたSiO2(酸化シリコン)やシリコンの複合酸化物が存在しており、接合時において、これら酸化シリコン及びシリコンの複合酸化物に起因したSiOガスが発生し、セラミックス基板と金属部材との接合面積が充分に確保できなくなる。そして、このような接合不良により、熱サイクル時において、セラミックス基板と金属部材との剥離が生じやすくなる。 That is, SiO 2 (silicon oxide) or silicon composite oxide generated when the ceramic substrate is sintered is present on the surface portion to which the ceramic substrate is bonded. SiO gas resulting from the composite oxide is generated, and a sufficient bonding area between the ceramic substrate and the metal member cannot be secured. Due to such poor bonding, the ceramic substrate and the metal member are easily peeled off during the thermal cycle.
本発明は、前述の課題に鑑みてなされたもので、Siを含有してなるセラミックス基板と金属部材とを接合させた際に充分な接合強度が得られ、熱サイクル時における接合信頼性が高められるセラミックス基板の製造方法及びパワーモジュール用基板の製造方法を提供することを目的としている。 The present invention has been made in view of the above-mentioned problems. When a ceramic substrate containing Si and a metal member are bonded, sufficient bonding strength is obtained, and bonding reliability during thermal cycling is improved. An object of the present invention is to provide a method for manufacturing a ceramic substrate and a method for manufacturing a power module substrate.
前記目的を達成するために、本発明は以下の手段を提案している。
すなわち本発明に係るセラミックス基板の製造方法は、Siを含有するセラミックス母材を焼結する工程と、前記セラミックス母材の表面にフッ化物イオンを含むガスを用いてドライエッチングを施す表面処理工程と、前記セラミックス母材の表面の酸化シリコン及びシリコンの複合酸化物の濃度を電子プローブマイクロアナライザを用いた表面測定で2.7Atom%以下とする工程と、を備えることを特徴とする。
また、本発明に係るパワーモジュール用基板の製造方法は、Siを含有するセラミックス母材を焼結する工程と、前記セラミックス母材の表面にフッ化物イオンを含むガスを用いてドライエッチングを施す表面処理工程と、前記セラミックス母材の表面の酸化シリコン及びシリコンの複合酸化物の濃度を電子プローブマイクロアナライザを用いた表面測定で2.7Atom%以下とする工程と、を備えて製造されたセラミックス基板に、金属部材を接合することを特徴とする。
In order to achieve the above object, the present invention proposes the following means.
That is, the method for manufacturing a ceramic substrate according to the present invention includes a step of sintering a ceramic base material containing Si, and a surface treatment step of performing dry etching on the surface of the ceramic base material using a gas containing fluoride ions. And a step of setting the concentration of silicon oxide and silicon composite oxide on the surface of the ceramic base material to 2.7 Atom% or less by surface measurement using an electron probe microanalyzer.
The method for manufacturing a power module substrate according to the present invention includes a step of sintering a ceramic base material containing Si, and a surface on which dry etching is performed using a gas containing fluoride ions on the surface of the ceramic base material. A ceramic substrate manufactured by a processing step and a step of setting the concentration of silicon oxide and silicon composite oxide on the surface of the ceramic base material to 2.7 Atom% or less by surface measurement using an electron probe microanalyzer And a metal member.
本発明に係るセラミックス基板の製造方法及びパワーモジュール用基板の製造方法によれば、Siを含有するセラミックス母材を焼結した後、表面に酸化シリコン及びシリコンの複合酸化物が付着した状態のセラミックス母材に、フッ化物イオンを含むガスを用いてドライエッチングが施されるので、該セラミックス母材の表面の酸化シリコン及びシリコンの複合酸化物の濃度が電子プローブマイクロアナライザを用いた表面測定で2.7Atom%以下にまで低減される。すなわち、表面処理工程において、セラミックス母材の表面の酸化シリコン及びシリコンの複合酸化物がフッ化物イオンと反応し、揮発性の高いSiF4(四フッ化珪素)ガス等となり表面から除去されるため、該表面における酸化シリコン及びシリコンの複合酸化物の濃度が前記表面測定で2.7Atom%以下にまで確実に低減されるようになっている。 According to the method for manufacturing a ceramic substrate and the method for manufacturing a power module substrate according to the present invention, after sintering a ceramic base material containing Si, ceramics in a state where silicon oxide and a silicon composite oxide are adhered to the surface Since the base material is dry-etched using a gas containing fluoride ions, the concentration of silicon oxide and silicon composite oxide on the surface of the ceramic base material is 2 by surface measurement using an electron probe microanalyzer. .7 Atom% or less. That is, in the surface treatment process, silicon oxide and silicon composite oxide on the surface of the ceramic base material react with fluoride ions to be removed from the surface as highly volatile SiF 4 (silicon tetrafluoride) gas. The concentration of silicon oxide and silicon complex oxide on the surface is reliably reduced to 2.7 Atom% or less in the surface measurement.
従って、このようにして製造されたセラミックス基板と金属部材とを接合した際に、酸化シリコン及びシリコンの複合酸化物に起因するSiO(一酸化珪素)ガスの発生が抑制されることから、セラミックス基板と金属部材との接合面積が充分に確保されるとともに、熱サイクル時におけるセラミックス基板と金属部材との剥離が防止されて、接合信頼性が高められている。 Accordingly, since the generation of SiO (silicon monoxide) gas due to the silicon oxide and the composite oxide of silicon is suppressed when the ceramic substrate thus manufactured and the metal member are joined, the ceramic substrate A sufficient bonding area between the metal member and the metal member is ensured, and the ceramic substrate and the metal member are prevented from being peeled off during the thermal cycle, thereby improving the bonding reliability.
また、ドライエッチングのガスに含まれるフッ化物イオンは、前述した反応によりSiF4ガスとなることから、セラミックス母材の表面にフッ化物として残留することがない。また、ドライエッチングは、例えばセラミックス母材をウェットエッチングする場合と対比して反応の回り込みが少ないため、必要以上に焼結助剤に反応してフッ化物が残留してしまうことが抑制される。よってセラミックス基板と金属部材とを接合した際に、フッ化物に起因して接合不良が生じるようなことが防止され、セラミックス基板と金属部材との接合信頼性が確実に高められる。 Further, fluoride ions contained in the dry etching gas become SiF 4 gas due to the above-described reaction, and therefore do not remain as fluoride on the surface of the ceramic base material. Further, since dry etching has less wraparound of the reaction as compared with, for example, wet etching of a ceramic base material, it is possible to suppress fluoride from remaining in response to the sintering aid more than necessary. Therefore, when the ceramic substrate and the metal member are bonded, it is possible to prevent a bonding failure from being caused due to the fluoride, and the bonding reliability between the ceramic substrate and the metal member is reliably increased.
また、本発明に係るセラミックス基板の製造方法において、前記ガスは、少なくともフッ化炭素及びフッ化窒素のうちいずれかを含むこととしてもよい。 In the method for manufacturing a ceramic substrate according to the present invention, the gas may include at least one of carbon fluoride and nitrogen fluoride.
また、本発明に係るパワーモジュール用基板の製造方法において、前記金属部材として、アルミニウムを用いることとしてもよい。
本発明によれば、接合時において、Al2O3(アルミナ)と共にSiOガスが発生することを抑制するので、セラミックス基板と金属部材とを充分な強度で接合することができる。すなわち、セラミックス基板と金属部材とを接合する際、セラミックス基板の表面に酸化シリコン又はシリコンの複合酸化物が存在すると、金属部材におけるセラミックス基板との界面及びその近傍にアルミニウムの酸化物であるアルミナが形成されると共に一酸化珪素ガスが発生するのだが、セラミックス基板の表面の酸化シリコン及びシリコンの複合酸化物が表面処理により良好に除去されているので、接合時における一酸化珪素ガスの発生が抑制されている。
Moreover, in the manufacturing method of the board | substrate for power modules which concerns on this invention, it is good also as using aluminum as said metal member.
According to the present invention, since generation of SiO gas together with Al 2 O 3 (alumina) is suppressed during bonding, the ceramic substrate and the metal member can be bonded with sufficient strength. That is, when joining a ceramic substrate and a metal member, if silicon oxide or a composite oxide of silicon exists on the surface of the ceramic substrate, alumina, which is an oxide of aluminum, at the interface with the ceramic substrate in the vicinity of the metal member. As it is formed, silicon monoxide gas is generated, but silicon oxide and silicon composite oxide on the surface of the ceramic substrate are well removed by surface treatment, so generation of silicon monoxide gas during bonding is suppressed. Has been.
また、ドライエッチング後のセラミックス基材の表面にはフッ化物が残留しないことから、前記表面にAlF3(フッ化アルミニウム)が発生することが防止され、AlF3に起因してセラミックス基板と金属部材との接合強度が低減させられることがない。従って、セラミックス基板と金属部材との接合強度が充分に確保される。 Further, since no fluoride remains on the surface of the ceramic base material after dry etching, generation of AlF 3 (aluminum fluoride) on the surface is prevented, and the ceramic substrate and the metal member are caused by AlF 3. The bonding strength with is not reduced. Therefore, sufficient bonding strength between the ceramic substrate and the metal member is ensured.
また、本発明に係るパワーモジュール用基板の製造方法において、前記セラミックス基板と前記金属部材との接合が、ロウ付けで行われることとしてもよい。
本発明では、セラミックス基板と金属部材とをロウ付けにより接合することとしている。
In the method for manufacturing a power module substrate according to the present invention, the ceramic substrate and the metal member may be joined by brazing.
In the present invention, the ceramic substrate and the metal member are joined by brazing.
本発明に係るセラミックス基板の製造方法及びパワーモジュール用基板の製造方法によれば、Siを含有してなるセラミックス基板と金属部材とを接合させた際に充分な接合強度が得られ、熱サイクル時における接合信頼性が高められる。 According to the method for manufacturing a ceramic substrate and the method for manufacturing a power module substrate according to the present invention, sufficient bonding strength can be obtained when a ceramic substrate containing Si and a metal member are bonded, and during a thermal cycle. The bonding reliability in the is improved.
以下、本発明に係るセラミックス基板の製造方法及びパワーモジュール用基板の製造方法の実施形態を、図面に基づいて説明する。なお、以下の説明に用いる各図面では、各部材を認識可能な大きさとするために縮尺を適宜変更している。 Embodiments of a method for manufacturing a ceramic substrate and a method for manufacturing a power module substrate according to the present invention will be described below with reference to the drawings. In each drawing used in the following description, the scale is appropriately changed to make each member a recognizable size.
図1は本発明の第1の実施形態に係るパワーモジュール用基板の概略構成を示す断面図、図2は本発明の第1の実施形態のパワーモジュール用基板に用いるセラミックス基板を電子プローブマイクロアナライザにより定量分析した結果を示す表、図3は本発明の第1の実施形態のパワーモジュール用基板の製造方法を説明するフローチャート、図4は本発明の第1の実施形態に係るパワーモジュール用基板を備えるパワーモジュールの概略構成を示す断面図である。 FIG. 1 is a cross-sectional view showing a schematic configuration of a power module substrate according to the first embodiment of the present invention, and FIG. 2 shows an electronic probe microanalyzer used as the ceramic substrate for the power module substrate of the first embodiment of the present invention. FIG. 3 is a flowchart illustrating a method for manufacturing a power module substrate according to the first embodiment of the present invention, and FIG. 4 is a power module substrate according to the first embodiment of the present invention. It is sectional drawing which shows schematic structure of a power module provided with.
図1に示すように、本実施形態におけるパワーモジュール用基板1は、セラミックス基板11と、セラミックス基板11の下面に配置された金属層(金属部材)12と、セラミックス基板11の上面に配置された複数の回路層(金属部材)13とを備えている。すなわち、セラミックス基板11を上下面から挟むようにして、表面に金属部材が接合された構成とされている。
As shown in FIG. 1, the power module substrate 1 in this embodiment is disposed on a
セラミックス基板11は、Si(珪素)を含有してなるSi3N4(窒化珪素)からなり、板状に形成されている。
また、セラミックス基板11の上下面それぞれにおける酸化シリコン及びシリコンの複合酸化物の濃度は、EPMA(電子プローブマイクロアナライザ)を用いた表面測定において2.7Atom%以下となっている。
The
Further, the concentration of silicon oxide and silicon composite oxide on the upper and lower surfaces of the
ここで、EPMAを用いた表面測定方法について、図2を参照しながら説明する。
なお、図2に示す定量分析結果は、表面測定方法を説明するために使用する一例である。
本実施形態では、JEOL社製のJXA−8600を用いており、動作圧力を1.3×10−3Pa、加速電圧を15.0kV、プローブに供給する電流を5.0×10−8Aとしている。また、セラミックス基板11の表面には、膜厚が100nm未満であるAu膜が蒸着により形成されている。
Here, a surface measurement method using EPMA will be described with reference to FIG.
The quantitative analysis result shown in FIG. 2 is an example used to explain the surface measurement method.
In this embodiment, JXA-8600 manufactured by JEOL is used, the operating pressure is 1.3 × 10 −3 Pa, the acceleration voltage is 15.0 kV, and the current supplied to the probe is 5.0 × 10 −8 A. It is said. Further, an Au film having a film thickness of less than 100 nm is formed on the surface of the
まず、上記条件でセラミックス基板11の表面を定量分析する(図2(a)に示すA)。そして、定量分析により検出された元素のうちC(炭素)とAu(金)の検出量を0とする(図2(a)に示すB)。さらに、CとAuとを除く他の元素の検出量の和が100Atom%となるように換算する(図2(a)に示すC)。
次に、Si(シリコン)以外の金属元素が最も一般的な酸化物(例えば、Al2O3(アルミナ)、Y2O3(酸化イットリウム)、MgO(酸化マグネシウム)、Er2O3(酸化エルビウム)など)として存在していると仮定し、Si以外の金属元素に結合しているO(酸素)の原子量を算出する(図2(b))。
続いて、換算したOの原子量とSi以外の金属元素に結合しているOの原子量との差を算出する。そして、算出したOの全量がSiと結合してSiO2を構成しているものとし、算出したOの原子量に1.5を乗じて得た値をセラミックス基板11の表面におけるSiO2濃度とする。例えば、図2に示す定量分析結果例では、SiO2濃度が0.253Atom%となる。
なお、EPMAを用いた表面測定は、セラミックス基板11の上面における任意の5箇所において測定している。ここで、表面測定は、5点測定に限らず、10点測定や他の複数個所であってもよい。
First, the surface of the
Next, metal elements other than Si (silicon) are the most common oxides (for example, Al 2 O 3 (alumina), Y 2 O 3 (yttrium oxide), MgO (magnesium oxide), Er 2 O 3 (oxidation). 2), the atomic weight of O (oxygen) bonded to a metal element other than Si is calculated (FIG. 2B).
Subsequently, the difference between the converted atomic weight of O and the atomic weight of O bonded to a metal element other than Si is calculated. The calculated total amount of O is combined with Si to constitute SiO 2 , and the value obtained by multiplying the calculated atomic amount of O by 1.5 is the SiO 2 concentration on the surface of the
In addition, the surface measurement using EPMA is measured in arbitrary five places on the upper surface of the
金属層12は、例えばAl(アルミニウム)などの高熱伝導率を有する金属により形成されており、ロウ材層14によりセラミックス基板11に接合されている。
回路層13は、金属層12と同様に例えばAlなどの高熱伝導率を有する金属により形成されており、間隔を適宜あけて配置されることで回路を構成する。そして、回路層13は、ロウ材層15によりセラミックス基板11に接合されている。
また、回路層13の上面には、電子部品16がハンダ層17により固着されている。電子部品16としては、例えばIGBT(Insulated Gate Bipolar Transistor)などのパワーデバイスが挙げられる。
The
The
An
次に、以上のような構成のパワーモジュール用基板1の製造方法について、図3を参照しながら説明する。
まず、セラミックス基板11の基材であり、該セラミックス基板11と略同形状のSi3N4からなるセラミックス母材を用意し、このセラミックス母材を、S10に示すように焼成(焼結)する(焼結工程)。焼結後のセラミックス母材の表面には、焼結時に生じた、Siからなる酸化シリコン及びシリコンの複合酸化物が存在している。
Next, a method for manufacturing the power module substrate 1 having the above configuration will be described with reference to FIG.
First, a ceramic base material made of Si 3 N 4 which is a base material of the
次いで、表面処理工程として、S20に示すように、このセラミックス母材の表面にフッ化物イオンを含むガスを用いてプラズマエッチング又は反応性イオンエッチングによりドライエッチングを施す。前記ガスは、主ガス、副ガス及びキャリアガスを混合して構成されており、具体的には、主ガスはフッ化炭素(CnF2n+2、CnF2n等)、フッ化窒素(NF3等)の少なくとも一つからなり、副ガスはH2、SF6(六フッ化硫黄)又は希ガスからなり、キャリアガスはAr+、Ne+、He+(イオンビームとして)からなる。 Next, as a surface treatment step, as shown in S20, dry etching is performed on the surface of the ceramic base material by plasma etching or reactive ion etching using a gas containing fluoride ions. The gas is configured by mixing a main gas, a sub gas, and a carrier gas. Specifically, the main gas is carbon fluoride (C n F 2n + 2 , C n F 2n, etc.), nitrogen fluoride (NF) 3 ), the secondary gas is H 2 , SF 6 (sulfur hexafluoride) or a rare gas, and the carrier gas is Ar + , Ne + , He + (as an ion beam).
なお、副ガスとしてH2を用いた場合には、SiO2のエッチングレート比を確実に高めることができ、SF6を用いた場合には、SF5 +がキャリアガスとなる。又、副ガスとして希ガスを用いた場合には、ガスのフッ素濃度を下げることでSiO2のエッチングレート比を高めることができる。 Note that when H 2 is used as the sub-gas, the etching rate ratio of SiO 2 can be reliably increased, and when SF 6 is used, SF 5 + becomes the carrier gas. Further, when a rare gas is used as the auxiliary gas, the SiO 2 etching rate ratio can be increased by lowering the fluorine concentration of the gas.
表面処理工程においては、セラミックス母材の表面のSiO2は前記ガスと反応して、主にSiF4とNOx又はCOxとなり、ガス化されセラミックス母材の表面から除去される。このように、セラミックス母材の表面の酸化シリコン及びシリコンの複合酸化物は精度よく除去される。 In the surface treatment process, the SiO 2 on the surface of the ceramic base material reacts with the gas to mainly become SiF 4 and NOx or COx, which is gasified and removed from the surface of the ceramic base material. Thus, silicon oxide and silicon composite oxide on the surface of the ceramic base material are removed with high accuracy.
なお、前記ガスに水素が含まれる場合には、セラミックス母材の表面にNH4Fや(NH4)2SiF6が形成されるが、これらNH4Fや(NH4)2SiF6は、後工程において除去することが好ましい。
また図示しないが、表面処理工程後は、セラミックス母材を蒸留水洗浄工程において洗浄し、乾燥工程においてエアブロー乾燥し、さらにエタノールを用いた超音波洗浄工程において洗浄することが好ましい。
When hydrogen is contained in the gas, NH 4 F and (NH 4 ) 2 SiF 6 are formed on the surface of the ceramic base material. These NH 4 F and (NH 4 ) 2 SiF 6 are It is preferable to remove in a subsequent step.
Although not shown, after the surface treatment process, it is preferable to clean the ceramic base material in a distilled water cleaning process, air blow dry in a drying process, and further clean in an ultrasonic cleaning process using ethanol.
次いで、表面測定工程として、S30に示すように、表面処理工程後のセラミックス母材の表面における酸化シリコン及びシリコンの複合酸化物の濃度をEPMAにより表面測定し、2.7Atom%以下であるか確認する。なお、EPMAによる表面測定方法は、上述と同様である。また、EPMAによる表面測定は、セラミックス母材の表面における任意の5箇所において測定している。
表面測定工程の結果が2.7Atom%以下であれば、セラミックス基板11の製造が終了し、次工程へと移行する。
表面測定工程の結果が2.7Atom%を超える場合には、セラミックス母材に再度S20の表面処理工程が施される。
Next, as a surface measurement step, as shown in S30, the concentration of silicon oxide and silicon composite oxide on the surface of the ceramic base material after the surface treatment step is measured by EPMA to confirm that it is 2.7 Atom% or less. To do. The surface measurement method using EPMA is the same as described above. Moreover, the surface measurement by EPMA is measured in arbitrary five places on the surface of the ceramic base material.
If the result of the surface measurement step is 2.7 Atom% or less, the production of the
When the result of the surface measurement process exceeds 2.7 Atom%, the surface treatment process of S20 is performed again on the ceramic base material.
次に、パワーモジュール用基板1の製造のための金属部材接合工程として、S40に示すように、セラミックス基板11の上下両面に、金属層12及び回路層13それぞれの金属部材をロウ付けにより一体に接合する。
以上のようにして、パワーモジュール用基板1を製造する。
Next, as a metal member joining step for manufacturing the power module substrate 1, as shown in S40, the metal members of the
The power module substrate 1 is manufactured as described above.
以上説明したように、パワーモジュール用基板1のセラミックス基板11の上下両面においては、S20の表面処理工程で酸化シリコン及びシリコンの複合酸化物が精度よく除去されているため、接合時においてこれら酸化シリコン及びシリコンの複合酸化物に起因するSiO(一酸化珪素)ガスの発生が抑制されている。
As described above, on both the upper and lower surfaces of the
すなわち、表面処理工程において、セラミックス母材の表面の酸化シリコン及びシリコンの複合酸化物がフッ化物イオンと反応し、揮発性の高いSiF4ガス等となり表面から除去されるため、該表面における酸化シリコン及びシリコンの複合酸化物の濃度が前記表面測定で2.7Atom%以下にまで確実に低減されるようになっている。従って、このようにして製造されたセラミックス基板11と金属部材とを接合した際に、酸化シリコン及びシリコンの複合酸化物に起因するSiOガスの発生が抑制されることから、回路層13及びセラミックス基板11との接合面積と金属層12及びセラミックス基板11との接合面積とのそれぞれが充分に確保されるとともに、熱サイクル時におけるセラミックス基板11と金属部材との剥離が防止されて、接合信頼性が高められている。
That is, in the surface treatment step, the silicon oxide and silicon composite oxide on the surface of the ceramic base material react with fluoride ions to be removed from the surface as a highly volatile SiF 4 gas, etc. In addition, the concentration of the complex oxide of silicon is reliably reduced to 2.7 Atom% or less in the surface measurement. Therefore, when the
また、ドライエッチングのガスに含まれるフッ化物イオンは、前述した反応により揮発性の高いSiF4ガスとなることから、セラミックス母材の表面にフッ化物として残留することがない。また、ドライエッチングは、例えばセラミックス母材をウェットエッチングする場合と対比して反応の回り込みが少ないため、必要以上に焼結助剤に反応してフッ化物が残留してしまうことが抑制される。 In addition, fluoride ions contained in the dry etching gas become highly volatile SiF 4 gas due to the above-described reaction, and therefore do not remain as fluoride on the surface of the ceramic base material. Further, since dry etching has less wraparound of the reaction as compared with, for example, wet etching of a ceramic base material, it is possible to suppress fluoride from remaining in response to the sintering aid more than necessary.
また、ドライエッチングでは、セラミックス母材において表面のSiO2をエッチングして除去し、Si3N4に達するとエッチング反応が抑制されるため、効率よくSiO2のみを除去することができる。
従って、セラミックス基板11と金属部材とを接合した際に、フッ化物に起因して接合不良が生じるようなことが防止され、セラミックス基板11と金属部材との接合信頼性が確実に高められている。
In dry etching, SiO 2 on the surface of the ceramic base material is removed by etching, and when Si 3 N 4 is reached, the etching reaction is suppressed, so that only SiO 2 can be efficiently removed.
Therefore, when the
また、接合時において、Al2O3と共にSiOガスが発生することを抑制するので、セラミックス基板11と金属部材とを充分な強度で接合することができる。すなわち、セラミックス基板11と金属部材とを接合する際、セラミックス基板11の表面に酸化シリコン又はシリコンの複合酸化物が存在すると、金属部材におけるセラミックス基板11との界面及びその近傍にアルミニウムの酸化物であるアルミナが形成されると共に一酸化珪素ガスが発生するのだが、セラミックス基板11の表面の酸化シリコン及びシリコンの複合酸化物が表面処理により良好に除去されているので、接合時における一酸化珪素ガスの発生が抑制されている。
In addition, since generation of SiO gas together with Al 2 O 3 is suppressed during bonding, the
また、ドライエッチング後のセラミックス基材11の表面にはフッ化物が残留しないことから、前記表面にAlF3(フッ化アルミニウム)が発生することが防止され、AlF3に起因してセラミックス基板11と金属部材との接合強度が低減させられることがない。従って、セラミックス基板11と金属部材との接合強度が充分に確保される。
Further, since no residual fluoride on the surface of the
このような構成のパワーモジュール用基板1においては、セラミックス基板11と金属部材との接合面積及び接合強度が充分に確保されているため、温度サイクル試験における例えば1000サイクル程度までの間に、回路層13や金属層12がセラミックス基板11から剥離することが確実に抑制される。
In the power module substrate 1 having such a configuration, since the bonding area and the bonding strength between the
尚、図3において説明したS30の表面測定工程は、その測定結果が安定して2.7Atom%以下に得られる場合には、省略してもよい。
また、S20の表面処理工程は、S40の金属部材接合工程の接合直前に行われることがより好ましい。
また、S30の表面測定工程の結果が2.7Atom%を超えた場合に、前述のようにセラミックス母材に再度S20の表面処理工程を施さずに、廃棄することとしてもよく、種々の要望・用途に対応して選択可能である。
Note that the surface measurement step of S30 described in FIG. 3 may be omitted when the measurement result is stably obtained at 2.7 Atom% or less.
Moreover, it is more preferable that the surface treatment process of S20 is performed immediately before joining of the metal member joining process of S40.
In addition, when the result of the surface measurement step of S30 exceeds 2.7 Atom%, the ceramic base material may be discarded without performing the surface treatment step of S20 again as described above. It can be selected according to the application.
このようにして製造されたパワーモジュール用基板1は、例えば図4に示すようなパワーモジュール30に用いられる。このパワーモジュール30は、上述のパワーモジュール用基板1と、電子部品16と、冷却器31と、放熱板32とを備えている。
冷却器31は、水冷式のヒートシンクであって、内部に冷媒である冷却水が流通する流路が形成されている。
放熱板32は、平面視でほぼ矩形状の平板形状を有しており、例えばAlやCu(銅)、AlSiC(アルミシリコンカーバイド)、Cu−Mo(モリブデン)などで形成されている。
The power module substrate 1 manufactured in this way is used for a
The cooler 31 is a water-cooled heat sink, and a flow path through which cooling water as a coolant flows is formed.
The
そして、放熱板32は、熱伝導グリースなどを介して冷却器31に対してネジ33により固定されている。また、放熱板32とパワーモジュール用基板1の金属層12とは、ハンダ層34により接合されている。なお、放熱板32と金属層12とは、ロウ付けにより接合されてもよい。このとき、パワーモジュール用基板1の製造時において、金属層12、セラミックス基板11及び回路層13の積層体に放熱板32をさらに積層した状態で各部材を一括してロウ付けしてもよい。また、パワーモジュール30は、放熱板32を設けずに冷却器31の上面にパワーモジュール用基板1を設ける構成としてもよい。
And the
次に、本発明の第2の実施形態のパワーモジュール用基板の製造方法について、図5を参照しながら説明する。
図5は本発明の第2の実施形態に係るパワーモジュール用基板の製造方法を説明する工程図である。
尚、前述の第1の実施形態と同一部材には同一の符号を付し、その説明を省略する。
Next, the manufacturing method of the board | substrate for power modules of the 2nd Embodiment of this invention is demonstrated, referring FIG.
FIG. 5 is a process diagram illustrating a method for manufacturing a power module substrate according to the second embodiment of the present invention.
In addition, the same code | symbol is attached | subjected to the same member as the above-mentioned 1st Embodiment, and the description is abbreviate | omitted.
まず、Si3N4からなり、焼成(焼結)された後のセラミックス母材20を用意する。セラミックス母材20の表面には、焼結時に生じたSiからなる酸化シリコン及びシリコンの複合酸化物が存在している。このセラミックス母材20の一面に、図5(a)に示すように、複数のスクライブライン21を形成する。
First, a
ここでは、セラミックス母材20の一面にレーザ光(エネルギー光)Lを照射することで、直線状のスクライブライン21を形成する。このとき、レーザ光Lの照射によりセラミックス母材20から飛散するヒューム22が、スクライブライン21の形成領域及びその近傍に付着する。このヒューム22も、セラミックス母材20がSi3N4からなるため、酸化シリコン及びシリコンの複合酸化物で形成されている。
Here, a
次いで、第1の表面処理として、セラミックス母材20の上下両面にZrO2(二酸化ジルコニウム)粉末を噴き付けるブラスト処理を施す(図5(b))。これにより、セラミックス母材20の上下両面の平坦化を行うと共に、セラミックス母材20の一面に付着しているヒューム22を除去する。
Next, as a first surface treatment, a blast treatment is performed in which ZrO 2 (zirconium dioxide) powder is sprayed onto the upper and lower surfaces of the ceramic base material 20 (FIG. 5B). Thereby, the upper and lower surfaces of the
次いで、第2の表面処理として、図5(c)に示すように、ヒューム22を除去したセラミックス母材20を容器状のドライエッチング装置Pに収容し、このドライエッチング装置Pにフッ化物イオンを含むガスGを流入して、ドライエッチングを施す。ガスGは、前述した主ガス、副ガス及びキャリアガスを混合して構成されている。
Next, as a second surface treatment, as shown in FIG. 5C, the
ガスGは、セラミックス母材20の表面の酸化シリコン及びシリコンの複合酸化物と反応して、主にSiF4とNOx又はCOxとなり、これら酸化シリコン及びシリコンの複合酸化物はセラミックス母材の表面から除去されるとともに、排気ガスEとしてドライエッチング装置Pから排出される。このように、ドライエッチングによって、セラミックス母材20の表面の酸化シリコン及びシリコンの複合酸化物が精度よく除去されるようになっている。
The gas G reacts mainly with the silicon oxide and silicon composite oxide on the surface of the
尚、ガスGに水素が含まれる場合には、セラミックス母材20の表面にNH4Fや(NH4)2SiF6が形成されるが、これらNH4Fや(NH4)2SiF6は、後工程において除去することが好ましい。
また図示しないが、ドライエッチング後は、このセラミックス母材20を蒸留水洗浄工程において洗浄し、乾燥工程においてエアブロー乾燥し、さらにエタノールを用いた超音波洗浄工程において洗浄した後、乾燥雰囲気において保管することが好ましい。
When the gas G contains hydrogen, NH 4 F and (NH 4 ) 2 SiF 6 are formed on the surface of the
Although not shown, after dry etching, the
ドライエッチング後のセラミックス母材20の表面における酸化シリコン及びシリコンの複合酸化物の濃度は、EPMAによる表面測定において2.7Atom%以下にまで低減されている。なお、EPMAによる表面測定方法は、上述と同様である。また、EPMAによる表面測定は、セラミックス母材20においてスクライブライン21で区画される複数の領域それぞれで任意の5箇所において測定している。
The concentration of silicon oxide and silicon composite oxide on the surface of the
次に、セラミックス母材20をスクライブライン21に沿って分割する(図5(d))。このようにして、セラミックス基板41が製造される。そして、製造したセラミックス基板41の上下両面に、金属層12及び回路層13それぞれをロウ付けにより接合する(図5(e))。
以上のようにして、パワーモジュール用基板51を製造する。
Next, the
The
以上説明したように、本実施形態のセラミックス基板41を備えたパワーモジュール用基板51においても、前述した第1の実施形態と同様の作用効果を奏する。
このような構成のパワーモジュール用基板51においては、セラミックス基板41と金属部材との接合面積及び接合強度が充分に確保されているため、温度サイクル試験における例えば1000サイクル程度までの間に、回路層13や金属層12がセラミックス基板41から剥離することが確実に抑制される。
As described above, the
In the
尚、本発明は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることができる。
例えば、第2の実施形態のセラミックス基板の製造方法では、焼結後のセラミックス母材20にスクライブライン21を設け、スクライブライン21の形成時に生じるヒューム22をブラスト処理で除去することとして説明したが、これに限定されるものではない。すなわち、スクライブライン21の代わりにカッター等を用いてセラミックス母材20を切断して複数のセラミックス基板41とし、前述のブラスト処理を省略しても構わない。
In addition, this invention is not limited to the said embodiment, A various change can be added in the range which does not deviate from the meaning of this invention.
For example, in the method for manufacturing a ceramic substrate according to the second embodiment, the
また第1、第2の実施形態では、セラミックス基板11,41の上下両面における酸化シリコン及びシリコンの複合酸化物の濃度を2.7Atom%以下とすることとして説明したが、これに限らず、少なくとも金属部材が接合される表面部分における酸化シリコン及びシリコンの複合酸化物の濃度が2.7Atom%以下であればよい。すなわち、セラミックス基板11,41において、接合する金属部材の形状に対応した表面部分のみ、酸化シリコン及びシリコンの複合酸化物の濃度を2.7Atom%以下とすることとしても構わない。
In the first and second embodiments, the concentration of the silicon oxide and the silicon composite oxide on the upper and lower surfaces of the
また第1、第2の実施形態では、セラミックス基板11,41の一面を上面として回路層13を接合しているが、一面を下面として金属層12を接合する構成としてもよい。
また、セラミックス基板11,41と回路層13または金属層12とは、ロウ付け接合されていることとして説明したが、それ以外の方法により接合されていても構わない。
In the first and second embodiments, the
In addition, the
また第2の実施形態では、セラミックス母材20を分割してセラミックス基板41を形成した後に金属層12及び回路層13それぞれを接合しているが、スクライブライン21が形成されたセラミックス母材20に金属層12及び回路層13の少なくとも一方を接合した後に該セラミックス母材20を分割してセラミックス基板41を形成してもよい。
また、スクライブライン21は、レーザ光Lを照射することで形成されているが、それ以外の他のエネルギー光の照射により形成されてもよい。
In the second embodiment, the
Moreover, although the
また、スクライブライン21を形成した場合の第1の表面処理としては、粉末の噴き付けによるブラスト処理のほか、ホーニング処理などそれ以外の処理を用いても構わない。
また、金属層12及び回路層13それぞれは、アルミニウムで形成されていることとして説明したが、それ以外の金属材料で形成されていてもよい。
Further, as the first surface treatment when the
Further, the
また、パワーモジュール用基板1,51は、セラミックス基板11,41の下面に金属層12を接合しているが、金属層12を設けずにセラミックス基板11,41の下面に放熱板32や冷却器31を直接接合する構成としても構わない。
また、冷却器31は、本実施形態の水冷式に限らずに、空冷式や他の液冷式であっても構わない。
Further, the
The cooler 31 is not limited to the water-cooled type of the present embodiment, and may be an air-cooled type or other liquid-cooled type.
また、セラミックス基板11,41は、Siを含有するSi3N4からなるとして説明したが、これに限定されるものではなく、Siを含有するそれ以外の材料であっても構わない。
Further, the
また第1、第2の実施形態では、ドライエッチングに用いるガスは、主ガスがフッ化炭素(CnF2n+2、CnF2n等)、フッ化窒素(NF3等)の少なくとも一つからなり、副ガスがH2、SF6(六フッ化硫黄)又は希ガスからなることとして説明したが、これらに限定されるものではない。 The first, in the second embodiment, the gas used for dry etching, the main gas is carbon fluoride (C n F 2n + 2, C n F 2n , etc.), from at least one of nitrogen fluoride (NF 3, etc.) It has been described that the auxiliary gas is made of H 2 , SF 6 (sulfur hexafluoride) or a rare gas, but is not limited thereto.
1,51 パワーモジュール用基板
11,41 セラミックス基板
12 金属層(金属部材)
13 回路層(金属部材)
14,15 ロウ材層
20 セラミックス母材
G ガス
P ドライエッチング装置
S10 焼結工程
S20 表面処理工程(ドライエッチング)
S30 表面測定工程
S40 金属部材接合工程
1,51
13 Circuit layer (metal member)
14, 15
S30 Surface measurement process S40 Metal member joining process
Claims (5)
前記セラミックス母材の表面にフッ化物イオンを含むガスを用いてドライエッチングを施す表面処理工程と、
前記セラミックス母材の表面の酸化シリコン及びシリコンの複合酸化物の濃度を電子プローブマイクロアナライザを用いた表面測定で2.7Atom%以下とする工程と、を備えることを特徴とするセラミックス基板の製造方法。 Sintering a ceramic matrix containing Si;
A surface treatment step of performing dry etching on the surface of the ceramic base material using a gas containing fluoride ions;
And a step of adjusting the concentration of silicon oxide and silicon composite oxide on the surface of the ceramic base material to 2.7 Atom% or less by surface measurement using an electron probe microanalyzer. .
前記ガスは、少なくともフッ化炭素及びフッ化窒素のうちいずれかを含むことを特徴とするセラミックス基板の製造方法。 A method for producing a ceramic substrate according to claim 1, comprising:
The method for manufacturing a ceramic substrate, wherein the gas contains at least one of carbon fluoride and nitrogen fluoride.
前記金属部材として、アルミニウムを用いることを特徴とするパワーモジュール用基板の製造方法。 It is a manufacturing method of the board for power modules according to claim 3,
The manufacturing method of the board | substrate for power modules characterized by using aluminum as said metal member.
前記セラミックス基板と前記金属部材との接合が、ロウ付けで行われることを特徴とするパワーモジュール用基板の製造方法。 A method for producing a power module substrate according to claim 3 or 4,
A method of manufacturing a power module substrate, wherein the ceramic substrate and the metal member are joined by brazing.
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008271036A JP5309885B2 (en) | 2008-10-21 | 2008-10-21 | Method for manufacturing ceramic substrate for power module substrate and method for manufacturing power module substrate |
EP08846400.3A EP2217043B1 (en) | 2007-11-06 | 2008-11-06 | Method for producing a substrate for power module |
US12/734,428 US20100258233A1 (en) | 2007-11-06 | 2008-11-06 | Ceramic substrate, method of manufacturing ceramic substrate, and method of manufacturing power module substrate |
CN2008801146408A CN101849445B (en) | 2007-11-06 | 2008-11-06 | Ceramic substrate, method for producing ceramic substrate, and method for producing substrate for power module |
PCT/JP2008/070219 WO2009060902A1 (en) | 2007-11-06 | 2008-11-06 | Ceramic substrate, method for producing ceramic substrate, and method for producing substrate for power module |
US13/867,439 US9079264B2 (en) | 2007-11-06 | 2013-04-22 | Ceramic substrate, method of manufacturing ceramic substrate, and method of manufacturing power module substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008271036A JP5309885B2 (en) | 2008-10-21 | 2008-10-21 | Method for manufacturing ceramic substrate for power module substrate and method for manufacturing power module substrate |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010103168A true JP2010103168A (en) | 2010-05-06 |
JP5309885B2 JP5309885B2 (en) | 2013-10-09 |
Family
ID=42293589
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008271036A Active JP5309885B2 (en) | 2007-11-06 | 2008-10-21 | Method for manufacturing ceramic substrate for power module substrate and method for manufacturing power module substrate |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5309885B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019525481A (en) * | 2016-08-19 | 2019-09-05 | ハニーウェル フェデラル マニファクチャリング アンド テクノロジーズ, エルエルシー | Circuit board and method for forming the same |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6524675B1 (en) | 1999-05-13 | 2003-02-25 | 3M Innovative Properties Company | Adhesive-back articles |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02107579A (en) * | 1988-10-17 | 1990-04-19 | Yoshino Hard:Kk | Joining method for ceramic |
JPH0446070A (en) * | 1990-06-11 | 1992-02-17 | Toyo Kohan Co Ltd | Method for joining metal member to ceramics or cermet member |
JPH04295078A (en) * | 1991-03-22 | 1992-10-20 | Ngk Insulators Ltd | Method for modifying surface of silicon nitride sintered body and method for joining the same |
JPH10130059A (en) * | 1996-10-24 | 1998-05-19 | Toshiba Ceramics Co Ltd | Production of high purity silicon nitride body |
JP2002128567A (en) * | 2001-09-14 | 2002-05-09 | Ngk Spark Plug Co Ltd | Silicon nitride sintered compact and its manufacturing method |
JP2003031733A (en) * | 2001-07-11 | 2003-01-31 | Toshiba Corp | Ceramic substrate and circuit board using it |
JP2004231513A (en) * | 2000-10-26 | 2004-08-19 | Hitachi Metals Ltd | Circuit board excellent in high strength/high heat conductivity |
JP2007088196A (en) * | 2005-09-22 | 2007-04-05 | Hitachi Metals Ltd | Silicon nitride wiring board and its production method |
-
2008
- 2008-10-21 JP JP2008271036A patent/JP5309885B2/en active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02107579A (en) * | 1988-10-17 | 1990-04-19 | Yoshino Hard:Kk | Joining method for ceramic |
JPH0446070A (en) * | 1990-06-11 | 1992-02-17 | Toyo Kohan Co Ltd | Method for joining metal member to ceramics or cermet member |
JPH04295078A (en) * | 1991-03-22 | 1992-10-20 | Ngk Insulators Ltd | Method for modifying surface of silicon nitride sintered body and method for joining the same |
JPH10130059A (en) * | 1996-10-24 | 1998-05-19 | Toshiba Ceramics Co Ltd | Production of high purity silicon nitride body |
JP2004231513A (en) * | 2000-10-26 | 2004-08-19 | Hitachi Metals Ltd | Circuit board excellent in high strength/high heat conductivity |
JP2003031733A (en) * | 2001-07-11 | 2003-01-31 | Toshiba Corp | Ceramic substrate and circuit board using it |
JP2002128567A (en) * | 2001-09-14 | 2002-05-09 | Ngk Spark Plug Co Ltd | Silicon nitride sintered compact and its manufacturing method |
JP2007088196A (en) * | 2005-09-22 | 2007-04-05 | Hitachi Metals Ltd | Silicon nitride wiring board and its production method |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019525481A (en) * | 2016-08-19 | 2019-09-05 | ハニーウェル フェデラル マニファクチャリング アンド テクノロジーズ, エルエルシー | Circuit board and method for forming the same |
JP7042797B2 (en) | 2016-08-19 | 2022-03-28 | ハニーウェル フェデラル マニファクチャリング アンド テクノロジーズ, エルエルシー | Circuit board and its formation method |
Also Published As
Publication number | Publication date |
---|---|
JP5309885B2 (en) | 2013-10-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9079264B2 (en) | Ceramic substrate, method of manufacturing ceramic substrate, and method of manufacturing power module substrate | |
TWI600126B (en) | Power module substrate having heatsink, power module having heatsink, and producing method of power module substrate having heatsink | |
JP6729224B2 (en) | Ceramic/aluminum bonded body, insulated circuit board, power module, LED module, thermoelectric module | |
JPWO2013094213A1 (en) | Ceramic copper circuit board and semiconductor device using the same | |
JP5422964B2 (en) | Method for manufacturing ceramic substrate and method for manufacturing substrate for power module | |
JP5309885B2 (en) | Method for manufacturing ceramic substrate for power module substrate and method for manufacturing power module substrate | |
JP6116413B2 (en) | Method for manufacturing power semiconductor device | |
JP4360847B2 (en) | Ceramic circuit board, heat dissipation module, and semiconductor device | |
JP6656657B2 (en) | Ceramic / aluminum joint, power module substrate, and power module | |
JPH10326949A (en) | Circuit board | |
JP6750422B2 (en) | Method for manufacturing insulated circuit board, insulated circuit board, power module, LED module, and thermoelectric module | |
JP3779074B2 (en) | Ceramic circuit board and power module using it | |
JP5176627B2 (en) | Ceramic substrate for power module substrate, method for manufacturing ceramic substrate for power module substrate, and method for manufacturing power module substrate | |
WO2017090422A1 (en) | Ceramic/aluminum joint body, insulated circuit board, power module, led module, and thermoelectric module | |
CN104813466B (en) | The manufacture method of power module substrate | |
WO2020004565A1 (en) | Circuit board and electronic device comprising same | |
JP2011067849A (en) | Brazing filler metal, and heat radiation base body joined by using the same | |
JP5039070B2 (en) | Semiconductor device | |
JP5388697B2 (en) | Multi-circuit board, circuit board, and module using the same | |
JP7243165B2 (en) | Method for manufacturing bonded body, method for manufacturing insulated circuit board, ceramic substrate, bonded body, and insulated circuit board | |
JP2011077087A (en) | Substrate for power module and method of manufacturing the same | |
JP2000049425A (en) | Ceramics circuit board, its manufacture and power module using the same | |
WO2022091808A1 (en) | Substrate for semiconductor device | |
JP2017168730A (en) | Circuit board and its manufacturing method | |
JP2023141007A (en) | Insulating circuit board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110928 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130319 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130515 |
|
TRDD | Decision of grant or rejection written | ||
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20130515 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130604 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130617 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5309885 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |