JP2010102491A - マイクロコンピュータチップ - Google Patents

Abstract

【課題】車両用電子制御装置（以下、ＥＣＵ）に用いられると共に、ＥＣＵの開発時には内部のメモリにアクセス可能なサブチップが接続されるマイコンチップにおいて、そのサブチップが接続されない場合のセキュリティ性を高める。
【解決手段】ＥＣＵに用いられるマイコンの本体チップ１のバス１１には、車両及びＥＣＵの開発時において、キャリブレーション用チップ２が接続端子２２を介して接続される。そして、本体チップ１は、チップ２が接続状態の場合に該チップ２の端子３３が接続されることで所定電圧になる認証用端子２３と、その認証用端子２３の電圧に基づきチップ２が接続されていないと判定している場合に、接続端子２２とバス１１との接続を遮断回路４１に遮断させる電圧判定回路４３とを備える。この本体チップ１によれば、チップ２が接続されない量産用マイコンの形態の場合に、接続端子２２から内部のメモリにアクセスされるのを阻止できる。
【選択図】図１

Description

本発明は、車両用電子制御装置に用いられるマイクロコンピュータチップに関する。

車両のエンジンなどを制御する車両用電子制御装置（以下、ＥＣＵともいう）では、それに搭載したマイクロコンピュータ（以下、マイコンともいう）によって、制御対象を制御するための様々な処理を行うようになっている。

また、車両及びＥＣＵの開発段階においては、ＥＣＵを車両に搭載した状態で動作させてみて、そのＥＣＵの制御対象に対する実際の制御特性を検証すると共に、その検証結果に応じて、ＥＣＵのマイコンに実行させるプログラムを適宜変更することにより、そのＥＣＵの制御特性を調整して、制御対象の機能や性能が目標の状態となるようにする、といった制御特性調整の作業を行うようにしている。尚、プログラムとは、そのプログラムを構成する命令コードのことだけでなく、そのプログラムの実行時に参照されるデータマップや係数などの参照データ（いわゆる制御データ）のことも含んでいる。また、制御特性としては、エンジンの制御を例に挙げると、例えば各気筒に対する点火のタイミングや燃料噴射のタイミングなどがある。また、以下では、こうした制御特性の調整のことを、キャリブレーションと言う。

そして、こうした調整作業を効率良く行うために、ＥＣＵに搭載されるマイコンのチップ内には、図９（ａ）に示すように、制御特性調整用の回路であるキャリブレーション回路１０を設けるようにしていた。そのキャリブレーション回路１０は、マイコンチップ内のバス１１を介して、マイコンチップ内の各部（即ち、バス１１で互いに接続されたＣＰＵ１２、ＲＯＭ１３、ＲＡＭ１４、及び周辺回路１５等）と接続されており、また、図示は省略しているが、ＥＣＵ外部のキャリブレーション用ツール（調整作業用ツール）と特定の通信インターフェースを介して接続されるようになっている。尚、マイコンチップ内の周辺回路１５としては、Ｉ／Ｏポート、タイマ、シリアル通信回路、Ａ／Ｄ変換回路等がある。

そして、キャリブレーション回路１０は、キャリブレーション用ツールからの指令に応じて動作し、マイコンのＲＯＭ１３からプログラムを読み出してキャリブレーション用ツールへ出力したり、キャリブレーション用ツールから送られて来る修正後のプログラムをマイコンのＲＯＭ１３から読み出したデータに上書きしたりする。また例えば、キャリブレーション回路１０は、ＣＰＵ１２のモードを切り替えて、そのＣＰＵ１２が、当該キャリブレーション回路１０の内部に設けられたＲＡＭ内に、ＲＯＭ１３の特定部分に相当するプログラムをコピーし、そのＲＡＭ内のプログラムをＲＯＭ１３内のプログラムの代わりに読み込み実行するようにさせる。そして、その内容をリアルタイムにキャリブレーションする機能を持つ。勿論、そのＲＡＭで実行するプログラムは、前記キャリブレーション用ツールから送られてきたプログラムとする方法もある。尚、特許文献１には、ＣＰＵに、不揮発性メモリ内のデータに代えて、ＲＡＭ内のデータを参照させることで、そのＣＰＵの動作を停止させることなくチューニングを行うことが記載されている。

ところで、上記のようなキャリブレーション回路の機能は、車両量産時には不要な機能であり、換言すれば、量産車両に組み付けられる完成状態のＥＣＵに搭載されるマイコン（以下、量産用マイコンという）には不要なものである。

このため、チップ内にキャリブレーション回路を備えたマイコンを量産用マイコンとして用いると、その量産用マイコンのコストアップを招くと共に、量産用に機能を最適化したマイコン（即ち、キャリブレーション回路を削除したマイコン）と比較すると、消費電流の増大や動作速度の低下を招くこととなる。余分な回路がバスに接続されることになるからである。また、キャリブレーション回路は、前述したようにマイコン内のＲＯＭにアクセスする機能を有しているため、量産用マイコンとしてのセキュリティ性を低下させてしまう。つまり、そのキャリブレーション回路にマイコンの外部から指令して、ＲＯＭ内のデータを読み出したり書き替えたりする、といった不正行為が行われる可能性が生じる。

そこで、こうした問題を解決するために、本発明者は以下のことを考えた。
まず、図９（ｂ），（ｃ）に示すように、マイコンのチップを、キャリブレーション回路１０以外のマイコン本来の機能部分を含む本体チップ２１と、キャリブレーション回路１０を含むサブチップとしてのキャリブレーション用チップ３１とに分けて（即ち別チップ化して）製造する。そして、図９（ｂ）に示すように、車両及びＥＣＵの開発時には、本体チップ２１にキャリブレーション用チップ３１を接続した状態でその両チップ２１，３１を１パッケージにパッケージングしたキャリブレーション機能付きマイコンを作成し、それを用いる。一方、図９（ｃ）に示すように、車両量産時には、本体チップ２１のみをパッケージングした量産用マイコンを作成し、それを用いる。

また、この場合、本体チップ２１には、その本体チップ２１内でバス１１と接続される接続端子２２を設けておき、その接続端子２２にキャリブレーション用チップ３１側の端子３２が接続されることで、キャリブレーション用チップ３１側のキャリブレーション回路１０が本体チップ２１側のバス１１と接続される状態、即ち、両チップ２１，３１が接続された状態となるようにしておけば良い。そして、このようにすれば、キャリブレーション用チップ３１（詳しくは、そのチップ３１内のキャリブレーション回路１０）は、本体チップ２１との接続状態において、上記接続端子２２及びバス１１を介し本体チップ２１内の各部にアクセスすることができる。

尚、特許文献２には、複数のチップによって１つの半導体装置を構成することが記載されている。
特開平１０−２０９０６号公報 特開平８−１６７７０３号公報

しかしながら、図９（ｂ），（ｃ）のように本体チップ２１とキャリブレーション用チップ３１とに分けるようにしても、未だ下記の懸念がある。
即ち、本体チップ２１のみの量産マイコンの形態にした場合に、キャリブレーション用チップ３１との接続部である接続端子２２が不正に剥き出し状態にされてしまう可能性がある。例えば、完成状態のＥＣＵに搭載されている量産用マイコンのパッケージ材料を剥がすことで、上記接続端子２２を露出させることができてしまう。そして、接続端子２２は内部のバス１１につながっていることから、不正行為者により、その接続端子２２からＲＯＭ１３内のデータが読み出されたり書き替えられたりしてしまう可能性があり、十分なセキュリティ性を確保できない。

そこで、本発明は、車両用電子制御装置に用いられると共に、その車両用電子制御装置の開発時には内部のメモリにアクセス可能なサブチップが接続されるように構成されたマイコンチップにおいて、そのサブチップが接続されない場合のセキュリティ性を高めることができるようにすることを目的としている。

請求項１のマイコン（マイクロコンピュータ）チップは、制御対象を制御するための処理を行う処理装置として車両用電子制御装置に搭載されるものであり、ＣＰＵと、該ＣＰＵによって実行されるプログラムが格納されるメモリと、それらを接続するバスとを備えている。

更に、このマイコンチップは接続端子を備えており、その接続端子は、当該マイコンチップの内部において前記バスと接続されると共に、当該マイコンチップの外部において他の半導体チップであるサブチップの端子に接続される。

また、そのサブチップは、自己の端子が上記接続端子に接続されることで、当該マイコンチップと接続した状態になるものであり、その接続状態にて上記接続端子及びバスを介し当該マイコンチップ内のメモリにアクセスする機能を少なくとも有しているが、完成状態の車両用電子制御装置においては、当該マイコンチップに接続されないものである。例えば、サブチップは、車両用電子制御装置を完成させるまでの開発段階において、当該マイコンチップに接続され、サブチップの内部に設けられたメモリ内に、当該マイコンチップのメモリの内容を読み出しコピーしたり、該当部分のプログラムを実行させたり、プログラムを書き替えたり読み出したりする処理を行う。即ち、開発段階においてはサブチップはあたかも本体チップと一体化された状態を作り出す。

そこで特に、請求項１のマイコンチップには、上記サブチップが当該マイコンチップに接続されているか否かを判定する接続判定手段が設けられている。
このため、請求項１のマイコンチップによれば、サブチップが接続されていると判定されない場合に、接続端子から内部のメモリにアクセスされるのを阻止するための処置を行うことができるようになる。よって、サブチップが接続されない場合のセキュリティ性を高めることができる。

具体的には、請求項２に記載のように、接続判定手段によりサブチップが接続されていると判定されない場合に、前記接続端子から前記メモリにアクセスされるのを阻止するアクセス阻止手段を設ければ良い。

更に具体的な構成例を挙げると、そのアクセス阻止手段は、請求項３に記載のように、接続判定手段によりサブチップが接続されていると判定されない場合には、前記接続端子と前記バスとの当該マイコンチップ内部での接続を遮断し、接続判定手段によりサブチップが接続されていると判定された場合には、前記接続端子と前記バスとを接続させるように構成すれば良い。

そして、この構成によれば、サブチップが当該マイコンチップに接続されていない場合には、接続端子とバスとの接続自体が遮断されるため、その接続端子から内部のメモリにアクセスされることを確実に阻止することができる。

また、この場合、アクセス阻止手段は、接続端子とバスとの接続／遮断を切り替えるためのスイッチを備えることとなるが、そのスイッチは、できるだけ接続端子から離れた位置であって、当該マイコンチップの奥の方に設けることが好ましい。より具体的に説明すると、接続端子は、バスから分岐した配線（但し、これもバスであると言える）の先端に設けられることとなるが、上記スイッチは、できるだけその配線の根本側（バスの本流側）に設ける方が好ましい。なぜなら、仮にチップ剥離等の手法により、接続端子に接続される配線が露出されるようなことがあっても、その露出された配線の部分とバスとが遮断されている可能性を高めることができ、内部のメモリへの不正アクセスに対するセキュリティ性を一層高めることができるからである。

次に、請求項４のマイコンチップは、請求項１〜３のマイコンチップにおいて、電圧安定化手段を備えている。そして、その電圧安定化手段は、サブチップが当該マイコンチップに接続されていない場合に、バスを構成する信号線のうち、サブチップ側から当該マイコンチップ側へ信号を入力するための入力信号線を、非アクティブレベルの電圧に安定させる役割を果たす。尚、非アクティブレベルの電圧とは、バスに接続されているＣＰＵやメモリが非アクティブレベル（動作を指令しない方のレベル）と認識する方の電圧である。

そして、このようなマイコンチップによれば、サブチップが接続されない状態（換言すれば、完成状態の車両用電子制御装置に搭載された状態）において、上記入力信号線の電圧が不安定（具体的には、アクティブレベルと非アクティブレベルとの何れでもない中間電圧になったり、電源電圧範囲を外れること）になってしまい、当該マイコンチップ内の回路のうち、その入力信号線から信号を取り込むための信号入力回路で貫通電流が流れてしまったり、ラッチアップ現象が発生してしまうという不都合を防止することができる。特に、そのような貫通電流が流れたり、ラッチアップ現象が発生すると消費電流が増えると共に、故障し易くなる可能性があるため、請求項４の電圧安定化手段を設けることが好ましい。

また、その電圧安定化手段としては、請求項５に記載のように、前記入力信号線と前記非アクティブレベルの電圧との間に接続される電圧安定化用抵抗を用いることができる。
更に、その場合、請求項６に記載の抵抗効力切替手段を設ければなお良い。

即ち、その抵抗効力切替手段は、接続判定手段によりサブチップが接続されていると判定されない場合には、前記入力信号線と前記非アクティブレベルの電圧との間に電圧安定化用抵抗を接続させ、接続判定手段によりサブチップが接続されていると判定された場合には、前記入力信号線と前記非アクティブレベルの電圧との間に電圧安定化用抵抗が接続されるのを禁止する。

そして、この構成によれば、電圧安定化用抵抗を、それが必要な場合にのみ有効にすることがきる。特に、当該マイコンチップにサブチップが接続される場合には、電圧安定化用抵抗が接続されずに無効となるため、サブチップ内の回路のうち、前記入力信号線に信号を出力するための信号出力回路でのドライブ電流が大きくなってしまうことを防止することができる。例えば、非アクティブレベルがハイで、アクティブレベルがローの場合、電圧安定化用抵抗はいわゆるプルアップ抵抗であり、また、信号出力回路は、前記入力信号線から電流を引き込むことで、アクティブレベルのローを出力することとなるが、その際の引込電流が上記電圧安定化抵抗（プルアップ抵抗）の存在によって大きくなってしまうのを回避することができる。同様に、非アクティブレベルがローで、アクティブレベルがハイの場合、電圧安定化用抵抗はいわゆるプルダウン抵抗であり、また、信号出力回路は、前記入力信号線へ電流を流し出すことで、アクティブレベルのハイを出力することとなるが、その際の流し出し電流が上記電圧安定化抵抗（プルダウン抵抗）の存在によって大きくなってしまうのを回避することができる。

一方、接続判定手段の具体的な構成としては、請求項７〜９に記載のようなものが好ましい。
まず、請求項７のマイコンチップは、前記接続端子とは別の端子であって、サブチップが当該マイコンチップに接続された状態の場合にサブチップの特定の端子が接続されると共に、その特定の端子が接続されている場合と接続されていない場合とで異なる電圧になる認証用端子を備えている。そして、接続判定手段は、その認証用端子の電圧に基づいて、サブチップが接続されているか否かを判定する。より具体的には、例えば接続判定手段は、認証用端子の電圧が所定範囲内であれば、サブチップが接続されていると判定し、その電圧が所定範囲内でなければ、サブチップが接続されていないと判定するように構成することができる。

そして、この請求項７の構成によれば、電圧を判定するだけで良いため、接続判定手段としての回路を簡素化することができ、また低コスト化することもできる。
また、請求項８のマイコンチップは、前記接続端子とは別の端子であって、サブチップが当該マイコンチップに接続された状態の場合にサブチップの特定の端子が接続されてサブチップ側から所定周波数の信号が入力される認証用端子を備えている。そして、接続判定手段は、その認証用端子から前記所定周波数の信号が入力されたか否かにより、サブチップが接続されているか否かを判定する。

この請求項８の構成によれば、請求項７の構成よりも、判定に関するセキュリティ性を高めることができるという点で有利である。つまり、不正行為者が認証用端子に何等かの電圧や信号を与えてみた場合に、本当は当該マイコンチップにサブチップが接続されていないにも拘わらず、接続判定手段が、サブチップが接続されていると判定してしまう可能性を低くすることができる。

また、請求項９のマイコンチップは、前記接続端子とは別の端子であって、サブチップが当該マイコンチップに接続された状態の場合にサブチップの特定の端子が接続される認証用端子を備えている。そして、接続判定手段は、その認証用端子を介してサブチップと特定の通信を行い、その通信が完了できたか否かにより、サブチップが接続されているか否かを判定する。

この請求項８の構成によれば、判定に関するセキュリティ性を一層高めることができるという点で有利である。なお、勿論、上記特定の通信の内容を複雑化すればするほど、判定のセキュリティ性を上げることができる。

次に、請求項１０のマイコンチップは、請求項１〜９のマイコンチップにおいて、接続判定手段は、サブチップが接続されているか否かを判定する動作を、当該マイコンチップに電源が投入されてから一定時間が経過するまでを限度として、そのサブチップが接続されていると判定するまで行うようになっている。

この構成によれば、電源投入時から上記一定時間が経過した後は、接続判定手段が判定動作を行うことによる消費電流を削減することができ、延いては、当該マイコンチップにおける消費電流や発熱量を低減することができる。また、不正行為者が何等かの手法によって、サブチップが接続されていると接続判定手段に誤判定させようとした場合（つまり、接続端子から内部のメモリにアクセスされるのを阻止するための処置を停止させて不正なアクセスを行おうとした場合）に、電源投入時から一定時間が過ぎれば、そのような誤判定がされることはないため、セキュリティ性を一層高めることができる。

以下に、本発明が適用された実施形態のマイコンチップについて説明する。尚、本実施形態のマイコンチップは、図９（ｂ），（ｃ）に示したマイコンの本体チップ２１に相当するものであり、以下では、本体チップと言う。また、本実施形態において、図９に示したものと同じものについては、その図９で使用した符号と同じ符号を用いるため、説明を省略する。
［第１実施形態］
図１に示すように、第１実施形態の本体チップ１は、図９（ｂ），（ｃ）に示したマイコンの本体チップ２１と比較すると、下記（１−１）〜（１−４）の点が異なっている。
（１−１）接続端子２２に接続されるのがキャリブレーション用チップ３１と同様のキャリブレーション用チップ２であるが、そのキャリブレーション用チップ２は、キャリブレーション用チップ３１と比較すると、前述の端子３２とは別の端子３３を更に備えており、その端子３３は、キャリブレーション用チップ２内において、抵抗Ｒａを介して電源電圧に接続（プルアップ）されている。尚、本実施形態において、電源電圧は例えば５Ｖであり、抵抗Ｒａの抵抗値は例えば５ｋΩに設定されている。
（１−２）接続端子２２とは別の端子であって、キャリブレーション用チップ２が当該本体チップ１に接続された状態の場合にキャリブレーション用チップ２の上記端子３３が接続されると共に、その端子３３が接続されている場合と接続されていない場合とで異なる電圧になる認証用端子２３を更に備えている。

具体的には、本体チップ１の内部において、その認証用端子２３は、抵抗Ｒｂを介してグランドラインに接続（プルダウン）されている。そして、本実施形態において、抵抗Ｒｂの抵抗値は例えば１０ｋΩに設定されている。このため、本体チップ１の認証用端子２３の電圧は、その認証用端子２３にキャリブレーション用チップ２の端子３３が接続されていれば、３．３Ｖとなり、上記端子３３が接続されていなければ、０Ｖとなる。
（１−３）接続端子２２とバス１１との間に、その両者の接続を遮断するための遮断回路４１が設けられている。そして、その遮断回路４１は、与えられるバス開放信号が非アクティブレベルである場合に、接続端子２２とバス１１との接続を遮断して、バス１１が本体チップ１の外部に開放されないようにする。逆に、遮断回路４１は、与えられるバス開放信号がアクティブレベルである場合に、接続端子２２とバス１１とを接続させて、バス１１を本体チップ１の外部（具体的には、キャリブレーション用チップ２）に開放する。

尚、図１において、本体チップ１側の接続端子２２と、キャリブレーション用チップ２側の端子３２は、それぞれ１つのみ図示しているが、それらは実際には、キャリブレーション用チップ２側のキャリブレーション回路１０を本体チップ１内のバス１１に接続させるための信号線の数だけ設けられている。そして、遮断回路４１は、その信号線毎の接続端子２２の各々について設けられている。
（１−４）上記各遮断回路４１にバス開放信号を出力する電圧判定回路４３を備えている。そして、その電圧判定回路４３は、認証用端子２３の電圧をモニタして、その電圧が上記３．３Ｖを包括する所定範囲内（例えば３．５Ｖ〜３Ｖ）であれば、本体チップ１にキャリブレーション用チップ２が接続されていると考えられることから、遮断回路４１へのバス開放信号をアクティブレベルとし、逆に、認証用端子２３の電圧が上記所定範囲内でなければ、本体チップ１にキャリブレーション用チップ２が接続されていないと考えられるため、遮断回路４１へのバス開放信号を非アクティブレベルにする。

次に、遮断回路４１の構成について更に説明する。
図２に示すように、遮断回路４１は、バス１１（詳しくは、バス１１を構成する信号線の何れか）から分岐して接続端子２２へ至るまでの分岐バス配線４５（尚、これもバス１１であると言える）上に設けられている。そして、バス開放信号が非アクティブレベルである場合にオフして、その分岐バス配線４５を遮断することにより、接続端子２２とバス１１との接続を遮断するスイッチＳＷを備えている。

更に、バス１１を構成する信号線のうち、キャリブレーション用チップ２側から本体チップ１側へ信号を入力するための入力信号線に接続される接続端子２２に対応した遮断回路４１には、図２における（ａ）又は（ｂ）に示す如く、キャリブレーション用チップ２が本体チップ１に接続されていない場合に上記入力信号線を非アクティブレベルの電圧に安定させるためのプルアップ抵抗Ｒｕ又はプルダウン抵抗Ｒｄが設けられている。

つまり、非アクティブレベルがハイである入力信号線に接続される接続端子２２に対応した遮断回路４１には、図２における（ａ）に示すように、その入力信号線と繋がる分岐バス配線４５におけるスイッチＳＷよりも接続端子２２側とは反対側に一端が接続され、他端が電源電圧に接続されたプルアップ抵抗Ｒｕが設けられている。

また、非アクティブレベルがローである入力信号線に接続される接続端子２２に対応した遮断回路４１には、図２における（ｂ）に示すように、その入力信号線と繋がる分岐バス配線４５におけるスイッチＳＷよりも接続端子２２側とは反対側に一端が接続され、他端がグランドラインに接続されたプルダウン抵抗Ｒｄが設けられている。

次に、本実施形態の本体チップ１がどのように使用されるかについて説明する。
まず図３は、本体チップ１にキャリブレーション用チップ２を接続した状態でその両チップ１，２を１パッケージにパッケージングしたキャリブレーション機能付きマイコン５０を作成し、そのマイコン５０を、車両のエンジンを制御するＥＣＵ５１に搭載した場合を示している。つまり、図３のＥＣＵ５１は開発段階のものである。

図３に示すように、ＥＣＵ５１には、マイコン５０の他に、そのマイコン５０と信号のやり取りをするＩＣやトランジスタ等の能動素子５２や、抵抗及びコンデンサ等の受動素子５３が搭載されている。そして、それらの能動素子５２及び受動素子５３により、点火装置やインジェクタ等のアクチュエータを駆動するための駆動回路や、センサからの信号を入力するための入力回路等が構成されている。

更に、ＥＣＵ５１には、車載バッテリの電圧（バッテリ電圧）から一定の電源電圧を生成して、その電源電圧をマイコン５０や能動素子５２等の各部に供給する電源ＩＣ５４や、コネクタ５５も搭載されている。そのコネクタ５５は、エンジンを制御するためのセンサやアクチュエータを当該ＥＣＵ５１に接続させるためのものである。

また特に、開発段階である図３のＥＣＵ５１には、「背景技術」の欄で述べたキャリブレーション用ツール（調整作業用ツール）を、キャリブレーション用チップ２内に構成されたキャリブレーション回路１０に接続させるための通信インターフェース５６も設けられている。

尚、図１，２では図示を省略しているが、本体チップ１には、端子２２，２３とは別に、上記駆動回路や入力回路等と信号の入出力を行うための入出力端子が複数設けられており、キャリブレーション用チップ２には、端子３２，３３とは別に、上記通信インターフェース５６に接続されるための通信用端子が複数設けられている。

ここで、本体チップ１とキャリブレーション用チップ２との接続形態としては、例えば図３における「構成１」のような形態が考えられる。
即ち、はんだボールによってＥＣＵ５１のマザーボードに実装されることとなるインターポーザ６１の上に、本体チップ１が搭載され、更に、その本体チップ１の上にキャリブレーション用チップ２が搭載されて、インターポーザ６１と本体チップ１とキャリブレーション用チップ２との相互の接続（配線）が、ボンディングワイヤ（接続用ボンディング）６２によって行われる、という構成である。尚、本体チップ１とキャリブレーション用チップ２は、インターポーザ６１上で樹脂６３により封止される。また、図３の「構成１」において、はんだボールは、丸（○）で示されている。

この「構成１」の場合、本体チップ１とキャリブレーション用チップ２の各端子は、上記ボンディングワイヤ６２の先端が接続されるパッドである。そして、本体チップ１の端子２２，２３と、キャリブレーション用チップ２の端子３２，３３は、ボンディングワイヤ６２によって図１の如く接続されることとなる。また、本体チップ１の他の端子（入出力端子）と、キャリブレーション用チップ２の他の端子（通信用端子）は、ボンディングワイヤ６２、インターポーザ６１に形成された配線、及びインターポーザ６１の下面のはんだボールを介して、ＥＣＵ５１のマザーボードに形成された配線に接続される。

また、本体チップ１とキャリブレーション用チップ２との接続形態としては、例えば図３における「構成２」のような形態も考えられる。
即ち、インターポーザ６１の上に、本体チップ１がはんだボールによって実装され、更に、その本体チップ１の上にキャリブレーション用チップ２がはんだボールによって実装される、という構成である。尚、図３の「構成２」においても、はんだボールは、丸（○）で示されている。また、この「構成２」においても、本体チップ１とキャリブレーション用チップ２は、インターポーザ６１上で樹脂６３により封止されるが、この場合の封止手法は、いわゆるポッティングというものである。

そして、この「構成２」の場合、キャリブレーション用チップ２の各端子は、キャリブレーション用チップ２の下面に設けられたはんだボール用のパッドである。また、本体チップ１の端子２２，２３は、本体チップ１の上面に設けられたはんだボール用のパッドであり、本体チップ１の他の端子は、本体チップ１の下面に設けられたはんだボール用のパッドである。

そして、本体チップ１の端子２２，２３と、キャリブレーション用チップ２の端子３２，３３は、キャリブレーション用チップ２の下面のはんだボールによって図１の如く接続されることとなる。

また、本体チップ１の他の端子（入出力端子）は、本体チップ１の下面のはんだボール、インターポーザ６１に形成された配線、及びインターポーザ６１の下面のはんだボールを介して、ＥＣＵ５１のマザーボードに形成された配線に接続される。

また、キャリブレーション用チップ２の他の端子（通信用端子）は、キャリブレーション用チップ２の下面のはんだボール、本体チップ１の上面に設けられたはんだボール用のパッド、本体チップ１の内部に貫通ビア技術等で設けられた信号配線６４、本体チップ１の下面のはんだボール、インターポーザ６１に形成された配線、及びインターポーザ６１の下面のはんだボールを介して、ＥＣＵ５１のマザーボードに形成された配線（具体的には、通信インターフェース５６からの配線）に接続される。

そして、図３のＥＣＵ５１では、キャリブレーション用ツールを通信インターフェース５６に接続して、そのキャリブレーション用ツールからマイコン５０のキャリブレーション用チップ２（詳しくは、その中のキャリブレーション回路１０）に指令を与えることにより、例えば、本体チップ１内のＲＯＭ１３からプログラムを読み出して内容を確認したり、キャリブレーション用ツールから送られてくる修正後のプログラムを、ＲＯＭ１３からキャリブレーション回路１０内のＲＡＭに読み出したデータに上書きしたりすることができる。そして、こうした作業により、ＥＣＵ５１の制御特性を所望のものに調整することができる。

一方、プログラムが完成した後の車両量産時には、図３の「構成１」又は「構成２」からキャリブレーション用チップ２を除いた構成のマイコン、即ち、本体チップ１のみをパッケージングした量産用マイコンを作成し、そのマイコンを、図３のマイコン５０に代えてＥＣＵ５１に搭載すれば良い。そして、そのＥＣＵ５１が量産用であって完成状態のＥＣＵということになる。

尚、図３に示した「構成１」及び「構成２」は、本体チップ１とキャリブレーション用チップ２とを接続する経路の抵抗と容量成分を、極力抑制できるものであるが、両チップ１，２の接続形態は他の形態であっても良い。

以上のような第１実施形態の本体チップ１では、内蔵された電圧判定回路４３が、認証用端子２３の電圧をモニタして、その電圧が前述の所定範囲内であれば、当該本体チップ１にキャリブレーション用チップ２が接続されていると判断して、遮断回路４１へのバス開放信号をアクティブレベルにすることにより、その遮断回路４１のスイッチＳＷをオンさせる。すると、接続端子２２とバス１１とが接続される。このため、本体チップ１にキャリブレーション用チップ２が接続される場合には、そのキャリブレーション用チップ２内のキャリブレーション回路１０と本体チップ１内のバス１１とが接続されることとなり、車両及びＥＣＵの開発のためにキャリブレーション機能を使用することができる。

これに対し、電圧判定回路４３は、認証用端子２３の電圧が所定範囲内でなくて、当該本体チップ１にキャリブレーション用チップ２が接続されていないと判断した場合には、バス開放信号を非アクティブレベルにして、遮断回路４１のスイッチＳＷをオフさせる。すると、接続端子２２とバス１１との接続が遮断される。

このため、当該本体チップ１が、キャリブレーション用チップ２を接続しない単体状態でパッケージングされる量産用マイコンの形態で用いられる場合において、接続端子２２から内部のＲＯＭ１３やＲＡＭ１４にアクセスされるのを阻止することができ、セキュリティ性（即ち、データの秘匿性）を高めることができる。

また、本体チップ１において、キャリブレーション用チップ２側から信号を入力するための入力信号線に対応する遮断回路４１には、電圧安定化用抵抗としてのプルアップ抵抗Ｒｕ又はプルダウン抵抗Ｒｄが設けられているため、当該本体チップ１が量産用マイコンの形態で用いられる場合において、上記入力信号線の電圧が不安定になってしまい、その入力信号線から信号を取り込むための信号入力回路で貫通電流が流れてしまう、という不都合を防止することができる。

また更に、本第１実施形態では、キャリブレーション用チップ２が接続されているか否かを、認証用端子２３の電圧に基づき判定しているため、その判定のための回路を簡素化及び低コスト化することができる。

尚、本第１実施形態では、電圧判定回路４３が接続判定手段に相当し、遮断回路４１（特に、その遮断回路４１におけるスイッチＳＷ）がアクセス阻止手段に相当している。また、プルアップ抵抗Ｒｕ又はプルダウン抵抗Ｒｄが電圧安定化手段に相当している。また、ＲＯＭ１３が、プログラムが格納されるメモリに相当している。

一方、前述のスイッチＳＷは、できるだけ接続端子２２から離れた位置であって、本体チップ１の奥の方（分岐バス配線４５の根本側であってバス１１の本流側に近い位置）に設ける方が好ましい。なぜなら、量産用マイコンの形態において、仮にチップ剥離等の手法により、接続端子２２に接続される配線が露出されるようなことがあっても、その露出された配線の部分とバス１１とが遮断されている可能性を高めることができ、内部のＲＯＭ１３やＲＡＭ１４への不正アクセスに対するセキュリティ性を一層高めることができるからである。
［第２実施形態］
第２実施形態の本体チップ１は、第１実施形態の本体チップ１と比較すると、プルアップ抵抗Ｒｕ又はプルダウン抵抗Ｒｄが設けられた遮断回路４１のみが異なっている。

図４（ａ）に示すように、プルアップ抵抗Ｒｕが設けられた遮断回路４１を例に挙げると、その遮断回路４１では、プルアップ抵抗Ｒｕの電源電圧側とは反対側の端部と分岐バス配線４５との間に、そのプルアップ抵抗Ｒｕの有効／無効を切り替えるための手段であるＭＯＳＦＥＴ（本実施形態ではＰチャネル型のＭＯＳＦＥＴ）４６が追加されている。そして、そのＭＯＳＦＥＴ４６のゲートにバス開放信号が供給されるようになっている。

尚、本実施形態において、バス開放信号はハイアクティブ（アクティブレベルがハイ）である。また、本実施形態において、前述のスイッチＳＷは、Ｎチャネル型のＭＯＳＦＥＴ４７とＰチャネル型のＭＯＳＦＥＴ４８とを並列に接続した周知の半導体スイッチであり、ＭＯＳＦＥＴ４７のゲートには、バス開放信号がそのまま供給され、ＭＯＳＦＥＴ４８のゲートには、バス開放信号をインバータ４９により論理反転させた信号が供給される。そして、こうしたことは第１実施形態についても同様である。また、図４では、バス開放信号が非アクティブレベル（＝ロー）になることを「オフ」、アクティブレベル（＝ハイ）になることを「オン」と記載している。

このため、図４（ｂ）に示すように、バス開放信号が非アクティブのローであれば、ＭＯＳＦＥＴ４７，４８がオフしてスイッチＳＷがオフ状態になると共に、ＭＯＳＦＥＴ４６がオンして、プルアップ抵抗Ｒｕと分岐バス配線４５（入力信号線）とが接続される。つまり、プルアップ抵抗Ｒｕが有効になる。

また、図４（ｃ）に示すように、バス開放信号がアクティブのハイであれば、ＭＯＳＦＥＴ４７，４８がオンしてスイッチＳＷがオン状態になると共に、ＭＯＳＦＥＴ４６がオフして、プルアップ抵抗Ｒｕと分岐バス配線４５（入力信号線）との接続が遮断される。つまり、プルアップ抵抗Ｒｕが無効になる。

尚、図示を省略するが、プルダウン抵抗Ｒｄが設けられた遮断回路４１では、プルダウン抵抗Ｒｄのグランドライン側とは反対側の端部と分岐バス配線４５との間に、そのプルダウン抵抗Ｒｄの有効／無効を切り替えるためのＭＯＳＦＥＴ（本実施形態ではＮチャネル型のＭＯＳＦＥＴ）が追加され、そのＭＯＳＦＥＴのゲートに、バス開放信号を論理反転させた信号が供給される。また、本実施形態では、そのプルダウン抵抗Ｒｄに接続されるＭＯＳＦＥＴと、図４のＭＯＳＦＥＴ４６とが、抵抗効力切替手段に相当している。また、その抵抗効力切替手段としてのＭＯＳＦＥＴは、プルアップ抵抗Ｒｕと電源電圧とのの間、或いはプルダウン抵抗Ｒｄとグランドラインとの間に設けるようにしても良い。

以上のような第２実施形態の本体チップ１によれば、キャリブレーション用チップ２が接続されてバス開放信号がアクティブレベルになる場合には、その場合に不要なプルアップ抵抗Ｒｕとプルダウン抵抗Ｒｄを無効にすることができる。よって、キャリブレーション用チップ２内の回路のうち、上記入力信号線に信号を出力するための信号出力回路でのドライブ電流が大きくなってしまうことを防止することができる。
［第３実施形態］
図５に示す第３実施形態の本体チップ３は、第１又は第２実施形態の本体チップ１と比較すると、下記（２−１），（２−２）の点が異なっている。
（２−１）接続端子２２に接続されるのがキャリブレーション用チップ２と同様のキャリブレーション用チップ４であるが、その接続相手のキャリブレーション用チップ４は、キャリブレーション用チップ２と比較すると、図１の抵抗Ｒａに代えて、所定周波数の信号を端子３３から出力する発振回路７２を備えている。
（２−２）図１の電圧判定回路４３に代えて、周波数判定回路７１を備えている。そして、その周波数判定回路７１は、認証用端子２３から上記所定周波数の信号が入力されたか否かを判定し、その所定周波数の信号が入力されたと判定したならば、本体チップ３にキャリブレーション用チップ４が接続されていると考えられることから、遮断回路４１へのバス開放信号をアクティブレベルとし、逆に、認証用端子２３から所定周波数の信号が入力されたと判定しなければ、本体チップ３にキャリブレーション用チップ４が接続されていないと考えられるため、遮断回路４１へのバス開放信号を非アクティブレベルにする。

例えば、周波数判定回路７１は、予め定められた一定時間Ｔａの間に認証用端子２３に生じたパルス（具体的には立ち上がりエッジ又は立ち下がりエッジ）の数をカウンタによって数え、そのカウント数が規定値であれば、認証用端子２３から所定周波数の信号が入力されたと判定するように構成することができる。尚、この場合の規定値は、キャリブレーション用チップ４の発振回路７２が上記一定時間Ｔａの間に出力するパルスの数と等しい値である。

つまり、第３実施形態の本体チップ３では、認証用端子２３から所定周波数の信号が入力されたか否かにより、キャリブレーション用チップ４が接続されているか否かを判定するようになっている。

このような本体チップ３によれば、第１又は第２実施形態よりも、判定に関するセキュリティ性を高めることができる。つまり、不正行為者が認証用端子２３に何等かの電圧や信号を与えてみた場合に、本当はキャリブレーション用チップ４が接続されていないにも拘わらず、そのチップ４が接続されていると判定してしまう可能性を更に低くすることができる。よって、データの秘匿性も高めることができる。

尚、本実施形態では、周波数判定回路７１が接続判定手段に相当している。
［第４実施形態］
図６に示す第４実施形態の本体チップ５は、第１又は第２実施形態の本体チップ１と比較すると、下記（３−１）〜（３−３）の点が異なっている。
（３−１）接続端子２２に接続されるのがキャリブレーション用チップ２と同様のキャリブレーション用チップ６であるが、その接続相手のキャリブレーション用チップ６は、キャリブレーション用チップ２と比較すると、端子３３に代えて、２つの端子３４，３５を備えており、更に、図１の抵抗Ｒａに代えて、端子３４，３５を介し当該本体チップ５と通信するハンドシェイク通信回路７４を備えている。
（３−２）認証用端子２３に代えて、２つの認証用端子２４，２５を備えている。そして、その各認証用端子２４，２５には、当該本体チップ５にキャリブレーション用チップ６が接続された状態の場合に、そのキャリブレーション用チップ６の上記端子３４，３５がそれぞれ接続される。
（３−３）図１の電圧判定回路４３に代えて、ハンドシェイク通信回路７３を備えている。そのハンドシェイク通信回路７３は、認証用端子２４，２５を介してキャリブレーション用チップ６側のハンドシェイク通信回路７４と接続され、そのハンドシェイク通信回路７４と予め定められた手順で信号をやり取りするハンドシェイク通信を行う。

そして、ハンドシェイク通信回路７３は、ハンドシェイク通信回路７４とのハンドシェイク通信が完了できなければ、当該本体チップ５にキャリブレーション用チップ６が接続されていないと判断して、遮断回路４１へのバス開放信号を初期値である非アクティブレベルのままにするが、ハンドシェイク通信回路７４とのハンドシェイク通信が完了できたならば、当該本体チップ５にキャリブレーション用チップ６が接続されていると判断して、遮断回路４１へのバス開放信号をアクティブレベルに切り替える。

ここで、そのハンドシェイク通信としては、例えば図７のような通信である。
まず、図７（ａ）に示すように、本体チップ５側のハンドシェイク通信回路７３は、電源の投入により動作を開始すると、まず、信号を要求するための要求信号（以下、ＲＥＱ信号と記す）を認証用端子２４に出力する（Ｓ１１０）。尚、本体チップ５にキャリブレーション用チップ６が接続されていれば、そのＲＥＱ信号は、キャリブレーション用チップ６の端子３４を介してハンドシェイク通信回路７４に伝達する。

また、図７（ｂ）に示すように、キャリブレーション用チップ６側のハンドシェイク通信回路７４は、電源の投入により動作を開始すると、端子３４から上記ＲＥＱ信号を受信するまで待ち（Ｓ２１０）、そのＲＥＱ信号を受信したならば（Ｓ２１０：ＹＥＳ）、そのＲＥＱ信号に対する応答信号（以下、ＡＣＫ信号と記す）を端子３５に出力する（Ｓ２２０）。尚、本体チップ５にキャリブレーション用チップ６が接続されていれば、そのＡＣＫ信号は、本体チップ５の認証用端子２５を介してハンドシェイク通信回路７３に伝達する。

そこで、図７（ａ）に示すように、本体チップ５側のハンドシェイク通信回路７３は、ＲＥＱ信号を出力した後、認証用端子２５から上記ＡＣＫ信号を受信したか否かを判定する（Ｓ１２０）。そして、ＡＣＫ信号を受信しなければ（Ｓ１２０：ＮＯ）、ＲＥＱ信号の出力を再度実施する（Ｓ１１０）。また、ＡＣＫ信号を受信したならば（Ｓ１２０：ＹＥＳ）、ハンドシェイク通信が完了できたとして（即ち、キャリブレーション用チップ６が接続されていると判断して）、遮断回路４１へのバス開放信号を非アクティグレベル（オフ）からアクティブレベル（オン）に切り替える（Ｓ１３０）。

このような第４実施形態の本体チップ５によれば、第３実施形態よりも、判定に関するセキュリティ性を更に高めることができ、データの秘匿性も更に高めることができる。
尚、ハンドシェイク通信でやり取りされる信号の内容や、信号のやり取り手順を複雑化すればするほど、判定のセキュリティ性を上げることができる。また、本実施形態では、ハンドシェイク通信回路７３が接続判定手段に相当している。
［変形例］
上記第４実施形態において、ハンドシェイク通信回路７３は、図８に示すように、キャリブレーション用チップ６が接続されているか否かを判定する接続判定動作を、本体チップ５に電源が投入されてから一定の規定時間が経過するまでを限度として、キャリブレーション用チップ６が接続されていると判定するまで行うように構成しても良い。

即ち、図８に示すように、ハンドシェイク通信回路７３は、電源の投入により動作を開始すると、図７のＳ１１０及びＳ１２０の動作からなる接続判定動作を行い（Ｓ３１０）、キャリブレーション用チップ６が接続されていると判定すると（Ｓ３２０：ＹＥＳ）、バス開放信号を非アクティグレベルからアクティブレベル（オン）に切り替える（Ｓ３３０）が、キャリブレーション用チップ６が接続されていると判定しなければ（Ｓ３２０：ＮＯ）、動作開始時から一定の規定時間が経過したか否かを判定する（Ｓ３４０）。そして、規定時間が未だ経過していなければ（Ｓ３４０：ＮＯ）、引き続き接続判定動作（Ｓ３１０）を行うが、規定時間が経過したならば（Ｓ３４０：ＹＥＳ）、以後は接続判定動作を行わずに、バス開放信号を非アクティグレベルのままにする（Ｓ３５０）。

このような構成によれば、電源投入時から規定時間が経過した後は、ハンドシェイク通信回路７３が接続判定動作を行うことによる消費電流を削減することができ、延いては、本体チップ５における消費電流や発熱量を低減することができる。また、不正行為者が何等かの手法によって、キャリブレーション用チップ６が接続されていると誤判定させようとした場合（つまり、接続端子２２から不正なアクセスを行おうとした場合）に、電源投入時から規定時間が過ぎれば、そのような誤判定がされることはないため、データの秘匿性を一層高めることができる。

そして、このような変形例は、第１又は第２実施形態の電圧判定回路４３と第３実施形態の周波数判定回路７１との各々についても、同様に適用することができる。
つまり、電圧判定回路４３であれば、図８のＳ３１０にて、認証用端子２３の電圧が所定範囲内であるか否かを判定する動作を行い、所定範囲内であれば、図８のＳ３２０にて、キャリブレーション用チップ２が接続されていると判定することとなる。

また、周波数判定回路７１であれば、図８のＳ３１０にて、認証用端子２３から所定周波数の信号が入力されたか否かを判定する動作を行うこととなり、所定周波数の信号が入力されたならば、図８のＳ３２０にて、キャリブレーション用チップ４が接続されていると判定することとなる。

一方、本体チップ１，３，５に電源が投入されてから規定時間が経過しても未だバス開放信号がローならば（即ち、キャリブレーション用チップ２，４，６が接続されていると判定されていなければ）、電圧判定回路４３、周波数判定回路７１、ハンドシェイク通信回路７３への電源供給を遮断するタイマ回路を設けるようにしても良い。

以上、本発明の一実施形態について説明したが、本発明はこうした実施形態に何等限定されるものではなく、本発明の要旨を逸脱しない範囲において、種々なる態様で実施し得ることは勿論である。

例えば、接続端子２２から内部のメモリにアクセスされるのを阻止する手段としては、スイッチＳＷ以外の他の手段であっても良い。
また、本体チップに接続されるサブチップとしては、キャリブレーション用チップに限らず、例えば、本体チップ内のメモリからデータを読み出すだけの機能を有したチップでも良い。

第１実施形態の本体チップとキャリブレーション用チップとの構成を表す構成図である。 第１実施形態の本体チップにおける遮断回路を説明するための説明図である。 第１実施形態の本体チップがどのように使用されるかを説明するための説明図である 第２実施形態の本体チップにおける遮断回路を説明するための説明図である。 第３実施形態の本体チップとキャリブレーション用チップとの構成を表す構成図である。 第４実施形態の本体チップとキャリブレーション用チップとの構成を表す構成図である。 第４実施形態の本体チップとキャリブレーション用チップとの各ハンドシェイク通信回路間で行われる通信を説明するフローチャートである。 変形例を説明するためのフローチャートである。 従来技術を説明するための説明図である。

符号の説明

１，３，５…本体チップ（マイクロコンピュータチップ）、２，４，６…キャリブレーション用チップ（サブチップ）、１０…キャリブレーション回路、１１…バス、１２…ＣＰＵ、１３…ＲＯＭ、１４…ＲＡＭ、１５…周辺回路、２２…接続端子、２３，２４，２５…認証用端子、３２〜３５…端子、４１…遮断回路、ＳＷ…スイッチ、４３…電圧判定回路、４５…分岐バス配線、４６，４７，４８…ＭＯＳＦＥＴ、４９…インバータ、５０…キャリブレーション機能付きマイコン、５１…ＥＣＵ、５２…能動素子、５３…受動素子、５４…電源ＩＣ、５５…コネクタ、５６…通信インターフェース、６１…インターポーザ、６２…ボンディングワイヤ、６３…樹脂、６４…信号配線、７１…周波数判定回路、７２…発振回路、７３，７４…ハンドシェイク通信回路、Ｒａ，Ｒｂ…抵抗、Ｒｄ…プルダウン抵抗、Ｒｕ…プルアップ抵抗

Claims (10)

1. ＣＰＵと、該ＣＰＵによって実行されるプログラムが格納されるメモリと、それらを接続するバスとを備え、制御対象を制御するための処理を行う処理装置として車両用電子制御装置に搭載されるマイクロコンピュータチップであって、
   当該マイクロコンピュータチップの内部において前記バスと接続されると共に、当該マイクロコンピュータチップの外部において他の半導体チップの端子に接続される接続端子と、
   前記接続端子に自己の端子が接続されることで当該マイクロコンピュータチップと接続した状態になる前記他の半導体チップとしてのサブチップであって、その接続状態にて前記接続端子及び前記バスを介し前記メモリにアクセスする機能を少なくとも有すると共に、完成状態の前記車両用電子制御装置においては当該マイクロコンピュータチップに接続されないサブチップが、当該マイクロコンピュータチップに接続されているか否かを判定する接続判定手段と、
   を備えていることを特徴とするマイクロコンピュータチップ。
2. 請求項１に記載のマイクロコンピュータチップにおいて、
   前記接続判定手段により前記サブチップが接続されていると判定されない場合に、前記接続端子から前記メモリにアクセスされるのを阻止するアクセス阻止手段を備えていること、
   を特徴とするマイクロコンピュータチップ。
3. 請求項２に記載のマイクロコンピュータチップにおいて、
   前記アクセス阻止手段は、前記接続判定手段により前記サブチップが接続されていると判定されない場合には、前記接続端子と前記バスとの当該マイクロコンピュータチップ内部での接続を遮断し、前記接続判定手段により前記サブチップが接続されていると判定された場合には、前記接続端子と前記バスとを接続させるようになっていること、
   を特徴とするマイクロコンピュータチップ。
4. 請求項１ないし請求項３の何れか１項に記載のマイクロコンピュータチップにおいて、
   前記サブチップが当該マイクロコンピュータチップに接続されていない場合に、前記バスを構成する信号線のうち、前記サブチップ側から当該マイクロコンピュータチップ側へ信号を入力するための入力信号線を、非アクティブレベルの電圧に安定させるための電圧安定化手段を備えていること、
   を特徴とするマイクロコンピュータチップ。
5. 請求項４に記載のマイクロコンピュータチップにおいて、
   前記電圧安定化手段は、前記入力信号線と前記非アクティブレベルの電圧との間に接続される電圧安定化用抵抗であること、
   を特徴とするマイクロコンピュータチップ。
6. 請求項５に記載のマイクロコンピュータチップにおいて、
   前記接続判定手段により前記サブチップが接続されていると判定されない場合には、前記入力信号線と前記非アクティブレベルの電圧との間に前記電圧安定化用抵抗を接続させ、前記接続判定手段により前記サブチップが接続されていると判定された場合には、前記入力信号線と前記非アクティブレベルの電圧との間に前記電圧安定化用抵抗が接続されるのを禁止する抵抗効力切替手段を備えていること、
   を特徴とするマイクロコンピュータチップ。
7. 請求項１ないし請求項６の何れか１項に記載のマイクロコンピュータチップにおいて、
   前記接続端子とは別の端子であって、前記サブチップが当該マイクロコンピュータチップに接続された状態の場合に前記サブチップの特定の端子が接続されると共に、その特定の端子が接続されている場合と接続されていない場合とで異なる電圧になる認証用端子を備えており、
   前記接続判定手段は、前記認証用端子の電圧に基づいて、前記サブチップが接続されているか否かを判定すること、
   を特徴とするマイクロコンピュータチップ。
8. 請求項１ないし請求項６の何れか１項に記載のマイクロコンピュータチップにおいて、
   前記接続端子とは別の端子であって、前記サブチップが当該マイクロコンピュータチップに接続された状態の場合に前記サブチップの特定の端子が接続されて前記サブチップ側から所定周波数の信号が入力される認証用端子を備え、
   前記接続判定手段は、前記認証用端子から前記所定周波数の信号が入力されたか否かにより、前記サブチップが接続されているか否かを判定すること、
   を特徴とするマイクロコンピュータチップ。
9. 請求項１ないし請求項６の何れか１項に記載のマイクロコンピュータチップにおいて、
   前記接続端子とは別の端子であって、前記サブチップが当該マイクロコンピュータチップに接続された状態の場合に前記サブチップの特定の端子が接続される認証用端子を備え、
   前記接続判定手段は、前記認証用端子を介して前記サブチップと特定の通信を行い、その通信が完了できたか否かにより、前記サブチップが接続されているか否かを判定すること、
   を特徴とするマイクロコンピュータチップ。
10. 請求項１ないし請求項９の何れか１項に記載のマイクロコンピュータチップにおいて、
    前記接続判定手段は、前記サブチップが接続されているか否かを判定する動作を、当該マイクロコンピュータチップに電源が投入されてから一定時間が経過するまでを限度として、前記サブチップが接続されていると判定するまで行うようになっていること、
    を特徴とするマイクロコンピュータチップ。