JP2010098735A - バイナリデータの誤り訂正及び誤り検出の方法 - Google Patents
バイナリデータの誤り訂正及び誤り検出の方法 Download PDFInfo
- Publication number
- JP2010098735A JP2010098735A JP2009237428A JP2009237428A JP2010098735A JP 2010098735 A JP2010098735 A JP 2010098735A JP 2009237428 A JP2009237428 A JP 2009237428A JP 2009237428 A JP2009237428 A JP 2009237428A JP 2010098735 A JP2010098735 A JP 2010098735A
- Authority
- JP
- Japan
- Prior art keywords
- error
- vector
- matrix
- subvector
- syndrome
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
- H03M13/1162—Array based LDPC codes, e.g. array codes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/17—Burst error correction, e.g. error trapping, Fire codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/43—Majority logic or threshold decoding
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Probability & Statistics with Applications (AREA)
- Mathematical Physics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computing Systems (AREA)
- Pure & Applied Mathematics (AREA)
- Mathematical Optimization (AREA)
- Quality & Reliability (AREA)
- Mathematical Analysis (AREA)
- Computational Mathematics (AREA)
- Error Detection And Correction (AREA)
- Detection And Correction Of Errors (AREA)
Abstract
【解決手段】符号語内の未知の位置で単一シンボル誤りを訂正することと、符号語内の複数シンボルが訂正不能に破損している場合を識別することと、符号語内の単一シンボルが訂正不能に破損している場合を識別することとを達成する方法が提示される。前記方法は、受信語のシンドロームを計算するステップと、前記シンドロームを2個の部分に分割するステップと、2個のシンドローム部分から計算される3個の整数重み付け量を検査するステップと、前記シンドロームを受信ビットに関連する整数値「直交ビット誤り重み」のベクトルに変換するステップと、前記受信語のそれらのビットをトグルするステップとを備え、関連する前記「直交ビット誤り重み」は、可能な値範囲の上半分にあることを特徴とする。
【選択図】なし
Description
・列正則であることにより、zアレー符号は、列非正則のアレー符号より良いメッセージパッシング復号パフォーマンスを可能にする。
・zアレー符号は、符号語長と線形的に成長する符号化時間を維持する。
・zアレー符号は、パリティビット生成、即ち符号化を許容し、独立した順次タスクの調整可能な数に分割されて、符号化プロセスの並列化を可能にする。
・ランダムなビット誤りに対し、メッセージパッシング復号を有利に使用することができる。
・少なくともzアレー符号の部分集合に対し、単一及び二重消失(single and double erasures)(符号語内の既知の位置で誤りのあるシンボル)を、zアレー符号化から処理ステップを変更したものを用いて訂正することができる。
・短時間バースト誤りの状況、即ち、符号語内の未知の位置で単一シンボルが幾つかの破損したビットを有するとき、効率的な復号(即ち、訂正)方法は、今のところ不十分である。
・符号語内の(未知の位置で)単一シンボル誤りを訂正すること
・符号語内の複数のシンボルが訂正不能に破損されている場合を識別すること
・符号語内の単一シンボルが訂正不能に破損されている(少数の)場合を識別すること
・受信語のシンドロームを計算するステップ
・シンドロームを2個の部分に分割するステップ
・2個のシンドローム部分から計算される3個の整数重み付け量を検査するステップ
・シンドロームを受信ビットに関連する整数値「直交ビット誤り重み」のベクトルに変換するステップ
・受信語のそれらのビットをトグルするステップであって、関連する「直交ビット誤り重み」は、可能な値範囲の上半分にあるステップ
・本方法は、zアレー符号化データ上で使用されるとき、特許文献3に記載の復号方法に対して有利な代替手段である。
・単一zアレー符号シンボルの複数のビットが破損されている場合、本発明による拡張多数決論理復号方法の誤り訂正率は、軟判定のメッセージパッシング復号のそれよりかなり高い。
・軟判定のメッセージパッシング復号に比べて、本発明による復号方法は、より単純であり、従って、より少ない処理リソースを必要とする。これは、硬判定、非反復的性質に起因する。
・特許文献3と対照的に、本発明による復号方法は、訂正不能なシンボル誤りイベントを認識する。3という最小シンボル距離を有するアレー符号に対し、全ての単一シンボル誤りは訂正可能である。アレー符号上のzアレー符号の利点は、上で指摘されている。
−シンドロームベクトルsを第1の部分行列s0及び第2の部分行列s1に分割するステップ
−第1の部分行列s0から第1の誤り重みws0を計算し、第2の部分行列s1から第2の誤り重みws1及び第3の誤り重みws1´を計算するステップ
−シンドロームベクトルsを直交ビット誤り重みのベクトルeowに変換するステップ
−直交ビット誤り重みのベクトルeowから、多数決判定を経て多数決誤りベクトルemajを導出するステップ
−多数決誤りベクトルemajから、受信語のシンボルに関連付けられたシンボル誤り重みのベクトルesymを計算するステップ
−シンボル誤り重みのベクトルesymから、潜在的なシンボル誤りの数nsymを導出するステップ
−第1の部分行列s0とのビット単位の排他的論理和演算により、nsym=1が導出されたそれらの受信語r´を訂正するステップ
インデックスx=1,...,pを有するzアレー符号語のシンボルは、パリティ検査のために、部分行列ls及びzアレー符号のパリティ検査行列Hのσ(x-1)´をそれぞれ乗じられている、zアレー符号語のそれらのp−m個のビットを備えるタプルであるように定義される。
Claims (2)
- 正方の2行の、同じサイズを持つ、バイナリ部分行列を備える第1の中間行列を生成するステップであって、第1の行はサイズp・pのp個の単位行列を備え、第2の行はサイズp・pの循環シフト行列のp個の増加するべき乗を備えるステップと、
pを法とする列番号[r+2ri+i+q]で前記第1の中間行列の部分行列の各々からm個の等距離の列を取り除くことにより、前記第1の中間行列から第2の中間行列を生成するステップであって、i,m,p,qは整数であり、i=0,...,m−1であり、m,p,q,rはp=m+2mrのように予め定義され、前記部分行列内の列番号は0で開始するステップと、
0のみを含む、前記第2の中間行列H2の部分行列の第一行からそれらの行列の行を削除することにより、前記第2の中間行列から、第3の中間行列を生成するステップと、
前記第3の中間行列に、それらの列範囲の中間の行に「1」要素を有する高さ2p−mのm−1個のバイナリ列ベクトルを前掛けするステップであって、1べき乗のシフト行列に並置される0べき乗のシフト行列は行重み2を有するステップと
の結果と等しいLDPC符号のパリティ検査行列により、符号化される誤り訂正であるバイナリデータの誤り訂正及び誤り検出の方法であって、
前記バイナリデータは語内で組織化されており、前記語はシンボルを備え、前記方法は、
受信語と前記LDPC符号の前記パリティ検査行列とから、バイナリシンドロームベクトルを計算するステップと、
前記シンドロームベクトルを、第1のサブベクトルと第2のサブベクトルとに分割するステップと、
前記第1のサブベクトルから第1の誤り重みを計算し、前記第2のサブベクトルから第2の誤り重みと第3の誤り重みとを計算するステップと、
前記シンドロームベクトルを直交ビット誤り重みベクトルに変換するステップと、
前記直交ビット誤り重みのベクトルから、多数決判定を経て多数決誤りベクトルを導出するステップと、
前記多数決誤りベクトルから、前記受信語の前記シンボルに関連付けられたシンボル誤り重みのベクトルを計算するステップと、
前記シンボル誤り重みのベクトルから、潜在的なシンボル誤りの数を導出するステップと、
第1の部分行列とのビット単位の排他的論理和演算により、前記潜在的なシンボル誤りの数が1と導出されたそれらの受信語を訂正するステップと
を有することを特徴とする方法。 - 請求項1に記載の方法において、前記第1のサブベクトルは、p−mビットのシンドロームから構成され、前記第2のサブベクトルは、pビットから構成され、前記第3の誤り重みは、前記第2のサブベクトルからその要素2rj+j以外に配されたビットをカウントすることにより得られることを特徴とする方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP08305690A EP2178215A1 (en) | 2008-10-16 | 2008-10-16 | Method for error correction and error detection of modified array codes |
EP08305690.3 | 2008-10-16 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2010098735A true JP2010098735A (ja) | 2010-04-30 |
JP2010098735A5 JP2010098735A5 (ja) | 2014-05-01 |
JP5543170B2 JP5543170B2 (ja) | 2014-07-09 |
Family
ID=40386438
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009237428A Expired - Fee Related JP5543170B2 (ja) | 2008-10-16 | 2009-10-14 | バイナリデータの誤り訂正及び誤り検出の方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8245106B2 (ja) |
EP (2) | EP2178215A1 (ja) |
JP (1) | JP5543170B2 (ja) |
KR (1) | KR101562606B1 (ja) |
CN (1) | CN101729077B (ja) |
TW (1) | TWI492548B (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102325003B (zh) * | 2011-07-14 | 2014-02-12 | 海能达通信股份有限公司 | 数据错误检测的方法及设备 |
DE102014118531B4 (de) * | 2014-12-12 | 2016-08-25 | Infineon Technologies Ag | Verfahren und Datenverarbeitungseinrichtung zum Ermitteln eines Fehlervektors in einem Datenwort |
US10552243B2 (en) | 2017-10-12 | 2020-02-04 | International Business Machines Corporation | Corrupt logical block addressing recovery scheme |
CN112003626B (zh) * | 2020-08-31 | 2023-11-10 | 武汉梦芯科技有限公司 | 一种基于导航电文已知比特的ldpc译码方法、系统和介质 |
CN114765055B (zh) * | 2021-01-14 | 2024-05-03 | 长鑫存储技术有限公司 | 纠错系统 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001036417A (ja) * | 1999-07-22 | 2001-02-09 | Japan Radio Co Ltd | 誤り訂正符号化装置、方法及び媒体、並びに誤り訂正符号復号装置、方法及び媒体 |
JP4662367B2 (ja) * | 2006-04-18 | 2011-03-30 | 共同印刷株式会社 | 情報シンボルの符号化方法及びその装置並びに情報シンボルの復号化方法及び復号化装置 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4556977A (en) | 1983-09-15 | 1985-12-03 | International Business Machines Corporation | Decoding of BCH double error correction - triple error detection (DEC-TED) codes |
US5271012A (en) | 1991-02-11 | 1993-12-14 | International Business Machines Corporation | Method and means for encoding and rebuilding data contents of up to two unavailable DASDs in an array of DASDs |
EP0519669A3 (en) | 1991-06-21 | 1994-07-06 | Ibm | Encoding and rebuilding data for a dasd array |
US5644695A (en) | 1994-01-03 | 1997-07-01 | International Business Machines Corporation | Array combinatorial decoding with multiple error and erasure detection and location using cyclic equivalence testing |
US6961888B2 (en) * | 2002-08-20 | 2005-11-01 | Flarion Technologies, Inc. | Methods and apparatus for encoding LDPC codes |
KR100996029B1 (ko) * | 2003-04-29 | 2010-11-22 | 삼성전자주식회사 | 저밀도 패리티 검사 코드의 부호화 장치 및 방법 |
US7234098B2 (en) * | 2003-10-27 | 2007-06-19 | The Directv Group, Inc. | Method and apparatus for providing reduced memory low density parity check (LDPC) codes |
US7543212B2 (en) * | 2004-09-13 | 2009-06-02 | Idaho Research Foundation, Inc. | Low-density parity-check (LDPC) encoder |
KR100734262B1 (ko) | 2004-12-07 | 2007-07-02 | 삼성전자주식회사 | 광 저장 매체의 최적화된 결함 처리를 위한 결함 판단 장치 |
KR20060135451A (ko) * | 2005-06-25 | 2006-12-29 | 삼성전자주식회사 | 저밀도 패리티 검사 행렬 부호화 방법 및 장치 |
US7831895B2 (en) * | 2006-07-25 | 2010-11-09 | Communications Coding Corporation | Universal error control coding system for digital communication and data storage systems |
US8065598B1 (en) * | 2007-02-08 | 2011-11-22 | Marvell International Ltd. | Low latency programmable encoder with outer systematic code and low-density parity-check code |
US8020063B2 (en) * | 2007-07-26 | 2011-09-13 | Harris Corporation | High rate, long block length, low density parity check encoder |
-
2008
- 2008-10-16 EP EP08305690A patent/EP2178215A1/en not_active Withdrawn
-
2009
- 2009-09-25 TW TW098132378A patent/TWI492548B/zh not_active IP Right Cessation
- 2009-10-07 US US12/587,419 patent/US8245106B2/en active Active
- 2009-10-08 KR KR1020090095595A patent/KR101562606B1/ko not_active IP Right Cessation
- 2009-10-09 EP EP09172674A patent/EP2178216A1/en not_active Withdrawn
- 2009-10-14 JP JP2009237428A patent/JP5543170B2/ja not_active Expired - Fee Related
- 2009-10-16 CN CN200910205192.9A patent/CN101729077B/zh not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001036417A (ja) * | 1999-07-22 | 2001-02-09 | Japan Radio Co Ltd | 誤り訂正符号化装置、方法及び媒体、並びに誤り訂正符号復号装置、方法及び媒体 |
JP4662367B2 (ja) * | 2006-04-18 | 2011-03-30 | 共同印刷株式会社 | 情報シンボルの符号化方法及びその装置並びに情報シンボルの復号化方法及び復号化装置 |
Non-Patent Citations (3)
Title |
---|
JPN6013045812; Dietmar Hepper et al.: 'Increasing the storage density for a 4th-Generation Optical Disc' Consumer Electronics, 2009. ICCE '09. Digest of Technical Papers International Conference on , 20090114 * |
JPN6013045814; Bing Liu et al.: 'Majority decision based weighted symbol-flipping decoding for nonbinary LDPC codes' Future Computer and Communication (ICFCC), 2010 2nd International Conference on Vol.3, 20100524, pp.6-10 * |
JPN6013045816; Hachiro Fujita: 'Modified Low-Density MDS Array Codes' Information Theory, 2006 IEEE International Symposium on , 20060714, pp.2789-2793 * |
Also Published As
Publication number | Publication date |
---|---|
JP5543170B2 (ja) | 2014-07-09 |
EP2178216A1 (en) | 2010-04-21 |
TW201018096A (en) | 2010-05-01 |
US20100269025A1 (en) | 2010-10-21 |
KR20100042589A (ko) | 2010-04-26 |
TWI492548B (zh) | 2015-07-11 |
CN101729077B (zh) | 2014-03-12 |
EP2178215A1 (en) | 2010-04-21 |
CN101729077A (zh) | 2010-06-09 |
KR101562606B1 (ko) | 2015-10-23 |
US8245106B2 (en) | 2012-08-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8996969B2 (en) | Low density parity check decoder with miscorrection handling | |
US10146618B2 (en) | Distributed data storage with reduced storage overhead using reduced-dependency erasure codes | |
US10547332B2 (en) | Device, system and method of implementing product error correction codes for fast encoding and decoding | |
US10511326B2 (en) | Systems and methods for decoding error correcting codes | |
US8929009B2 (en) | Irregular low density parity check decoder with low syndrome error handling | |
US11115051B2 (en) | Systems and methods for decoding error correcting codes | |
US10523245B2 (en) | Soft decoder for generalized product codes | |
JP4651990B2 (ja) | 有限幾何学コードの受信ワードを復号化する方法 | |
US10218388B2 (en) | Techniques for low complexity soft decoder for turbo product codes | |
US10153785B1 (en) | Generalized low-density parity-check (GLDPC) code with variable length constituents | |
US10389383B2 (en) | Low-complexity LDPC encoder | |
EP3852275A1 (en) | Method, device and apparatus for storing data, computer readable storage medium | |
WO2008087042A1 (en) | Multiple-bases belief-propagation and permutation decoding for block codes | |
US20130139028A1 (en) | Extended Bidirectional Hamming Code for Double-Error Correction and Triple-Error Detection | |
US20170214415A1 (en) | Memory system using integrated parallel interleaved concatenation | |
JP5543170B2 (ja) | バイナリデータの誤り訂正及び誤り検出の方法 | |
US10200066B2 (en) | Code reconstruction scheme for multiple code rate TPC decoder | |
Badack et al. | Modified DEC BCH codes for parallel correction of 3-bit errors comprising a pair of adjacent errors | |
US20140317162A1 (en) | Using Carry-less Multiplication (CLMUL) to Implement Erasure Code | |
Kashkouli | The Implementation and Verification of Hamming code | |
Marelli et al. | BCH Codes for Solid-State-Drives | |
WO2010066777A1 (en) | Error correction method | |
Sharath et al. | Error Locked Encoder and Decoder for Nanomemory Application |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20121004 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20121004 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121010 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130917 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20131217 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20131220 |
|
A524 | Written submission of copy of amendment under section 19 (pct) |
Free format text: JAPANESE INTERMEDIATE CODE: A524 Effective date: 20140317 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140408 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140508 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5543170 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |