JP2010098666A

JP2010098666A - 排他的論理和回路および電気光学装置

Info

Publication number: JP2010098666A
Application number: JP2008269802A
Authority: JP
Inventors: Norio Fujimura; 典夫藤村
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2008-10-20
Filing date: 2008-10-20
Publication date: 2010-04-30

Abstract

【課題】前段に接続される回路構成によって論理出力端子から出力される波形の立ち上がり、および、立ち下がりに偏りが生じることを回避した排他的論理和回路を提供する。
【解決手段】第１論理入力端子Ｉn-1を、クロックドインバータの入力端および伝送ゲートの入力端子にそれぞれ接続し、第２論理入力端子Ｉn-2を、クロックドインバータのクロック入力端に接続し、第２論理入力端子Ｉn-2の論理レベルを反転した信号を、伝送ゲートの制御端に供給し、クロックドインバータの出力端および伝送ゲートの出力端子の接続点を論理出力端子Ｏutとする。
【選択図】図１

Description

本発明は、排他的論理和回路および電気光学装置に関する。

排他的論理和（ＥＸ−ＯＲ）回路は、２つの論理入力端子の論理レベルが互いに異なるときに論理出力端子がＨレベルになる、というものである。このような排他的論理和回路は、一般的には、図５に示されるような構成が知られている。すなわち、図５に示される構成では、第２論理入力端子Ｉn-2がＬレベルであるとき、トランジスタ４１、４５で構成されるインバータの出力がＨレベルになるので、トランジスタ１１、１２で構成される伝送ゲートがオン状態となり、第１論理入力端子Ｉn-1の論理レベルが、そのまま論理出力端子Ｏutから出力される。一方、第２論理入力端子Ｉn-2がＨレベルであるとき、当該インバータの出力がＬレベルになるので、伝送ゲートがオフ状態になるとともに、論理入力端子Ｉn-1の論理レベルが、トランジスタ３２、３６で構成されたインバータによって反転されて、論理出力端子Ｏutから出力されるようになっている（非特許文献１参照）。
飯塚哲哉著、「ＣＭＯＳ超ＬＳＩの設計」、第３刷、株式会社培風館、１９９１年１１月、ｐ．１９−２０

しかしながら、上記構成では、論理入力端子Ｉn-2に、例えば図６に示されるように、２入力型の否定論理和（ＮＯＲ）回路の出力端子が接続された場合に、次のような不都合が発生するときがある。すなわち、図７に示されるように、当該ＮＯＲ回路の出力（第２論理入力端子Ｉn-2）がＨレベルになると、第１論理入力端子Ｉn-1の論理レベルを反転させた論理出力端子Ｏutの出力波形において、ＬレベルからＨレベルに変化するときの立ち上がりが、ＨレベルからＬレベルに変化するときの立ち下がりよりも鈍る、という不都合があった。
上記不都合の原因は、図６に示されるように、論理出力端子ＯutがＬレベルであるときには、電流Ｉ_Ｌがトランジスタ３６、４５の２つを介して流れるのに対し、論理出力端子ＯutがＨレベルであるときには、電流Ｉ_Ｈが、ＮＯＲ回路を構成するｐチャネル型のトランジスタ５１、５２、排他的論理和回路のトランジスタ３２の３つを介して流れるので、電流経路に存在するトランジスタの数、および、配線長の相違があるためと考えられる。したがって、この不都合は、ＮＯＲ回路や排他的論理和回路を構成するスイッチング素子として、オン抵抗が高く、各種配線に容量が寄生しやすい薄膜トランジスタを用いた場合に、顕著に現れることとなる。

本発明は、このような事情に鑑みてなされたもので、その目的の１つは、前段に接続される回路構成によらずに、論理出力端子から出力される波形の立ち上がり、および、立ち下がりに偏りが生じることを回避した排他的論理和回路等を提供することにある。

上記課題を解決するために、本発明に係る排他的論理和回路は、クロック入力端の論理レベルがＨレベルであるときに、入力端の論理レベルを反転して出力端に供給し、前記クロック入力端の論理レベルがＬレベルであるときに、前記出力端の論理レベルが不定となるクロックドインバータと、制御端の論理レベルがＨレベルであるときに、入力端子および出力端子の間が導通状態となり、前記制御端の論理レベルがＬレベルであるときに、前記入力端子および前記出力端子の間が非導通状態となる伝送ゲートと、を具備し、第１論理入力端子を、前記クロックドインバータの入力端および前記伝送ゲートの入力端子にそれぞれ接続し、第２論理入力端子を、前記クロックドインバータのクロック入力端に接続し、前記第２論理入力端子の論理レベルを反転した信号を、前記伝送ゲートの制御端に供給し、前記クロックドインバータの出力端および前記伝送ゲートの出力端子の接続点を論理出力端子としたことを特徴とする。この発明によれば、第２論理入力端子がＬレベルであるとき、クロックドインバータの出力端が不定となるが、伝送ゲートが導通状態となるので、第１論理入力端子の論理レベルがそのままスルーして論理出力端子から出力される一方、第２論理入力端子がＨレベルであるとき、伝送ゲートが非導通状態となるが、クロックドインバータの反転動作が有効になるので、第１論理入力端子の論理レベルが反転されて、論理出力端子から出力される。クロックドインバータによる反転動作は、論理レベルのＨおよびＬレベルの電圧を電源としているので、第２論理入力端子がＨレベルであるときのクロックドインバータの反転動作において、論理出力端子から出力される波形の立ち上がり、および、立ち下がりに偏りが生じることを回避することが可能となる。

本発明において、前記クロックドインバータは、前記クロック入力端の論理レベルがＨレベルであって、反転クロック入力端の論理レベルがＬレベルであるときに、前記入力端の論理レベルを反転して前記出力端に供給し、前記クロック入力端の論理レベルがＬレベルであって、前記反転クロック入力端の論理レベルがＨレベルであるときに、前記出力端の論理レベルが不定となり、前記伝送ゲートは、前記制御端の論理レベルがＨレベルであって、反転制御端の論理レベルがＬレベルであるときに導通状態となり、前記制御端の論理レベルがＬレベルであって、前記反転制御入力端がＨレベルであるときに非導通状態となり、前記第２論理入力端子の論理レベルを反転した信号を、前記伝送ゲートの制御端のほか、前記クロックドインバータの反転クロック入力端にも供給し、前記第２論理入力端子を、前記クロックドインバータのクロック入力端のほか、前記伝送ゲートの反転制御端にも接続した構成が好ましい。この構成によれば、クロックドインバータにおける反転動作において入出端の論理レベルが一定であれば、電流がほとんど流れないので、消費電力を抑えることも可能となる。
本発明において、排他的論理和回路は、基板上に形成された薄膜トランジスタより構成されることが好ましい。薄膜トランジスタを用いる場合には、オン抵抗が高く、配線に容量が寄生しやすいので、特に有効となる
本発明の電気光学装置は、基板上にマトリクス状に形成された複数の走査線及び複数のデータ線と、前記走査線とデータ線の交差に対応して設けられたスイッチング手段と、前記スイッチング手段に対応して設けられた画素電極からなる表示エリアと、前記表示エリアに駆動信号を出力する駆動回路とを有する電気光学装置であって、前記スイッチング手段と駆動回路は、前記基板上に形成された薄膜トランジスタより構成され、前記駆動回路は、前記請求項３に記載の排他的論理和回路を含むことを特徴とする。この発明によれば、基板上に形成した薄膜トランジスタより表示エリアを駆動する駆動回路を形成する場合に、本発明の排他的論理和回路を採用することで、産業上の利用性に優れた電気光学装置とすることができる。

以下、本発明を実施するための形態について説明する。図１は、本発明の実施形態に係る排他的論理和回路１の構成を示す図である。
この図において、ｐチャネル型のトランジスタ３１、３２と、ｎチャネル型のトランジスタ３５、３６とはクロックドインバータを構成する。詳細には、トランジスタ３２、３６のドレイン電極同士の接続点がクロックドインバータとしての出力端であり、トランジスタ３２、３６のゲート電極同士の接続点がクロックドインバータとしての入力端であり、トランジスタ３５のゲート電極がクロック入力端であり、トランジスタ３１のゲート電極が反転クロック入力端である。
なお、トランジスタ３２、３６のゲート電極同士の接続点は、第１論理入力端子Ｉn-1に接続されている。

一方、トランジスタ３１のソース電極は、Ｈレベルに相当する電圧Ｖddの給電線に接続され、そのドレイン電極は、トランジスタ３２のソース電極に接続され、そのゲート電極には、第２論理入力端子Ｉn-2の論理レベルを、トランジスタ２１、２５で構成されたインバータによって反転させた信号が供給されている。
トランジスタ３５のソース電極は、Ｌレベルに相当する電圧Ｖssの給電線に接続され、そのドレイン電極は、トランジスタ３６のソース電極に接続され、そのゲート電極は、第２論理入力端子Ｉn-2に接続されている。

トランジスタ１１、１２により構成される伝送ゲートが、第１論理入力端子Ｉn-1とトランジスタ３２、３６のドレイン電極同士の接続点との間に介挿されており、伝送ゲートの制御端であるトランジスタ１１のゲート電極には、第２論理入力端子Ｉn-2の論理レベルを、トランジスタ２１、２５で構成されたインバータによって反転させた信号が供給されるとともに、伝送ゲートの反転制御端であるトランジスタ１２のゲート電極が、第２論理入力端子Ｉn-2に接続されている。
なお、クロックドインバータの出力端（トランジスタ３２、３６のドレイン電極同士の接続点）と、伝送ゲートの出力端子との接続点が、論理出力端子Ｏutとなっている。

図２は、図１で示した構成を基本論理回路で表記したものである。
この図に示されるように、排他的論理和回路１は、第１論理入力端子Ｉn-1をクロックドインバータの入力端および伝送ゲートの入力端子にそれぞれ接続し、第２論理入力端子Ｉn-2をクロックドインバータのクロック入力端、伝送ゲートの反転制御端、および、インバータの入力端にそれぞれ接続し、当該インバータの出力端をクロックドインバータの反転クロック入力端および伝送ゲートの制御端に接続し、クロックドインバータの出力端および伝送ゲートの出力端子の接続点を論理出力端子Ｏutとした回路と等価である。

このような構成の排他的論理和回路１において、論理入力端子Ｉn-2がＬレベルであるとき、トランジスタ３５がオフ状態になるとともに、トランジスタ２１、２５で構成されるインバータの出力がＨレベルとなって、トランジスタ３１もオフ状態となるので、クロックドインバータの出力端は不定となる。ただし、論理入力端子Ｉn-2がＬレベルであるとき、トランジスタ１１、１２のオンによって伝送ゲートがオン状態となるので、論理出力端子Ｏutは、図４に示されるように、論理入力端子Ｉn-1の論理レベルに確定する。
一方、排他的論理和回路１において、論理入力端子Ｉn-2がＨレベルであるとき、トランジスタ３５がオン状態になるとともに、トランジスタ２１、２５で構成されるインバータの出力がＬレベルとなるので、トランジスタ１１、１２のオフによって伝送ゲートはオフ状態となる。ただし、論理入力端子Ｉn-2がＨレベルであるとき、トランジスタ３１、３５のオンによってクロックドインバータは、インバータとして機能するので、論理出力端子Ｏutは、図４に示されるように、論理入力端子Ｉn-1の論理レベルを反転したものとなる。
ここで、論理入力端子Ｉn-1がＬレベルであるために、論理出力端ＯutがＨレベルのときでは、図３に示されるように、電流Ｉ_Ｈがトランジスタ３１、３２を介して流れる一方、論理出力端ＯutがＬレベルのときでは、電流Ｉ_Ｌがトランジスタ３６、３５を介して流れる。

したがって、排他的論理回路１では、論理入力端子Ｉn-2がＨレベルである場合に、論理出力端子Ｏutの電流経路は、Ｈレベルのときと、Ｌレベルのときとで、いずれも給電線まで２個のトランジスタを介し、かつ、その配線長もほぼ同様となるので、論理入力端子Ｉn-2に接続される回路にかかわらず、論理出力端子Ｏutの出力される波形の立ち上がり、および、立ち下がりがほぼ均等になって、偏りの発生を回避することが可能となる。
特に、本実施形態に係る排他的論理和回路１は、オン抵抗が高く、配線に容量が寄生しやすい薄膜トランジスタを用いる場合に有効となる。

次に、実施形態に係る排他的論理和回路を用いた液晶表示装置について説明する。図８は、そのような液晶表示装置のブロック図である。
液晶表示装置１０１は、ガラス等の基板１０１Ｐ上に表示エリア１０５（画素エリア）と、水平ドライバ１０１Ｈ、垂直ドライバ１０１Ｖ、タイミングコントローラ１０２が形成された構成となっている。表示エリア１０５には、複数の走査線１０５Ｇ、複数のデータ線１０５Ｓ、前記走査線１０５Ｇとデータ線１０５Ｓの交差に対応して設けられた画素スイッチングトランジスタ１０５Ｔと、前記画素スイッチングトランジスタ１０５Ｔに対応して設けられた画素電極１０５Ａが設けられている。

また、水平ドライバ１０１Ｈ、垂直ドライバ１０１Ｖ、タイミングコントローラ１０２は、駆動回路の一例である。タイミングコントローラ１０２には、グレイコードを作成するグレイコードカウンタ１０３と、グレイコードをデコードして垂直スタートパルスＳＴＶを作成するデコーダ１０４Ｖと、グレイコードをデコードして水平スタートパルスＳＴＨを作成するデコーダ１０４Ｈとが設けられている。
垂直スタートパルスＳＴＶは垂直ドライバ１０１Ｖに、水平スタートパルスＳＴＨが水平ドライバ１０１Ｈに、それぞれ入力される。そして、垂直ドライバ１０１Ｖは、垂直スタートパルスＳＴＶを順次転送して垂直走査信号を作成し、この垂直走査信号を駆動信号として、走査線１０５Ｇに出力する。水平ドライバ１０１Ｈは、水平スタートパルスＳＴＨを順次転送して水平走査信号を作成し、この水平走査信号に基づいて、データ線１０５Ｇに表示信号を駆動信号として供給する。

前記画素スイッチングトランジスタ１０５Ｔ、前記垂直ドライバ１０１Ｖ、水平ドライバ１０１Ｈ、および、タイミングコントローラ１０２を構成するトランジスタは、薄膜トランジスタから構成されている。そして、本発明の実施形態に係る排他的論理和回路は、前記垂直ドライバ１０１Ｖ、水平ドライバ１０１Ｈ、タイミングコントローラ１０２に使用されている。
なお、電気光学装置としては、上述した液晶表示装置１０１だけではなく、有機ＥＬディスプレイ、フィールドエミッション型ディスプレイ、プラズマディスプレイに用いても良い。

実施形態に係る排他的論理回路の構成を示す図である。同排他的論理和回路を基本論理回路で示した等価回路である。同排他的論理和回路における電流経路を示す図である。同排他的論理和回路の動作を示す波形図である。従来の排他的論理回路の構成を示す図である。従来の排他的論理和回路における電流経路を示す図である。従来の排他的論理和回路の動作を示す波形図である。実施形態に係る排他的論理回路を用いた液晶表示装置を示すブロック図である。

符号の説明

１…排他的論理和回路、１１、１２…トランジスタ（伝送ゲート）、２１、２５…トランジスタ（インバータ）、３１、３２、３５、３６…トランジスタ（クロックドインバータ）、１０１…液晶表示装置（電気光学装置）、１０１Ｐ…基板、１０１Ｈ…水平ドライバ、１０１Ｖ…垂直ドライバ、１０２…タイミングコントローラ、１０３…グレイコードカウンタ、１０４Ｈ、１０４Ｖ…デコーダ、１０５Ｇ…走査線、１０５Ｓ…データ線、１０５Ｔ…画素スイッチングトランジスタ（スイッチング手段）、１０５Ａ…画素電極

Claims

クロック入力端の論理レベルがＨレベルであるときに、入力端の論理レベルを反転して出力端に供給し、前記クロック入力端の論理レベルがＬレベルであるときに、前記出力端の論理レベルが不定となるクロックドインバータと、
制御端の論理レベルがＨレベルであるときに、入力端子および出力端子の間が導通状態となり、前記制御端の論理レベルがＬレベルであるときに、前記入力端子および前記出力端子の間が非導通状態となる伝送ゲートと、
を具備し、
第１論理入力端子を、前記クロックドインバータの入力端および前記伝送ゲートの入力端子にそれぞれ接続し、
第２論理入力端子を、前記クロックドインバータのクロック入力端に接続し、
前記第２論理入力端子の論理レベルを反転した信号を、前記伝送ゲートの制御端に供給し、
前記クロックドインバータの出力端および前記伝送ゲートの出力端子の接続点を論理出力端子とした
ことを特徴とする排他的論理和回路。
前記クロックドインバータは、
前記クロック入力端の論理レベルがＨレベルであって、反転クロック入力端の論理レベルがＬレベルであるときに、前記入力端の論理レベルを反転して前記出力端に供給し、前記クロック入力端の論理レベルがＬレベルであって、前記反転クロック入力端の論理レベルがＨレベルであるときに、前記出力端の論理レベルが不定となり、
前記伝送ゲートは、
前記制御端の論理レベルがＨレベルであって、反転制御端の論理レベルがＬレベルであるときに導通状態となり、前記制御端の論理レベルがＬレベルであって、前記反転制御入力端がＨレベルあるときに非導通状態となり、
前記第２論理入力端子の論理レベルを反転した信号を、前記伝送ゲートの制御端のほか、前記クロックドインバータの反転クロック入力端にも供給し、
前記第２論理入力端子を、前記クロックドインバータのクロック入力端のほか、前記伝送ゲートの反転制御端にも接続した
ことを特徴とする請求項１に記載の排他的論理和回路。
前記排他的論理和回路は、基板上に形成された薄膜トランジスタより構成される
ことを特徴とする請求項１または請求項２に記載の排他的論理和回路。
基板上にマトリクス状に形成された複数の走査線及び複数のデータ線と、前記走査線とデータ線の交差に対応して設けられたスイッチング手段と、前記スイッチング手段に対応して設けられた画素電極からなる表示エリアと、前記表示エリアに駆動信号を出力する駆動回路とを有する電気光学装置であって、
前記スイッチング手段と駆動回路は、前記基板上に形成された薄膜トランジスタより構成され、
前記駆動回路は、前記請求項３に記載の排他的論理和回路を含む
ことを特徴とする電気光学装置。