JP2010092106A - アーキテクチャ検証装置 - Google Patents
アーキテクチャ検証装置 Download PDFInfo
- Publication number
- JP2010092106A JP2010092106A JP2008258731A JP2008258731A JP2010092106A JP 2010092106 A JP2010092106 A JP 2010092106A JP 2008258731 A JP2008258731 A JP 2008258731A JP 2008258731 A JP2008258731 A JP 2008258731A JP 2010092106 A JP2010092106 A JP 2010092106A
- Authority
- JP
- Japan
- Prior art keywords
- architecture
- information
- unit
- bus
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
【解決手段】複数のモジュールおよびバスを含むアーキテクチャの解析を支援するアーキテクチャ検証装置10は、モジュールのバストランザクションを監視して、バストランザクション情報を取得するバス監視部12と、受信トランザクション、データ処理、および送信トランザクションを監視して、それぞれに対応して、受信トランザクション情報、処理時間を示す処理情報、ならびに送信トランザクション情報を取得するモジュール監視部13と、入力部11によって入力された制約情報、バストランザクション情報、受信トランザクション情報、処理情報、および送信トランザクション情報を関連付けて、アーキテクチャ情報15aを生成するアーキテクチャ情報生成部と、アーキテクチャ情報15aを出力する出力部16と、を備えている。
【選択図】図4
Description
複数のモジュールおよびバスを含むアーキテクチャの解析を支援するアーキテクチャ検証装置であって、
前記アーキテクチャの処理時間に関する制約情報を入力する入力部と、
前記モジュールが前記バスを利用するためのバストランザクションを監視して、バストランザクション情報を取得するバス監視部と、
前記モジュールがデータを受信するための受信トランザクション、前記モジュールが前記データに対して行う処理、および前記モジュールが前記データを送信するための送信トランザクションを監視して、前記受信トランザクションに関する受信トランザクション情報、前記モジュールの処理内容および処理時間を示す処理情報、ならびに前記送信トランザクションに関する送信トランザクション情報を取得するモジュール監視部と、
前記入力部によって入力された制約情報と、前記バス監視部によって取得されたバストランザクション情報と、前記モジュール監視部によって取得された受信トランザクション情報、処理情報、および送信トランザクション情報と、を関連付けて、アーキテクチャ情報を生成するアーキテクチャ情報生成部と、
前記アーキテクチャ情報生成部によって生成されたアーキテクチャ情報を出力する出力部と、を備えることを特徴とするアーキテクチャ検証装置が提供される。
11 入力部
12 バス監視部
13 モジュール監視部
14 アーキテクチャ情報生成部
141 アーキテクチャ再構築部
142 アーキテクチャ情報更新部
143 アーキテクチャ案作成部
144 解析部
145 評価部
15 記憶部
15a アーキテクチャ情報
15b 解析結果
15c 評価結果
16 出力部
20 入力装置
30 出力装置
40 システム実行装置
Claims (5)
- 複数のモジュールおよびバスを含むアーキテクチャの解析を支援するアーキテクチャ検証装置であって、
前記アーキテクチャの処理時間に関する制約情報を入力する入力部と、
前記モジュールが前記バスを利用するためのバストランザクションを監視して、バストランザクション情報を取得するバス監視部と、
前記モジュールがデータを受信するための受信トランザクション、前記モジュールが前記データに対して行う処理、および前記モジュールが前記データを送信するための送信トランザクションを監視して、前記受信トランザクションに関する受信トランザクション情報、前記モジュールの処理内容および処理時間を示す処理情報、ならびに前記送信トランザクションに関する送信トランザクション情報を取得するモジュール監視部と、
前記入力部によって入力された制約情報と、前記バス監視部によって取得されたバストランザクション情報と、前記モジュール監視部によって取得された受信トランザクション情報、処理情報、および送信トランザクション情報と、を関連付けて、アーキテクチャ情報を生成するアーキテクチャ情報生成部と、
前記アーキテクチャ情報生成部によって生成されたアーキテクチャ情報を出力する出力部と、を備えることを特徴とするアーキテクチャ検証装置。 - 前記入力部は、前記アーキテクチャの処理時間に影響を与えるパラメータをさらに入力し、
前記アーキテクチャ情報生成部によって生成されたアーキテクチャ情報を記憶する記憶部と、
前記入力部によって入力されたパラメータを用いて前記記憶部に記憶されたアーキテクチャ情報に対応するアーキテクチャを再構築するアーキテクチャ再構築部と、
前記アーキテクチャ再構築部によって再構築されたアーキテクチャを解析して、前記記憶部に記憶されたアーキテクチャ情報を更新するアーキテクチャ情報更新部と、をさらに備え、
前記出力部は、前記アーキテクチャ情報更新部によって更新されたアーキテクチャ情報を出力する請求項1に記載のアーキテクチャ検証装置。 - 前記入力部は、前記アーキテクチャの処理時間に影響を与えるパラメータをさらに入力し、
前記アーキテクチャ情報生成部によって生成されたアーキテクチャ情報を記憶する記憶部と、
前記入力部によって入力された制約情報およびパラメータ、ならびに前記記憶部に記憶されたアーキテクチャ情報に基づいてアーキテクチャ案を作成するアーキテクチャ案作成部と、
前記アーキテクチャ案作成部によって作成されたアーキテクチャ案を解析する解析部と、をさらに備え、
前記出力部は、前記解析部の解析結果を出力する請求項1に記載のアーキテクチャ検証装置。 - 所定の評価基準に基づいて前記解析部の解析結果を評価する評価部をさらに備え、
前記出力部は、前記評価部の評価結果とともに、前記解析部の解析結果を出力する請求項3に記載のアーキテクチャ検証装置。 - 前記パラメータは、前記モジュールの処理時間、前記バスの優先度、および前記バスの構成条件の少なくとも1つを含む請求項2乃至4の何れか1項に記載のアーキテクチャ検証装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008258731A JP5166194B2 (ja) | 2008-10-03 | 2008-10-03 | アーキテクチャ検証装置 |
US12/553,034 US20100088451A1 (en) | 2008-10-03 | 2009-09-02 | Architecture verifying apparatus, architecture verifying method, and medium storing architecture verifying program |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008258731A JP5166194B2 (ja) | 2008-10-03 | 2008-10-03 | アーキテクチャ検証装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010092106A true JP2010092106A (ja) | 2010-04-22 |
JP5166194B2 JP5166194B2 (ja) | 2013-03-21 |
Family
ID=42076694
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008258731A Expired - Fee Related JP5166194B2 (ja) | 2008-10-03 | 2008-10-03 | アーキテクチャ検証装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20100088451A1 (ja) |
JP (1) | JP5166194B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010286885A (ja) * | 2009-06-09 | 2010-12-24 | Toshiba Corp | アーキテクチャ検証装置 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9846449B1 (en) * | 2014-07-02 | 2017-12-19 | Xilinx, Inc. | System and method for monitoring bus transactions within a programmable integrated circuit by selectively inserting detector circuit at user specified insertion point corresponding to a bus interconnect |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002157291A (ja) * | 2000-11-16 | 2002-05-31 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置の設計方法 |
JP2003015968A (ja) * | 2001-06-29 | 2003-01-17 | Fujitsu Ltd | バスシミュレータ |
JP2006092561A (ja) * | 2005-10-03 | 2006-04-06 | Matsushita Electric Ind Co Ltd | インターフェースの設計方法 |
JP2006146332A (ja) * | 2004-11-16 | 2006-06-08 | Sony Corp | データ処理システム検証装置と方法およびプログラム |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6978425B1 (en) * | 2000-03-03 | 2005-12-20 | Nec Corporation | Methodology for the design of high-performance communication architectures for system-on-chips using communication architecture tuners |
US7778815B2 (en) * | 2005-05-26 | 2010-08-17 | The Regents Of The University Of California | Method for the fast exploration of bus-based communication architectures at the cycle-count-accurate-at-transaction-boundaries (CCATB) abstraction |
-
2008
- 2008-10-03 JP JP2008258731A patent/JP5166194B2/ja not_active Expired - Fee Related
-
2009
- 2009-09-02 US US12/553,034 patent/US20100088451A1/en not_active Abandoned
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002157291A (ja) * | 2000-11-16 | 2002-05-31 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置の設計方法 |
JP2003015968A (ja) * | 2001-06-29 | 2003-01-17 | Fujitsu Ltd | バスシミュレータ |
JP2006146332A (ja) * | 2004-11-16 | 2006-06-08 | Sony Corp | データ処理システム検証装置と方法およびプログラム |
JP2006092561A (ja) * | 2005-10-03 | 2006-04-06 | Matsushita Electric Ind Co Ltd | インターフェースの設計方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010286885A (ja) * | 2009-06-09 | 2010-12-24 | Toshiba Corp | アーキテクチャ検証装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5166194B2 (ja) | 2013-03-21 |
US20100088451A1 (en) | 2010-04-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108108162B (zh) | 应用程序编程接口生成方法及装置 | |
JP5994679B2 (ja) | 処理装置、及び処理装置の制御方法 | |
JP5137434B2 (ja) | データ処理装置、分散処理システム、データ処理方法、及びデータ処理プログラム | |
JP2008210107A (ja) | シミュレーション方法及びシミュレーション装置 | |
JP2010218139A (ja) | 実行履歴トレース方法 | |
US20130107289A1 (en) | Rasterization of printing data | |
CN106557351A (zh) | 嵌入式应用程序的数据处理方法及装置 | |
JP5522283B1 (ja) | リストベクトル処理装置、リストベクトル処理方法、プログラム、コンパイラ、及び、情報処理装置 | |
JP5166194B2 (ja) | アーキテクチャ検証装置 | |
US8976373B2 (en) | Image processing apparatus, computer-readable storage medium storing program and image processing method | |
Xu et al. | Empowering R with high performance computing resources for big data analytics | |
JP2011138494A (ja) | 仮想タスクを使用したマルチコアプロセッサの性能解析のための関係モデル化 | |
JP5692739B2 (ja) | 常微分方程式を解くための方法、プログラム及びシステム | |
JP2012203451A (ja) | 半導体集積回路シミュレーション装置及び半導体集積回路のシミュレーション方法 | |
US9471456B2 (en) | Interleaved instruction debugger | |
JP2021506010A5 (ja) | ||
US20110225400A1 (en) | Device for Testing a Multitasking Computation Architecture and Corresponding Test Method | |
CN110673815B (zh) | 一种位图显示方法、装置、设备及计算机可读存储介质 | |
JP5123255B2 (ja) | アーキテクチャ検証装置 | |
US10235146B1 (en) | Method and mechanism for composite data service generation and implementation | |
JP6223637B2 (ja) | シミュレーション装置及びシミュレーション方法及びシミュレーションプログラム | |
JP5874433B2 (ja) | トレース結合装置及びプログラム | |
US10303832B2 (en) | Architecture generating device | |
CN104423956B (zh) | 一种任务控制方法及系统 | |
JP2014102530A (ja) | 情報伝達システム設計支援方法およびプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110303 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120606 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120612 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120727 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121127 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121220 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151228 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151228 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |