JP2010091711A - Display - Google Patents

Display Download PDF

Info

Publication number
JP2010091711A
JP2010091711A JP2008260460A JP2008260460A JP2010091711A JP 2010091711 A JP2010091711 A JP 2010091711A JP 2008260460 A JP2008260460 A JP 2008260460A JP 2008260460 A JP2008260460 A JP 2008260460A JP 2010091711 A JP2010091711 A JP 2010091711A
Authority
JP
Japan
Prior art keywords
display data
display
data
time direction
modulation circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008260460A
Other languages
Japanese (ja)
Inventor
Sumihisa Oishi
純久 大石
Junichi Maruyama
純一 丸山
Kikuo Ono
記久雄 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Hitachi Displays Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Displays Ltd filed Critical Hitachi Displays Ltd
Priority to JP2008260460A priority Critical patent/JP2010091711A/en
Publication of JP2010091711A publication Critical patent/JP2010091711A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To reduce burring in moving image displaying while maintaining the image quality of a static image as conventionally by a simple circuit. <P>SOLUTION: A display has functions of emphasizing and weakening a change of display data in a time direction based on previous frame display data DP before by one frame period and current frame display data DN, and functions of emphasizing and weakening a change of the display data in a space direction. If the previous frame display data DP and the current frame display data DN roughly coincide with each other, luminance requested from an external system is displayed. If not conincident, for one field among m fields, the emphasis process of emphasizing a high-frequency component and a change in a time direction is performed. A (m-1) field after the one field, the weakening processs of weakening a high-frequency component and a change in a time direction are performed. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は表示装置及びその駆動方法に関し、例えば、動画表示における動画ぼやけの低減を簡易な回路を用いて図る技術に関する。   The present invention relates to a display device and a driving method thereof, and, for example, relates to a technique for reducing moving image blur using a simple circuit in moving image display.

表示ディスプレイを特に動画表示の観点で分類した場合、インパルス応答型ディスプレイとホールド応答型ディスプレイに大別される。インパルス応答型ディスプレイとは、ブラウン管の残光特性のように、輝度応答が走査直後から低下するタイプであり、ホールド応答型ディスプレイとは、液晶ディスプレイのように、表示データに基づく輝度を次の走査まで保持し続けるタイプである。   When display displays are classified in particular from the viewpoint of moving image display, they are broadly classified into impulse response type displays and hold response type displays. The impulse response type display is a type in which the luminance response decreases immediately after scanning, as in the afterglow characteristics of a cathode ray tube. The hold response type display, as in a liquid crystal display, scans the brightness based on display data for the next scan. It is a type that keeps up to.

ホールド応答型ディスプレイの特徴としては、静止画の場合はちらつきのない良好な表示品質を得ることができるが、動画の場合には移動する物体の周囲がぼやけて見える、所謂動画ぼやけが発生し、著しく表示品質が低下するという課題がある。動画ぼやけの発生要因は、物体の移動に伴い視線を移動する際、輝度のホールドされた表示画像に対して移動前後の表示イメージを観測者が補間する、所謂網膜残像に起因するため、表示ディスプレイの応答速度をどれだけ向上させても動画ぼやけは完全に解消しないことが知られており、これを解決するためには、より短い周波数で表示画像を更新するか、黒画面の挿入によって一旦網膜残像をキャンセルすることで、インパルス応答型ディスプレイに近づける方法が有効であると知られている。   As a feature of the hold response type display, it is possible to obtain a good display quality without flickering in the case of a still image, but in the case of a moving image, a so-called moving image blur occurs in which the surroundings of a moving object appear blurred. There is a problem that display quality is remarkably deteriorated. The cause of moving image blur is due to the so-called retinal afterimage in which the observer interpolates the display image before and after the movement with respect to the display image whose brightness is held when moving the line of sight as the object moves. It is known that no matter how much the response speed of the video is improved, the video blur is not completely eliminated. To solve this problem, the display image is updated at a shorter frequency or the retina is temporarily inserted by inserting a black screen. It is known that a method of canceling an afterimage and bringing it closer to an impulse response display is effective.

一方、動画が求められるディスプレイとしてはテレビ受像機が代表的なものであり、その走査周波数は例えばNTSC信号では60Hzの飛び越し走査、PAL信号では50Hzの順次走査といったように規格化された信号であり、この周波数に基づき表示画像のフレーム周波数を60Hz乃至50Hzとした場合、周波数は十分高くないために動画ぼやけを生じてしまう。   On the other hand, a television receiver is a typical display that requires moving images, and its scanning frequency is a standardized signal such as 60 Hz interlaced scanning for NTSC signals and 50 Hz sequential scanning for PAL signals. When the frame frequency of the display image is set to 60 Hz to 50 Hz based on this frequency, the frequency is not sufficiently high, so that moving image blur occurs.

この動画ぼやけを改善するための手段として、上記のより短い周波数で画像を更新する技術としては、特許文献1に記されるように、走査周波数を高めると共に、フレーム間の表示データに基づき補間フレームの表示データを生成し、画像の更新速度を高める手法(以下、補間フレーム生成方法と略す)がある。黒フレームを挿入する技術としては、特許文献2に記されるように表示データの間で黒表示データを挿入する技術等が開示されている。   As means for improving the moving image blur, as a technique for updating an image at the shorter frequency described above, as described in Patent Document 1, the scanning frequency is increased and an interpolated frame based on display data between frames is used. There is a method (hereinafter abbreviated as an interpolated frame generation method) for generating display data and increasing the image update speed. As a technique for inserting a black frame, as disclosed in Patent Document 2, a technique for inserting black display data between display data is disclosed.

しかしながら、特許文献1の手法は、本来存在しない表示データを生成する事であり、より正確なデータを生成しようとすると回路規模が増大してしまい、逆に回路規模を抑えると補間生成ミスが発生し、表示品質の点では著しく低下する恐れがある。   However, the technique disclosed in Patent Document 1 is to generate display data that does not exist originally. If more accurate data is to be generated, the circuit scale increases. Conversely, if the circuit scale is reduced, an interpolation generation error occurs. In view of display quality, however, there is a risk of a significant decrease.

一方、特許文献2の手法では、黒フレームと映像フレームで輝度差がある為に、周波数が低くなるとちらつき(フリッカ)が観測され、前記PAL圏に対して適用する事が困難となる。   On the other hand, in the method of Patent Document 2, since there is a luminance difference between the black frame and the video frame, flicker is observed when the frequency is low, and it is difficult to apply to the PAL zone.

それ以外の手法として、動画ぼやけを低減する方法が、特許文献3に開示されている。   As another method, Patent Document 3 discloses a method of reducing moving image blur.

特許文献3においては、入力された画像信号のフレーム周波数を整数倍し、増加したフレームに新たな画像信号を生成し、入力画像信号および生成画像信号を用いて画像表示を行う画像表示方法であって、連続する入力画像信号の線形和を取って第1次中間画像信号を生成する工程と、第1次中間画像信号をローパスフィルタで処理して第2次中間画像信号を生成する工程と、連続する入力画像信号の変動領域に対応する第2次中間画像信号のみを抽出して、第3次中間画像信号を生成する工程と、連続する入力画像信号の非変動領域における画像信号のみを抽出して、共通画像信号を生成する工程と、第3次中間画像信号および共通画像信号を合成して、生成画像信号を生成する工程とを有する、としている。   Patent Document 3 discloses an image display method in which a frame frequency of an input image signal is multiplied by an integer, a new image signal is generated in an increased frame, and an image is displayed using the input image signal and the generated image signal. Generating a first intermediate image signal by taking a linear sum of successive input image signals, generating a second intermediate image signal by processing the first intermediate image signal with a low-pass filter, Extracting only the second intermediate image signal corresponding to the fluctuation region of the continuous input image signal to generate the third intermediate image signal, and extracting only the image signal in the non-fluctuation region of the continuous input image signal Thus, the method includes a step of generating a common image signal and a step of generating a generated image signal by combining the third intermediate image signal and the common image signal.

特開2005−6275号公報JP 2005-6275 A 特開2003−280599号公報JP 2003-280599 A 特開2006−259689号公報Japanese Patent Laid-Open No. 2006-259689

前記特許文献3の手法は特許文献1の手法と比較して、簡易な回路で実現できるものの、以下の課題を有している。   Although the method of Patent Document 3 can be realized with a simple circuit as compared with the method of Patent Document 1, it has the following problems.

第一に、増加したフレームの映像データは、フレーム間の平均値に応じて決定するとしている。しかしながら、ローパスフィルタのカットオフ周波数によっては、生成された映像データが最適とは限らない。更に表示装置として液晶表示素子を用いたディスプレイは、その応答時間が一般にmsオーダーであり、且つその応答時間は階調間で異なる。従って動画ぼやけに対しては安定した低減効果を得られない可能性がある。   First, the video data of the increased frame is determined according to the average value between frames. However, the generated video data is not always optimal depending on the cutoff frequency of the low-pass filter. Furthermore, a display using a liquid crystal display element as a display device generally has a response time on the order of ms, and the response time varies between gradations. Therefore, there is a possibility that a stable reduction effect cannot be obtained for moving image blur.

第二に、第3次中間画像信号および共通画像信号を合成しているが、合成部分は必ずしも連続性を有せず、合成画像は高周波成分が含まれる事となる。この高周波成分が動いた場合にぼやけとして視認され、動画ぼやけに対しては十分な低減効果を得られない可能性がある。   Second, the third intermediate image signal and the common image signal are synthesized, but the synthesized portion does not necessarily have continuity, and the synthesized image includes a high-frequency component. When this high-frequency component moves, it is visually recognized as blur, and there is a possibility that a sufficient reduction effect cannot be obtained for moving image blur.

第三に、生成した画像信号と、入力画像信号を交互に表示するとしているが、この場合、生成画像に対しては時間方向に平均処理、空間方向にローパスフィルタ処理を行うものの、一方の入力信号には何ら変換を行わない為、動画ぼやけに対しては十分な低減効果を得られない可能性がある。   Thirdly, the generated image signal and the input image signal are displayed alternately. In this case, the generated image is averaged in the time direction and low-pass filter processed in the spatial direction. Since no conversion is performed on the signal, there is a possibility that a sufficient reduction effect cannot be obtained for moving image blur.

本発明は上記課題を鑑み、簡易な回路でより効果の高い動画ぼやけ低減を図る事が可能な表示装置を提供する。   In view of the above-described problems, the present invention provides a display device capable of reducing motion blur more effectively with a simple circuit.

以下、話を整理する為に、1画面分の表示データが転送されてくる期間を1入力フレーム期間、マトリックス表示ディスプレイ1画面分の表示データに基づく書き換えが行われる期間を1描画フレーム期間とする。前記特許文献3の場合、1入力フレーム期間は、2描画フレーム期間から成立している。   Hereinafter, in order to organize the story, a period during which display data for one screen is transferred is defined as one input frame period, and a period during which rewriting based on display data for one screen of the matrix display is performed is defined as one drawing frame period. . In the case of Patent Document 3, one input frame period is composed of two drawing frame periods.

本発明の表示装置は、少なくとも1入力フレーム分の表示データを記憶するメモリを有する。このメモリからの出力表示データは、入力フレーム周波数に対しn倍速(nは1以上の整数)とし、1入力フレームに対して同一の画像からなるn描画フレーム分の表示データを生成する。n=1の場合は、現フレームの表示データはメモリから出力する必要はない。又、前フレームの表示データは、変化を調べる為の比較データとする為、全てのビットを必要とする訳ではない。n=2の場合の例を実施例1に、n=1の場合の例を実施例2に示す。   The display device of the present invention has a memory for storing display data for at least one input frame. Output display data from this memory is set to n times speed (n is an integer of 1 or more) with respect to the input frame frequency, and display data for n drawing frames consisting of the same image is generated for one input frame. When n = 1, it is not necessary to output the display data of the current frame from the memory. Further, since the display data of the previous frame is used as comparison data for examining changes, not all bits are required. An example in the case of n = 2 is shown in Example 1, and an example in the case of n = 1 is shown in Example 2.

このような表示データから、該当画素近傍における表示データの時間方向の変化に基づき、その変化を強調するように変換する時間方向強調工程と、該当画素近傍における表示データの空間方向の変化である空間周波数の高周波数成分を増加せしめることによって、変化を強調するように変換する空間方向強調工程を1描画フレーム期間行う。時間方向強調と空間方向強調工程はどちらを先に行っても良く、初めに時間方向強調工程を行い、次に空間方向強調工程を行う例を実施例1に、初めに空間方向強調工程を行い、次に時間方向強調工程を行う例を実施例3に示す。   A time direction emphasizing step for converting such display data to emphasize the change based on a change in the time direction of the display data in the vicinity of the pixel, and a space that is a change in the spatial direction of the display data in the vicinity of the pixel. By increasing the high frequency component of the frequency, a spatial direction emphasizing step for converting the change to be emphasized is performed for one drawing frame period. Either the temporal direction emphasis process or the spatial direction emphasis process may be performed first. In the example in which the time direction emphasis process is performed first and then the spatial direction emphasis process is performed, in Example 1, the spatial direction emphasis process is performed first. Next, an example in which the time direction emphasis step is performed is shown in a third embodiment.

前記1描画フレーム期間に続く(m−1)描画フレーム期間(mはnと独立な2以上の整数)では、該当画素近傍における表示データの時間方向の変化に基づき、その変化を弱調するように変換する時間方向弱調工程と、該当画素近傍における表示データの空間方向の変化に基づき、その変化を弱調するように変換する空間方向弱調工程を行う。   In the (m-1) drawing frame period (m is an integer of 2 or more independent of n) following the one drawing frame period, the change is weakened based on the change in the time direction of the display data in the vicinity of the pixel. Based on the change in the spatial direction of the display data in the vicinity of the corresponding pixel and the weak adjustment step in the spatial direction for converting the change so as to be weak.

一方、表示データが入力フレーム間で変化していない場合は、入力された表示データを変換する事なく描画用のデータとする。   On the other hand, if the display data does not change between input frames, the input display data is used as drawing data without being converted.

以上の結果、静止画の場合には表示データの変化が無い為、入力された表示データに基づく輝度表示を実現できる。動画の場合には、同一の入力表示データに基づく映像がn描画フレーム期間、強調工程と弱調工程の周期がm描画フレーム期間となる。このような表示を行った場合、人の目の網膜残像効果から、nとmの最小公倍数:LCM(n,m)(但し、LCM(x,y)はxとyの最小公倍数を示す)からなる映像を視認されるため、この輝度が入力された表示データと略同一となるように変換することで、映像への違和感を抑えることが可能となる。更に、動画の場合においては、強調工程から弱調工程を経て、次の強調工程に至る期間はm描画フレーム期間から成る。この周期が低い場合には、描画フレーム毎の輝度特性の違いから、動きがぶれて見えるジャダーの為に、不快な映像として見える。従って、このジャダーを抑える為には、強調工程から次の強調工程に至るm描画フレーム期間を、24Hz以上とすることが望ましい。   As a result, since there is no change in the display data in the case of a still image, luminance display based on the input display data can be realized. In the case of a moving image, an image based on the same input display data is an n drawing frame period, and a period between the emphasis process and the weak adjustment process is an m drawing frame period. When such display is performed, the least common multiple of n and m: LCM (n, m) (where LCM (x, y) indicates the least common multiple of x and y) from the retinal afterimage effect of the human eye. Since the image made up of is visually recognized, it is possible to suppress a sense of discomfort with the image by converting the luminance so that it is substantially the same as the input display data. Further, in the case of a moving image, the period from the emphasis process to the next emphasis process and the next emphasis process consists of m drawing frame periods. When this period is low, it looks as an uncomfortable image because of the judder that appears to be blurred due to the difference in the luminance characteristics of each drawing frame. Therefore, in order to suppress this judder, it is desirable that the m drawing frame period from the enhancement step to the next enhancement step is 24 Hz or more.

本発明によれば、簡易な回路でより効果の高い動画ぼやけ低減を図る事が可能な表示装置を提供することが可能となる。   According to the present invention, it is possible to provide a display device capable of reducing moving picture blur more effectively with a simple circuit.

本発明の実施形態における表示装置は、1フレーム期間前の入力映像データと現フレームの入力映像データに基づき表示データの時間方向の変化を強調する機能と弱調する機能と、表示データの空間方向の変化を強調する機能と弱調する機能を有し、フレーム間での映像が変化した近傍画素に対し、時間方向、空間方向共に表示の変化を強調する画像を1描画フレーム期間、時間方向、空間方向共に表示の変化を弱調する画像を前記1描画フレーム期間に続く(m−1)描画フレーム期間行う。   The display device according to the embodiment of the present invention includes a function for emphasizing and weakening a change in the time direction of display data based on input video data of one frame period before and input video data of the current frame, and a spatial direction of the display data. An image for emphasizing a change in display in both the time direction and the spatial direction for a neighboring pixel in which an image between frames has changed, and a function for emphasizing a change of the image and a weak adjustment function. An image that weakens the change in display in both the spatial direction is performed for (m-1) drawing frame periods following the one drawing frame period.

以下、1入力フレームを2描画フレームで駆動した場合の本発明の実施例について、図1〜10を用いて説明する。以下、「描画フレーム」を「フィールド」という。   Hereinafter, an embodiment of the present invention when one input frame is driven by two drawing frames will be described with reference to FIGS. Hereinafter, “drawing frame” is referred to as “field”.

図1は本実施例における表示装置の構成を示すブロック図である。101は入力表示データ、102は入力制御信号であり、入力表示データ101、入力制御信号102は図説しない外部システムから入力されるものとする。103は制御信号生成回路、104は列電極制御信号、105は行電極制御信号、106はメモリ制御信号、107は演算制御信号である。104〜107の各制御信号は、制御信号生成回路103において入力制御信号102に基づき生成されるものとする。108はフレームダブラ、109は現フレーム表示データ、110は前フレーム表示データである。フレームダブラ108は、メモリ制御信号106に基づき、入力表示データ101の書き込みがなされると共に、入力表示データの、ある画面の表示領域先頭から次の画面の表示領域先頭までの期間(フレーム期間)に対して、2倍の速度で2回の読み出しが行われる。ここで、1フレーム期間に対し、前半の読み出しデータに基づき表示される期間を前半フィールド、後半の読み出しデータに基づき表示される期間を後半フィールドとする。又、現フレーム表示データ109と前フレーム表示データ110は1フレーム分の位相差を有するものとする。111は演算パラメータ格納部、112は演算パラメータであり、演算パラメータ格納部111は演算制御信号107に基づき、格納されたパラメータの読み出しが行われる。113は演算回路、114は時間・空間方向変換表示データである。115は列電極駆動回路、116は列電極駆動信号、117は行電極駆動回路、118は行電極駆動信号である。119は行方向と列方向の構成からなるマトリックス表示ディスプレイである。   FIG. 1 is a block diagram showing the configuration of the display device in this embodiment. Reference numeral 101 denotes input display data, and reference numeral 102 denotes an input control signal. The input display data 101 and the input control signal 102 are input from an external system (not shown). 103 is a control signal generation circuit, 104 is a column electrode control signal, 105 is a row electrode control signal, 106 is a memory control signal, and 107 is an arithmetic control signal. The control signals 104 to 107 are generated based on the input control signal 102 in the control signal generation circuit 103. 108 is a frame doubler, 109 is current frame display data, and 110 is previous frame display data. The frame doubler 108 writes the input display data 101 on the basis of the memory control signal 106, and in the period (frame period) of the input display data from the start of the display area of one screen to the start of the display area of the next screen. On the other hand, reading is performed twice at twice the speed. Here, for one frame period, a period displayed based on the first half read data is a first half field, and a period displayed based on the second half read data is a second half field. Further, it is assumed that the current frame display data 109 and the previous frame display data 110 have a phase difference of one frame. Reference numeral 111 denotes a calculation parameter storage unit, and 112 denotes a calculation parameter. The calculation parameter storage unit 111 reads out the stored parameter based on the calculation control signal 107. Reference numeral 113 denotes an arithmetic circuit, and 114 denotes time / space direction conversion display data. 115 is a column electrode drive circuit, 116 is a column electrode drive signal, 117 is a row electrode drive circuit, and 118 is a row electrode drive signal. Reference numeral 119 denotes a matrix display having a configuration in the row direction and the column direction.

図2は演算回路113の構成を示すブロック図である。201は時間方向演算パラメータ、202は空間方向演算パラメータであり、演算パラメータ112は、201と202によって構成している。203は現フレーム解析範囲取り出し回路、204は現フレーム取り出し表示データ、205は前フレーム解析範囲取り出し回路、206は前フレーム取り出し表示データ、207は時間方向データ変換回路、208は時間方向データ一致フラグ、209は時間方向変換表示データ、210は空間方向データ変換回路、である。   FIG. 2 is a block diagram showing the configuration of the arithmetic circuit 113. 201 is a time direction calculation parameter, 202 is a spatial direction calculation parameter, and the calculation parameter 112 is composed of 201 and 202. 203, current frame analysis range extraction circuit, 204, current frame extraction display data, 205, previous frame analysis range extraction circuit, 206, previous frame extraction display data, 207, time direction data conversion circuit, 208, time direction data match flag, Reference numeral 209 denotes time direction conversion display data, and 210 denotes a spatial direction data conversion circuit.

図3は本表示装置に対する表示データの入力から列電極駆動回路までのタイミング関係を示す図である。図において、nフレーム目の入力表示データ101をDI(n)と表す。現フレーム表示データ109において、DI(n)と表した部分は入力表示データ101におけるDI(n)と等しい事を示している。前フレーム表示データ110において、DI’(n)は、入力表示データ101におけるDI(n)と等しいか若しくは表示データのビット数を圧縮したデータである事を示している。   FIG. 3 is a diagram showing the timing relationship from the display data input to the column electrode drive circuit to the display device. In the figure, the input display data 101 of the nth frame is represented as DI (n). In the current frame display data 109, the part represented by DI (n) indicates that it is equal to DI (n) in the input display data 101. In the previous frame display data 110, DI '(n) is equal to DI (n) in the input display data 101 or indicates that the number of bits of the display data is compressed.

時間方向演算パラメータ201において、ODO(i,j)は前半フィールドの時間方向演算パラメータである事を、ODE(i,j)は後半フィールドの時間方向演算パラメータである事を示している。時間方向変換表示データ209において、DTO(n)はnフレーム目前半フィールドの時間方向変換表示データである事を、DTE(n)はnフレーム目後半フィールドの時間方向変換表示データである事を示している。空間方向演算パラメータ202において、CVO(d,i,j)は前半フィールドの空間方向演算パラメータである事を、CVE(d,i,j)は後半フィールドの空間方向演算パラメータである事を示している。時間・空間方向変換表示データ114において、DSO(n)はnフレーム目前半フィールドの時間・空間方向変換表示データである事を、DSE(n)はnフレーム目後半フィールドの時間・空間方向変換表示データである事を示している。   In the time direction calculation parameter 201, ODO (i, j) indicates that it is a time direction calculation parameter for the first half field, and ODE (i, j) indicates that it is a time direction calculation parameter for the second half field. In the time direction conversion display data 209, DTO (n) indicates time direction conversion display data of the first half field of the n frame, and DTE (n) indicates time direction conversion display data of the second half field of the n frame. ing. In the spatial direction calculation parameter 202, CVO (d, i, j) indicates that it is a spatial direction calculation parameter for the first half field, and CVE (d, i, j) indicates that it is a spatial direction calculation parameter for the second half field. Yes. In the time / space direction conversion display data 114, DSO (n) is the time / space direction conversion display data of the first half field of the n frame, and DSE (n) is the time / space direction conversion display of the second half field of the n frame. It shows that it is data.

図4は時間方向データ変換回路207における動作の流れを示すフローチャートである。   FIG. 4 is a flowchart showing an operation flow in the time direction data conversion circuit 207.

図5は空間方向データ変換回路210における動作の流れを示すフローチャートである。   FIG. 5 is a flowchart showing an operation flow in the spatial direction data conversion circuit 210.

図6は本実施例におけるデータ変換の概略を示す図である。   FIG. 6 is a diagram showing an outline of data conversion in this embodiment.

図7(A)は時間方向データ演算パラメータの例、図7(B)は空間方向演算パラメータの例である。   FIG. 7A shows an example of the time direction data calculation parameter, and FIG. 7B shows an example of the space direction calculation parameter.

図8は本実施例の結果得られる表示データの出力画像の例である。   FIG. 8 is an example of an output image of display data obtained as a result of the present embodiment.

図9は本実施例の結果得られる動画特性を示す図である。   FIG. 9 is a diagram showing moving image characteristics obtained as a result of this embodiment.

図10は時間方向データ一致フラグ208と変換データの関係を示す図であり、各フレームにおける輝度を示しており、斜線部分はデータの変換がなされる領域である。   FIG. 10 is a diagram showing the relationship between the time direction data coincidence flag 208 and the converted data, showing the luminance in each frame, and the shaded area is the area where the data is converted.

以上の図面に基づき、実施例1の動作について詳細に説明する。   The operation of the first embodiment will be described in detail based on the above drawings.

図説しない外部システムから入力する入力制御信号102に基づき、制御信号生成回路103においては、フレームダブラ108を制御するメモリ制御信号106、演算パラメータ格納部111と演算回路113を制御する演算制御信号107、並びに列電極制御信号104、行電極制御信号105を生成する。フレームダブラ108はメモリ制御信号106に基づき、外部システムから転送されるマトリックスディスプレイの各画素に対応した入力表示データ101の書き込み動作を行う共に、現フレーム表示データ109、前フレーム表示データ110として読み出し動作を行う。入力表示データ101、現フレーム表示データ109、前フレーム表示データ110の関係は、図3に示すように、ある画面の表示領域先頭から次の画面の表示領域先頭までの期間(フレーム期間)に対して、2倍の速度で2回の読み出しを行う。ここで、1フレーム期間に対し、前半の読み出しデータに基づく期間を前半フィールド、後半の読み出しデータに基づく期間を後半フィールドとする。又、現フレーム表示データ109と前フレーム表示データ110は図説するように1フレーム分の位相差を有するものとする。   Based on an input control signal 102 input from an unillustrated external system, the control signal generation circuit 103 includes a memory control signal 106 for controlling the frame doubler 108, an arithmetic control signal 107 for controlling the arithmetic parameter storage unit 111 and the arithmetic circuit 113, In addition, the column electrode control signal 104 and the row electrode control signal 105 are generated. Based on the memory control signal 106, the frame doubler 108 performs a write operation of the input display data 101 corresponding to each pixel of the matrix display transferred from the external system, and also performs a read operation as the current frame display data 109 and the previous frame display data 110. I do. As shown in FIG. 3, the relationship between the input display data 101, the current frame display data 109, and the previous frame display data 110 is the period (frame period) from the top of the display area of one screen to the top of the display area of the next screen. Thus, reading is performed twice at twice the speed. Here, for one frame period, a period based on the first half read data is a first half field, and a period based on the second half read data is a second half field. Further, it is assumed that the current frame display data 109 and the previous frame display data 110 have a phase difference of one frame as illustrated.

このようなタイミングとなる現フレーム表示データ109、前フレーム表示データ110は演算回路113に転送される。演算回路113は図2に示すような構成となり、現フレーム表示データ109は現フレーム解析範囲取り出し回路203に転送される。現フレーム解析範囲取り出し回路203はラッチ回路並びにラインメモリ回路によって構成される。これによって、M行(例えば768行)N列(例えば1366×RGB列)で構成されるマトリックス表示ディスプレイのm行n列目(このm、nは「課題を解決するための手段」の項で述べたn、mとは異なる)の現フレーム表示データをDN(m,n)とすると、現フレーム解析範囲取り出し回路203はDN(m,n)を中心とする2×I行2×J列分の表示データ:DN(m−I,n−J)〜DN(m+I,n+J)を出力する。尚、m、nの値によっては表示データが存在しない場合があるが、その場合は存在する表示画面淵部分、即ちm=1若しくはM、或いはn=1若しくはNにおける表示データを当てはめれば良い。同様に、前フレーム表示データ110は前フレーム解析範囲取り出し回路205によって、m行n列目の前フレーム表示データDP(m,n)に対して、2×I行2×J列分の表示データ:DP(m−I,n−J)〜DP(m+I,n+J)を出力する。   The current frame display data 109 and the previous frame display data 110 at such timing are transferred to the arithmetic circuit 113. The arithmetic circuit 113 is configured as shown in FIG. 2, and the current frame display data 109 is transferred to the current frame analysis range extraction circuit 203. The current frame analysis range extraction circuit 203 includes a latch circuit and a line memory circuit. As a result, the m-th row and the n-th column of the matrix display composed of M rows (for example, 768 rows) and N columns (for example, 1366 × RGB columns) (where m and n are the means for solving the problem). If the current frame display data of the current frame (different from n and m described above) is DN (m, n), the current frame analysis range extraction circuit 203 has 2 × I rows 2 × J columns centered on DN (m, n). Minute display data: DN (m−I, n−J) to DN (m + I, n + J) are output. There are cases where display data does not exist depending on the values of m and n. In that case, it is only necessary to apply the display data in the existing display screen, that is, m = 1 or M, or n = 1 or N. . Similarly, the previous frame display data 110 is displayed by 2 × I rows and 2 × J columns of display data DP (m, n) of the mth row and the nth column by the previous frame analysis range extraction circuit 205. : DP (m−I, n−J) to DP (m + I, n + J) are output.

ここで、I=1、J=1の場合に対するDN(m−I,n−J)〜DN(m+I,n+J)とDP(m−I,n−J)〜DP(m+I,n+J)は、図6に示すような関係となる。   Here, DN (m−I, n−J) to DN (m + I, n + J) and DP (m−I, n−J) to DP (m + I, n + J) for the case of I = 1 and J = 1 are The relationship is as shown in FIG.

このようにして生成された現フレーム表示データ109、前フレーム表示データ110は、時間方向データ変換回路207によって、データ変換がなされる。時間方向データ変換回路207のアルゴリズムは、図4のフローチャートに示す流れとなる。即ち、m行n列目の表示データに対して、iを−Iから+Iまで、jを−JからJまでとした解析範囲内の現フレーム表示データ:DN(m+i,n+j)と前フレーム表示データ:DP(m+i,n+j)のデータ比較を行う。ここで、DP(m+i,n+j)は表示すべき全てのビットデータを保持する必要はない為、DN(m+i,n+j)に対しても同様のアルゴリズムでビット削減したものを用いる。比較した結果が、一致した場合、m行n列目に対応し、その表示位置から+i行+j列目の時間方向変換表示データ:DT(m+i,n+j)として、該当箇所の現フレーム表示データ:DN(m+i,n+j)を代入すると共に、時間方向データ一致フラグ:FLAGはその論理を保持する。一方、DP(m+i,n+j)とDN(m+i,n+j)が一致しない場合、FLAGを論理1とすると共に、両者のデータ量と、時間方向演算パラメータ201の値に応じたデータ変換を行う。この変換パラメータは、前半フィールドか後半フィールドかで異なる。図4のフローチャートでは理解しやすくする為に前半フィールドと後半フィールドで場合分けを行うと示しているが、実際の回路では、図1で示した演算制御信号107に基づき、図3に示すように前半フィールドと後半フィールドで時間方向演算パラメータの値を変化させて行う事ができる。この時間方向変換パラメータを、前半フィールドでは、ODO{i,j}(DN(m+i,n+j),DP(m+i,n+i)、後半フィールドではODE{i,j}(DN(m+i,n+j),DP(m+i,n+i)と表現している。これは最終的にm行n列目の表示に係るデータに対し、その表示位置から+i行+j列目の現フレーム表示データ:DN(m+i,n+j)と前フレーム表示データ:DP(m+i,n+j)に基づき変換する事を示している。より具体的にi=0、j=0の場合の例としては、図7(A)に示すようなテーブル形状となり、例えば、DP(m,n)が64、DN(m,n)が192である場合、前半フィールドであれば、両者の交差部に位置する7をODO{0,0}(DN(m,n),DP(m,n))の値とし、後半フィールドであれば、−16をODE{0,0}(DN(m,n),DP(m,n))の値とする。尚、図7(A)では64階調毎に設定してあるが、これは全ての階調間で設定しても、又、テーブルとして存在しない階調間を補間しても良い。又、図ではi=0、j=0の場合についてのみ示しているが、i、jの値に応じて加算データテーブルの値を適宜変化させることも、任意のi、jに対して同じ設定とする事も可能である。i、jに応じて加算データテーブルの値を変えた場合はそれだけ高精度な設定が可能であり、i、jに拠らず同じ加算値とした場合は、m行n列に対応した表示データを生成における、その位置から+i行+j列目の表示データの演算結果は、(m−1)行n列に対応した表示データを生成する際に、その位置から+i+1行+j列目の表示データの演算結果と等しい為、演算回路規模を削減する事が可能となる。この演算においては、図7に示すように、前半フィールドでは、前フレーム表示データから現フレーム表示データへの変化が正である場合(図7(A)(i)の加算データテーブルの右上の部分に対応する場合)は、現フレーム表示データに対してテーブル値に基づき加算動作を行い、逆に変化が負である場合(図7(A)(i)の加算データテーブルの左下の部分に対応する場合)は減算動作を行う。これに対し、後半フィールドではデータの変化が正である場合(図7(A)(ii)の加算データテーブルの右上の部分に対応する場合)には減算動作を行い、負である場合(図7(A)(ii)の加算データテーブルの左下の部分に対応する場合)には加算動作を行う。   The current frame display data 109 and the previous frame display data 110 generated in this way are subjected to data conversion by the time direction data conversion circuit 207. The algorithm of the time direction data conversion circuit 207 is as shown in the flowchart of FIG. That is, for the display data in the mth row and the nth column, current frame display data within the analysis range where i is from −I to + I and j is from −J to J: DN (m + i, n + j) and the previous frame display Data: Data comparison of DP (m + i, n + j) is performed. Here, DP (m + i, n + j) does not need to hold all the bit data to be displayed, so DN (m + i, n + j) is also used with the bit reduced by the same algorithm. If the comparison results match, the current frame display data corresponding to the corresponding location as DT (m + i, n + j) corresponding to the m-th row and the n-th column and the + i row + j-th column from the display position: While substituting DN (m + i, n + j), the time direction data match flag: FLAG retains its logic. On the other hand, when DP (m + i, n + j) and DN (m + i, n + j) do not match, FLAG is set to logic 1, and data conversion is performed according to the data amount of both and the value of time direction calculation parameter 201. This conversion parameter differs depending on whether the first half field or the second half field. In the flowchart of FIG. 4, for ease of understanding, it is shown that the case is divided into the first half field and the second half field, but in an actual circuit, as shown in FIG. 3, based on the arithmetic control signal 107 shown in FIG. This can be done by changing the value of the time direction calculation parameter in the first half field and the second half field. This time direction conversion parameter is expressed as ODO {i, j} (DN (m + i, n + j), DP (m + i, n + i) in the first half field and ODE {i, j} (DN (m + i, n + j), DP in the second half field. This is expressed as (m + i, n + i), for the data related to the display of the m-th row and the n-th column, the current frame display data of the + i row + j-th column from the display position: DN (m + i, n + j) And the previous frame display data: DP (m + i, n + j) is converted based on a table as shown in Fig. 7A as an example of i = 0 and j = 0. For example, when DP (m, n) is 64 and DN (m, n) is 192, if it is the first half field, 7 located at the intersection of both is ODO {0,0} (DN ( m, n), DP (m, n In the latter half field, −16 is the value of ODE {0,0} (DN (m, n), DP (m, n)), which is the 64th floor in FIG. Although it is set for each key, it may be set between all the gradations, or may be interpolated between gradations that do not exist as a table, and in the figure, i = 0 and j = 0. Although only the case is shown, it is possible to appropriately change the value of the addition data table according to the values of i and j, or to set the same setting for any i and j. Accordingly, when the value of the addition data table is changed, setting with high accuracy is possible. When the same addition value is used regardless of i and j, display data corresponding to m rows and n columns is generated. The calculation result of the display data of + i row + j column from the position generates display data corresponding to (m−1) rows and n columns. In this calculation, it is possible to reduce the scale of the arithmetic circuit because it is equal to the calculation result of the display data in the + i + 1th row + jth column from that position.In this calculation, as shown in FIG. If the change from the previous frame display data to the current frame display data is positive (corresponding to the upper right part of the addition data table in FIGS. 7A and 7I), the table value for the current frame display data On the contrary, if the change is negative (corresponding to the lower left part of the addition data table in FIGS. 7A and 7I), the subtraction operation is performed, whereas in the second half field, the subtraction operation is performed. If the change in data is positive (corresponding to the upper right part of the addition data table in FIGS. 7A and ii), a subtraction operation is performed, and if it is negative (FIG. 7A and ii) Addition data table If it corresponds to the lower left part of the bull), an addition operation is performed.

以上の動作を2I×2Jの範囲に対して行う。以上の演算の結果、m行n列目の表示データを生成する為の、2I×2Jの範囲からなる時間方向変換表示データ209、及び時間方向データ一致フラグ208を生成する。時間方向データ一致フラグ208は上記演算の結果、解析範囲内で前フレームと現フレームで全ての表示データが一致すれば論理0、一致しないデータがあれば論理1となる。   The above operation is performed for a range of 2I × 2J. As a result of the above calculation, the time direction conversion display data 209 having a range of 2I × 2J and the time direction data coincidence flag 208 for generating the display data of the m-th row and the n-th column are generated. As a result of the above calculation, the time direction data match flag 208 becomes logic 0 if all display data matches in the previous frame and the current frame within the analysis range, and becomes logic 1 if there is data that does not match.

このような動作に基づき生成された時間方向データ一致フラグ208及び時間方向変換表示データ209は空間方向データ変換回路210に転送され、空間方向演算パラメータ202に基づき変換がなされ、時間・空間方向変換表示データ114を生成する。   The time direction data coincidence flag 208 and the time direction conversion display data 209 generated based on such an operation are transferred to the space direction data conversion circuit 210, converted based on the space direction calculation parameter 202, and the time / space direction conversion display. Data 114 is generated.

この変換アルゴリズムは図5に示す流れとなる。初めに時間方向データ一致フラグ:FLAGが論理0であれば、解析範囲内にフレーム間で異なる表示データが存在しない事を意味し、この場合、m行n列目の時間・空間方向変換表示データ:DS(m,n)として、同じくm行n列目に対応した時間方向変換表示データ:DT(m,n)を転送する。この場合、前述した時間方向データ変換回路207では変換がなされていない為、DS(m,n)としては、入力表示データDN(m,n)と同値となる。これに対し、FLAGが論理1である場合、前半フィールドであれば2×I行2×J列の構成からなる空間方向演算パラメータ:CVO(DTO(m,n),i,j)と、同じく2×I行2×J列の構成となる前半フィールドの時間方向変換表示データ:DTO(m−i,n−j)との間で畳み込み演算を行い、時間・空間方向変換表示データ:DS(m,n)を生成する。ここで、CVO(DTO(m,n),i,j)は、解析画素の時間方向変換表示データDTO(m,n)と、その画素からの位置関係i、jによって決定する値であり、具体的には図7(B)で示すようなテーブルとなる。図7(B)は、I=2、J=2の例であり、高域強調フィルタとなっている。同様に、後半フィールドの場合には、空間方向演算パラメータ:CVE(DTE(m,n),i,j)と後半フィールドの時間方向変換表示データ:DTE(m−i,n−j)との間で畳み込み演算を行い、時間・空間方向変換表示データ:DS(m,n)を生成する。この場合の空間方向演算パラメータCVE(DTE(m,n),i,j)は、前半フィールドと同じように、DTE(m,n)、i、jにて決定するテーブルにて構成され、具体的には図7(B)に示すような低域強調フィルタとなっている。   The conversion algorithm is as shown in FIG. First, if the time direction data coincidence flag: FLAG is logic 0, it means that there is no different display data between frames within the analysis range. In this case, the time / space direction converted display data of the mth row and the nth column : DS (m, n) is also transferred as time direction conversion display data DT (m, n) corresponding to the mth row and the nth column. In this case, since conversion is not performed in the time direction data conversion circuit 207 described above, DS (m, n) has the same value as the input display data DN (m, n). On the other hand, when FLAG is logic 1, if it is the first half field, it is the same as the spatial direction calculation parameter: CVO (DTO (m, n), i, j) having the configuration of 2 × I rows 2 × J columns. Time direction conversion display data in the first half field having a configuration of 2 × I rows and 2 × J columns: a convolution operation is performed with DTO (m−i, n−j), and time / space direction conversion display data: DS ( m, n). Here, CVO (DTO (m, n), i, j) is a value determined by the time direction conversion display data DTO (m, n) of the analysis pixel and the positional relationship i, j from the pixel, Specifically, the table is as shown in FIG. FIG. 7B shows an example of I = 2 and J = 2, which is a high-frequency emphasis filter. Similarly, in the case of the latter half field, the spatial direction calculation parameter: CVE (DTE (m, n), i, j) and the time direction conversion display data of the latter half field: DTE (m-i, n-j) A convolution operation is performed between them, and time / space direction conversion display data: DS (m, n) is generated. The spatial direction calculation parameter CVE (DTE (m, n), i, j) in this case is configured by a table determined by DTE (m, n), i, j as in the first half field. Specifically, the low-frequency emphasis filter is as shown in FIG.

以上の動作に基づき生成された時間・空間方向変換表示データ114に、マトリックス表示ディスプレイ119が転送され、そのm行n列目に対しては、入力表示データDN(m,n)から変換されたDS(m,n)に基づき表示を行う。   The matrix display 119 is transferred to the time / space direction converted display data 114 generated based on the above operation, and the mth row and the nth column are converted from the input display data DN (m, n). Display is performed based on DS (m, n).

以上の動作の概要は、図6に示すようにm行n列に対して、その画素位置を中心とする前フレームデータ:DP(m−I,n−J)〜DP(m+I,n+J)と、現フレームデータ:DN(m−I,n−J)〜DN(m+I,n+J)の各々の値と、フィールド毎に異なる変換パラメータに基づき、時間方向の変換処理を行い、時間方向変換表示データ:DT(m−I,n−J)〜DT(m+I,n+J)を生成し、生成された時間方向変換データと、フィールド毎に異なる空間方向演算パラメータに基づき、畳み込み演算を行う事で、空間方向の変換を行い、時間・空間方向変換表示データ:DS(m,n)を生成する。   The outline of the above operation is as follows: for m rows and n columns, the previous frame data centered on the pixel position: DP (m−I, n−J) to DP (m + I, n + J) as shown in FIG. Current frame data: Time direction conversion display data is obtained by performing a time direction conversion process based on each value of DN (m−I, n−J) to DN (m + I, n + J) and a different conversion parameter for each field. : DT (m−I, n−J) to DT (m + I, n + J) are generated, and the space is obtained by performing the convolution operation based on the generated time direction conversion data and the space direction operation parameter that is different for each field. Direction conversion is performed to generate time / space direction conversion display data: DS (m, n).

以上の動作の結果、フレーム間で近傍画素の表示データが変化しなければ、時間・空間方向変換表示データ114は、入力表示データ101と等しくなり、従って静止画表示では従来と同等の表示品質を保つ事が可能となる。これに対して、フレーム間で映像が変化した場合を図8に示す。図8(A)はマトリックス表示ディスプレイ119を観測した場合を示す図であり、暗い網掛けをした背景領域に対して、明るい網掛けをした領域が画面右から左へと水平方向に移動している事を示す。ここで、画面中央部分を水平方向に記した場合、図8(B)に示すように、フレーム番号が増えると共に、輝度の異なるエッジ部分が移動する事となる(図8(B)の入力画像の欄参照)。これに対して、本実施例の駆動方式を行った場合、エッジ部分を中心とし、前半フィールドでは、時間方向、空間方向共に、画像の差分を強調した画像となり(図8(B)の前半フィールド出力画像の欄参照)、後半フィールドでは逆に、時間方向、空間方向共に、画像の差分を低減した画像となる(図8(B)の後半フィールド出力画像の欄参照)。   As a result of the above operation, if the display data of the neighboring pixels does not change between frames, the time / space direction conversion display data 114 is equal to the input display data 101. Therefore, the display quality equivalent to the conventional display quality is obtained in the still image display. It is possible to keep. On the other hand, FIG. 8 shows a case where the video changes between frames. FIG. 8 (A) is a diagram showing a case where the matrix display 119 is observed. The bright shaded area moves horizontally from the right to the left of the screen with respect to the dark shaded background area. It shows that there is. Here, when the center portion of the screen is written in the horizontal direction, as shown in FIG. 8B, the frame number increases and the edge portion having different luminance moves (the input image in FIG. 8B). Column). On the other hand, when the driving method of the present embodiment is performed, the edge portion is the center, and in the first half field, the image is emphasized in the time direction and the spatial direction (first half field in FIG. 8B). On the other hand, in the latter half field, the difference between the images is reduced in both the time direction and the spatial direction (see the latter half field output image column in FIG. 8B).

この結果、表示に対する影響を図9に示す。入力画像を直接表示した場合、仮にマトリックス表示ディスプレイの応答時間が0であると仮定しても、図9(A)の斜め方向の矢印に示す視線追随によって、フレーム間の移動距離に応じ、(b)で示した領域分のぼやけ幅を有する。これに対し、本実施例においては、図9(B)で示すように、入力とは異なる輝度を有する斜線部分の輝度を有する事となる。この場合、(a)の領域では表示データが変化しない為、図9(A)の同じ位置と同様の輝度となる。これに対して、(c)の領域では輝度が変化しつつある領域となる。これは時間方向、空間方向に変換を行っている為であるが、この変化の割合は前半フィールドの高域強調と、後半フィールドの低域強調が互いに相殺する為、なだらかな変化となる。これに対して、(d)の領域では、高域強調した後半フィールドに係る輝度変化がエッジとして観測される事となる。観測者の目には、(c)の領域や、前半フィールドの低域を強調した映像に係る輝度変化は、エッジが判別し難いのに対し、高域側の輝度変化のみが認識される事となり、従ってぼやけ幅は(d)の範囲となり、これは図9(A)で示した(b)の範囲よりも小さくなる為、結果としてぼやけの少ない望ましい映像として認識される。   As a result, the influence on the display is shown in FIG. When the input image is displayed directly, even if it is assumed that the response time of the matrix display is zero, the tracking of the line of sight shown by the oblique arrow in FIG. It has a blur width corresponding to the area shown in b). On the other hand, in this embodiment, as shown in FIG. 9B, the luminance of the hatched portion having luminance different from the input is obtained. In this case, since the display data does not change in the area (a), the luminance is the same as that at the same position in FIG. In contrast, the area (c) is an area where the luminance is changing. This is because the conversion is performed in the time direction and the spatial direction, but the rate of this change is a gentle change because the high-frequency emphasis in the first half field and the low-frequency emphasis in the second half field cancel each other. On the other hand, in the area (d), a luminance change related to the latter half field with high frequency emphasis is observed as an edge. The observer's eyes recognize that only the luminance change on the high frequency side is recognized, while the luminance change related to the image of (c) and the image in which the low frequency of the first half field is emphasized is difficult to distinguish the edge. Therefore, the blur width is in the range of (d), which is smaller than the range of (b) shown in FIG. 9A, and as a result, it is recognized as a desirable video with less blur.

尚、本実施例において、時間方向データ一致フラグ208の算出範囲は、次のステップである空間方向データ変換回路210における一画素分のデータ変換範囲と同一としたが、これに限る必要はなく、例えば該当画素における現フレーム表示データ109と前フレーム表示データ110の比較のみから算出する方法や、或いはその間の範囲とする事も可能である。この場合、入力表示データ101と時間・空間方向変換表示データ114が異なる範囲は、図10に示すように異なる事となるが、我々の評価では、元々の解像度が低くSN比が悪い信号、例えばNTSC信号を拡大して高解像度のディスプレイに表示する場合は、1画素のみの比較から時間方向データ一致フラグ208を生成した場合が望ましく、ハイビジョン信号を表示する場合は、より広い範囲から時間方向データ一致フラグ208を生成した場合が望ましい表示品質を得る事ができた。   In this embodiment, the calculation range of the time direction data coincidence flag 208 is the same as the data conversion range for one pixel in the spatial direction data conversion circuit 210 which is the next step. For example, a calculation method based only on the comparison between the current frame display data 109 and the previous frame display data 110 at the corresponding pixel, or a range between them may be used. In this case, the range in which the input display data 101 and the time / space direction conversion display data 114 are different is different as shown in FIG. 10. However, in our evaluation, a signal having a low original SNR and a low signal-to-noise ratio, for example, When the NTSC signal is enlarged and displayed on a high-resolution display, it is desirable to generate the time direction data match flag 208 from a comparison of only one pixel. When displaying a high-definition signal, the time direction data is displayed from a wider range. A desirable display quality can be obtained when the coincidence flag 208 is generated.

次に入力表示データに対して周波数変換を行わず、直接表示する場合の例を図11、12を用いて説明する。   Next, an example in which the input display data is directly displayed without performing frequency conversion will be described with reference to FIGS.

図11は第二の実施例の構成を示すブロック図である。実施例1と機能的に同様である場合は、タイミング仕様等が異なる場合も同じ符号としている。   FIG. 11 is a block diagram showing the configuration of the second embodiment. When functionally similar to the first embodiment, the same reference numerals are used even when the timing specifications and the like are different.

1101はメモリコントロール信号、1102はフレームメモリ、1103は前フレーム表示データである。   1101 is a memory control signal, 1102 is a frame memory, and 1103 is previous frame display data.

図12は本表示装置に対する表示データの入力から列電極駆動回路までのタイミング関係を示す図である。本実施例では入力表示データ101は倍速データである。   FIG. 12 is a diagram showing the timing relationship from the display data input to the column electrode drive circuit to the display device. In this embodiment, the input display data 101 is double speed data.

以上の図面に基づき、実施例2の動作について詳細に説明する。   The operation of the second embodiment will be described in detail based on the above drawings.

外部システムから入力する入力表示データ101は、同じく外部システムから入力する入力制御信号102に基づき制御信号生成回路103で生成されるメモリコントロール信号1101に基づきデータの書き込み、読み出し動作が行われる。実施例1ではフレームダブラを用いて、書き込みの倍速で読み出しを行っていたが、実施例2においては、図12に示すようにフレームメモリ1102を用いて、書き込みと等速で読み出しを行う。   The input display data 101 input from the external system is written and read based on the memory control signal 1101 generated by the control signal generation circuit 103 based on the input control signal 102 also input from the external system. In the first embodiment, reading is performed at a double speed of writing using a frame doubler. However, in the second embodiment, reading is performed at the same speed as writing using a frame memory 1102 as shown in FIG.

この場合、マトリックス表示ディスプレイの走査速度は入力の走査速度と等しくなるが、その周波数は60Hzは勿論の事、120Hz等といった周波数でも何ら問題は無い。   In this case, the scanning speed of the matrix display becomes equal to the scanning speed of the input, but there is no problem with the frequency of 60 Hz as well as 120 Hz.

次に第三の実施例として、実施例1とは異なる演算方法の場合の例を図13、図14を用いて説明する。   Next, as a third embodiment, an example of a calculation method different from that in the first embodiment will be described with reference to FIGS.

図13は第三の実施例における演算回路113の構成を示す図であり、実施例1と機能的に同様である場合は、タイミング仕様等が異なる場合も同じ符号としている。1301は現空間方向データ変換回路、1302は現空間方向データ変換回路1301で生成された現空間方向変換表示データ、1303は前空間方向データ変換回路、1304は前空間方向データ変換回路1303で生成された前空間方向変換表示データ、1305は時間方向データ変換回路、1306は時間方向データ変換回路1305で生成された、空間・時間方向変換表示データである。   FIG. 13 is a diagram showing the configuration of the arithmetic circuit 113 in the third embodiment. When it is functionally similar to the first embodiment, the same reference numerals are used even when the timing specifications are different. 1301 is a current space direction data conversion circuit, 1302 is current space direction conversion display data generated by the current space direction data conversion circuit 1301, 1303 is a front space direction data conversion circuit, and 1304 is generated by a front space direction data conversion circuit 1303. The previous spatial direction conversion display data, 1305 is the time direction data conversion circuit, and 1306 is the space / time direction conversion display data generated by the time direction data conversion circuit 1305.

図14は本実施例におけるデータ変換の概略を示す図である。   FIG. 14 is a diagram showing an outline of data conversion in this embodiment.

以上の図面に基づき、第三の実施例の動作について説明する。   The operation of the third embodiment will be described based on the above drawings.

初めに現フレーム表示データ109から現フレーム解析範囲取り出し回路203によって現フレーム取り出しデータ204を生成し、前フレーム表示データ110から前フレーム解析範囲取り出し回路205によって前フレーム取り出し表示データ206を生成する。ここまでは実施例1と同じである。   First, the current frame analysis range extraction circuit 203 generates current frame extraction data 204 from the current frame display data 109, and the previous frame analysis range extraction circuit 205 generates previous frame extraction display data 206 from the previous frame display data 110. The steps so far are the same as those in the first embodiment.

次に、各々の表示データは現空間方向データ変換回路1301、前空間方向データ変換回路1303によって、フィールド毎に異なる空間方向演算パラメータ202に基づき、現空間方向変換表示データ1302、前空間方向変換表示データ1304を生成する。空間方向データ変換回路1301と前空間方向データ変換回路1303のアルゴリズム並びに空間方向演算パラメータは同等である為、フレーム間で表示データが変化していない場合は、両者の出力は等しくなる。   Next, each display data is converted by the current space direction data conversion circuit 1301 and the front space direction data conversion circuit 1303 based on the space direction calculation parameter 202 that is different for each field, and the current space direction conversion display data 1302 and the front space direction conversion display Data 1304 is generated. Since the algorithms and spatial direction calculation parameters of the spatial direction data conversion circuit 1301 and the previous spatial direction data conversion circuit 1303 are the same, when the display data does not change between frames, the outputs of both are equal.

時間方向データ変換回路1305は、このように生成された現空間方向変換表示データ1302と前空間方向変換表示データ1304、並びに現フレーム表示データ109の間で時間方向の変換を行い、空間・時間方向変換表示データ1306を生成する。ここで、空間・時間方向変換表示データ1306は、現空間方向変換表示データ1302と前空間方向変換表示データ1304が一致する場合は、現フレーム表示データ109を出力し、一致しない場合は、現空間方向変換表示データ1302と前空間方向変換表示データ1304の間で、実施例1において説明した時間方向データ変換回路207のアルゴリズムに基づき、空間・時間方向変換表示データ1306を生成、マトリックス表示ディスプレイに転送し、表示を行う。   The time direction data conversion circuit 1305 performs a time direction conversion between the current space direction conversion display data 1302, the previous space direction conversion display data 1304, and the current frame display data 109 generated in this way, and the space / time direction Conversion display data 1306 is generated. Here, the space / time direction conversion display data 1306 outputs the current frame display data 109 when the current space direction conversion display data 1302 and the previous space direction conversion display data 1304 match, and when they do not match, the current space Based on the algorithm of the time direction data conversion circuit 207 described in the first embodiment, the space / time direction conversion display data 1306 is generated between the direction change display data 1302 and the previous space direction change display data 1304 and transferred to the matrix display. And display.

以上の変換の概念は、図14に示すように、初めに現フレーム表示データと前フレーム表示データ各々に対して該当画素近傍のマトリックスからなる表示データから、空間方向変換処理を行う事で該当画素の空間方向変換データを生成し、各々の空間方向変換データから空間・時間方向変換データを生成する。   As shown in FIG. 14, the above-described concept of conversion is based on the fact that the current pixel display data and the previous frame display data are first subjected to spatial direction conversion processing from display data consisting of a matrix in the vicinity of the corresponding pixel. Space direction conversion data is generated, and space / time direction conversion data is generated from each space direction conversion data.

以上の動作においても、実施例1と同じく、画面の複雑さに関わらず、静止画の場合には入力画像と同等の表示品質を保ちつつ、フレーム間で映像が動いた場合の動画性能を向上させる事が可能となる。   Even in the above operation, as in the first embodiment, regardless of the complexity of the screen, in the case of a still image, while maintaining the same display quality as the input image, the moving image performance when the image moves between frames is improved. It is possible to make it.

以上のように、本技術を適用することによって、液晶表示装置のようなマトリックス表示装置において、静止画像の表示品質を保ったまま、動画表示における動画ぼやけを低減せしめることが可能となる。従って、液晶表示パネルを用いたTV受像機や、PC等の表示モニタ、更に携帯電話やゲーム機等に対しても適用することが可能である。更に本方式は、画素部発光素子に有機EL(Electro Luminescence)を用いた有機ELディスプレイや反射層の下に画素部制御素子を用いたLCOS(Liquid Crystal On Silicon)ディスプレイといったホールド型ディスプレイのみならず、PDP(plasma display panel)等に対しても適用することが可能である。   As described above, by applying the present technology, in a matrix display device such as a liquid crystal display device, it is possible to reduce motion blur in motion image display while maintaining still image display quality. Therefore, the present invention can be applied to a TV receiver using a liquid crystal display panel, a display monitor such as a PC, a mobile phone, a game machine, and the like. Furthermore, this method is not limited to a hold type display such as an organic EL display using an organic EL (Electro Luminescence) as a pixel portion light emitting element or an LCOS (Liquid Crystal On Silicon) display using a pixel portion control element under a reflective layer. The present invention can also be applied to PDP (plasma display panel).

第一の実施例の構成を示すブロック図Block diagram showing the configuration of the first embodiment 演算回路113の構成を示すブロック図The block diagram which shows the structure of the arithmetic circuit 113 フレーム単位でのデータの流れを示すタイミング図Timing diagram showing the flow of data in frame units 時間方向データ変換回路207の動作を示すフローチャートFlowchart showing the operation of the time direction data conversion circuit 207 空間方向データ変換回路210の動作を示すフローチャートA flowchart showing the operation of the spatial direction data conversion circuit 210 第一の実施例でのデータ変換の概念を示す図The figure which shows the concept of the data conversion in a 1st Example 演算パラメータの設定例を示す図Diagram showing calculation parameter setting example 動画表示における変換画像の例Example of converted image in video display 動画品質改善の効果を示す図Diagram showing the effect of video quality improvement 時間方向データ一致フラグ208と変換データの関係を示す図The figure which shows the relationship between the time direction data coincidence flag 208 and conversion data. 第二の実施例の構成を示すブロック図Block diagram showing the configuration of the second embodiment 第二の実施例のフレーム単位でのデータの流れを示すタイミング図Timing chart showing the flow of data in units of frames in the second embodiment 第三の実施例における演算回路113の構成を示すブロック図The block diagram which shows the structure of the arithmetic circuit 113 in a 3rd Example. 第一の実施例でのデータ変換の概念を示す図The figure which shows the concept of the data conversion in a 1st Example

符号の説明Explanation of symbols

101…入力表示データ
102…入力制御信号
103…制御信号生成回路
104…列電極制御信号
105…行電極制御信号
106…メモリ制御信号
107…演算制御信号
108…フレームダブラ
109…現フレーム表示データ
110…前フレーム表示データ
111…演算パラメータ格納部
112…演算パラメータ
113…演算回路
114…時間・空間方向変換表示データ
115…列電極駆動回路
116…列電極駆動信号
117…行電極駆動回路
118…行電極駆動信号
119…マトリックス表示ディスプレイ
201…時間方向演算パラメータ
202…空間方向演算パラメータ
203…現フレーム解析範囲取り出し回路
204…現フレーム取り出し表示データ
205…前フレーム解析範囲取り出し回路
206…前フレーム取り出し表示データ
207…時間方向データ変換回路
208…時間方向データ一致フラグ
209…時間方向変換表示データ
210…空間方向データ変換回路
1101…メモリコントロール信号
1102…フレームメモリ
1103…前フレーム表示データ
1301…現空間方向データ変換回路
1302…現空間方向変換表示データ
1303…前空間方向データ変換回路
1304…前空間方向変換表示データ
1305…時間方向データ変換回路
1306…空間・時間方向変換表示データ
101 ... Input display data 102 ... Input control signal 103 ... Control signal generation circuit 104 ... Column electrode control signal 105 ... Row electrode control signal 106 ... Memory control signal 107 ... Operation control signal 108 ... Frame doubler 109 ... Current frame display data 110 ... Previous frame display data 111 ... calculation parameter storage unit 112 ... calculation parameter 113 ... calculation circuit 114 ... time / space direction conversion display data 115 ... column electrode drive circuit 116 ... column electrode drive signal 117 ... row electrode drive circuit 118 ... row electrode drive Signal 119 ... Matrix display 201 ... Time direction calculation parameter 202 ... Spatial direction calculation parameter 203 ... Current frame analysis range extraction circuit 204 ... Current frame analysis range extraction circuit 205 ... Previous frame analysis range extraction circuit 206 ... Previous frame extraction display data 2 7 ... Time direction data conversion circuit 208 ... Time direction data match flag 209 ... Time direction conversion display data 210 ... Space direction data conversion circuit 1101 ... Memory control signal 1102 ... Frame memory 1103 ... Previous frame display data 1301 ... Current space direction data conversion Circuit 1302 ... Current space direction conversion display data 1303 ... Previous space direction data conversion circuit 1304 ... Previous space direction conversion display data 1305 ... Time direction data conversion circuit 1306 ... Space / time direction conversion display data

Claims (7)

入力された表示データに基づき表示する表示パネルと、
前記表示データを空間方向に変調する空間周波数変調回路と、
前記表示データのフレーム間の差分に基づき前記表示データを補正する時間方向変調回路と、を備え、1フレームのフレーム周波数に対してn倍のフィールド周波数(nは1以上の整数)で前記表示パネルを駆動する表示装置であって、
第1のフィールドの表示データに対して、前記空間周波数変調回路による高周波成分の強調と前記時間変調回路による時間方向の変化の強調を行う強調処理と、
前記第1のフィールドに続く第2のフィールドに対して、前記空間周波数変調回路による高周波成分の弱調と前記時間変調回路による時間方向の変化の弱調を行う弱調処理と、を繰り返し行って前記表示データを前記表示パネルに表示することを特徴とする表示装置。
A display panel to display based on the input display data;
A spatial frequency modulation circuit for modulating the display data in a spatial direction;
A time-direction modulation circuit that corrects the display data based on a difference between frames of the display data, and the display panel at a field frequency (n is an integer of 1 or more) n times the frame frequency of one frame. A display device for driving
Enhancement processing for emphasizing high-frequency components by the spatial frequency modulation circuit and emphasizing changes in the time direction by the time modulation circuit for display data of the first field;
The second field following the first field is repeatedly subjected to a weak tone process for weakly adjusting a high frequency component by the spatial frequency modulation circuit and a weak adjustment of a change in a time direction by the time modulation circuit. A display device that displays the display data on the display panel.
請求項1記載の表示装置において、
前記表示データのフレーム間の差分が所定値よりも小さいときは前記強調処理と弱調処理を行わず、前記表示データのフレーム間の差分が所定値よりも大きいときは前記強調処理と弱調処理を行うことを特徴とする表示装置。
The display device according to claim 1,
When the difference between the frames of the display data is smaller than a predetermined value, the enhancement process and the weak gradation process are not performed, and when the difference between the frames of the display data is larger than a predetermined value, the enhancement process and the weak gradation process are performed. And a display device.
請求項1記載の表示装置において、
前記表示データのフレーム間の差分が第1の値であるときは前記強調処理と弱調処理を行わず、前記表示データのフレーム間の差分が前記第1の値よりも大きい第2の値であるときは前記強調処理と弱調処理を行うことを特徴とする表示装置。
The display device according to claim 1,
When the difference between the frames of the display data is the first value, the enhancement process and the weak adjustment process are not performed, and the difference between the frames of the display data is a second value larger than the first value. In some cases, the emphasis process and the weak gradation process are performed.
請求項1記載の表示装置において、
前記表示データが静止画であるときは前記強調処理と弱調処理を行わず、
前記表示データが動画であるときは前記強調処理と弱調処理を行うことを特徴とする表示装置。
The display device according to claim 1,
When the display data is a still image, the enhancement process and the weak adjustment process are not performed.
When the display data is a moving image, the enhancement process and the weak adjustment process are performed.
請求項1記載の表示装置において、
第1のフィールドと第2のフィールドにおける輝度の平均値が、外部システムから得られる輝度と、略同等であることを特徴とする表示装置。
The display device according to claim 1,
A display device, wherein an average value of luminance in the first field and the second field is substantially equal to luminance obtained from an external system.
複数の画素から構成され、表示データに対応した画面の輝度を変化させることで階調表示を行う表示パネルと、少なくとも一画面分の入力画像を保持する記憶装置と、入力表示データを空間方向に変調する空間周波数変調回路と、フレーム間の表示データの差分値に基づき補正を行う時間方向変調回路を具備し、外部システムから入力される、一画面分の入力表示データを構成するフレーム周波数に対して、n倍のフィールド周波数(nは1以上の整数)でパネルを駆動するマトリックス型表示装置において、
前記入力画像の表示データが前フレームと現フレームで略一致する場合は、外部システムから要求された輝度を表示し、
一致しない場合は、mフィールド(mはnと独立な2以上の整数)のうち、
1フィールドに対しては、前記空間周波数変調回路による高周波数成分の強調と前記時間方向変調回路による時間方向の変化の強調を行う強調工程を行い、
前記1フィールドに続く(m−1)フィールドに対しては、前記空間周波数変調回路によって高周波数成分の弱調と前記時間方向変調回路による時間方向の変化の弱調を行う弱調工程を行い、
これを繰り返すことで、表示を行うことを特徴とした表示装置。
The display panel is composed of a plurality of pixels and performs gradation display by changing the brightness of the screen corresponding to the display data, a storage device that holds an input image for at least one screen, and the input display data in the spatial direction. A spatial frequency modulation circuit that modulates and a time direction modulation circuit that performs correction based on a difference value of display data between frames, and for a frame frequency constituting input display data for one screen input from an external system In the matrix type display device for driving the panel at n times the field frequency (n is an integer of 1 or more),
When the display data of the input image substantially matches the previous frame and the current frame, the brightness requested from the external system is displayed,
If they do not match, m field (m is an integer of 2 or more independent of n)
For one field, an emphasis step of emphasizing high frequency components by the spatial frequency modulation circuit and emphasizing changes in the time direction by the time direction modulation circuit is performed.
For the (m−1) field following the one field, a weak adjustment process is performed in which the spatial frequency modulation circuit performs a weak adjustment of a high frequency component and a change in a time direction by the time direction modulation circuit.
A display device that performs display by repeating this process.
請求項6記載の表示装置において、
一画面分の表示データに基づくフィールド数であるnと、強調工程と弱調工程の繰り返しフィールド数であるmの最小公倍数における輝度の平均値が、外部システムから得られる輝度と、略同等であることを特徴とする表示装置。
The display device according to claim 6, wherein
The average value of luminance in the least common multiple of n, which is the number of fields based on display data for one screen, and m, which is the number of repeated fields in the emphasis process and the weak adjustment process, is substantially equal to the luminance obtained from the external system. A display device characterized by that.
JP2008260460A 2008-10-07 2008-10-07 Display Pending JP2010091711A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008260460A JP2010091711A (en) 2008-10-07 2008-10-07 Display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008260460A JP2010091711A (en) 2008-10-07 2008-10-07 Display

Publications (1)

Publication Number Publication Date
JP2010091711A true JP2010091711A (en) 2010-04-22

Family

ID=42254505

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008260460A Pending JP2010091711A (en) 2008-10-07 2008-10-07 Display

Country Status (1)

Country Link
JP (1) JP2010091711A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013075371A1 (en) * 2011-11-21 2013-05-30 深圳市华星光电技术有限公司 Method and device for measuring trailing afterimage of display device
US8934010B2 (en) 2011-11-21 2015-01-13 Shenzhen China Star Optoelectronics Technology Co., Ltd. Method for smear measurement of display device and device for smear measurement of display device
WO2023127164A1 (en) * 2021-12-29 2023-07-06 シャープディスプレイテクノロジー株式会社 Display device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013075371A1 (en) * 2011-11-21 2013-05-30 深圳市华星光电技术有限公司 Method and device for measuring trailing afterimage of display device
US8934010B2 (en) 2011-11-21 2015-01-13 Shenzhen China Star Optoelectronics Technology Co., Ltd. Method for smear measurement of display device and device for smear measurement of display device
WO2023127164A1 (en) * 2021-12-29 2023-07-06 シャープディスプレイテクノロジー株式会社 Display device

Similar Documents

Publication Publication Date Title
KR100457484B1 (en) Display and driving method of the same
US6836293B2 (en) Image processing system and method, and image display system
US8446356B2 (en) Display device
US8026885B2 (en) Display device and display system
US20100118044A1 (en) Image display device and image display method
JP5174363B2 (en) Display system
US20080246784A1 (en) Display device
JP2007271842A (en) Display device
JP3841104B2 (en) Signal processing to improve motion blur
WO2008062578A1 (en) Image display apparatus
JP2014134731A (en) Display device, image processing system, image processing method, and electronic apparatus
JP2009109694A (en) Display unit
JP2004212607A (en) Method for driving display device, display device, and its program
JP4764065B2 (en) Image display control device, display device, and image display method
KR100935404B1 (en) Display device
JP2009055340A (en) Image display device and method, and image processing apparatus and method
JP2010091711A (en) Display
JP2007171367A (en) Liquid crystal display device
JP3841105B1 (en) Signal processing to improve motion blur
JP2012095035A (en) Image processing device and method of controlling the same
JP2018097074A (en) Liquid crystal display device
JP3958254B2 (en) Liquid crystal display device and liquid crystal display method
JP2009162955A (en) Image display device
JP2009258269A (en) Image display device
US8044904B2 (en) Display device

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Effective date: 20110218

Free format text: JAPANESE INTERMEDIATE CODE: A712

RD03 Notification of appointment of power of attorney

Effective date: 20110218

Free format text: JAPANESE INTERMEDIATE CODE: A7423