JP2010081029A - 高周波モジュール - Google Patents

Abstract

【課題】積層基板と、積層基板内に設けられたバランと、積層基板に搭載された能動素子とを備えた高周波モジュールであって、能動素子の放熱を妨げることなく、また、バラン以外の回路へ直流電圧が印加されることなく、バランのためのグランド層に直流電圧を印加することを可能にする。
【解決手段】積層基板５０内に設けられたバラン用グランド層５３１Ａ，６５１Ａは、バランの伝送線路部４０を上下から挟む位置に配置されている。バラン用グランド層５３１Ａ，６５１Ａは、モジュール用グランド層５３１Ｂ，６５１Ｂに対して、物理的に分離され、且つキャパシタＣ１を介して高周波的に結合されている。バラン用グランド層５３１Ａ，６５１Ａには、バランの平衡伝送線路を介して、高周波モジュールに接続されたＲＦＩＣに駆動用の直流電圧を供給するための直流電圧印加端子ＢＤＣが接続されている。
【選択図】図１３

Description

本発明は、積層基板と、積層基板内に設けられたバランと、積層基板に搭載された能動素子とを備え、高周波信号を処理する高周波モジュールに関する。

一般的に、携帯電話機、無線ＬＡＮ（ローカルエリアネットワーク）用の通信装置、ブルートゥース（登録商標）規格の通信装置等の無線通信装置において高周波信号を処理する高周波回路部は、主に高周波信号の変調および復調を行う集積回路（以下、ＲＦＩＣと記す。）を備えている。このＲＦＩＣは、平衡信号の形態の信号を入力または出力する場合が多い。この場合、高周波回路部には、不平衡信号と平衡信号との変換を行うバランが必要になる。

上記バランとしては、特許文献１ないし３に記載されているような、積層された複数の誘電体層を含む積層基板を用いて構成された積層型バランが知られている。この積層型バランは、１つの１／２波長の不平衡伝送線路と、この不平衡伝送線路に電磁結合する第１および第２の１／４波長の平衡伝送線路とを有している。不平衡伝送線路は、不平衡信号の入力または出力のための第１の端部とその反対側に位置し開放された第２の端部とを有している。第１および第２の平衡伝送線路は、それぞれ、第１の端部と第２の端部とを有している。第１の平衡伝送線路の第１の端部は第１の平衡信号端子に接続され、第２の平衡伝送線路の第１の端部は第２の平衡信号端子に接続される。第１の平衡伝送線路の第２の端部および第２の平衡伝送線路の第２の端部は、グランドに接続される。また、積層型バランでは、例えば、第１および第２の１／４波長の平衡伝送線路と不平衡伝送線路を上下から２つのグランド層で挟んだストリップ線路の構造が用いられる。この場合、第１の平衡伝送線路の第２の端部および第２の平衡伝送線路の第２の端部は、少なくとも一方のグランド層に接続される。

近年、無線通信装置の小型化、薄型化の要求が高まってきており、それに伴い、無線通信装置の高周波回路部には、部品点数の削減やモジュール化が求められている。そのため、例えば特許文献４に記載されているように、バランを含む高周波回路部のモジュール化が進められている。

ところで、ＩＳＭ帯域（Industry Science Medical Band）のうちの２．４ＧＨｚ帯（２．４〜２．５ＧＨｚ）を使用する通信システムとしては、ＩＥＥＥ８０２．１１ｂ規格またはＩＥＥＥ８０２．１１ｇ規格の無線ＬＡＮシステムと、ブルートゥースシステムがある。これらの通信システムでは、ほぼ同一の周波数帯を使用するため、高周波回路部の一部を共用することが可能である。特許文献５には、ほぼ同一の周波数帯を使用する少なくとも２つの異なる通信システムで共用可能なマルチバンド用アンテナスイッチモジュールが記載されている。ほぼ同一の周波数帯を使用する複数の通信システムで高周波回路部の一部を共用することにより、高周波回路部の小型化のみならず、高周波回路部の低コスト化を実現することができる。無線ＬＡＮシステムとブルートゥースシステムで共用できる高周波モジュールは、スマートフォンに代表されるような携帯無線通信装置に使用されており、今後、需要の増加が期待されている。

一方、無線通信装置において、一対の平衡信号端子を介してバランに接続されるＲＦＩＣに対して、バランの一対の平衡伝送線路を介して、ＲＦＩＣ駆動用の直流電圧を供給する方法が、特許文献６ないし９に記載されている。ＲＦＩＣを駆動する場合、通常は、チョークインダクタを介してＲＦＩＣに直流電圧を印加する。これに対し、上記の方法によれば、バランの一対の平衡伝送線路がチョークインダクタの役割を果たすため、チョークインダクタが不要となり、その結果、無線通信装置の高周波回路部の部品点数を削減することができる。上記の方法は、ブルートゥースシステム等で用いられている。

上記の特許文献１ないし９の他に本発明に関連する技術を開示するものとしては、特許文献１０および１１がある。特許文献１０には、多層構造セラミック基板上に受信用弾性表面波フィルタと送信用弾性表面波フィルタを固定し、受信用弾性表面波フィルタに接続された整合素子と、送信用弾性表面波フィルタに接続されたローパスフィルタとを多層構造セラミック基板の内部に形成し、多層構造セラミック基板の内部で、ローパスフィルタのグランドを他の回路素子のグランドと分離した分波器が記載されている。特許文献１１には、多層基板の上面に、この上面に実装する２つの高周波部品の各グランド端子が接続される２組の上面グランド電極を設け、多層基板の下面または下面付近に共通グランド電極を設け、２組の上面グランド電極と共通グランド電極の間に２組の中間グランド電極を設け、一方の組の上面グランド電極と中間グランド電極と共通グランド電極を一組のビアホール導体で導通させ、他方の組の上面グランド電極と中間グランド電極と共通グランド電極を他の一組のビアホール導体で導通させた高周波モジュールが記載されている。

特開２００２−２９９１２７号公報 特開２００４−１７２２８４号公報 特開２００６−１２１３１３号公報 特開２００３−１４３０３３号公報 特開２００７−１５０５６６号公報 特開２００３−１８０３９号公報 特開２００４−５６７４５号公報 特開２００５−２６０９０３号公報 特開２００７−１１０２７１号公報 特開２００３−１９８３２５号公報 特開２００４−１６５６３３号公報

ここで、積層基板と、積層基板内に設けられたバランと、積層基板に搭載された能動素子とを備えた高周波モジュールにおいて、高周波モジュールに接続されたＲＦＩＣに対して、バランを介して駆動用の直流電圧を供給する場合について考える。

上述の構成の高周波モジュールの一例としては、以下のような構成の無線ＬＡＮシステムとブルートゥースシステムで共用できる高周波モジュールがある。この一例の高周波モジュールは、積層基板と、それぞれ積層基板の外面に設けられたアンテナ端子、無線ＬＡＮ用の送信端子、無線ＬＡＮ用の一対の平衡受信端子およびブルートゥース用の一対の平衡送受信端子とを備えている。一例の高周波モジュールは、更に、バンドパスフィルタと、単極三投スイッチと、無線ＬＡＮ用の電力増幅器と、無線ＬＡＮ用の低雑音増幅器と、無線ＬＡＮ用のバランと、ブルートゥース用のバランとを備えている。単極三投スイッチは、第１ないし第４のポートを有し、第１のポートを第２ないし第４のポートのいずれかに選択的に接続する。第１のポートは、バンドパスフィルタを介してアンテナ端子に接続されている。第２のポートは、電力増幅器の出力端に接続されている。電力増幅器の入力端は、無線ＬＡＮ用の送信端子に接続されている。第３のポートは、低雑音増幅器の入力端に接続されている。低雑音増幅器の出力端は、無線ＬＡＮ用のバランの不平衡端子に接続されている。無線ＬＡＮ用のバランの一対の平衡端子は、無線ＬＡＮ用の一対の平衡受信端子に接続されている。第４のポートは、ブルートゥース用のバランの不平衡端子に接続されている。ブルートゥース用のバランの一対の平衡端子は、ブルートゥース用の一対の平衡送受信端子に接続されている。単極三投スイッチと電力増幅器と低雑音増幅器は、例えば１つの能動素子としてのＩＣ（集積回路）によって構成され、このＩＣは積層基板の上面に搭載されている。

上記の一例の高周波モジュールに対しては、無線ＬＡＮ用のＲＦＩＣとブルートゥース用のＲＦＩＣとが接続される。無線ＬＡＮ用のＲＦＩＣは、無線ＬＡＮ用の送信端子と無線ＬＡＮ用の一対の平衡受信端子とに接続される。ブルートゥース用のＲＦＩＣは、ブルートゥース用の一対の平衡送受信端子に接続される。このような構成において、ブルートゥース用のＲＦＩＣに対して、ブルートゥース用のバランの一対の平衡伝送線路を介して、駆動用の直流電圧を供給する場合について考える。

上記の一例の高周波モジュールのように、それぞれ所定の機能を有する複数の要素が積層基板によって集積されたモジュールでは、一般的に、積層基板内に、複数の要素に共通の共通グランド層が設けられる。この共通グランド層は、高周波モジュールが実装される実装用基板のグランド層に接続される。ブルートゥース用のバランの一対の平衡伝送線路が共通グランド層に接続され、この一対の平衡伝送線路にＲＦＩＣ駆動用の直流電圧を印加する場合、共通グランド層が実装用基板のグランド層に直接接続されていると、一対の平衡伝送線路において直流電圧のレベルを維持できないため、直流電圧をＲＦＩＣに印加することができない。そのため、共通グランド層と実装用基板のグランド層との間にキャパシタを設けることが考えられる。

しかし、上述のように共通グランド層と実装用基板のグランド層との間にキャパシタを設け、共通グランド層に接続された一対の平衡伝送線路にＲＦＩＣ駆動用の直流電圧を印加する場合には、以下のような第１ないし第３の問題点がある。

まず、第１の問題点について説明する。単極三投スイッチと電力増幅器と低雑音増幅器を構成するＩＣは、使用時に発熱する。そのため、一般的に、ＩＣの放熱性を高めるために、ＩＣはサーマルビアを介して共通グランド層に接続される。これにより、ＩＣより発生された熱は、サーマルビアを介して共通グランド層に伝達され、更に実装用基板のグランド層に伝達される。このようにして、ＩＣの放熱が行われる。しかし、共通グランド層と実装用基板のグランド層との間にキャパシタを設けると、共通グランド層と実装用基板のグランド層とが物理的に分離されるため、共通グランド層から実装用基板のグランド層への熱の伝達が妨げられ、その結果、ＩＣの放熱が妨げられる。これが第１の問題点である。

次に、第２の問題点について説明する。単極三投スイッチと電力増幅器と低雑音増幅器を構成するＩＣは、電源電圧Ｖｃｃを印加することで動作する。この電源電圧ＶｃｃはＩＣのグランド電極のグランド電位（通常０Ｖ）を基準としているため、ＩＣのグランド電極が接続される共通グランド層と実装用基板のグランド層との間にキャパシタを設けると、ＩＣのグランド電極がグランド電位ではなくなり、不安定になる。そのため、この場合、ＩＣに電源電圧Ｖｃｃが正常に印加されずに、ＩＣが動作しない可能性がある。これが第２の問題点である。

次に、第３の問題点について説明する。共通グランド層に接続された一対の平衡伝送線路にＲＦＩＣ駆動用の直流電圧を印加すると、共通グランド層に意図しない直流電圧が印加される。その結果、共通グランド層に接続された他の回路、例えば無線ＬＡＮ用のバランにも、意図しない直流電圧が印加されてしまう。無線ＬＡＮ用のバランにも直流電圧が印加されると、このバランを介して無線ＬＡＮ用のＲＦＩＣにも意図しない直流電圧が印加されてしまう。また、単極三投スイッチと電力増幅器と低雑音増幅器を構成するＩＣのグランド電極が接続される共通グランド層に意図しない直流電圧が印加されると、電源電圧Ｖｃｃの基準電位が上がり、その結果、電源電圧Ｖｃｃと基準電位との電位差が小さくなる。例えば、０Ｖを基準電位としたときの電源電圧Ｖｃｃと基準電位との電位差が３．３Ｖである場合において、ＩＣのグランド電極が接続される共通グランド層に意図しない直流電圧として２．８Ｖが印加されると、電源電圧Ｖｃｃと基準電位との電位差は、３．３Ｖ−２．８Ｖ、すなわち０．５Ｖになってしまう。このように、共通グランド層に意図しない直流電圧が印加されると、ＩＣを駆動させるために十分な電圧がＩＣに印加されずに、ＩＣが動作不良を起こす可能性がある。以上が第３の問題点である。

なお、共通グランド層に接続された一対の平衡伝送線路にＲＦＩＣが接続されている場合には、ＲＦＩＣに対して一対の平衡伝送線路とは別の経路からＲＦＩＣ駆動用の直流電圧を供給する場合においても、以下のような第４の問題点がある。すなわち、この場合、別の経路からＲＦＩＣに供給された直流電圧が、ＲＦＩＣに接続された一対の平衡伝送線路にも印加される可能性がある。ここで、共通グランド層が実装用基板のグランド層に直接接続されると、直流電圧のレベルを維持することができない。一方、共通グランド層と実装用基板のグランド層との間にキャパシタを設けた場合には、一対の平衡伝送線路に印加された直流電圧が、共通グランド層に接続された他の回路にも印加されてしまう。

上述の第１ないし第４の問題点は、上記の一例の高周波モジュールに限らず、積層基板と、積層基板内に設けられたバランと、積層基板に搭載された能動素子とを備えた高周波モジュールの全般に当てはまる。

本発明はかかる問題点に鑑みてなされたもので、その目的は、積層基板と、積層基板内に設けられたバランと、積層基板に搭載された能動素子とを備えた高周波モジュールであって、能動素子の放熱を妨げることなく、また、バラン以外の回路へ直流電圧が印加されることなく、バランのためのグランド層に直流電圧を印加することを可能にした高周波モジュールを提供することにある。

本発明の高周波モジュールは、積層された複数の誘電体層を含む積層基板と、積層基板の外面に設けられた、平衡信号の入力または出力のための第１および第２の平衡信号端子と、積層基板内に設けられ、第１および第２の平衡信号端子に接続されたバランと、積層基板に搭載された能動素子と、積層基板内に設けられた少なくとも１つのモジュール用グランド層と、能動素子と少なくとも１つのモジュール用グランド層とを接続する少なくとも１つのビアホールとを備え、高周波信号を処理するものである。

本発明の高周波モジュールにおいて、バランは、第１の平衡信号端子に接続された第１の端部とその反対側の第２の端部とを有する第１の平衡伝送線路と、第２の平衡信号端子に接続された第１の端部とその反対側の第２の端部とを有する第２の平衡伝送線路と、第１の平衡伝送線路の第２の端部および第２の平衡伝送線路の第２の端部に接続された少なくとも１つのバラン用グランド層とを含んでいる。少なくとも１つのバラン用グランド層は、少なくとも１つのモジュール用グランド層に対して、物理的に分離され、且つ高周波的に結合されている。

本発明の高周波モジュールは、更に、積層基板の外面に設けられ、少なくとも１つのバラン用グランド層に接続され、直流電圧が印加される直流電圧印加端子を備えていてもよい。

また、本発明の高周波モジュールにおいて、バランは、更に、不平衡信号の入力または出力のための第１の端部とその反対側に位置し開放された第２の端部とを有し、第１および第２の平衡伝送線路に電磁結合する不平衡伝送線路を含んでいてもよい。

また、本発明の高周波モジュールは、更に、少なくとも１つのバラン用グランド層と少なくとも１つのモジュール用グランド層とを高周波的に結合する少なくとも１つの結合用キャパシタを備えていてもよい。この場合、１つの結合用キャパシタは、積層基板に搭載されていてもよい。あるいは、１つのバラン用グランド層と１つのモジュール用グランド層は誘電体層を介して対向し、この１つのバラン用グランド層と１つのモジュール用グランド層とを用いて、１つの結合用キャパシタが形成されていてもよい。また、少なくとも１つの結合用キャパシタは第１および第２の結合用キャパシタを含み、第１の結合用キャパシタは積層基板に搭載され、１つのバラン用グランド層と１つのモジュール用グランド層は誘電体層を介して対向し、この１つのバラン用グランド層と１つのモジュール用グランド層とを用いて、第２の結合用キャパシタが形成されていてもよい。

また、本発明の高周波モジュールにおいて、少なくとも１つのバラン用グランド層は、第１および第２の平衡伝送線路を上下から挟む位置に配置された２つのバラン用グランド層を含んでいてもよい。

また、本発明の高周波モジュールにおいて、第１および第２の平衡伝送線路は、１つのバラン用グランド層と１つのモジュール用グランド層とによって上下から挟まれる位置に配置されていてもよい。

また、本発明の高周波モジュールが直流電圧印加端子と、少なくとも１つの結合用キャパシタとを備えている場合において、第１および第２の平衡伝送線路は、１つのバラン用グランド層と１つのモジュール用グランド層とによって上下から挟まれる位置に配置され、この１つのバラン用グランド層と１つのモジュール用グランド層のうち、１つのバラン用グランド層の方が、少なくとも１つの結合用キャパシタに近い位置に配置されていてもよい。

本発明の高周波モジュールでは、少なくとも１つのバラン用グランド層が、少なくとも１つのモジュール用グランド層に対して、物理的に分離され、且つ高周波的に結合されていることから、少なくとも１つのバラン用グランド層に直流電圧を印加しても、少なくとも１つのモジュール用グランド層には直流電圧は印加されない。また、能動素子は、少なくとも１つのビアホールによって少なくとも１つのモジュール用グランド層に接続されている。従って、本発明の高周波モジュールによれば、能動素子の放熱を妨げることなく、また、バラン以外の回路へ直流電圧が印加されることなく、バランのためのグランド層に直流電圧を印加することが可能になるという効果を奏する。

［第１の実施の形態］
以下、本発明の実施の形態について図面を参照して詳細に説明する。始めに、図１を参照して、本発明の第１の実施の形態に係る高周波モジュールの回路構成について説明する。本実施の形態に係る高周波モジュール１は、携帯無線通信装置等の無線通信装置の高周波回路部を構成し、高周波信号を処理するものであって、互いに異なる第１および第２の通信システムで共用されるものである。第１の通信システムは、例えばＩＥＥＥ８０２．１１ｂ規格またはＩＥＥＥ８０２．１１ｇ規格の無線ＬＡＮシステムである。第２の通信システムは、例えばブルートゥースシステムである。これらのシステムは、いずれも、周波数帯として２．４ＧＨｚ帯（２．４〜２．５ＧＨｚ）を使用する。

高周波モジュール１は、図示しないアンテナに接続されるアンテナ端子ＡＮＴと、第１の通信システムにおける不平衡信号の形態の送信信号（以下、第１の送信信号という。）が入力される送信信号端子ＷＴと、第１の通信システムにおける平衡信号の形態の受信信号（以下、第１の受信信号という。）を出力する一対の受信信号端子ＷＲ１，ＷＲ２と、第２の通信システムにおける平衡信号の形態の送信信号（以下、第２の送信信号という。）が入力されると共に、第２の通信システムにおける平衡信号の形態の受信信号（以下、第２の受信信号という。）を出力する一対の送受信信号端子ＢＴＲ１，ＢＴＲ２とを備えている。送受信信号端子ＢＴＲ１，ＢＴＲ２は、本発明における第１および第２の平衡信号端子に対応する。

高周波モジュール１は、更に、制御端子Ｖ１，Ｖ２，Ｖ３と、電源端子Ｖｃｃと、直流電圧印加端子ＢＤＣと、出力電力検出端子Ｖｄｅｔと、図示しない複数のグランド端子とを備えている。

図示しないが、高周波モジュール１には、第１の通信システムにおける高周波信号の変調および復調を行う集積回路である第１のＲＦＩＣと、第２の通信システムにおける高周波信号の変調および復調を行う集積回路である第２のＲＦＩＣとが接続されるようになっている。第１のＲＦＩＣは送信信号端子ＷＴおよび受信信号端子ＷＲ１，ＷＲ２に接続される。第２のＲＦＩＣは送受信信号端子ＢＴＲ１，ＢＴＲ２に接続される。第１のＲＦＩＣは、第１の送信信号を生成し、送信信号端子ＷＴに対して出力すると共に、受信信号端子ＷＲ１，ＷＲ２より第１の受信信号を受け取る。第２のＲＦＩＣは、第２の送信信号を生成し、送受信信号端子ＢＴＲ１，ＢＴＲ２に対して出力すると共に、送受信信号端子ＢＴＲ１，ＢＴＲ２より第２の受信信号を受け取る。

高周波モジュール１は、更に、バンドパスフィルタ（以下ＢＰＦと記す。）２と、第１のバラン３と、第２のバラン４と、ＩＣ（集積回路）５と、結合用キャパシタＣ１と、バイパス用キャパシタＣ２とを備えている。ＩＣ５は、パッケージの形態になっている。ＩＣ５は、端子５Ａ，５ＷＴ，５ＷＲ，５Ｂ，５Ｖ１，５Ｖ２，５Ｖ３，５ＶＣ，５ＶＤと、グランド電極５Ｇ１〜５Ｇ８を有している。なお、図１では、グランド電極５Ｇ１〜５Ｇ８を代表してグランド電極５Ｇとして示している。ＩＣ５は、更に、単極三投のスイッチ１１と、電力増幅器１２と、低雑音増幅器１３と、出力電力検出回路１４と、キャパシタＣ３〜Ｃ８とを有している。

ＢＰＦ２は、第１および第２の入出力端を有している。ＢＰＦ２の第１の入出力端は、アンテナ端子ＡＮＴに接続されている。ＢＰＦ２の第２の入出力端は、ＩＣ５の端子５Ａに接続されている。ＢＰＦ２は、第１および第２の入出力端の一方に入力された信号のうち、第１および第２の通信システムの周波数帯内の周波数の信号を濾波して、第１および第２の入出力端の他方より出力する。

スイッチ１１は、４つのポート１１ａ，１１ｂ，１１ｃ，１１ｄを有し、ポート１１ａをポート１１ｂ，１１ｃ，１１ｄのいずれかに選択的に接続する。スイッチ１１は、制御端子Ｖ１，Ｖ２，Ｖ３に入力される３つの制御信号に基づいて制御される。ポート１１ａは、キャパシタＣ３を介して端子５Ａに接続され、キャパシタＣ３と端子５Ａを介してＢＰＦ２の第２の入出力端に接続されている。ポート１１ｄは、キャパシタＣ６を介して端子５Ｂに接続されている。

電力増幅器１２は、入力端と出力端とを有している。電力増幅器１２の入力端は、キャパシタＣ７を介してＩＣ５の端子５ＷＴに接続されている。端子５ＷＴは、高周波モジュール１の送信信号端子ＷＴに接続されている。電力増幅器１２の出力端は、出力電力検出回路１４とキャパシタＣ４を介して、スイッチ１１のポート１１ｂに接続されている。電力増幅器１２は、送信信号端子ＷＴに入力された第１の送信信号を増幅する。出力電力検出回路１４は、ＩＣ５の端子５ＶＤに接続されている。端子５ＶＤは、高周波モジュール１の出力電力検出端子Ｖｄｅｔに接続されている。出力電力検出回路１４は、電力増幅器１２の出力電力の一部を取り出し、電力増幅器１２の出力電力のレベルを示す検出電圧に変換し、端子５ＶＤを介して出力電力検出端子Ｖｄｅｔに出力する。この検出電圧は、第１のＲＦＩＣ内に設けられた自動出力制御回路に入力される。この自動出力制御回路は、電力増幅器１２の出力電力のレベルがほぼ一定になるように、電力増幅器１２に供給する第１の送信信号のレベルを制御する。なお、高周波モジュール１が自動出力制御回路を備え、この自動出力制御回路が、電力増幅器１２の出力電力のレベルがほぼ一定になるように電力増幅器１２のゲインを調整するようにしてもよい。

低雑音増幅器１３は、入力端と出力端とを有している。低雑音増幅器１３の入力端は、キャパシタＣ５を介してスイッチ１１のポート１１ｃに接続されている。低雑音増幅器１３の出力端は、キャパシタＣ８を介してＩＣ５の端子５ＷＲに接続されている。低雑音増幅器１３は、ポート１１ｃより出力される信号を増幅する。

第１のバラン３は、１つの不平衡信号端子と一対の平衡信号端子とを有している。バラン３の不平衡信号端子は、ＩＣ５の端子５ＷＲに接続され、この端子５ＷＲを介して低雑音増幅器１３の出力端に接続されている。バラン３の一対の平衡信号端子は、一対の受信信号端子ＷＲ１，ＷＲ２に接続されている。

第２のバラン４は、１つの不平衡信号端子と一対の平衡信号端子とを有している。バラン４の不平衡信号端子は、ＩＣ５の端子５Ｂに接続され、この端子５Ｂを介して、スイッチ１１のポート１１ｄに接続されている。バラン４の一対の平衡入出力端は、一対の送受信信号端子ＢＴＲ１，ＢＴＲ２に接続されている。また、第２のバラン４には、高周波モジュール１の直流電圧印加端子ＢＤＣが接続されている。この直流電圧印加端子ＢＤＣは、キャパシタＣ１を介してグランドに接続されている。

ＩＣ５の端子５Ｖ１，５Ｖ２，５Ｖ３は、スイッチ１１を制御する３つの制御信号が入力される端子であり、それぞれ高周波モジュール１の制御端子Ｖ１，Ｖ２，Ｖ３に接続されている。ＩＣ５の端子５ＶＣは、ＩＣ５の電源電圧が供給される端子であり、高周波モジュール１の電源端子Ｖｃｃに接続されている。この電源端子Ｖｃｃは、キャパシタＣ２を介してグランドに接続されている。ＩＣ５のグランド電極５Ｇ（５Ｇ１〜５Ｇ８）はグランドに接続されている。

次に、図２を参照して、第２のバラン４の構成について説明する。バラン４は、不平衡信号の入力または出力のための１つの不平衡端４１と、平衡信号の入力または出力のための２つの平衡端４２，４３と、第１の平衡伝送線路４４と、第２の平衡伝送線路４５と、不平衡伝送線路４６とを有している。不平衡端４１は、ＩＣ５の端子５Ｂに接続されている。平衡端４２，４３は、高周波モジュール１の送受信信号端子ＢＴＲ１，ＢＴＲ２に接続されている。

不平衡伝送線路４６は、直列に接続された２つの伝送線路４６１，４６２を含んでいる。伝送線路４４，４５，４６１，４６２は、いずれも、バラン４を通過する信号の波長の１／４の長さを有し、１／４波長共振器として機能する。

第１の平衡伝送線路４４は、平衡端４２となる第１の端部４４ａと、その反対側の第２の端部４４ｂとを有している。第２の平衡伝送線路４５は、平衡端４３となる第１の端部４５ａと、その反対側の第２の端部４５ｂとを有している。伝送線路４４，４５の第２の端部４４ｂ，４５ｂは、互いに接続されていると共に、キャパシタＣ１を介してグランドに接続されている。また、伝送線路４４，４５の第２の端部４４ｂ，４５ｂには、直流電圧印加端子ＢＤＣが接続されている。

伝送線路４６１の一端は、不平衡端４１となる。伝送線路４６１の他端は、伝送線路４６２の一端に接続されている。伝送線路４６２の他端は、開放されている。伝送線路４６１の一端は、不平衡伝送線路４６における不平衡信号の入力または出力のための第１の端部を構成している。伝送線路４６２の他端は、不平衡伝送線路４６において、第１の端部の反対側に位置し開放された第２の端部を構成している。不平衡伝送線路４６は、平衡伝送線路４４，４５に電磁結合している。

また、後で詳しく説明するが、バラン４は、平衡伝送線路４４，４５と不平衡伝送線路４６を上下から２つのグランド層で挟んだストリップ線路の構造を有している。

バラン３の構成は、伝送線路４４，４５の第２の端部４４ｂ，４５ｂが、キャパシタを介さずに直接グランドに接続されている点と、この第２の端部４４ｂ，４５ｂに直流電圧印加端子ＢＤＣが接続されていない点を除いて、バラン４と同様である。

次に、本実施の形態に係る高周波モジュール１の主要な作用について説明する。第１の送信信号の送信時には、スイッチ１１のポート１１ａはポート１１ｂに接続される。この場合、第１のＲＦＩＣより出力された第１の送信信号は、送信信号端子ＷＴ、端子５ＷＴ、キャパシタＣ７、電力増幅器１２、出力電力検出回路１４、キャパシタＣ４、スイッチ１１、キャパシタＣ３、端子５Ａ、ＢＰＦ２およびアンテナ端子ＡＮＴを順に通過してアンテナに供給され、このアンテナより送信される。

第１の受信信号の受信時には、スイッチ１１のポート１１ａはポート１１ｃに接続される。この場合、アンテナによって受信された第１の受信信号は、アンテナ端子ＡＮＴ、ＢＰＦ２、端子５Ａ、キャパシタＣ３、スイッチ１１、キャパシタＣ５、低雑音増幅器１３、キャパシタＣ８および端子５ＷＲを順に通過して、バラン３に入力され、バラン３によって平衡信号の形態の受信信号に変換される。この平衡信号の形態の受信信号は、端子ＷＲ１，ＷＲ２を通過して第１のＲＦＩＣに入力される。

第２の送信信号の送信時には、スイッチ１１のポート１１ａはポート１１ｄに接続される。この場合、第２のＲＦＩＣより出力された平衡信号の形態の第２の送信信号は、送受信信号端子ＢＴＲ１，ＢＴＲ２を介してバラン４に入力され、バラン４によって不平衡信号の形態の送信信号に変換される。この不平衡信号の形態の送信信号は、端子５Ｂ、キャパシタＣ６、スイッチ１１、キャパシタＣ３、端子５Ａ、ＢＰＦ２およびアンテナ端子ＡＮＴを順に通過してアンテナに供給され、このアンテナより送信される。

第２の受信信号の受信時にも、スイッチ１１のポート１１ａはポート１１ｄに接続される。この場合、アンテナによって受信された第２の受信信号は、アンテナ端子ＡＮＴ、ＢＰＦ２、端子５Ａ、キャパシタＣ３、スイッチ１１、キャパシタＣ６および端子５Ｂを順に通過して、バラン４に入力され、バラン４によって平衡信号の形態の受信信号に変換される。この平衡信号の形態の受信信号は、端子ＢＴＲ１，ＢＴＲ２を通過して第２のＲＦＩＣに入力される。

キャパシタＣ３〜Ｃ８は、いずれも、制御端子Ｖ１，Ｖ２，Ｖ３に入力される３つの制御信号に起因した直流電流が、スイッチ１１に接続された信号経路に流れることを防止するためのものである。ここで、スイッチ１１の構成と、スイッチ１１に接続された信号経路にキャパシタを設けることの要否について詳しく説明する。まず、スイッチ１１としては、モノリシックマイクロ波集積回路（以下、ＭＭＩＣと記す。）によって構成されたスイッチや、ＰＩＮダイオードを用いて構成されたスイッチを用いることができる。ＭＭＩＣによって構成されたスイッチには、デプレッション型の電界効果トランジスタ（以下、ＦＥＴと記す。）を用いたものと、エンハンスメント型のＦＥＴを用いたものとがある。デプレッション型のＦＥＴでは、ゲート電圧が０でもドレイン電流が流れる。エンハンスメント型のＦＥＴでは、ゲート電圧が０のときにはドレイン電流は流れない。デプレッション型のＦＥＴとしては、例えばＧａＡｓ系のｐＨＥＭＴ（シュードモルフィック高電子移動度トランジスタ）がある。エンハンスメント型のＦＥＴとしては、例えばＣＭＯＳ（相補型金属酸化膜半導体）がある。

スイッチ１１として、ＭＭＩＣによって構成されたスイッチであってデプレッション型のＦＥＴを用いて構成されたものを用いる場合、またはＰＩＮダイオードを用いて構成されたスイッチを用いる場合には、原則として、スイッチ１１の各ポートに接続された各信号経路に、直流電流の通過を阻止するキャパシタを設ける必要がある。ただし、上記信号経路に接続される素子が、直流電流の通過を阻止する機能を有し、且つ直流電流に対する耐性が大きい場合には、その信号経路には、直流電流の通過を阻止するキャパシタを設けなくてもよい。

スイッチ１１としてＭＭＩＣによって構成されたスイッチであってエンハンスメント型のＦＥＴを用いて構成されたものを用いる場合には、スイッチ１１の各ポートに接続された各信号経路に、直流電流の通過を阻止するキャパシタを設ける必要はない。

本実施の形態において、バラン３，４は、２つの平衡伝送線路と不平衡伝送線路とが物理的に接続されていないため、直流電流を通過させない。そのため、本実施の形態では、制御端子Ｖ１，Ｖ２，Ｖ３に入力される３つの制御信号に起因した直流電流が、スイッチ１１に接続された信号経路に流れる場合であっても、バラン３と低雑音増幅器１３との間のキャパシタＣ８と、バラン４とスイッチ１１との間のキャパシタＣ６は省略することができる。

次に、本実施の形態に係る高周波モジュール１の構造について説明する。図３は、高周波モジュール１の外観を示す斜視図である。図４は、高周波モジュール１の平面図である。図３および図４に示したように、高周波モジュール１は、高周波モジュール１の各要素を一体化する積層基板５０を備えている。後で詳しく説明するが、積層基板５０は、積層された複数の誘電体層を含んでいる。また、積層基板５０は、上面５０ａと底面５０ｂと４つの側面とを有し、直方体形状をなしている。

高周波モジュール１における回路は、積層基板５０内に設けられた導体層と、上記誘電体層と、積層基板５０の上面５０ａに搭載された素子とを用いて構成されている。上面５０ａには、ＩＣ５およびキャパシタＣ１，Ｃ２が搭載されている。後で説明するが、積層基板５０の底面５０ｂには、高周波モジュール１の複数の端子が配置されている。

ＩＣ５は、積層基板５０の上面５０ａに対向する底面を有している。この底面には、図４において破線で示したように、端子５Ａ，５ＷＴ，５ＷＲ，５Ｂ，５Ｖ１，５Ｖ２，５Ｖ３，５ＶＣ，５ＶＤとグランド電極５Ｇ１〜５Ｇ８が配置されている。ＩＣ５の複数の端子とグランド電極５Ｇ２〜５Ｇ８は、ＩＣ５の底面の辺の近傍に配置されている。グランド電極５Ｇ１は、ＩＣ５の底面において、ＩＣ５の複数の端子およびグランド電極５Ｇ２〜５Ｇ８に囲まれた広い領域に配置されている。

次に、図５ないし図１２を参照して、積層基板５０における誘電体層と導体層について詳しく説明する。図５において（ａ）、（ｂ）は、それぞれ上から１層目、２層目の誘電体層の上面を示している。図６において（ａ）、（ｂ）は、それぞれ上から３層目、４層目の誘電体層の上面を示している。図７において（ａ）、（ｂ）は、それぞれ上から５層目、６層目の誘電体層の上面を示している。図８において（ａ）、（ｂ）は、それぞれ上から７層目、８層目の誘電体層の上面を示している。図９において（ａ）、（ｂ）は、それぞれ上から９層目、１０層目の誘電体層の上面を示している。図１０において（ａ）、（ｂ）は、それぞれ上から１１層目、１２層目の誘電体層の上面を示している。図１１において（ａ）、（ｂ）は、それぞれ上から１３層目、１４層目の誘電体層の上面を示している。図１２（ａ）は、上から１５層目の誘電体層の上面を示している。図１２（ｂ）は、上から１５層目の誘電体層およびその下の導体層を、上から見た状態で表したものである。図５ないし図１２において、丸印はビアホールを表している。

図５（ａ）に示した１層目の誘電体層５１の上面には、キャパシタＣ１が接続される導体層５１１Ａ，５１１Ｂと、キャパシタＣ２が接続される導体層５１２Ａ，５１２Ｂと、それぞれＩＣ５の端子５Ａ，５ＷＴ，５ＷＲ，５Ｂ，５Ｖ１，５Ｖ２，５Ｖ３，５ＶＣ，５ＶＤおよびグランド電極５Ｇ１〜５Ｇ８が接続される導体層５１Ａ，５１ＷＴ，５１ＷＲ，５１Ｂ，５１Ｖ１，５１Ｖ２，５１Ｖ３，５１ＶＣ，５１ＶＤ，５１Ｇ１〜５１Ｇ８とが形成されている。導体層５１Ｇ１は、グランド電極５Ｇ１と同様に広い領域に配置されている。

また、誘電体層５１には、導体層５１Ｂに接続されたビアホール５１６と、導体層５１１Ｂに接続されたビアホール５１８と、導体層５１１Ａに接続されたビアホール５１９と、その他の各導体層に接続された複数のビアホールが形成されている。なお、符号５１０を付した破線の枠内に配置された複数のビアホールは、特に、ＩＣ５から発生される熱を放熱するためのサーマルビアである。

図５（ｂ）に示した２層目の誘電体層５２の上面には、導体層５２５Ａ，５２５Ｂ，５２５Ｃ，５２５Ｄ，５２５Ｅ，５２５Ｆ，５２５Ｇ，５２５Ｈが形成されている。導体層５２５Ａには、ビアホール５１６を介して導体層５１Ｂが接続されている。導体層５２５Ｂには、ビアホール５１９を介して導体層５１１Ａが接続されていると共に、誘電体層５１に形成された他のビアホールを介して導体層５１Ｇ２が接続されている。導体層５２５Ｃには、誘電体層５１に形成されたビアホールを介して導体層５１Ａが接続されている。導体層５２５Ｄには、誘電体層５１に形成された２つのビアホールを介して導体層５１２Ａ，５１Ｇ３が接続されている。

導体層５２５Ｅには、誘電体層５１に形成されたビアホールを介して導体層５１ＷＲが接続されている。導体層５２５Ｆには、誘電体層５１に形成されたビアホールを介して導体層５１ＷＴが接続されている。導体層５２５Ｇには、誘電体層５１に形成された２つのビアホールを介して導体層５１２Ｂ，５１ＶＣが接続されている。導体層５２５Ｈには、誘電体層５１に形成されたビアホールを介して導体層５１ＶＤが接続されている。

また、誘電体層５２には、導体層５２５Ａに接続されたビアホール５２６と、ビアホール５１８に接続されたビアホール５２８と、導体層５２５Ｂに接続されたビアホール５２９と、その他の各導体層に接続された複数のビアホールと、符号５２０を付した破線の枠内に配置された複数のサーマルビアと、その他の複数のビアホールが形成されている。誘電体層５２に形成された複数のサーマルビアは、誘電体層５１に形成された複数のサーマルビアに接続されている。

図６（ａ）に示した３層目の誘電体層５３の上面には、導体層として、第１のバラン用グランド層５３１Ａと第１のモジュール用グランド層５３１Ｂとが形成されている。バラン用グランド層５３１Ａには、ビアホール５１８，５２８を介して導体層５１１Ｂが接続されている。モジュール用グランド層５３１Ｂには、ビアホール５２９を介して導体層５２５Ｂが接続されている。また、モジュール用グランド層５３１Ｂには、誘電体層５１，５２に形成された複数のビアホールおよびサーマルビアを介して導体層５１Ｇ１，５１Ｇ４，５１Ｇ５，５１Ｇ６，５１Ｇ７，５１Ｇ８が接続されていると共に、誘電体層５２に形成されたビアホールを介して導体層５２５Ｄが接続されている。

また、誘電体層５３には、ビアホール５２６に接続されたビアホール５３６と、バラン用グランド層５３１Ａに接続されたビアホール５３８ａ，５３８ｂ，５３８ｃ，５３８ｄと、モジュール用グランド層５３１Ｂに接続され、符号５３０を付した破線の枠内に配置された複数のサーマルビアと、モジュール用グランド層５３１Ｂに接続されたその他の複数のビアホールと、その他の複数のビアホールが形成されている。

図６（ｂ）に示した４層目の誘電体層５４には、ビアホール５３６に接続されたビアホール５４６と、それぞれビアホール５３８ａ，５３８ｂ，５３８ｃ，５３８ｄに接続された５４８ａ，５４８ｂ，５４８ｃ，５４８ｄと、符号５４０を付した破線の枠内に配置された複数のサーマルビアと、その他の複数のビアホールが形成されている。誘電体層５４に形成された複数のサーマルビアは、誘電体層５３に形成された複数のサーマルビアに接続されている。

図７（ａ）に示した５層目の誘電体層５５の上面には、ＢＰＦ用導体層５５２Ａ，５５２Ｂ，５５２Ｃと、バラン用導体層５５３Ａ，５５３Ｂ，５５４Ａ，５５４Ｂと、導体層５５５，５５６とが形成されている。導体層５５２Ａ，５５２Ｂ，５５２Ｃは、それぞれ、短絡端と開放端とを有している。導体層５５２Ａ，５５２Ｂ，５５２Ｃの各短絡端には、それぞれ誘電体層５３，５４に形成されたビアホールを介してモジュール用グランド層５３１Ｂが接続されている。また、導体層５５２Ｃの開放端には、誘電体層５２〜５４に形成されたビアホールを介して導体層５２５Ｃが接続されている。

導体層５５３Ａには、誘電体層５２〜５４に形成されたビアホールを介して導体層５２５Ｅが接続されている。導体層５５４Ａには、ビアホール５２６〜５４６を介して導体層５２５Ａが接続されている。導体層５５５には、誘電体層５１〜５４に形成されたビアホールを介して導体層５１Ｖ１が接続されている。導体層５５６には、誘電体層５１〜５４に形成されたビアホールを介して導体層５１Ｖ３が接続されている。

また、誘電体層５５には、それぞれビアホール５４８ａ，５４８ｂ，５４８ｃ，５４８ｄに接続されたビアホール５５８ａ，５５８ｂ，５５８ｃ，５５８ｄと、各導体層に接続された複数のビアホールと、符号５５０を付した破線の枠内に配置された複数のサーマルビアと、その他の複数のビアホールが形成されている。誘電体層５５に形成された複数のサーマルビアは、誘電体層５４に形成された複数のサーマルビアに接続されている。

図７（ｂ）に示した６層目の誘電体層５６の上面には、バラン用導体層５６３Ｃ，５６３Ｄ，５６４Ｃ，５６４Ｄと、導体層５６５とが形成されている。導体層５６３Ｃ，５６３Ｄには、誘電体層５３〜５５に形成されたビアホールを介してモジュール用グランド層５３１Ｂが接続されている。導体層５６４Ｃには、ビアホール５３８ｃ，５４８ｃ，５５８ｃを介してバラン用グランド層５３１Ａが接続されている。導体層５６４Ｄには、ビアホール５３８ｄ，５４８ｄ，５５８ｄを介してバラン用グランド層５３１Ａが接続されている。導体層５６５には、誘電体層５１〜５５に形成されたビアホールを介して導体層５１Ｖ２が接続されている。

また、誘電体層５６には、それぞれビアホール５５８ａ，５５８ｂに接続されたビアホール５６８ａ，５６８ｂと、各導体層に接続された複数のビアホールと、符号５６０を付した破線の枠線内に配置された複数のサーマルビアと、その他の複数のビアホールが形成されている。誘電体層５６に形成された複数のサーマルビアは、誘電体層５５に形成された複数のサーマルビアに接続されている。

図８（ａ）に示した７層目の誘電体層５７の上面には、バラン用導体層５７３Ａ，５７３Ｂ，５７４Ａ，５７４Ｂが形成されている。導体層５７３Ａ，５７３Ｂ，５７４Ａ，５７４Ｂには、それぞれ誘電体層５５，５６に形成されたビアホールを介して、導体層５５３Ａ，５５３Ｂ，５５４Ａ，５５４Ｂが接続されている。

また、誘電体層５７には、それぞれビアホール５６８ａ，５６８ｂに接続されたビアホール５７８ａ，５８７ｂと、各導体層に接続された複数のビアホールと、符号５７０を付した破線の枠線内に配置された複数のサーマルビアと、その他の複数のビアホールが形成されている。誘電体層５７に形成された複数のサーマルビアは、誘電体層５６に形成された複数のサーマルビアに接続されている。

図８（ｂ）に示した８層目の誘電体層５８の上面には、バラン用導体層５８３Ｃ，５８３Ｄ，５８４Ｃ，５８４Ｄが形成されている。導体層５８３Ｃ，５８３Ｄ，５８４Ｃ，５８４Ｄには、それぞれ誘電体層５６，５７に形成されたビアホールを介して、導体層５６３Ｃ，５６３Ｄ，５６４Ｃ，５６４Ｄが接続されている。

また、誘電体層５８には、それぞれビアホール５７８ａ，５７８ｂに接続されたビアホール５８８ａ，５８８ｂと、各導体層に接続された複数のビアホールと、符号５８０を付した破線の枠線内に配置された複数のサーマルビアと、その他の複数のビアホールが形成されている。誘電体層５８に形成された複数のサーマルビアは、誘電体層５７に形成された複数のサーマルビアに接続されている。

図９（ａ）に示した９層目の誘電体層５９の上面には、バラン用導体層５９３，５９４が形成されている。導体層５９３には、誘電体層５７，５８に形成されたビアホールを介して導体層５７３Ａ，５７３Ｂが接続されている。導体層５９４には、誘電体層５７，５８に形成されたビアホールを介して導体層５７４Ａ，５７４Ｂが接続されている。

また、誘電体層５９には、それぞれビアホール５８８ａ，５８８ｂに接続されたビアホール５９８ａ，５９８ｂと、符号５９０を付した破線の枠線内に配置された複数のサーマルビアと、その他の複数のビアホールが形成されている。誘電体層５９に形成された複数のサーマルビアは、誘電体層５８に形成された複数のサーマルビアに接続されている。

図９（ｂ）に示した１０層目の誘電体層６０の上面には、バラン用導体層６０３Ｃ，６０３Ｄ，６０４Ｃ，６０４Ｄが形成されている。導体層６０３Ｃ，６０３Ｄ，６０４Ｃ，６０４Ｄには、それぞれ誘電体層５８，５９に形成されたビアホールを介して、導体層５８３Ｃ，５８３Ｄ，５８４Ｃ，５８４Ｄが接続されている。

また、誘電体層６０には、それぞれ導体層６０４Ｃ，６０４Ｄに接続されたビアホール６０７ａ，６０７ｂと、それぞれビアホール５９８ａ，５９８ｂに接続されたビアホール６０８ａ，６０８ｂと、その他の各導体層に接続された複数のビアホールと、符号６００を付した破線の枠線内に配置された複数のサーマルビアと、その他の複数のビアホールが形成されている。誘電体層６０に形成された複数のサーマルビアは、誘電体層５９に形成された複数のサーマルビアに接続されている。

図１０（ａ）に示した１１層目の誘電体層６１の上面には、キャパシタ用導体層６１２Ｂ，６１２Ｅが形成されている。導体層６１２Ｂには、誘電体層５５〜６０に形成されたビアホールを介して導体層５５２Ｂの開放端が接続されている。

また、誘電体層６０には、それぞれビアホール６０７ａ，６０７ｂ，６０８ａ，６０８ｂに接続されたビアホール６１７ａ，６１７ｂ，６１８ａ，６１８ｂと、導体層６１２Ｂに接続されたビアホールと、符号６１０を付した破線の枠線内に配置された複数のサーマルビアと、その他の複数のビアホールが形成されている。誘電体層６１に形成された複数のサーマルビアは、誘電体層６０に形成された複数のサーマルビアに接続されている。

図１０（ｂ）に示した１２層目の誘電体層６２の上面には、キャパシタ用導体層６２２Ａ，６２２Ｃと、導体層６２３，６２４とが形成されている。導体層６２２Ａには、誘電体層５５〜６１に形成されたビアホールを介して導体層５５２Ａの開放端が接続されている。導体層６２２Ｃには、誘電体層５５〜６１に形成されたビアホールを介して導体層５５２Ｃの開放端が接続されている。導体層６２３には、誘電体層６０，６１に形成されたビアホールを介して導体層６０３Ｄが接続されている。導体層６２４には、ビアホール６０７ａ，６１７ａを介して導体層６０４Ｃが接続されている。

また、誘電体層６２には、導体層６２４に接続されたビアホール６２７ａと、それぞれビアホール６１７ｂ，６１８ａ，６１８ｂに接続されたビアホール６２７ｂ，６２８ａ，６２８ｂと、その他の各導体層に接続された複数のビアホールと、符号６２０を付した破線の枠線内に配置された複数のサーマルビアと、その他の複数のビアホールが形成されている。誘電体層６２に形成された複数のサーマルビアは、誘電体層６１に形成された複数のサーマルビアに接続されている。

図１１（ａ）に示した１３層目の誘電体層６３の上面には、グランド用導体層６３１と、導体層６３４とが形成されている。導体層６３１には、誘電体層５３〜６２に形成された複数のビアホールおよび複数のサーマルビアを介してモジュール用グランド層５３１Ｂが接続されている。また、導体層６３１には、誘電体層５５〜６２に形成されたビアホールを介して導体層５５２Ａ，５５２Ｂ，５５２Ｃの各短絡端が接続されている。導体層６３４には、ビアホール６０７ｂ〜６２７ｂを介して導体層６０４Ｄが接続されている。

また、誘電体層６３には、それぞれビアホール６２７ａ，６２８ａ，６２８ｂに接続されたビアホール６３７ａ，６３８ａ，６３８ｂと、導体層６３４に接続されたビアホール６３７ｂと、導体層６３１に接続され、符号６３０を付した破線の枠線内に配置された複数のサーマルビアと、導体層６３１に接続されたその他の複数のビアホールと、その他の複数のビアホールが形成されている。誘電体層６３に形成された複数のサーマルビアは、誘電体層６２に形成された複数のサーマルビアに接続されている。

図１１（ｂ）に示した１４層目の誘電体層６４の上面には、キャパシタ用導体層６４２Ａ，６４２Ｂ，６４２Ｃと、導体層６４２Ｄとが形成されている。導体層６４２Ａには、誘電体層５５〜６３に形成されたビアホールを介して導体層５５２Ａの開放端と導体層６２２Ａが接続されている。導体層６４２Ｂには、誘電体層５５〜６３に形成されたビアホールを介して導体層５５２Ｂの開放端と導体層６１２Ｂが接続されている。導体層６４２Ｃには、誘電体層５５〜６３に形成されたビアホールを介して導体層５５２Ｃの開放端と６２２Ｃが接続されている。導体層６４２Ｄには、誘電体層５５〜６３に形成されたビアホールを介して導体層５５２Ａの開放端が接続されている。

また、誘電体層６４には、それぞれビアホール６３７ａ，６３７ｂ，６３８ａ，６３８ｂに接続されたビアホール６４７ａ，６４７ｂ，６４８ａ，６４８ｂと、導体層６４２Ｄに接続されたビアホールと、符号６４０を付した破線の枠線内に配置された複数のサーマルビアと、その他の複数のビアホールが形成されている。誘電体層６４に形成された複数のサーマルビアは、誘電体層６３に形成された複数のサーマルビアに接続されている。

図１２（ａ）に示した１５層目の誘電体層６５の上面には、導体層として、第２のバラン用グランド層６５１Ａと第２のモジュール用グランド層６５１Ｂとが形成されている。バラン用グランド層６５１Ａには、ビアホール５３８ａ〜６４８ａ，５３８ｂ〜６４８ｂを介して第１のバラン用グランド層５３１Ａが接続されている。第２のモジュール用グランド層６５１Ｂには、誘電体層６３，６４に形成された複数のビアホールおよび複数のサーマルビアを介して導体層６３１が接続されている。

また、誘電体層６５には、それぞれビアホール６４７ａ，６４７ｂに接続されたビアホール６５７ａ，６５７ｂと、バラン用グランド層６５１Ａに接続されたビアホール６５８と、モジュール用グランド層６５１Ｂに接続された複数のビアホールと、その他の複数のビアホールが形成されている。

図１２（ｂ）に示したように、誘電体層６５の下面、すなわち積層基板５０の底面５０ｂには、前述の各端子ＡＮＴ，ＷＴ，ＷＲ１，ＷＲ２，ＢＴＲ１，ＢＴＲ２，Ｖ１，Ｖ２，Ｖ３，Ｖｃｃ，ＢＤＣ，Ｖｄｅｔと、２つのグランド端子Ｇ１，Ｇ２と、グランド用導体層Ｇ３とが配置されている。積層基板５０の底面５０ｂにおいて、複数の端子は底面５０ｂの辺の近傍に配置されている。グランド用導体層Ｇ３は、底面５０ｂにおいて、複数の端子に囲まれた広い領域に配置されている。

上述の１層目ないし１５層目の誘電体層５１〜６５および導体層が積層されて、図３に示した積層基板５０が形成される。この積層基板５０の上面５０ａには、ＩＣ５とキャパシタＣ１，Ｃ２が搭載される。ＢＰＦ２とバラン３，４は、積層基板５０内に設けられた複数の導体層を用いて構成されている。なお、本実施の形態において、積層基板５０としては、誘電体層の材料として樹脂、セラミック、あるいは両者を複合した材料を用いたもの等、種々のものを用いることができる。しかし、積層基板５０としては、特に、高周波特性に優れた低温同時焼成セラミック多層基板を用いることが好ましい。高周波モジュール１は、積層基板５０の底面５０ｂが下を向くように、実装用基板に実装される。このとき、底面５０ｂに設けられた複数の端子およびグランド用導体層Ｇ３は、実装用基板における対応する端子およびグランド層に接続される。

アンテナ端子ＡＮＴには、誘電体層５５〜６５に形成されたビアホールと導体層６４２Ｄを介して導体層５５２Ａの開放端が接続されている。送信信号端子ＷＴには、誘電体層５１〜６５に形成されたビアホールと導体層５２５Ｆを介して導体層５１ＷＴが接続されている。受信信号端子ＷＲ１には、誘電体層６０〜６５に形成されたビアホールと導体層６２３を介して導体層６０３Ｃが接続されている。受信信号端子ＷＲ２には、誘電体層６０〜６５に形成されたビアホールを介して導体層６０３Ｄが接続されている。

送受信信号端子ＢＴＲ１には、ビアホール６０７ａ〜６５７ａと導体層６２４を介して導体層６０４Ｃが接続されている。送受信信号端子ＢＴＲ２には、ビアホール６０７ｂ〜６５７ｂと導体層６３４を介して導体層６０４Ｄが接続されている。

制御端子Ｖ１には、誘電体層５１〜６５に形成されたビアホールと導体層５５５を介して導体層５１Ｖ１が接続されている。制御端子Ｖ２には、誘電体層５１〜６５に形成されたビアホールと導体層５６５を介して導体層５１Ｖ２が接続されている。制御端子Ｖ３には、誘電体層５１〜６５に形成されたビアホールと導体層５５６を介して導体層５１Ｖ３が接続されている。

電源端子Ｖｃｃには、誘電体層５１〜６５に形成されたビアホールと導体層５２５Ｇを介して導体層５１２Ｂ，５１ＶＣが接続されている。直流電圧印加端子ＢＤＣには、ビアホール６５８を介して第２のバラン用グランド層６５１Ａが接続されている。出力電力検出端子Ｖｄｅｔには、誘電体層５１〜６５に形成されたビアホールと導体層５２５Ｈを介して導体層５１ＶＤが接続されている。

グランド端子Ｇ１，Ｇ２およびグランド用導体層Ｇ３には、誘電体層６５に形成された複数のビアホールを介して第２のモジュール用グランド層６５１Ｂが接続されている。また、グランド端子Ｇ１，Ｇ２およびグランド用導体層Ｇ３は、実装用基板のグランド層に接続されることによって、グランドに接続される。

図１に示したＢＰＦ２は、導体層５５２Ａ，５５２Ｂ，５５２Ｃ，６１２Ｂ，６１２Ｅ，６２２Ａ，６２２Ｃ，６３１，６４２Ａ，６４２Ｂ，６４２Ｃと、これらを接続するビアホールと、複数の誘電体層とによって構成されている。導体層５５２Ａ，５５２Ｂ，５５２Ｃは、それぞれインダクタを構成する。導体層５５２Ａ，５５２Ｂは誘導性結合し、導体層５５２Ｂ，５５２Ｃも誘導性結合する。

導体層６２２Ａ，６３１およびこれらの間に配置された誘電体層６２、ならびに、導体層６３１，６４２Ａ、第２のモジュール用グランド層６５１Ｂおよびこれらの間に配置された誘電体層６３，６４は、導体層５５２Ａの開放端とグランドとの間に設けられたキャパシタを構成する。このキャパシタと、導体層５５２Ａによって構成されたインダクタとによって、第１の共振器が構成されている。

導体層６３１，６４２Ｂ、第２のモジュール用グランド層６５１Ｂおよびこれらの間に配置された誘電体層６３，６４は、導体層５５２Ｂの開放端とグランドとの間に設けられたキャパシタを構成する。このキャパシタと、導体層５５２Ｂによって構成されたインダクタとによって、第２の共振器が構成されている。

導体層６２２Ｃ，６３１およびこれらの間に配置された誘電体層６２、ならびに、導体層６３１，６４２Ｃ、第２のモジュール用グランド層６５１Ｂおよびこれらの間に配置された誘電体層６３，６４は、導体層５５２Ｃの開放端とグランドとの間に設けられたキャパシタを構成する。このキャパシタと、導体層５５２Ｃによって構成されたインダクタとによって、第３の共振器が構成されている。

導体層６１２Ｂ，６２２Ａと、これらの間に配置された誘電体層６１は、第１の共振器と第２の共振器とを接続するキャパシタを構成する。導体層６１２Ｂ，６２２Ｃと、これらの間に配置された誘電体層６１は、第２の共振器と第３の共振器とを接続するキャパシタを構成する。導体層６１２Ｅ，６２２Ａ，６２２Ｃと、これらの間に配置された誘電体層６１は、第１の共振器と第３の共振器とを接続するキャパシタを構成する。

図１に示したバラン３は、第１のモジュール用グランド層５３１Ｂ、第２のモジュール用グランド層６５１Ｂ、導体層５５３Ａ，５５３Ｂ，５６３Ｃ，５６３Ｄ，５７３Ａ，５７３Ｂ，５８３Ｃ，５８３Ｄ，５９３，６０３Ｃ，６０３Ｄと、これらを接続するビアホールによって構成されている。

導体層５５３Ａ，５５３Ｂ，５７３Ａ，５７３Ｂ，５９３と、これらを接続するビアホールは、バラン３における不平衡伝送線路を構成している。この不平衡伝送線路の一端部となる導体層５５３Ａの一端部は、導体層５１ＷＲに接続されている。

導体層５６３Ｃ，５８３Ｃ，６０３Ｃと、これらを接続するビアホールは、バラン３における第１の平衡伝送線路を構成している。この第１の平衡伝送線路の第１の端部となる導体層６０３Ｃの一端部は、端子ＷＲ１に接続されている。第１の平衡伝送線路の第２の端部となる導体層５６３Ｃの一端部は、第１のモジュール用グランド層５３１Ｂに接続されている。

導体層５６３Ｄ，５８３Ｄ，６０３Ｄと、これらを接続するビアホールは、バラン３における第２の平衡伝送線路を構成している。この第２の平衡伝送線路の第１の端部となる導体層６０３Ｄの一端部は、端子ＷＲ２に接続されている。第２の平衡伝送線路の第２の端部となる導体層５６３Ｄの一端部は、第１のモジュール用グランド層５３１Ｂに接続されている。

図１に示したバラン４は、第１のバラン用グランド層５３１Ａ、第２のバラン用グランド層６５１Ａ、導体層５５４Ａ，５５４Ｂ，５６４Ｃ，５６４Ｄ，５７４Ａ，５７４Ｂ，５８４Ｃ，５８４Ｄ，５９４，６０４Ｃ，６０４Ｄと、これらを接続するビアホールによって構成されている。

導体層５５４Ａ，５５４Ｂ，５７４Ａ，５７４Ｂ，５９４と、これらを接続するビアホールは、バラン４における不平衡伝送線路４６を構成している。導体層５５４Ａ，５７４Ａと、導体層５９４の一部と、これらを接続するビアホールは、図２に示した伝送線路４６１を構成し、導体層５５４Ｂ，５７４Ｂと、導体層５９４の他の一部と、これらを接続するビアホールは、図２に示した伝送線路４６２を構成している。不平衡端４１となる導体層５５４Ａの一端部は、導体層５１Ｂに接続されている。

導体層５６４Ｃ，５８４Ｃ，６０４Ｃと、これらを接続するビアホールは、バラン４における第１の平衡伝送線路４４を構成する。この第１の平衡伝送線路４４の第１の端部４４ａとなる導体層６０４Ｃの一端部は、ビアホール６０７ａ〜６５７ａと導体層６２４を介して端子ＢＴＲ１に接続されている。第１の平衡伝送線路４４の第２の端部４４ｂとなる導体層５６４Ｃの一端部は、ビアホール５３８ｃ，５４８ｃ，５５８ｃを介して第１のバラン用グランド層５３１Ａに接続されている。

導体層５６４Ｄ，５８４Ｄ，６０４Ｄと、これらを接続するビアホールは、バラン４における第２の平衡伝送線路４５を構成する。この第２の平衡伝送線路４５の第１の端部４５ａとなる導体層６０４Ｄの一端部は、ビアホール６０７ｂ〜６５７ｂと導体層６３４を介して端子ＢＴＲ２に接続されている。第２の平衡伝送線路４５の第２の端部４５ｂとなる導体層５６４Ｄの一端部は、ビアホール５３８ｄ，５４８ｄ，５５８ｄを介して第１のバラン用グランド層５３１Ａに接続されている。

伝送線路４６１は第１の平衡伝送線路４４に電磁結合し、伝送線路４６２は第２の平衡伝送線路４５に電磁結合する。このようにして、不平衡伝送線路４６は、第１および第２の平衡伝送線路４４，４５に電磁結合する。

以下、図２および図１３を参照して、バラン４とモジュール用グランド層５３１Ｂ，６５１Ｂとの関係について詳しく説明する。図１３は、本実施の形態におけるバラン４とモジュール用グランド層５３１Ｂ，６５１Ｂとの関係を簡略化して示す説明図である。

図２に示したように、バラン４は、第１の平衡伝送線路４４と、第２の平衡伝送線路４５と、不平衡伝送線路４６とを有している。第１の平衡伝送線路４４は、第１の平衡信号端子としての端子ＢＴＲ１に接続された第１の端部４４ａとその反対側の第２の端部４４ｂとを有している。第２の平衡伝送線路４５は、第２の平衡信号端子としての端子ＢＴＲ２に接続された第１の端部４５ａとその反対側の第２の端部４５ｂとを有している。不平衡伝送線路４６は、不平衡信号の入力または出力のための第１の端部とその反対側に位置し開放された第２の端部とを有し、第１および第２の平衡伝送線路４４，４５に電磁結合する。

バラン４は、更に、第１の平衡伝送線路４４の第２の端部４４ｂおよび第２の平衡伝送線路４５の第２の端部４５ｂに接続されたバラン用グランド層５３１Ａ，６５１Ａを含んでいる。図１３では、第１の平衡伝送線路４４、第２の平衡伝送線路４５および不平衡伝送線路４６を、伝送線路部４０として表している。図１３に示したように、バラン用グランド層５３１Ａ，６５１Ａは、伝送線路部４０、すなわち第１の平衡伝送線路４４、第２の平衡伝送線路４５および不平衡伝送線路４６を上下から挟む位置に配置されている。バラン用グランド層６５１Ａには、直流電圧印加端子ＢＤＣが接続されている。

モジュール用グランド層５３１Ｂ，６５１Ｂは、複数のサーマルビアを含む複数のビアホールを介して接続されている。モジュール用グランド層６５１Ｂには、グランド端子Ｇ１，Ｇ２およびグランド用導体層Ｇ３が接続されている。これらグランド端子Ｇ１，Ｇ２およびグランド用導体層Ｇ３は、実装用基板のグランド層に接続される。モジュール用グランド層５３１Ｂ，６５１Ｂは、高周波モジュール１において、安定したグランド電位を提供する。また、モジュール用グランド層５３１Ｂ，６５１Ｂは、バラン用グランド層５３１Ａ，６５１Ａよりも大きい。また、積層基板５０に搭載された能動素子であるＩＣ５は、複数のサーマルビアを介してモジュール用グランド層５３１Ｂ，６５１Ｂに接続されている。

バラン用グランド層５３１Ａ，６５１Ａは、モジュール用グランド層５３１Ｂ，６５１Ｂとは物理的に分離されている。また、バラン用グランド層５３１Ａは、積層基板５０に搭載されたキャパシタＣ１を介してモジュール用グランド層５３１Ｂに接続されている。このようにして、バラン用グランド層５３１Ａ，６５１Ａは、モジュール用グランド層５３１Ｂ，６５１Ｂに対して、物理的に分離され、且つキャパシタＣ１を介して高周波的に結合されている。

以下、本実施の形態に係る高周波モジュール１の効果について説明する。本実施の形態では、直流電圧印加端子ＢＤＣは、積層基板５０に形成されたバラン用グランド層５３１Ａ，６５１Ａおよびビアホール５３８ａ〜６４８ａ，５３８ｂ〜６４８ｂ，５３８ｃ〜５５８ｃ，５３８ｄ〜５５８ｄ，６５８を介して、第１の平衡伝送線路４４の第２の端部４４ｂとなる導体層５６４Ｃの一端部と第２の平衡伝送線路４５の第２の端部４５ｂとなる導体層５６４Ｄの一端部とに接続されている。また、第１の平衡伝送線路４４の第１の端部４４ａとなる導体層６０４Ｃの一端部は、ビアホール６０７ａ〜６５７ａと導体層６２４を介して端子ＢＴＲ１に接続され、第２の平衡伝送線路４５の第１の端部４５ａとなる導体層６０４Ｄの一端部は、ビアホール６０７ｂ〜６５７ｂと導体層６３４を介して端子ＢＴＲ２に接続されている。従って、本実施の形態では、第２のＲＦＩＣの駆動用の直流電圧を直流電圧印加端子ＢＤＣに印加することによって、この直流電圧を、バラン４の平衡伝送線路４４，４５および端子ＢＴＲ１，ＢＴＲ２を介して、第２のＲＦＩＣに供給することができる。

本実施の形態では、前述のように、直流電圧印加端子ＢＤＣが接続されたバラン用グランド層５３１Ａ，６５１Ａは、モジュール用グランド層５３１Ｂ，６５１Ｂに対して、物理的に分離され、且つキャパシタＣ１を介して高周波的に結合されている。そのため、直流電圧印加端子ＢＤＣを介してバラン用グランド層５３１Ａ，６５１Ａに直流電圧を印加しても、モジュール用グランド層５３１Ｂ，６５１Ｂは印加されない。従って、本実施の形態によれば、高周波モジュール１におけるバラン４以外の回路に直流電圧が印加されることなく、バラン４のためのバラン用グランド層５３１Ａ，６５１Ａに直流電圧を印加することが可能になる。これにより、本実施の形態によれば、バラン４の平衡伝送線路４４，４５を介して、第２のＲＦＩＣに駆動用の直流電圧を供給することが可能になる。

また、本実施の形態において、上述のようにバラン４の平衡伝送線路４４，４５を介して、第２のＲＦＩＣに駆動用の直流電圧を供給する場合には、平衡伝送線路４４，４５がチョークインダクタとして機能することから、チョークインダクタが不要になる。従って、本実施の形態によれば、高周波回路の部品点数を少なくでき、その結果、無線通信装置の高周波回路部における部品点数の削減、小型化、低コスト化が可能になる。

また、本実施の形態では、ＩＣ５の底面に設けられたグランド電極５Ｇ１は、積層基板５０に形成された複数の導体層およびサーマルビアを介して、積層基板５０内に設けられたモジュール用グランド層５３１Ｂ，６５１Ｂおよび積層基板５０の底面５０ｂに設けられたグランド用導体層Ｇ３に接続されている。グランド用導体層Ｇ３は、高周波モジュール１が実装される実装用基板におけるグランド層に接続される。そのため、ＩＣ５より発生された熱は、積層基板５０に形成された複数の導体層およびサーマルビアを介してモジュール用グランド層５３１Ｂ，６５１Ｂに伝達され、更に実装用基板のグランド層に伝達される。このようにして、ＩＣ５の放熱が行われる。本実施の形態では、前述のように、バラン用グランド層５３１Ａ，６５１Ａは、モジュール用グランド層５３１Ｂ，６５１Ｂに対して、物理的に分離され、且つ高周波的に結合されていることから、ＩＣ５の放熱を妨げることなく、バラン４のためのバラン用グランド層５３１Ａ，６５１Ａに直流電圧を印加することが可能になる。

また、本実施の形態では、直流電圧印加端子ＢＤＣが接続されたバラン用グランド層５３１Ａ，６５１Ａは、安定したグランド電位を提供するモジュール用グランド層５３１Ｂ，６５１Ｂに対してキャパシタＣ１を介して高周波的に結合されている。キャパシタＣ１は、直流電圧印加端子ＢＤＣに接続される電源からのノイズを、グランドに逃がして除去するバイパスキャパシタとして機能する。そのため、本実施の形態によれば、バラン４が、直流電圧印加端子ＢＤＣに接続される電源からのノイズの影響を受けることを防止することができる。

なお、第２のＲＦＩＣには、直流電圧印加端子ＢＤＣとバラン４の平衡伝送線路４４，４５を経由する経路とは別の経路から駆動用の直流電圧を供給してもよい。この場合、別の経路から第２のＲＦＩＣに供給された直流電圧が、第２のＲＦＩＣに接続された平衡伝送線路４４，４５にも印加される可能性がある。ここで、平衡伝送線路４４，４５がモジュールにおける共通グランド層に接続され、且つ共通グランド層が実装用基板のグランド層に直接接続されると、直流電圧のレベルを維持することができない。一方、平衡伝送線路４４，４５がモジュールにおける共通グランド層に接続され、且つ共通グランド層と実装用基板のグランド層との間にキャパシタを設けた場合には、平衡伝送線路４４，４５に印加された直流電圧が、共通グランド層に接続された他の回路にも印加されてしまう。

これに対し、本実施の形態では、平衡伝送線路４４，４５は、バラン用グランド層５３１Ａ，６５１Ａに接続され、このバラン用グランド層５３１Ａ，６５１Ａは、モジュール用グランド層５３１Ｂ，６５１Ｂに対して、物理的に分離され、且つ高周波的に結合されている。そのため、本実施の形態によれば、第２のＲＦＩＣに、直流電圧印加端子ＢＤＣとバラン４の平衡伝送線路４４，４５を経由する経路とは別の経路から駆動用の直流電圧を供給する場合に、直流電圧のレベルを維持することができると共に、高周波モジュール１におけるバラン４以外の回路に直流電圧が印加されることを防止することができる。なお、平衡伝送線路４４，４５がモジュールにおける共通グランド層に接続され、且つ共通グランド層が実装用基板のグランド層に直接接続される場合に、第２のＲＦＩＣと平衡伝送線路４４，４５の間に２つのキャパシタを設けることも考えられるが、この場合には、部品点数が多くなる。

ところで、バラン３，４は、２つの平衡伝送線路と不平衡伝送線路とが物理的に接続されていないため、直流電流を通過させない。そのため、スイッチ１１に供給される制御信号に起因してＩＣ５から、ＩＣ５に接続された信号経路に直流電流が流れる場合であっても、ＩＣ５とバラン３，４との間に、直流電流の通過を阻止するためのキャパシタを設ける必要がない。

また、本実施の形態では、バラン４の平衡伝送線路４４，４５にキャパシタＣ１が接続されている。そのため、キャパシタＣ１の容量を調整することによって、バラン４の平衡特性を調整することが可能である。

本実施の形態では、バラン用グランド層５３１Ａ，６５１Ａとモジュール用グランド層５３１Ｂ，６５１Ｂとを高周波的に結合するキャパシタＣ１を積層基板５０に搭載している。以下、キャパシタＣ１を積層基板５０に内蔵する場合と比較して、キャパシタＣ１を積層基板５０に搭載した場合の効果について説明する。

携帯無線通信装置の小型化、薄型化に伴い、携帯無線通信装置に使用される高周波部品の小型化、薄型化の要求が高まってきている。こうした要求に応えるための高周波部品の基板としては、内部にフィルタやバラン等の受動回路を形成できる低温同時焼成セラミック多層基板が適している。一方で、受動回路と能動素子であるＩＣを組み合わせるモジュール化も進められている。受動回路とＩＣを組み合わせたモジュールでは、ＩＣは基板上に搭載され、基板内に形成された受動回路とビアホールを介して接続される。受動回路とＩＣを組み合わせるモジュール化によって機能が集積化されるため、このモジュール化は携帯無線通信装置の小型化、薄型化に貢献している。その一方で、受動回路とＩＣを組み合わせるモジュール化に伴い、基板を薄くする必要が生じ、その結果、基板内に形成される受動回路の特性劣化が生じることが懸念されている。すなわち、製品の高さが同じである場合、基板上にＩＣが搭載されない製品における基板に比べて、受動回路とＩＣを組み合わせたモジュール製品の基板は、ＩＣの高さの分だけ薄くする必要がある。その結果、受動回路とグランドとの間に発生する寄生容量の増加や、バランを構成する共振器とグランドが近づくことによる共振器のＱ値の低下等によって、受動回路の特性劣化が生じる。

本実施の形態において、キャパシタＣ１は、バラン４の平衡伝送線路４４，４５の第２の端部４４ｂ，４５ｂとグランドとの間に設けられる。バラン４の特性を維持するためには、バラン４を通過する信号の周波数帯においてキャパシタＣ１は低インピーダンスである必要がある。一方で、キャパシタＣ１は、直流電圧印加端子ＢＤＣに接続される電源からのノイズを除去するバイパスキャパシタとしても機能させる必要があるため、一般的に低温同時焼成セラミック多層基板内に形成されるフィルタ等に用いられるキャパシタと比較して、キャパシタＣ１には大きな容量が必要となる。このような大きな容量のキャパシタＣ１を積層基板５０内に形成するためには、積層基板５０の平面形状や厚みを大きくする必要がある。そのため、キャパシタＣ１を積層基板５０に内蔵することは、積層基板５０の小型化、薄型化には適さない場合がある。また、積層基板５０内に形成される受動回路の近傍にキャパシタＣ１を形成した場合には、受動回路とキャパシタＣ１との結合によって、前述のような寄生容量の増加やＱ値の低下等による受動回路の特性劣化が生じることが懸念される。

本実施の形態では、キャパシタＣ１を積層基板５０に搭載しているので、上述のようなキャパシタＣ１を積層基板５０に内蔵する場合の問題は生じない。また、通常、積層基板５０の上面５０ａは、そこに搭載されるＩＣ５の平面形状よりも大きいため、上面５０ａにおける余ったスペースにキャパシタＣ１を搭載することができる。キャパシタＣ１の高さがＩＣ５の高さ以下である場合には、積層基板５０にキャパシタＣ１を搭載しても、キャパシタＣ１を搭載しない場合と比べて高周波モジュール１の全体の高さは変わらないため、積層基板５０の薄型化の弊害にはならない。

また、本実施の形態によれば、前述のように、キャパシタＣ１の容量を調整することによって、バラン４の平衡特性を調整することが可能である。特に積層基板５０に内蔵されたバラン４の場合には、バラン４の平衡入出力端から積層基板５０の底面５０ｂに配置された端子ＢＴＲ１，ＢＴＲ２までの配線の影響によって平衡特性が崩れやすい。この場合、キャパシタＣ１の容量を調整することによってバラン４の平衡特性を調整できることが有用である。ここで、キャパシタＣ１を積層基板５０に内蔵する場合と比較して、キャパシタＣ１を積層基板５０に搭載する場合の方が、キャパシタＣ１の交換によって容易にキャパシタＣ１の容量を調整することができるため、バラン４の平衡特性の調整が容易であり、そのため、高周波モジュール１の試作回数を少なくすることができる。

［第２の実施の形態］
次に、本発明の第２の実施の形態に係る高周波モジュールについて説明する。本実施の形態に係る高周波モジュールの回路構成は、図１に示した第１の実施の形態に係る高周波モジュール１と同じである。また、本実施の形態に係る高周波モジュールの外観は、図３に示した第１の実施の形態に係る高周波モジュールと同じである。

次に、図１４および図１５を参照して、本実施の形態に係る高周波モジュールの積層基板５０における誘電体層と導体層について詳しく説明する。図１４は、本実施の形態に係る高周波モジュールの積層基板５０における上から３層目の誘電体層７３の上面を示している。図１５は、本実施の形態に係る高周波モジュールの積層基板５０における上から１５層目の誘電体層７５の上面を示している。図１４および図１５において、丸印はビアホールを表している。

以下、本実施の形態に係る高周波モジュールにおける積層基板５０が第１の実施の形態における積層基板５０と異なる点について説明する。本実施の形態における積層基板５０は、第１の実施の形態における３層目および１５層目の誘電体層５３，６５の代わりに、以下で説明するように導体層およびビアホールが形成された誘電体層７３，７５を有している。本実施の形態における積層基板５０のその他の構成は、第１の実施の形態と同じである。

図１４に示した３層目の誘電体層７３の上面には、導体層として、バラン用グランド層７３１Ａと第１のモジュール用グランド層７３１Ｂとが形成されている。バラン用グランド層７３１Ａには、ビアホール５１８，５２８を介して導体層５１１Ｂが接続されている。モジュール用グランド層７３１Ｂには、ビアホール５２９を介して導体層５２５Ｂが接続されている。また、モジュール用グランド層７３１Ｂには、誘電体層５１，５２に形成された複数のビアホールおよびサーマルビアを介して導体層５１Ｇ１，５１Ｇ４，５１Ｇ５，５１Ｇ６，５１Ｇ７，５１Ｇ８が接続されていると共に、誘電体層５２に形成されたビアホールを介して５２５Ｄが接続されている。

また、誘電体層７３には、ビアホール５２６に接続されたビアホール７３６と、バラン用グランド層７３１Ａに接続されたビアホール７３８ｂ，７３８ｃ，７３８ｄと、モジュール用グランド層７３１Ｂに接続された複数のビアホールと、符号７３０を付した破線の枠内に配置された複数のサーマルビアと、その他の複数のビアホールが形成されている。

本実施の形態における４層目の誘電体層５４（図６（ｂ）参照）に形成されたビアホール５４６には、ビアホール７３６が接続されている。誘電体層５４に形成されたビアホール５４８ａには、誘電体層７３に形成されたビアホールを介してモジュール用グランド層７３１Ｂが接続されている。誘電体層５４に形成されたビアホール５４８ｂ，５４８ｃ，５４８ｄには、それぞれビアホール７３８ｂ，７３８ｃ，７３８ｄが接続されている。

本実施の形態における５層目の誘電体層５５（図７（ａ）参照）の上面に形成された導体層５５２Ａ，５５２Ｂ，５５２Ｃの各短絡端には、それぞれ誘電体層７３，５４に形成されたビアホールを介してモジュール用グランド層７３１Ｂが接続されている。誘電体層５５の上面に形成された導体層５５４Ａには、ビアホール５２６，７３６，５４６を介して導体層５２５Ａが接続されている。

本実施の形態における６層目の誘電体層５６（図７（ｂ）参照）の上面に形成された導体層５６３Ｃ，５６３Ｄには、誘電体層７３，５４，５５に形成されたビアホールを介してモジュール用グランド層７３１Ｂが接続されている。誘電体層５６の上面に形成された導体層５６４Ｃには、ビアホール７３８ｃ，５４８ｃ，５５８ｃを介してバラン用グランド層７３１Ａが接続されている。誘電体層５６の上面に形成された導体層５６４Ｄには、ビアホール７３８ｄ，５４８ｄ，５５８ｄを介してバラン用グランド層７３１Ａが接続されている。

本実施の形態における１３層目の誘電体層６３（図１１（ａ）参照）の上面に形成された導体層６３１には、誘電体層７３，５４〜６２に形成された複数のビアホールおよびサーマルビアを介してモジュール用グランド層７３１Ｂが接続されている。

図１５に示した１５層目の誘電体層７５の上面には、第２のモジュール用グランド層７５１Ｂと、導体層７５４とが形成されている。第２のモジュール用グランド層７５１Ｂには、ビアホール５４８ａ〜６４８ａおよび誘電体層７３，５４〜６４に形成された複数のビアホールを介して第１のモジュール用グランド層７３１Ｂが接続されている。また、モジュール用グランド層７５１Ｂには、誘電体層６３，６４に形成された複数のビアホールおよびサーマルビアを介して導体層６３１が接続されている。導体層７５４には、ビアホール７３８ｂ，５４８ｂ〜６４８ｂを介してバラン用グランド層７３１Ａが接続されている。

また、誘電体層７５には、それぞれビアホール６４７ａ，６４７ｂに接続されたビアホール７５７ａ，７５７ｂと、導体層７５４に接続されたビアホール７５８と、モジュール用グランド層７５１Ｂに接続された複数のビアホールと、その他の複数のビアホールが形成されている。

本実施の形態におけるＢＰＦ２およびバラン３では、第１の実施の形態におけるモジュール用グランド層５３１Ｂ，６５１Ｂの代わりにモジュール用グランド層７３１Ｂ，７５１Ｂがグランド層として機能する。

本実施の形態におけるバラン４では、第１の実施の形態における第１および第２のバラン用グランド層５３１Ａ，６５１Ａの代わりに、バラン用グランド層７３１Ａとモジュール用グランド層７５１Ｂが、伝送線路部４０を上下から挟むグランド層として機能する。すなわち、本実施の形態では、第１の平衡伝送線路４４、第２の平衡伝送線路４５および不平衡伝送線路４６は、１つのバラン用グランド層７３１Ａと１つのモジュール用グランド層７５１Ｂとによって上下から挟まれる位置に配置されている。

本実施の形態におけるバラン４において、第１の平衡伝送線路４４の第２の端部４４ｂとなる導体層５６４Ｃの一端部と第２の平衡伝送線路４５の第２の端部４５ｂとなる導体層５６４Ｄの一端部は、ビアホール７３８ｃ，７３８ｄ，５４８ｃ，５４８ｄ，５５８ｃ，５５８ｄを介して、バラン用グランド層７３１Ａに接続されている。

本実施の形態における直流電圧印加端子ＢＤＣは、ビアホール７３８ｂ，５４８ｂ〜６４８ｂ、導体層７５４およびビアホール７５８を介してバラン用グランド層７３１Ａに接続されている。本実施の形態におけるグランド端子Ｇ１，Ｇ２およびグランド用導体層Ｇ３は、誘電体層７５に形成された複数のビアホールを介してモジュール用グランド層７５１Ｂに接続されている。

以下、図１６を参照して、本実施の形態におけるバラン４とモジュール用グランド層７３１Ｂ，７５１Ｂとの関係について詳しく説明する。図１６は、本実施の形態におけるバラン４とモジュール用グランド層７３１Ｂ，７５１Ｂとの関係を簡略化して示す説明図である。本実施の形態におけるバラン４は、第１の平衡伝送線路４４の第２の端部４４ｂおよび第２の平衡伝送線路４５の第２の端部４５ｂに接続されたバラン用グランド層７３１Ａを含んでいる。図１６では、第１の平衡伝送線路４４、第２の平衡伝送線路４５および不平衡伝送線路４６を、伝送線路部４０として表している。図１６に示したように、伝送線路部４０、すなわち第１の平衡伝送線路４４、第２の平衡伝送線路４５および不平衡伝送線路４６は、バラン用グランド層７３１Ａとモジュール用グランド層７５１Ｂとによって上下から挟まれる位置に配置されている。バラン用グランド層７３１Ａには、直流電圧印加端子ＢＤＣが接続されている。バラン用グランド層７３１Ａとモジュール用グランド層７５１Ｂのうち、バラン用グランド層７３１Ａの方が、直流電圧印加端子ＢＤＣから遠く、キャパシタＣ１に近い位置に配置されている。

モジュール用グランド層７３１Ｂ，７５１Ｂは、複数のサーマルビアを含む複数のビアホールを介して接続されている。モジュール用グランド層７５１Ｂには、グランド端子Ｇ１，Ｇ２およびグランド用導体層Ｇ３が接続されている。これらグランド端子Ｇ１，Ｇ２およびグランド用導体層Ｇ３は、実装用基板のグランド層に接続される。モジュール用グランド層７３１Ｂ，７５１Ｂは、高周波モジュール１において、安定したグランド電位を提供する。また、モジュール用グランド層７３１Ｂは、バラン用グランド層７３１Ａよりも大きい。また、積層基板５０に搭載された能動素子であるＩＣ５は、複数のサーマルビアを介してモジュール用グランド層７３１Ｂ，７５１Ｂに接続されている。

バラン用グランド層７３１Ａは、モジュール用グランド層７３１Ｂ，７５１Ｂとは物理的に分離されている。また、バラン用グランド層７３１Ａは、積層基板５０に搭載されたキャパシタＣ１を介してモジュール用グランド層７３１Ｂに接続されている。このようにして、バラン用グランド層７３１Ａは、モジュール用グランド層７３１Ｂ，７５１Ｂに対して、物理的に分離され、且つキャパシタＣ１を介して高周波的に結合されている。

第１の実施の形態では、バラン用グランド層５３１Ａ，６５１Ａのうち、直流電圧印加端子ＢＤＣに近く、キャパシタＣ１から遠いバラン用グランド層６５１Ａは、直流電圧印加端子ＢＤＣに接続される電源からのノイズの影響を受けやすい。そのため、第１の実施の形態では、バラン４は、バラン用グランド層６５１Ａを介して、直流電圧印加端子ＢＤＣに接続される電源からのノイズの影響を受ける可能性がある。

これに対し、本実施の形態では、前述のように、第１の平衡伝送線路４４、第２の平衡伝送線路４５および不平衡伝送線路４６を、バラン用グランド層７３１Ａとモジュール用グランド層７５１Ｂとによって上下から挟まれる位置に配置し、バラン用グランド層７３１Ａとモジュール用グランド層７５１Ｂのうち、直流電圧印加端子ＢＤＣに接続されたバラン用グランド層７３１Ａの方を、直流電圧印加端子ＢＤＣから遠く、キャパシタＣ１に近い位置に配置している。これにより、本実施の形態によれば、バラン４が、直流電圧印加端子ＢＤＣに接続される電源からのノイズの影響を受けにくくなる。

本実施の形態におけるその他の構成、作用および効果は、第１の実施の形態と同様である。

［第３の実施の形態］
次に、本発明の第３の実施の形態に係る高周波モジュール１０１について説明する。本実施の形態に係る高周波モジュールの回路構成は、図１に示した第１の実施の形態に係る高周波モジュール１と同じである。

図１７は、本実施の形態に係る高周波モジュール１０１の外観を示す斜視図である。図１８は、本実施の形態に係る高周波モジュール１０１の平面図である。図１７および図１８に示したように、高周波モジュール１０１は、高周波モジュール１０１の各要素を一体化する積層基板８０を備えている。後で詳しく説明するが、積層基板８０は、積層された複数の誘電体層を含んでいる。また、積層基板８０は、上面８０ａと底面８０ｂと４つの側面とを有し、直方体形状をなしている。

高周波モジュール１０１における回路は、積層基板８０内に設けられた導体層と、上記誘電体層と、積層基板８０の上面８０ａに搭載された素子とを用いて構成される。上面８０ａには、ＩＣ５とキャパシタＣ２が搭載されている。積層基板８０の底面８０ｂには、第１の実施の形態における積層基板５０と同様に、端子ＡＮＴ，ＷＴ，ＷＲ１，ＷＲ２，ＢＴＲ１，ＢＴＲ２，Ｖ１，Ｖ２，Ｖ３，Ｖｃｃ，ＢＤＣ，Ｖｄｅｔと、２つのグランド端子Ｇ１，Ｇ２と、グランド用導体層Ｇ３とが配置されている。

次に、図１９および図２０を参照して、積層基板８０における誘電体層と導体層について詳しく説明する。図１９において（ａ）、（ｂ）は、それぞれ上から１層目、２層目の誘電体層８１，８２の上面を示している。図２０において（ａ）、（ｂ）は、それぞれ上から３層目、４層目の誘電体層８３，８４の上面を示している。図１９および図２０において、丸印はビアホールを表している。

以下、本実施の形態に係る高周波モジュール１０１における積層基板８０が第２の実施の形態における積層基板５０と異なる点について説明する。本実施の形態における積層基板８０は、第２の実施の形態における１層目ないし４層目の誘電体層５１，５２，７３，５４の代わりに、以下で説明するように導体層およびビアホールが形成された誘電体層８１，８２，８３，８４を有している。積層基板８０におけるその他の構成は、第２の実施の形態における積層基板５０と同じである。

図１９（ａ）に示した１層目の誘電体層８１の上面には、キャパシタＣ２が接続される導体層５１２Ａ，５１２Ｂと、それぞれＩＣ５の端子５Ａ，５ＷＴ，５ＷＲ，５Ｂ，５Ｖ１，５Ｖ２，５Ｖ３，５ＶＣ，５ＶＤおよびグランド電極５Ｇ１〜５Ｇ８が接続される導体層５１Ａ，５１ＷＴ，５１ＷＲ，５１Ｂ，５１Ｖ１，５１Ｖ２，５１Ｖ３，５１ＶＣ，５１ＶＤ，５１Ｇ１〜５１Ｇ８とが形成されている。

また、誘電体層８１には、導体層５１Ｂに接続されたビアホール５１６と、その他の各導体層に接続された複数のビアホールが形成されている。なお、符号８１０を付した破線の枠内に配置された複数のビアホールは、特に、ＩＣ５から発生される熱を放熱するためのサーマルビアである。

図１９（ｂ）に示した２層目の誘電体層８２の上面には、導体層５２５Ａ，８２５Ｂ，５２５Ｃ，５２５Ｄ，５２５Ｅ，５２５Ｆ，５２５Ｇ，５２５Ｈが形成されている。導体層５２５Ａには、ビアホール５１６を介して導体層５１Ｂが接続されている。導体層５２５Ｂには、誘電体層８１に形成されたビアホールを介して導体層５１Ｇ２が接続されている。導体層５２５Ｃには、誘電体層８１に形成されたビアホールを介して導体層５１Ａが接続されている。導体層５２５Ｄには、誘電体層８１に形成された２つのビアホールを介して導体層５１２Ａ，５１Ｇ３が接続されている。

導体層５２５Ｅには、誘電体層８１に形成されたビアホールを介して導体層５１ＷＲが接続されている。導体層５２５Ｆには、誘電体層８１に形成されたビアホールを介して導体層５１ＷＴが接続されている。導体層５２５Ｇには、誘電体層８１に形成された２つのビアホールを介して導体層５１２Ｂ，５１ＶＣが接続されている。導体層５２５Ｈには、誘電体層８１に形成されたビアホールを介して導体層５１ＶＤが接続されている。

また、誘電体層８２には、導体層５２５Ａに接続されたビアホール５２６と、その他の各導体層に接続された複数のビアホールと、符号８２０を付した破線の枠内に配置された複数のサーマルビアと、その他の複数のビアホールが形成されている。誘電体層８２に形成された複数のサーマルビアは、誘電体層８１に形成された複数のサーマルビアに接続されている。

図２０（ａ）に示した３層目の誘電体層８３の上面には、導体層として、第１のモジュール用グランド層８３１Ｂが形成されている。モジュール用グランド層８３１Ｂには、誘電体層８１，８２に形成された複数のビアホールおよびサーマルビアを介して導体層５１Ｇ１，５１Ｇ４，５１Ｇ５，５１Ｇ６，５１Ｇ７，５１Ｇ８が接続されていると共に、誘電体層８２に形成されたビアホールを介して導体層８２５Ｂ，５２５Ｄが接続されている。

また、誘電体層８３には、ビアホール５２６に接続されたビアホール５３６と、モジュール用グランド層５３１Ｂに接続され、符号８３０を付した点線内に配置された複数のサーマルビアと、モジュール用グランド層８３１Ｂに接続されたその他の複数のビアホールと、その他の複数のビアホールが形成されている。

図２０（ｂ）に示した４層目の誘電体層８４の上面には、導体層として、バラン用グランド層８４１Ａが形成されている。バラン用グランド層８４１Ａは、誘電体層８３を介してモジュール用グランド層８３１Ｂに対向している。また、誘電体層８４には、バラン用グランド層８４１Ａに接続されたビアホール８４８ｂ，８４８ｃ，８４８ｄと、符号８４０を付した点線内に配置された複数のサーマルビアと、その他の複数のビアホールが形成されている。誘電体層８４に形成された複数のサーマルビアは、誘電体層８３に形成された複数のサーマルビアに接続されている。

本実施の形態におけるキャパシタＣ１は、対向するモジュール用グランド層８３１Ｂとバラン用グランド層８４１Ａと、これらの間に配置された誘電体層８３とによって構成されている。

本実施の形態における５層目の誘電体層５５（図７（ａ）参照）の上面に形成された導体層５５２Ａ，５５２Ｂ，５５２Ｃの各短絡端には、それぞれ誘電体層８３，８４に形成されたビアホールを介してモジュール用グランド層８３１Ｂが接続されている。また、導体層５５２Ｃの開放端には、誘電体層８２〜８４に形成されたビアホールを介して導体層５２５Ｃが接続されている。

誘電体層５５の上面に形成された５５３Ａには、誘電体層８２〜８４に形成されたビアホールを介して導体層５２５Ｅが接続されている。誘電体層５５の上面に形成された導体層５５４Ａには、ビアホール５２６〜５４６を介して導体層５２５Ａが接続されている。誘電体層５５の上面に形成された導体層５５５には、誘電体層８１〜８４に形成されたビアホールを介して導体層５１Ｖ１が接続されている。誘電体層５５の上面に形成された導体層５５６には、誘電体層８１〜８４に形成されたビアホールを介して導体層５１Ｖ３が接続されている。誘電体層５５に形成されたビアホール５５８ａには、誘電体層８３，８４に形成されたビアホールを介してモジュール用グランド層８３１Ｂが接続されている。誘電体層５５に形成されたビアホール５５８ｂ，５５８ｃ，５５８ｄには、それぞれビアホール８４８ｂ，８４８ｃ，８４８ｄが接続されている。

本実施の形態における６層目の誘電体層５６（図７（ｂ）参照）の上面に形成された導体層５６３Ｃ，５６３Ｄには、誘電体層８３，８４，５５に形成されたビアホールを介してモジュール用グランド層８３１Ｂが接続されている。誘電体層５６の上面に形成された導体層５６４Ｃには、ビアホール８４８ｃ，５５８ｃを介してバラン用グランド層８４１Ａが接続されている。誘電体層５６の上面に形成された導体層５６４Ｄには、ビアホール８４８ｄ，５５８ｄを介してバラン用グランド層８４１Ａが接続されている。誘電体層５６の上面に形成された導体層５６５には、誘電体層８１〜８４，５５に形成されたビアホールを介して導体層５１Ｖ２が接続されている。

本実施の形態における１３層目の誘電体層６３（図１１（ａ）参照）の上面に形成された導体層６３１には、誘電体層８３，８４，５５〜６２に形成された複数のビアホールおよびサーマルビアを介してモジュール用グランド層８３１Ｂが接続されている。

本実施の形態における１５層目の誘電体層７５（図１５参照）の上面に形成された第２のモジュール用グランド層７５１Ｂには、ビアホール５５８ａ〜６４８ａおよび誘電体層８３，８４，５５〜６４に形成された複数のビアホールを介して第１のモジュール用グランド層８３１Ｂが接続されている。誘電体層７５の上面に形成された導体層７５４には、ビアホール８４８ｂ，５５８ｂ〜６４８ｂを介してバラン用グランド層８４１Ａが接続されている。

本実施の形態におけるＢＰＦ２およびバラン３では、第１の実施の形態におけるモジュール用グランド層５３１Ｂ，６５１Ｂの代わりにモジュール用グランド層８３１Ｂ，７５１Ｂがグランド層として機能する。

本実施の形態におけるバラン４では、第１の実施の形態における第１および第２のバラン用グランド層５３１Ａ，６５１Ａの代わりに、バラン用グランド層８４１Ａとモジュール用グランド層７５１Ｂが、伝送線路部４０を上下から挟むグランド層として機能する。すなわち、本実施の形態では、第１の平衡伝送線路４４、第２の平衡伝送線路４５および不平衡伝送線路４６は、１つのバラン用グランド層８４１Ａと１つのモジュール用グランド層７５１Ｂとによって上下から挟まれる位置に配置されている。

本実施の形態におけるバラン４において、第１の平衡伝送線路４４の第２の端部４４ｂとなる導体層５６４Ｃの一端部と第２の平衡伝送線路４５の第２の端部４５ｂとなる導体層５６４Ｄの一端部は、ビアホール８４８ｃ，８４８ｄ，５５８ｃ，５５８ｄを介して、バラン用グランド層８４１Ａに接続されている。

本実施の形態における直流電圧印加端子ＢＤＣは、ビアホール８４８ｂ，５５８ｂ〜６４８ｂ、導体層７５４（図１５参照）およびビアホール７５８（図１５参照）を介してバラン用グランド層８４１Ａに接続されている。本実施の形態におけるグランド端子Ｇ１，Ｇ２およびグランド用導体層Ｇ３は、誘電体層７５（図１５参照）に形成された複数のビアホールを介してモジュール用グランド層７５１Ｂに接続されている。

以下、図２１を参照して、本実施の形態におけるバラン４とモジュール用グランド層８３１Ｂ，７５１Ｂとの関係について詳しく説明する。図２１は、本実施の形態におけるバラン４とモジュール用グランド層８３１Ｂ，７５１Ｂとの関係を簡略化して示す説明図である。本実施の形態におけるバラン４は、第１の平衡伝送線路４４の第２の端部４４ｂおよび第２の平衡伝送線路４５の第２の端部４５ｂに接続されたバラン用グランド層８４１Ａを含んでいる。図２１では、第１の平衡伝送線路４４、第２の平衡伝送線路４５および不平衡伝送線路４６を、伝送線路部４０として表している。図２１に示したように、伝送線路部４０、すなわち第１の平衡伝送線路４４、第２の平衡伝送線路４５および不平衡伝送線路４６は、バラン用グランド層８４１Ａとモジュール用グランド層７５１Ｂとによって上下から挟まれる位置に配置されている。バラン用グランド層８４１Ａには、直流電圧印加端子ＢＤＣが接続されている。バラン用グランド層８４１Ａとモジュール用グランド層７５１Ｂのうち、バラン用グランド層８４１Ａの方が、直流電圧印加端子ＢＤＣから遠く、キャパシタＣ１に近い位置に配置されている。

モジュール用グランド層８３１Ｂ，７５１Ｂは、複数のサーマルビアを含む複数のビアホールを介して接続されている。モジュール用グランド層７５１Ｂには、グランド端子Ｇ１，Ｇ２およびグランド用導体層Ｇ３が接続されている。これらグランド端子Ｇ１，Ｇ２およびグランド用導体層Ｇ３は、実装用基板のグランド層に接続される。モジュール用グランド層８３１Ｂ，７５１Ｂは、高周波モジュール１０１において、安定したグランド電位を提供する。また、モジュール用グランド層８３１Ｂは、バラン用グランド層８４１Ａよりも大きい。また、積層基板８０に搭載された能動素子であるＩＣ５は、複数のサーマルビアを介してモジュール用グランド層８３１Ｂ，７５１Ｂに接続されている。

バラン用グランド層８４１Ａは、モジュール用グランド層８３１Ｂ，７５１Ｂとは物理的に分離されている。また、バラン用グランド層８４１Ａは、キャパシタＣ１を介してモジュール用グランド層８３１Ｂに接続されている。本実施の形態では、キャパシタＣ１は、対向するモジュール用グランド層８３１Ｂとバラン用グランド層８４１Ａと、これらの間に配置された誘電体層８３とによって構成されている。このようにして、バラン用グランド層８４１Ａは、モジュール用グランド層８３１Ｂ，７５１Ｂに対して、物理的に分離され、且つキャパシタＣ１を介して高周波的に結合されている。

本実施の形態では、キャパシタＣ１を、積層基板５０に搭載せずに、積層基板５０に内蔵している。本実施の形態では、第１の実施の形態において説明したキャパシタＣ１を積層基板５０に搭載する場合の効果は得られないが、高周波モジュール１０１における部品点数を少なくすることができる。

本実施の形態におけるその他の構成、作用および効果は、第２の実施の形態と同様である。

［第４の実施の形態］
次に、本発明の第４の実施の形態に係る高周波モジュールについて説明する。本実施の形態に係る高周波モジュールは、第１の実施の形態における結合用キャパシタＣ１の他に、このキャパシタＣ１に並列に接続された第２の結合用キャパシタＣ１２を備えている。本実施の形態では、キャパシタＣ１を第１の結合用キャパシタと呼ぶ。本実施の形態に係る高周波モジュールのその他の回路構成は、図１に示した第１の実施の形態に係る高周波モジュール１と同じである。また、本実施の形態に係る高周波モジュールの外観は、図３に示した第１の実施の形態に係る高周波モジュール１と同じである。

次に、図２２を参照して、本実施の形態に係る高周波モジュールの積層基板５０における誘電体層と導体層について詳しく説明する。図２２は、本実施の形態に係る高周波モジュールの積層基板５０における上から３層目の誘電体層９３の上面を示している。図２２において、丸印はビアホールを表している。

以下、本実施の形態に係る高周波モジュールにおける積層基板５０が第３の実施の形態における積層基板８０と異なる点について説明する。本実施の形態における積層基板５０は、第３の実施の形態における１層目および２層目の誘電体層８１，８２の代わりに、図５（ａ）、（ｂ）に示したように導体層およびビアホールが形成された、第１の実施の形態における誘電体層５１，５２を有している。また、本実施の形態における積層基板５０は、第３の実施の形態における３層目の誘電体層８３の代わりに、以下で説明するように導体層およびビアホールが形成された誘電体層９３を有している。本実施の形態における積層基板５０のその他の構成は、第３の実施の形態における積層基板８０と同じである。

図２２に示した３層目の誘電体層９３の上面には、導体層として、第１のモジュール用グランド層９３１Ｂが形成されている。モジュール用グランド層９３１Ｂには、ビアホール５２９を介して導体層５２５Ｂが接続されている。また、モジュール用グランド層９３１Ｂには、誘電体層５１，５２に形成された複数のビアホールおよびサーマルビアを介して導体層５１Ｇ１，５１Ｇ４，５１Ｇ５，５１Ｇ６，５１Ｇ７，５１Ｇ８が接続されていると共に、誘電体層５２に形成されたビアホールを介して導体層５２５Ｄが接続されている。

また、誘電体層９３には、それぞれビアホール５２６，５２８に接続されたビアホール９３６，９３８と、モジュール用グランド層９３１Ｂに接続された複数のビアホールと、符号９３０を付した破線の枠内に配置された複数のサーマルビアと、その他の複数のビアホールが形成されている。

本実施の形態における４層目の誘電体層８４（図２０（ｂ）参照）に形成されたバラン用グランド層８４１Ａには、ビアホール９３８が接続されている。バラン用グランド層８４１Ａは、誘電体層９３を介してモジュール用グランド層９３１Ｂに対向している。

本実施の形態において、第２の結合用キャパシタＣ１２は、対向するモジュール用グランド層９３１Ｂとバラン用グランド層８４１Ａと、これらの間に配置された誘電体層９３とによって構成されている。ビアホール５１８，５２８，９３８は、第１の結合用キャパシタＣ１の一端とバラン用グランド層８４１Ａとを接続している。ビアホール５１９、導体層５２５Ｂおよびビアホール５２９は、第１の結合用キャパシタＣ１の他端とモジュール用グランド層９３１Ｂとを接続している。このようにして、第１の結合用キャパシタＣ１と第２の結合用キャパシタＣ１２は並列に接続されている。

本実施の形態における５層目の誘電体層５５（図７（ａ）参照）の上面に形成された導体層５５２Ａ，５５２Ｂ，５５２Ｃの各短絡端には、それぞれ誘電体層９３，８４に形成されたビアホールを介してモジュール用グランド層９３１Ｂが接続されている。また、導体層５５２Ｃの開放端には、誘電体層５２，９３，８４に形成されたビアホールを介して導体層５２５Ｃが接続されている。誘電体層５５の上面に形成された導体層５５４Ａには、ビアホール５２６，９３６，８４６を介して導体層５２５Ａが接続されている。誘電体層５５に形成されたビアホール５５８ａには、誘電体層９３，８４に形成されたビアホールを介してモジュール用グランド層９３１Ｂが接続されている。

本実施の形態における６層目の誘電体層５６（図７（ｂ）参照）の上面に形成された導体層５６３Ｃ，５６３Ｄには、誘電体層９３，８４，５５に形成されたビアホールを介してモジュール用グランド層９３１Ｂが接続されている。

本実施の形態における１３層目の誘電体層６３（図１１（ａ）参照）の上面に形成された導体層６３１には、誘電体層９３，８４，５５〜６２に形成された複数のビアホールおよびサーマルビアを介してモジュール用グランド層９３１Ｂが接続されている。

本実施の形態における１５層目の誘電体層７５（図１５参照）の上面に形成された第２のモジュール用グランド層７５１Ｂには、ビアホール５５８ａ〜６４８ａおよび誘電体層９３，８４，５５〜６４に形成された複数のビアホールを介して第１のモジュール用グランド層９３１Ｂが接続されている。

本実施の形態におけるＢＰＦ２およびバラン３では、第１の実施の形態におけるモジュール用グランド層５３１Ｂ，６５１Ｂの代わりにモジュール用グランド層９３１Ｂ，７５１Ｂがグランド層として機能する。

本実施の形態におけるバラン４では、第１の実施の形態における第１および第２のバラン用グランド層５３１Ａ，６５１Ａの代わりに、バラン用グランド層８４１Ａとモジュール用グランド層７５１Ｂが、伝送線路部４０を上下から挟むグランド層として機能する。すなわち、本実施の形態では、第１の平衡伝送線路４４、第２の平衡伝送線路４５および不平衡伝送線路４６は、１つのバラン用グランド層８４１Ａと１つのモジュール用グランド層７５１Ｂとによって上下から挟まれる位置に配置されている。

本実施の形態におけるバラン４において、第１の平衡伝送線路４４の第２の端部４４ｂとなる導体層５６４Ｃの一端部と第２の平衡伝送線路４５の第２の端部４５ｂとなる導体層５６４Ｄの一端部は、ビアホール８４８ｃ，８４８ｄ，５５８ｃ，５５８ｄを介して、バラン用グランド層８４１Ａに接続されている。

本実施の形態における直流電圧印加端子ＢＤＣは、ビアホール８４８ｂ，５５８ｂ〜６４８ｂ、導体層７５４（図１５参照）およびビアホール７５８（図１５参照）を介してバラン用グランド層８４１Ａに接続されている。本実施の形態におけるグランド端子Ｇ１，Ｇ２およびグランド用導体層Ｇ３は、誘電体層７５（図１５参照）に形成された複数のビアホールを介してモジュール用グランド層７５１Ｂに接続されている。

以下、図２３を参照して、本実施の形態におけるバラン４とモジュール用グランド層９３１Ｂ，７５１Ｂとの関係について詳しく説明する。図２３は、本実施の形態におけるバラン４とモジュール用グランド層９３１Ｂ，７５１Ｂとの関係を簡略化して示す説明図である。本実施の形態におけるバラン４は、第１の平衡伝送線路４４の第２の端部４４ｂおよび第２の平衡伝送線路４５の第２の端部４５ｂに接続されたバラン用グランド層８４１Ａを含んでいる。図２３では、第１の平衡伝送線路４４、第２の平衡伝送線路４５および不平衡伝送線路４６を、伝送線路部４０として表している。図２３に示したように、伝送線路部４０、すなわち第１の平衡伝送線路４４、第２の平衡伝送線路４５および不平衡伝送線路４６は、バラン用グランド層８４１Ａとモジュール用グランド層７５１Ｂとによって上下から挟まれる位置に配置されている。バラン用グランド層８４１Ａには、直流電圧印加端子ＢＤＣが接続されている。バラン用グランド層８４１Ａとモジュール用グランド層７５１Ｂのうち、バラン用グランド層８４１Ａの方が、直流電圧印加端子ＢＤＣから遠く、キャパシタＣ１，Ｃ１２に近い位置に配置されている。

モジュール用グランド層９３１Ｂ，７５１Ｂは、複数のサーマルビアを含む複数のビアホールを介して接続されている。モジュール用グランド層７５１Ｂには、グランド端子Ｇ１，Ｇ２およびグランド用導体層Ｇ３が接続されている。これらグランド端子Ｇ１，Ｇ２およびグランド用導体層Ｇ３は、実装用基板のグランド層に接続される。モジュール用グランド層９３１Ｂ，７５１Ｂは、高周波モジュールにおいて、安定したグランド電位を提供する。また、モジュール用グランド層９３１Ｂは、バラン用グランド層８４１Ａよりも大きい。また、積層基板５０に搭載された能動素子であるＩＣ５は、複数のサーマルビアを介してモジュール用グランド層９３１Ｂ，７５１Ｂに接続されている。

バラン用グランド層８４１Ａは、モジュール用グランド層９３１Ｂ，７５１Ｂとは物理的に分離されている。また、バラン用グランド層８４１Ａは、並列に接続された第１および第２の結合用キャパシタＣ１，Ｃ１２を介してモジュール用グランド層９３１Ｂに接続されている。本実施の形態では、第１の結合用キャパシタＣ１は積層基板５０に搭載され、第２の結合用キャパシタＣ１２は、対向するモジュール用グランド層９３１Ｂとバラン用グランド層８４１Ａと、これらの間に配置された誘電体層９３とによって構成されている。このようにして、バラン用グランド層８４１Ａは、モジュール用グランド層９３１Ｂ，７５１Ｂに対して、物理的に分離され、且つキャパシタＣ１，Ｃ１２を介して高周波的に結合されている。

本実施の形態では、並列に接続され、いずれもバイパスキャパシタとして機能するキャパシタＣ１，Ｃ１２によって、直流電圧印加端子ＢＤＣに接続される電源からのノイズを除去するのに十分な容量を得ることができる。また、キャパシタＣ１，Ｃ１２の容量を互いに異ならせることにより、ノイズを除去できる周波数範囲が広がるため、キャパシタＣ１，Ｃ１２のバイパスキャパシタとしての効果を高めることができる。

本実施の形態におけるその他の構成、作用および効果は、第３の実施の形態と同様である。

なお、本発明は、上記各実施の形態に限定されず、種々の変更が可能である。例えば、実施の形態では、スイッチ１１と電力増幅器１２と低雑音増幅器１３を、１つの能動素子としてのＩＣ５によって構成したが、これらは、別々のＩＣで構成してもよい。

また、実施の形態では、ＩＣ５をパッケージの形態としたが、ＩＣ５はベアチップの形態であってもよい。この場合には、高周波モジュール１を、より薄型化することが可能になる。

また、本発明は、無線ＬＡＮシステムとブルートゥースシステムで共用できる高周波モジュールに限らず、積層基板と、積層基板内に設けられたバランと、積層基板に搭載された能動素子とを備えた高周波モジュールの全般に適用することができる。

本発明の第１の実施の形態に係る高周波モジュールの回路構成を示す回路図である。 本発明の第１の実施の形態におけるバランの構成を示す回路図である。 本発明の第１の実施の形態に係る高周波モジュールの斜視図である。 本発明の第１の実施の形態に係る高周波モジュールの平面図である。 図３に示した積層基板における１層目および２層目の誘電体層の上面を示す説明図である。 図３に示した積層基板における３層目および４層目の誘電体層の上面を示す説明図である。 図３に示した積層基板における５層目および６層目の誘電体層の上面を示す説明図である。 図３に示した積層基板における７層目および８層目の誘電体層の上面を示す説明図である。 図３に示した積層基板における９層目および１０層目の誘電体層の上面を示す説明図である。 図３に示した積層基板における１１層目および１２層目の誘電体層の上面を示す説明図である。 図３に示した積層基板における１３層目および１４層目の誘電体層の上面を示す説明図である。 図３に示した積層基板における１５層目の誘電体層の上面および１５層目の誘電体層の下の導体層を示す説明図である。 本発明の第１の実施の形態におけるバランとモジュール用グランド層との関係を簡略化して示す説明図である。 本発明の第２の実施の形態に係る高周波モジュールの積層基板における３層目の誘電体層の上面を示す説明図である。 本発明の第２の実施の形態に係る高周波モジュールの積層基板における１５層目の誘電体層の上面を示す説明図である。 本発明の第２の実施の形態におけるバランとモジュール用グランド層との関係を簡略化して示す説明図である。 本発明の第３の実施の形態に係る高周波モジュールの斜視図である。 本発明の第３の実施の形態に係る高周波モジュールの平面図である。 図１７に示した積層基板における１層目および２層目の誘電体層の上面を示す説明図である。 図１７に示した積層基板における３層目および４層目の誘電体層の上面を示す説明図である。 本発明の第３の実施の形態におけるバランとモジュール用グランド層との関係を簡略化して示す説明図である。 本発明の第４の実施の形態に係る高周波モジュールの積層基板における３層目の誘電体層の上面を示す説明図である。 本発明の第４の実施の形態におけるバランとモジュール用グランド層との関係を簡略化して示す説明図である。

符号の説明

１…高周波モジュール、２…ＢＰＦ、３，４…バラン、５…ＩＣ、１１…スイッチ、１２…電力増幅器、１３…低雑音増幅器、５０…積層基板、５３１Ａ，６５１Ａ…バラン用グランド層、５３１Ｂ，６５１Ｂ…モジュール用グランド層、Ｃ１…キャパシタ。

Claims (10)

1. 積層された複数の誘電体層を含む積層基板と、
   前記積層基板の外面に設けられた、平衡信号の入力または出力のための第１および第２の平衡信号端子と、
   前記積層基板内に設けられ、前記第１および第２の平衡信号端子に接続されたバランと、
   前記積層基板に搭載された能動素子と、
   前記積層基板内に設けられた少なくとも１つのモジュール用グランド層と、
   前記能動素子と前記少なくとも１つのモジュール用グランド層とを接続する少なくとも１つのビアホールとを備え、高周波信号を処理する高周波モジュールであって、
   前記バランは、前記第１の平衡信号端子に接続された第１の端部とその反対側の第２の端部とを有する第１の平衡伝送線路と、前記第２の平衡信号端子に接続された第１の端部とその反対側の第２の端部とを有する第２の平衡伝送線路と、前記第１の平衡伝送線路の第２の端部および前記第２の平衡伝送線路の第２の端部に接続された少なくとも１つのバラン用グランド層とを含み、
   前記少なくとも１つのバラン用グランド層は、前記少なくとも１つのモジュール用グランド層に対して、物理的に分離され、且つ高周波的に結合されていることを特徴とする高周波モジュール。
2. 更に、積層基板の外面に設けられ、前記少なくとも１つのバラン用グランド層に接続され、直流電圧が印加される直流電圧印加端子を備えたことを特徴とする請求項１記載の高周波モジュール。
3. 前記バランは、更に、不平衡信号の入力または出力のための第１の端部とその反対側に位置し開放された第２の端部とを有し、前記第１および第２の平衡伝送線路に電磁結合する不平衡伝送線路を含むことを特徴とする請求項１または２記載の高周波モジュール。
4. 更に、前記少なくとも１つのバラン用グランド層と前記少なくとも１つのモジュール用グランド層とを高周波的に結合する少なくとも１つの結合用キャパシタを備えたことを特徴とする請求項１ないし３のいずれかに記載の高周波モジュール。
5. １つの前記結合用キャパシタは、前記積層基板に搭載されていることを特徴とする請求項４記載の高周波モジュール。
6. １つの前記バラン用グランド層と１つの前記モジュール用グランド層は誘電体層を介して対向し、この１つのバラン用グランド層と１つのモジュール用グランド層とを用いて、１つの前記結合用キャパシタが形成されていることを特徴とする請求項４記載の高周波モジュール。
7. 前記少なくとも１つの結合用キャパシタは第１および第２の結合用キャパシタを含み、前記第１の結合用キャパシタは前記積層基板に搭載され、１つの前記バラン用グランド層と１つの前記モジュール用グランド層は誘電体層を介して対向し、この１つのバラン用グランド層と１つのモジュール用グランド層とを用いて、前記第２の結合用キャパシタが形成されていることを特徴とする請求項４記載の高周波モジュール。
8. 前記少なくとも１つのバラン用グランド層は、前記第１および第２の平衡伝送線路を上下から挟む位置に配置された２つのバラン用グランド層を含むことを特徴とする請求項１ないし４のいずれかに記載の高周波モジュール。
9. 前記第１および第２の平衡伝送線路は、１つの前記バラン用グランド層と１つの前記モジュール用グランド層とによって上下から挟まれる位置に配置されていることを特徴とする請求項１ないし４のいずれかに記載の高周波モジュール。
10. 更に、前記少なくとも１つのバラン用グランド層と前記少なくとも１つのモジュール用グランド層とを高周波的に結合する少なくとも１つの結合用キャパシタを備え、
    前記第１および第２の平衡伝送線路は、１つの前記バラン用グランド層と１つの前記モジュール用グランド層とによって上下から挟まれる位置に配置され、この１つのバラン用グランド層と１つのモジュール用グランド層のうち、前記１つのバラン用グランド層の方が、前記少なくとも１つの結合用キャパシタに近い位置に配置されていることを特徴とする請求項２記載の高周波モジュール。

Images