JP2010071800A - Circuit board inspecting device - Google Patents
Circuit board inspecting device Download PDFInfo
- Publication number
- JP2010071800A JP2010071800A JP2008239569A JP2008239569A JP2010071800A JP 2010071800 A JP2010071800 A JP 2010071800A JP 2008239569 A JP2008239569 A JP 2008239569A JP 2008239569 A JP2008239569 A JP 2008239569A JP 2010071800 A JP2010071800 A JP 2010071800A
- Authority
- JP
- Japan
- Prior art keywords
- probe
- inspection
- inspection head
- conductor pattern
- error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、プローブが装着された検査ヘッドを用いて検査対象基板の検査を実行可能に構成された回路基板検査装置に関するものである。 The present invention relates to a circuit board inspection apparatus configured to be able to inspect a substrate to be inspected using an inspection head equipped with a probe.
この種の回路基板検査装置では、検査ヘッドにプローブを取り付けているが、このプローブの取付け時(交換時も含む)において、検査ヘッドおよびプローブの製造公差に起因して、取付け後におけるプローブの針先の位置が設計上の基準位置から変位することがある。このため、この種の回路基板検査装置では、予めこの誤差を測定(吸収)し、検査対象基板上に規定された検査ポイントについての座標をこの誤差で補正する補正処理が通常実施されている。 In this type of circuit board inspection apparatus, the probe is attached to the inspection head. When the probe is attached (including when it is replaced), the probe needle after the attachment is caused due to manufacturing tolerances of the inspection head and the probe. The previous position may be displaced from the design reference position. For this reason, in this type of circuit board inspection apparatus, a correction process for measuring (absorbing) this error in advance and correcting the coordinates of the inspection point defined on the inspection target board with this error is usually performed.
この補正処理に際して実施される誤差の測定方法として、本願出願人は、下記特許文献1に開示された測定方法を既に提案している。この測定方法では、まず、カメラの取付け誤差を測定し、その誤差を吸収(調整)する。具体的には、カメラ取付け誤差吸収用のマーク上にカメラを移動させてその図形を撮像し、画像処理手段にてその重心を求める。そして、カメラの座標データを同重心位置に合わせるように調整する。次に、プローブに打痕シート上の特定点(x,y)に打触するように指令信号を出力する。しかる後、カメラの中心を特定点(x,y)上に移動させ、プローブによる打痕(プローブの針先によって形成される打痕)を撮像する。これにより、画像処理手段にてその打痕形状から重心が求められる。例えば、重心の座標データはCPUに入力され、特定点(x,y)との差が求められる。ここで、重心の座標データが(xL,yL)であるとすると、プローブの針先と特定点(基準位置)との間の誤差が|x−xL|,|y−yL|として求められる。この求めた誤差は、プローブの座標を設定する際に加味される(プローブの座標を補正する際に使用される)。
ところが、この誤差測定方法には、以下のような解決すべき課題が存在している。すなわち、この誤差測定方法では、打痕シートの使用によってこの打痕シートの張り替え作業が必要となると共に、プローブの小型化に伴って打痕も微細化する傾向にあることから、打痕を撮像するカメラに高精度のものを使用する必要があるため、装置コストが上昇するという課題が存在している。 However, this error measurement method has the following problems to be solved. That is, in this error measurement method, the use of the dent sheet requires a replacement work of the dent sheet, and the dent tends to become finer as the probe is downsized. Since it is necessary to use a highly accurate camera, there is a problem that the apparatus cost increases.
本発明は、かかる課題を解決すべくなされたものであり、装置コストを上昇させることなく、プローブまたはこのプローブが取り付けられた検査ヘッドの基準位置からの誤差を算出し得る回路基板検査装置を提供することを主目的とする。 The present invention has been made to solve such a problem, and provides a circuit board inspection apparatus capable of calculating an error from a reference position of a probe or an inspection head to which the probe is attached without increasing the apparatus cost. The main purpose is to do.
上記目的を達成すべく請求項1記載の回路基板検査装置は、第1プローブが装着された第1検査ヘッドと、第2プローブが装着された第2検査ヘッドと、検査対象基板が配設されるテーブルと平行なX−Y直交座標平面内で前記各検査ヘッドを個別に移動させると共に、当該X−Y直交座標平面と直交するZ軸方向に沿って当該各検査ヘッドを個別に移動させる移動機構と、前記移動機構を制御して前記各検査ヘッドを移動させることにより、前記各プローブの針先を前記テーブルに配設された前記検査対象基板上の検査ポイントに接触させて当該検査対象基板の検査を実行する処理部とを備えた回路基板検査装置であって、前記各プローブ間の静電容量を測定する測定部と、前記テーブルに配設されると共に、線対称形状の第1導体パターンおよび第2導体パターンが前記X−Y直交座標平面におけるX軸方向およびY軸方向のうちの一方の軸方向に沿って離間して形成された校正基板を備え、前記処理部は、前記移動機構を制御して前記第2検査ヘッドの前記第2プローブの前記針先を前記第1導体パターンおよび前記第2導体パターンに交互に接触させつつ、前記第1検査ヘッドの前記第1プローブの前記針先を当該第1および第2導体パターン間の領域内で前記一方の軸方向に沿って移動させると共に、前記測定部に対して当該各プローブ間の静電容量を測定させることにより、当該第2プローブの前記針先を前記第1導体パターンに接触させたときに測定される前記静電容量および当該第2プローブの前記針先を前記第2導体パターンに接触させたときに測定される前記静電容量が等しくなる当該第1検査ヘッドの位置を特定し、かつ当該特定した位置と前記校正基板上に予め規定された第1基準点との前記一方の軸方向に沿った誤差を算出する誤差算出処理と、当該算出した誤差で前記各検査ポイントに前記各プローブの針先を接触させる際の前記各検査ヘッドの位置を補正する補正処理とを実行する。
In order to achieve the above object, a circuit board inspection apparatus according to
また、請求項2記載の回路基板検査装置は、請求項1記載の回路基板検査装置において、前記校正基板には、線対称形状の第3導体パターンおよび第4導体パターンが前記X軸方向および前記Y軸方向のうちの他方の軸方向に沿って離間して形成され、前記処理部は、前記誤差算出処理において、前記移動機構を制御して前記第2検査ヘッドの前記第2プローブの前記針先を前記第3導体パターンおよび前記第4導体パターンに交互に接触させつつ、前記第1検査ヘッドの前記第1プローブの前記針先を当該第3および第4導体パターン間の領域内で前記他方の軸方向に沿って移動させると共に、前記測定部に対して当該各プローブ間の静電容量を測定させることにより、当該第2プローブの前記針先を前記第3導体パターンに接触させたときに測定される前記静電容量および当該第2プローブの前記針先を前記第4導体パターンに接触させたときに測定される前記静電容量が等しくなる当該第1検査ヘッドの位置を特定し、かつ当該特定した位置と前記校正基板上に予め規定された第2基準点との前記他方の軸方向に沿った誤差を算出し、前記補正処理において、当該算出した誤差で前記各検査ポイントに前記各プローブの針先を接触させる際の前記各検査ヘッドの位置をさらに補正する。
The circuit board inspection apparatus according to
また、請求項3記載の回路基板検査装置は、第1プローブが装着された第1検査ヘッドと、第2プローブが装着された第2検査ヘッドと、検査対象基板が配設されるテーブルと平行なX−Y直交座標平面内で前記各検査ヘッドを個別に移動させると共に、当該X−Y直交座標平面と直交するZ軸方向に沿って当該各検査ヘッドを個別に移動させる移動機構と、前記移動機構を制御して前記各検査ヘッドを移動させることにより、前記各プローブの針先を前記テーブルに配設された前記検査対象基板上の検査ポイントに接触させて当該検査対象基板の検査を実行する処理部とを備えた回路基板検査装置であって、前記各プローブ間の静電容量を測定する測定部と、前記テーブルに配設されると共に、線対称形状の第1導体部位および第2導体部位が前記X−Y直交座標平面におけるX軸方向およびY軸方向のうちの一方の軸方向に沿って離間して配置された第1導体パターンが形成された校正基板を備え、前記処理部は、前記第2検査ヘッドの前記第2プローブの前記針先を前記第1導体パターンに接触させた状態において、前記移動機構を制御して前記第1検査ヘッドの前記第1プローブの前記針先を前記第1導体部位および前記第2導体部位間の領域内で前記一方の軸方向に沿って移動させつつ、前記測定部に対して当該各プローブ間の静電容量を測定させることにより、当該静電容量が最小となる当該第1検査ヘッドの位置を特定し、かつ当該特定した位置と前記校正基板上に予め規定された第1基準点との前記一方の軸方向に沿った誤差を算出する誤差算出処理と、当該算出した誤差で前記各検査ポイントに前記各プローブの針先を接触させる際の前記各検査ヘッドの位置を補正する補正処理とを実行する。
The circuit board inspection apparatus according to
また、請求項4記載の回路基板検査装置は、請求項3記載の回路基板検査装置において、前記校正基板には、線対称形状の第3導体部位および第4導体部位が前記X軸方向および前記Y軸方向のうちの他方の軸方向に沿って離間して配置された第2導体パターンが形成され、前記処理部は、前記誤差算出処理において、前記第2検査ヘッドの前記第2プローブの前記針先を前記第2導体パターンに接触させた状態において、前記移動機構を制御して前記第1検査ヘッドの前記第1プローブの前記針先を前記第3導体部位および前記第4導体部位間の領域内で前記他方の軸方向に沿って移動させつつ、前記測定部に対して当該各プローブ間の静電容量を測定させることにより、当該静電容量が最小となる当該第1検査ヘッドの位置を特定し、かつ当該特定した位置と前記校正基板上に予め規定された第2基準点との前記他方の軸方向に沿った誤差を算出し、前記補正処理において、当該算出した誤差で前記各検査ポイントに前記各プローブの針先を接触させる際の前記各検査ヘッドの位置をさらに補正する
The circuit board inspection apparatus according to
また、請求項5記載の回路基板検査装置は、第1プローブが装着された第1検査ヘッドと、第2プローブが装着された第2検査ヘッドと、検査対象基板が配設されるテーブルと平行なX−Y直交座標平面内で前記各検査ヘッドを個別に移動させると共に、当該X−Y直交座標平面と直交するZ軸方向に沿って当該各検査ヘッドを個別に移動させる移動機構と、前記移動機構を制御して前記各検査ヘッドを移動させることにより、前記各プローブの針先を前記テーブルに配設された前記検査対象基板上の検査ポイントに接触させて当該検査対象基板の検査を実行する処理部とを備えた回路基板検査装置であって、前記各プローブ間の静電容量を測定する測定部と、前記テーブルに配設されると共に、円環状導体パターンが形成された校正基板を備え、前記処理部は、前記第2検査ヘッドの前記第2プローブの前記針先を前記円環状導体パターンに接触させた状態において、前記移動機構を制御して前記第1検査ヘッドの前記第1プローブの前記針先を前記円環状導体パターンの内側領域で移動させつつ、前記測定部に対して当該各プローブ間の静電容量を測定させることにより、当該静電容量が最小となる当該第1検査ヘッドの位置を特定し、かつ当該特定した位置と前記校正基板上に予め規定された基準点との前記X−Y直交座標平面におけるX軸およびY軸方向に沿った各誤差を算出する誤差算出処理と、当該算出した誤差で前記各検査ポイントに前記各プローブの針先を接触させる際の前記各検査ヘッドの位置を補正する補正処理とを実行する。
The circuit board inspection apparatus according to
請求項1記載の回路基板検査装置では、X軸方向およびY軸方向のうちの一方の軸方向に沿って離間する線対称形状の第1および第2導体パターンが形成された校正基板を備え、処理部が、移動機構を制御して第2検査ヘッドの第2プローブの針先を第1導体パターンおよび第2導体パターンに交互に接触させつつ、第1検査ヘッドの第1プローブの針先を第1および第2導体パターン間の領域内で一方の軸方向に沿って移動させると共に、測定部に対して各プローブ間の静電容量を測定させることにより、第2プローブの針先を第1導体パターンに接触させたときに測定される静電容量および第2プローブの針先を第2導体パターンに接触させたときに測定される静電容量が等しくなる第1検査ヘッドの位置を特定し、かつ特定した位置と校正基板上に予め規定された第1基準点との一方の軸方向に沿った誤差を算出する誤差算出処理と、算出した誤差で各検査ポイントに各プローブの針先を接触させる際の各検査ヘッドの位置を補正する補正処理とを実行する。
The circuit board inspection apparatus according to
したがって、この回路基板検査装置によれば、打痕シートおよびカメラを使用することなく、第1検査ヘッドおよび第2検査ヘッドに装着された各プローブについての一方の軸方向に沿った誤差を算出して、各検査ヘッドについての検査対象基板に規定された検査ポイントの一方の軸方向に沿った位置を補正することができるため、打痕シートの張り替え作業および高価なカメラを不要にすることができる結果、装置コストの上昇を回避することができる。 Therefore, according to this circuit board inspection apparatus, an error along one axial direction of each probe mounted on the first inspection head and the second inspection head is calculated without using a dent sheet and a camera. In addition, since the position along one axial direction of the inspection point defined on the inspection target substrate for each inspection head can be corrected, it is possible to eliminate the need to replace the dent sheet and an expensive camera. As a result, an increase in device cost can be avoided.
また、請求項2記載の回路基板検査装置では、X軸方向およびY軸方向のうちの他方の軸方向に沿って離間した状態で線対称形状の第3導体パターンおよび第4導体パターンを校正基板にさらに形成し、処理部が、誤差算出処理において、第2プローブの針先を第3導体パターンに接触させたときに測定される静電容量および第2プローブの針先を第4導体パターンに接触させたときに測定される静電容量が等しくなる第1検査ヘッドの位置を特定し、かつ特定した位置と校正基板上に予め規定された第2基準点との他方の軸方向に沿った誤差を算出し、補正処理において、算出した誤差で各検査ポイントに各プローブの針先を接触させる際の各検査ヘッドの位置をさらに補正する。したがって、この回路基板検査装置によれば、装置コストの上昇を回避しながら、第1検査ヘッドおよび第2検査ヘッドに装着された各プローブについての他方の軸方向に沿った誤差を算出して、各検査ヘッドについての検査対象基板に規定された検査ポイントの他方の軸方向に沿った位置を補正することができる。 According to another aspect of the circuit board inspection apparatus of the present invention, the third conductor pattern and the fourth conductor pattern having a line symmetry are separated from each other along the other axial direction of the X axis direction and the Y axis direction. In the error calculation process, the processing unit further converts the capacitance measured when the needle tip of the second probe is brought into contact with the third conductor pattern and the needle tip of the second probe into the fourth conductor pattern. The position of the first inspection head at which the capacitance measured when contacted is equal is specified, and along the other axial direction between the specified position and the second reference point defined in advance on the calibration substrate An error is calculated, and in the correction process, the position of each inspection head when the probe tip of each probe is brought into contact with each inspection point is further corrected with the calculated error. Therefore, according to this circuit board inspection apparatus, while avoiding an increase in apparatus cost, an error along the other axial direction of each probe mounted on the first inspection head and the second inspection head is calculated, The position along the other axial direction of the inspection point defined on the inspection target substrate for each inspection head can be corrected.
また、請求項3記載の回路基板検査装置では、線対称形状の第1導体部位および第2導体部位がX軸方向およびY軸方向のうちの一方の軸方向に沿って離間して配置された第1導体パターンが形成された校正基板を備え、処理部が、第2検査ヘッドの第2プローブの針先を第1導体パターンに接触させた状態において、移動機構を制御して第1検査ヘッドの第1プローブの針先を第1導体部位および第2導体部位間の領域内で一方の軸方向に沿って移動させつつ、測定部に対して各プローブ間の静電容量を測定させることにより、この静電容量が最小となる第1検査ヘッドの位置を特定し、かつ特定した位置と校正基板上に予め規定された第1基準点との一方の軸方向に沿った誤差を算出する誤差算出処理と、この算出した誤差で各検査ポイントに各プローブの針先を接触させる際の各検査ヘッドの位置を補正する補正処理とを実行する。
In the circuit board inspection apparatus according to
したがって、この回路基板検査装置によれば、打痕シートおよびカメラを使用することなく、第1検査ヘッドおよび第2検査ヘッドに装着された各プローブについての一方の軸方向に沿った誤差を算出して、各検査ヘッドについての検査対象基板に規定された検査ポイントの一方の軸方向に沿った位置を補正することができるため、打痕シートの張り替え作業および高価なカメラを不要にすることができる結果、装置コストの上昇を回避することができる。さらに、この回路基板検査装置では、一方の検査ヘッドに装着されたプローブについての一方の軸方向に沿った誤差の算出の際に、他方の検査ヘッドに装着されたプローブは、誤差の算出に際して使用している1つの導体パターンに接触させておけばよく、接触させる導体パターンを変更する必要がない。このため、より短い時間で誤差を算出して、各検査ヘッドについての検査対象基板に規定された検査ポイントの一方の軸方向に沿った位置を補正することができる。 Therefore, according to this circuit board inspection apparatus, an error along one axial direction of each probe mounted on the first inspection head and the second inspection head is calculated without using a dent sheet and a camera. In addition, since the position along one axial direction of the inspection point defined on the inspection target substrate for each inspection head can be corrected, it is possible to eliminate the need to replace the dent sheet and an expensive camera. As a result, an increase in device cost can be avoided. Furthermore, in this circuit board inspection apparatus, when calculating the error along one axial direction of the probe mounted on one inspection head, the probe mounted on the other inspection head is used for calculating the error. It suffices to contact one conductor pattern, and there is no need to change the contact conductor pattern. For this reason, the error can be calculated in a shorter time, and the position along one axial direction of the inspection point defined on the inspection target substrate for each inspection head can be corrected.
また、請求項4記載の回路基板検査装置では、線対称形状の第3導体部位および第4導体部位がX軸方向およびY軸方向のうちの他方の軸方向に沿って離間して配置された第2導体パターンが形成された校正基板を備え、処理部が、誤差算出処理において、第2検査ヘッドの第2プローブの針先を第2導体パターンに接触させた状態において、移動機構を制御して第1検査ヘッドの第1プローブの針先を第3導体部位および第4導体部位間の領域内で他方の軸方向に沿って移動させつつ、測定部に対して各プローブ間の静電容量を測定させることにより、静電容量が最小となる第1検査ヘッドの位置を特定し、かつ特定した位置と校正基板上に予め規定された第2基準点との他方の軸方向に沿った誤差を算出し、補正処理において、算出した誤差で各検査ポイントに各プローブの針先を接触させる際の各検査ヘッドの位置をさらに補正する。したがって、この回路基板検査装置によれば、装置コストの上昇を回避しながら、第1検査ヘッドおよび第2検査ヘッドに装着された各プローブについての他方の軸方向に沿った誤差を算出して、各検査ヘッドについての検査対象基板に規定された検査ポイントの他方の軸方向に沿った位置を補正することができる。
Further, in the circuit board inspection apparatus according to
また、請求項5記載の回路基板検査装置では、円環状導体パターンが形成された校正基板を備え、処理部が、第2検査ヘッドの第2プローブの針先を円環状導体パターンに接触させた状態において、移動機構を制御して第1検査ヘッドの第1プローブの針先を円環状導体パターンの内側領域で移動させつつ、測定部に対して各プローブ間の静電容量を測定させることにより、静電容量が最小となる第1検査ヘッドの位置を特定し、かつ特定した位置と校正基板上に予め規定された基準点とのX−Y直交座標平面におけるX軸およびY軸方向に沿った各誤差を算出する誤差算出処理と、この算出した誤差で各検査ポイントに各プローブの針先を接触させる際の各検査ヘッドの位置を補正する補正処理とを実行する。
The circuit board inspection apparatus according to
したがって、この回路基板検査装置によれば、打痕シートおよびカメラを使用することなく、第1検査ヘッドおよび第2検査ヘッドに装着された各プローブについての誤差を算出することができるため、打痕シートの張り替え作業および高価なカメラを不要にすることができる結果、装置コストの上昇を回避することができる。さらに、この回路基板検査装置では、一方の検査ヘッドに装着されたプローブについてのX軸およびY軸方向に沿った誤差の算出の際に、他方の検査ヘッドに装着されたプローブは、円環状導体パターンに接触させたままの状態でよく、接触させる導体パターンを変更する必要がない。このため、さらに短い時間で誤差を算出することができ、各検査ヘッドについての検査対象基板に規定された検査ポイントの各軸方向に沿った位置についての補正処理完了までの時間を短縮することができる。 Therefore, according to this circuit board inspection apparatus, the error for each probe mounted on the first inspection head and the second inspection head can be calculated without using the dent sheet and the camera. As a result of eliminating the need for sheet replacement work and expensive cameras, an increase in apparatus cost can be avoided. Further, in this circuit board inspection apparatus, when calculating the error along the X-axis and Y-axis directions for the probe mounted on one inspection head, the probe mounted on the other inspection head is an annular conductor. The pattern may be kept in contact with the pattern, and there is no need to change the conductor pattern to be contacted. For this reason, the error can be calculated in a shorter time, and the time until the completion of the correction process for the position along each axial direction of the inspection point defined on the inspection target substrate for each inspection head can be shortened. it can.
以下、本発明に係る回路基板検査装置の最良の形態について、添付図面を参照して説明する。 Hereinafter, the best mode of a circuit board inspection apparatus according to the present invention will be described with reference to the accompanying drawings.
最初に、回路基板検査装置1の構成について、図1〜図3を参照して説明する。
First, the configuration of the circuit
回路基板検査装置1は、図1に示すように、テーブル2、校正基板3、第1検査ヘッド4、第2検査ヘッド5、第1プローブ6、第2プローブ7、移動機構8、測定部9、記憶部10、操作部11および処理部12を備え、テーブル2の表面2aに載置された検査対象基板(以下、「基板」ともいう)13を検査可能に構成されている。
As shown in FIG. 1, the circuit
テーブル2は、図1,2に示すように、その表面2aに予め規定された検査位置に基板13を載置可能に構成されている。校正基板3は、一例として、図2,3に示すように、独立した4つの第1導体パターン21、第2導体パターン22、第3導体パターン23および第4導体パターン24が一方の面(本例では表面であるが、裏面(テーブル2との対向面)でもよい)に形成されている。また、第1導体パターン21および第2導体パターン22は、一例としてその平面形状がX−Y直交座標平面(テーブル2の表面2aと平行な平面。以下、「X−Y座標平面」ともいう)におけるY軸と平行な仮想直線L1(校正基板3に規定された基準点Aを通る直線)を基準とした線対称形状に形成されている。具体的には、第1導体パターン21および第2導体パターン22は、Y軸と平行な同一形状の長方形(長手方向がY軸と平行な長方形)であって、一方の軸(X軸)方向に沿って離間して形成されている。一方、第3導体パターン23および第4導体パターン24は、一例としてその平面形状がX−Y座標平面におけるX軸と平行な仮想直線L2(基準点Aを通る直線)を基準とした線対称形状に形成されている。具体的には、第3導体パターン23および第4導体パターン24は、X軸と平行な同一の長方形(長手方向がX軸と平行な長方形)であって、他方の軸(Y軸)方向に沿って離間して形成されている。本例では、各導体パターン21〜24は、図3に示すように、基準点Aを中心とする仮想正方形Bの四辺上に互いに独立した状態(非接触の状態)で形成されている。このため、基準点Aは、後述するように、本発明における一方の軸(X軸)の誤差を算出するための第1基準点でもあり、また本発明における他方の軸(Y軸)の誤差を算出するための第2基準点でもある。また、校正基板3は、図2に示すように、テーブル2の表面2aに載置された基板13と隣接する位置に取り付けられている。なお、各第1導体パターン21、第2導体パターン22、第3導体パターン23および第4導体パターン24の大きさおよび間隔については、発明の理解を容易にするため、実際のものよりも誇張して図示している。
As shown in FIGS. 1 and 2, the table 2 is configured such that the
第1検査ヘッド4および第2検査ヘッド5は、同一に構成されて、図1に示すように、テーブル2の表面2a側に配置されている。また、各検査ヘッド4,5は、移動機構8によってそれぞれ支持されて、X−Y座標平面内で独立して移動可能であると共に、X−Y座標平面と直交するZ軸方向に沿って移動可能となっている。第1プローブ6および第2プローブ7は、針先6a,7aを備えて同一に構成されて、第1プローブ6は第1検査ヘッド4に、第2プローブ7は第2検査ヘッド5に、各針先6a,7aの延出方向がZ軸方向に沿うようにそれぞれ取り付けられている。
The
移動機構8は、一例として、不図示の2つの一次元移動機構(移動対象体を上記のZ軸方向に沿って移動させる2つの移動機構)と、各一次元移動機構を上記のX−Y座標平面内で二次元的に独立して移動させる不図示の2つの二次元移動機構とを備えて構成されている。また、上記の2つの一次元移動機構のうちの一方の一次元移動機構には、第1検査ヘッド4が移動対象体として取り付けられ、他方の一次元移動機構には、第2検査ヘッド5が移動対象体として取り付けられている。この構成により、移動機構8は、処理部12によって制御されて、各検査ヘッド4,5を指定された位置に個別に移動させる。
As an example, the moving
測定部9は、各検査ヘッド4,5に装着された各プローブ6,7と配線材を介して電気的に接続されている。また、測定部9は、処理部12によって制御されて、各プローブ6,7間に電圧信号などの検査用信号を出力すると共に、この検査用信号の出力時において各プローブ6,7間に発生する電気量(例えば電流)に基づいて、各プローブ6,7と接触している電気部品(基板13に形成された配線パターンや、基板13に実装された電子部品)の電気的パラメータ(例えば、電圧信号の電圧値と電流の電流値とに基づいて算出される抵抗や、電圧信号および電流の各波形に基づいて算出される静電容量やインダクタンス)を測定する。
The measuring unit 9 is electrically connected to the
記憶部10は、例えばROMおよびRAMなどの半導体メモリで構成されて、処理部12のための動作プログラムや、基板13に規定された複数の検査ポイントCPに各プローブ6,7の針先6a,7aを接触させる際の各検査ヘッド4,5のX−Y座標平面内での座標を示す位置データ、校正基板3の基準点Aおよび校正基板3に形成された各導体パターン21〜24に各プローブ6,7の針先6a,7aを接触させるときの各検査ヘッド4,5のX−Y座標平面内での座標を示す位置データ、および各検査ヘッド4,5のX−Y座標平面内での不図示の待機位置の座標を示す位置データを含む位置データDpが予め記憶されている。本例では発明の理解を容易にするため、校正基板3の基準点Aに各プローブ6,7の針先6a,7aを移動させるときの各検査ヘッド4,5の位置を計測位置といい、校正基板3に形成された第1導体パターン21、第2導体パターン22、第3導体パターン23および第4導体パターン24に各プローブ6,7の針先6a,7aを接触させるときの各検査ヘッド4,5の位置を第1接触位置、第2接触位置、第3接触位置および第4接触位置という。
The
操作部11は、設定キー、実行キーおよび停止キーなどを含む複数種類のキー(いずれも図示せず)を備えて、各キーに対する操作内容を示す操作データDoを処理部12に出力する。処理部12は、CPUなどで構成されて、各検査ヘッド4,5を計測位置に位置させたときにおける各プローブ6,7の針先6a,7aについての上記した基準点Aからの誤差(基準点Aからの各プローブ6,7の針先6a,7aのX軸に沿った誤差(離間距離)、およびY軸に沿った誤差(離間距離))を算出する誤差算出処理、算出した誤差に基づいて基板13に規定された各検査ポイントの座標を示す位置データを補正する補正処理、および基板13に対する検査処理を実行する。
The
次に、回路基板検査装置1による基板13に対する検査動作について説明する。
Next, an inspection operation for the
テーブル2に基板13が載置された状態において、操作部11に対する操作が行われて、処理部12に対して検査の開始が指示されたときには、処理部12は、最初に、誤差算出処理を実行する。
In a state where the
この誤差算出処理では、処理部12は、検査ヘッド4,5に装着されている各プローブ6,7の針先6a,7aについての上記した誤差を順次算出する。まず、処理部12は、第1プローブ6の針先6aについての誤差(X軸方向に沿った誤差およびY軸方向に沿った誤差)を算出する第1算出処理を実行する。この第1算出処理では、処理部12は、最初に、X軸方向に沿った誤差を算出するX軸誤差算出処理を実行して、第1プローブ6の針先6aについてのX軸方向に沿った誤差を算出する。
In this error calculation process, the
この処理では、処理部12は、まず、第1検査ヘッド4に装着された第1プローブ6の針先6aを校正基板3の基準点Aに移動させる。具体的には、処理部12は、記憶部10から計測位置についての位置データDpを読み出すと共に、移動機構8を制御して、X−Y座標平面内で第1検査ヘッド4を計測位置に移動させる。この場合、第1検査ヘッド4に装着された第1プローブ6の針先6aは、理論上は校正基板3の基準点Aに移動させられることになるが、上記した第1検査ヘッド4および第1プローブ6の製造公差等に起因して、取り付ける都度、第1プローブ6の針先6aについての第1検査ヘッド4に対する相対位置がばらつくため、実際には、図3に示すように基準点Aから外れて、X軸方向に沿ってΔx1だけ変位し、かつY軸方向に沿ってΔy1だけ変位した位置Eに移動させられる。また、処理部12は、移動機構8を制御して第1検査ヘッド4をZ軸方向に所定距離だけ移動させて、校正基板3に接触する前に停止させる。これにより、図4に示すように、第1プローブ6の針先6aは、位置Eにおいて、校正基板3の表面から若干浮いた状態となっている。
In this process, the
次いで、処理部12は、第2検査ヘッド5に装着された第2プローブ7の針先7aを第1導体パターン21に接触させる。具体的には、処理部12は、記憶部10から第1接触位置についての位置データDpを読み出すと共に、移動機構8を制御して、X−Y座標平面内で第2検査ヘッド5を第1接触位置に移動させ、続いてZ軸方向に移動させて校正基板3に当接させる。これにより、第2検査ヘッド5に装着された第2プローブ7の針先7aは、図3に示す位置Fにおいて、校正基板3に形成された第1導体パターン21と接触した状態となる。なお、第1導体パターン21の幅および第1接触位置の座標は、検査ヘッド4,5およびプローブ6,7の製造公差等に起因して、検査ヘッド4,5に対するプローブ6,7の各針先6a,7aの相対位置がばらついたとしても、針先6a,7aが第1導体パターン21と確実に接触し得るように予め規定されている。同様にして、第2導体パターン22の幅および第2接触位置(プローブ6,7の針先6a,7aの位置が図3における位置Gとなる検査ヘッド4,5の位置)の座標、第3導体パターン23の幅および第3接触位置(プローブ6,7の針先6a,7aの位置が図3における位置Hとなる検査ヘッド4,5の位置)の座標、および第4導体パターン24の幅および第4接触位置(プローブ6,7の針先6a,7aの位置が図3における位置Iとなる検査ヘッド4,5の位置)の座標についても同様に規定されている。
Next, the
次いで、処理部12は、測定部9を制御して各プローブ6,7間の静電容量を測定させる。これにより、測定部9は、プローブ7の針先7aが接触している第1導体パターン21と第1プローブ6(具体的には第1プローブ6の針先6a)との間の静電容量C1(図4参照)を測定して、処理部12に出力する。処理部12は、この静電容量C1を入力して記憶部10に記憶させる。
Next, the
続いて、処理部12は、第2検査ヘッド5に装着された第2プローブ7の針先7aを第2導体パターン22に接触させる。具体的には、処理部12は、記憶部10から第2接触位置についての位置データDpを読み出すと共に、移動機構8を制御して、X−Y座標平面内で第2検査ヘッド5を第2接触位置に移動させ、続いてZ軸方向に移動させる。これにより、第2プローブ7の針先7aは、図4に示す位置Gに位置して、第2導体パターン22と接触した状態となる。次いで、処理部12は、測定部9を制御して各プローブ6,7間の静電容量を測定させる。これにより、測定部9は、プローブ7の針先7aが接触している第2導体パターン22と第1プローブ6との間の静電容量C2(図4参照)を測定して、処理部12に出力する。処理部12は、この静電容量C2を入力して記憶部10に記憶させる。
Subsequently, the
続いて、処理部12は、記憶部10に記憶されている各静電容量C1,C2を比較し、各静電容量C1,C2が相違するときには、移動機構8を制御して、第1および第2導体パターン21,22のうちの第1プローブ6の針先6aとの間の静電容量値の小さな方へ第1検査ヘッド4をX軸に沿って予め決められた単位距離(微小距離)だけ移動させて停止させる。
Subsequently, the
次いで、処理部12は、測定部9を制御して各プローブ6,7間の静電容量を測定させる。これにより、測定部9は、第2プローブ7の針先7aが接触している第2導体パターン22とプローブ6との間の静電容量C2(図4参照)を測定して処理部12に出力し、処理部12がこの静電容量C2を記憶部10に記憶させる。続いて、処理部12は、移動機構8を制御して、X−Y座標平面内で第2検査ヘッド5を第1接触位置に移動させると共に、Z軸方向に移動させることにより、第2プローブ7の針先7aを、再度、図3に示す位置Fに移動させて第1導体パターン21に接触させ、第1導体パターン21とプローブ6との間の静電容量C1(図4参照)を測定して記憶部10に記憶させる。次いで、処理部12は、記憶部10に記憶されている新たな静電容量C1,C2同士を比較し、各静電容量C1,C2が相違するときには、移動機構8を制御して、第1および第2導体パターン21,22のうちの第1プローブ6の針先6aとの間の静電容量値の小さな方へ第1検査ヘッド4をX軸に沿って単位距離だけ移動させて停止させる。
Next, the
その後、処理部12は、移動機構8を制御して第2検査ヘッド5に装着された第2プローブ7の針先7aを校正基板3の各導体パターン21,22に交互に接触させつつ、第1検査ヘッド4に装着された第1プローブ6の針先6aを各導体パターン21,22間の領域内でX軸(一方の軸)方向に沿って単位距離ずつ移動させると共に、移動の都度、測定部9に対して各プローブ6,7間の静電容量を測定させることにより、第2プローブ7の針先7aを第1導体パターン21に接触させたときの静電容量C1および第2プローブ7の針先7aを第2導体パターン22に接触させたときに測定される静電容量C2の各測定処理と、測定された両静電容量C1,C2の比較処理とを、両静電容量C1,C2が一致するまで繰り返し実行する。その結果、両静電容量C1,C2が一致したときには、処理部12は、このときの第1検査ヘッド4の位置を特定し、この特定した位置と、X軸誤差算出処理の開始時における第1検査ヘッド4の位置(計測位置)との距離(移動量)を算出して、この算出した距離を第1プローブ6の針先6aについての基準点Aから位置EまでのX軸方向に沿った誤差Δx1として記憶部10に記憶させる。これにより、第1算出処理におけるX軸誤差算出処理が完了する。本例では、第1導体パターン21および第2導体パターン22は同一平面形状(長方形)に形成されると共に、互いに平行な状態で配置されているため、第1プローブ6の針先6aが第1導体パターン21および第2導体パターン22の中間位置(仮想直線L1上)に位置したときに、両静電容量C1,C2が等しくなる。したがって、X軸誤差算出処理の開始時における第1検査ヘッド4の位置(計測位置)から、上記の特定された位置(両静電容量C1,C2が一致する位置)までの第1検査ヘッド4の移動量は、上記の誤差Δx1と一致することになる。
Thereafter, the
次いで、処理部12は、第1算出処理におけるY軸誤差算出処理を実行する。この処理では、処理部12は、再度、記憶部10から計測位置についての位置データDpを読み出すと共に、移動機構8を制御して第1検査ヘッド4を計測位置に移動させ、次いで、移動機構8を制御して第1検査ヘッド4をZ軸方向に所定距離だけ移動させて停止させる。これにより、第1検査ヘッド4に装着された第1プローブ6の針先6aは、再度、図3に示す位置Eにおいて、図4に示すように、校正基板3の表面から若干浮いた状態となる。
Next, the
次いで、処理部12は、第2検査ヘッド5に装着された第2プローブ7の針先7aを第3導体パターン23に接触させる。具体的には、処理部12は、記憶部10から第3接触位置についての位置データDpを読み出すと共に、移動機構8を制御して、X−Y座標平面内で第2検査ヘッド5を第3接触位置に移動させ、続いてZ軸方向に移動させる。これにより、第2検査ヘッド5に装着された第2プローブ7の針先7aは、図3に示す位置Hに位置し、かつ第3導体パターン23と接触した状態となる。
Next, the
次いで、処理部12は、測定部9を制御して各プローブ6,7間の静電容量を測定させる。これにより、測定部9は、プローブ7の針先7aが接触している第3導体パターン23と第1プローブ6(具体的には第1プローブ6の針先6a)との間の静電容量C1(図4参照)を測定して、処理部12に出力する。処理部12は、この静電容量C1を入力して記憶部10に記憶させる。
Next, the
続いて、処理部12は、第2検査ヘッド5に装着された第2プローブ7の針先7aを第4導体パターン24に接触させる。具体的には、処理部12は、記憶部10から第4接触位置についての位置データDpを読み出すと共に、移動機構8を制御して、X−Y座標平面内で第2検査ヘッド5を第4接触位置に移動させ、続いてZ軸方向に移動させる。これにより、第2プローブ7の針先7aは、図3に示す位置Iに位置して、第4導体パターン24と接触した状態となる。次いで、処理部12は、測定部9を制御して各プローブ6,7間の静電容量を測定させる。これにより、測定部9は、プローブ7の針先7aが接触している第4導体パターン24と第1プローブ6との間の静電容量C2(図4参照)を測定して、処理部12に出力する。処理部12は、この静電容量C2を入力して記憶部10に記憶させる。
Subsequently, the
続いて、処理部12は、記憶部10に記憶されている各静電容量C1,C2を比較し、各静電容量C1,C2が相違するときには、移動機構8を制御して、第1および第2導体パターン21,22のうちの第1プローブ6の針先6aとの間の静電容量値の小さな方へ第1検査ヘッド4をY軸に沿って予め決められた単位距離(微小距離)だけ移動させて停止させる。
Subsequently, the
この後、処理部12は、上記したX軸誤差算出処理と同様にして、移動機構8を制御して第2検査ヘッド5に装着された第2プローブ7の針先7aを各導体パターン23,24に交互に接触させつつ、第1検査ヘッド4に装着された第1プローブ6の針先6aを各導体パターン23,24間の領域内でY軸(他方の軸)方向に沿って単位距離ずつ移動させると共に、移動の都度、測定部9に対して各プローブ6,7間の静電容量を測定させることにより、第2プローブ7の針先7aを第3導体パターン23に接触させたときの静電容量C1および第2プローブ7の針先7aを第4導体パターン24に接触させたときに測定される静電容量C2の測定と、測定された両静電容量C1,C2の比較とを、両静電容量C1,C2が一致するまで繰り返し実行する。その結果、両静電容量C1,C2が一致したときには、処理部12は、このときの第1検査ヘッド4の位置を特定し、この特定した位置と、Y軸誤差算出処理の開始時における第1検査ヘッド4の位置(計測位置)との距離(移動量)を算出して、この算出した距離を第1プローブ6の針先6aについての基準点Aから位置EまでのY軸方向に沿った誤差Δy1として記憶部10に記憶させる。これにより、第1算出処理におけるY軸誤差算出処理が完了する。本例では、第3導体パターン23および第4導体パターン24は同一平面形状(長方形)に形成されると共に、互いに平行な状態で配置されているため、第1プローブ6の針先6aが第3導体パターン23および第4導体パターン24の中間位置(仮想直線L2上)に位置したときに、両静電容量C1,C2が等しくなる。したがって、Y軸誤差算出処理の開始時における第1検査ヘッド4の位置(計測位置)から、上記の特定された位置(両静電容量C1,C2が一致する位置)までの第1検査ヘッド4の移動量は、上記の誤差Δy1と一致することになる。これにより、第1算出処理が完了して、記憶部10には、第1検査ヘッド4に装着された第1プローブ6の針先6aについての誤差(X軸方向に沿った誤差Δx1およびY軸方向に沿った誤差Δy1)が記憶される。
Thereafter, the
次いで、処理部12は、第2プローブ7の針先7aについての誤差(X軸方向に沿った誤差Δx2およびY軸方向に沿った誤差Δy2)を算出する第2算出処理を実行する。この第2算出処理においても、上記した第1算出処理と同様にして、処理部12は、まず、X軸誤差算出処理を実行して、第2プローブ7の針先7aについてのX軸方向に沿った誤差Δx2を算出し、次いで、Y軸誤差算出処理を実行して、第2プローブ7の針先7aについてのY軸方向に沿った誤差Δy2を算出する。なお、この第2算出処理でのX軸誤差算出処理およびY軸誤差算出処理は、上記した第1算出処理でのX軸誤差算出処理およびY軸誤差算出処理において、第1検査ヘッド4と第2検査ヘッド5とを入れ替える読み替えを行うと共に、第1プローブ6と第2プローブ7とを入れ替える読み替えを行った処理内容と同じであるため、説明は省略する。処理部12が、この第2算出処理を実行することにより、記憶部10には、第2検査ヘッド5に装着された第2プローブ7の針先7aについての誤差(X軸方向に沿った誤差Δx2およびY軸方向に沿った誤差Δy2)が記憶される。これにより、誤差算出処理が完了する。
Next, the
続いて、処理部12は、算出した誤差(Δx1、Δy1),(Δx2、Δy2)に基づいて基板13に規定された検査ポイントCPの座標を示す位置データを補正する補正処理を実行する。具体的には、処理部12は、記憶部10から読み出した検査ポイントCPの座標を示す位置データを誤差(Δx1、Δy1)で補正することにより、第1プローブ6が装着された第1検査ヘッド4についての各検査ポイントCP用の位置データを算出して、記憶部10に補正済み位置データとして記憶させる。また、同様にして、処理部12は、記憶部10から読み出した検査ポイントCPの座標を示す位置データを誤差(Δx2、Δy2)で補正することにより、第2プローブ7が装着された第2検査ヘッド5についての各検査ポイントCP用の位置データを算出して、記憶部10に補正済み位置データとして記憶させる。これにより、補正処理が完了する。
Subsequently, the
次いで、処理部12は、基板13に対する検査処理を実行する。この検査処理では、処理部12は、まず、各検査ヘッド4,5用の検査ポイントCPについての補正済み位置データを記憶部10から読み出しつつ、移動機構8に対する制御を実行して、第1プローブ6および第2プローブ7を基板13上の目標とする検査ポイントCPに接触させる。次いで、処理部12は、測定部9に対する制御を実行して、検査用信号を各プローブ6,7間に出力することにより、各プローブ6,7と接触している電気部品の電気的パラメータを測定し、測定した電気的パラメータを検査ポイントCPに対応させて記憶部10に記憶させる。処理部12は、検査すべき電気部品の電気的パラメータがすべて完了したときには、検査処理を終了させる。これにより、基板13に対する検査が完了する。
Next, the
このように、この回路基板検査装置1では、X軸およびY軸のうちの一方の軸(X軸)方向に沿って離間する一対の導体パターン21,22、および他方の軸(Y軸)方向に沿って離間する一対の導体パターン23,24が形成された校正基板3を使用して、第1検査ヘッド4および第2検査ヘッド5に装着された各プローブ6,7についての各導体パターン21,22(または各導体パターン23,24)との間の静電容量C1,C2に基づいて、第1検査ヘッド4および第2検査ヘッド5に装着された各プローブ6,7についての一方の軸(X軸)方向に沿った誤差Δx1,Δx2、および他方の軸(Y軸)方向に沿った誤差Δy1,Δy2を算出すると共に、算出した誤差(Δx1、Δy1),(Δx2、Δy2)に基づいて、各検査ヘッド4,5についての基板13に規定された検査ポイントCPの座標を示す位置データを補正する。したがって、この回路基板検査装置1によれば、打痕シートおよびカメラを使用することなく、第1検査ヘッド4および第2検査ヘッド5に装着された各プローブ6,7についての誤差(Δx1,Δy1),(Δx2,Δy2)を算出して、各検査ヘッド4,5についての基板13に規定された検査ポイントCPの座標を示す位置データを補正することができるため、打痕シートの張り替え作業および打痕を撮像するための高価なカメラを不要にすることができる結果、装置コストの上昇を回避することができる。
Thus, in this circuit
なお、本発明は、上記の構成に限定されない。例えば、上記の回路基板検査装置1では、各軸方向の誤差(X軸方向の誤差(Δx1,Δx2)、Y軸方向の誤差(Δy1,Δy2))を算出するため、各軸に対応する二対の導体パターン(第1および第2導体パターン21,22と、第3および第4導体パターン23,24)が形成された校正基板3を使用しているが、図5に示すような平面形状(コ字状またはU字状。本例では一例としてコ字状)の第1および第2導体パターン31,32が形成された校正基板3Aを使用する構成(図1参照)を採用することもできる。
In addition, this invention is not limited to said structure. For example, in the circuit
校正基板3Aについて具体的に説明すると、第1導体パターン31は、第1検査ヘッド4および第2検査ヘッド5に装着された各プローブ6,7についてのX軸方向に沿った誤差Δx1,Δx2を算出するためのものであり、校正基板3に規定された基準点A1を通りY軸と平行な仮想直線L1を基準とした線対称形状(本例では、一方の軸(X軸)方向に沿って離間して配置され、かつ長手方向がY軸と平行な同一形状の長方形)に形成された第1導体部位31aおよび第2導体部位31bと、第1導体部位31aおよび第2導体部位31bを連結する連結導体部位31cとを備えて形成されている。一方、第2導体パターン32は、第1検査ヘッド4および第2検査ヘッド5に装着された各プローブ6,7についてのY軸方向に沿った誤差Δy1,Δy2を算出するためのものであり、校正基板3に規定された基準点A2を通りX軸と平行な仮想直線L2を基準とした線対称形状(本例では、他方の軸(Y軸)方向に沿って離間して配置され、かつ長手方向がX軸と平行な同一形状の長方形)に形成された第3導体部位32aおよび第4導体部位32bと、第3導体部位32aおよび第4導体部位32bを連結する連結導体部位32cとを備えて形成されている。
The
この校正基板3Aを備えた回路基板検査装置1Aについて説明する。なお、回路基板検査装置1と比較して、校正基板3Aの2つの基準点A1,A2および校正基板3Aに形成された各導体パターン31,32に各プローブ6,7の針先6a,7aを接触させるときの各検査ヘッド4,5のX−Y座標平面内での座標を示す位置データが位置データDpに含まれている点と、処理部12によって実行される各検査ヘッド4,5に装着された各プローブ6,7の針先6a,7aについての各誤差を算出する誤差算出処理とが主として相違するため、これらの相違点について説明する。なお、以下では、発明の理解を容易にするため、校正基板3Aの基準点A1に各プローブ6,7の針先6a,7aを移動させるときの各検査ヘッド4,5の位置を第1計測位置といい、校正基板3Aの基準点A2に各プローブ6,7の針先6a,7aを移動させるときの各検査ヘッド4,5の位置を第2計測位置という。また、校正基板3に形成された第1導体パターン31、第2導体パターン32に各プローブ6,7の針先6a,7aを接触させるときの各検査ヘッド4,5の位置を第1接触位置および第2接触位置という。
A circuit
次に、回路基板検査装置1Aによる誤差算出処理について説明する。
Next, an error calculation process by the circuit
この誤差算出処理では、処理部12は、まず、第1プローブ6の針先6aについての誤差(X軸方向に沿った誤差Δx1およびY軸方向に沿った誤差Δy1)を算出する第1算出処理を実行する。この第1算出処理では、処理部12は、最初に、X軸誤差算出処理を実行して、第1プローブ6の針先6aについてのX軸方向に沿った誤差Δx1を算出する。
In this error calculation process, the
具体的には、処理部12は、まず、第1検査ヘッド4に装着された第1プローブ6の針先6aを校正基板3Aの基準点A1に移動させる。具体的には、処理部12は、記憶部10から第1計測位置についての位置データDpを読み出すと共に、移動機構8を制御して、X−Y座標平面内で第1検査ヘッド4を第1計測位置に移動させる。この場合も、第1検査ヘッド4および第1プローブ6の製造公差等に起因して、第1プローブ6の針先6aについての第1検査ヘッド4に対する相対位置がばらつくため、実際には、図5に示すように基準点A1から外れて、X軸方向に沿ってΔx1だけ変位した位置E1に移動させられる。また、処理部12は、移動機構8を制御して第1検査ヘッド4をZ軸方向に所定距離だけ移動させて停止させる。これにより、図示はしないが、第1プローブ6の針先6aは、位置E1において、校正基板3Aの表面から若干浮いた状態となっている。
Specifically, the
次いで、処理部12は、第2検査ヘッド5に装着された第2プローブ7の針先7aを第1導体パターン31に接触させる。具体的には、処理部12は、記憶部10から第1接触位置についての位置データDpを読み出すと共に、移動機構8を制御して、X−Y座標平面内で第2検査ヘッド5を第1接触位置に移動させ、続いてZ軸方向に移動させる。これにより、第2検査ヘッド5に装着された第2プローブ7の針先7aは、図5に示す位置Jに位置し、かつ校正基板3Aに形成された第1導体パターン31と接触した状態となる。
Next, the
次いで、処理部12は、測定部9を制御して各プローブ6,7間の静電容量の測定を開始させる。これにより、測定部9は、第2プローブ7の針先7aが接触している第1導体パターン31と第1プローブ6(具体的には第1プローブ6の針先6a)との間の静電容量C3(図7参照)を繰り返し測定して、処理部12に出力する。
Next, the
この状態において、処理部12は、移動機構8を制御して、X−Y座標平面内で第2検査ヘッド5をX軸方向に沿って移動させることにより、第2プローブ7の針先7aを第1導体パターン31における第1導体部位31aと第2導体部位31bとの間で移動させつつ、静電容量C3が最小となる位置を特定する。本例では、第1導体部位31aおよび第2導体部位31bは線対称形状(本例では同一平面形状であって、互いに平行な状態で配置された長方形)に形成されているため、第1プローブ6の針先6aが第1導体部位31aおよび第2導体部位31bのいずれか一方に最接近したときに静電容量C3は最大となり、この状態から第1導体部位31aおよび第2導体部位の中間位置(基準点A1を通り、Y軸と平行な仮想直線L1上)に向けて移動するに従い、静電容量C3は徐々に低下し、中間位置に達したときに静電容量C3は最小となる。したがって、X軸誤差算出処理の開始時における第1検査ヘッド4の位置(第1計測位置)から、上記の特定された位置(静電容量C3が最小となる位置)までの第1検査ヘッド4の移動量は、上記の誤差Δx1と一致することになる。処理部12は、この移動量をX軸方向に沿った誤差Δx1として記憶部10に記憶させる。これにより、第1算出処理におけるX軸誤差算出処理が完了する。
In this state, the
次いで、処理部12は、第1算出処理におけるY軸誤差算出処理を実行して、第1プローブ6の針先6aについてのY軸方向に沿った誤差Δy1を算出する。
Next, the
具体的には、処理部12は、まず、第1検査ヘッド4に装着された第1プローブ6の針先6aを校正基板3Aの基準点A2に移動させる。具体的には、処理部12は、記憶部10から第2計測位置についての位置データDpを読み出すと共に、移動機構8を制御して、X−Y座標平面内で第1検査ヘッド4を第2計測位置に移動させる。この場合も、第1検査ヘッド4および第1プローブ6の製造公差等に起因して、第1プローブ6の針先6aについての第1検査ヘッド4に対する相対位置がばらつくため、実際には、図6に示すように基準点A2から外れて、Y軸方向に沿ってΔy1だけ変位した位置E2に移動させられる。また、処理部12は、移動機構8を制御して第1検査ヘッド4をZ軸方向に所定距離だけ移動させて停止させる。これにより、第1プローブ6の針先6aは、位置E2において、校正基板3Aの表面から若干浮いた状態となっている。
Specifically, the
次いで、処理部12は、第2検査ヘッド5に装着された第2プローブ7の針先7aを第2導体パターン32に接触させる。具体的には、処理部12は、記憶部10から第1接触位置についての位置データDpを読み出すと共に、移動機構8を制御して、X−Y座標平面内で第2検査ヘッド5を第2接触位置に移動させ、続いてZ軸方向に移動させる。これにより、第2検査ヘッド5に装着された第2プローブ7の針先7aは、図6に示す位置Kに位置し、かつ校正基板3Aに形成された第2導体パターン32と接触した状態となる。
Next, the
次いで、処理部12は、測定部9を制御して各プローブ6,7間の静電容量の測定を開始させる。これにより、測定部9は、第2プローブ7の針先7aが接触している第2導体パターン32と第1プローブ6(具体的には第1プローブ6の針先6a)との間の静電容量C4(図7参照)を繰り返し測定して、処理部12に出力する。
Next, the
この状態において、処理部12は、移動機構8を制御して、X−Y座標平面内で第2検査ヘッド5をY軸方向に沿って移動させることにより、第1プローブ6の針先6aを第2導体パターン32における第3導体部位32aと第4導体部位32bとの間で移動させつつ、静電容量C4が最小となる位置を特定する。この場合も、上記した第1導体パターン31のときと同様にして、第1プローブ6の針先6aが第3導体部位32aおよび第4導体部位32bの中間位置に達したときに静電容量C4は最小となる。したがって、Y軸誤差算出処理の開始時における第1検査ヘッド4の位置(第2計測位置)から、上記の特定された位置(静電容量C4が最小となる位置)までの第1検査ヘッド4の移動量は、上記の誤差Δy1と一致することになる。処理部12は、この移動量をY軸方向に沿った誤差Δy1として記憶部10に記憶させる。これにより、X軸誤差算出処理が完了すると共に、第1算出処理が完了して、記憶部10には、第1検査ヘッド4に装着された第1プローブ6の針先6aについての誤差(X軸方向に沿った誤差Δx1およびY軸方向に沿った誤差Δy1)が記憶される。
In this state, the
次いで、処理部12は、第2プローブ7の針先7aについての誤差(X軸方向に沿った誤差Δx2およびY軸方向に沿った誤差Δy2)を算出する第2算出処理を実行する。この第2算出処理においても、上記した第1算出処理と同様にして、処理部12は、まず、X軸誤差算出処理を実行して、第2プローブ7の針先7aについてのX軸方向に沿った誤差Δx2を算出し、次いで、Y軸誤差算出処理を実行して、第2プローブ7の針先7aについてのY軸方向に沿った誤差Δy2を算出する。なお、この第2算出処理でのX軸誤差算出処理およびY軸誤差算出処理は、上記した第1算出処理でのX軸誤差算出処理およびY軸誤差算出処理において、第1検査ヘッド4と第2検査ヘッド5とを入れ替える読み替えを行うと共に、第1プローブ6と第2プローブ7とを入れ替える読み替えを行った処理内容と同じであるため、説明は省略する。処理部12が、この第2算出処理を実行することにより、記憶部10には、第2検査ヘッド5に装着された第2プローブ7の針先7aについての誤差(X軸方向に沿った誤差Δx2およびY軸方向に沿った誤差Δy2)が記憶される。これにより、誤差算出処理が完了する。次いで、処理部12は、算出した誤差(Δx1、Δy1),(Δx2、Δy2)に基づいて基板13に規定された検査ポイントCPの座標を示す位置データを補正する補正処理を実行する。
Next, the
このように、この回路基板検査装置1Aでは、上記のような平面形状の2つの導体パターン31,32が形成された校正基板3Aを使用して、第1検査ヘッド4および第2検査ヘッド5に装着された各プローブ6,7についての各導体パターン31,32との間の静電容量C3,C4に基づいて、第1検査ヘッド4および第2検査ヘッド5に装着された各プローブ6,7についての一方の軸(X軸)方向に沿った誤差Δx1,Δx2、および他方の軸(Y軸)方向に沿った誤差Δy1,Δy2を算出する。したがって、この回路基板検査装置1Aによっても、打痕シートおよびカメラを使用することなく、第1検査ヘッド4および第2検査ヘッド5に装着された各プローブ6,7についての誤差(Δx1,Δy1),(Δx2,Δy2)を算出することができるため、装置コストの上昇を回避することができる。さらに、この回路基板検査装置1Aでは、一方の検査ヘッドに装着されたプローブについての1つの軸方向に沿った誤差の算出の際に、他方の検査ヘッドに装着されたプローブは、誤差の算出に際して使用している1つの導体パターン(第1導体パターン31または第2導体パターン32)に接触させておけばよく、接触させる導体パターンを変更する必要がない。このため、上述した回路基板検査装置1よりも短い時間で誤差(Δx1,Δy1),(Δx2,Δy2)を算出して、各検査ヘッド4,5についての基板13に規定された検査ポイントCPの座標を示す位置データを補正することができる。
As described above, in the circuit
また、上記の回路基板検査装置1,1Aでは、複数の導体パターンが形成された校正基板3,3Aを使用して、各軸方向の誤差(X軸方向の誤差、Y軸方向の誤差)を個別に算出する構成を採用しているが、図8に示すような平面形状が円環状(真円状)の導体パターン41(以下、「円環状導体パターン41」ともいう)が形成された校正基板3Bを使用する構成(図1参照)を採用することもできる。
Further, the circuit
この校正基板3Bを備えた回路基板検査装置1Bについて説明する。なお、上記した回路基板検査装置1,1Aと比較して、校正基板3Bの基準点A(円環状導体パターン41の中心)および円環状導体パターン41に各プローブ6,7の針先6a,7aを接触させるときの各検査ヘッド4,5のX−Y座標平面内での座標を示す位置データが位置データDpに含まれている点と、処理部12によって実行される各検査ヘッド4,5に装着された各プローブ6,7の針先6a,7aについての各誤差を算出する誤差算出処理とが主として相違するため、これらの相違点について説明する。なお、以下では、発明の理解を容易にするため、校正基板3Bの基準点Aに各プローブ6,7の針先6a,7aを移動させるときの各検査ヘッド4,5の位置を計測位置といい、円環状導体パターン41に各プローブ6,7の針先6a,7aを接触させるときの各検査ヘッド4,5の位置を接触位置という。
A circuit
次に、回路基板検査装置1Bによる誤差算出処理について説明する。
Next, an error calculation process performed by the circuit
この誤差算出処理では、処理部12は、まず、第1プローブ6の針先6aについての誤差(X軸方向に沿った誤差Δx1およびY軸方向に沿った誤差Δy1)を算出する第1算出処理を実行する。この第1算出処理では、処理部12は、第1プローブ6の針先6aについてのX軸方向に沿った誤差Δx1およびY軸方向に沿った誤差Δy1を算出する。
In this error calculation process, the
具体的には、処理部12は、まず、第1検査ヘッド4に装着された第1プローブ6の針先6aを校正基板3Bの基準点Aに移動させる。具体的には、処理部12は、記憶部10から計測位置についての位置データDpを読み出すと共に、移動機構8を制御して、X−Y座標平面内で第1検査ヘッド4を計測位置に移動させる。この場合も、第1検査ヘッド4および第1プローブ6の製造公差等に起因して、第1プローブ6の針先6aについての第1検査ヘッド4に対する相対位置がばらつくため、実際には、図8に示すように基準点Aから外れて、基準点Aを通ってY軸と平行な仮想直線L1からX軸方向に沿ってΔx1だけ変位し、かつ基準点Aを通ってX軸と平行な仮想直線L2からY軸方向に沿ってΔy1だけ変位した位置Eに移動させられる。また、処理部12は、移動機構8を制御して第1検査ヘッド4をZ軸方向に所定距離だけ移動させて停止させる。これにより、図示はしないが、第1プローブ6の針先6aは、位置Eにおいて、校正基板3Bの表面から若干浮いた状態となっている。
Specifically, the
次いで、処理部12は、第2検査ヘッド5に装着された第2プローブ7の針先7aを円環状導体パターン41に接触させる。具体的には、処理部12は、記憶部10から接触位置についての位置データDpを読み出すと共に、移動機構8を制御して、X−Y座標平面内で第2検査ヘッド5をこの接触位置に移動させ、続いてZ軸方向に移動させる。これにより、第2検査ヘッド5に装着された第2プローブ7の針先7aは、図8に示す位置Mに位置し、かつ円環状導体パターン41と接触した状態となる。
Next, the
次いで、処理部12は、測定部9を制御して各プローブ6,7間の静電容量の測定を開始させる。これにより、測定部9は、第2プローブ7の針先7aが接触している円環状導体パターン41と第1プローブ6(具体的には第1プローブ6の針先6a)との間の静電容量C5(図8参照)を繰り返し測定して、処理部12に出力する。
Next, the
この状態において、処理部12は、移動機構8を制御して、X−Y座標平面内で第2検査ヘッド5をX軸方向およびY軸方向に沿って交互に移動させることにより、第2プローブ7の針先7aを円環状導体パターン41の内部領域で、静電容量C5が小さくなるように移動させて、静電容量C5が最小となる位置を特定する。本例では、円環状導体パターン41は円環状に形成されているため、第1プローブ6の針先6aが円環状導体パターン41に最接近したときに静電容量C5は最大となり、この状態から円環状導体パターン41の中心(基準点A)に向けて移動するに従い、静電容量C5は徐々に低下し、基準点Aに達したときに静電容量C5は最小となる。したがって、第1算出処理の開始時の第1検査ヘッド4の最初の位置(計測位置)から、上記の特定された位置(静電容量C5が最小となる位置)までの第1検査ヘッド4のX軸方向に沿った移動量は上記の誤差Δx1と一致し、またY軸方向に沿った移動量は上記の誤差Δy1と一致することになる。処理部12は、この各移動量を誤差Δx1,Δy1として記憶部10に記憶させる。これにより、第1算出処理が完了する。
In this state, the
次いで、処理部12は、第2プローブ7の針先7aについての誤差(X軸方向に沿った誤差Δx2およびY軸方向に沿った誤差Δy2)を算出する第2算出処理を実行する。この第2算出処理においても、上記した第1算出処理と同様にして、処理部12が、移動機構8を制御して、第1検査ヘッド4に装着された第1プローブ6の針先6aを円環状導体パターン41に接触させ、この状態においてさらに移動機構8を制御して、第2プローブ7の針先7aを円環状導体パターン41の内部領域で、静電容量C5が小さくなるように移動させて、静電容量C5が最小となる位置を特定することにより、第2プローブ7の針先7aについてのX軸方向に沿った誤差Δx2、およびY軸方向に沿った誤差Δy2を算出して記憶部10に記憶させる。これにより、第2算出処理が完了し、誤差算出処理が完了する。
Next, the
このように、この回路基板検査装置1Bでは、円環状導体パターン41が形成された校正基板3Bを使用して、第1検査ヘッド4および第2検査ヘッド5に装着された各プローブ6,7についての各導体パターン31,32との間の静電容量C5に基づいて、第1検査ヘッド4および第2検査ヘッド5に装着された各プローブ6,7についての一方の軸(X軸)方向に沿った誤差Δx1,Δx2、および他方の軸(Y軸)方向に沿った誤差Δy1,Δy2を算出する。したがって、この回路基板検査装置1Bによっても、打痕シートおよびカメラを使用することなく、第1検査ヘッド4および第2検査ヘッド5に装着された各プローブ6,7についての誤差(Δx1,Δy1),(Δx2,Δy2)を算出することができるため、打痕シートの張り替え作業および高価なカメラを不要にすることができる結果、装置コストの上昇を回避することができる。さらに、この回路基板検査装置1Bでは、一方の検査ヘッドに装着されたプローブについてのX軸およびY軸方向に沿った誤差の算出の際に、他方の検査ヘッドに装着されたプローブは、円環状導体パターン41に接触させたままの状態でよく、上記した回路基板検査装置1,1Aのように接触させる導体パターンを変更する必要がない。このため、上述した回路基板検査装置1,1Aよりもさらに短い時間で誤差(Δx1,Δy1),(Δx2,Δy2)を算出することができ、各検査ヘッド4,5についての基板13に規定された検査ポイントCPの座標を示す位置データの補正処理完了までの時間を短縮することができる。
As described above, in the circuit
なお、上記の各回路基板検査装置1,1A,1Bでは、1つの軸方向(X軸方向またはY軸方向)に沿った誤差を算出する際に使用される一対の導体パターン(導体パターン21,22等)、および1つの導体パターンにおける一対の導体部位(導体部位31a,31b等)の平面形状を線対称となる長方形としているが、基準点A(または基準点A1,A2)を通る仮想直線(仮想直線L1またはL2)を基準として線対称となる図形であればよく、長方形以外の図形とすることもできる。また、上記の各回路基板検査装置1,1A,1Bでは、各検査ヘッド4,5がX−Y直交座標平面内で二次元的に移動する構成のため、X軸およびY軸方向の各誤差を算出する構成としているが、検査ヘッドが一次元的に移動する構成の回路基板検査装置に適用することもできる。この場合には、回路基板検査装置は、移動する方向の1つの軸に沿った誤差を算出すればよいため、上記したX軸およびY軸方向の各誤差を算出処理のうちの一方と同等の処理を実行して、この1つの軸に沿った誤差を算出する。
In each of the above circuit
1,1A,1B 回路基板検査装置
2 テーブル
2a 表面
3,3A,3B 校正基板
4,5 検査ヘッド
6,7 プローブ
6a,7a 針先
8 移動機構
9 測定部
12 処理部
13 基板
21〜24,31,32 導体パターン
41 円環状導体パターン
A,A1,A2 基準点
DESCRIPTION OF
Claims (5)
第2プローブが装着された第2検査ヘッドと、
検査対象基板が配設されるテーブルと平行なX−Y直交座標平面内で前記各検査ヘッドを個別に移動させると共に、当該X−Y直交座標平面と直交するZ軸方向に沿って当該各検査ヘッドを個別に移動させる移動機構と、
前記移動機構を制御して前記各検査ヘッドを移動させることにより、前記各プローブの針先を前記テーブルに配設された前記検査対象基板上の検査ポイントに接触させて当該検査対象基板の検査を実行する処理部とを備えた回路基板検査装置であって、
前記各プローブ間の静電容量を測定する測定部と、
前記テーブルに配設されると共に、線対称形状の第1導体パターンおよび第2導体パターンが前記X−Y直交座標平面におけるX軸方向およびY軸方向のうちの一方の軸方向に沿って離間して形成された校正基板を備え、
前記処理部は、前記移動機構を制御して前記第2検査ヘッドの前記第2プローブの前記針先を前記第1導体パターンおよび前記第2導体パターンに交互に接触させつつ、前記第1検査ヘッドの前記第1プローブの前記針先を当該第1および第2導体パターン間の領域内で前記一方の軸方向に沿って移動させると共に、前記測定部に対して当該各プローブ間の静電容量を測定させることにより、当該第2プローブの前記針先を前記第1導体パターンに接触させたときに測定される前記静電容量および当該第2プローブの前記針先を前記第2導体パターンに接触させたときに測定される前記静電容量が等しくなる当該第1検査ヘッドの位置を特定し、かつ当該特定した位置と前記校正基板上に予め規定された第1基準点との前記一方の軸方向に沿った誤差を算出する誤差算出処理と、
当該算出した誤差で前記各検査ポイントに前記各プローブの針先を接触させる際の前記各検査ヘッドの位置を補正する補正処理とを実行する回路基板検査装置。 A first inspection head to which a first probe is attached;
A second inspection head on which a second probe is mounted;
Each inspection head is individually moved within an XY orthogonal coordinate plane parallel to the table on which the inspection target substrate is arranged, and each inspection is performed along the Z-axis direction orthogonal to the XY orthogonal coordinate plane. A moving mechanism for individually moving the head;
By controlling the moving mechanism and moving the inspection heads, the probe tips of the probes are brought into contact with inspection points on the inspection target substrate disposed on the table to inspect the inspection target substrate. A circuit board inspection apparatus including a processing unit to be executed,
A measurement unit for measuring the capacitance between the probes;
The first conductor pattern and the second conductor pattern, which are arranged on the table and have a line symmetry, are separated along one of the X-axis direction and the Y-axis direction in the XY orthogonal coordinate plane. Calibration board formed
The processing unit controls the moving mechanism to cause the first probe head of the second probe of the second inspection head to alternately contact the first conductor pattern and the second conductor pattern, while the first inspection head The needle tip of the first probe is moved along the one axial direction within the region between the first and second conductor patterns, and the capacitance between the probes with respect to the measurement unit is increased. By measuring, the capacitance measured when the needle tip of the second probe is brought into contact with the first conductor pattern and the needle tip of the second probe are brought into contact with the second conductor pattern. The position of the first inspection head at which the measured capacitance becomes equal, and the one axial direction between the specified position and a first reference point defined in advance on the calibration substrate Along And the error calculation process for calculating the error was,
A circuit board inspection apparatus that performs correction processing for correcting the position of each inspection head when the probe tip of each probe is brought into contact with each inspection point with the calculated error.
前記処理部は、前記誤差算出処理において、前記移動機構を制御して前記第2検査ヘッドの前記第2プローブの前記針先を前記第3導体パターンおよび前記第4導体パターンに交互に接触させつつ、前記第1検査ヘッドの前記第1プローブの前記針先を当該第3および第4導体パターン間の領域内で前記他方の軸方向に沿って移動させると共に、前記測定部に対して当該各プローブ間の静電容量を測定させることにより、当該第2プローブの前記針先を前記第3導体パターンに接触させたときに測定される前記静電容量および当該第2プローブの前記針先を前記第4導体パターンに接触させたときに測定される前記静電容量が等しくなる当該第1検査ヘッドの位置を特定し、かつ当該特定した位置と前記校正基板上に予め規定された第2基準点との前記他方の軸方向に沿った誤差を算出し、前記補正処理において、当該算出した誤差で前記各検査ポイントに前記各プローブの針先を接触させる際の前記各検査ヘッドの位置をさらに補正する請求項1記載の回路基板検査装置。 On the calibration substrate, a third conductor pattern and a fourth conductor pattern having a line symmetry are formed apart along the other axial direction of the X-axis direction and the Y-axis direction,
In the error calculation process, the processing unit controls the moving mechanism to alternately contact the tip of the second probe of the second inspection head with the third conductor pattern and the fourth conductor pattern. The probe tip of the first probe of the first inspection head is moved along the other axial direction within a region between the third and fourth conductor patterns, and each probe is moved with respect to the measurement unit. The capacitance measured when the needle tip of the second probe is brought into contact with the third conductor pattern and the needle tip of the second probe are measured by measuring the capacitance between the second probe and the second probe. The position of the first inspection head at which the capacitance measured when contacting with the four conductor patterns is equal is specified, and the specified reference and the second reference defined in advance on the calibration substrate In the correction process, the position of each inspection head when the probe tip of each probe is brought into contact with each inspection point is further corrected in the correction process. The circuit board inspection apparatus according to claim 1.
第2プローブが装着された第2検査ヘッドと、
検査対象基板が配設されるテーブルと平行なX−Y直交座標平面内で前記各検査ヘッドを個別に移動させると共に、当該X−Y直交座標平面と直交するZ軸方向に沿って当該各検査ヘッドを個別に移動させる移動機構と、
前記移動機構を制御して前記各検査ヘッドを移動させることにより、前記各プローブの針先を前記テーブルに配設された前記検査対象基板上の検査ポイントに接触させて当該検査対象基板の検査を実行する処理部とを備えた回路基板検査装置であって、
前記各プローブ間の静電容量を測定する測定部と、
前記テーブルに配設されると共に、線対称形状の第1導体部位および第2導体部位が前記X−Y直交座標平面におけるX軸方向およびY軸方向のうちの一方の軸方向に沿って離間して配置された第1導体パターンが形成された校正基板を備え、
前記処理部は、前記第2検査ヘッドの前記第2プローブの前記針先を前記第1導体パターンに接触させた状態において、前記移動機構を制御して前記第1検査ヘッドの前記第1プローブの前記針先を前記第1導体部位および前記第2導体部位間の領域内で前記一方の軸方向に沿って移動させつつ、前記測定部に対して当該各プローブ間の静電容量を測定させることにより、当該静電容量が最小となる当該第1検査ヘッドの位置を特定し、かつ当該特定した位置と前記校正基板上に予め規定された第1基準点との前記一方の軸方向に沿った誤差を算出する誤差算出処理と、
当該算出した誤差で前記各検査ポイントに前記各プローブの針先を接触させる際の前記各検査ヘッドの位置を補正する補正処理とを実行する回路基板検査装置。 A first inspection head to which a first probe is attached;
A second inspection head on which a second probe is mounted;
Each inspection head is individually moved within an XY orthogonal coordinate plane parallel to the table on which the inspection target substrate is arranged, and each inspection is performed along the Z-axis direction orthogonal to the XY orthogonal coordinate plane. A moving mechanism for individually moving the head;
By controlling the moving mechanism and moving the inspection heads, the probe tips of the probes are brought into contact with inspection points on the inspection target substrate disposed on the table to inspect the inspection target substrate. A circuit board inspection apparatus including a processing unit to be executed,
A measurement unit for measuring the capacitance between the probes;
The first conductor part and the second conductor part, which are arranged on the table and have a line symmetry, are separated along one of the X-axis direction and the Y-axis direction in the XY orthogonal coordinate plane. A calibration board on which the first conductor pattern arranged is formed,
The processing unit controls the moving mechanism to control the movement of the first probe of the first inspection head in a state where the needle tip of the second probe of the second inspection head is in contact with the first conductor pattern. Causing the measuring unit to measure the capacitance between the probes while moving the needle tip along the one axial direction within a region between the first conductor portion and the second conductor portion. Thus, the position of the first inspection head that minimizes the capacitance is specified, and along the one axial direction between the specified position and the first reference point defined in advance on the calibration substrate. An error calculation process for calculating an error;
A circuit board inspection apparatus that executes correction processing for correcting the position of each inspection head when the probe tip of each probe is brought into contact with each inspection point with the calculated error.
前記処理部は、前記誤差算出処理において、前記第2検査ヘッドの前記第2プローブの前記針先を前記第2導体パターンに接触させた状態において、前記移動機構を制御して前記第1検査ヘッドの前記第1プローブの前記針先を前記第3導体部位および前記第4導体部位間の領域内で前記他方の軸方向に沿って移動させつつ、前記測定部に対して当該各プローブ間の静電容量を測定させることにより、当該静電容量が最小となる当該第1検査ヘッドの位置を特定し、かつ当該特定した位置と前記校正基板上に予め規定された第2基準点との前記他方の軸方向に沿った誤差を算出し、前記補正処理において、当該算出した誤差で前記各検査ポイントに前記各プローブの針先を接触させる際の前記各検査ヘッドの位置をさらに補正する請求項3記載の回路基板検査装置。 The calibration board has a second conductor pattern in which a third conductor portion and a fourth conductor portion having a line symmetry are arranged apart from each other in the other of the X-axis direction and the Y-axis direction. Formed,
In the error calculation process, the processing unit controls the moving mechanism to control the first inspection head in a state where the tip of the second probe of the second inspection head is in contact with the second conductor pattern. While moving the needle tip of the first probe along the other axial direction within the region between the third conductor portion and the fourth conductor portion, By measuring the capacitance, the position of the first inspection head that minimizes the capacitance is specified, and the other of the specified position and the second reference point defined in advance on the calibration board An error along the axial direction is calculated, and in the correction process, the position of each inspection head when the probe tip of each probe is brought into contact with each inspection point with the calculated error is further corrected. Record Circuit board inspection apparatus.
第2プローブが装着された第2検査ヘッドと、
検査対象基板が配設されるテーブルと平行なX−Y直交座標平面内で前記各検査ヘッドを個別に移動させると共に、当該X−Y直交座標平面と直交するZ軸方向に沿って当該各検査ヘッドを個別に移動させる移動機構と、
前記移動機構を制御して前記各検査ヘッドを移動させることにより、前記各プローブの針先を前記テーブルに配設された前記検査対象基板上の検査ポイントに接触させて当該検査対象基板の検査を実行する処理部とを備えた回路基板検査装置であって、
前記各プローブ間の静電容量を測定する測定部と、
前記テーブルに配設されると共に、円環状導体パターンが形成された校正基板を備え、
前記処理部は、前記第2検査ヘッドの前記第2プローブの前記針先を前記円環状導体パターンに接触させた状態において、前記移動機構を制御して前記第1検査ヘッドの前記第1プローブの前記針先を前記円環状導体パターンの内側領域で移動させつつ、前記測定部に対して当該各プローブ間の静電容量を測定させることにより、当該静電容量が最小となる当該第1検査ヘッドの位置を特定し、かつ当該特定した位置と前記校正基板上に予め規定された基準点との前記X−Y直交座標平面におけるX軸およびY軸方向に沿った各誤差を算出する誤差算出処理と、
当該算出した誤差で前記各検査ポイントに前記各プローブの針先を接触させる際の前記各検査ヘッドの位置を補正する補正処理とを実行する回路基板検査装置。 A first inspection head to which a first probe is attached;
A second inspection head on which a second probe is mounted;
Each inspection head is individually moved within an XY orthogonal coordinate plane parallel to the table on which the inspection target substrate is arranged, and each inspection is performed along the Z-axis direction orthogonal to the XY orthogonal coordinate plane. A moving mechanism for individually moving the head;
By controlling the moving mechanism and moving the inspection heads, the probe tips of the probes are brought into contact with inspection points on the inspection target substrate disposed on the table to inspect the inspection target substrate. A circuit board inspection apparatus including a processing unit to be executed,
A measurement unit for measuring the capacitance between the probes;
A calibration board disposed on the table and having an annular conductor pattern formed thereon,
The processing unit controls the moving mechanism to control the movement of the first probe of the first inspection head in a state where the needle tip of the second probe of the second inspection head is in contact with the annular conductor pattern. The first inspection head that minimizes the capacitance by causing the measurement unit to measure the capacitance between the probes while moving the needle tip in the inner region of the annular conductor pattern. Error calculation processing for specifying the position of the X axis and the Y axis in the XY orthogonal coordinate plane between the specified position and a reference point defined in advance on the calibration board When,
A circuit board inspection apparatus that performs correction processing for correcting the position of each inspection head when the probe tip of each probe is brought into contact with each inspection point with the calculated error.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008239569A JP2010071800A (en) | 2008-09-18 | 2008-09-18 | Circuit board inspecting device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008239569A JP2010071800A (en) | 2008-09-18 | 2008-09-18 | Circuit board inspecting device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010071800A true JP2010071800A (en) | 2010-04-02 |
Family
ID=42203731
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008239569A Pending JP2010071800A (en) | 2008-09-18 | 2008-09-18 | Circuit board inspecting device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010071800A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101902604B1 (en) * | 2014-07-29 | 2018-09-28 | 세메스 주식회사 | Apparatus for inspecting a display cell |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10311861A (en) * | 1997-05-13 | 1998-11-24 | Nippon Densan Read Kk | Device and method for detecting dislocation of board position |
JP2005241491A (en) * | 2004-02-27 | 2005-09-08 | Nidec-Read Corp | Substrate inspection device and its positioning method |
JP2008519962A (en) * | 2004-11-09 | 2008-06-12 | パーキンエルマー ラス インコーポレイテッド | Method and system for determining the position of a probe |
-
2008
- 2008-09-18 JP JP2008239569A patent/JP2010071800A/en active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10311861A (en) * | 1997-05-13 | 1998-11-24 | Nippon Densan Read Kk | Device and method for detecting dislocation of board position |
JP2005241491A (en) * | 2004-02-27 | 2005-09-08 | Nidec-Read Corp | Substrate inspection device and its positioning method |
JP2008519962A (en) * | 2004-11-09 | 2008-06-12 | パーキンエルマー ラス インコーポレイテッド | Method and system for determining the position of a probe |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101902604B1 (en) * | 2014-07-29 | 2018-09-28 | 세메스 주식회사 | Apparatus for inspecting a display cell |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI548878B (en) | Probe device | |
JP2006339196A (en) | Method of computing/calibrating movement quantity of prober, program of computing/calibrating movement quantity and prober | |
JP2009176883A (en) | Inspection method and program recording medium recording the inspection method | |
TWI589897B (en) | Alignment support device for probe device and alignment support method | |
JP2007121183A (en) | Device for inspecting circuit board | |
JP2004063877A (en) | Wafer-positioning correction method | |
JP2003098216A (en) | Circuit board inspection device | |
JP7294137B2 (en) | Board inspection device, inspection position correction method, position correction information generation method, and position correction information generation system | |
JP2010071800A (en) | Circuit board inspecting device | |
JPH11351840A (en) | Noncontact type three-dimensional measuring method | |
JP2009019907A (en) | Inspection apparatus | |
JP3509040B2 (en) | Probe movement control method in circuit board inspection device | |
JP5111294B2 (en) | Circuit board inspection equipment | |
JP2002122630A (en) | Ic tester adjustment device | |
JP6277347B2 (en) | Inspection apparatus and inspection method for flexible circuit board | |
JP4986128B2 (en) | Substrate inspection apparatus, inspection unit, and substrate inspection method | |
JP6479441B2 (en) | Substrate inspection apparatus and substrate inspection method | |
JP2006318965A (en) | Method and apparatus for inspecting semiconductor device | |
JP6498564B2 (en) | Processing apparatus, substrate inspection apparatus, processing method, and substrate inspection method | |
US10324112B2 (en) | Package testing system and method with contact alignment | |
JP2013238435A (en) | Substrate inspection device and substrate inspection method | |
KR102425162B1 (en) | Substrate inspection device | |
JP2019015694A (en) | Processing device, substrate inspection device, processing method, and substrate inspection method | |
JP2009170586A (en) | Method and apparatus for recognizing electronic component | |
JP2939665B2 (en) | Semiconductor wafer measurement method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110915 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130402 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130730 |