JP2010068006A - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP2010068006A JP2010068006A JP2009291016A JP2009291016A JP2010068006A JP 2010068006 A JP2010068006 A JP 2010068006A JP 2009291016 A JP2009291016 A JP 2009291016A JP 2009291016 A JP2009291016 A JP 2009291016A JP 2010068006 A JP2010068006 A JP 2010068006A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- delay
- clock signal
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Abstract
Description
本発明は一般に半導体装置及び半導体システムに関し、詳しくはメモリチップとロジックチップを一つのパッケージに混載したデバイス(MCP:Multi-ChipPackage)に関する。 The present invention generally relates to semiconductor devices and semiconductor systems, and more particularly to a device (MCP: Multi-Chip Package) in which a memory chip and a logic chip are mixedly mounted in one package.
従来ロジックデバイスとメモリデバイスとを接続する際、一般的には、共通のバスを介して両デバイスを接続する。図24(A)は、共通バスを介したロジックデバイスとメモリデバイスとの接続の従来例を示す。図24(A)に示されるように、ロジックデバイス501とメモリデバイス502が、共通のバス503に接続され、このバス503を介すことでロジックデバイス501とメモリデバイス502間のデータ転送が行われる。
Conventionally, when connecting a logic device and a memory device, both devices are generally connected via a common bus. FIG. 24A shows a conventional example of connection between a logic device and a memory device via a common bus. As shown in FIG. 24A, a
データ処理の高速化をはかるためにはロジックデバイスとメモリデバイスとの間のデータ転送速度を向上させることが必要であるが、そのためには、図24に於てバス503の信号線の本数を増やすこと、データ転送のクロック周波数を上げることが考えられる。バスの信号線を増やす方法は、バス信号線の占める面積や消費電力が増加するという問題があり好ましくない。またデータ転送のクロック周波数を上げる方法は、バス信号線の信号伝送能力の限界や各デバイスのデータ入出力スピードの限界が問題となり、これらの限界を越えて周波数を上げていくことは困難である。
In order to increase the data processing speed, it is necessary to improve the data transfer speed between the logic device and the memory device. For this purpose, the number of signal lines of the
これらの問題に対応する技術として、ロジックデバイスとメモリデバイスとを同一のチップ上に搭載したワンチップLSIがある。図24(B)は、ロジックデバイスとメモリデバイスとをワンチップ化したワンチップLSIの例を示す。図24(B)に示されるように、ワンチップLSI510には、メモリ部511とロジック部512とが搭載される。メモリ部511とロジック部512間はチップ内の配線によって接続されているので、高速なデータ転送を行うことが出来る。
As a technique for dealing with these problems, there is a one-chip LSI in which a logic device and a memory device are mounted on the same chip. FIG. 24B shows an example of a one-chip LSI in which a logic device and a memory device are integrated into one chip. As shown in FIG. 24B, a
しかしワンチップLSIを製造するためには、メモリ部511とロジック部512を同一プロセスで製造するための新プロセス技術の開発が必要となり、コスト増加を招く。また共通のプロセスで製造されたメモリ部511とロジック部512とは、夫々を専用のプロセスで製造した場合と比較して、性能が低下してしまう可能性が高い。
However, in order to manufacture a one-chip LSI, it is necessary to develop a new process technology for manufacturing the
このように共通のバスでロジックデバイスとメモリデバイスとを接続した場合には、両デバイス間でのデータ転送速度を上げることが難しく、またロジック部とメモリ部とを同一のチップ上に搭載したワンチップLSIでは、コスト増加及び性能低下という問題が生じてしまう。 When logic devices and memory devices are connected by a common bus in this way, it is difficult to increase the data transfer speed between both devices, and the logic unit and memory unit are mounted on the same chip. In a chip LSI, problems such as an increase in cost and a decrease in performance occur.
従って本発明は、低いコストでワンチップLSIと同等のデータ転送速度を達成する半導体システムを提供することを目的とする。 Accordingly, an object of the present invention is to provide a semiconductor system that achieves a data transfer rate equivalent to that of a one-chip LSI at a low cost.
半導体装置は、外部から受信した受信クロック信号を入力として内部クロック信号を供給する内部クロック発生回路と、チップの一辺に配置され該内部クロック信号を出力するクロック送信用端子と、該一辺に配置された複数の入出力端子と、該内部クロック信号に基づいて入出力制御用クロック信号を生成する制御用クロック発生回路と、該入出力制御用クロック信号に同期して該入出力端子を介して外部へのデータ出力及び外部からのデータ取り込みを行う複数の入出力回路と、該制御用クロック発生回路と該複数の入出力回路の各々とを接続する同一長の複数の接続配線を含むことを特徴とする。 The semiconductor device includes an internal clock generation circuit that receives an externally received clock signal and supplies an internal clock signal, a clock transmission terminal that is disposed on one side of the chip and outputs the internal clock signal, and is disposed on the one side. A plurality of input / output terminals, a control clock generation circuit for generating an input / output control clock signal based on the internal clock signal, and an external device via the input / output terminal in synchronization with the input / output control clock signal. A plurality of input / output circuits for outputting data to and receiving data from the outside, and a plurality of connection wirings of the same length for connecting the control clock generation circuit and each of the plurality of input / output circuits. And
本発明の少なくとも1つの実施例によれば、データ転送に必要な入出力端子及びクロック信号を相手側に供給するクロック送信用端子がチップの一辺に配置されるので、相手側のチップをこの辺に対向するように隣接して配置した場合に、データ転送のための接続を容易に行うことが出来る共に、相手側のチップが同一のクロック信号を用いることを可能にする。更に、制御用クロック発生回路から入出力回路までを等長配線で接続するので、入出力回路によってデータ出力及びデータ取り込みに関する同期を確実に取ることが出来る。また制御用クロック発生回路は、等長配線等による信号遅延を考慮にいれたフィードバックループによる位相制御を行うことで、データ取り込み用に適した位相のクロック信号と、データ出力用に適した位相のクロック信号とを生成することが出来る。更にデータ取り込み用クロック信号の周波数を1/Nに分周してNセットのデータ取り込み動作を行うことで、半導体装置内部での動作周波数に対してデータ転送周波数をN倍にすることが出来る。また相手側のチップに送信してそのまま戻ってきたクロック信号を受け取り、このクロック信号に基づいてデータ取り込み動作の同期を取ることによって、チップ間の信号伝播遅延を考慮にいれた同期制御を行うことが出来る。 According to at least one embodiment of the present invention, an input / output terminal necessary for data transfer and a clock transmission terminal for supplying a clock signal to the other party are arranged on one side of the chip. When arranged adjacent to each other, connection for data transfer can be easily performed, and the other chip can use the same clock signal. In addition, since the control clock generation circuit and the input / output circuit are connected by equal length wiring, the input / output circuit can ensure the synchronization related to data output and data capture. In addition, the control clock generation circuit performs phase control using a feedback loop that takes into account signal delay due to equal-length wiring, etc., so that a clock signal having a phase suitable for data capture and a phase suitable for data output can be obtained. A clock signal can be generated. Further, by dividing the frequency of the data capturing clock signal by 1 / N and performing N sets of data capturing operations, the data transfer frequency can be made N times the operating frequency inside the semiconductor device. In addition, by receiving the clock signal sent back to the chip on the other side and returning as it is, the synchronization of the data capture operation is performed based on this clock signal, thereby performing synchronization control taking into account the signal propagation delay between the chips I can do it.
以下に、本発明の実施例を添付の図面と共に説明する。 Embodiments of the present invention will be described below with reference to the accompanying drawings.
図1は、本発明により同一のパッケージにロジックチップとメモリチップとを搭載した実施例を示す。図1の半導体システム1は、パッケージ10に搭載されたロジックチップ11及びメモリチップ12を含む。ロジックチップ11及びメモリチップ12は、一辺が向き合うように互いに隣接して配置される。パッケージ10は、外部との信号入出力用の外部端子13、ロジックチップ11及びメモリチップ12と接続される接続端子14を含み、外部端子13と接続端子14とは電気的に接続されている(図示せず)。
FIG. 1 shows an embodiment in which a logic chip and a memory chip are mounted in the same package according to the present invention. A
パッケージ10は、更にI/O回路電源用端子15を含み、I/O回路電源用端子15は接続端子14を介して外部から電源電圧VCCとグランド電圧VSSを受け取る。電源電圧VCCとグランド電圧VSSを伝送するI/O回路電源線16が、I/O回路電源用端子15から延びて、ロジックチップ11及びメモリチップ12間に配線される。I/O回路電源線16上には、端子17が設けられる。
The
接続端子14は、ロジックチップ11及びメモリチップ12の接続端子24或いはメモリチップ12の外部記憶装置用端子32に、ワイヤボンディング等で電気的に接続される。ロジックチップ11及びメモリチップ12の各々は、メモリ・ロジック間I/O部20を含む。メモリ・ロジック間I/O部20は、高速I/O回路21、I/O端子22、及びI/O電源端子23を含む。I/O端子22及びI/O電源端子23は、ロジックチップ11及びメモリチップ12の対向して隣接する辺に配置される。I/O端子22は、ロジックチップ11及びメモリチップ12間で、対向する端子同士が対応するように、ワイヤボンディング25で電気的に接続される。I/O電源端子23は、I/O回路電源線16上に設けられた端子17にワイヤボンディング等で接続する。
The
ロジックチップ11及びメモリチップ12間で、I/O端子22同士は配線長が等しくなるように接続され、データ間のタイミングのずれが生じないように構成される。また上述のように対向する端子同士が接続されるので、I/O端子22間を最短の配線長で配線することになる。高速I/O回路21は、後述するように、CMOSタイプの回路で構成されており、ロジックチップ11及びメモリチップ12間で高速なデータ転送を可能にする。高速I/O回路21は、I/O電源端子23に供給された電源電圧VCC及びグランド電圧VSSにより駆動される。なおロジックチップ11及びメモリチップ12に於て、高速I/O回路21以外の回路部分は、I/O電源端子23とは別の電源経路として、接続端子14から接続端子24を介して電源電圧及びグランド電圧が供給される。
Between the
高速I/O回路21の電源を、ロジックチップ11及びメモリチップ12間で共通にすることにより、ロジックチップ11及びメモリチップ12の間で信号振幅を同一にして、確実な信号伝達を実現することが可能になる。またこの共通のI/O用電源は、それ以外の回路部分の電源電圧と違いが発生してもよいように、上述のように専用電源として供給される。専用電源として供給することで、高速I/O回路21へ安定した電源電圧供給を行うことが出来る。
By making the power supply of the high-speed I /
図24(A)のようにバス503を介して接続するのではなく、ワイヤボンディング25によってI/O端子22同士を接続するので、ロジックチップ11及びメモリチップ12間の配線容量が小さく、高速なデータ転送を実現することが出来る。また高速I/O回路21の出力回路の駆動能力をそれ程高くする必要がないので、高速I/O回路21の面積を小さく構成することが可能となり、多数のI/O端子22を対向する辺に配置することが出来る。
Instead of connecting via the
図2は、高速I/O回路21の出力回路及び入力回路の回路構成を示す回路図である。図2に示されるように、高速I/O回路21の出力回路は、PMOSトランジスタ26とNMOSトランジスタ27を含み、入力回路は、PMOSトランジスタ28とNMOSトランジスタ29を含む。このようにCMOSタイプの回路で入出力回路を構成するのは、以下の理由による。従来の図24(A)のような構成に於ては、データ転送のクロック周波数が高くなると、バス503に於ける信号反射の影響が大きくなってしまう。この影響を小さくするためには、信号の振幅を小さくすると共にバス終端抵抗を設ける必要があり、CMOSタイプの回路を用いることが困難になる。それに対して図1及び図2に示される本発明の構成では、出力回路と入力回路との間は、ワイヤボンディング25によって接続されているため、反射の影響を考える必要がなく、CMOSタイプの回路によって振幅の大きな信号を用いることが出来る。またワイヤボンディング25の配線容量が小さいので、出力回路の電流駆動能力をそれ程高くしなくても、高速なデータ転送が可能である。従って出力回路に於て、PMOSトランジスタ26とNMOSトランジスタ27のゲート幅を比較的小さくすることが可能であり、高速I/O回路21の面積を小さくして、多数のI/O端子22を配置することが出来る。また出力回路当りの消費電力が小さいので、多数のI/O端子22を配置してロジックチップ11及びメモリチップ12間を多数の信号線で接続しても、大きな消費電力を必要とすることがなく、バス幅の拡大による高速なデータ転送を実現できる。
FIG. 2 is a circuit diagram showing the circuit configuration of the output circuit and the input circuit of the high-speed I /
図1を再び参照して、メモリチップ12は更に、パッケージ10外部の他の記憶装置とデータ入出力を行う外部記憶装置用I/O部30を含んでもよい。外部記憶装置用I/O部30は、外部記憶装置用I/O回路31及び外部記憶装置用端子32を含む。外部記憶装置用端子32は、パッケージ10側の接続端子14を介して、パッケージ10の外部端子13に電気的に接続される。この外部記憶装置用端子32は、メモリチップ12に於て、I/O端子22が設けられている辺とは異なる辺に設けられる。また外部記憶装置用I/O回路31は、半導体システム1が接続されるバスと整合性がある通常のI/O回路であってよく、高速I/O回路21と同程度の高速データ転送が可能である必要性はない。
Referring back to FIG. 1, the
図3は、本発明により同一のパッケージにロジックチップとメモリチップとを搭載した別の実施例を示す。図3に於て、図1と同一の番号は、図1と同一の構成要素を参照するために用いられる。図3の半導体システム1Aは、パッケージ10A、ロジックチップ11A、及びメモリチップ12Aを含む。図3の実施例は図1の実施例に比較して、ロジックチップ11A及びメモリチップ12AのI/O電源の供給の仕方が異なる。
FIG. 3 shows another embodiment in which a logic chip and a memory chip are mounted in the same package according to the present invention. 3, the same reference numerals as those in FIG. 1 are used to refer to the same components as those in FIG. A
図3のロジックチップ11Aは、電源電圧を受け取り電源電圧を降圧して降圧電圧を生成する降圧回路33を含む。降圧回路33は、電源電圧VCCを供給する端子17からI/O電源端子23aを介して電源電圧VCCを受け取り、降圧電圧VCClをI/O電源端子23bに供給する。ロジックチップ11A側のI/O電源端子23bは、メモリチップ12A側のI/O電源端子23bにワイヤボンディング等を介して電気的に接続される。なおグランド電圧VSSは、図1の実施例と同様に、ロジックチップ11A及びメモリチップ12Aの各々に対して、端子17からI/O電源端子23を介して直接に供給される。
The
このような構成にすることで、電源電圧VCCを降圧した降圧電圧VCClを用いて高速I/O回路21を駆動する場合に、降圧電圧VCClの電圧レベルをロジックチップ11A及びメモリチップ12A間で同一とすることが出来る。従ってロジックチップ11A及びメモリチップ12A間で信号振幅を同一にして、確実な信号伝達を実現することが可能になる。
With this configuration, when the high-speed I /
図3に於て、降圧回路33は、ロジックチップ11A側に設けられたが、代わりにメモリチップ12A側に設けてもよいことは言うまでもない。なお降圧回路33の構成は、従来半導体システムで用いられる降圧回路と同様であるので、詳細な説明は省略する。図4は、本発明により同一のパッケージにロジックチップとメモリチップとを搭載した更に別の実施例を示す。図4に於て、図1と同一の番号は、図1と同一の構成要素を参照するために用いられる。
Although the step-down circuit 33 is provided on the
図4の半導体システム1Bは、パッケージ10B、2つのロジックチップ11、及びメモリチップ12Bを含む。2つのロジックチップ11は、メモリチップ12Bの両側に配置され、各ロジックチップ11とメモリチップ12Bとの間には、I/O回路電源線16が配線される。一つのロジックチップ11ではなく、2つのロジックチップ11がパッケージ10B内に搭載される点が、図1の実施例の場合と異なる。
The semiconductor system 1B of FIG. 4 includes a
図4から分かるように、I/O端子22がメモリチップ12Bの左右両辺に配置されているので、パッケージ10B外部の他の記憶装置とデータ入出力を行う外部記憶装置用I/O部30は、メモリチップ12Bの図面下側の辺に設けられる。図5は、本発明により同一のパッケージにロジックチップとメモリチップとを搭載した更に別の実施例を示す。図5に於て、図1と同一の番号は、図1と同一の構成要素を参照するために用いられる。
As can be seen from FIG. 4, since the I /
図5の半導体システム1Cは、パッケージ10C、ロジックチップ11C、及び2つのメモリチップ12を含む。2つのメモリチップ12は、ロジックチップ11Cの両側に配置され、各メモリチップ12とロジックチップ11Cとの間には、I/O回路電源線16が配線される。一つのメモリチップ12ではなく、2つのメモリチップ12がパッケージ10C内に搭載される点が、図1の実施例の場合と異なる。
The
図6は、図1のメモリチップ12の構成例を示すブロック図である。メモリチップ(DRAM)12は、クロックバッファ41、コマンドデコーダ42、バンク選択バッファ43、アドレスバッファ44、データバッファ45、及び複数(図では2つ)のバンク50を含む。各バンク50は、メモリセルアレイ46、ローデコーダ47、センスアンプ・ライトアンプ48、及びコラムデコーダ49を含む。図6のDRAMの構成は、従来のDRAMの構成と同様であり、単にデータバッファ45等のロジックチップ11との間で信号伝送を行うバッファが、図2に示される入出力回路を有した高速I/O回路21を用いて構成されている点が、従来のDRAMとは異なる。従って以下に於て、メモリチップ12の動作に関する説明は、必要最小限の説明とする。
FIG. 6 is a block diagram illustrating a configuration example of the
クロックバッファ41は、供給されるクロック信号CLKを、コマンドデコーダ42、バンク選択バッファ43、アドレスバッファ44、及びデータバッファ45に供給する。コマンドデコーダ42は、コマンド信号PD、/RAS、/CAS、及び/WEを、クロック信号CLKに同期して取り込みデコードする。デコード結果に応じて、メモリチップ12の動作が制御される。バンク選択バッファ43は、クロック信号CLKに同期してアドレス信号Aを取り込む。アドレス信号Aに応じて、2つのバンク50のうちの一つが選択される。アドレスバッファ44は、アドレス信号A0乃至Amを、クロック信号CLKに同期して取り込み、ローデコーダ及びコラムデコーダにローアドレス及びコラムアドレスを供給する。
The
選択されたバンク50のローデコーダ47は、メモリセルアレイ46の指定されたローアドレスをアクセスする。データ読み出しの場合には、このローアドレスのデータが、センスアンプ・ライトアンプ48に保持される。コラムデコーダ49は、指定されたコラムアドレスのデータを、センスアンプ・ライトアンプ48から読み出させる。読み出されたデータは、データバッファ45を介して、ロジックチップ11に供給される。データ書き込みの場合には、ロジックチップ11からデータバッファ45に供給されたデータが、センスアンプ・ライトアンプ48を介して、メモリセルアレイ46に格納される。
The
図7は、外部記憶装置用I/O部30を備える場合のメモリチップ12の構成例を示すブロック図である。図7に於て、図6と同一の構成要素は同一の番号で参照され、その説明は省略される。図7のメモリチップ12は、図6のメモリチップに於て、バンク50がバンク50Aで置き換えられると共に、転送制御回路55と外部記憶装置用データバッファ56とを含む。バンク50Aは、図6のバンク50と同一のメモリセルアレイ46、ローデコーダ47、センスアンプ・ライトアンプ48、及びコラムデコーダ49に加えて、シリアルアドレスカウンタ51、シリアルデコーダ52、シリアルアクセスメモリ(SAM)53、及び転送ゲート54を含む。これらのシリアルアドレスカウンタ51、シリアルデコーダ52、シリアルアクセスメモリ53、及び転送ゲート54は、半導体システム1(図1)の外部に設けられた外部記憶装置とメモリチップ12との間で、シリアルなデータ転送を行うためにバンク50A内に設けられる。ここで外部記憶装置用データバッファ56が、図1の外部記憶装置用I/O部30に対応する。
FIG. 7 is a block diagram illustrating a configuration example of the
シリアルアドレスカウンタ51は、アドレスバッファ44から供給されたアドレスを基にして、アドレスをカウントアップすることで連続したアドレスを順次出力する。シリアルデコーダ52は、シリアルアドレスカウンタ51から順次供給されるアドレスをデコードして、シリアルアクセスメモリ53に供給する。データ書き込みの場合、外部から外部記憶装置用データバッファ56に供給されるデータは、シリアルアクセスメモリ53内の連続するアドレスに順次書き込まれる。転送制御回路55が制御するタイミングで、転送ゲート54が開かれ、シリアルアクセスメモリ53内のデータが、並列にメモリセルアレイ46に転送される。データ読み出しの場合の動作は、データ書き込みの場合と逆である。
The serial address counter 51 sequentially outputs consecutive addresses by counting up the addresses based on the addresses supplied from the
図7のメモリチップ12の構成は、従来用いられるデュアルポートメモリ等で用いられる構成と同様であり、各構成要素の詳細な説明は省略する。図8は、図1の高速I/O回路21を含むメモリ・ロジック間I/O部20の構成を示すブロック図である。図8に於て、図1と同一の構成要素は同一の番号で参照され、その説明は省略される。
The configuration of the
メモリチップ12は、T−CLK発生回路100、R−CLK発生回路101、等長配線102、及びデータバッファ103を含む。これらのT−CLK発生回路100、R−CLK発生回路101、等長配線102、及びデータバッファ103が高速I/O回路21を構成し、高速I/O回路21と複数のI/O端子22とで、メモリチップ側のメモリ・ロジック間I/O部20を構成する。
The
T−CLK発生回路100は、ロジックチップ11からノードN1(I/O端子22)に供給されたクロック信号I−CLKに基づいて、メモリチップ12に対するデータ書き込み用のクロック信号T−CLKを生成する回路である。T−CLK発生回路100は、DLL(delay latch cicuit)回路111、位相シフト回路112、及びダミー等長配線113を含む。DLL回路111は、T−CLK発生回路100からデータバッファ103までの等長配線102による信号遅延を考慮にいれて、略360度の位相遅れを、ノードN1の信号N1に対して与える。位相遅延された信号N2は、位相シフト回路112によって更に180度位相が遅延され、書き込み用クロック信号T−CLKとして、等長配線102を介して複数のデータバッファ103に供給される。ダミー等長配線113は、DLL回路111に於て、等長回線102による位相遅延の影響を模擬する為に用いられる。
The T-
図9は、図8のメモリチップ側の高速I/O回路21の動作を説明するためのタイミング図である。以下に図8及び図9を用いて、高速I/O回路21の動作を説明する。等長配線102による位相遅延をxとする。T−CLK発生回路100のDLL回路111から出力される信号N4は、信号N2と同位相の信号である。信号N4をダミー等長配線113に入力すると、ダミー等長配線113から出力される信号N3は、信号N2より位相xだけ遅れた信号となる。DLL回路111は、この信号N3と信号N1とが同位相になるように、信号N4の位相を調整する。従って、信号N4と同位相である信号N2は、信号N1(クロック信号I−CLK)と比較して360度−xだけ位相が遅れた信号である。信号N1と信号N2とが図9の(F)及び(G)に示される。信号N2は、位相シフト回路112によって180度位相が遅延されて、信号N5(図9(H))となる。信号N5は、T−CLK発生回路100から出力され、等長配線102を伝播して、信号N11としてデータバッファ103に供給される。図9(I)に示されるように、信号N11は、等長配線102の位相遅延xによって、クロック信号I−CLK(信号N1)と正確に180度位相のずれた信号となる。
FIG. 9 is a timing chart for explaining the operation of the high-speed I /
ロジックチップ11からは、クロック信号I−CLKと同位相のデータ信号がメモリチップ12に供給される。メモリチップ12のノードN12(I/O端子22)に供給された信号N12が、図9(J)に示される。データバッファ103に供給される信号N11(図9(I))は、信号N12と丁度180度位相がずれているので、信号N11をデータ取り込みのための同期信号として用いることで、信号N12が有効である期間の丁度中間点でデータを取り込むことが可能になる。これによって、高速なクロック周波数を用いても、信頼性の高いデータ書き込みを実行することが可能になる。
From the
R−CLK発生回路101は、ロジックチップ11からノードN1(I/O端子22)に供給されたクロック信号I−CLKに基づいて、メモリチップ12からデータを読み出す際のデータ読み出し用クロック信号R−CLKを生成する回路である。R−CLK発生回路101は、DLL回路114、ダミー等長配線115、ダミーデータバッファ116、及びダミーノード117を含む。DLL回路114は、R−CLK発生回路101からI/O端子22までの信号遅延を考慮にいれて、略360度の位相遅れを、ノードN1の信号N1に対して与える。位相遅延された信号N6は、読み出し用クロック信号R−CLKとして、等長配線102を介して複数のデータバッファ103に供給される。ダミー等長配線115は、DLL回路114に於て、等長回線102による位相遅延の影響を模擬する為に用いられる。またダミーデータバッファ116及びダミーノード117は各々、データバッファ103とI/O端子22の遅延を模擬するために用いられる。
The R-
等長配線102、データバッファ103、及びI/O端子22による合計の位相遅延をyとする。R−CLK発生回路101のDLL回路114から出力される信号N7は、信号N6と同位相の信号である。信号N7をダミー等長配線115、ダミーデータバッファ116、及びダミーノード117に伝播させると、ダミーノード117から出力される信号N9は、信号N7より位相yだけ遅れた信号となる。DLL回路114は、この信号N9と信号N1とが同位相になるように、信号N7の位相を調整する。従って、信号N7と同位相である信号N6は、信号N1(クロック信号I−CLK)と比較して360度−yだけ位相が遅れた信号である。信号N1と信号N6(=N7)とが、図9の(A)及び(B)に示される。信号N6は、等長配線102によって位相が遅延されて、信号N10(=N8:図9(C))となる。信号N10は、データバッファ103で同期信号として用いられて、データバッファ103からI/O端子22へと信号N12(図9(E))が出力される。信号N12は、信号N6に対して位相yだけ遅れているので、図9(D)に示される信号N9と同位相の信号である。信号N9はクロック信号I−CLK(信号N1)と同位相の信号であるから、I/O端子22から出力される信号N12もまた、クロック信号I−CLKと同位相の信号となる。
The total phase delay due to the equal-
このようにR−CLK発生回路101を用いることで、ロジックチップ11から供給されるクロック信号I−CLKと同一の位相で、読み出しデータをメモリチップ12から読みだすことが出来る。図8に於て、ロジックチップ11は、クロックバッファ120、DLL回路121、位相シフト回路122、ダミー等長配線123、DLL回路124、ダミー等長配線125、ダミーデータバッファ126、ダミーノード127、及びデータバッファ128を含む。クロックバッファ120は、接続端子24を介して外部から入力されたクロック信号CLKを受け取り、クロック信号I−CLKを出力する。クロック信号I−CLKは、I/O端子22を介してメモリチップ12に供給されると共に、ロジックチップ11内部へと供給される。メモリ・ロジック間I/O部20を示した図8に於て、クロックバッファ120以外のロジックチップ11の構成要素はメモリチップ12の構成要素と同一であり、読み出し及び書き込み時の動作も同一であるので、その詳細な説明は省略する。
By using the R-
図10は、DLL回路111の構成を示す構成図である。図10に示されるように、DLL回路111は、分周器131、可変遅延回路132及び133、位相比較器134、及び遅延制御回路135を含む。端子INに入力された信号は分周器131によって分周されて、位相比較をするに適切な分周信号に変換される。分周器131からの分周信号は可変遅延回路133によって遅延され、更にダミー等長配線113によって遅延されて、位相比較器134に入力される。位相比較器134は、分周器131から直接に供給される分周信号と、遅延された分周信号との位相を比較して、両信号の位相が同一になるように遅延制御回路135を制御する。この遅延制御回路135は、可変遅延回路133の遅延量を設定する回路である。
FIG. 10 is a configuration diagram showing the configuration of the
また端子INに入力された信号は、可変遅延回路132によって遅延され、端子OUTから出力される。可変遅延回路132の遅延量は、遅延制御回路135によって、遅延制御回路133と同一の遅延量に設定される。ダミー等長配線113の遅延量をxとすると、可変遅延回路133の位相遅延量は、360度−xに調整される。従って端子OUTから出力される信号もまた、端子INに入力される信号と比較して、360度−xだけ位相が遅れることになる。
The signal input to the terminal IN is delayed by the
図11は、位相比較器134の回路構成の一例を示す回路図である。位相比較器134に入力される信号S1及びS2は、図10に於て、分周器131から供給される分周信号と、ダミー等長配線113から供給される遅延された分周信号である。位相比較器134は、NAND回路141乃至145、インバータ146乃至149、NAND回路150及び151、インバータ152及び153、バイナリカウンタ154、インバータ155、NAND回路156及び157、及びインバータ158及び159を含む。NAND回路144及び145はラッチを構成し、図11に示されるように初期状態では2つの入力がLOWであり、2つの出力はHIGHである。信号S1の立ち上がりエッジが、信号S2の立ち上がりエッジより早い場合、NAND回路143の出力の方がNAND回路142の出力よりも先にHIGHになる。従って、NAND回路145の出力がLOWになり、NAND回路144の出力はHIGHのままである。この状態はラッチされるので、その後信号S2の立ち上がりエッジによってNAND回路142の出力がHIGHになっても状態は変化しない。従って、信号S1の方が位相が進んでいる場合には、インバータ149の出力はHIGHになる。逆に信号S2の方が位相が進んでいる場合には、インバータ155の出力がHIGHになる。
FIG. 11 is a circuit diagram showing an example of the circuit configuration of the
ここでインバータ148からの信号は、適切なタイミングでNAND回路142及び143の出力を同時にLOWにすることで、ラッチの状態を初期状態に戻す役目を果たす。このような構成にしないと、信号S1の方が位相が進んでいる場合に、NAND回路143の出力がHIGHになり続いてNAND回路142の出力がHIGHになった後、信号S1が信号S2より先にLOWに戻ることでラッチの状態が逆転され、NAND回路144の出力がLOWになってしまう。これを避けるために、NAND回路142及び143の出力を同時にLOWにすることが行われる。
Here, the signal from the
インバータ148の出力信号は、バイナリカウンタ154に供給される。バイナリカウンタ154の2つの出力は、入力分周信号S1及びS2の1サイクル毎に交互にHIGHになる信号である。バイナリカウンタ154は、NAND回路161乃至168と、インバータ169乃至171を含む。その動作は従来技術の範囲内であるので、説明を省略する。
The output signal of the
バイナリカウンタ154の2つの出力は、NAND回路150及び151の一方の入力に供給される。NAND回路150及び151のもう一方の入力には、インバータ149からの出力が供給される。更にバイナリカウンタ154の2つの出力は、NAND回路156及び157の一方の入力に供給される。NAND回路156及び157のもう一方の入力には、インバータ155からの出力が供給される。
Two outputs of the
従って、信号S1の方が信号S2より位相が進んでいる場合には、NAND回路150及び151の出力を反転するインバータ152及び153から、HIGHパルスが交互に出力されることになる。逆に信号S2の方が位相が進んでいる場合には、NAND回路156及び157の出力を反転するインバータ158及び159から、HIGHパルスが交互に出力される。
Therefore, when the phase of the signal S1 is ahead of that of the signal S2, HIGH pulses are alternately output from the
インバータ152及び153或いはインバータ158及び159から交互に出力されるHIGHパルスが、図10の遅延制御回路135に供給されて、可変遅延回路132及び133の遅延量を調整する。図12は、遅延制御回路135の回路構成の一例を示す回路図である。遅延制御回路135は、NOR回路201−0乃至201−n、インバータ202−1乃至202−n、NAND回路203−1乃至203−n、NMOSトランジスタ204−1乃至204−n、NMOSトランジスタ205−1乃至205−n、NMOSトランジスタ206−1乃至206−n、及びNMOSトランジスタ207−1乃至207−nを含む。リセット信号RがLOWにされると、遅延制御回路135はリセットされる。即ち、リセット信号RがLOWになると、NAND回路203−1乃至203−nの出力がHIGHになり、インバータ202−1乃至202−nの出力がLOWになる。NAND回路203−1乃至203−nとインバータ202−1乃至202−nとの各ペアは、互いの出力を互いの入力とすることでラッチを形成する。従って、上記リセット信号Rで設定された初期状態は、リセット信号RがHIGHに戻っても保持される。
HIGH pulses alternately output from the
この初期状態では、図12に示されるように、NOR回路201−0の出力P(0)はHIGHであり、NOR回路201−1乃至201−nの出力P(1)乃至P(n)はLOWである。即ち出力P(0)だけがHIGHである。遅延量を大きくする必要がある場合には、信号線A及びBに交互にHIGHパルスを供給する。まず信号線BにHIGHパルスが供給されると、NMOSトランジスタ204−1がオンになる。このときNMOSトランジスタ206−1がオンであるので、NAND回路203−1の出力がグランドに接続されて、強制的にHIGHからLOWに変化させられる。従ってインバータ202−1の出力はHIGHになり、この状態がNAND回路203−1とインバータ202−1からなるラッチに保持される。またこの時出力P(0)はHIGHからLOWに変化し、出力P(1)はLOWからHIGHに変化する。従ってこの状態では、出力P(1)のみがHIGHになる。 In this initial state, as shown in FIG. 12, the output P (0) of the NOR circuit 201-0 is HIGH, and the outputs P (1) to P (n) of the NOR circuits 201-1 to 201-n are LOW. That is, only the output P (0) is HIGH. When it is necessary to increase the delay amount, HIGH pulses are alternately supplied to the signal lines A and B. First, when a HIGH pulse is supplied to the signal line B, the NMOS transistor 204-1 is turned on. At this time, since the NMOS transistor 206-1 is on, the output of the NAND circuit 203-1 is connected to the ground, and is forcibly changed from HIGH to LOW. Therefore, the output of the inverter 202-1 becomes HIGH, and this state is held in the latch composed of the NAND circuit 203-1 and the inverter 202-1. At this time, the output P (0) changes from HIGH to LOW, and the output P (1) changes from LOW to HIGH. Therefore, in this state, only the output P (1) becomes HIGH.
次に信号線AにHIGHパルスが供給されると、NMOSトランジスタ204−2がオンになる。このときNMOSトランジスタ206−2がオンになっているので、NAND回路203−2の出力がグランドに接続されて、強制的にHIGHからLOWに変化させられる。従ってインバータ202−2の出力はHIGHになり、この状態がNAND回路203−2とインバータ202−2からなるラッチに保持される。またこの時出力P(1)はHIGHからLOWに変化し、出力P(2)はLOWからHIGHに変化する。従ってこの状態では、出力P(2)だけがHIGHになる。 Next, when a HIGH pulse is supplied to the signal line A, the NMOS transistor 204-2 is turned on. At this time, since the NMOS transistor 206-2 is turned on, the output of the NAND circuit 203-2 is connected to the ground and is forcibly changed from HIGH to LOW. Therefore, the output of the inverter 202-2 becomes HIGH, and this state is held in the latch composed of the NAND circuit 203-2 and the inverter 202-2. At this time, the output P (1) changes from HIGH to LOW, and the output P (2) changes from LOW to HIGH. Accordingly, in this state, only the output P (2) becomes HIGH.
このように信号線A及びBに交互にHIGHパルスを供給することで、出力P(0)乃至P(n)のうちで一つだけHIGHである出力を一つずつ右にずらしていくことが出来る。遅延量を小さくする必要がある場合には、信号線C及びDに交互にHIGHパルスを供給する。この場合の動作は、上述の動作と逆であるので、詳細な説明は省略する。 Thus, by supplying HIGH pulses alternately to the signal lines A and B, it is possible to shift only one HIGH output from the outputs P (0) to P (n) to the right one by one. I can do it. When it is necessary to reduce the delay amount, HIGH pulses are alternately supplied to the signal lines C and D. Since the operation in this case is the reverse of the above-described operation, detailed description is omitted.
信号線C及びDに交互にHIGHパルスを供給することで、出力P(0)乃至P(n)のうちで一つだけHIGHである出力を一つずつ左にずらしていくことが出来る。これらの出力信号P(1)乃至P(n)を、図10の可変遅延回路132及び133に供給することで、信号の遅延量を調整する。
By alternately supplying HIGH pulses to the signal lines C and D, only one of the outputs P (0) to P (n) can be shifted to the left one by one. By supplying these output signals P (1) to P (n) to the
図13は、可変遅延回路132の回路構成の一例を示す回路図である。なお可変遅延回路133の構成は、可変遅延回路132の構成と同一である。可変遅延回路132は、インバータ210、NAND回路211−1乃至211−n、NAND回路212−1乃至212−n、及びインバータ213−1乃至213−nを含む。ここでNAND回路212−1乃至212−n及びインバータ213−1乃至213−nが、遅延素子列を構成する。
FIG. 13 is a circuit diagram showing an example of the circuit configuration of the
NAND回路211−1乃至211−nの一方の入力には、入力信号SIの反転信号がインバータ210から供給され、もう一方の入力には信号P(1)乃至P(n)が供給される。信号P(1)乃至P(n)のうちで、一つだけHIGHである信号をP(x)とする。NAND回路211−1乃至211−nうちでNAND回路211−x以外のものは、一方の入力がLOWであるから、出力はHIGHレベルになる。このHIGHレベルを一方の入力に受け取るNAND回路212−1乃至212−nのうちでNAND回路212−x以外のものは、他方の入力に対するインバータとして機能する。
An inverted signal of the input signal SI is supplied from the
従って、NAND回路212−xより図面左側にある遅延素子列は、NAND回路212−nの一方の入力に与えられる固定のHIGHレベルを伝達する。従って、NAND回路212−xの一方の入力はHIGHである。NAND回路212−xのもう一方の入力には、インバータ210及びNAND回路211−xを介して、入力信号SIが供給される。従って、NAND回路212−xからインバータ213−1までの遅延素子列は、入力信号SIを遅延させながら伝播させ、遅延された信号が出力信号SOとして得られる。この場合の出力信号SOは、入力信号SIに対して、遅延素子x段分の遅延時間だけ遅れることになる。
Therefore, the delay element array on the left side of the NAND circuit 212-x transmits a fixed HIGH level applied to one input of the NAND circuit 212-n. Therefore, one input of the NAND circuit 212-x is HIGH. An input signal SI is supplied to the other input of the NAND circuit 212-x via the
このように、図11に示される位相比較器134が分周信号の位相を比較し、この比較結果に基づいて、図12に示される遅延制御回路135が出力信号P(1)乃至P(n)のうちで唯一HIGHである信号の位置を制御し、この信号P(1)乃至P(n)によって、図13に示される可変遅延回路132(133)の遅延量を設定する。これによって、図10のDLL回路111に於て、所望の遅延量を有した信号を生成して出力することが出来る。
Thus, the
図14は、図8の位相シフト回路112の構成を示す構成図である。図14に示されるように、位相シフト回路112は、可変遅延回路250及び251、位相比較器252、及び遅延制御回路253を含む。入力端子INに入力された信号は、可変遅延回路250によって遅延量Tだけ遅延される。可変遅延回路250から出力される遅延量Tの信号は、更に可変遅延回路251によって、可変遅延回路250の遅延量と同一の遅延量Tだけ遅延される。可変遅延回路251から出力される遅延量2Tの信号は、位相比較器252によって、入力端子INに入力された信号と位相が比較される。位相比較器252は、両信号の位相が同一になるように、遅延制御回路253を介して可変遅延回路250及び251の遅延量Tを制御する。
FIG. 14 is a configuration diagram showing the configuration of the
従って、遅延量2Tが位相にして360度に等しくなるように、可変遅延回路250及び251の遅延量が調整されることになる。これによって、位相シフト回路112の出力端子OUTには、入力信号を位相にして180度遅延させた信号が得られることになる。なお可変遅延回路250及び251、位相比較器252、及び遅延制御回路253の構成は、夫々、DLL回路111の可変遅延回路132及び133、位相比較器134、及び遅延制御回路135の構成と同様である。
Therefore, the delay amounts of the
なお信号周波数が固定の場合には、位相シフト回路112は、固定の遅延量だけ信号を遅延させる固定遅延回路であってもよい。図15は、ロジックチップ11及びメモリチップ12のメモリ・ロジック間I/O部20の別の構成例を示すブロック図である。図15に於て、図8と同一の構成要素は同一の番号で参照され、その説明は省略される。
When the signal frequency is fixed, the
図15の構成は、図8の構成に比較して、ロジックチップ11からメモリチップ12に供給したクロック信号I−CLKを、ワイヤボンディング25aを介してメモリチップ12からロジックチップ11に戻す構成が付加されている。戻されたクロック信号I−CLKは、メモリチップ12から読み出されたデータをロジックチップ11に取り込む際に用いるクロック信号T−CLKを生成するために用いられる。
Compared with the configuration of FIG. 8, the configuration of FIG. 15 has a configuration in which the clock signal I-CLK supplied from the
図8の構成は、ロジックチップ11とメモリチップ12との間のワイヤボンディング25に於て、信号伝播の遅延がない或いは無視できる程度に小さいことを条件とする構成であり、図15の構成に於ては、ワイヤボンディング25に無視できない遅延がある場合であっても、信頼性のあるデータ転送を行うために、クロック信号I−CLKを戻すことが行われる。
The configuration of FIG. 8 is a configuration on the condition that there is no signal propagation delay or is negligibly small in the
ここでワイヤボンディング25或いは25aによる信号遅延をT1とする。ロジックチップ11からメモリチップ12に供給されるクロック信号I−CLKは、ワイヤボンディング25による遅延量T1を有する。メモリチップ12に対するデータ書き込みの場合、ロジックチップ11からメモリチップ12へ伝播するデータ信号も、ワイヤボンディング25で遅延量T1だけ遅れることになる。従って、遅延量T1を有するクロック信号I−CLKから求めた書き込み用クロック信号T−CLKを用いて、遅延量T1を有するデータをメモリチップ12に取り込むことに問題はない。
Here, the signal delay due to the
しかしながら、遅延量T1のクロック信号I−CLKに同期してメモリチップ12から読み出されるデータは、ロジックチップ11に到達するまでに更に遅延量T1だけ遅れることになる。従って、遅延無しのクロック信号I−CLKと比較すると、ロジックチップ11に到達するデータは、遅延量2T1だけ遅れている。従って図8の構成のように、遅延量無しのクロック信号I−CLKから求めた書き込み用クロック信号T−CLKを用いて、遅延量2T1のデータをロジックチップ11に取り込んだのでは、データ取り込みに関して同期が取れないことになる。
However, the data read from the
図15の構成に於ては、ロジックチップ11からメモリチップ12に送信したクロック信号I−CLKを、更にワイヤボンディング25aを介してロジックチップ11に戻すことで、遅延量2T1のクロック信号I−CLKを得ることが出来る。ロジックチップ11に於ては、この遅延量2T1のクロック信号I−CLKから求めた書き込み用クロック信号T−CLKを同期信号として用いて、メモリチップ12から送られる遅延量2T1のデータを取り込む。このような構成によって、ロジックチップ11とメモリチップ12間の信号遅延が無視できない場合であっても、信頼性のある高速なデータ転送を行うことが出来る。
In the configuration of FIG. 15, the clock signal I-CLK transmitted from the
図16は、ロジックチップ11及びメモリチップ12のメモリ・ロジック間I/O部20の更に別の構成例を示すブロック図である。図16に於て、図8と同一の構成要素は同一の番号で参照され、その説明は省略される。図16の構成においては、図8の構成で用いられるデータ書き込み用クロック信号T−CLKに対して、分周器で1/2の周波数に分周したデータ書き込み用クロック信号T−CLK(A)及びT−CLK(B)を生成し、このデータ書き込み用クロック信号T−CLK(A)及びT−CLK(B)を用いて、外部からのデータ取り込みを行う。
FIG. 16 is a block diagram showing still another configuration example of the memory-logic I /
このようにして取り込まれたデータは、基のクロック信号I−CLKに比較して1/2の周波数で切り替わるので、ロジックチップ11及びメモリチップ12の内部回路の動作周波数を1/2にすることが出来る。即ち、ロジックチップ11及びメモリチップ12を従来可能な速度で動作させながらも、この動作周波数よりも高い周波数の高速なクロックを用いて、ロジックチップ11及びメモリチップ12間で高速なデータ転送を実現することが出来る。即ち、図1のように同一パッケージ10にロジックチップ11及びメモリチップ12を搭載して、対向するI/O端子22同士をワイヤボンディング25で接続した構成において、高速データ転送可能な特徴を十分に生かすことが出来る。
Since the data thus captured is switched at a half frequency compared to the original clock signal I-CLK, the operating frequency of the internal circuits of the
メモリチップ12に於ては、T−CLK発生回路100aの分周器301が、信号N5(クロック信号T−CLK)を1/2に分周する。分周されたクロック信号T−CLK(A)は、等長配線102aを介して、ラッチ−A305に供給される。また分周されたクロック信号T−CLK(B)は、等長配線102aを介して、ラッチ−B306に供給される。ラッチ−A305及びラッチ−B306は、ロジックチップ11からのデータ取り込み用のラッチであり、データ送出用には、データ出力バッファ304が用いられる。
In the
図17は、図16のメモリチップ12の動作を説明するためのタイミング図である。図17に示されるように、1/2に分周されたクロック信号N21及びN22を生成し、クロック信号N21及びN22が等長配線102aで遅延されたクロック信号N23及びN24を用いて、データ信号N12を取り込む。このようにしてラッチ−A305及びラッチ−B306に取り込まれたデータは、クロック信号I−CLK(信号N1)の1/2の周波数で、データ切り替えが行われることになる。
FIG. 17 is a timing chart for explaining the operation of the
なお図16及び図17の例に於ては、分周器301は2分周としたが、2分周ではなくN分周され互いに位相が360度/NだけずれたN個のクロック信号を生成する構成としてもよい。この場合、データ取り込み用のラッチは、各I/O端子22に対してN個設けられる。図16に戻り、ロジックチップ11に於ては、分周器302が、信号N5’(クロック信号T−CLK)を1/2に分周する。データ取り込み及びデータ送出に関する動作は、メモリチップ12の動作と同様であるので説明を省略する。
In the examples of FIGS. 16 and 17, the
図16のロジックチップ11は、更にPLL回路303を含む。このPLL回路303によって、接続端子24を介して外部から供給されるクロック信号CLKの周波数を逓倍して、高周波数のクロック信号I−CLKを生成する。外部から供給するクロック信号CLKは、図1の半導体システム1までバスを介して供給されるので、それ程高い信号周波数を用いることは出来ない。そこで図16のような構成とすれば、半導体システム1内部で高い周波数のクロック信号I−CLKを生成して、ロジックチップ11及びメモリチップ12間で高速なデータ転送を行うことが出来る。なおPLL回路303の回路構成は、従来技術の範囲内であるので説明を省略する。
The
なお上述の図8、図15、及び図16の構成に於ては、外部からクロック信号CLKを受け取るチップはロジックチップ11であるとしたが、逆にメモリチップ12がクロック信号CLKを外部から受け取る構成であってもよい。図18は、メモリチップ12に於て、ロジックチップ11に対向する辺に配置されるI/O端子22の一例を示す図である。
8, 15, and 16, the chip that receives the clock signal CLK from the outside is the
メモリチップ12が、2のM乗ビット×Nワード×2のL乗バンク構成のメモリチップである場合、I/O端子22は、一つのクロック受信用端子(或いはクロック送信用端子)CLK、M個のアドレス信号用端子及びL個のバンク選択信号用端子A00乃至A19、N個のデータ入出力端子DQ00乃至DQ31、3個のコマンド選択用端子WE、CAS、及びRAS、1個のパワーダウン信号用端子PD、バイト単位に用意したDM信号用端子DM0乃至DM7、電源用端子VSS、VCC、VSSQ、及びVCCQを含む。また更に、メモリチップ12は、供給されたクロック信号をロジックチップ11に戻す(或いは供給したクロック信号をロジックチップ11から受け取る)クロックリターン端子RCLKを含んでもよい。ここでDM信号用端子DM0乃至DM7が受け取る信号は、バイト毎にマスクをしてデータを書き込まないようにするための信号である。
When the
また電源用端子VSS、VCC、VSSQ、及びVCCQの幾つかは、DLL回路111、114、121、及び124、及び/又はPLL回路303用の専用電源端子であってよい。DLL回路やPLL回路は、その動作がデリケートであり外乱に弱いので、DLL回路及び/又はPLL回路に専用電源を設けることで、信頼性のあるクロック制御を行うことが可能になる。
Some of the power supply terminals VSS, VCC, VSSQ, and VCCQ may be dedicated power supply terminals for the
図19は、本発明による図1の半導体システムのESD保護回路を説明するための図である。図19に於て、図1と同一の構成要素は同一の番号で参照され、その説明は省略する。通常、半導体チップの端子には、ESD(electrical-static discharge )によるデバイス破壊を防ぐために、ESD保護回路が設けられる。ESDとしては、ワイヤーボンディング時等に帯電した金属がデバイスに接触して起こる放電、帯電した人体がデバイスに触れた時に起こる放電、及びデバイスのパッケージが帯電し他の物体に接触して起こる放電などが挙げられる。 19 is a diagram for explaining an ESD protection circuit of the semiconductor system of FIG. 1 according to the present invention. In FIG. 19, the same components as those in FIG. 1 are referred to by the same numerals, and a description thereof will be omitted. Normally, an ESD protection circuit is provided at a terminal of a semiconductor chip in order to prevent device destruction due to ESD (electrical-static discharge). ESD includes discharge that occurs when a charged metal contacts the device during wire bonding, discharge that occurs when a charged human body touches the device, and discharge that occurs when the device package is charged and contacts other objects, etc. Is mentioned.
図1或いは図19のように、パッケージ10にロジックチップ11及びメモリチップ12が搭載される場合、ロジックチップ11及びメモリチップ12間を接続するためのI/O端子22(パッド)は、パッケージ10によって覆われており、帯電した人体が触れるようなことはない。従って、外部端子13に対して設けられるESD保護回路401と比較して、ロジックチップ・メモリチップ間I/Oに対して設けられるESD保護回路402は、比較的小さなものであればよい。即ち、ESD保護回路402は、比較的小量の電流を流せすに足るものであればよい。
As shown in FIG. 1 or FIG. 19, when the
このようにESD保護回路402を小さく出来れば、チップ面積を小さく出来るという利点がある。また寄生容量を小さく出来るので、信号の切り替わりの速度を速くすることが可能である。図20は、MOSFETをESD保護回路として用いた場合の実施例を示す図である。
Thus, if the
ESD保護回路401或いは402は、NMOSトランジスタ410を含む。信号レベル以上の電圧がパッド(接続端子24或いはI/O端子22)に印加されると、NMOSトランジスタ410が導通して、デバイス破壊を防ぐ。ESD保護回路401の場合、即ち外部端子13に接続される接続端子24に用いられる回路の場合、NMOSトランジスタ410のゲート幅は1000μm程度でよい。またESD保護回路402の場合、即ちI/O端子22に用いられる回路の場合、NMOSトランジスタ410のゲート幅は500μm程度でよい。
The
図21は、フィールドMOSFETをESD保護回路として用いた場合の実施例を示す図である。ESD保護回路401或いは402は、しきい値電圧の高いフィールドMOSFET411を含む。信号レベル以上の電圧がパッド(接続端子24或いはI/O端子22)に印加されると、フィールドMOSFET411が導通して、デバイス破壊を防ぐ。ESD保護回路401の場合、即ち外部端子13に接続される接続端子24に用いられる回路の場合、フィールドMOSFET411のゲート幅は1000μm程度でよい。またESD保護回路402の場合、即ちI/O端子22に用いられる回路の場合、フィールドMOSFET411のゲート幅は500μm程度でよい。
FIG. 21 is a diagram showing an embodiment in which a field MOSFET is used as an ESD protection circuit. The
図22は、バイポーラ型トランジスタをESD保護回路として用いた場合の実施例を示す図である。ESD保護回路401或いは402は、バイポーラ型トランジスタ412を含む。信号レベル以上の電圧がパッド(接続端子24或いはI/O端子22)に印加されると、バイポーラ型トランジスタ412が導通して、デバイス破壊を防ぐ。ESD保護回路401の場合、即ち外部端子13に接続される接続端子24に用いられる回路の場合、バイポーラ型トランジスタ412のエミッタ面積は300μm2 程度でよい。またESD保護回路402の場合、即ちI/O端子22に用いられる回路の場合、バイポーラ型トランジスタ412のエミッタ面積は100μm2 程度でよい。
FIG. 22 is a diagram showing an embodiment in which a bipolar transistor is used as an ESD protection circuit. The
図23は、ダイオードをESD保護回路として用いた場合の実施例を示す図である。ESD保護回路401或いは402は、ダイオード413を含む。信号レベル以上の電圧がパッド(接続端子24或いはI/O端子22)に印加されると、ダイオード413が導通して、デバイス破壊を防ぐ。ESD保護回路401の場合、即ち外部端子13に接続される接続端子24に用いられる回路の場合、ダイオード413のジャンクション面積は300μm2 程度でよい。またESD保護回路402の場合、即ちI/O端子22に用いられる回路の場合、ダイオード413のジャンクション面積は100μm2 程度でよい。
FIG. 23 is a diagram illustrating an embodiment in which a diode is used as an ESD protection circuit. The
以上、本発明を実施例に基づいて説明したが、本発明は上記実施例に限定されるものではなく、特許請求の範囲に記載の範囲内で様々な変形が可能である。 As mentioned above, although this invention was demonstrated based on the Example, this invention is not limited to the said Example, A various deformation | transformation is possible within the range as described in a claim.
1 半導体システム1
10 パッケージ
11 ロジックチップ
12 メモリチップ
13 外部端子
14 接続端子
15 I/O回路電源用端子
16 I/O回路電源線
17 端子
20 メモリ・ロジック間I/O部
21 高速I/O回路
22 I/O端子
23 I/O電源端子
24 接続端子
25 ワイヤボンディング
30 外部記憶装置用I/O部
31 外部記憶装置用I/O回路
32 外部記憶装置用端子
33 降圧回路
41 クロックバッファ
42 コマンドデコーダ
43 バンク選択バッファ
44 アドレスバッファ
45 データバッファ
46 メモリセルアレイ
47 ローデコーダ
48 センスアンプ・ライトアンプ
49 コラムデコーダ
50、50A バンク
51 シリアルアドレスカウンタ
52 シリアルデコーダ
53 シリアルアクセスメモリ
54 転送ゲート
55 転送制御回路
56 外部記憶装置用データバッファ
100 T−CLK発生回路
101 R−CLK発生回路
102 等長配線
103 データバッファ
111 DLL回路
112 位相シフト回路
113 ダミー等長配線
114 DLL回路
115 ダミー等長配線
116 ダミーデータバッファ
117 ダミーノード
128 データバッファ
120 クロックバッファ
121 DLL回路
122 位相シフト回路
123 ダミー等長配線
124 DLL回路
125 ダミー等長配線
126 ダミーデータバッファ
127 ダミーノード
128 データバッファ
401 ESD保護回路
402 ESD保護回路
501 ロジックデバイス
502 メモリデバイス
503 バス
10
Claims (12)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009291016A JP5263144B2 (en) | 2009-12-22 | 2009-12-22 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009291016A JP5263144B2 (en) | 2009-12-22 | 2009-12-22 | Semiconductor device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006200935A Division JP4447583B2 (en) | 2006-07-24 | 2006-07-24 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010068006A true JP2010068006A (en) | 2010-03-25 |
JP5263144B2 JP5263144B2 (en) | 2013-08-14 |
Family
ID=42193247
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009291016A Expired - Fee Related JP5263144B2 (en) | 2009-12-22 | 2009-12-22 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5263144B2 (en) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01119840A (en) * | 1987-11-04 | 1989-05-11 | Mitsubishi Electric Corp | Control circuit for dynamic ram |
JPH02226753A (en) * | 1989-02-28 | 1990-09-10 | Nec Corp | Multichip package |
JPH04188862A (en) * | 1990-11-22 | 1992-07-07 | Mitsubishi Electric Corp | Semiconductor device |
JPH05159080A (en) * | 1991-12-05 | 1993-06-25 | Hitachi Ltd | Logical integrated circuit |
JPH05267559A (en) * | 1992-03-19 | 1993-10-15 | Hitachi Ltd | Semiconductor device and its manufacture |
JPH08167703A (en) * | 1994-10-11 | 1996-06-25 | Matsushita Electric Ind Co Ltd | Semiconductor device, manufacture thereof, memory core chip and memory peripheral circuit chip |
-
2009
- 2009-12-22 JP JP2009291016A patent/JP5263144B2/en not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01119840A (en) * | 1987-11-04 | 1989-05-11 | Mitsubishi Electric Corp | Control circuit for dynamic ram |
JPH02226753A (en) * | 1989-02-28 | 1990-09-10 | Nec Corp | Multichip package |
JPH04188862A (en) * | 1990-11-22 | 1992-07-07 | Mitsubishi Electric Corp | Semiconductor device |
JPH05159080A (en) * | 1991-12-05 | 1993-06-25 | Hitachi Ltd | Logical integrated circuit |
JPH05267559A (en) * | 1992-03-19 | 1993-10-15 | Hitachi Ltd | Semiconductor device and its manufacture |
JPH08167703A (en) * | 1994-10-11 | 1996-06-25 | Matsushita Electric Ind Co Ltd | Semiconductor device, manufacture thereof, memory core chip and memory peripheral circuit chip |
Also Published As
Publication number | Publication date |
---|---|
JP5263144B2 (en) | 2013-08-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3938617B2 (en) | Semiconductor device and semiconductor system | |
TW499633B (en) | Semiconductor device and timing control circuit | |
US7605631B2 (en) | Delay line synchronizer apparatus and method | |
KR100256004B1 (en) | Semiconductor memory system using a clock-synchronous semiconductor device, and an semiconductor memory device for use in the same | |
JP4290537B2 (en) | Semiconductor device | |
US7414900B2 (en) | Method and system for reading data from a memory | |
US7525458B2 (en) | Method and apparatus for converting parallel data to serial data in high speed applications | |
US6205082B1 (en) | LSI device with memory and logics mounted thereon | |
CN110366755B (en) | Apparatus and method for providing internal memory command and control signal in semiconductor memory | |
KR100559737B1 (en) | Semiconductor device, semiconductor memory device and data strobe control method | |
USRE46754E1 (en) | Integrated circuit for clock generation for memory devices | |
JP4511767B2 (en) | Semiconductor memory and driving method thereof | |
US20040240302A1 (en) | Synchronous semiconductor memory device with input-data controller advantagous to low power and high frequency | |
US6621316B1 (en) | Synchronous mirror delay (SMD) circuit and method including a counter and reduced size bi-directional delay line | |
KR100650845B1 (en) | Buffer control circuit for reducing consumption power source, a semiconductor memory device for the use of a memory module with the buffer control circuit, and control operation method of the same | |
JP4447583B2 (en) | Semiconductor device | |
JP4711903B2 (en) | Semiconductor device | |
JP4268726B2 (en) | Semiconductor device | |
JP5263144B2 (en) | Semiconductor device | |
JP2002318638A (en) | Information processing system and semiconductor integrated circuit device | |
KR100197570B1 (en) | Semiconductor integrated circuit device | |
KR100903381B1 (en) | Semiconductor memory device and method for driving the same | |
JPH1196765A (en) | Semiconductor memory |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091222 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121102 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121113 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130111 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130402 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130415 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |