JP2010062464A - Method of manufacturing inductor-incorporated printed wiring board, and inductor-incorporated printed wiring board - Google Patents

Method of manufacturing inductor-incorporated printed wiring board, and inductor-incorporated printed wiring board Download PDF

Info

Publication number
JP2010062464A
JP2010062464A JP2008228806A JP2008228806A JP2010062464A JP 2010062464 A JP2010062464 A JP 2010062464A JP 2008228806 A JP2008228806 A JP 2008228806A JP 2008228806 A JP2008228806 A JP 2008228806A JP 2010062464 A JP2010062464 A JP 2010062464A
Authority
JP
Japan
Prior art keywords
layer
wiring
inductor
base material
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008228806A
Other languages
Japanese (ja)
Inventor
Naoyuki Ozawa
直行 小澤
Takuya Aizawa
卓也 相沢
Satoru Nakao
知 中尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to JP2008228806A priority Critical patent/JP2010062464A/en
Publication of JP2010062464A publication Critical patent/JP2010062464A/en
Pending legal-status Critical Current

Links

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of manufacturing an inductor-incorporated printed wiring board which is reducible in resistance of interlayer wiring even when an inductor wiring layer is made thick. <P>SOLUTION: The method of manufacturing the inductor-incorporated printed wiring board 1 comprises: a stage of manufacturing a lower layer base 4 for an inductor, the stage including forming a copper wiring layer 32 on an insulating layer 31; a stage of manufacturing an upper layer base 5 for the inductor, the stage including forming a copper wiring layer 42 on an upper surface of a magnetic layer 41, forming an adhesion layer 43 on a lower surface of the magnetic layer 41, forming a via hole 45 penetrating the magnetic layer 41 and adhesion layer 43, and forming interlayer wiring 44 electrically connected to the copper wiring layer 42 in the via hole 45; and a laminating stage of positioning and laminating the base 4 and base 5, and pressing them under air pressure below the atmospheric pressure to form the inductor of the copper wiring 32, copper wiring layer 42, and interlayer wiring 44 while connecting the interlayer wiring 44 and copper wiring layer 32 together. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、複数の配線層が積層された多層構造を有するインダクタ内蔵プリント配線板の製造方法及びインダクタ内蔵プリント配線板に関する。   The present invention relates to a method for manufacturing a printed wiring board with a built-in inductor having a multilayer structure in which a plurality of wiring layers are laminated, and a printed wiring board with a built-in inductor.

近年、パーソナルコンピュータ、携帯用情報機器、電子交換機等の電子機器は小型化が求められており、それに用いられる電子部品にも、小型、薄型軽量化及び低コスト化の要求が強まっている。しかし、電力を供給するための電源回路においては要求特性や発熱の問題から小型化、薄型化が遅れている。その理由として、ICに外付けされる平滑用のチョークコイルや平滑コンデンサが比較的大きいことが挙げられている。   In recent years, electronic devices such as personal computers, portable information devices, and electronic exchanges have been required to be reduced in size, and electronic components used therefor have been increasingly demanded for reduction in size, thickness, weight, and cost. However, in power supply circuits for supplying power, downsizing and thinning are delayed due to required characteristics and problems of heat generation. The reason is that a smoothing choke coil and a smoothing capacitor externally attached to the IC are relatively large.

特許文献1には、DC−DCコンバータモジュールにソレノイドインダクタを内蔵したプリント基板が開示されている。具体的には、スルーホールが形成されたプリント基板の回路配線を使用してソレノイドインダクタが形成されている。そして、ソレノイドインダクタの内部に磁性体を内包することにより、平滑化に必要なインダクタンス値を得ている。   Patent Document 1 discloses a printed circuit board in which a solenoid inductor is built in a DC-DC converter module. Specifically, a solenoid inductor is formed using circuit wiring of a printed circuit board in which a through hole is formed. An inductance value necessary for smoothing is obtained by enclosing a magnetic body in the solenoid inductor.

また、特許文献2には、トロイダル形状のインダクタを内包させた配線回路板が開示されている。この配線回路板は、インダクタ配線層を含む複数の配線層を備えている。複数の配線層は、ビルドアップ法により積層されている。この配線回路板では、メッキ法によりビアホールに埋設されたフィルドビア(層間配線)により配線層と配線層との間を電気的に接続している。
特開2005−124271号公報 特開2004−193319号公報
Patent Document 2 discloses a printed circuit board including a toroidal inductor. The printed circuit board includes a plurality of wiring layers including an inductor wiring layer. The plurality of wiring layers are stacked by a build-up method. In this wiring circuit board, the wiring layer and the wiring layer are electrically connected by a filled via (interlayer wiring) embedded in the via hole by a plating method.
JP 2005-124271 A JP 2004-193319 A

電源回路に使用するコイルには、高いインダクタンス値と低い直流抵抗値が要求される。ここで、直流抵抗を下げるために特許文献1及び2の技術において、インダクタ配線層を厚くした場合、それを埋め込む絶縁層を厚くしなければならず、ビアホールの直径を大きくしなければならない。これにより、フィルドビアと配線層との間の界面が大きくなるので、界面に形成されるボイドが増加する。この結果、フィルドビアと配線層との間の界面での抵抗が大きくなるといった課題がある。   A coil used for a power supply circuit is required to have a high inductance value and a low DC resistance value. Here, in the techniques of Patent Documents 1 and 2 in order to reduce the direct current resistance, when the inductor wiring layer is thickened, the insulating layer for embedding it must be thickened, and the diameter of the via hole must be increased. As a result, the interface between the filled via and the wiring layer becomes large, and voids formed at the interface increase. As a result, there is a problem that the resistance at the interface between the filled via and the wiring layer is increased.

本発明は、上述した課題を解決するために創案されたものであり、インダクタ配線層を厚くしても層間配線の抵抗を低減できるインダクタ内蔵プリント配線板の製造方法及びインダクタ内蔵プリント配線板を提供することを目的としている。   The present invention has been made to solve the above-described problems, and provides a method for manufacturing a printed wiring board with a built-in inductor and a printed wiring board with a built-in inductor that can reduce the resistance of the interlayer wiring even if the inductor wiring layer is thick The purpose is to do.

請求項1に係る発明は、第1配線形成層の一方の面に第1配線層を形成する工程を有する第1基材を作製する第1基材作製工程と、第2配線形成層の一方の面に第2配線層を形成する工程と、前記第2配線形成層の他方の面に接着層を形成する工程と、前記第2配線形成層と前記接着層とを貫通するビアホールを形成する工程と、前記第2配線層に接続された層間配線を前記ビアホールに形成する工程とを有する第2基材を作製する第2基材作製工程と、前記第1基材と前記第2基材とを位置合わせ、積層し、大気圧よりも低い気圧中で押圧することにより、前記層間配線と前記第1配線層とを電気的に接続しつつ、第1配線層、第2配線層及び層間配線によりインダクタを形成する積層工程とを備えたことを特徴とするインダクタ内蔵プリント配線板の製造方法である。   The invention according to claim 1 is a first base material manufacturing step of manufacturing a first base material including a step of forming a first wiring layer on one surface of the first wiring forming layer, and one of the second wiring forming layers. Forming a second wiring layer on the surface, forming an adhesive layer on the other surface of the second wiring formation layer, and forming a via hole penetrating the second wiring formation layer and the adhesive layer. A second base material manufacturing step for manufacturing a second base material, comprising: a step; and a step of forming an interlayer wiring connected to the second wiring layer in the via hole; and the first base material and the second base material Are aligned, stacked, and pressed at a pressure lower than atmospheric pressure, thereby electrically connecting the interlayer wiring and the first wiring layer, and the first wiring layer, the second wiring layer, and the interlayer. A pre-built-in inductor comprising: a lamination process for forming an inductor by wiring It is a manufacturing method of preparative wiring board.

請求項2に係る発明は、真空印刷法で、前記ビアホールに金属粒子を含む導電性ペーストを充填することにより、前記層間配線を形成する工程を有することを特徴とする請求項1に記載のインダクタ内蔵プリント配線板の製造方法である。   2. The inductor according to claim 1, further comprising a step of forming the interlayer wiring by filling the via hole with a conductive paste containing metal particles by a vacuum printing method. It is a manufacturing method of a built-in printed wiring board.

請求項3に係る発明は、前記第2基材作製工程は、 前記ビアホールと外部とを貫通する貫通穴を前記第2配線層に形成する工程と、前記貫通穴が形成された状態で、前記ビアホール側から導電性ペーストを充填する工程とを含むことを特徴とする請求項2に記載のインダクタ内蔵プリント配線板の製造方法である。   According to a third aspect of the present invention, in the second base material manufacturing step, the step of forming a through hole penetrating the via hole and the outside in the second wiring layer, and the through hole being formed, The method for manufacturing a printed wiring board with a built-in inductor according to claim 2, further comprising a step of filling a conductive paste from a via hole side.

請求項4に係る発明は、前記積層工程は、加熱することによって、前記層間配線の導電性ペーストに含まれる金属粒子と前記第1配線層とを合金化する工程を含むことを特徴とする請求項2〜請求項3のいずれか1項に記載のインダクタ内蔵プリント配線板の製造方法である。   The invention according to claim 4 is characterized in that the laminating step includes a step of alloying the metal particles contained in the conductive paste of the interlayer wiring and the first wiring layer by heating. It is a manufacturing method of the printed wiring board with a built-in inductor according to any one of claims 2 to 3.

請求項5に係る発明は、第3配線形成層に第3配線層が形成された1又は複数の第3基材を作製する第3基材作製工程を備え、前記積層工程では、前記第1基材と、前記第2基材と、前記1又は複数の第3基材とを一括して積層することを特徴とする請求項1〜請求項4のいずれか1項に記載のインダクタ内蔵プリント配線板の製造方法である。   The invention according to claim 5 includes a third base material manufacturing step of manufacturing one or a plurality of third base materials in which the third wiring layer is formed on the third wiring forming layer, and in the stacking step, 5. The inductor built-in print according to claim 1, wherein the base material, the second base material, and the one or more third base materials are laminated together. It is a manufacturing method of a wiring board.

請求項6に係る発明は、第1配線形成層の一方の面に形成された第1配線層を有する第1基材と、第2配線形成層の一方の面に形成された第2配線層と、前記第2配線形成層の他方の面に形成され前記第1配線層よりも厚い接着層と、前記第2配線形成層と前記接着層とを貫通するビアホールに埋設され、前記第1配線層と前記第2配線層とを電気的に接続する層間配線とを有する第2基材とを備え、前記第1基材と前記第2基材は、大気圧よりも低い気圧中で押圧することにより積層され第1配線層、第2配線層及び層間配線によりインダクタを形成したことを特徴とするインダクタ内蔵プリント配線板である。   According to a sixth aspect of the present invention, there is provided a first base material having a first wiring layer formed on one surface of the first wiring forming layer, and a second wiring layer formed on one surface of the second wiring forming layer. An adhesive layer formed on the other surface of the second wiring formation layer and thicker than the first wiring layer; and a via hole penetrating the second wiring formation layer and the adhesive layer; A second base material having an interlayer wiring for electrically connecting the layer and the second wiring layer, and the first base material and the second base material are pressed at a pressure lower than atmospheric pressure. A printed wiring board with a built-in inductor, wherein the inductor is formed by stacking the first wiring layer, the second wiring layer, and the interlayer wiring.

請求項7に係る発明は、前記第1配線形成層、又は第2配線形成層、又は接着層は、磁性体を含むことを特徴とする請求項6に記載のインダクタ内蔵プリント配線板である。   The invention according to claim 7 is the printed wiring board with a built-in inductor according to claim 6, wherein the first wiring forming layer, the second wiring forming layer, or the adhesive layer includes a magnetic material.

本発明によれば、大気圧よりも低い気圧中で、第1基材と第2基材とを積層するので、層間配線と配線層との間にボイドが形成されることを抑制できる。これにより、層間配線の抵抗を低減することができる。   According to the present invention, since the first base material and the second base material are laminated at a pressure lower than the atmospheric pressure, it is possible to suppress the formation of voids between the interlayer wiring and the wiring layer. Thereby, the resistance of the interlayer wiring can be reduced.

(第1実施形態)
以下、図面を参照して、本発明を電源回路等に適用されるトロイダル型のインダクタ内蔵プリント配線板に適用した第1実施形態について説明する。図1は、第1実施形態によるインダクタ内蔵プリント配線板の断面図である。以下の説明において、図1の矢印で示す上下を上下方向とする。
(First embodiment)
Hereinafter, a first embodiment in which the present invention is applied to a toroidal type printed wiring board with an inductor applied to a power supply circuit or the like will be described with reference to the drawings. FIG. 1 is a cross-sectional view of a printed wiring board with a built-in inductor according to the first embodiment. In the following description, the vertical direction indicated by the arrows in FIG.

図1に示すように、第1実施形態によるインダクタ内蔵プリント配線板1は、第1多層基板用基材2と、第2多層基板用基材3と、インダクタ用下層基材4と、インダクタ用上層基材5とを備えている。また、インダクタ内蔵プリント配線板1は、インダクタ用下層基材4とインダクタ用上層基材5とにわたって形成されたトロイダル型のインダクタ6を有する。尚、第1多層基板用基材2及び第2多層基板用基材3が、請求項に記載の第3基材に相当する。インダクタ用下層基材4が、請求項に記載の第1基材に相当する。インダクタ用上層基材5が、請求項に記載の第2基材に相当する。   As shown in FIG. 1, the inductor built-in printed wiring board 1 according to the first embodiment includes a first multilayer substrate 2, a second multilayer substrate 3, an inductor lower layer 4, and an inductor. And an upper layer base material 5. The printed wiring board 1 with a built-in inductor has a toroidal inductor 6 formed over the lower layer base material 4 for an inductor and the upper layer base material 5 for an inductor. In addition, the base material 2 for 1st multilayer substrates and the base material 3 for 2nd multilayer substrates are equivalent to the 3rd base material as described in a claim. The inductor lower layer base material 4 corresponds to the first base material recited in the claims. The inductor upper layer base material 5 corresponds to the second base material described in the claims.

第1多層基板用基材2は、絶縁層11と、銅配線層12とを備えている。絶縁層11が、請求項に記載の第3配線形成層に相当する。銅配線層12が、請求項に記載の第3配線層に相当する。   The first multilayer substrate 2 includes an insulating layer 11 and a copper wiring layer 12. The insulating layer 11 corresponds to the third wiring formation layer described in the claims. The copper wiring layer 12 corresponds to the third wiring layer recited in the claims.

絶縁層11は、エポキシ系樹脂をガラス布に含浸させたガラスエポキシからなる。絶縁層11は、約25μmの厚みを有する。   The insulating layer 11 is made of glass epoxy obtained by impregnating a glass cloth with an epoxy resin. The insulating layer 11 has a thickness of about 25 μm.

銅配線層12は、絶縁層11の上面に形成されている。銅配線層12は、所望の形状にパターニングされている。銅配線層12は、約5μmの厚みを有する。   The copper wiring layer 12 is formed on the upper surface of the insulating layer 11. The copper wiring layer 12 is patterned into a desired shape. The copper wiring layer 12 has a thickness of about 5 μm.

第2多層基板用基材3は、絶縁層21と、銅配線層22と、接着層23と、層間配線24とを備えている。絶縁層21と接着層23には、両層を貫通するビアホール25が形成されている。絶縁層21が、請求項に記載の第3配線形成層に相当する。銅配線層22が、請求項に記載の第3配線層に相当する。   The second multilayer substrate 3 includes an insulating layer 21, a copper wiring layer 22, an adhesive layer 23, and an interlayer wiring 24. In the insulating layer 21 and the adhesive layer 23, a via hole 25 penetrating both layers is formed. The insulating layer 21 corresponds to the third wiring formation layer described in the claims. The copper wiring layer 22 corresponds to the third wiring layer recited in the claims.

絶縁層21は、エポキシ系樹脂をガラス布に含浸させたガラスエポキシからなる。絶縁層21は、約25μmの厚みを有する。   The insulating layer 21 is made of glass epoxy obtained by impregnating a glass cloth with an epoxy resin. The insulating layer 21 has a thickness of about 25 μm.

銅配線層22は、絶縁層21の上面に形成されている。銅配線層22は、所望の形状にパターニングされている。銅配線層22は、約5μmの厚みを有する。   The copper wiring layer 22 is formed on the upper surface of the insulating layer 21. The copper wiring layer 22 is patterned into a desired shape. The copper wiring layer 22 has a thickness of about 5 μm.

接着層23は、絶縁層21の下面に形成されている。接着層23は、銅配線層12を覆いつつ、絶縁層11に接着されている。接着層23は、熱硬化性エポキシを主成分とする接着剤からなる。   The adhesive layer 23 is formed on the lower surface of the insulating layer 21. The adhesive layer 23 is adhered to the insulating layer 11 while covering the copper wiring layer 12. The adhesive layer 23 is made of an adhesive mainly composed of a thermosetting epoxy.

層間配線24は、ビアホール25に充填された導電性ペーストからなる。導電性ペーストは、電気抵抗の小さい金属粒子であるニッケル(Ni)と、低融点金属粒子である錫(Sn)と、エポキシ樹脂を主成分とするバインダとを含む。層間配線24は、第2多層基板用基材3の銅配線層22と第1多層基板用基材2の銅配線層12とを電気的に接続する。   The interlayer wiring 24 is made of a conductive paste filled in the via hole 25. The conductive paste includes nickel (Ni) that is metal particles having low electrical resistance, tin (Sn) that is low-melting-point metal particles, and a binder mainly composed of an epoxy resin. The interlayer wiring 24 electrically connects the copper wiring layer 22 of the second multilayer substrate base material 3 and the copper wiring layer 12 of the first multilayer substrate base material 2.

インダクタ用下層基材4は、絶縁層31と、銅配線層32と、接着層33と、層間配線34とを備えている。絶縁層31と接着層33には、両層31、33を貫通するビアホール35が形成されている。尚、絶縁層31が、請求項に記載の第1配線形成層に相当する。銅配線層32が、請求項に記載の第1配線層に相当する。   The inductor lower layer base material 4 includes an insulating layer 31, a copper wiring layer 32, an adhesive layer 33, and an interlayer wiring 34. In the insulating layer 31 and the adhesive layer 33, a via hole 35 penetrating both the layers 31 and 33 is formed. The insulating layer 31 corresponds to the first wiring formation layer described in the claims. The copper wiring layer 32 corresponds to the first wiring layer recited in the claims.

絶縁層31は、エポキシ系樹脂をガラス布に含浸させたガラスエポキシからなる。絶縁層31は、磁性体を含む。絶縁層31は、約25μmの厚みを有する。   The insulating layer 31 is made of glass epoxy obtained by impregnating a glass cloth with an epoxy resin. The insulating layer 31 includes a magnetic material. The insulating layer 31 has a thickness of about 25 μm.

銅配線層32は、絶縁層31の上面に形成されている。銅配線層32は、約100μmの厚みを有する。即ち、銅配線層32は、インダクタ6の抵抗を低減するために、銅配線層12、22よりも厚く形成されている。銅配線層32は、所望の形状にパターニングされている。銅配線層32は、インダクタ6の一部を構成するインダクタ下層配線層32aを含む。インダクタ下層配線層32aのL/S(ライン アンド スペース)は、40μm/20μmである。銅配線層32の下部は、シード層32bを含む。シード層32bは、クロム、ニッケル、銅、チタン、タングステン等から選択された金属単体または合金の薄膜からなる。尚、シード層32bを構成する金属の薄膜は、1層でもよいが、2層以上が好ましい。   The copper wiring layer 32 is formed on the upper surface of the insulating layer 31. The copper wiring layer 32 has a thickness of about 100 μm. That is, the copper wiring layer 32 is formed thicker than the copper wiring layers 12 and 22 in order to reduce the resistance of the inductor 6. The copper wiring layer 32 is patterned into a desired shape. The copper wiring layer 32 includes an inductor lower layer wiring layer 32 a that constitutes a part of the inductor 6. L / S (line and space) of the inductor lower wiring layer 32a is 40 μm / 20 μm. The lower part of the copper wiring layer 32 includes a seed layer 32b. The seed layer 32b is made of a single metal or alloy thin film selected from chromium, nickel, copper, titanium, tungsten and the like. The metal thin film constituting the seed layer 32b may be one layer, but preferably two or more layers.

接着層33は、絶縁層31の下面に形成されている。接着層33は、銅配線層22を覆いつつ、絶縁層21に接着されている。接着層33は、熱硬化性エポキシを主成分とする接着剤からなる。   The adhesive layer 33 is formed on the lower surface of the insulating layer 31. The adhesive layer 33 is bonded to the insulating layer 21 while covering the copper wiring layer 22. The adhesive layer 33 is made of an adhesive mainly composed of a thermosetting epoxy.

層間配線34は、ビアホール35に充填された導電性ペーストからなる。導電性ペーストは、電気抵抗の小さい金属粒子であるニッケル(Ni)と、低融点金属粒子である錫(Sn)と、エポキシ樹脂を主成分とするバインダとを含む。層間配線34は、インダクタ用下層基材4の銅配線層32と第2多層基板用基材3の銅配線層22とを電気的に接続する。   The interlayer wiring 34 is made of a conductive paste filled in the via hole 35. The conductive paste includes nickel (Ni) that is metal particles having low electrical resistance, tin (Sn) that is low-melting-point metal particles, and a binder mainly composed of an epoxy resin. The interlayer wiring 34 electrically connects the copper wiring layer 32 of the lower layer base material 4 for inductor and the copper wiring layer 22 of the base material 3 for second multilayer substrate.

インダクタ用上層基材5は、磁性体層41と、銅配線層42と、接着層43と、層間配線44とを備えている。磁性体層41と接着層43には、両層41、43を貫通するビアホール45が形成されている。尚、磁性体層41が、請求項に記載の第2配線形成層に相当する。銅配線層42が、請求項に記載の第2配線層に相当する。接着層43が、請求項に記載の接着層に相当する。層間配線44が、請求項に記載の層間配線に相当する。ビアホール45が、請求項に記載のビアホールに相当する。   The inductor upper layer base material 5 includes a magnetic layer 41, a copper wiring layer 42, an adhesive layer 43, and an interlayer wiring 44. In the magnetic layer 41 and the adhesive layer 43, a via hole 45 penetrating both layers 41 and 43 is formed. The magnetic layer 41 corresponds to the second wiring formation layer described in the claims. The copper wiring layer 42 corresponds to the second wiring layer recited in the claims. The adhesive layer 43 corresponds to the adhesive layer recited in the claims. The interlayer wiring 44 corresponds to the interlayer wiring described in the claims. The via hole 45 corresponds to the via hole recited in the claims.

磁性体層41は、磁性体であるNiZnフェライトを含む薄板からなる。   The magnetic layer 41 is made of a thin plate containing NiZn ferrite, which is a magnetic material.

銅配線層42は、磁性体層41の一方の面(以下、上面)に形成されている。銅配線層42は、約100μmの厚みを有する。銅配線層42は、所望の形状にパターニングされている。銅配線層42は、インダクタ6の一部を構成するインダクタ上層配線層42aを含む。銅配線層42の下部は、シード層42bを含む。シード層42bは、クロム、ニッケル、銅、チタン、タングステン等から選択された金属単体または合金の薄膜からなる。銅配線層42には、外部からビアホール45まで貫通した貫通穴42cが形成されている。   The copper wiring layer 42 is formed on one surface (hereinafter referred to as the upper surface) of the magnetic layer 41. The copper wiring layer 42 has a thickness of about 100 μm. The copper wiring layer 42 is patterned into a desired shape. The copper wiring layer 42 includes an inductor upper layer wiring layer 42 a that constitutes a part of the inductor 6. The lower part of the copper wiring layer 42 includes a seed layer 42b. The seed layer 42b is made of a simple metal or alloy thin film selected from chromium, nickel, copper, titanium, tungsten and the like. In the copper wiring layer 42, a through hole 42c penetrating from the outside to the via hole 45 is formed.

接着層43は、磁性体層41の他方の面(以下、下面)に形成されている。接着層43は、銅配線層32を覆いつつ、絶縁層31に接着されている。接着層43は、磁性体を含む熱硬化性エポキシを主成分とする接着剤からなる。   The adhesive layer 43 is formed on the other surface (hereinafter, the lower surface) of the magnetic layer 41. The adhesive layer 43 is bonded to the insulating layer 31 while covering the copper wiring layer 32. The adhesive layer 43 is made of an adhesive mainly composed of a thermosetting epoxy containing a magnetic material.

層間配線44は、ビアホール45に埋設された導電性ペーストからなる。層間配線44は、インダクタ用上層基材5の銅配線層42とインダクタ用下層基材4の銅配線層32とを電気的に接続する。ここで、層間配線44の一部は、銅配線層42のインダクタ上層配線層42aと銅配線層32のインダクタ下層配線層32aとを一巻毎に電気的に接続する。インダクタ下層配線層32aと、インダクタ上層配線層42aと、層間配線44とによってトロイダル型のインダクタ6が形成されている。   The interlayer wiring 44 is made of a conductive paste embedded in the via hole 45. The interlayer wiring 44 electrically connects the copper wiring layer 42 of the inductor upper layer base material 5 and the copper wiring layer 32 of the inductor lower layer base material 4. Here, a part of the interlayer wiring 44 electrically connects the inductor upper layer wiring layer 42a of the copper wiring layer 42 and the inductor lower layer wiring layer 32a of the copper wiring layer 32 for each turn. The toroidal inductor 6 is formed by the inductor lower wiring layer 32 a, the inductor upper layer wiring layer 42 a, and the interlayer wiring 44.

次に、図面を参照して、上述した第1実施形態によるインダクタ内蔵プリント配線板1の製造方法について説明する。図2〜図3は、第1多層基板用基材の製造工程を説明するための図である。図4〜図7は、第2多層基板用基材の製造工程を説明するための図である。図8〜図13は、インダクタ用下層基材の製造工程を説明するための図である。図14〜図19は、インダクタ用上層基材の製造工程を説明するための図である。図20は、基材を積層する積層工程を説明するための図である。   Next, with reference to drawings, the manufacturing method of the printed wiring board 1 with a built-in inductor by 1st Embodiment mentioned above is demonstrated. 2 to 3 are diagrams for explaining a manufacturing process of the first base material for a multilayer substrate. 4-7 is a figure for demonstrating the manufacturing process of the base material for 2nd multilayer substrates. 8-13 is a figure for demonstrating the manufacturing process of the lower layer base material for inductors. 14-19 is a figure for demonstrating the manufacturing process of the upper-layer base material for inductors. FIG. 20 is a diagram for explaining a laminating process for laminating a base material.

最初に、第1多層基板用基材2を作製する工程を説明する。   Initially, the process of producing the base material 2 for 1st multilayer substrates is demonstrated.

まず、図2に示すように、銅箔12Aが絶縁層11に張り合わされた片面銅張積層板(以下、片面CCLという)61を用意する。フォトリソグラフィー技術により、片面CCL61の銅箔12A上にレジスト膜62を形成する。   First, as shown in FIG. 2, a single-sided copper-clad laminate (hereinafter referred to as single-sided CCL) 61 in which a copper foil 12A is bonded to an insulating layer 11 is prepared. A resist film 62 is formed on the copper foil 12A of the single-sided CCL 61 by a photolithography technique.

次に、図3に示すように、銅箔12Aをパターニングして、銅配線層12を形成する。この後、レジスト膜62を除去する。これにより、第1多層基板用基材2が完成する。   Next, as shown in FIG. 3, the copper foil 12 </ b> A is patterned to form the copper wiring layer 12. Thereafter, the resist film 62 is removed. Thereby, the base material 2 for 1st multilayer substrates is completed.

次に、第2多層基板用基材3を作製する工程を説明する。   Next, the process for producing the second multilayer substrate 3 will be described.

まず、図4に示すように、片面CCLを用いた第1多層基板用基材2と同様の製造工程によって、絶縁層21上にパターニングされた銅配線層22を形成する。   First, as shown in FIG. 4, a patterned copper wiring layer 22 is formed on the insulating layer 21 by the same manufacturing process as that of the first multilayer substrate 2 using the single-sided CCL.

次に、図5に示すように、絶縁層21の下面に接着層23を80℃〜150℃の温度で5秒〜60秒加熱して仮貼りする。   Next, as shown in FIG. 5, the adhesive layer 23 is temporarily attached to the lower surface of the insulating layer 21 by heating at a temperature of 80 ° C. to 150 ° C. for 5 seconds to 60 seconds.

次に、図6に示すように、レーザー加工により、絶縁層21及び接着層23の所定の位置にビアホール25を形成する。レーザー加工には、UV−YAGレーザーまたはエキシマレーザー等のレーザーを用いることができる。この後、プラズマ処理によってビアホール25内のスミアを除去する。   Next, as shown in FIG. 6, via holes 25 are formed at predetermined positions of the insulating layer 21 and the adhesive layer 23 by laser processing. For laser processing, a laser such as a UV-YAG laser or an excimer laser can be used. Thereafter, smear in the via hole 25 is removed by plasma treatment.

次に、図7に示すように、真空印刷法によって導電性ペーストをビアホール25の内部に充填することにより層間配線24を形成する。これにより、ビアホール25と銅配線層22との間の界面にボイドの発生を抑えることができ層間配線24の抵抗を低減した第2多層基板用基材3が完成する。   Next, as shown in FIG. 7, an interlayer wiring 24 is formed by filling the inside of the via hole 25 with a conductive paste by a vacuum printing method. Accordingly, the second multilayer substrate 3 is completed in which the generation of voids can be suppressed at the interface between the via hole 25 and the copper wiring layer 22 and the resistance of the interlayer wiring 24 is reduced.

次に、インダクタ用下層基材4を作製する工程を説明する。   Next, the process for producing the inductor lower layer base material 4 will be described.

まず、図8に示すように、0.1μm〜1μmの厚みを有するシード層32bが上面の全体に形成された絶縁層31を用意する。フォトリソグラフィー技術により、シード層32b上にメッキ用レジスト膜64を形成する。   First, as shown in FIG. 8, an insulating layer 31 is prepared in which a seed layer 32b having a thickness of 0.1 μm to 1 μm is formed on the entire top surface. A plating resist film 64 is formed on the seed layer 32b by photolithography.

次に、図9に示すように、シード層32b上に約100μmの厚みを有する銅をメッキする。これにより、インダクタ6の一部を構成するインダクタ下層配線層32aを含む銅配線層32が、絶縁層31の上面に形成される。   Next, as shown in FIG. 9, copper having a thickness of about 100 μm is plated on the seed layer 32b. As a result, the copper wiring layer 32 including the inductor lower layer wiring layer 32 a constituting a part of the inductor 6 is formed on the upper surface of the insulating layer 31.

次に、図10に示すように、メッキ用レジスト膜64を剥離する。その後、露出しているシード層32bをエッチングする。   Next, as shown in FIG. 10, the plating resist film 64 is peeled off. Thereafter, the exposed seed layer 32b is etched.

次に、図11に示すように、絶縁層31の下面に接着層33を80℃〜150℃の温度で5秒〜60秒加熱して仮貼りする。   Next, as shown in FIG. 11, the adhesive layer 33 is temporarily attached to the lower surface of the insulating layer 31 by heating at a temperature of 80 ° C. to 150 ° C. for 5 seconds to 60 seconds.

次に、図12に示すように、レーザー加工によって、絶縁層31及び接着層33の所定の位置に、両層31、33を貫通して、銅配線層32まで達するビアホール35を形成する。この後、プラズマ処理によってビアホール35内のスミアを除去する。   Next, as shown in FIG. 12, a via hole 35 that penetrates both layers 31 and 33 and reaches the copper wiring layer 32 is formed at a predetermined position of the insulating layer 31 and the adhesive layer 33 by laser processing. Thereafter, smear in the via hole 35 is removed by plasma treatment.

次に、図13に示すように、真空印刷法によって導電性ペーストをビアホール35の内部に充填することにより層間配線34を形成する。これにより、ビアホール35と銅配線層32との間の界面にボイドの発生を抑えることができ層間配線34の抵抗を低減したインダクタ用下層基材4が完成する。   Next, as shown in FIG. 13, an interlayer wiring 34 is formed by filling the inside of the via hole 35 with a conductive paste by a vacuum printing method. Thereby, the lower layer base material 4 for an inductor in which the generation of voids can be suppressed at the interface between the via hole 35 and the copper wiring layer 32 and the resistance of the interlayer wiring 34 is reduced is completed.

次に、インダクタ用上層基材5を作製する工程を説明する。   Next, a process for producing the inductor upper layer base material 5 will be described.

まず、図14に示すように、薄板状の磁性体層41を用意する。次に、シード層42bを磁性体層41の上面全体に形成する。その後、フォトリソグラフィー技術によって、メッキ用レジスト膜65を形成する。   First, as shown in FIG. 14, a thin magnetic layer 41 is prepared. Next, the seed layer 42 b is formed on the entire top surface of the magnetic layer 41. Thereafter, a plating resist film 65 is formed by photolithography.

次に、図15に示すように、シード層42b上に約100μmの厚みを有する銅をメッキする。これにより、インダクタ6の一部を構成するインダクタ上層配線層42aを含む銅配線層42が、磁性体層41の上面に形成される。   Next, as shown in FIG. 15, copper having a thickness of about 100 μm is plated on the seed layer 42b. As a result, the copper wiring layer 42 including the inductor upper wiring layer 42 a constituting a part of the inductor 6 is formed on the upper surface of the magnetic layer 41.

次に、図16に示すように、メッキ用レジスト膜65及びシード層42bを除去する。この後、磁性体層41の下面に接着層43を、80℃〜150℃の温度で5秒〜60秒加熱して仮貼りする。接着層43は、銅配線層32の厚みよりも厚い約120μmの厚みを有する。これにより、後の積層工程において、接着層43によって銅配線層32を十分に覆うことができる。接着層43は、磁性体を含む熱硬化性エポキシ系樹脂の接着剤からなる。   Next, as shown in FIG. 16, the plating resist film 65 and the seed layer 42b are removed. Thereafter, the adhesive layer 43 is temporarily attached to the lower surface of the magnetic layer 41 by heating at a temperature of 80 to 150 ° C. for 5 to 60 seconds. The adhesive layer 43 has a thickness of about 120 μm, which is thicker than the copper wiring layer 32. As a result, the copper wiring layer 32 can be sufficiently covered with the adhesive layer 43 in the subsequent lamination step. The adhesive layer 43 is made of a thermosetting epoxy resin adhesive containing a magnetic material.

次に、図17に示すように、レーザー加工によって、磁性体層41及び接着層43の所定の位置に、両層41、43を貫通して、銅配線層42まで達するビアホール45を形成する。   Next, as shown in FIG. 17, a via hole 45 that penetrates both layers 41, 43 and reaches the copper wiring layer 42 is formed at a predetermined position of the magnetic layer 41 and the adhesive layer 43 by laser processing.

次に、図18に示すように、レーザー加工によって、ビアホール45と外部とを貫通する貫通穴42cを銅配線層42に形成する。この後、プラズマ処理によってビアホール45内のスミアを除去する。   Next, as shown in FIG. 18, a through hole 42c that penetrates the via hole 45 and the outside is formed in the copper wiring layer 42 by laser processing. Thereafter, smear in the via hole 45 is removed by plasma treatment.

次に、図19に示すように、真空印刷法によって、金属粒子を含む導電性ペーストをビアホール45に充填する。ビアホール45と銅配線層42との間の界面にボイドの発生を抑えることができ、層間配線44の抵抗を低減することができる。尚、導電性ペーストは、ビアホール45側から充填される。これにより、銅配線層42に接続された層間配線44がビアホール45内に形成される。ここで、銅配線層42には貫通穴42cが形成されているので、導電性ペーストを充填する際に、貫通穴42cを通って空気が抜ける。このため、確実に導電性ペーストをビアホール45に充填することができる。この結果、インダクタ用上層基材5が完成する。   Next, as shown in FIG. 19, a conductive paste containing metal particles is filled into the via hole 45 by vacuum printing. Generation of voids at the interface between the via hole 45 and the copper wiring layer 42 can be suppressed, and the resistance of the interlayer wiring 44 can be reduced. The conductive paste is filled from the via hole 45 side. As a result, an interlayer wiring 44 connected to the copper wiring layer 42 is formed in the via hole 45. Here, since the through hole 42c is formed in the copper wiring layer 42, when the conductive paste is filled, the air escapes through the through hole 42c. For this reason, it is possible to reliably fill the via hole 45 with the conductive paste. As a result, the inductor upper layer base material 5 is completed.

次に、図20に示すように、画像処理によって、互いに電気的に接続可能な位置に基材2〜5を位置合わせし積層する。この後、基材2〜5を150℃〜250℃に加熱し、且つ、基材2〜5の周りの気圧を大気圧よりも低い、1kPa以下に設定する。この状態で、真空プレス機またはキュアプレス機により、1MPa〜5MPaの圧力で基材2〜5を押圧する。この状態を、30分〜2時間継続することにより基材2〜5を一括で積層する。これにより、導電性ペーストの錫粒子と銅配線層12、22、32とが合金化されつつ、各層間配線24、34、44と各銅配線層12、22、32とが電気的に接続される。合金化により、金属フィラー同士が接触し導通をとるペーストに比べて、上下の回路が電気的にも物理的にもより良好に接続し接着層が銅配線層と層間配線との界面に侵入することによって電気抵抗の増加を防ぐことができる。さらに耐湿熱性の向上にもつながる。また、各銅配線層12、22、32が、各接着層23、33、43に覆われる。   Next, as shown in FIG. 20, the base materials 2 to 5 are aligned and stacked at positions where they can be electrically connected to each other by image processing. Thereafter, the base materials 2 to 5 are heated to 150 ° C. to 250 ° C., and the atmospheric pressure around the base materials 2 to 5 is set to 1 kPa or less, which is lower than the atmospheric pressure. In this state, the base materials 2 to 5 are pressed at a pressure of 1 MPa to 5 MPa by a vacuum press machine or a cure press machine. By continuing this state for 30 minutes to 2 hours, the substrates 2 to 5 are laminated together. As a result, the tin particles of the conductive paste and the copper wiring layers 12, 22, 32 are alloyed, and the interlayer wirings 24, 34, 44 and the copper wiring layers 12, 22, 32 are electrically connected. The By alloying, the upper and lower circuits are connected better both electrically and physically than the paste where metal fillers come into contact with each other, and the adhesive layer enters the interface between the copper wiring layer and the interlayer wiring. Thus, an increase in electrical resistance can be prevented. Furthermore, it leads to improvement in heat and humidity resistance. Further, the copper wiring layers 12, 22 and 32 are covered with the adhesive layers 23, 33 and 43.

この結果、図1に示すインダクタ内蔵プリント配線板1が完成する。   As a result, the printed wiring board 1 with a built-in inductor shown in FIG. 1 is completed.

上述したように、第1実施形態によるインダクタ内蔵プリント配線板1では、大気圧よりも低い気圧内で、各基材2〜5を押圧することによって一括積層している。これにより、層間配線44と銅配線層32との間にボイドが発生することを抑制できる。この結果、インダクタ下層配線層32aを含む銅配線層32が厚くなっても、層間導通の歩留まりを向上させつつ、層間配線44の抵抗を低減することができるとともに、長期信頼性を向上させることができる。   As described above, in the printed wiring board 1 with a built-in inductor according to the first embodiment, the substrates 2 to 5 are stacked together by pressing them in an atmospheric pressure lower than the atmospheric pressure. As a result, the generation of voids between the interlayer wiring 44 and the copper wiring layer 32 can be suppressed. As a result, even if the copper wiring layer 32 including the inductor lower wiring layer 32a is thickened, the resistance of the interlayer wiring 44 can be reduced while improving the yield of interlayer conduction, and the long-term reliability can be improved. it can.

また、インダクタ内蔵プリント配線板1は、銅配線層32と銅配線層42とを接続する層間配線44が、ビアホール45に充填された導電性ペーストによって構成されている。このため、層間配線44の抵抗率を低減することができるので、層間配線44が形成されるビアホール45の直径を小さくすることができる。この結果、インダクタ6の配線密度を上げることができるので、同じ配線長でも巻数を増加させることができる。従って、インダクタ6の直流抵抗値を増加させることなく、所望のインダクタンス値を得ることができる。   Further, the inductor built-in printed wiring board 1 is constituted by a conductive paste in which an interlayer wiring 44 that connects the copper wiring layer 32 and the copper wiring layer 42 is filled in the via hole 45. For this reason, since the resistivity of the interlayer wiring 44 can be reduced, the diameter of the via hole 45 in which the interlayer wiring 44 is formed can be reduced. As a result, since the wiring density of the inductor 6 can be increased, the number of turns can be increased even with the same wiring length. Therefore, a desired inductance value can be obtained without increasing the DC resistance value of the inductor 6.

また、インダクタ内蔵プリント配線板1では、銅配線層42にビアホール45と外部とを貫通させる貫通穴42cを形成している。これにより、層間配線44を形成する工程において、ビアホール45に導電性ペーストを容易に充填することができる。この結果、層間配線44にボイドが発生することを抑制でき層間配線44の抵抗を低減することができる。この効果は、層間配線44のアスペクト比を高くした場合に、特に有効である。更に、この効果は、順次積層していくビルドアップ法では同様の貫通穴を形成することができないため、奏することが困難である。   Further, in the printed wiring board 1 with a built-in inductor, a through hole 42c is formed in the copper wiring layer 42 so as to penetrate the via hole 45 and the outside. Thereby, in the step of forming the interlayer wiring 44, the via hole 45 can be easily filled with the conductive paste. As a result, the generation of voids in the interlayer wiring 44 can be suppressed, and the resistance of the interlayer wiring 44 can be reduced. This effect is particularly effective when the aspect ratio of the interlayer wiring 44 is increased. Further, this effect is difficult to achieve because the same through hole cannot be formed by the build-up method in which the layers are sequentially laminated.

また、インダクタ内蔵プリント配線板1では、絶縁層31、磁性体層41及び接着層43が磁性体を含むので、インダクタンス値を向上させることができる。   Further, in the printed wiring board 1 with a built-in inductor, since the insulating layer 31, the magnetic layer 41, and the adhesive layer 43 contain a magnetic material, the inductance value can be improved.

(第2実施形態)
次に、上述した第1実施形態を部分的に変更した第2実施形態について説明する。図21は、第2実施形態によるインダクタ内蔵プリント配線板の断面図である。図22は、第2実施形態によるインダクタ配線の平面図である。尚、第1実施形態と同様の構成には、同じ符号を付けて説明を省略する。
(Second Embodiment)
Next, a second embodiment in which the first embodiment described above is partially changed will be described. FIG. 21 is a cross-sectional view of an inductor-embedded printed wiring board according to the second embodiment. FIG. 22 is a plan view of inductor wiring according to the second embodiment. In addition, the same code | symbol is attached | subjected to the structure similar to 1st Embodiment, and description is abbreviate | omitted.

図21及び図22に示すように、第2実施形態によるインダクタ内蔵プリント配線板1Aは、スパイラル型のインダクタ76を有する。   As shown in FIGS. 21 and 22, the printed wiring board 1 </ b> A with a built-in inductor according to the second embodiment has a spiral type inductor 76.

インダクタ内蔵プリント配線板1Aは、第1多層基板用基材2と、第2多層基板用基材3と、インダクタ用基材74と、外部配線基材75とを備えている。   The inductor built-in printed wiring board 1 </ b> A includes a first multilayer substrate 2, a second multilayer substrate 3, an inductor 74, and an external wiring substrate 75.

インダクタ用基材74は、インダクタ形成層81と、銅配線層82と、接着層83と、層間配線84とを備えている。インダクタ形成層81と接着層83には、ビアホール85が形成されている。   The inductor substrate 74 includes an inductor formation layer 81, a copper wiring layer 82, an adhesive layer 83, and an interlayer wiring 84. A via hole 85 is formed in the inductor formation layer 81 and the adhesive layer 83.

インダクタ形成層81は、エポキシ樹脂をガラス布に含浸させたガラスエポキシからなる。   The inductor forming layer 81 is made of glass epoxy obtained by impregnating a glass cloth with an epoxy resin.

銅配線層82は、インダクタ形成層81の上面に形成されている。銅配線層82は、約100μmの厚みを有する。銅配線層82は、所望の形状にパターニングされている。銅配線層82は、インダクタ配線層82aを含む。インダクタ配線層82aは、スパイラル型のインダクタ76を構成する。銅配線層82の下部は、シード層82bを含む。シード層82bは、クロム、ニッケル、銅、チタン、タングステン等から選択された金属単体または合金の薄膜からなる。   The copper wiring layer 82 is formed on the upper surface of the inductor forming layer 81. The copper wiring layer 82 has a thickness of about 100 μm. The copper wiring layer 82 is patterned into a desired shape. The copper wiring layer 82 includes an inductor wiring layer 82a. The inductor wiring layer 82 a constitutes a spiral type inductor 76. A lower portion of the copper wiring layer 82 includes a seed layer 82b. The seed layer 82b is made of a simple metal or alloy thin film selected from chromium, nickel, copper, titanium, tungsten and the like.

接着層83は、インダクタ形成層81の下面に形成されている。接着層83は、熱硬化性エポキシを主成分とする接着剤からなる。   The adhesive layer 83 is formed on the lower surface of the inductor forming layer 81. The adhesive layer 83 is made of an adhesive mainly composed of a thermosetting epoxy.

層間配線84は、ビアホール85に充填された導電性ペーストからなる。層間配線84は、インダクタ用基材74の銅配線層82と第2多層基板用基材3の銅配線層22とを電気的に接続する。   The interlayer wiring 84 is made of a conductive paste filled in the via hole 85. The interlayer wiring 84 electrically connects the copper wiring layer 82 of the inductor base material 74 and the copper wiring layer 22 of the second multilayer substrate base material 3.

外部配線基材75は、配線形成層91と、銅配線層92と、接着層93と、層間配線94とを備えている。   The external wiring substrate 75 includes a wiring forming layer 91, a copper wiring layer 92, an adhesive layer 93, and an interlayer wiring 94.

配線形成層91は、エポキシ樹脂をガラス布に含浸させたガラスエポキシからなる。   The wiring formation layer 91 is made of glass epoxy obtained by impregnating a glass cloth with an epoxy resin.

銅配線層92は、配線形成層91の上面に形成されている。銅配線層92は、外部の電源または回路等と接続される。   The copper wiring layer 92 is formed on the upper surface of the wiring forming layer 91. The copper wiring layer 92 is connected to an external power supply or circuit.

接着層93は、配線形成層91の下面に形成されている。接着層93は、熱硬化性エポキシを主成分とする接着剤からなる。   The adhesive layer 93 is formed on the lower surface of the wiring formation layer 91. The adhesive layer 93 is made of an adhesive mainly composed of a thermosetting epoxy.

層間配線94は、ビアホール95に充填された導電性ペーストからなる。層間配線94は、外部配線基材75の銅配線層92とインダクタ用基材74の銅配線層82とを電気的に接続する。   The interlayer wiring 94 is made of a conductive paste filled in the via hole 95. The interlayer wiring 94 electrically connects the copper wiring layer 92 of the external wiring base material 75 and the copper wiring layer 82 of the inductor base material 74.

第2実施形態によるインダクタ内蔵プリント配線板1Aの製造方法を説明する。   A method of manufacturing the printed wiring board 1A with a built-in inductor according to the second embodiment will be described.

まず、第1実施形態と同様の工程により、第1多層基板用基材2と、第2多層基板用基材3と、インダクタ用基材74と、外部配線基材75とを別々の工程で作製する。   First, the first multi-layer substrate base material 2, the second multi-layer substrate base material 3, the inductor base material 74, and the external wiring base material 75 are separated by the same process as in the first embodiment. Make it.

次に、大気圧よりも低い気圧中で、第1多層基板用基材2と、第2多層基板用基材3と、インダクタ用基材74と、外部配線基材75とを積層する。   Next, the first multilayer substrate base material 2, the second multilayer substrate base material 3, the inductor base material 74, and the external wiring base material 75 are stacked in a pressure lower than the atmospheric pressure.

これによって、図21に示すインダクタ内蔵プリント配線板1Aが完成する。   Thereby, the printed wiring board 1A with a built-in inductor shown in FIG. 21 is completed.

以上、実施形態を用いて本発明を詳細に説明したが、本発明は本明細書中に説明した実施形態に限定されるものではない。本発明の範囲は、特許請求の範囲の記載及び特許請求の範囲の記載と均等の範囲により決定されるものである。以下、上記実施形態を一部変更した変更形態について説明する。   As mentioned above, although this invention was demonstrated in detail using embodiment, this invention is not limited to embodiment described in this specification. The scope of the present invention is determined by the description of the scope of claims and the scope equivalent to the description of the scope of claims. Hereinafter, modified embodiments in which the above-described embodiment is partially modified will be described.

各構成の材料、厚みや幅等の数値、形状等は適宜変更可能である。   The material, numerical values such as thickness and width, shape, and the like of each component can be changed as appropriate.

絶縁層は、ポリイミド系樹脂、ポリエステル系樹脂を主体とする樹脂をガラス布に含浸させたものを適用してもよい。   As the insulating layer, a glass cloth impregnated with a resin mainly composed of a polyimide resin or a polyester resin may be applied.

配線層を構成する材料は、銅に限定されるものではないが、低抵抗率を有する金属が好ましい。   The material constituting the wiring layer is not limited to copper, but a metal having a low resistivity is preferable.

接着層は、熱可塑性ポリイミドを主成分とする接着剤により構成してもよい。   The adhesive layer may be composed of an adhesive mainly composed of thermoplastic polyimide.

層間配線を構成する導電性ペーストに含まれる金属は適宜変更可能である。例えば、電気抵抗が小さい金属粒子には、銀(Ag)、銅(Cu)から選択される少なくとも1種類の金属粒子を適用してもよい。また、低融点金属粒子には、ビスマス(Bi)、インジウム(In)、鉛(Pb)、亜鉛(Zn)から選択される少なくとも1種類の低融点金属粒子を適用してもよい。ここで、低融点金属粒子としては、銅配線層と合金化が可能な錫等が好ましい。これにより、金属フィラー同士が接触することによって導通させる導電性ペーストに比べて、各層間の回路が電気的にも物理的にもより良好に接続され、且つ、接着層が導電性ペーストと銅配線層との界面に侵入することによって電気抵抗の増加を抑制することができる。   The metal contained in the conductive paste constituting the interlayer wiring can be appropriately changed. For example, at least one type of metal particles selected from silver (Ag) and copper (Cu) may be applied to the metal particles with low electrical resistance. The low melting point metal particles may be at least one kind of low melting point metal particles selected from bismuth (Bi), indium (In), lead (Pb), and zinc (Zn). Here, the low melting point metal particles are preferably tin that can be alloyed with the copper wiring layer. As a result, compared to the conductive paste that conducts when the metal fillers are in contact with each other, the circuit between the layers is connected better both electrically and physically, and the adhesive layer is formed of the conductive paste and the copper wiring. An increase in electrical resistance can be suppressed by entering the interface with the layer.

また、層間配線24、34を形成する際には、層間配線44と同様に貫通穴を設けてもよい。   Further, when the interlayer wirings 24 and 34 are formed, through holes may be provided in the same manner as the interlayer wiring 44.

磁性体層は、NiZnフェライトからなる薄板に限定されるものではなく、抵抗率の高い磁性体材料を分散させた絶縁樹脂シートにより構成してもよい。   The magnetic layer is not limited to a thin plate made of NiZn ferrite, and may be composed of an insulating resin sheet in which a magnetic material having a high resistivity is dispersed.

絶縁層、接着層及び磁性体層に含まれる磁性体は、適宜省略可能である。   The magnetic body contained in the insulating layer, the adhesive layer, and the magnetic layer can be omitted as appropriate.

インダクタを構成する銅配線の厚みは、適宜変更可能であるが、100μm以上が好ましい。これにより、インダクタの直流抵抗を低減して、発熱を抑制できる。   Although the thickness of the copper wiring which comprises an inductor can be changed suitably, 100 micrometers or more are preferable. Thereby, the direct current resistance of the inductor can be reduced and heat generation can be suppressed.

また、上述した実施形態では、4層の基材を積層したインダクタ内蔵プリント配線板を例に説明したが、2層、3層及び5層以上の基材を積層したインダクタ内蔵プリント配線板に本発明を適用してもよい。   In the embodiment described above, the printed wiring board with a built-in inductor in which four layers of base materials are laminated has been described as an example. However, the printed wiring board with a built-in inductor in which the base materials of two layers, three layers, and five layers or more are laminated. The invention may be applied.

第1実施形態によるインダクタ内蔵プリント配線板の断面図である。It is sectional drawing of the printed wiring board with a built-in inductor by 1st Embodiment. 第1多層基板用基材の製造工程を説明するための図である。It is a figure for demonstrating the manufacturing process of the base material for 1st multilayer substrates. 第1多層基板用基材の製造工程を説明するための図である。It is a figure for demonstrating the manufacturing process of the base material for 1st multilayer substrates. 第2多層基板用基材の製造工程を説明するための図である。It is a figure for demonstrating the manufacturing process of the base material for 2nd multilayer substrates. 第2多層基板用基材の製造工程を説明するための図である。It is a figure for demonstrating the manufacturing process of the base material for 2nd multilayer substrates. 第2多層基板用基材の製造工程を説明するための図である。It is a figure for demonstrating the manufacturing process of the base material for 2nd multilayer substrates. 第2多層基板用基材の製造工程を説明するための図である。It is a figure for demonstrating the manufacturing process of the base material for 2nd multilayer substrates. インダクタ用下層基材の製造工程を説明するための図である。It is a figure for demonstrating the manufacturing process of the lower layer base material for inductors. インダクタ用下層基材の製造工程を説明するための図である。It is a figure for demonstrating the manufacturing process of the lower layer base material for inductors. インダクタ用下層基材の製造工程を説明するための図である。It is a figure for demonstrating the manufacturing process of the lower layer base material for inductors. インダクタ用下層基材の製造工程を説明するための図である。It is a figure for demonstrating the manufacturing process of the lower layer base material for inductors. インダクタ用下層基材の製造工程を説明するための図である。It is a figure for demonstrating the manufacturing process of the lower layer base material for inductors. インダクタ用下層基材の製造工程を説明するための図である。It is a figure for demonstrating the manufacturing process of the lower layer base material for inductors. インダクタ用上層基材の製造工程を説明するための図である。It is a figure for demonstrating the manufacturing process of the upper layer base material for inductors. インダクタ用上層基材の製造工程を説明するための図である。It is a figure for demonstrating the manufacturing process of the upper layer base material for inductors. インダクタ用上層基材の製造工程を説明するための図である。It is a figure for demonstrating the manufacturing process of the upper layer base material for inductors. インダクタ用上層基材の製造工程を説明するための図である。It is a figure for demonstrating the manufacturing process of the upper layer base material for inductors. インダクタ用上層基材の製造工程を説明するための図である。It is a figure for demonstrating the manufacturing process of the upper layer base material for inductors. インダクタ用上層基材の製造工程を説明するための図である。It is a figure for demonstrating the manufacturing process of the upper layer base material for inductors. 基材を積層する積層工程を説明するための図である。It is a figure for demonstrating the lamination process which laminates | stacks a base material. 第2実施形態によるインダクタ内蔵プリント配線板の断面図である。It is sectional drawing of the printed wiring board with a built-in inductor by 2nd Embodiment. 第2実施形態によるインダクタの平面図である。It is a top view of the inductor by a 2nd embodiment.

符号の説明Explanation of symbols

1、1A インダクタ内蔵プリント配線板
2 第1多層基板用基材
3 第2多層基板用基材
4 インダクタ用下層基材
5 インダクタ用上層基材
6 インダクタ
11、21、31 絶縁層
12、22、32、42 銅配線層
12A 銅箔
23、33、43 接着層
24、34、44 層間配線
25、35、45 ビアホール
32a インダクタ下層配線層
32b、42b シード層
41 磁性体層
42a インダクタ上層配線層
42c 貫通穴
62 レジスト膜
64 メッキ用レジスト膜
65 メッキ用レジスト膜
74 インダクタ用基材
75 外部配線基材
76 インダクタ
81 インダクタ形成層
82、92 銅配線層
82a インダクタ配線層
82b シード層
83、93 接着層
84、94 層間配線
85、95 ビアホール
91 配線形成層
DESCRIPTION OF SYMBOLS 1, 1A Inductor built-in printed wiring board 2 1st multilayer substrate base material 3 2nd multilayer substrate base material 4 Inductor lower layer base material 5 Inductor upper layer base material 6 Inductors 11, 21, 31 Insulating layers 12, 22, 32 , 42 Copper wiring layer 12A Copper foils 23, 33, 43 Adhesive layers 24, 34, 44 Interlayer wiring 25, 35, 45 Via hole 32a Inductor lower wiring layer 32b, 42b Seed layer 41 Magnetic layer 42a Inductor upper wiring layer 42c Through hole 62 Resist film 64 Plating resist film 65 Plating resist film 74 Inductor base material 75 External wiring base material 76 Inductor 81 Inductor forming layers 82 and 92 Copper wiring layer 82a Inductor wiring layer 82b Seed layers 83 and 93 Adhesive layers 84 and 94 Interlayer wiring 85, 95 Via hole 91 Wiring formation layer

Claims (7)

第1配線形成層の一方の面に第1配線層を形成する工程を有する第1基材を作製する第1基材作製工程と、
第2配線形成層の一方の面に第2配線層を形成する工程と、前記第2配線形成層の他方の面に接着層を形成する工程と、前記第2配線形成層と前記接着層とを貫通するビアホールを形成する工程と、前記第2配線層に接続された層間配線を前記ビアホールに形成する工程とを有する第2基材を作製する第2基材作製工程と、
前記第1基材と前記第2基材とを位置合わせ、積層し、大気圧よりも低い気圧中で押圧することにより、前記層間配線と前記第1配線層とを電気的に接続しつつ、第1配線層、第2配線層および層間配線によりインダクタを形成する積層工程とを備えたことを特徴とするインダクタ内蔵プリント配線板の製造方法。
A first base material preparation step of preparing a first base material having a step of forming a first wiring layer on one surface of the first wiring formation layer;
A step of forming a second wiring layer on one surface of the second wiring formation layer, a step of forming an adhesive layer on the other surface of the second wiring formation layer, the second wiring formation layer and the adhesive layer, A second base material manufacturing step of manufacturing a second base material, including a step of forming a via hole penetrating through the substrate, and a step of forming an interlayer wiring connected to the second wiring layer in the via hole;
While aligning and laminating the first base material and the second base material and pressing in an atmospheric pressure lower than atmospheric pressure, while electrically connecting the interlayer wiring and the first wiring layer, A method of manufacturing a printed wiring board with a built-in inductor, comprising: a laminating step of forming an inductor with a first wiring layer, a second wiring layer, and an interlayer wiring.
真空印刷法で、前記ビアホールに金属粒子を含む導電性ペーストを充填することにより、前記層間配線を形成する工程を有することを特徴とする請求項1に記載のインダクタ内蔵プリント配線板の製造方法。   2. The method of manufacturing a printed wiring board with a built-in inductor according to claim 1, further comprising a step of forming the interlayer wiring by filling the via hole with a conductive paste containing metal particles by a vacuum printing method. 前記第2基材作製工程は、
前記ビアホールと外部とを貫通する貫通穴を前記第2配線層に形成する工程と、
前記貫通穴が形成された状態で、前記ビアホール側から導電性ペーストを充填する工程とを含むことを特徴とする請求項2に記載のインダクタ内蔵プリント配線板の製造方法。
The second base material production step includes
Forming a through hole penetrating the via hole and the outside in the second wiring layer;
The method for manufacturing a printed wiring board with a built-in inductor according to claim 2, further comprising a step of filling a conductive paste from the via hole side in a state where the through hole is formed.
前記積層工程は、
加熱することによって、前記層間配線の導電性ペーストに含まれる金属粒子と前記第1配線層とを合金化する工程を含むことを特徴とする請求項2〜請求項3のいずれか1項に記載のインダクタ内蔵プリント配線板の製造方法。
The laminating step includes
4. The method according to claim 2, further comprising: a step of alloying the metal particles contained in the conductive paste of the interlayer wiring and the first wiring layer by heating. 5. Manufacturing method for printed wiring boards with built-in inductors.
第3配線形成層に第3配線層が形成された1又は複数の第3基材を作製する第3基材作製工程を備え、
前記積層工程では、前記第1基材と、前記第2基材と、前記1又は複数の第3基材とを一括して積層することを特徴とする請求項1〜請求項4のいずれか1項に記載のインダクタ内蔵プリント配線板の製造方法。
A third base material preparation step of preparing one or a plurality of third base materials in which the third wiring layer is formed on the third wiring formation layer;
The said 1st base material, a said 2nd base material, and the said 1 or several 3rd base material are laminated | stacked collectively in the said lamination process, The any one of Claims 1-4 characterized by the above-mentioned. 2. A method for manufacturing a printed wiring board with a built-in inductor according to item 1.
第1配線形成層の一方の面に形成された第1配線層を有する第1基材と、
第2配線形成層の一方の面に形成された第2配線層と、前記第2配線形成層の他方の面に形成され前記第1配線層よりも厚い接着層と、前記第2配線形成層と前記接着層とを貫通するビアホールに埋設され、前記第1配線層と前記第2配線層とを電気的に接続する層間配線とを有する第2基材とを備え、
前記第1基材と前記第2基材は、大気圧よりも低い気圧中で押圧することにより積層され第1配線層、第2配線層および層間配線によりインダクタを形成したことを特徴とするインダクタ内蔵プリント配線板。
A first substrate having a first wiring layer formed on one surface of the first wiring forming layer;
A second wiring layer formed on one surface of the second wiring formation layer; an adhesive layer formed on the other surface of the second wiring formation layer and thicker than the first wiring layer; and the second wiring formation layer And a second base material embedded in a via hole that penetrates the adhesive layer and having an interlayer wiring that electrically connects the first wiring layer and the second wiring layer,
The first base material and the second base material are laminated by pressing at a pressure lower than atmospheric pressure, and an inductor is formed by a first wiring layer, a second wiring layer, and an interlayer wiring. Built-in printed wiring board.
前記第1配線形成層、又は第2配線形成層、又は接着層は、磁性体を含むことを特徴とする請求項6に記載のインダクタ内蔵プリント配線板。   The printed wiring board with a built-in inductor according to claim 6, wherein the first wiring forming layer, the second wiring forming layer, or the adhesive layer includes a magnetic material.
JP2008228806A 2008-09-05 2008-09-05 Method of manufacturing inductor-incorporated printed wiring board, and inductor-incorporated printed wiring board Pending JP2010062464A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008228806A JP2010062464A (en) 2008-09-05 2008-09-05 Method of manufacturing inductor-incorporated printed wiring board, and inductor-incorporated printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008228806A JP2010062464A (en) 2008-09-05 2008-09-05 Method of manufacturing inductor-incorporated printed wiring board, and inductor-incorporated printed wiring board

Publications (1)

Publication Number Publication Date
JP2010062464A true JP2010062464A (en) 2010-03-18

Family

ID=42188919

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008228806A Pending JP2010062464A (en) 2008-09-05 2008-09-05 Method of manufacturing inductor-incorporated printed wiring board, and inductor-incorporated printed wiring board

Country Status (1)

Country Link
JP (1) JP2010062464A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012079766A (en) * 2010-09-30 2012-04-19 Fujikura Ltd Printed wiring board, manufacturing method thereof, multilayer printed wiring board, and manufacturing method thereof
JP2012079768A (en) * 2010-09-30 2012-04-19 Fujikura Ltd Printed wiring board, manufacturing method thereof, multilayer printed wiring board, and manufacturing method thereof
JP2012191115A (en) * 2011-03-14 2012-10-04 Ngk Insulators Ltd Inductor built-in substrate and electric circuit containing the same
JP2014090080A (en) * 2012-10-30 2014-05-15 Ibiden Co Ltd Printed wiring board, printed wiring board manufacturing method ane electronic component

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012079766A (en) * 2010-09-30 2012-04-19 Fujikura Ltd Printed wiring board, manufacturing method thereof, multilayer printed wiring board, and manufacturing method thereof
JP2012079768A (en) * 2010-09-30 2012-04-19 Fujikura Ltd Printed wiring board, manufacturing method thereof, multilayer printed wiring board, and manufacturing method thereof
JP2012191115A (en) * 2011-03-14 2012-10-04 Ngk Insulators Ltd Inductor built-in substrate and electric circuit containing the same
JP2014090080A (en) * 2012-10-30 2014-05-15 Ibiden Co Ltd Printed wiring board, printed wiring board manufacturing method ane electronic component

Similar Documents

Publication Publication Date Title
US9265158B2 (en) Inductor component and printed wiring board incorporating inductor component and method for manufacturing inductor component
US9514876B2 (en) Inductor device, method for manufacturing the same and printed wiring board
JP5411362B2 (en) Multilayer wiring board and manufacturing method thereof
JP2005045150A (en) Wiring base material for intermediate connection, multilayer wiring board, and manufacturing methods thereof
TW200812462A (en) Multilayered printed wiring board and method for manufacturing the same
JP2007266196A (en) Multilayer printed-wiring board and manufacturing method thereof
JP2005129884A (en) Multi-layer printed circuit board improved in inter-layer electrical connection and method for manufacturing the same
US9307645B2 (en) Printed wiring board and method for manufacturing printed wiring board
JP2016225611A (en) Chip inductor
JP2006165299A5 (en)
JP2006114621A (en) Wiring plate with built-in component and manufacturing method thereof
JP2008066672A (en) Substrate incorporating thin magnetic component, and switching power supply module employing it
JP2006222182A (en) Rigid flexible board
JP2010062464A (en) Method of manufacturing inductor-incorporated printed wiring board, and inductor-incorporated printed wiring board
TW201316853A (en) Embedded multilayer printed circuit board and method for manufacturing same
JP2008182039A (en) Multilayer wiring board and its manufacturing method
JP5931483B2 (en) Manufacturing method of component built-in multilayer printed wiring board, and component built-in multilayer printed wiring board
JP5385699B2 (en) Manufacturing method of multilayer wiring board
KR100733279B1 (en) Method of fabricating printed circuit board with embedded inductor
JPH11251703A (en) Circuit board, both-sided circuit board, multilayered circuit board, and manufacture of circuit board
KR20120014394A (en) Manufactory method for multi-layer printed circuit board
JP5061673B2 (en) Circuit board and circuit board manufacturing method
JP4824972B2 (en) Circuit wiring board and manufacturing method thereof
JP5408754B1 (en) Multilayer wiring board and manufacturing method thereof
JP2013055123A (en) Component built-in substrate and method of manufacturing the same