JP2010062193A - 半導体記憶装置 - Google Patents

半導体記憶装置 Download PDF

Info

Publication number
JP2010062193A
JP2010062193A JP2008223510A JP2008223510A JP2010062193A JP 2010062193 A JP2010062193 A JP 2010062193A JP 2008223510 A JP2008223510 A JP 2008223510A JP 2008223510 A JP2008223510 A JP 2008223510A JP 2010062193 A JP2010062193 A JP 2010062193A
Authority
JP
Japan
Prior art keywords
transistor
input
output buffer
circuit
buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008223510A
Other languages
English (en)
Inventor
Chiaki Dono
千晶 堂野
Koji Koshikawa
康二 越川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2008223510A priority Critical patent/JP2010062193A/ja
Priority to US12/325,026 priority patent/US7835213B2/en
Publication of JP2010062193A publication Critical patent/JP2010062193A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】低消費電力、および入出力バッファの転送レートの向上を実現させると共に、製造コストの増加を抑える。
【解決手段】太い破線で囲まれるメモリセルアレイ３３、ロウデコーダ３０、センスアンプ３２は、厚膜のトランジスタを用いる。太線で囲まれる入力バッファ１１〜１３、入出力バッファ２６は、同じ厚膜トランジスタであって当該トランジスタよりも低い閾値電圧を有するトランジスタを用いる。クロック発生部１６、コマンドデコーダ１７、モードレジスタ１８、制御部２０、ロウアドレスバッファ＆リフレッシュ回路２１、カラムアドレスバッファ＆バーストカウンタ２２、データ制御回路２３、ラッチ回路２４、ＤＬＬ２５、カラムデコーダ３１は、薄膜のトランジスタを用いる。
【選択図】図１

Description

本発明は、半導体記憶装置に係り、特に、半導体記憶装置におけるトランジスタの構成技術に係る。
ＤＲＡＭなどの半導体メモリは、大きく分けてメモリセルアレイと、入出力バッファと、メモリセルアレイおよび入出力バッファ間に介在する周辺回路とから構成される。半導体メモリに供給される電源は、昇圧あるいは降圧されて各部に供給される。したがって、各部を構成するトランジスタは、所定の耐圧を有するように適切な酸化膜厚および閾値電圧（Ｖｔｈ）を有するように構成される。
例えば、ＤＲＡＭを構成するメモリセルのトランジスタでは、高耐圧が必要とされるために厚いゲート酸化膜のトランジスタが用いられる。一方、周辺回路では薄いゲート酸化膜のトランジスタが用いられると共に入出力バッファではＤＲＡＭを構成するメモリセルトランジスタと同じ厚いゲート酸化膜のトランジスタが用いられる（特許文献１、２参照）。
このような構成の半導体メモリは、入出力バッファで用いられるトランジスタのゲート酸化膜を他のトランジスタのゲート酸化膜と同じ厚さにすると共にチャネル領域のドープも共用することで、工程を共有することができ、製造コストを低減することができる。
特開平１１−２９７９５０号公報 特開２００４−２００７１４号公報
以下の分析は本発明において与えられる。
近年、低消費電力化の要求に伴い、周辺回路の低電圧化がなされて、従来と同等のトランジスタの性能を満たすためには酸化膜厚の薄膜化が必要となった。この場合、周辺回路に比べて入出力回路の電源電圧が高い。そこで、電源電圧として大きく分けて３種類、すなわち、周辺回路用にＶＰＥＲＩ（例えば１．３Ｖ）、入出力回路用にＶＤＤ（例えば１．８Ｖ）、アレイ回路用にＶＰＰ（例えば２．８Ｖ）が必要となる。この場合、それぞれの電源電圧ごとに対応する適切な酸化膜厚を有するトランジスタ、すなわち、ＶＰＥＲＩ、ＶＤＤ、ＶＰＰ用にそれぞれ異なる膜厚のトランジスタを備えることが好ましい。しかしながら、三種類のトランジスタを備えることは、半導体メモリの製造工程が増加することを意味する。
そこで、半導体メモリを二種類の膜厚のトランジスタに限定して構成する。このような構成において、トランジスタの組み合わせには、以下の２つが考えられる。
（１）ＶＤＤ系のトランジスタをＶＰＰ系で兼用する。
（２）ＶＰＥＲＩ系のトランジスタをＶＤＤ系で兼用する。
（１）の場合、ＶＤＤ系の回路である入出力回路の性能が悪化し、（２）の場合、ＶＰＥＲＩ系の回路である周辺回路の性能が悪化する。高速化を求められる半導体メモリでは、周辺回路、入出力回路は、高速動作が必須であり、トランジスタ性能の低下は製品機能の劣化に直結してしまう虞がある。
本発明の１つのアスペクト（側面）に係る半導体記憶装置は、ダイナミック型のメモリセルを複数含むメモリセルアレイと、入出力バッファと、メモリセルアレイおよび入出力バッファ間に介在する周辺回路とを備える。この半導体記憶装置において、メモリセルアレイは、第１のゲート酸化膜厚の第１のトランジスタを備え、周辺回路は、第１のゲート酸化膜厚より薄い第２のゲート酸化膜厚の第２のトランジスタを備え、入出力バッファは、第１のゲート酸化膜厚を有すると共に第１のトランジスタの閾値電圧より低い閾値電圧を有する第３のトランジスタを備える。
本発明の他のアスペクト（側面）に係る半導体記憶装置は、ダイナミック型のメモリセルを複数含むメモリセルアレイと、入出力バッファと、メモリセルアレイおよび入出力バッファ間に介在する周辺回路とを備える。この半導体記憶装置において、メモリセルアレイは、第１のゲート酸化膜厚の第１のトランジスタを備え、入出力バッファは、第１のゲート酸化膜厚より薄い第２のゲート酸化膜厚の第２のトランジスタを備え、周辺回路は、第２のゲート酸化膜厚を有すると共に第２のトランジスタの閾値電圧より低い閾値電圧を有する第４のトランジスタを備える。
本発明によれば、低消費電力、および入出力バッファの転送レートの向上を実現させると共に、二種類の膜厚のトランジスタで構成するので製造コストの増加を抑えることができる。
本発明の実施形態に係る半導体記憶装置は、ダイナミック型のメモリセルを複数含むメモリセルアレイと、入出力バッファと、メモリセルアレイおよび入出力バッファ間に介在する周辺回路とを備える。メモリセルアレイは厚膜（第１のゲート酸化膜厚）のトランジスタ（第１のトランジスタ）を用いる。ここで、第１の実施形態として、周辺回路は薄膜（第２のゲート酸化膜厚）のトランジスタ（第２のトランジスタ）を用い、入出力バッファには、メモリセルアレイと同じ厚膜トランジスタであって当該トランジスタよりも低い閾値電圧（低Ｖｔｈ）を有するトランジスタ（第３のトランジスタ）を用いる。また、第２の実施形態として、入出力バッファは薄膜（第２のゲート酸化膜厚）のトランジスタ（第２のトランジスタ）を用い、周辺回路には、薄膜トランジスタであって当該トランジスタよりも低い閾値電圧（低Ｖｔｈ）を有するトランジスタ（第４のトランジスタ）を用いる。
入力される外部電源電圧を昇圧してメモリセルアレイに電源として供給する昇圧回路と、外部電源電圧を降圧して周辺回路に電源として供給する降圧回路と、を備え、昇圧回路および降圧回路は、第１のゲート酸化膜厚のトランジスタで構成されることが好ましい。
入出力バッファは、スルーレート制御回路と、ＯＤＴ（On Die Termination control）制御回路と、スルーレート制御回路で駆動される出力バッファと、ＯＤＴ制御回路で駆動されるＯＤＴバッファとを含み、スルーレート制御回路およびＯＤＴ制御回路は、第１の実施形態において第３のトランジスタを備え、第２の実施形態において第２のトランジスタを備えることが好ましい。
出力バッファおよびＯＤＴバッファは、第１の実施形態において第３のトランジスタを備え、第２の実施形態において第２のトランジスタを備えるようにしてもよい。
以上のような半導体記憶装置によれば、周辺回路は、降圧した電源電圧で最適化された酸化膜厚のトランジスタで構成され高速に動作し、降圧した電源電圧を供給するために低消費電力である。また、入出力バッファには、メモリセルアレイを構成するメモリセルトランジスタ、あるいは周辺回路を構成するトランジスタと同じ厚さのゲート酸化膜のトランジスタを用いることで、工程の共有化がなされ、製造コストが抑制される。
以下、実施例に即し、図面を参照して詳しく説明する。
図１は、本発明の第１の実施例に係る半導体記憶装置の構成を示す第１のブロック図である。図１において、半導体記憶装置は、ＤＲＡＭであって、入力バッファ１１〜１３、クロック発生部１６、コマンドデコーダ１７、モードレジスタ１８、制御部２０、ロウアドレスバッファ＆リフレッシュ回路２１、カラムアドレスバッファ＆バーストカウンタ２２、データ制御回路２３、ラッチ回路２４、ＤＬＬ（Delay Locked Loop）２５、入出力バッファ２６、ロウデコーダ３０、カラムデコーダ３１、センスアンプ３２、メモリセルアレイ３３を備える。
クロック発生部１６は、外部からクロック信号ＣＫ、／ＣＫ、クロックイネーブル信号ＣＫＥを入力バッファ１１を介して入力し、コマンドデコーダ１７、制御部２０、ラッチ回路２４、カラムデコーダ３１のそれぞれに所定のタイミングのクロック信号を供給する。
コマンドデコーダ１７は、外部からチップセレクト信号／ＣＳ、ロウアドレスストローブ信号／ＲＡＳ、カラムアドレスストローブ信号／ＣＡＳ、ライトイネーブル信号／ＷＥを入力バッファ１３を介して入力し、外部からアドレス信号Ａｄｄｒｅｓｓを入力バッファ１２を介して入力し、ＤＲＡＭの動作を設定するコマンド信号を生成して制御部２０に出力する。
モードレジスタ１８は、外部からアドレス信号Ａｄｄｒｅｓｓを入力バッファ１２を介して入力し、ＤＲＡＭの動作モード設定のためのデータを保持する。
制御部２０は、モードレジスタ１８の保持データとコマンドデコーダ１７からコマンド信号を入力し、ロウアドレスバッファ＆リフレッシュ回路２１、カラムアドレスバッファ＆バーストカウンタ２２、データ制御回路２３、ラッチ回路２４、ロウデコーダ３０、センスアンプ３２のそれぞれ動作を所定のタイミングで制御する。
ロウアドレスバッファ＆リフレッシュ回路２１は、外部からアドレス信号Ａｄｄｒｅｓｓ、バンクアドレス信号ＢａｎｋＡｄｄｒｅｓｓを入力バッファ１２を介して入力し、ロウアドレスおよびリフレッシュのためのアドレスを生成し、ロウデコーダ３０に供給する。
カラムアドレスバッファ＆バーストカウンタ２２は、外部からアドレス信号Ａｄｄｒｅｓｓ、バンクアドレス信号ＢａｎｋＡｄｄｒｅｓｓを入力バッファ１２を介して入力し、カラムアドレスを生成し、またバースト信号を生成し、カラムデコーダ３１に供給する。
メモリセルアレイ３３は、ダイナミック型のメモリセルを複数含み、複数のバンクから構成される。カラムデコーダ３１のデータとロウデコーダ３０のデータとによって指定されるメモリセルに対して制御部２０からの制御によってセンスアンプ３２を介してリード動作あるいはライト動作がなされる。
ＤＬＬ２５は、外部からクロック信号ＣＫ、／ＣＫを入力バッファ１１を介して入力し、入出力バッファ２６における入出力のタイミング信号を生成する。
書き込みデータとしてＤＱ信号は、入出力バッファ２６、ラッチ回路２４、データ制御回路２３、センスアンプ３２を介して指定のメモリセルに書き込まれる。また、指定のメモリセルから読み出されたデータは、センスアンプ３２、データ制御回路２３、ラッチ回路２４、入出力バッファ２６を介して読み出しデータであるＤＱ信号として外部に出力される。
ＤＱ信号の入出力タイミングを表すデータストローブ信号ＤＱＳ、／ＤＱＳは、入出力バッファ２６から出力される。あるいは、入出力バッファ２６に入力される。
オンダイターミネーション信号ＯＤＴは、入出力バッファ２６に入力され、入出力バッファ２６において内部の抵抗素子によってＤＱ信号における信号の反射を低減する機能を活性化する。ライトマスクイネーブル信号ＤＭは、入出力バッファ２６に入力され、書き込みデータのマスクを行う。
データストローブ信号ＲＤＱＳ、／ＲＤＱＳは、特定のモードに設定された場合に読み出しデータであるＤＱ信号のタイミングを示す信号として入出力バッファ２６から外部に出力される。
以上のような構成の半導体記憶装置において、図１の太い破線で囲まれるメモリセルアレイ３３、ロウデコーダ３０、センスアンプ３２は、厚膜（第１のゲート酸化膜厚）のトランジスタ（第１のトランジスタ）を用いる。また、図１の太線で囲まれる入力バッファ１１〜１３、入出力バッファ２６は、同じ厚膜トランジスタであって当該トランジスタよりも低い閾値電圧（低Ｖｔｈ）を有するトランジスタ（第３のトランジスタ）を用いる。その他の部分、すなわち、クロック発生部１６、コマンドデコーダ１７、モードレジスタ１８、制御部２０、ロウアドレスバッファ＆リフレッシュ回路２１、カラムアドレスバッファ＆バーストカウンタ２２、データ制御回路２３、ラッチ回路２４、ＤＬＬ２５、カラムデコーダ３１は、薄膜（第２のゲート酸化膜厚）のトランジスタ（第２のトランジスタ）を用いる。
図２は、本発明の第１の実施例に係る半導体記憶装置の構成を示す第２のブロック図である。図２において、半導体記憶装置は、図１では明示しなかった昇圧回路４１、降圧回路４２、レベルシフタ４３、４４を備える。
昇圧回路４１は、厚膜（第１のゲート酸化膜厚）のトランジスタ（第１のトランジスタ）で構成され、外部から供給される電源ＶＤＤ（例えば１．８Ｖ）を昇圧して電源ＶＰＰ（例えば２．８Ｖ）としてメモリセルアレイ４５に供給する。なお、メモリセルアレイ４５は、図１におけるメモリセルアレイ３３と同じであって、太い破線で囲まれる部分に相当する。
降圧回路４２は、厚膜（第１のゲート酸化膜厚）のトランジスタ（第１のトランジスタ）で構成され、外部から供給される電源ＶＤＤを降圧して電源ＶＰＥＲＩ（例えば１．３Ｖ）として周辺回路４６に供給する。なお、周辺回路４６は、図１における太い破線および太線で囲まれる部分を除く部分に相当する。
入出力バッファ４７は、図１における太線で囲まれる部分（入力バッファ１１〜１３、入出力バッファ２６）に相当し、周辺回路４６との間にレベルシフタ４３、４４を備える。
入出力バッファ４７と周辺回路４６とでは、与えられる電源電圧が異なり、動作する信号レベルが異なる。そこで、レベルシフタ４３は、周辺回路４６から出力される信号のレベルを上げて入出力バッファ４７に出力する。レベルシフタ４４は、入出力バッファ４７から出力される信号のレベルを下げて周辺回路４６に出力する。
以上のような構成の場合、メモリセルアレイ中のメモリセルトランジスタは、例えば２．８Ｖ系の電源が供給され、入出力バッファは、例えば１．８Ｖ系の電源が供給される。したがって、入出力バッファにおいて、メモリセルトランジスタと同じトランジスタを適用すると高速動作に適さない。そこで、入出力バッファのトランジスタに閾値電圧Ｖｔの低いトランジスタを用いることで、転送レートを向上させることが可能である。
図３は、入出力バッファ２６の一部となる出力バッファの回路図である。図３において、出力バッファは、ＣＭＯＳ回路で構成され、Ｐｃｈ側のスルーレートコントローラ５１、Ｎｃｈ側のスルーレートコントローラ５２、Ｐｃｈ側のＤＱバッファ５３、Ｎｃｈ側のＤＱバッファ５４、Ｐｃｈ側のＯＤＴコントローラ５５、Ｎｃｈ側のＯＤＴコントローラ５６、Ｐｃｈ側のＯＤＴバッファ５７、Ｎｃｈ側のＯＤＴバッファ５８、パッド５９を備える。
スルーレートコントローラ５１は、レベルシフタからの信号によってＤＱバッファ５３中のＰｃｈトランジスタのアクティブとされる個数を制御することで、パッド５９における出力信号の立ち上がり側のスルーレートを可変にする。
スルーレートコントローラ５２は、レベルシフタからの信号によってＤＱバッファ５４中のＮｃｈトランジスタのアクティブとされる個数を制御することで、パッド５９における出力信号の立ち下がり側のスルーレートを可変にする。
ＯＤＴコントローラ５５は、レベルシフタからの信号によってＯＤＴバッファ５７中のＰｃｈトランジスタのアクティブとされる個数を制御することで、パッド５９における終端抵抗値を可変にする。
ＯＤＴコントローラ５６は、レベルシフタからの信号によってＯＤＴバッファ５８中のＮｃｈトランジスタのアクティブとされる個数を制御することで、パッド５９における終端抵抗値を可変にする。
以上のように構成される出力バッファにおいて、ＰｃｈトランジスタおよびＮｃｈトランジスタは、厚膜（第１のゲート酸化膜厚）であって閾値電圧Ｖｔの低いトランジスタで構成される。
なお、出力バッファがオフ時にあって、パッド５９におけるリーク電流が所定値以下とならないような場合、ＤＱバッファ５３、５４、ＯＤＴバッファ５７、５８を構成するトランジスタを厚膜（第１のゲート酸化膜厚）であって閾値電圧Ｖｔの高いトランジスタで構成することでリーク電流を減少させるようにしてもよい。
また、入力バッファは、入力端子であるパッドにゲートが接続されるだけであるのでリーク電流の影響はなく、閾値電圧Ｖｔの低いトランジスタで構成することができる。
以上のような構成の半導体記憶装置によれば、低消費電力を実現し、入出力バッファの転送レートを向上させることができる。さらに、トランジスタを厚膜と薄膜の２種類とすることで、製造コストの増加を抑えることができる。
図４は、本発明の第２の実施例に係る半導体記憶装置の構成を示すブロック図である。図４において、半導体記憶装置は、ＤＲＡＭであって、入力バッファ１１ａ〜１３ａ、クロック発生部１６ａ、コマンドデコーダ１７ａ、モードレジスタ１８ａ、制御部２０ａ、ロウアドレスバッファ＆リフレッシュ回路２１ａ、カラムアドレスバッファ＆バーストカウンタ２２ａ、データ制御回路２３ａ、ラッチ回路２４ａ、ＤＬＬ２５ａ、入出力バッファ２６ａ、ロウデコーダ３０、カラムデコーダ３１ａ、センスアンプ３２、メモリセルアレイ３３を備える。ロウデコーダ３０、センスアンプ３２、メモリセルアレイ３３は、図１の同じ符号のそれぞれと同じである。
入力バッファ１１ａ〜１３ａ、入出力バッファ２６ａは、図１の入力バッファ１１〜１３、入出力バッファ２６とそれぞれ同一の機能を有するが、薄膜（第２のゲート酸化膜厚）のトランジスタ（第２のトランジスタ）を用いる。入力バッファ１１ａ〜１３ａ、入出力バッファ２６ａは、薄膜（第２のゲート酸化膜厚）のトランジスタ（第２のトランジスタ）を用いることで、低電圧化した電源に対して最適化され、転送レートを向上させることができる。
クロック発生部１６ａ、コマンドデコーダ１７ａ、モードレジスタ１８ａ、制御部２０ａ、ロウアドレスバッファ＆リフレッシュ回路２１ａ、カラムアドレスバッファ＆バーストカウンタ２２ａ、データ制御回路２３ａ、ラッチ回路２４ａ、ＤＬＬ２５ａ、カラムデコーダ３１ａは、図１のクロック発生部１６、コマンドデコーダ１７、モードレジスタ１８、制御部２０、ロウアドレスバッファ＆リフレッシュ回路２１、カラムアドレスバッファ＆バーストカウンタ２２、データ制御回路２３、ラッチ回路２４、ＤＬＬ２５、カラムデコーダ３１とそれぞれ同一の機能を有する。ただし、薄膜（第２のゲート酸化膜厚）であって、入力バッファ１１ａ〜１３ａ、入出力バッファ２６ａに用いるトランジスタよりも低い閾値電圧（低Ｖｔｈ）を有するトランジスタ（第４のトランジスタ）を用いる。このような周辺回路は、薄膜（第２のゲート酸化膜厚）であって、より低い閾値電圧（低Ｖｔｈ）を有するトランジスタを用いることでより低い電源電圧に対して最適化される。
以上のような構成の半導体記憶装置によれば、実施例１と同様に、低消費電力を実現し、入出力バッファの転送レートを向上させることができる。さらに、トランジスタを厚膜と薄膜の２種類とすることで、製造コストの増加を抑えることができる。
なお、前述の特許文献等の各開示を、本書に引用をもって繰り込むものとする。本発明の全開示（請求の範囲を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
本発明の第１の実施例に係る半導体記憶装置の構成を示す第１のブロック図である。 本発明の第１の実施例に係る半導体記憶装置の構成を示す第２のブロック図である。 本発明の第１の実施例に係る出力バッファの回路図である。 本発明の第２の実施例に係る半導体記憶装置の構成を示すブロック図である。
符号の説明
１１〜１３、１１ａ〜１３ａ 入力バッファ
１６、１６ａ クロック発生部
１７、１７ａ コマンドデコーダ
１８、１８ａ モードレジスタ
２０、２０ａ 制御部
２１、２１ａ ロウアドレスバッファ＆リフレッシュ回路
２２、２２ａ カラムアドレスバッファ＆バーストカウンタ
２３、２３ａ データ制御回路
２４、２４ａ ラッチ回路
２５、２５ａ ＤＬＬ
２６、２６ａ 入出力バッファ
３０ ロウデコーダ
３１、３１ａ カラムデコーダ
３２ センスアンプ
３３、４５ メモリセルアレイ
４１ 昇圧回路
４２ 降圧回路
４３、４４ レベルシフタ
４６ 周辺回路
４７ 入出力バッファ
５１、５２ スルーレートコントローラ
５３、５４ ＤＱバッファ
５５、５６ ＯＤＴコントローラ
５７、５８ ＯＤＴバッファ
５９ パッド

Claims (7)

  1. ダイナミック型のメモリセルを複数含むメモリセルアレイと、入出力バッファと、メモリセルアレイおよび入出力バッファ間に介在する周辺回路とを備える半導体記憶装置において、
    前記メモリセルアレイは、第１のゲート酸化膜厚の第１のトランジスタを備え、
    前記周辺回路は、第１のゲート酸化膜厚より薄い第２のゲート酸化膜厚の第２のトランジスタを備え、
    前記入出力バッファは、第１のゲート酸化膜厚を有すると共に前記第１のトランジスタの閾値電圧より低い閾値電圧を有する第３のトランジスタを備えることを特徴とする半導体記憶装置。
  2. ダイナミック型のメモリセルを複数含むメモリセルアレイと、入出力バッファと、メモリセルアレイおよび入出力バッファ間に介在する周辺回路とを備える半導体記憶装置において、
    前記メモリセルアレイは、第１のゲート酸化膜厚の第１のトランジスタを備え、
    前記入出力バッファは、第１のゲート酸化膜厚より薄い第２のゲート酸化膜厚の第２のトランジスタを備え、
    前記周辺回路は、第２のゲート酸化膜厚を有すると共に前記第２のトランジスタの閾値電圧より低い閾値電圧を有する第４のトランジスタを備えることを特徴とする半導体記憶装置。
  3. 入力される外部電源電圧を昇圧して前記メモリセルアレイに電源として供給する昇圧回路と、
    前記外部電源電圧を降圧して前記周辺回路に電源として供給する降圧回路と、
    を備え、
    前記昇圧回路および降圧回路は、第１のゲート酸化膜厚のトランジスタで構成されることを特徴とする請求項１または２記載の半導体記憶装置。
  4. 前記入出力バッファは、スルーレート制御回路と、ＯＤＴ制御回路と、スルーレート制御回路で駆動される出力バッファと、ＯＤＴ制御回路で駆動されるＯＤＴバッファとを含み、
    前記スルーレート制御回路およびＯＤＴ制御回路は、前記第３のトランジスタを備えることを特徴とする請求項１記載の半導体記憶装置。
  5. 前記出力バッファおよびＯＤＴバッファは、前記第３のトランジスタを備えることを特徴とする請求項４記載の半導体記憶装置。
  6. 前記入出力バッファは、スルーレート制御回路と、ＯＤＴ制御回路と、スルーレート制御回路で駆動される出力バッファと、ＯＤＴ制御回路で駆動されるＯＤＴバッファとを含み、
    前記スルーレート制御回路およびＯＤＴ制御回路は、前記第２のトランジスタを備えることを特徴とする請求項２記載の半導体記憶装置。
  7. 前記出力バッファおよびＯＤＴバッファは、前記第２のトランジスタを備えることを特徴とする請求項６記載の半導体記憶装置。
JP2008223510A 2008-09-01 2008-09-01 半導体記憶装置 Withdrawn JP2010062193A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008223510A JP2010062193A (ja) 2008-09-01 2008-09-01 半導体記憶装置
US12/325,026 US7835213B2 (en) 2008-09-01 2008-11-28 Semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008223510A JP2010062193A (ja) 2008-09-01 2008-09-01 半導体記憶装置

Publications (1)

Publication Number Publication Date
JP2010062193A true JP2010062193A (ja) 2010-03-18

Family

ID=41725252

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008223510A Withdrawn JP2010062193A (ja) 2008-09-01 2008-09-01 半導体記憶装置

Country Status (2)

Country Link
US (1) US7835213B2 (ja)
JP (1) JP2010062193A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8675420B2 (en) * 2011-05-26 2014-03-18 Micron Technology, Inc. Devices and systems including enabling circuits
JP2013069359A (ja) 2011-09-21 2013-04-18 Elpida Memory Inc 半導体装置及びデータ処理システム
US10128847B2 (en) 2016-02-26 2018-11-13 Micron Technology, Inc. Apparatuses and methods for level shifting
US11568920B2 (en) 2017-08-02 2023-01-31 Samsung Electronics Co., Ltd. Dual row-column major dram

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3853513B2 (ja) * 1998-04-09 2006-12-06 エルピーダメモリ株式会社 ダイナミック型ｒａｍ
JP4053506B2 (ja) 2004-03-01 2008-02-27 株式会社日立製作所 半導体集積回路

Also Published As

Publication number Publication date
US20100054035A1 (en) 2010-03-04
US7835213B2 (en) 2010-11-16

Similar Documents

Publication Publication Date Title
US6339344B1 (en) Semiconductor integrated circuit device
JP5343544B2 (ja) 半導体メモリ、半導体装置およびシステム
US10446195B2 (en) Voltage generation circuit
US7974140B2 (en) Semiconductor device having a mode register and a plurality of voltage generators
JP2007213637A (ja) 内部電源生成回路及びこれらを備えた半導体装置
JP2012230737A (ja) 半導体装置
US7961548B2 (en) Semiconductor memory device having column decoder
US20070036006A1 (en) System and method for mode register control of data bus operating mode and impedance
JP2010062193A (ja) 半導体記憶装置
JP2013030245A (ja) 情報処理システム
US8331165B2 (en) Semiconductor device
US10541021B2 (en) Apparatuses and methods for implementing access line loads for sense amplifiers for open access line sensing
US7706206B2 (en) Semiconductor integrated circuit
US7623408B2 (en) Semiconductor memory device comprising data path controller and related method
US20230206986A1 (en) Low power clock injection during idle mode operations
JP2013004136A (ja) 半導体装置
KR100769492B1 (ko) 반도체 집적 회로
US8279699B2 (en) Semiconductor memory device with reduced power noise
US10916294B2 (en) Apparatuses and methods for concentrated arrangement of amplifiers
KR20100108699A (ko) 입력레벨 조절기능을 갖는 반도체 장치의 입력버퍼 회로
US6344763B1 (en) Semiconductor integrated circuit device that can suppress generation of signal skew between data input/output terminals
JP2008226384A (ja) 半導体記憶装置及びその試験方法
JP2002074961A (ja) 半導体記憶装置
CN111028871B (zh) 用于将电压提供到其间安置有时钟信号线的导电线的设备及方法
WO2014027469A1 (en) Semiconductor device with floating body structure

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20111101