JP2010061074A - 電気光学装置 - Google Patents

Abstract

【課題】ペルチェ素子を備え、画素領域の開口率を低下させることなく、より良い冷却効果が得られる電気光学装置を提供すること。
【解決手段】電気光学装置は、素子基板１０と、素子基板１０に配列された画素４と、素子基板１０の画素４の領域に設けられた光反射層２６と、素子基板１０に設けられたペルチェ効果を有するペルチェ素子５０と、を備え、ペルチェ素子５０は、光反射層２６からなる金属層と、金属層５１と、金属層５２と、光反射層２６と金属層５１との間に設けられたＰ型半導体素子５３と、光反射層２６と金属層５２との間に設けられたＮ型半導体素子５４とを含む。
【選択図】図６

Description

本発明は、電気光学装置に関する。

液晶装置等の電気光学装置は、その使用環境において、太陽光、照明光、あるいはバックライト等の外光が照射されることで温度上昇が起こり易い。このような温度上昇により、液晶装置の液晶層が熱劣化すると、液晶装置の表示品質が低下してしまう。

このような温度上昇による表示品質の低下を防止するため、液晶装置において、遮光層をペルチェ素子の吸熱体として利用する構成が提案されている（例えば、特許文献１参照）。このような構成によれば、ペルチェ素子の吸熱体である遮光層で液晶装置の熱を吸熱して冷却することにより、液晶層の熱劣化を抑制することができる。

特開２００２−３０３８８０号公報

ところで、遮光層は、スイッチング素子のチャネル領域に光が入射することによる光電効果等でリーク電流が発生するのを防止するため、チャネル領域に入射する光を遮蔽するよう局所的に設けられている。したがって、遮光層をペルチェ素子の吸熱体とする場合、実質的に表示に寄与する画素領域には吸熱体を配置できず、また、画素領域の開口率低下を避けるため吸熱体を広い範囲に配置することは困難である。そのため、冷却効果が十分に得られない場合があるという課題があった。

本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。

［適用例１］本適用例に係る電気光学装置は、第１の基板と、前記第１の基板に配列された画素と、前記第１の基板の前記画素の領域に設けられた第１の光反射層と、前記第１の基板に設けられたペルチェ効果を有する第１のペルチェ素子と、を備え、前記第１のペルチェ素子は、第１の金属層と、第２の金属層と、第３の金属層と、前記第１の金属層と前記第２の金属層との間に設けられたＰ型半導体素子と、前記第１の金属層と前記第３の金属層との間に設けられたＮ型半導体素子と、を含み、前記第１の金属層は前記第１の光反射層からなることを特徴とする。

この構成によれば、電気光学装置は第１の光反射層と第１のペルチェ素子とを備えており、第１のペルチェ素子の第１の金属層は第１の光反射層からなる。この第１のペルチェ素子では、第２の金属層および第３の金属層間に直流電圧を印加してＮ型半導体素子側からＰ型半導体素子側に直流電流を流すことにより、第１の金属層すなわち第１の光反射層で吸熱が起こり、第２の金属層および第３の金属層で発熱が起こる。第１の光反射層は、電気光学装置において実質的に表示に寄与する画素の領域に配置されている。このため、第１のペルチェ素子の吸熱側となる金属層を、画素の領域に配置するとともに、画素の開口率を低下させることなく広い範囲に配置することができる。これにより、電気光学装置において、画素の領域を効果的に冷却できるので、熱劣化による電気光学装置の表示品質の低下を抑えることができる。

また、第１のペルチェ素子では、直流電圧の極性を逆にしてＰ型半導体素子側からＮ型半導体素子側に直流電流を流すことにより、第１の光反射層で発熱が起こり、第２の金属層および第３の金属層で吸熱が起こる。したがって、電流の向きを反転すれば、第１のペルチェ素子により電気光学装置の画素の領域を加熱することもできる。

［適用例２］上記適用例に係る電気光学装置であって、前記第２の金属層および前記第３の金属層は、前記第１の光反射層とは異なる層に設けられていてもよい。

この構成によれば、第２の金属層および第３の金属層は第１の光反射層とは異なる層に設けられるので、吸熱側の金属層と発熱側の金属層との間に別の層を介在させることができる。これにより、第２の金属層および第３の金属層が第１の光反射層に平面的に近い位置にあっても、吸熱側の金属層と発熱側の金属層との間で互いに熱が伝達しにくくすることができる。

［適用例３］上記適用例に係る電気光学装置であって、前記第２の金属層および前記第３の金属層は、前記第１の光反射層と同層に設けられていてもよい。

この構成によれば、第２の金属層および第３の金属層が第１の光反射層と同層に設けられるので、吸熱側の金属層と発熱側の金属層とを同一工程で形成できる。なお、第２の金属層および第３の金属層を第１の光反射層から離れた位置に配置すれば、吸熱側の金属層と発熱側の金属層との間で互いに熱が伝達しにくくすることができる。

［適用例４］上記適用例に係る電気光学装置であって、前記第１の光反射層は、互いに隣り合う前記画素に亘って連なって形成されていてもよい。

この構成によれば、第１の光反射層が互いに隣り合う画素に亘って連なって形成されているので、冷却または加熱するための金属層をより大きくすることができる。これにより、第１のペルチェ素子の吸熱効果または放熱効果を高めることができる。

［適用例５］上記適用例に係る電気光学装置であって、前記第１の基板に対向して配置された第２の基板と、前記第１の基板と前記第２の基板との間に配置された液晶層と、前記第１の光反射層の前記第２の基板側に設けられた第１の電極および第２の電極と、を備えていてもよい。

この構成によれば、液晶装置において、第１のペルチェ素子で液晶層を冷却することにより、液晶層の熱劣化による表示品質の低下を抑えることができる。また、液晶装置を低温環境下で使用する場合に、第１のペルチェ素子で液晶層を加熱することにより、低温環境下でのコントラストの低下を抑えることや、応答速度を向上させることができる。

［適用例６］上記適用例に係る電気光学装置であって、前記第１の基板の前記第１の光反射層上に設けられた第１の電極および第２の電極と、前記第１の電極および前記第２の電極の間に配置された少なくとも発光層を含む有機機能層と、を備えていてもよい。

この構成によれば、有機ＥＬ装置において、第１のペルチェ素子で有機機能層を冷却することにより、有機機能層の熱劣化による表示品質の低下を抑えることができる。

［適用例７］上記適用例に係る電気光学装置であって、前記第１の基板の前記画素の領域に配置された第２の光反射層と、前記第１の基板に設けられたペルチェ効果を有する第２のペルチェ素子と、をさらに備え、前記第２のペルチェ素子は、前記第２の光反射層からなる金属層を含んでいてもよい。

この構成によれば、電気光学装置は第２の光反射層を吸熱側または発熱側の金属層とする第２のペルチェ素子をさらに備えている。したがって、第１のペルチェ素子と第２のペルチェ素子とで個別に電気光学装置の画素の領域を冷却または加熱できる。ところで、同一のペルチェ素子で電流の向きを反転させて、同一の金属層を吸熱側から発熱側、または発熱側から吸熱側に切り替える場合、金属層の温度が雰囲気の温度に戻るまでにある程度の時間を要する。これに対して、第１のペルチェ素子と第２のペルチェ素子とのいずれか一方を冷却用とし他方を加熱用として、第１のペルチェ素子と第２のペルチェ素子とを切り替えて使用すれば、金属層の温度が雰囲気の温度に戻るまでの時間が不要になるので、画素の領域の冷却から加熱への切り替え、または加熱から冷却への切り替えを速やかに行うことができる。

以下に、本実施の形態について図面を参照して説明する。なお、参照する各図面において、構成をわかりやすく示すため、各構成要素の層厚や寸法の比率、角度等は適宜異ならせてある。また、参照する各図面において、素子、配線、接続部等を省略してある。

（第１の実施形態）
＜液晶装置＞
まず、第１の実施形態に係る電気光学装置としての液晶装置の構成について図を参照して説明する。図１は、第１の実施形態に係る液晶装置の構成を示す図である。詳しくは、（ａ）は斜視図であり、（ｂ）は（ａ）中のＡ−Ａ’線に沿った断面図である。図２は、第１の実施形態に係る液晶装置の表示領域を拡大して示した平面図である。図３は、第１の実施形態に係る液晶装置の電気的な構成を示す等価回路図である。

本実施形態に係る液晶装置は、スイッチング素子としてＴＦＴ（Thin Film Transistor：薄膜トランジスタ）素子を備えたアクティブマトリクス型の液晶装置であるとともに、ＴＮ（Twisted Nematic）方式の半透過反射型の液晶装置である。図１に示すように、液晶装置１００は、第１の基板としての素子基板１０と、素子基板１０に対向して配置された第２の基板としての対向基板３０とを備えている。素子基板１０と対向基板３０とは、枠状のシール剤４１を介して対向して貼り合わされている。

素子基板１０と対向基板３０とシール剤４１とによって囲まれた空間には、液晶層４０が封入されている。素子基板１０の液晶層４０とは反対側の面には、偏光板４４が配置されており、対向基板３０の液晶層４０とは反対側の面には、偏光板４５が配置されている。素子基板１０は、対向基板３０より大きく、一部が対向基板３０に対して張り出した状態で貼り合わされている。この張り出した部位には、液晶層４０を駆動するためのドライバＩＣ４２が実装されている。液晶装置１００は、液晶層４０が封入された表示領域２において表示を行う。

図２に示すように、表示領域２には、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の表示に寄与する画素４Ｒ，４Ｇ，４Ｂ（以下では、対応する色について区別しない場合には単に画素４とも呼ぶ）が配列されている。画素４は、液晶装置１００の表示の最小単位であり、隣り合う画素４同士の間に間隔が空くように、Ｘ軸およびＹ軸に沿ってマトリクス状に配置されている。画素４の領域は、例えば矩形状である。画素４の領域外、すなわち隣り合う画素４同士の間には、遮光層３２が配置されている。遮光層３２は、格子状に形成されており、画素４の領域を区画している。遮光層３２は、画素４同士の間から漏れる光を遮って表示のコントラストを向上させる役割を果たす。なお、Ｘ軸は画素４の行方向を示し、Ｙ軸は画素４の列方向を示している。

画素４は、反射表示領域Ｒと透過表示領域Ｔとを有している。図２において、斜線で示した部分が反射表示領域Ｒである。反射表示領域Ｒは、画素４の領域においてＴＦＴ素子２０（図４参照）側に位置している。Ｘ軸に沿った方向には反射表示領域Ｒ同士または透過表示領域Ｔ同士が対向するように配列され、Ｙ軸に沿った方向には反射表示領域Ｒと透過表示領域Ｔとが互いに対向するように配列されている。画素４Ｒ，４Ｇ，４Ｂから画素群６が構成されている。液晶装置１００では、画素群６において画素４Ｒ，４Ｇ，４Ｂの表示の輝度を適宜変えることで、種々の色の表示を行うことができる。

図３に示すように、表示領域２には、走査線１２とデータ線１４とが交差するように形成され、走査線１２とデータ線１４との交差に対応して画素４が設けられている。画素４には、第１の電極としての画素電極１６と、画素電極１６をスイッチング制御するためのＴＦＴ素子２０とが形成されている。ＴＦＴ素子２０は、例えばＮチャネル型のＴＦＴである。

ＴＦＴ素子２０のソース電極２０ｓ（図４参照）は、データ線駆動回路１３から延在するデータ線１４に電気的に接続されている。データ線１４には、データ線駆動回路１３からデータ信号（画素信号）Ｓ１、Ｓ２、…、Ｓｎが線順次で供給される。ＴＦＴ素子２０のゲート電極２０ｇ（図４参照）は、走査線駆動回路１５から延在する走査線１２の一部である。走査線１２には、走査線駆動回路１５から走査信号Ｇ１、Ｇ２、…、Ｇｍが線順次で供給される。ＴＦＴ素子２０のドレイン電極２０ｄ（図４参照）は、画素電極１６に電気的に接続されている。

データ信号Ｓ１、Ｓ２、…、Ｓｎは、ＴＦＴ素子２０を一定期間だけオン状態とすることにより、データ線１４を介して画素電極１６に所定のタイミングで書き込まれる。このようにして画素電極１６を介して液晶層４０に書き込まれた所定レベルのデータ信号は、第２の電極としての共通電極１８（図５参照）との間に形成される液晶容量で一定期間保持される。なお、保持されたデータ信号Ｓ１、Ｓ２、…、Ｓｎがリークするのを防止するため、走査線１２に沿って形成された容量線１７と画素電極１６との間に蓄積容量１７ａが形成され、液晶容量と並列に配置されている。

次に、第１の実施形態に係る液晶装置１００の詳細な構成について図を参照して説明する。図４および図５は、第１の実施形態に係る液晶装置１００の画素４の構成を示す図である。詳しくは、図４は、液晶装置１００の画素４を対向基板３０側から見たときの平面図であり、対向基板３０の図示を省略している。図５は、図４中のＢ−Ｂ’線に沿った断面図である。なお、図４において、画素４の領域を２点鎖線で示すが、この画素４の領域外に平面的に重なるように遮光層３２（図５参照）が配置されている。また、Ｘ軸およびＹ軸は、それぞれ図２におけるＸ軸およびＹ軸の方向を示している。

図５に示すように、素子基板１０は、基板１１を基体として構成されており、基板１１上に、ＴＦＴ素子２０と、ゲート絶縁層２２と、中間層２３と、絶縁層２４と、中間層２５と、第１の光反射層としての光反射層２６と、絶縁層２８と、画素電極１６と、第１のペルチェ素子としてのペルチェ素子５０（図６参照）と、を備えている。基板１１は、透光性を有する材料からなり、例えばガラスからなる。基板１１の材料は、石英や樹脂であってもよい。

基板１１の液晶層４０側には、半導体層２１が島状に形成されている。半導体層２１は、例えばポリシリコンからなる。半導体層２１は、非晶質シリコンや他の半導体であってもよい。半導体層２１には、チャネル領域２１ｃと、チャネル領域２１ｃの両側に位置するソース領域２１ｓとドレイン領域２１ｄとが設けられている。ゲート絶縁層２２は、基板１１と半導体層２１とを覆うように形成されている。ゲート絶縁層２２は、例えばＳｉＯ₂（酸化ケイ素）からなる。

ゲート絶縁層２２上には、ゲート電極２０ｇが形成されている。ゲート電極２０ｇは、同層に形成された走査線１２から分岐した部分であり、チャネル領域２１ｃに対向するように配置されている。中間層２３は、ゲート絶縁層２２とゲート電極２０ｇ（走査線１２）とを覆うように形成されている。中間層２３は、例えばアクリル樹脂等からなる。

中間層２３上には、ソース電極２０ｓとドレイン電極２０ｄとが形成されている。ソース電極２０ｓは、データ線１４の一部分であり、その一部がソース領域２１ｓの一部を覆うように形成されている。ソース電極２０ｓは、中間層２３とゲート絶縁層２２とを貫通するコンタクトホールを介して、ソース領域２１ｓに電気的に接続されている。ドレイン電極２０ｄは、ドレイン領域２１ｄの一部を覆うように形成されている。ドレイン電極２０ｄは、中間層２３とゲート絶縁層２２とを貫通するコンタクトホールを介して、ドレイン領域２１ｄに電気的に接続されている。ソース電極２０ｓとドレイン電極２０ｄとは、例えばＡｌ（アルミニウム）からなる。ソース電極２０ｓとドレイン電極２０ｄとの材料は、他の金属やＩＴＯ（Indium Tin Oxide：インジウム錫酸化物）であってもよい。また、ソース電極２０ｓとドレイン電極２０ｄとが異なる材料で形成されていてもよい。

半導体層２１と、ゲート絶縁層２２と、ゲート電極２０ｇと、ソース電極２０ｓと、ドレイン電極２０ｄとでＴＦＴ素子２０が構成される。ＴＦＴ素子２０は、素子基板１０においてゲート電極２０ｇが半導体層２１よりも基板１１から遠くに位置するトップゲート構造を有している。なお、半導体層２１に基板１１の側から入射した光が照射されないように、半導体層２１よりも基板１１側に、チャネル領域２１ｃに平面的に重なるように遮光層が配置されていてもよい。

絶縁層２４は、中間層２３と、ソース電極２０ｓと、ドレイン電極２０ｄとを覆うように形成されている。絶縁層２４は、例えばＳｉＮ（窒化ケイ素）からなる。中間層２５は、絶縁層２４を覆うように形成されている。中間層２５は、例えばアクリル樹脂等からなる。

光反射層２６は、中間層２５上に形成されている。図４において、斜線で示した部分が光反射層２６である。光反射層２６は、反射表示領域Ｒに設けられており、ＴＦＴ素子２０に平面的に重なるように配置されている。光反射層２６をＴＦＴ素子２０に重なるように配置することにより、反射表示領域Ｒをより大きくし、実質的に表示に寄与する画素４の領域を大きくできる。

光反射層２６は、光反射性を有する金属膜からなり、例えばＡｌからなる。光反射層２６の材料は、Ａｇ（銀）やＡＰＣ（銀−パラジウム−銅の合金）であってもよい。光反射層２６には、開口部２６ａが設けられている。開口部２６ａは、画素電極１６とドレイン電極２０ｄとを電気的に接続するコンタクトホールに接しないように、コンタクトホールの径よりも一回り大きく形成されている。なお、光反射層２６は、ペルチェ素子５０の構成要素でもある。ペルチェ素子５０の構成については後述する。

図５に示すように、絶縁層２８は、中間層２５と光反射層２６とを覆うように形成されている。絶縁層２８は、例えばＳｉＮやＳｉＯＮ（酸化窒化ケイ素）からなる。画素電極１６は、絶縁層２８上に、反射表示領域Ｒと透過表示領域Ｔとに亘って形成されている。画素電極１６は、ドレイン電極２０ｄに平面的に重なるように配置されている。画素電極１６は、透光性を有する導電材料からなり、例えばＩＴＯからなる。画素電極１６は、絶縁層２８と中間層２５と絶縁層２４とを貫通するコンタクトホールを介して、ドレイン電極２０ｄに電気的に接続されている。なお、図４および図５では図示を省略するが、画素電極１６と、走査線１２に沿って形成された容量線１７（図３参照）との間に蓄積容量１７ａ（図３参照）が形成される。

素子基板１０の液晶層４０に接する側には、絶縁層２８と画素電極１６とを覆うように配向膜（図示しない）が形成されている。配向膜は、例えばポリイミド樹脂からなる。配向膜の表面には、液晶層４０の配向方向を規制するため、例えば、画素４の行方向（図４のＸ軸方向）に沿った方向を配向方向とするラビング処理等の配向処理が施されている。

なお、中間層２５は、光反射層２６に接する側の反射表示領域Ｒに、凹凸面を有していてもよい。中間層２５の凹凸面上に光反射層２６が形成されると、光反射層２６の表面に中間層２５の凹凸面が反映され、液晶層４０側から入射した光を散乱反射することができる。なお、中間層２５が凹凸面を有する場合、光反射層２６の凹凸面の段差を埋めることにより反射表示領域Ｒにおける液晶層４０側の面を略平坦化するために、光反射層２６と画素電極１６との間に平坦化層が設けられていてもよい。

次に、対向基板３０は、液晶装置１００の観察側に位置している。対向基板３０は、基板３１を基体として構成されており、基板３１上に、遮光層３２と、カラーフィルタ層３４と、オーバーコート層３５と、配向膜３６と、位相差層３８と、共通電極１８とを備えている。基板３１は、透光性を有する材料からなり、例えばガラスからなる。基板３１の材料は、石英や樹脂であってもよい。

遮光層３２とカラーフィルタ層３４とは、基板３１の液晶層４０側に形成されている。遮光層３２は、基板３１上の隣り合う画素４同士の間の領域に配置されている。カラーフィルタ層３４は、遮光層３２により区画された領域に配置されている。カラーフィルタ層３４は、例えばアクリル樹脂等からなり、画素４で表示するＲ、Ｇ、Ｂの各色に対応する色材を含有している。オーバーコート層３５は、遮光層３２とカラーフィルタ層３４とを覆うように形成されている。オーバーコート層３５は、透光性を有する樹脂からなる。

配向膜３６は、オーバーコート層３５を覆うように形成されている。配向膜３６は、例えばポリイミド樹脂からなる。配向膜３６の表面には所定の方向に配向処理が施されている。

位相差層３８は、配向膜３６上に設けられ、反射表示領域Ｒに配置されている。位相差層３８は、例えば、複屈折性を有する光硬化性材料が配向膜３６に施された配向処理により配向された状態で硬化されて形成されている。位相差層３８は、入射される可視光の波長に対し所定の位相差、例えば１／４波長分の位相差を付与する。位相差層３８は、自身の層厚により、反射表示領域Ｒと透過表示領域Ｔとにおいて液晶層４０の層厚を異ならせる液晶層厚調整層としての役割も果たしている。なお、位相差層３８は、オーバーコート層３５と同じ材料で形成された保護層であってもよいし、保護層と位相差層とを含む構成であってもよい。

共通電極１８は、配向膜３６と位相差層３８とを覆うように形成されている。共通電極１８は、画素電極１６に平面的に重なる領域に、画素電極１６に対向するように配置されている。共通電極１８は、透光性を有する導電材料からなり、例えばＩＴＯからなる。共通電極１８は、画素電極１６との間に、素子基板１０および対向基板３０に垂直な方向の縦電界を発生させる。

対向基板３０の液晶層４０に接する側には、共通電極１８を覆うように配向膜（図示しない）が形成されている。配向膜は、例えばポリイミド樹脂からなる。配向膜の表面には、素子基板１０の配向膜の配向方向と略直交する方向に配向処理が施されている。

液晶層４０は、素子基板１０と対向基板３０との間に配置されている。液晶層４０は、反射表示領域Ｒと透過表示領域Ｔとで層厚が異なる。具体的には、液晶層４０の反射表示領域Ｒにおける層厚は、液晶層４０の透過表示領域Ｔにおける層厚の略１／２となっている。

液晶層４０において、画素電極１６と共通電極１８との間に電界が発生していない状態（オフ状態）では、液晶分子は配向処理面に対して略水平に配向した状態となり、素子基板１０の配向膜と対向基板３０の配向膜とに施された配向処理によって略９０°ツイストしている。オフ状態では、液晶層４０は入射される可視光の波長に対して、例えば、反射表示領域Ｒにおいて１／４波長分の位相差を付与し、透過表示領域Ｔにおいて１／２波長分の位相差を付与する。

また、液晶層４０において、画素電極１６と共通電極１８との間に電界が発生している状態（オン状態）では、液晶分子は素子基板１０および対向基板３０に垂直な電界の方向に沿って立ち上がる。液晶層４０は、オン状態では入射される可視光の波長に対して位相差を付与しない。

偏光板４４の透過軸は、画素４の列方向（図４のＹ軸方向）に沿うように設けられており、偏光板４５の透過軸は、画素４の行方向（図４のＸ軸方向）に沿うように設けられている。したがって、偏光板４４の透過軸と偏光板４５の透過軸とは、互いに略直交するように設けられている。なお、偏光板４４の側にはバックライト装置が、偏光板４４に対向して配置されていてもよい。

次に、液晶装置１００の動作について説明する。まず、透過表示（透過モード）について説明する。素子基板１０の外面側から透過表示領域Ｔに入射した光は、偏光板４４によって画素４の列方向に平行な直線偏光に変換されて液晶層４０に入射する。ここで、オフ状態の場合には、液晶層４０に入射した直線偏光は、液晶分子のツイストによって入射時の偏光方向と直交する直線偏光に変換されて液晶層４０から射出される。そして、この直線偏光は、その偏光方向が偏光板４５の透過軸と平行であるため、偏光板４５を透過して表示光として視認されるので、明表示となる。

一方、オン状態の場合には、液晶層４０に入射した直線偏光は、液晶層４０により入射時と同一の偏光状態で液晶層４０から射出される。そして、この直線偏光は、その偏光方向が偏光板４５の透過軸と直交するため、偏光板４５で遮断されるので、暗表示となる。

続いて、反射表示（反射モード）について説明する。対向基板３０の外面側から入射した光は、偏光板４５によって画素４の行方向に平行な直線偏光に変換された後、位相差層３８により円偏光に変換されて液晶層４０に入射する。ここで、オフ状態の場合には、液晶層４０に入射した円偏光は、画素４の列方向に平行な直線偏光に変換されて光反射層２６に到達する。そして、光反射層２６でそのままの偏光状態で反射された直線偏光は、液晶層４０により再び円偏光に戻り、位相差層３８により画素４の行方向に平行な直線偏光に変換される。この直線偏光は偏光板４５を透過して表示光として視認されるので、明表示となる。

一方、オン状態の場合には、液晶層４０に入射した円偏光は、そのままの状態で光反射層２６に到達する。そして、光反射層２６で反射され回転方向が逆転された円偏光は、そのままの状態で液晶層４０を通過した後、位相差層３８により入射時の偏光方向と直交する直線偏光に変換される。この直線偏光は、その偏光方向が偏光板４５の透過軸と直交するため、偏光板４５で遮断されるので、暗表示となる。

次に、第１の実施形態に係る液晶装置１００が備えるペルチェ素子の構成について図を参照して説明する。図６および図７は、第１の実施形態に係る液晶装置１００の素子基板１０の構成を示す図である。詳しくは、図６は素子基板１０を対向基板３０側から見たときの平面図である。図７は、図６中のＣ−Ｃ’線に沿った断面図である。

図６に示すように、ペルチェ素子５０は、素子基板１０に設けられている。ペルチェ素子５０は、第１の金属層としての光反射層２６と、第２の金属層としての金属層５１と、第３の金属層としての金属層５２と、光反射層２６と金属層５１との間に設けられたＰ型半導体素子５３と、光反射層２６と金属層５２との間に設けられたＮ型半導体素子５４と、を備えている。

光反射層２６は、互いに隣り合う画素４に亘って連なって形成されており、走査線１２の延在方向に沿って延在している。金属層５１は、表示領域２外に位置しており、データ線１４の延在方向に沿って延在している。金属層５２は、表示領域２外の金属層５１とは反対側に位置しており、データ線１４の延在方向に沿って延在している。つまり、光反射層２６の延在方向の一端側に光反射層２６の延在方向と略直交するように金属層５１が配置されており、光反射層２６の延在方向の他端側に光反射層２６の延在方向と略直交するように金属層５２が配置されている。金属層５１および金属層５２は、例えばＡｌからなる。金属層５１および金属層５２の材料は、Ａｇ、Ｍｏ（モリブデン）、Ｗ（タングステン）、Ｔｉ（チタン）、Ｔａ（タンタル）、Ｃｒ（クロム）、Ｃｕ（銅）等やこれらを含む合金であってもよい。

Ｐ型半導体素子５３は、光反射層２６と金属層５１とに平面的に重なるように配置されている。Ｎ型半導体素子５４は、光反射層２６と金属層５２とに平面的に重なるように配置されている。Ｐ型半導体素子５３およびＮ型半導体素子５４は、例えばポリシリコンからなる。Ｐ型半導体素子５３およびＮ型半導体素子５４の材料は、４族元素（Ｓｉ、Ｇｅ、Ｓｎ、Ｐｂ等）系半導体、３族元素（Ｂ、Ａｌ、Ｇａ、Ｉｎ等）系半導体および５族元素（Ｎ、Ｐ、Ａｓ、Ｓｂ等）系半導体、または、２族元素（Ｚｎ、Ｃｄ、Ｈｇ等）系半導体および６族元素（Ｓ、Ｓｅ、Ｔｅ、Ｐｏ等）系半導体等の組み合わせであってもよい。Ｐ型半導体素子５３は、例えば、１Ｅ＋１２ｃｍ³〜１Ｅ＋１６ｃｍ³程度の濃度のＰ型不純物を含んでいる。Ｎ型半導体素子５４は、例えば、１Ｅ＋１２ｃｍ³〜１Ｅ＋１６ｃｍ³程度の濃度のＮ型不純物を含んでいる。

図７に示すように、金属層５１および金属層５２は、中間層２３上に形成されている。つまり、金属層５１および金属層５２は、ソース電極２０ｓおよびドレイン電極２０ｄと同層に設けられており、光反射層２６とは異なる層に設けられている。Ｐ型半導体素子５３およびＮ型半導体素子５４は、基板１１上に形成されている。つまり、Ｐ型半導体素子５３およびＮ型半導体素子５４は、ＴＦＴ素子２０の半導体層２１と同層に設けられている。金属層５１は、中間層２３とゲート絶縁層２２とを貫通するコンタクトホールを介して、Ｐ型半導体素子５３に電気的に接続されている。金属層５２は、中間層２３とゲート絶縁層２２とを貫通するコンタクトホールを介して、Ｎ型半導体素子５４に電気的に接続されている。

光反射層２６の一端側は、中間層２５と絶縁層２４と中間層２３とゲート絶縁層２２とを貫通するコンタクトホールを介して、Ｐ型半導体素子５３に電気的に接続されている。また、光反射層２６の他端側は、中間層２５と絶縁層２４と中間層２３とゲート絶縁層２２とを貫通するコンタクトホールを介して、Ｎ型半導体素子５４に電気的に接続されている。つまり、光反射層２６は、Ｐ型半導体素子５３を介して金属層５１に電気的に接続されるとともに、Ｎ型半導体素子５４を介して金属層５２に電気的に接続されている。

ペルチェ素子５０は、ペルチェ効果を有している。ペルチェ効果とは、異種の導体または半導体を電気的に直列に接合して直流電流を流すと、その接合部に吸熱および発熱が発生する現象である。図６に示すように、金属層５１と金属層５２との間に、金属層５２が陽極側になるように直流電源５５を接続して、金属層５２側すなわちＮ型半導体素子５４側から、光反射層２６を経て、金属層５１側すなわちＰ型半導体素子５３側に直流電流を流すことにより、光反射層２６で吸熱が起こり、金属層５１および金属層５２で発熱が起こる。光反射層２６で吸収された光反射層２６の周囲の熱は、金属層５１および金属層５２に移動し、金属層５１および金属層５２から液晶装置１００の外部へ放出される。このようにして、液晶装置１００において、ペルチェ素子５０により光反射層２６の周囲を冷却することができる。

なお、図７に示すように、発熱側となる金属層５１および金属層５２と、吸熱側となる光反射層２６との間には、中間層２５と絶縁層２４とが介在している。これにより、金属層５１および金属層５２が光反射層２６に平面的に近い位置にあっても、金属層５１および金属層５２と光反射層２６との間で互いに熱が伝達しにくくすることができる。金属層５１および金属層５２と光反射層２６との間に、さらに別の層を介在させてもよい。また、素子基板１０またはその外部に金属層５１および金属層５２に接続する放熱板を設けてもよい。

一般に、液晶装置は、その使用環境において、太陽光、照明光、あるいはバックライト等の外光が照射されることで温度上昇が起こり易い。また、夏の炎天下での使用や温度の高い場所での使用においても温度上昇が起こり易い。このような温度上昇により、液晶層が熱劣化すると、液晶装置の表示品質が低下してしまう。

本実施形態の液晶装置１００では、外光が照射された環境や温度の高い環境での使用において、ペルチェ素子５０で冷却することにより、液晶層４０の温度上昇を抑え、液晶層４０の熱劣化を抑制することができる。したがって、外光が照射された環境や温度の高い環境での使用において、液晶装置１００の表示品質の低下を抑えることができる。

ここで、液晶装置１００に遮光層を設けて、その遮光層をペルチェ素子の一方の金属層とする場合を想定してみる。遮光層は、半導体層２１のチャネル領域２１ｃに入射する光に起因する光電効果等によるリーク電流の発生を防止するため、チャネル領域２１ｃに入射する光を遮蔽するように、半導体層２１よりも基板１１側に局所的に設けられる。したがって、画素４の領域の開口率低下を避けるため、遮光層を広い範囲に配置することは困難である。また、遮光層は、光反射層２６よりも液晶層４０から遠い位置に配置される。

これに対して、液晶装置１００では、画素４の領域に配置された光反射層２６をペルチェ素子５０の吸熱側金属層として用いている。したがって、ペルチェ素子５０では、遮光層を吸熱側金属層として用いる場合に比べて、実質的に表示に寄与する画素４の領域において、より広い範囲で液晶層４０を冷却することができる。また、ペルチェ素子５０では、遮光層を用いる場合に比べて、より液晶層４０に近い位置で液晶層４０を冷却することができる。したがって、本実施形態の液晶装置１００の構成によれば、液晶層４０をより効果的に冷却することができる。

なお、光反射層２６がＴＦＴ素子２０に平面的に重なるように配置されているので、ペルチェ素子５０により液晶層４０とともにＴＦＴ素子２０を冷却することができる。これにより、ＴＦＴ素子２０が温度上昇することによりリーク電流が発生するのを抑えることができる。

ところで、ペルチェ効果は可逆的であり、電流の向きを変えると吸熱と発熱とが逆転する。このため、ペルチェ素子５０において、直流電源５５の極性を逆にして接続し、上述とは逆方向の金属層５１側から光反射層２６を経て金属層５２側に直流電流を流すと、光反射層２６で発熱が起こり、金属層５１および金属層５２で吸熱が起こる。これにより、光反射層２６の周囲を加熱することが可能である。したがって、液晶装置１００において、ペルチェ素子５０を、加熱用に用いることができ、使用環境に応じて冷却用と加熱用とで切り替えて用いることもできる。

液晶装置は、温度の低い環境下での使用においては、液晶層の温度が低下してコントラストの低下や応答速度の低下が起こり易い。本実施形態の液晶装置１００では、温度の低い環境での使用において、ペルチェ素子５０で加熱することにより、液晶層４０の温度低下を抑え、コントラストの低下や応答速度の低下を抑制することができる。したがって、温度の低い環境での使用においても、液晶装置１００の表示品質の低下を抑えることができる。

なお、ペルチェ素子５０を加熱用に用いる場合、ＴＦＴ素子２０の温度上昇を避けるため、光反射層２６がＴＦＴ素子２０に平面的に重ならないように配置されていてもよい。また、画素４の領域において、反射表示領域Ｒと透過表示領域Ｔとの位置関係が入れ替わり、反射表示領域ＲがＴＦＴ素子２０とは反対側に配置されていてもよい。

次に、第１の実施形態に係るペルチェ素子を備えた素子基板の製造方法について図を参照して説明する。図８および図９は、第１の実施形態に係る素子基板１０の製造方法を説明する図である。

まず、図８（ａ）に示すように、基板１１上に、半導体層２１ａと半導体層５３ａと半導体層５４ａとを形成する。ここでは、基板１１上に、例えばプラズマＣＶＤ法により非晶質シリコンからなる半導体膜を形成する。そして、半導体膜に例えばエキシマレーザ光を照射することにより、半導体膜をアニールして結晶化させる。続いて、フォトリソグラフィ法を用いて半導体膜をエッチングし、半導体層２１ａと半導体層５３ａと半導体層５４ａとを島状に形成する。

次に、図８（ｂ）に示すように、基板１１と半導体層２１ａと半導体層５３ａと半導体層５４ａとを覆うゲート絶縁層２２を形成する。そして、ゲート絶縁層２２上に、ゲート電極２０ｇ（走査線１２）を半導体層２１ａに対向するように形成する。

次に、図８（ｃ）に示すように、半導体層２１ａと半導体層５３ａと半導体層５４ａとに不純物の注入を行う。半導体層２１ａと半導体層５４ａとにはＮ型の不純物イオンを注入する。このとき、半導体層２１ａにおいては、例えばゲート電極２０ｇをマスクとして、ゲート電極２０ｇに平面的に重ならない部分にＮ型の不純物イオンを注入する。これにより、チャネル領域２１ｃとソース領域２１ｓとドレイン領域２１ｄとを有する半導体層２１が形成され、Ｎ型半導体素子５４が形成される。また、半導体層５３ａにはＰ型の不純物イオンを注入する。これにより、Ｐ型半導体素子５３が形成される。Ｎ型の不純物イオン注入とＰ型の不純物イオン注入とは、どちらを先に行ってもよいが、不純物を注入する際は注入する領域以外をマスキングする。

次に、図８（ｄ）に示すように、ゲート絶縁層２２とゲート電極２０ｇ（走査線１２）とを覆うように、中間層２３を形成する。そして、半導体層２１のソース領域２１ｓとドレイン領域２１ｄとに平面的に重なる部分、Ｐ型半導体素子５３に平面的に重なる部分、およびＮ型半導体素子５４に平面的に重なる部分に、エッチングにより中間層２３とゲート絶縁層２２とを貫通するコンタクトホールを形成する。

次に、図８（ｅ）に示すように、中間層２３上に、ソース電極２０ｓおよびドレイン電極２０ｄと、金属層５１および金属層５２とを形成する。このとき、上記の工程で形成したコンタクトホールを介して、ソース電極２０ｓをソース領域２１ｓに電気的に接続させ、ドレイン電極２０ｄをドレイン領域２１ｄに電気的に接続させる。また、同様にして、金属層５１をＰ型半導体素子５３に電気的に接続させ、金属層５２をＮ型半導体素子５４に電気的に接続させる。

次に、図９（ａ）に示すように、中間層２３と、ソース電極２０ｓおよびドレイン電極２０ｄと、金属層５１および金属層５２とを覆うように絶縁層２４を形成する。そして、絶縁層２４上に中間層２５を形成する。続いて、Ｐ型半導体素子５３に平面的に重なる部分、およびＮ型半導体素子５４に平面的に重なる部分に、エッチングにより中間層２５と絶縁層２４と中間層２３とゲート絶縁層２２とを貫通するコンタクトホールを形成する。

次に、図９（ｂ）に示すように、中間層２５上に光反射層２６を形成する。このとき、上記の工程で形成したコンタクトホールを介して、光反射層２６の一端側をＰ型半導体素子５３に電気的に接続させ、光反射層２６の他端側をＮ型半導体素子５４に電気的に接続させる。そして、光反射層２６のドレイン電極２０ｄに平面的に重なる部分に、エッチングにより開口部２６ａを、次の工程で形成されるコンタクトホールの径よりも一回り大きく形成する。

次に、図９（ｃ）に示すように、中間層２５と光反射層２６とを覆うように絶縁層２８を形成する。そして、ドレイン電極２０ｄに平面的に重なる部分に、光反射層２６に接しないように、エッチングにより絶縁層２８と中間層２５と絶縁層２４とを貫通するコンタクトホールを形成する。

次に、図７に示すように、絶縁層２８上に画素電極１６を形成する。このとき、上記の工程で形成したコンタクトホールを介して、画素電極１６をドレイン電極２０ｄに電気的に接続させる。以上により、素子基板１０を製造できる。

上述のように、本実施形態の液晶装置１００では、ペルチェ素子５０のＰ型半導体素子５３およびＮ型半導体素子５４を、半導体層２１を形成する工程で形成できる。また、ペルチェ素子５０の金属層５１および金属層５２を、ソース電極２０ｓおよびドレイン電極２０ｄを形成する工程で形成できる。したがって、ペルチェ素子５０を形成するための新たな工程を必要としない。

なお、本実施形態の液晶装置１００において、ＴＦＴ素子２０は、トップゲート構造を有していたが、ゲート電極２０ｇが半導体層２１よりも基板１１側に位置するボトムゲート構造を有していてもよい。また、ＴＦＴ素子２０は、ＬＤＤ構造を有していてもよい。

（第２の実施形態）
＜液晶装置＞
次に、第２の実施形態に係る電気光学装置としての液晶装置の構成について図を参照して説明する。第２の実施形態に係る液晶装置は、第１の実施形態に係る液晶装置に対して、ペルチェ素子の構成が異なっているが、その他の構成は同じである。第１の実施形態と共通する構成要素については、同一の符号を付しその説明を省略する。

図１０および図１１は、第２の実施形態に係る液晶装置１１０の素子基板６０の構成を示す図である。詳しくは、図１０は素子基板６０の平面図である。図１１は、図１０中のＤ−Ｄ’線に沿った断面図である。

図１１に示すように、素子基板６０は、基板１１を基体として構成されており、基板１１上に、ＴＦＴ素子２０と、ゲート絶縁層２２と、中間層２３と、絶縁層２４と、中間層２５と、光反射層２６と、絶縁層２８と、画素電極１６と、ペルチェ素子６２とを備えている。

図１０に示すように、ペルチェ素子６２は、光反射層２６と、第２の金属層としての金属層６３と、第３の金属層としての金属層６４と、光反射層２６と金属層６３との間に設けられたＰ型半導体素子５３と、光反射層２６と金属層６４との間に設けられたＮ型半導体素子５４と、を備えている。

金属層６３は、表示領域２外に位置しており、データ線１４の延在方向に沿って延在する部分と、その部分の延在方向の両端から走査線１２の延在方向に沿って表示領域２の略半分まで延在する一対の部分とを有している。金属層６４は、表示領域２外の金属層６３とは反対側に位置しており、データ線１４の延在方向に沿って延在する部分と、その部分の延在方向の両端から走査線１２の延在方向に沿って表示領域２の略半分まで延在する一対の部分とを有している。

また、金属層６３はＰ型半導体素子５３に平面的に重なるように配置されており、金属層６４はＮ型半導体素子５４に平面的に重なるように配置されている。金属層６３および金属層６４は、例えば光反射層２６の材料と同じ材料からなる。金属層６３および金属層６４の材料は、Ｍｏ（モリブデン）、Ｗ（タングステン）、Ｔｉ（チタン）、Ｔａ（タンタル）、Ｃｒ（クロム）、Ｃｕ（銅）等やこれらを含む合金であってもよい。

図１１に示すように、金属層６３および金属層６４は、中間層２５上に形成されている。つまり、金属層６３および金属層６４は、光反射層２６と同層に設けられている。金属層６３は、中間層２５と絶縁層２４と中間層２３とゲート絶縁層２２とを貫通するコンタクトホールを介して、Ｐ型半導体素子５３に電気的に接続されている。金属層６４は、中間層２５と絶縁層２４と中間層２３とゲート絶縁層２２とを貫通するコンタクトホールを介して、Ｎ型半導体素子５４に電気的に接続されている。したがって、光反射層２６は、Ｐ型半導体素子５３を介して金属層６３に電気的に接続されるとともに、Ｎ型半導体素子５４を介して金属層６４に電気的に接続されている。

ペルチェ素子６２は、図１０に示すように金属層６３と金属層６４との間に直流電源５５を接続し、金属層６４側すなわちＮ型半導体素子５４側から、光反射層２６を経て、金属層６３側すなわちＰ型半導体素子５３側に直流電流を流すことにより、光反射層２６で吸熱が起こり、金属層６３および金属層６４で発熱が起こる。また、直流電源５５の極性を逆にして接続し、上述とは逆方向に直流電流を流すことにより、光反射層２６で発熱が起こり、金属層６３および金属層６４で吸熱が起こる。したがって、ペルチェ素子６２を、冷却用または加熱用のいずれか一方に用いることができ、冷却用および加熱用で切り替えて用いることもできる。

本実施形態の液晶装置１１０が備えるペルチェ素子６２では、金属層６３および金属層６４が、光反射層２６と同じ材料で光反射層２６と同層に設けられるので、金属層６３および金属層６４を光反射層２６を形成する工程において形成できる。なお、金属層６３および金属層６４を光反射層２６から平面的に離れた位置に配置すれば、吸熱側の金属層と発熱側の金属層との間で互いに熱が伝達しにくくすることができる。

本実施形態の液晶装置１１０が備えるペルチェ素子６２の構成によれば、第１の実施形態の液晶装置１００が備えるペルチェ素子５０と同様の効果が得られる。

（第３の実施形態）
＜液晶装置＞
次に、第３の実施形態に係る電気光学装置としての液晶装置の構成について図を参照して説明する。第３の実施形態に係る液晶装置は、第１の実施形態に係る液晶装置に対して、液晶装置が反射型であり、第２の光反射層と第２のペルチェ素子とをさらに備えている点が異なっているが、その他の構成は同じである。第１の実施形態と共通する構成要素については、同一の符号を付しその説明を省略する。

図１２は、第３の実施形態に係る液晶装置１２０の素子基板７０の構成を示す平面図である。素子基板７０は、素子基板１０（図７参照）の構成要素に加えて、第２の光反射層としての光反射層７８と、第２のペルチェ素子としてのペルチェ素子７２とを備えている。光反射層７８は、ペルチェ素子７２の構成要素でもある。液晶装置１２０は、反射型の液晶装置であり、画素４の領域において、液晶層４０（図示しない）側から入射した光を光反射層２６および光反射層７８で反射することにより、反射表示を行う。

ペルチェ素子７２は、光反射層７８と、金属層７３と、金属層７４と、光反射層７８と金属層７３との間に設けられたＮ型半導体素子７５と、光反射層７８と金属層７４との間に設けられたＰ型半導体素子７６と、を備えている。

光反射層７８は、中間層２５（図示しない）上に形成され、画素４の領域に光反射層２６とともに設けられている。光反射層７８と光反射層２６とは、画素４の領域を２分するように配置されている。光反射層７８は、例えば、光反射層２６の材料と同じ材料からなる。金属層７３および金属層７４は、金属層５１および金属層５２と同様に、中間層２３（図示しない）上に形成されている。金属層７３および金属層７４は、例えば、金属層５１および金属層５２と同じ材料からなる。

光反射層７８は、互いに隣り合う画素４に亘って連なって形成されており、光反射層２６の延在方向に沿って延在している。金属層７３は、表示領域２外の金属層５１側に位置しており、金属層５１の延在方向に沿って延在している。金属層７４は、表示領域２外の金属層５２側に位置しており、金属層５２の延在方向に沿って延在している。光反射層７８の延在方向の一端側に光反射層７８の延在方向と略直交するように金属層７３が配置されており、光反射層７８の延在方向の他端側に光反射層７８の延在方向と略直交するように金属層７４が配置されている。

Ｎ型半導体素子７５は、光反射層７８と金属層７３とに平面的に重なるように配置されている。Ｐ型半導体素子７６は、光反射層７８と金属層７４とに平面的に重なるように配置されている。Ｎ型半導体素子７５およびＰ型半導体素子７６は、基板１１（図示しない）上に形成されている。Ｎ型半導体素子７５およびＰ型半導体素子７６は、例えばポリシリコンからなる。

図示しないが、金属層７３は、中間層２３とゲート絶縁層２２とを貫通するコンタクトホールを介して、Ｎ型半導体素子７５に電気的に接続されている。金属層７４は、中間層２３とゲート絶縁層２２とを貫通するコンタクトホールを介して、Ｐ型半導体素子７６に電気的に接続されている。

光反射層７８の一端側は、中間層２５と絶縁層２４と中間層２３とゲート絶縁層２２とを貫通するコンタクトホールを介して、Ｎ型半導体素子７５に電気的に接続されている。また、光反射層７８の他端側は、中間層２５と絶縁層２４と中間層２３とゲート絶縁層２２とを貫通するコンタクトホールを介して、Ｐ型半導体素子７６に電気的に接続されている。つまり、光反射層７８は、Ｎ型半導体素子７５を介して金属層７３に電気的に接続されるとともに、Ｐ型半導体素子７６を介して金属層７４に電気的に接続されている。ペルチェ素子５０とペルチェ素子７２とでは、Ｐ型半導体素子とＮ型半導体素子との位置関係が反転している。

ペルチェ素子７２では、金属層７３と金属層７４との間に、金属層７４が陽極側になるように直流電源５５を接続し、金属層７４側すなわちＰ型半導体素子７６側から、光反射層７８を経て、金属層７３側すなわちＮ型半導体素子７５側に直流電流を流すことにより、光反射層７８で発熱が起こり、金属層７３および金属層７４で吸熱が起こる。また、直流電源５５の極性を逆にして接続し、上述とは逆方向に直流電流を流すことにより、光反射層７８で吸熱が起こり、金属層７３および金属層７４で発熱が起こる。したがって、ペルチェ素子７２を、冷却用または加熱用のいずれか一方に用いることができ、冷却用および加熱用で切り替えて用いることもできる。このように、液晶装置１２０では、ペルチェ素子５０とペルチェ素子７２とで個別に画素４の領域を冷却または加熱できる。

ところで、液晶装置を高温環境下から低温環境下に、あるいはその逆に短時間で移動して使用する際に、同一のペルチェ素子で電流の向きを反転させて、同一の金属層を吸熱側から発熱側、または発熱側から吸熱側に切り替える場合、金属層の温度が雰囲気の温度に戻るまでにある程度の時間を要する。これに対して、液晶装置１２０では、ペルチェ素子５０と第２のペルチェ素子７２とのいずれか一方を冷却用とし他方を加熱用として、ペルチェ素子５０とペルチェ素子７２とを切り替えて使用すれば、金属層の温度が雰囲気の温度に戻るまでの時間が不要になるので、画素４の領域の冷却から加熱への切り替え、または加熱から冷却への切り替えを速やかに行うことができる。

（第４の実施形態）
＜有機ＥＬ装置＞
次に、第４の実施形態に係る電気光学装置としての有機エレクトロルミネセンス装置（以下、有機ＥＬ装置と呼ぶ）の構成について図を参照して説明する。図１３は、第４の実施形態に係る有機ＥＬ装置の電気的な構成を示す等価回路図である。図１４は、有機ＥＬ装置の構成を示す断面図である。なお、第１の実施形態と共通する構成要素については、同一の符号を付しその説明を省略する。

本実施形態に係る有機ＥＬ装置２００は、スイッチング素子としてＴＦＴ素子を備えたアクティブマトリクス型の有機ＥＬ装置である。

図１３に示すように、表示領域２には、走査線１２とデータ線１４とが交差するように形成され、電源線８２がデータ線１４に並列に形成されている。データ線１４には、データ線駆動回路１３が接続されている。また、走査線１２には、走査線駆動回路１５が接続されている。走査線１２とデータ線１４および電源線８２との交差に対応して画素４が設けられている。

画素４には、走査線１２を介して走査信号がゲート電極に供給されるスイッチング用のＴＦＴ素子１９と、スイッチング用のＴＦＴ素子１９を介してデータ線１４から供給されるデータ信号を保持する保持容量８１と、保持容量８１によって保持されたデータ信号がゲート電極に供給される駆動用のＴＦＴ素子２０と、駆動用のＴＦＴ素子２０を介して電源線８２に電気的に接続したときに電源線８２から駆動電流が流れ込む第１の電極としての画素電極８４と、第２の電極としての陰極８６と、画素電極８４と陰極８６との間に配置された有機機能層８５とが設けられている。画素電極８４と有機機能層８５と陰極８６とで、有機ＥＬ素子８が構成される。

有機ＥＬ装置２００では、走査線１２が駆動されてスイッチング用のＴＦＴ素子１９がオン状態になると、そのときのデータ線１４の電位が保持容量８１に保持され、保持容量８１の状態に応じて駆動用のＴＦＴ素子２０のオン・オフ状態が決まる。そして、駆動用のＴＦＴ素子２０のチャネルを介して電源線８２から画素電極８４に電流が流れ、さらに有機機能層８５を介して陰極８６に電流が流れる。有機機能層８５は、これを流れる電流量に応じた輝度で発光する。

次に、有機ＥＬ装置２００の概略構成を説明する。図１４に示すように、有機ＥＬ装置２００は、第１の基板としての素子基板８０を備えている。素子基板８０は、基板１１を基体として構成されており、基板１１上に、ＴＦＴ素子２０と、ゲート絶縁層２２と、中間層２３と、絶縁層２４（図示しない）と、中間層２５と、光反射層２７と、絶縁層２８と、画素電極８４と、有機機能層８５と、陰極８６と、第１のペルチェ素子としてのペルチェ素子５０ａ（図１５参照）と、を備えている。有機ＥＬ装置２００は、有機機能層８５から発した光が陰極８６側に射出されるトップエミッション方式の有機ＥＬ装置である。

光反射層２７は、中間層２５上に形成されている。光反射層２７は、画素４の領域に配置されている。光反射層２７は、例えばＡｌからなる。絶縁層２８は、光反射層２７を覆うように形成されている。

画素電極８４は、絶縁層２８上に設けられている。画素電極８４は、例えばＩＴＯからなる。画素電極８４は、絶縁層２８と中間層２５と絶縁層２４とを貫通するコンタクトホールを介して、ＴＦＴ素子２０に電気的に接続されている。画素電極８４上には、親液性制御層８７が形成されている。親液性制御層８７は、画素電極８４に対応する開口部を有している。親液性制御層８７は、例えばＳｉＯ₂等の無機材料からなる。親液性制御層８７上には、隔壁層８８が形成されている。隔壁層８８は、例えばアクリル樹脂からなる。なお、隔壁層８８に平面的に重なるように遮光層が設けられていてもよい。

有機機能層８５は、隔壁層８８により区画された領域に形成されており、画素電極８４上に位置している。有機機能層８５は、図示しないが、順に積層された正孔輸送層と発光層とで構成されている。有機機能層８５では、正孔輸送層から注入される正孔と、陰極８６から注入される電子とが発光層で再結合することにより発光が得られる。本実施形態では、Ｒ、Ｇ、Ｂの各色に発光する有機機能層８５Ｒ、８５Ｇ、８５Ｂにより、有機ＥＬ素子８Ｒ、８Ｇ、８Ｂが構成される。なお、有機機能層８５は、発光層の上に積層された電子注入層をさらに有していてもよいし、発光層を含む４層以上の機能層で構成されていてもよい。

正孔輸送層の材料としては、例えば、ドーパントとしてポリスチレンスルホン酸（ＰＳＳ）を含有する３，４−ポリエチレンジオキシチオフェン（ＰＥＤＯＴ）等のポリチオフェン誘導体を用いることができる。発光層の材料としては、（ポリ）フルオレン誘導体（ＰＦ）、（ポリ）パラフェニレンビニレン誘導体（ＰＰＶ）、ポリフェニレン誘導体（ＰＰ）、ポリパラフェニレン誘導体（ＰＰＰ）、ポリビニルカルバゾール（ＰＶＫ）、ＰＥＤＯＴ等のポリチオフェン誘導体、ポリメチルフェニルシラン（ＰＭＰＳ）等を用いることができる。

有機機能層８５は、隔壁層８８により区画された領域に、例えば液滴吐出法を用いて、正孔輸送層の材料と発光層の材料とを順に配置することにより形成される。有機機能層８５を、真空蒸着法を用いて成膜してもよい。

陰極８６は、有機機能層８５と、隔壁層８８の上面および側部壁面とを覆っている。陰極８６は、有機ＥＬ装置がトップエミッション方式であることから、ＩＴＯ等の透光性導電材料からなる。また、陰極８６の材料は、電子注入効果の大きい材料、例えば、カルシウムやマグネシウム、ナトリウム、リチウム金属、またはこれらの金属化合物であってもよい。

陰極８６上には、陰極８６を覆う保護層９０が形成されている。保護層９０は、酸素や水分が浸入することによる陰極８６や有機機能層８５の劣化を防止するためのものである。保護層９０の材料としては、透光性、ガスバリア性、耐水性を考慮して、ＳｉＮやＳｉＯＮ等の窒素を含む珪素化合物等が好適に用いられる。

保護層９０は、封止層９２に覆われている。封止層９２は、例えば、エポキシ樹脂、アクリル樹脂、液状ガラス等の透光性を有する材料からなる。封止層９２上には、さらにガラス、樹脂フィルム、プラスチック、その他の透光性を有する封止部材９４が積層接着されている。なお、保護層９０上に、缶状の封止部材が接着固定されていてもよい。

本実施形態の有機ＥＬ装置２００においては、有機機能層８５から陰極８６側に発した光が陰極８６側に射出されるとともに、有機機能層８５から基板１１側に発した光が光反射層２７により反射されて、陰極８６側に射出される。

次に、第４の実施形態に係る有機ＥＬ装置が備えるペルチェ素子の構成について図を参照して説明する。図１５は、第４の実施形態に係る有機ＥＬ装置２００の素子基板８０の構成を示す平面図である。なお、第１の実施形態と共通する構成要素については、同一の符号を付しその説明を省略する。

図１５に示すように、ペルチェ素子５０ａは、素子基板８０に設けられている。ペルチェ素子５０ａは、第１の金属層としての光反射層２７と、金属層５１と、金属層５２と、光反射層２７と金属層５１との間に設けられたＰ型半導体素子５３と、光反射層２７と金属層５２との間に設けられたＮ型半導体素子５４と、を備えている。

光反射層２７は、互いに隣り合う画素４に亘って連なって形成されており、走査線１２の延在方向に沿って延在している。光反射層２７の延在方向の一端側には光反射層２７の延在方向と略直交するように金属層５１が配置されており、光反射層２７の延在方向の他端側には光反射層２７の延在方向と略直交するように金属層５２が配置されている。Ｐ型半導体素子５３は、光反射層２７と金属層５１とに平面的に重なるように配置されている。Ｎ型半導体素子５４は、光反射層２７と金属層５２とに平面的に重なるように配置されている。

図示しないが、光反射層２７の一端側は、中間層２５と絶縁層２４と中間層２３とゲート絶縁層２２とを貫通するコンタクトホールを介して、Ｐ型半導体素子５３に電気的に接続されている。また、光反射層２７の他端側は、中間層２５と絶縁層２４と中間層２３とゲート絶縁層２２とを貫通するコンタクトホールを介して、Ｎ型半導体素子５４に電気的に接続されている。つまり、光反射層２７は、Ｐ型半導体素子５３を介して金属層５１に電気的に接続されるとともに、Ｎ型半導体素子５４を介して金属層５２に電気的に接続されている。

ペルチェ素子５０ａでは、金属層５１と金属層５２との間に、金属層５２が陽極側になるように直流電源５５を接続して、金属層５２側から光反射層２７を経て金属層５１側に直流電流を流すことにより、光反射層２７で吸熱が起こり、金属層５１および金属層５２で発熱が起こる。光反射層２７で吸収された光反射層２７の周囲の熱は、金属層５１および金属層５２に移動し、金属層５１および金属層５２から有機ＥＬ装置２００の外部へ放出される。このようにして、ペルチェ素子５０ａにより、光反射層２７の周囲を冷却することができる。

一般に、有機ＥＬ装置では、有機機能層が電気的な抵抗を有するので、発光する際に有機機能層がある程度発熱する。また、夏の炎天下での使用や温度の高い場所での使用において、有機機能層の温度上昇が起こり易い。このような温度上昇により、有機機能層が熱劣化すると、有機機能層の発光輝度の低下や寿命の低下を招くこととなる。

本実施形態の有機ＥＬ装置２００では、ペルチェ素子５０ａで冷却することにより、有機機能層８５の温度上昇を抑え、有機機能層８５の熱劣化を抑制することができる。したがって、有機ＥＬ装置２００の発光輝度等の表示品質の低下や寿命の低下を抑えることができる。

なお、ペルチェ素子５０ａにおいても、直流電源５５の極性を逆にして接続し、上述とは逆方向に直流電流を流せば、光反射層２７で発熱が起こり、金属層５１および金属層５２で吸熱が起こる。これにより、光反射層２７の周囲を加熱することも可能である。

以上、本発明の実施形態について説明したが、上記実施形態に対しては、本発明の趣旨から逸脱しない範囲で様々な変形を加えることができる。変形例としては、例えば以下のようなものが考えられる。

（変形例１）
上記の第１の実施形態および第２の実施形態の液晶装置は、半透過反射型の液晶装置であったが、この形態に限定されない。液晶装置は、反射型の液晶装置であってもよい。このような反射型の液晶装置では、反射層が画素の領域に配置されるので、第１の実施形態と同等またはそれ以上の効果が得られる。

（変形例２）
上記の第１の実施形態、第２の実施形態、および第３の実施形態の液晶装置は、ＴＮ方式の半透過反射型の液晶装置であったが、この形態に限定されない。液晶装置は、ＴＮ方式と同様に素子基板と対向基板との間に生じる縦電界により液晶分子の配向制御を行う、ＶＡ（Vertical Alignment）方式やＥＣＢ（Electrically Controlled Birefringence）方式の液晶装置であってもよい。また、液晶装置は、素子基板に平行な方向の横電界により液晶分子の配向制御を行う、ＦＦＳ（Fringe-Field Switching）方式やＩＰＳ（In-Plane Switching）方式の液晶装置であってもよい。このようなＶＡ方式、ＥＣＢ方式、ＦＦＳ方式やＩＰＳ方式の液晶装置においても、ＴＮ方式の液晶装置と同様の効果が得られる。

（変形例３）
上記の第４の実施形態の有機ＥＬ装置は、Ｒ、Ｇ、Ｂの各色に発光する有機ＥＬ素子を有していたが、この形態に限定されない。有機ＥＬ装置は、Ｒ、Ｇ、Ｂのいずれか１色、または白色に発光する有機ＥＬ素子を有していてもよい。また、有機ＥＬ装置は、カラーフィルタと組み合わせて、Ｒ、Ｇ、Ｂの３色が得られる構成としてもよい。

（変形例４）
上記実施形態の電気光学装置は、液晶装置、有機ＥＬ装置であったが、この形態に限定されない。電気光学装置は、電気泳動素子を備えた電気泳動装置であってもよい。電気泳動素子を備えた電気泳動装置においても、ペルチェ素子を備えることにより、上記と同様の効果が得られる。

（変形例５）
上記実施形態の液晶装置または有機ＥＬ装置は、光センサまたは温度センサをさらに備えていてもよい。ペルチェ素子と光センサとを組み合わせることにより、例えば、所定の照度以上の外光が照射された場合に、ペルチェ素子が冷却動作をする構成としてもよい。また、ペルチェ素子と温度センサとを組み合わせることにより、例えば、所定の温度以上になった場合にペルチェ素子が冷却動作をする構成としてもよいし、所定の温度を境界としてペルチェ素子の冷却動作と加熱動作とが切り替わる構成としてもよい。

第１の実施形態に係る液晶装置の構成を示す図。 第１の実施形態に係る液晶装置の表示領域を拡大して示した平面図。 第１の実施形態に係る液晶装置の電気的な構成を示す等価回路図。 第１の実施形態に係る液晶装置の画素の構成を示す平面図。 図４中のＢ−Ｂ’線に沿った断面図。 第１の実施形態に係る液晶装置の素子基板の構成を示す平面図。 図６中のＣ−Ｃ’線に沿った断面図。 第１の実施形態に係る素子基板の製造方法を説明する図。 第１の実施形態に係る素子基板の製造方法を説明する図。 第２の実施形態に係る液晶装置の素子基板の構成を示す平面図。 図１０中のＤ−Ｄ’線に沿った断面図。 第３の実施形態に係る液晶装置の素子基板の構成を示す平面図。 第４の実施形態に係る有機ＥＬ装置の電気的な構成を示す等価回路図。 第４の実施形態に係る有機ＥＬ装置の構成を示す断面図。 第４の実施形態に係る有機ＥＬ装置の素子基板の構成を示す平面図。

符号の説明

２…表示領域、４…画素、６…画素群、８…有機ＥＬ素子、１０，６０，７０，８０…素子基板、１１…基板、１２…走査線、１３…データ線駆動回路、１４…データ線、１５…走査線駆動回路、１６…画素電極、１７…容量線、１７ａ…蓄積容量、１８…共通電極、１９，２０…ＴＦＴ素子、２１…半導体層、２２…ゲート絶縁層、２３…中間層、２４…絶縁層、２５…中間層、２６，２７，７８…光反射層、２８…絶縁層、３０…対向基板、３１…基板、３２…遮光層、３４…カラーフィルタ層、３５…オーバーコート層、３６…配向膜、３８…位相差層、４０…液晶層、４１…シール剤、４２…ドライバＩＣ、４４…偏光板、４５…偏光板、５０，５０ａ，６２，７２…ペルチェ素子、５１，５２，６３，６４，７３，７４…金属層、５３，７６…Ｐ型半導体素子、５４，７５…Ｎ型半導体素子、５５…直流電源、８１…保持容量、８２…電源線、８４…画素電極、８５…有機機能層、８６…陰極、８７…親液性制御層、８８…隔壁層、９０…保護層、９２…封止層、９４…封止部材、１００，１１０，１２０…液晶装置、２００…有機ＥＬ装置。

Claims (7)

1. 第１の基板と、
   前記第１の基板に配列された画素と、
   前記第１の基板の前記画素の領域に設けられた第１の光反射層と、
   前記第１の基板に設けられたペルチェ効果を有する第１のペルチェ素子と、を備え、
   前記第１のペルチェ素子は、
   第１の金属層と、
   第２の金属層と、
   第３の金属層と、
   前記第１の金属層と前記第２の金属層との間に設けられたＰ型半導体素子と、
   前記第１の金属層と前記第３の金属層との間に設けられたＮ型半導体素子と、を含み、
   前記第１の金属層は前記第１の光反射層からなることを特徴とする電気光学装置。
2. 請求項１に記載の電気光学装置であって、
   前記第２の金属層および前記第３の金属層は、前記第１の光反射層とは異なる層に設けられていることを特徴とする電気光学装置。
3. 請求項１に記載の電気光学装置であって、
   前記第２の金属層および前記第３の金属層は、前記第１の光反射層と同層に設けられていることを特徴とする電気光学装置。
4. 請求項１から３のいずれか一項に記載の電気光学装置であって、
   前記第１の光反射層は、互いに隣り合う前記画素に亘って連なって形成されていることを特徴とする電気光学装置。
5. 請求項１から４のいずれか一項に記載の電気光学装置であって、
   前記第１の基板に対向して配置された第２の基板と、
   前記第１の基板と前記第２の基板との間に配置された液晶層と、
   前記第１の光反射層の前記第２の基板側に設けられた第１の電極および第２の電極と、を備えたことを特徴とする電気光学装置。
6. 請求項１から４のいずれか一項に記載の電気光学装置であって、
   前記第１の基板の前記第１の光反射層上に設けられた第１の電極および第２の電極と、
   前記第１の電極および前記第２の電極の間に配置された少なくとも発光層を含む有機機能層と、を備えたことを特徴とする電気光学装置。
7. 請求項１から６のいずれか一項に記載の電気光学装置であって、
   前記第１の基板の前記画素の領域に配置された第２の光反射層と、
   前記第１の基板に設けられたペルチェ効果を有する第２のペルチェ素子と、をさらに備え、
   前記第２のペルチェ素子は、前記第２の光反射層からなる金属層を含むことを特徴とする電気光学装置。

Images