JP2010055629A - 画像音声信号処理装置及びそれを用いた電子機器 - Google Patents
画像音声信号処理装置及びそれを用いた電子機器 Download PDFInfo
- Publication number
- JP2010055629A JP2010055629A JP2009271743A JP2009271743A JP2010055629A JP 2010055629 A JP2010055629 A JP 2010055629A JP 2009271743 A JP2009271743 A JP 2009271743A JP 2009271743 A JP2009271743 A JP 2009271743A JP 2010055629 A JP2010055629 A JP 2010055629A
- Authority
- JP
- Japan
- Prior art keywords
- data bus
- data
- parallel processor
- processing
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【解決手段】 信号処理装置は、命令並列プロセッサ100、第1データ並列プロセッサ101、第2データ並列プロセッサ102、及び、専用ハードウェアである動き検出ユニット103とデブロックフィルタ処理ユニット104と可変長符号化/復号処理ユニット105とを備える。この構成により、処理量の多い画像圧縮伸張アルゴリズムの信号処理において、ソフトウェアとハードウェアで負荷が分散され高い処理能力と柔軟性を実現した信号処理装置、及びそれを用いた電子機器を提供出来る。
【選択図】 図2
Description
図1は、本発明の第1の実施の形態における信号処理装置のブロック図である。本形態の信号処理装置は、ローカルメモリ110を有する命令並列プロセッサ100、ローカルメモリ111を有する第1データ並列プロセッサ101、ローカルメモリ112を有する第2データ並列プロセッサ102、ローカルメモリ113を有する動き検出ユニット103、ローカルメモリ114を有するデブロックフィルタ処理ユニット104、ローカルメモリ115を有する可変長符号化/復号処理ユニット105、ローカルメモリ116を有する入出力インターフェース106、第1共有メモリ121、第1命令バス130、及び、第1データバス132を備え、第1命令バス130には、各プロセッサ100〜102と各ユニット112〜116とが接続され、第1データバス132には、ローカルメモリ110〜116と、第1共有メモリ121と、入出力インターフェース106とが接続されている。可変長符号化/復号処理ユニット105は、さらに、外部装置に対してビットストリーム入出力135を有しており、入出力インターフェース106は、外部装置に対してオーディオ入出力136とビデオ入出力137を有している。
図2は、本発明の第2の実施の形態における信号処理装置のブロック図である。図2において、図1と同様の構成要素については、同一の符号を付すことにより、説明を省略する。
図3は、本発明の第3の実施の形態におけるビデオエンコーダのブロック図である。
図10は、本発明の第4の実施の形態におけるビデオデコーダのブロック図である。
図11は、本発明の第5の実施の形態におけるオーディオエンコーダのブロック図であり、図12は、同じく、本発明の第5の実施の形態におけるオーディオデコーダのブロック図である。
図13は、本発明の第6の実施の形態におけるAV再生システムのブロック図である。
図14は、本発明の第7の実施の形態におけるAV記録システムのブロック図である。
図15は、本発明の第8の実施の形態におけるAV記録/再生システムのブロック図である。本形態のAV記録/再生システムは、制御部840、記録/再生装置841、変復調/エラー処理部842、AVエンコーダ/デコーダ部843、AVインターフェース845、及び、メモリ844を備え、AVエンコーダ/デコーダ部843は、ビデオエンコーダ/デコーダ843Aとオーディオエンコーダ/デコーダ843Bを有し、AVインターフェース845は、ビデオの入出力とオーディオの入出力を行う。
101 第1データ並列プロセッサ
102 第2データ並列プロセッサ
103 動き検出ユニット
104 デブロックフィルタ処理ユニット
105 可変長符号化/復号処理ユニット
106 入出力インターフェース
110〜116 ローカルメモリ
120 ブリッジユニット
121 第1共有メモリ
122 第2共有メモリ
130 第1命令バス
131 第2命令バス
132 第1データバス
133 第2データバス
301 符号化制御部
302 差分検出部
303 モード切替部
304 4×4DCT変換部
305 量子化部
306 逆量子化部
307 逆4×4DCT変換部
308 可変長符号部
309 再構築部
310、338 デブロックフィルタ
311、339 フレームメモリ
312 動き補償部
313 動き検出部
316 動きベクトル
317 予測画像
318 イントラモード
319 インターモード
331 復号制御部
332 可変長復号部
333 逆量子化部
334 逆4×4DCT変換部
335 再構築部
336 動きベクトル復号部
337 動き補償部
351 圧縮部
352 符号化部
361 復号部
362 伸長部
401 コンテキストモデリング部
402 バイナリ化部
403 出現確立予測部
404 符号化部
405 適応2進算術符号化処理部
406 隣接ブロックA
407 隣接ブロックB
408 符号化対象ブロックC
602 BS条件判定処理部
603、606、804、826、844 メモリ
604 制御部
605 フィルタ処理部
607〜609 フィルタ
801 再生装置
802 復調/エラー訂正部
803 AVデコーダ部
803A ビデオデコーダ
803B オーディオデコーダ
805、807 D/A変換器
822、824 A/D変換器
825 AVエンコーダ部
825A ビデオエンコーダ
825B オーディオエンコーダ
827 エラー訂正符号付与/変調部
828 記録装置
840 制御部
841 記録/再生装置
842 変復調/エラー処理部
843 AVエンコーダ/でコーダ部
843A ビデオエンコーダ/デコーダ
843B オーディオエンコーダ/デコーダ
845 AVインターフェース
901 システム制御部
902 SIMD型並列データ処理装置
903 MIMD型並列データ処理装置
904 共有メモリバス
905 共有メモリ
910、920 全体制御部
911〜914、925〜928 演算器
915〜918、929〜932 ローカルメモリ
921〜924 制御部
1001 画像処理装置
1002 命令メモリ
1003 プロセッサ
1004 SIMD型演算手段
1005 VLC(可変長符号化)処理手段
1006 外部データインターフェース
1007 内部データバス
1008 ビデオデータバス
1009 ビデオ入力装置
1010 ビデオ出力装置
1011 外部メモリ
Claims (8)
- 第1データバスと、
前記第1データバスに接続され、前記第1データバスを介して共有される第1共有メモリと、
前記第1データバスとは独立分離した状態に設けられる第2データバスと、
前記第2データバスに接続され、前記第2データバスを介して共有される第2共有メモリと、
前記第1データバスと前記第2データバスとを仲介し、前記第1データバスと前記第2データバスとを間接的に接続するブリッジユニットと、
音声オーディオの圧縮処理を行い、前記第2データバスに接続されるが前記第1データバスに直接接続されない命令並列プロセッサと、
それぞれ前記第1データバスに接続されるが前記第2データバスには直接接続されない、データ並列プロセッサ及び専用ハードウェアとを備え、
前記命令並列プロセッサ、前記データ並列プロセッサ及び前記専用ハードウェアのそれぞれは、同時並行して該当する処理を行い、
前記命令並列プロセッサ、前記データ並列プロセッサ及び前記専用ハードウェアのそれぞれは、同時並行して画像を圧縮する処理を実行することを特徴とする画像音声信号処理装置。 - 第1データバスと、
前記第1データバスに接続され、前記第1データバスを介して共有される第1共有メモリと、
前記第1データバスとは独立分離した状態に設けられる第2データバスと、
前記第2データバスに接続され、前記第2データバスを介して共有される第2共有メモリと、
前記第1データバスと前記第2データバスとを仲介し、前記第1データバスと前記第2データバスとを間接的に接続するブリッジユニットと、
音声オーディオの伸長処理を行い、前記第2データバスに接続されるが前記第1データバスに直接接続されない命令並列プロセッサと、
それぞれ前記第1データバスに接続されるが前記第2データバスには直接接続されない、データ並列プロセッサ及び専用ハードウェアとを備え、
前記命令並列プロセッサ、前記データ並列プロセッサ及び前記専用ハードウェアのそれぞれは、同時並行して該当する処理を行い、
前記命令並列プロセッサ、前記データ並列プロセッサ及び前記専用ハードウェアのそれぞれは、同時並行して画像を伸長する処理を実行することを特徴とする画像音声信号処理装置。 - 前記データ並列プロセッサは第1のローカルメモリを有し、
前記専用ハードウェアは第2のローカルメモリを有し、
前記命令並列プロセッサは第3のローカルメモリを有し、
前記第1のローカルメモリと前記第2のローカルメモリは、前記第1データバスに接続されるが前記第2データバスには直接接続されず、
前記第3のローカルメモリは、前記第2データバスに接続されるが前記第1データバスには直接接続されず、
前記ブリッジユニットは、前記第1データバスと前記第2データバスとに互いに独立した状態で接続される第1、第2ローカルメモリと第3のローカルメモリ間のデータ転送を仲介する請求項1または2記載の画像音声信号処理装置。 - ローカルメモリを有する入出力インターフェイスをさらに備え、
前記入出力インターフェイスの前記ローカルメモリは、前記第1のデータバスに接続されるが前記第2データメモリには直接接続されない請求項1から3のいずれかに記載の画像音声信号処理装置。 - 前記命令並列プロセッサは、前記入出力インターフェイスによる入出力処理を制御する請求項4記載の画像音声信号処理装置。
- 第1データバスと、
前記第1データバスに接続され、前記第1データバスを介して共有される第1共有メモリと、
前記第1データバスとは独立分離した状態に設けられる第2データバスと、
前記第2データバスに接続され、前記第2データバスを介して共有される第2共有メモリと、
前記第1データバスと前記第2データバスとを仲介し、前記第1データバスと前記第2データバスとを間接的に接続するブリッジユニットと、
音声オーディオの圧縮処理を行い、前記第1データバスと前記第2データバスとに選択的に接続される命令並列プロセッサと、
それぞれ前記第1データバスと前記第2データバスとに選択的に接続されるデータ並列プロセッサ及び専用ハードウェアとを備え、
前記第1データバスは前記データ並列プロセッサ及び前記専用ハードウェアに優先的に接続され、
前記第2データバスは前記命令並列プロセッサに優先的に接続され、
前記命令並列プロセッサ、前記データ並列プロセッサ及び前記専用ハードウェアのそれぞれは、同時並行して該当する処理を行い、
前記命令並列プロセッサ、前記データ並列プロセッサ及び前記専用ハードウェアのそれぞれは、同時並行して画像を圧縮する処理を実行することを特徴とする画像音声信号処理装置。 - 第1データバスと、
前記第1データバスに接続され、前記第1データバスを介して共有される第1共有メモリと、
前記第1データバスとは独立分離した状態に設けられる第2データバスと、
前記第2データバスに接続され、前記第2データバスを介して共有される第2共有メモリと、
前記第1データバスと前記第2データバスとを仲介し、前記第1データバスと前記第2データバスとを間接的に接続するブリッジユニットと、
音声オーディオの伸長処理を行い、前記第1データバスと前記第2データバスとに選択的に接続される命令並列プロセッサと、
それぞれ前記第1データバスと前記第2データバスとに選択的に接続されるデータ並列プロセッサ及び専用ハードウェアとを備え、
前記第1データバスは前記データ並列プロセッサ及び前記専用ハードウェアに優先的に接続され、
前記第2データバスは前記命令並列プロセッサに優先的に接続され、
前記命令並列プロセッサ、前記データ並列プロセッサ及び前記専用ハードウェアのそれぞれは、同時並行して該当する処理を行い、
前記命令並列プロセッサ、前記データ並列プロセッサ及び前記専用ハードウェアのそれぞれは、同時並行して画像を伸長する処理を実行することを特徴とする画像音声信号処理装置。 - 請求項1から7のいずれかの画像音声信号処理装置を有する電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009271743A JP2010055629A (ja) | 2009-11-30 | 2009-11-30 | 画像音声信号処理装置及びそれを用いた電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009271743A JP2010055629A (ja) | 2009-11-30 | 2009-11-30 | 画像音声信号処理装置及びそれを用いた電子機器 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003297227A Division JP4699685B2 (ja) | 2003-08-21 | 2003-08-21 | 信号処理装置及びそれを用いた電子機器 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013018161A Division JP5655100B2 (ja) | 2013-02-01 | 2013-02-01 | 画像音声信号処理装置及びそれを用いた電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010055629A true JP2010055629A (ja) | 2010-03-11 |
Family
ID=42071399
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009271743A Pending JP2010055629A (ja) | 2009-11-30 | 2009-11-30 | 画像音声信号処理装置及びそれを用いた電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010055629A (ja) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05324018A (ja) * | 1992-05-20 | 1993-12-07 | Fanuc Ltd | Pcの制御回路 |
JPH1165989A (ja) * | 1997-08-22 | 1999-03-09 | Sony Computer Entertainment:Kk | 情報処理装置 |
JP2884831B2 (ja) * | 1991-07-03 | 1999-04-19 | 株式会社日立製作所 | 処理装置 |
WO2000043868A1 (en) * | 1999-01-20 | 2000-07-27 | Hitachi, Ltd. | Data processor and device for arithmetic operation |
JP2002024084A (ja) * | 2000-07-12 | 2002-01-25 | Mitsubishi Electric Corp | 半導体集積回路装置および電子システム |
JP2002041285A (ja) * | 2000-07-28 | 2002-02-08 | Toshiba Corp | データ処理装置およびデータ処理方法 |
JP2002358288A (ja) * | 2001-05-31 | 2002-12-13 | Hitachi Ltd | 半導体集積回路及びコンピュータ読取り可能な記録媒体 |
-
2009
- 2009-11-30 JP JP2009271743A patent/JP2010055629A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2884831B2 (ja) * | 1991-07-03 | 1999-04-19 | 株式会社日立製作所 | 処理装置 |
JPH05324018A (ja) * | 1992-05-20 | 1993-12-07 | Fanuc Ltd | Pcの制御回路 |
JPH1165989A (ja) * | 1997-08-22 | 1999-03-09 | Sony Computer Entertainment:Kk | 情報処理装置 |
WO2000043868A1 (en) * | 1999-01-20 | 2000-07-27 | Hitachi, Ltd. | Data processor and device for arithmetic operation |
JP2002024084A (ja) * | 2000-07-12 | 2002-01-25 | Mitsubishi Electric Corp | 半導体集積回路装置および電子システム |
JP2002041285A (ja) * | 2000-07-28 | 2002-02-08 | Toshiba Corp | データ処理装置およびデータ処理方法 |
JP2002358288A (ja) * | 2001-05-31 | 2002-12-13 | Hitachi Ltd | 半導体集積回路及びコンピュータ読取り可能な記録媒体 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4699685B2 (ja) | 信号処理装置及びそれを用いた電子機器 | |
KR101927283B1 (ko) | 비디오 코딩을 위한 저 복잡성 인트라 예측 | |
US8009740B2 (en) | Method and system for a parametrized multi-standard deblocking filter for video compression systems | |
US20060256854A1 (en) | Parallel execution of media encoding using multi-threaded single instruction multiple data processing | |
US9270988B2 (en) | Method of determining binary codewords for transform coefficients | |
US10284851B2 (en) | Method of determining binary codewords for transform coefficients | |
Lee et al. | A new frame recompression algorithm integrated with H. 264 video compression | |
KR20040054776A (ko) | 고레벨 화소-그리드 모션 보상을 사용하여 복잡성을감소시키기 위한 디코딩 | |
US20120236940A1 (en) | Method for Efficient Parallel Processing for Real-Time Video Coding | |
US20130188729A1 (en) | Method of determining binary codewords for transform coefficients | |
JP2021502031A (ja) | ビデオ符号化のためのインター予測機器及び方法の補間フィルタ | |
US20220321910A1 (en) | Image processing device and image processing method | |
JP4318019B2 (ja) | 画像処理装置および方法、記録媒体、並びにプログラム | |
JP2023027401A (ja) | 復号装置、プログラム、及び復号方法 | |
US11962784B2 (en) | Intra prediction | |
JP5655100B2 (ja) | 画像音声信号処理装置及びそれを用いた電子機器 | |
JP2023528754A (ja) | ビデオデータの符号化及び復号化 | |
JP2010055629A (ja) | 画像音声信号処理装置及びそれを用いた電子機器 | |
Roszkowski et al. | Intra prediction hardware module for high-profile H. 264/AVC encoder | |
JP2021061547A (ja) | 画像符号化装置、画像符号化方法、及びプログラム | |
JP2010011185A (ja) | 動画像復号装置及び動画像復号方法 | |
Lin et al. | Introduction to Video Coding and H. 264/AVC | |
Kim et al. | Energy Awareness in Video Codec Design | |
Chan et al. | Can You See Me Now? | |
JP2009017256A (ja) | 画像データ処理装置、画像データ処理方法、画像データ処理方法のプログラム及び画像データ処理方法のプログラムを記録した記録媒体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091225 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091225 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20111209 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20111221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120821 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121022 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121204 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20121217 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130402 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20130528 |