JP2010055205A - 乱数生成装置 - Google Patents
乱数生成装置 Download PDFInfo
- Publication number
- JP2010055205A JP2010055205A JP2008217143A JP2008217143A JP2010055205A JP 2010055205 A JP2010055205 A JP 2010055205A JP 2008217143 A JP2008217143 A JP 2008217143A JP 2008217143 A JP2008217143 A JP 2008217143A JP 2010055205 A JP2010055205 A JP 2010055205A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- random number
- random
- test
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/58—Random or pseudo-random number generators
- G06F7/588—Random number generators, i.e. based on natural stochastic processes
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】電圧供給回路20と、半導体基板上に形成されたソース、ドレイン領域と、ソースとドレイン間のチャネルとなるトンネル絶縁膜と、トンネル絶縁膜上の電圧供給回路からの電圧が印加されるゲート電極と、トンネル絶縁膜とゲート電極との間に設けられた電荷トラップ部とを有し、電荷トラップ部に捕獲された電荷に基づいてソースとドレイン間に流れるドレイン電流にランダムノイズが生成されるランダムノイズ生成素子10と、ランダムノイズ生成素子から生成されるランダムノイズを乱数に変換し出力する乱数変換回路30と、乱数変換回路から出力される乱数を検定する検定回路50と、電荷トラップ部内の電荷を半導体基板に引き抜き電荷トラップ部を初期化する初期化回路70とを備えている。
【選択図】図3
Description
半導体基板上に離間して形成されたソースおよびドレイン領域と、前記ソース領域と前記ドレイン領域との間のチャネル領域となる前記半導体基板上に形成されたトンネル絶縁膜と、前記トンネル絶縁膜上に形成され前記電圧供給回路からの電圧が印加されるゲート電極と、前記トンネル絶縁膜と前記ゲート電極との間に設けられ電荷をトラップすることが可能な電荷トラップ部と、を有し、前記電荷トラップ部に捕獲された電荷に基づいて前記ソース領域と前記ドレイン領域間に流れるドレイン電流にランダムノイズが生成されるランダムノイズ生成素子と、前記ランダムノイズ生成素子から生成されるランダムノイズを乱数に変換して出力する乱数変換回路と、前記乱数変換回路から出力される乱数を検定する第1検定回路と、前記ランダムノイズ生成素子の前記ドレイン電流をモニターし、前記ドレイン電流が安定したか否かを判定するドレイン電流モニター回路と、前記ドレイン電流モニター回路によって前記ドレイン電流が安定したと判断されかつ前記第1検定回路によって前記乱数が合格とされた場合に、前記乱数変換回路から出力される前記乱数を外部に出力する出力回路と、を備えていることを特徴とする。
本発明の第1実施形態による乱数生成装置を図3に示す。本実施形態の乱数生成装置は、ランダムノイズ生成素子10と、最適電圧調整回路20と、乱数変換回路30と、平滑化回路40と、検定回路50と、出力回路60、初期化回路70、制御回路100とを、備えている。ランダムノイズ生成素子10は、例えば、図1に示すMOSFETである。
(1)乱数生成装置の起動時に実施する
(2)乱数の質が劣化したときに実施する
(3)使用時間もしくは使用回数に応じて定期的に実施する
上記3つの条件を少なくとも1個含むことで本発明の一実施形態の効果を得ることが可能である。
が基準値tクロックとなったところで、比較回路27から値が「1」となる信号を出力される。この信号は、OR回路79に入力され、このOR回路79の出力によってカウンタ回路75のカウント値がリセットされる。また、OR回路79にはリセット信号R1も入力される。
次に、本発明の第2実施形態による乱数生成装置を説明する。
次に、本発明の第3実施形態による乱数生成装置を説明する。
次に、本発明の第4実施形態による乱数生成装置を説明する。
次に、本発明の第5実施形態による乱数生成装置を説明する。
次に、本発明の第6実施形態による乱数生成装置を説明する。
次に、本発明の第7実施形態による乱数生成装置を図18に示す。
次に、本発明の第8実施形態による乱数生成装置を説明する。
次に、本発明の第9実施形態による乱数生成装置を説明する。
次に、本発明の第10実施形態による乱数生成装置を説明する。
次に、本発明の第11実施形態による乱数生成装置を説明する。
次に、本発明の第12実施形態による乱数生成装置を説明する。
上記第1乃至第12実施形態では、定期的にトラップ絶縁膜に蓄積された電荷を放出させることにより、ランダムノイズ生成素子10におけるトラップ絶縁膜を初期状態に戻すための初期化回路を設けた。しかし、図2に示すように、平均ドレイン電流は、指数関数的に減少した後、1000秒付近を境に安定してくる。そこで、以下の第13乃至第16実施形態においては、トラップ絶縁膜中のトラップに電荷を溜め込み、トラップへの電荷の出入りが平衡に達し、ドレイン電流が安定する領域になってから乱数取得を開始するために、上記第1実施形態において、ドレイン電流モニター回路が新たに設けられた乱数生成装置について説明する。
次に、本発明の第13実施形態による乱数生成装置を、図21を参照して説明する。
次に、簡易検定回路182の動作について説明する。トラップを利用したランダムノイズ生成素子10を利用した乱数生成装置において、ノイズ信号の発生源となるトラップへ電荷の一部が長時間蓄積したままとなることで、スクリーニング効果により、ランダムノイズ生成素子10から出力されるドレイン電流は、図3に示すような指数関数的な減少が見られる。しかし、図3からわかるように、ある程度時間が経つことでドレイン電流の平均値が安定する。そこで、ドレイン電流の平均値が時間に対し変化が少なく安定してから乱数取得を始めることで、一度その分の時間を待てば、ランダムノイズ生成素子10をリフレッシュ(初期化)することなく乱数取得を行うことができる。
次に、本発明の第14実施形態による乱数生成装置を説明する。本実施形態の乱数生成装置は、第13実施形態の乱数生成装置において、第1実施形態で説明した検定回路50を第2実施形態で説明した検定回路120に置き換えた構成となっている。
次に、本発明の第15実施形態による乱数生成装置を説明する。本実施形態の乱数生成装置は、第13実施形態の乱数生成装置において、第1実施形態で説明した最適電圧調整回路20を、第7実施形態で説明した最適電圧調整回路20Aに置き換えた構成となっている。
次に、本発明の第16実施形態の乱数生成装置を説明する。本実施形態の乱数生成装置は、第15実施形態の乱数生成装置において、第1実施形態で説明した検定回路50を第2実施形態で説明した検定回路120に置き換えた構成となっている。
1a チャネル領域
2 トンネル絶縁膜
3 トラップ絶縁膜
4 制御絶縁膜(制御酸化膜)
5 ゲート電極(制御電極)
6a ソース領域
6b ドレイン領域
10 ランダムノイズ生成素子
20 最適電圧調整回路
21 ゲート電圧供給回路
22a〜22f MOSトランジスタ
23a〜23e スイッチ
25 切り換え信号発生回路
261〜264 フリップフロップ
30 乱数変換回路
40 平滑化回路
50 検定回路
60 出力回路
70 初期化回路
100 制御回路
Claims (11)
- 電圧を供給する電圧供給回路と、
半導体基板上に離間して形成されたソースおよびドレイン領域と、前記ソース領域と前記ドレイン領域との間のチャネル領域となる前記半導体基板上に形成されたトンネル絶縁膜と、前記トンネル絶縁膜上に形成され前記電圧供給回路からの電圧が印加されるゲート電極と、前記トンネル絶縁膜と前記ゲート電極との間に設けられ電荷をトラップすることが可能な電荷トラップ部と、を有し、前記電荷トラップ部に捕獲された電荷に基づいて前記ソース領域と前記ドレイン領域間に流れるドレイン電流にランダムノイズが生成されるランダムノイズ生成素子と、
前記ランダムノイズ生成素子から生成されるランダムノイズを乱数に変換して出力する乱数変換回路と、
前記乱数変換回路から出力される乱数を検定する第1検定回路と、
前記ランダムノイズ生成素子の前記電荷トラップ部内の電荷を、前記トンネル絶縁膜を通して前記半導体基板に引き抜き前記電荷トラップ部を初期化する初期化回路と、
を備えることを特徴とする乱数生成装置。 - 前記初期化回路は、前記第1検定回路によって前記乱数の検定結果が不合格とされた時および前記第1検定回路による前記乱数の検定結果の合格数が所定値に達した時のいずれかの場合に動作することを特徴とする請求項1記載の乱数生成装置。
- 前記初期化回路は、前記半導体基板に正の電圧を印加することにより、前記電荷トラップ部内の電荷を引き抜くことを特徴とする請求項1または2記載の乱数生成装置。
- 前記初期化回路は、前記ゲート電極に負の電圧を印加することにより、前記電荷トラップ部内の電荷を引き抜くことを特徴とする請求項1または2記載の乱数生成装置。
- 電圧を供給する電圧供給回路と、
半導体基板上に離間して形成されたソースおよびドレイン領域と、前記ソース領域と前記ドレイン領域との間のチャネル領域となる前記半導体基板上に形成されたトンネル絶縁膜と、前記トンネル絶縁膜上に形成され前記電圧供給回路からの電圧が印加されるゲート電極と、前記トンネル絶縁膜と前記ゲート電極との間に設けられ電荷をトラップすることが可能な電荷トラップ部と、を有し、前記電荷トラップ部に捕獲された電荷に基づいて前記ソース領域と前記ドレイン領域間に流れるドレイン電流にランダムノイズが生成されるランダムノイズ生成素子と、
前記ランダムノイズ生成素子から生成されるランダムノイズを乱数に変換して出力する乱数変換回路と、
前記乱数変換回路から出力される乱数を検定する第1検定回路と、
前記ランダムノイズ生成素子の前記ドレイン電流をモニターし、前記ドレイン電流が安定したか否かを判定するドレイン電流モニター回路と、
前記ドレイン電流モニター回路によって前記ドレイン電流が安定したと判断されかつ前記第1検定回路によって前記乱数が合格とされた場合に、前記乱数変換回路から出力される前記乱数を外部に出力する出力回路と、
を備えていることを特徴とする乱数生成装置。 - 前記電流モニター回路は、
異なる複数の基準電流を供給することが可能な電流供給回路と、
複数の前記基準電流のうちの1つ基準電流と前記ランダムノイズ生成素子のドレイン電流とを比較し、比較結果に基づいてデータ「1」またはデータ「0」を出力するコンパレータと、
前記コンパレータから出力される連続したデータの所定個数のうち、データ「1」の個数とデータ「0」の個数のどちらが多いかを検定する第2検定回路と、
前記電流供給回路から供給される基準電流を小さい基準電流から大きい基準電流に変えていった場合に、前記第2検定回路による検定結果が変化したときに前記ドレイン電流が安定したと判定する判定回路と、
を備えていることを特徴とする請求項5記載の乱数生成装置。 - 前記乱数変換回路は、前記ランダムノイズから周期性を除去する平滑化回路を備えていることを特徴とする請求項1乃至6のいずれかに記載の乱数生成装置。
- 前記電圧供給回路は、異なる電圧を発生することが可能であることを特徴とする請求項1乃至7のいずれかに記載の乱数生成装置。
- 前記電圧供給回路は、前記ランダムノイズ生成素子の前記ドレイン領域にも電圧を印加することを特徴とする請求項1乃至8のいずれかに記載の乱数生成装置。
- 前記第1検定回路は、モノビット・テストを行うことを特徴とする請求項1乃至9のいずれかに記載の乱数生成装置。
- 前記第1検定回路は、ロングラン・テストを行うことを特徴とする請求項1乃至9のいずれかに記載の乱数生成装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008217143A JP4538066B2 (ja) | 2008-08-26 | 2008-08-26 | 乱数生成装置 |
US12/504,998 US8874631B2 (en) | 2008-08-26 | 2009-07-17 | Random number generation apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008217143A JP4538066B2 (ja) | 2008-08-26 | 2008-08-26 | 乱数生成装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010055205A true JP2010055205A (ja) | 2010-03-11 |
JP4538066B2 JP4538066B2 (ja) | 2010-09-08 |
Family
ID=41726891
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008217143A Active JP4538066B2 (ja) | 2008-08-26 | 2008-08-26 | 乱数生成装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8874631B2 (ja) |
JP (1) | JP4538066B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8976586B2 (en) | 2011-06-03 | 2015-03-10 | Kabushiki Kaisha Toshiba | Semiconductor memory device for pseudo-random number generation |
JP2016178574A (ja) * | 2015-03-23 | 2016-10-06 | 日本電気株式会社 | 復号装置、受信装置、送受信システムおよび復号方法 |
KR20220150561A (ko) * | 2021-05-04 | 2022-11-11 | 한국과학기술원 | 전기적 부유 상태를 이용한 벌크 실리콘 기판 상의 난수 발생기 |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4160605B2 (ja) * | 2006-05-09 | 2008-10-01 | 株式会社東芝 | 乱数発生装置 |
JP5171817B2 (ja) * | 2007-05-28 | 2013-03-27 | 株式会社アドバンテスト | 半導体試験装置および試験方法 |
US7885990B2 (en) * | 2007-05-31 | 2011-02-08 | Intel Corporation | Random telegraph signal noise as a source for random numbers |
JP5433686B2 (ja) | 2009-05-22 | 2014-03-05 | 株式会社東芝 | 乱数生成回路およびこれを用いた暗号回路 |
WO2013173729A1 (en) * | 2012-05-18 | 2013-11-21 | Cornell University | Methods and systems for providing hardware security functions using flash memories |
US9135129B2 (en) * | 2013-01-11 | 2015-09-15 | Freescale Semiconductor, Inc. | Method and apparatus for testing a random number generator tester |
KR101557761B1 (ko) * | 2014-02-12 | 2015-10-06 | 한국전자통신연구원 | 실난수 발생기의 출력 수열 안정화 장치 및 방법 |
JP6380804B2 (ja) | 2014-04-16 | 2018-08-29 | パナソニックIpマネジメント株式会社 | 乱数処理装置および乱数処理方法 |
WO2015168798A1 (en) | 2014-05-09 | 2015-11-12 | Socpra Sciences Et Genie S.E.C. | Method for generating random numbers and associated random number generator |
CN105892990B (zh) * | 2016-03-30 | 2019-03-12 | 北京联想核芯科技有限公司 | 一种数据处理方法及电子设备 |
US10579583B2 (en) * | 2016-08-09 | 2020-03-03 | International Business Machines Corporation | True random generator (TRNG) in ML accelerators for NN dropout and initialization |
US10502782B2 (en) * | 2017-11-10 | 2019-12-10 | International Business Machines Corporation | Synthesis for random testability using unreachable states in integrated circuits |
US10168996B1 (en) | 2018-01-15 | 2019-01-01 | Quantum Numbers Corp. | Method and system for generating a random bit sample |
US10983757B2 (en) | 2019-02-25 | 2021-04-20 | United States Of America As Represented By The Secretary Of The Navy | Nanomaterial-based true random number generator |
US11650795B2 (en) * | 2019-08-23 | 2023-05-16 | SK Hynix Inc. | Raw read based physically unclonable function for flash memory |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005167165A (ja) * | 2003-12-05 | 2005-06-23 | Toshiba Corp | 乱数生成素子 |
JP2005183583A (ja) * | 2003-12-18 | 2005-07-07 | Handotai Rikougaku Kenkyu Center:Kk | 半導体装置の設計用シミュレーションモデル、ドレイン電流熱雑音の解析方法、シミュレーション方法及びシミュレーション装置 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IL99660A0 (en) * | 1991-10-07 | 1992-08-18 | Ibm Israel | Random number generator |
US8089353B2 (en) * | 2006-08-05 | 2012-01-03 | Min Ming Tarng | 4Less—Xtaless, capless, indless, dioless TSOC design of SOC or 4Free—Xtalfree, capfree, indfree, diofree TSOC design of SOC |
US5909520A (en) * | 1997-08-25 | 1999-06-01 | The United States Of America As Represented By The Secretary Of The Navy | Noise coding processor |
US6957341B2 (en) * | 1998-05-14 | 2005-10-18 | Purdue Research Foundation | Method and system for secure computational outsourcing and disguise |
JP3604674B2 (ja) * | 2001-09-26 | 2004-12-22 | 株式会社東芝 | 乱数生成回路 |
DE10219135B4 (de) * | 2002-04-29 | 2004-03-04 | Infineon Technologies Ag | Vorrichtung und Verfahren zum Erzeugen einer Zufallszahl |
US7509644B2 (en) * | 2003-03-04 | 2009-03-24 | Secure 64 Software Corp. | Operating system capable of supporting a customized execution environment |
US7206797B2 (en) * | 2003-04-14 | 2007-04-17 | M-Systems Flash Disk Pioneers Ltd. | Random number slip and swap generators |
DE602004030863D1 (de) * | 2003-08-28 | 2011-02-17 | St Microelectronics Sa | Normierung einer Rauschquelle zur Erzeugung von Zufallszahlen |
DE10344327B3 (de) | 2003-09-24 | 2005-06-09 | Infineon Technologies Ag | Zufallszahlengenerator und Verfahren zum Erzeugen einer Zufallszahl |
JP4204446B2 (ja) * | 2003-11-14 | 2009-01-07 | ソニー株式会社 | バッテリパック、バッテリ保護処理装置、およびバッテリ保護処理装置の起動制御方法 |
DE602004027663D1 (de) * | 2004-02-12 | 2010-07-22 | Hitachi Ulsi Sys Co Ltd | Zufallszahlen-erzeugungsverfahren und integrierte halbleiterschaltungseinrichtung |
JP4094570B2 (ja) | 2004-03-02 | 2008-06-04 | 株式会社東芝 | 乱数検査回路、乱数生成回路、半導体集積装置、icカードおよび情報端末機器 |
DE102004011170B4 (de) | 2004-03-08 | 2006-03-23 | Siemens Ag | Manipulationssichere Erzeugung von echten Zufallszahlen |
US7224209B2 (en) * | 2005-03-03 | 2007-05-29 | Etron Technology, Inc. | Speed-up circuit for initiation of proportional to absolute temperature biasing circuits |
JP4413858B2 (ja) | 2005-12-13 | 2010-02-10 | 株式会社東芝 | 乱数検定回路 |
JP4160605B2 (ja) | 2006-05-09 | 2008-10-01 | 株式会社東芝 | 乱数発生装置 |
US8019935B2 (en) * | 2007-12-23 | 2011-09-13 | Hitachi Global Storage Technologies Netherlands, B.V. | Random number generation for a host system using a hard disk drive |
-
2008
- 2008-08-26 JP JP2008217143A patent/JP4538066B2/ja active Active
-
2009
- 2009-07-17 US US12/504,998 patent/US8874631B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005167165A (ja) * | 2003-12-05 | 2005-06-23 | Toshiba Corp | 乱数生成素子 |
JP2005183583A (ja) * | 2003-12-18 | 2005-07-07 | Handotai Rikougaku Kenkyu Center:Kk | 半導体装置の設計用シミュレーションモデル、ドレイン電流熱雑音の解析方法、シミュレーション方法及びシミュレーション装置 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8976586B2 (en) | 2011-06-03 | 2015-03-10 | Kabushiki Kaisha Toshiba | Semiconductor memory device for pseudo-random number generation |
JP2016178574A (ja) * | 2015-03-23 | 2016-10-06 | 日本電気株式会社 | 復号装置、受信装置、送受信システムおよび復号方法 |
KR20220150561A (ko) * | 2021-05-04 | 2022-11-11 | 한국과학기술원 | 전기적 부유 상태를 이용한 벌크 실리콘 기판 상의 난수 발생기 |
KR102553401B1 (ko) * | 2021-05-04 | 2023-07-11 | 한국과학기술원 | 전기적 부유 상태를 이용한 벌크 실리콘 기판 상의 난수 발생기 |
Also Published As
Publication number | Publication date |
---|---|
US8874631B2 (en) | 2014-10-28 |
US20100057820A1 (en) | 2010-03-04 |
JP4538066B2 (ja) | 2010-09-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4538066B2 (ja) | 乱数生成装置 | |
JP4353435B2 (ja) | 乱数発生方法と半導体集積回路装置及び電子装置 | |
Liu et al. | A true random number generator using time-dependent dielectric breakdown | |
JP4974886B2 (ja) | 負バイアス温度不安定性を測定するシステム及び方法 | |
US8692571B2 (en) | Apparatus and method for measuring degradation of CMOS VLSI elements | |
JP4938612B2 (ja) | 乱数発生器 | |
CN107766750B (zh) | 一种基于阈值电压基准的puf电路 | |
US8805907B2 (en) | Random number generation device having a ring oscillator | |
TW202008208A (zh) | 物理不可複製功能產生器 | |
US20220318436A1 (en) | Integrated circuit for security of a physically unclonable function and a device including the same | |
US20130034121A1 (en) | Semiconductor memory device including temperature test circuit | |
Sahay et al. | OxRAM RNG circuits exploiting multiple undesirable nanoscale phenomena | |
US8907687B2 (en) | Integrated circuit with stress generator for stressing test devices | |
KR100974222B1 (ko) | 반도체 메모리 장치 | |
US7426527B2 (en) | Random number generator and method for generating a random number | |
Vatajelu et al. | STT-MTJ-based TRNG with on-the-fly temperature/current variation compensation | |
Velamala et al. | Logarithmic modeling of BTI under dynamic circuit operation: Static, dynamic and long-term prediction | |
JP4773078B2 (ja) | 電源電圧測定装置及び方法 | |
US7634746B1 (en) | Process corner estimation circuit with temperature compensation | |
JP3604658B2 (ja) | 乱数生成回路 | |
US10698018B2 (en) | Noise detection circuit capable of recognizing noise event occurring in device under test, and related system and method for testing device under test | |
Pareschi et al. | Power analysis of a chaos-based random number generator for cryptographic security | |
US7414438B1 (en) | Clock based voltage deviation detector | |
TW591521B (en) | Random number generator and method for generating a random number | |
KR102505721B1 (ko) | 반도체 장치 및 이를 위한 특성 측정 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100521 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100618 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130625 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4538066 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |