JP2010050373A - Semiconductor manufacturing apparatus and manufacturing method of semiconductor device - Google Patents

Semiconductor manufacturing apparatus and manufacturing method of semiconductor device Download PDF

Info

Publication number
JP2010050373A
JP2010050373A JP2008215124A JP2008215124A JP2010050373A JP 2010050373 A JP2010050373 A JP 2010050373A JP 2008215124 A JP2008215124 A JP 2008215124A JP 2008215124 A JP2008215124 A JP 2008215124A JP 2010050373 A JP2010050373 A JP 2010050373A
Authority
JP
Japan
Prior art keywords
semiconductor chip
wiring
unit
lead frame
production
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008215124A
Other languages
Japanese (ja)
Other versions
JP5281336B2 (en
Inventor
Goro Kobayashi
五朗 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2008215124A priority Critical patent/JP5281336B2/en
Publication of JP2010050373A publication Critical patent/JP2010050373A/en
Application granted granted Critical
Publication of JP5281336B2 publication Critical patent/JP5281336B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To reduce a trimming process cost of a semiconductor chip and to shorten the lead time of manufacturing. <P>SOLUTION: An electrode part and a wiring part on a surface of the semiconductor chip until trimming is photographed, in a duration from a die-bond curing process to a wire bond process of a package assembling process. Then, the electrical properties are measured, and the wiring to be trimmed is decided by referring to production information, and the wiring part at an opening part of a protective film is irradiated by a laser for laser trimming. Accordingly, there is no need to trim the entire wafer, and the cost is reduced. Furthermore, the lead time for product shipment becomes shortened. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、パッケージ組立工程でトリミングを行う半導体製造装置および半導体装置の製造方法に関する。   The present invention relates to a semiconductor manufacturing apparatus and a semiconductor device manufacturing method that perform trimming in a package assembly process.

レーザートリミングを要する半導体装置では、レーザートリミングヒューズや配線をレーザーでトリミングすることで電圧、電流、周波数等を微調整している。トリミングとはヒューズや配線を切断または接続することであり、通常、ウエハー状態で行われる。IC等の半導体集積回路を構成している半導体装置は、その後、パッケージ組立工程にてパッケージに組み立てられる。   In a semiconductor device that requires laser trimming, the voltage, current, frequency, etc. are finely adjusted by trimming a laser trimming fuse or wiring with a laser. Trimming means cutting or connecting a fuse or wiring, and is usually performed in a wafer state. A semiconductor device constituting a semiconductor integrated circuit such as an IC is then assembled into a package in a package assembly process.

詳細には、レーザートリミングにて素子特性を調整できる回路が搭載されている半導体装置について顧客より電圧、電流、周波数の指定があると、ウエハー状態で半導体装置にレーザートリミングを施し、素子特性の調整を図った後、ウエハーをダイシングして個々の半導体チップに切り離し、個片化された半導体チップをリードフレーム上に固定し、リードフレーム端子と半導体チップの電極パッドとを金属ワイヤで接続する。そして樹脂モールドをしてパッケージに組立て、最後にファイナルテストを行い、半導体装置が顧客要求仕様に合った特性値になっているかをチェックして、顧客に出荷するという手順で処理されていた。   Specifically, if a customer specifies a voltage, current, or frequency for a semiconductor device that has a circuit that can adjust element characteristics by laser trimming, the semiconductor device is laser trimmed in the wafer state to adjust the element characteristics. Then, the wafer is diced and separated into individual semiconductor chips, the separated semiconductor chips are fixed on the lead frame, and the lead frame terminals and the electrode pads of the semiconductor chip are connected by metal wires. Then, a resin mold is assembled and assembled into a package, and finally a final test is performed to check whether the semiconductor device has a characteristic value that meets the customer's required specifications, and the procedure is followed by shipping to the customer.

レーザートリミング装置は高精度にトリミング制御を行うことができるが、極めて高価であるので、トリミング工程の加工原価だけを考慮すれば、半導体チップが整然と並んでいるウエハー状態でレーザートリミング加工を行うのが有利であり、ウエハー状態でレーザートリミング加工するのが一般的である。特許文献1に示されるように、パッケージの1部をレーザー光が透過できる材料を用いてパッケージすることでパッケージの組立後にトリミングをすることも可能であるが、一般的とは言い難い。
特開平11−345940号公報
The laser trimming apparatus can perform trimming control with high accuracy, but is extremely expensive. Therefore, considering only the processing cost of the trimming process, it is possible to perform laser trimming in a wafer state where semiconductor chips are arranged in an orderly manner. It is advantageous to perform laser trimming in a wafer state. As shown in Patent Document 1, it is possible to perform trimming after assembling the package by packaging a part of the package using a material that can transmit laser light, but it is difficult to say that it is general.
JP-A-11-345940

ウエハー状態でレーザートリミング加工を行う場合にウエハー1枚については同一特性の同一機能製品だけに限定して加工を行うことが管理しやすい生産方法である。しかし、フォトリソグラフィー技術の微細化が進んだ現在はウエハー1枚あたりの半導体チップ取り個数が非常に多くなっていて、顧客実需要数がウエハー1枚を大きく下回る場合でもウエハー1枚単位の生産を行わざるを得ず、すなわち実需要数を越える数量を生産してしまうことや実需要数を超える部分の生産に高価な製造装置を使わざるを得ないことが実状であった。加えて、生産者側事情や顧客要求に基づく極めて少数のエンジニアリングサンプル作成についても高価なウエハーを丸々1枚使わなければならず、ここでも実需要数をはるかに超える原料を使うことや実需要数を超える部分の生産に高価な製造装置を使うこととなり、必要なこととは言え、原料と生産時間の大きな無駄を生じていた。   When laser trimming is performed in a wafer state, it is a production method that is easy to manage by processing only one wafer with the same function product having the same characteristics. However, with the progress of miniaturization of photolithography technology, the number of semiconductor chips collected per wafer has become very large, and even if the actual customer demand is much lower than one wafer, the production of one wafer unit can be reduced. In other words, it was necessary to carry out production, that is, it was necessary to produce a quantity exceeding the actual demand number, or to use an expensive manufacturing apparatus for the production of the part exceeding the actual demand quantity. In addition, even for the production of very few engineering samples based on the producer's circumstances and customer requirements, it is necessary to use a whole expensive wafer. Again, the use of raw materials far exceeding the actual demand and the actual demand Expensive manufacturing equipment is used for production of parts exceeding the above, and although it is necessary, raw materials and production time are wasted.

今後、原料である半導体ウエハーの直径サイズがさらに大きくなると、実需要数は増えないままで実需要数を超える部分はますます増加してしまうことが起こりうる。その場合、これら実需要数を超える分そのものが無駄となり、これが製造コストを増やしてしまうこと、および実需要数を超えて作られた停滞在庫分を将来の受注を見込んで適切に保管するための保管スペースが一時的には必要となり、本来は不用なスペースにあたる無駄が発生すること、又、やむを得ず製造した停滞在庫の性能劣化防止や品質維持の為に例えば温度や湿度などの環境を保持するためにいわゆる管理コストが発生すること等々の問題があった。   In the future, if the diameter size of the semiconductor wafer as the raw material is further increased, the actual demand number may not increase and the portion exceeding the actual demand number may increase further. In that case, the amount exceeding the actual demand number itself is wasted, which increases the manufacturing cost, and for the storage of the staying storage made beyond the actual demand number in anticipation of future orders. In order to temporarily store storage space, waste that is originally unnecessary space is generated, and to maintain the environment such as temperature and humidity in order to prevent degradation of performance and maintain quality In other words, there are problems such as generation of so-called management costs.

さらにまた、ウエハー状態でトリミング加工を行う場合には、少なくともウエハー1枚全体が加工状態を維持すべきことから、トリミング加工を終えた半導体チップもウエハー1枚に属する半導体チップのトリミング加工が全数終了するまで次工程への移動ができなかった。つまり、ウエハー状態での加工を行う場合は、ウエハー1枚分全体をまるまる製造リードタイムとして計算する必要があった。   Furthermore, when trimming is performed in the wafer state, at least one entire wafer should be maintained in the processed state, so that all the semiconductor chips that have been trimmed have been trimmed. Until then, it was not possible to move to the next process. In other words, when processing in a wafer state, it is necessary to calculate the entire manufacturing lead time for one wafer.

以上の課題をまとめると、ウエハー状態でのトリミング加工には、必要以上に製造するために原料や生産時間の無駄を生じていること、製造した停滞品の保管に管理コストが発生すること、製造リードタイムが長くなること等の課題があった。   Summarizing the above issues, in the trimming process in the wafer state, raw materials and production time are wasted in order to produce more than necessary, management costs are incurred in the storage of manufactured stagnant products, manufacturing There were problems such as a long lead time.

上記課題を解決する手段として例えば、半導体チップ内部に不揮発性記憶機能を持つ部分を追加して、パッケージ組立完成直前に製品の機能や性能にかかわる情報を不揮発性記憶部に入力し、記憶させて所定製品の機能や性能を実現させる方法がある。しかし、半導体チップ内部に不揮発性記憶機能を持つ部分を追加することは当然半導体チップのサイズを大きくしウエハー1枚で生産可能な半導体チップ個数を減らしてしまうこと、また不揮発性記憶部の記憶性能保証や確認の為に品質管理コストをかけざるを得ないこと、の両方により製造原価を押し上げることで販売価格の上昇を招くことにもなり、製品の市場競争力が低下することもあって、選択可能な手段ではあるが合理的方法とは言い難い。   As a means for solving the above problem, for example, a part having a nonvolatile memory function is added to the inside of the semiconductor chip, and information related to the function and performance of the product is input to the nonvolatile memory unit and stored immediately before the package assembly is completed. There are methods for realizing the functions and performance of a given product. However, adding a portion having a nonvolatile memory function inside the semiconductor chip naturally increases the size of the semiconductor chip and reduces the number of semiconductor chips that can be produced with one wafer, and the memory performance of the nonvolatile memory unit. Because it is necessary to incur quality control costs for guarantees and confirmations, it will also lead to an increase in sales price by pushing up the manufacturing cost by both, and the market competitiveness of the product may decrease, Although it is a selectable means, it is hard to say that it is a rational method.

上記課題を解決する別の手段としてさらに例えば、半導体チップからの電極取り出し配線を少なくとも1本以上追加して半導体装置外部電極として端子を追加して、半導体装置搭載基板の加工者が外部電極を選択的に接続あるいは切断することで、半導体装置搭載基板全体の機能や性能を決定する方法がある。しかし、このような手段では、外部電極を新たに用意しなければならないので半導体チップサイズが大きくなり、半導体チップ製造原価が相対的に上昇するという不利益があることや、半導体装置搭載基板の加工者に対して外部電極を選択的に接続あるいは切断したことによるダメージの有無を検証する等の品質管理コスト等の負担を強いることになり、やはり選択可能な手段ではあるが合理的方法とは言い難い。   As another means for solving the above problem, for example, at least one electrode lead-out wiring from the semiconductor chip is added to add a terminal as the semiconductor device external electrode, and the semiconductor device mounting substrate processor selects the external electrode There is a method of determining the function and performance of the entire semiconductor device mounting substrate by connection or disconnection. However, with such a method, since a new external electrode has to be prepared, there is a disadvantage that the semiconductor chip size is increased and the manufacturing cost of the semiconductor chip is relatively increased. This means that the burden on quality control costs, such as verifying the presence or absence of damage caused by selectively connecting or disconnecting external electrodes to the user, is still a selectable means, but it is a rational method. hard.

上記の課題を解決するために、パッケージ組立工程のダイボンドキュア工程からワイヤボンド工程までの間に、トリミング前の半導体チップ表面の電極部や配線部を撮影し、次いで電気特性を測定して、生産情報を参照してトリミングすべき配線を決定し、保護膜開口部にある配線部をレーザー照射するというレーザートリミング加工を行うようにした。   In order to solve the above problems, the electrode part and wiring part on the surface of the semiconductor chip before trimming are photographed between the die bonding cure process and the wire bonding process in the package assembly process, and then the electrical characteristics are measured to produce The wiring to be trimmed is determined with reference to the information, and the laser trimming process is performed in which the wiring portion in the opening of the protective film is irradiated with laser.

具体的には、以下のような手段を用いて上記課題を解決する。   Specifically, the above problem is solved by using the following means.

半導体装置をトリミングする半導体製造装置であって、ガイド孔を有するリードフレームと、前記リードフレーム上に固定された半導体チップと、前記ガイド孔に挿入して前記リードフレームを固定するためのガイドピンと搬送するための搬送ピンと前記リードフレームを下から支持してガイド搬送するガイドレールとを有する搬送部と、前記半導体チップ表面の電極部や保護膜開口部である配線部を光学的に撮影して、電極位置情報や配線位置情報を得る光学前画像撮影部と、前記電極位置情報を基に前記リードフレーム上に固定された半導体チップに対して電気信号を印加するとともに半導体チップからの電気信号を得てレーザー照射前の半導体チップの電気特性を検査する前測定部と、生産品種や数量および生産条件等のいわゆる生産情報を入力できかつ記憶手段を有して生産装置全体を統括制御する生産制御部と、前記光学前画像撮影部からの前記電極位置情報や配線位置情報と前記前測定部で得られた前記電気特性と前記生産制御部から指示される生産情報とを基に前記半導体チップ表面上の切断すべき配線の位置座標を算出する演算部と、前記演算部から切断すべき配線の位置座標情報を受け、前記半導体チップの前記配線部内の配線にレーザーを照射して配線を溶断するレーザー照射部、とからなる半導体製造装置とする。   A semiconductor manufacturing apparatus for trimming a semiconductor device, comprising: a lead frame having a guide hole; a semiconductor chip fixed on the lead frame; a guide pin inserted into the guide hole to fix the lead frame; Optically photographing a transport part having a transport pin and a guide rail for supporting and guiding the lead frame from below, and a wiring part that is an electrode part and a protective film opening on the surface of the semiconductor chip, An electrical pre-image photographing unit that obtains electrode position information and wiring position information, and an electrical signal is applied to a semiconductor chip fixed on the lead frame based on the electrode position information and an electrical signal is obtained from the semiconductor chip. A pre-measurement unit that inspects the electrical characteristics of semiconductor chips before laser irradiation, and so-called production such as production type, quantity, and production conditions A production control unit that can input information and has a storage means for overall control of the entire production apparatus, the electrode position information and wiring position information from the pre-optical image photographing unit, and the electrical information obtained by the previous measurement unit Based on the characteristics and the production information instructed by the production control unit, a calculation unit for calculating the position coordinates of the wiring to be cut on the surface of the semiconductor chip, and the position coordinate information of the wiring to be cut from the calculation unit are received. A semiconductor manufacturing apparatus comprising: a laser irradiation unit that irradiates a wire in the wiring part of the semiconductor chip with a laser to melt the wiring.

また、レーザートリミングを用いて半導体チップの電気特性を調整する半導体チップの製造方法において、レーザートリミング工程がパッケージ組立工程に含まれるダイボンドキュア工程の後であって、ワイヤボンド工程の前であることを特徴とする半導体装置の製造方法とする。   Further, in the semiconductor chip manufacturing method for adjusting the electrical characteristics of the semiconductor chip using laser trimming, the laser trimming process is after the die bond curing process included in the package assembly process and before the wire bonding process. A method for manufacturing a semiconductor device is provided.

以上説明したように、本発明によれば、パッケージ組立工程でのトリミング加工方式は、ウエハートリミング加工方式に比べ極めて小さいロットサイズを実現できることから、生産品種と生産数量の選択が容易になり、実需要を大幅に超えて必要数以上に作る必要がない。よって、無駄な在庫の生産を飛躍的に低減すること、高価な生産ラインの稼働時間を無駄な在庫の生産に費やす無駄を非常に小さく抑制すること、ほぼ同等の製造コストのままで製造リードタイムの大幅に削減すること、余剰在庫管理コストを大幅に削減すること、また販売促進用に用意するサンプル在庫の管理コストやエンジアリングサンプルの準備にかかわる日程上の不利や少数サンプル作成にもかかわらずウエハー1枚全てを使うようなウエハー部分の無駄を解消すること、が可能となる。非常に短期間に納入を要求されるのが常であるエンジアリングサンプルの準備のための在庫管理コストや製造リードタイムを改善することも可能となる。   As described above, according to the present invention, the trimming method in the package assembling process can realize an extremely small lot size as compared with the wafer trimming method, so that it is easy to select a production type and a production quantity. There is no need to make more than the required number, greatly exceeding the demand. Therefore, drastically reducing the production of wasted inventory, minimizing the waste of spending operating time of expensive production lines on the production of wasted inventory, and manufacturing lead time with almost the same production cost Despite significant cost reductions, excess inventory management costs, and the cost of managing sample inventory for promotional purposes and the disadvantages of scheduling for preparing engineering samples It is possible to eliminate the waste of the wafer portion that uses the entire wafer. It is also possible to improve inventory management costs and production lead time for preparing engineering samples that are usually required to be delivered in a very short time.

以下、本発明の一実施形態について図面を参照して説明する。なお、図1、図2、図3において同一部分については同一符号を付してあるので重複する説明は省略する。図1は本発明の一実施例に係わる半導体装置製造装置の模式的構成図である。図2は本発明の一実施例に係わる半導体チップのリードフレーム搭載の模式図である。図3は本発明の一実施例に係わる半導体チップ表面の模式図である。   Hereinafter, an embodiment of the present invention will be described with reference to the drawings. 1, 2, and 3, the same portions are denoted by the same reference numerals, and redundant description is omitted. FIG. 1 is a schematic configuration diagram of a semiconductor device manufacturing apparatus according to an embodiment of the present invention. FIG. 2 is a schematic view of a semiconductor chip mounted on a lead frame according to an embodiment of the present invention. FIG. 3 is a schematic view of the surface of a semiconductor chip according to an embodiment of the present invention.

図1に示す半導体装置製造装置は主に、生産制御部10、演算部20、光学前画像撮影部30、前測定部40、レーザー照射部50、搬送部60、リードフレーム70、半導体チップ1から構成されている。生産制御部10は、生産情報入力部11や生産情報記憶部12を具備し、半導体品種情報、生産数情報、演算方法、加工位置情報等のいわゆる生産情報の統括を行う部分であって、演算部20に対して光学前画像撮影部30、前測定部40、レーザー照射部50と相互に情報通信を行わせることで画像撮影からレーザー加工までの一連の制御を行わせるとともに、ガイドレール61やガイドピン62等からなる搬送部60を制御してリードフレーム70を整列搬送させて逐次加工を統制する機能を有する。光学前画像撮影部30からはリードフレーム70上に固定された半導体チップ1の座標オフセット情報、前測定部40からは半導体チップ1の電気特性情報が演算部20へ与えられ、演算部20はこれらの情報を基に演算して半導体チップ上のどの位置をトリミングすべきかをレーザー照射部50に出力する。レーザー照射部50は演算部20より受けた情報を基に半導体チップにレーザー照射をしてトリミング加工を施す。以上が各部の大まかな機能と処理フローである。   1 mainly includes a production control unit 10, a calculation unit 20, a pre-optical image capturing unit 30, a pre-measurement unit 40, a laser irradiation unit 50, a transport unit 60, a lead frame 70, and a semiconductor chip 1. It is configured. The production control unit 10 includes a production information input unit 11 and a production information storage unit 12, and is a part that supervises so-called production information such as semiconductor product type information, production number information, calculation method, and processing position information. The control unit 20 allows the pre-optical image capturing unit 30, the pre-measurement unit 40, and the laser irradiation unit 50 to perform information communication with each other, thereby performing a series of control from image capturing to laser processing. It has a function of controlling the sequential processing by controlling the transport unit 60 including the guide pins 62 and the like to align and transport the lead frame 70. The pre-optical image photographing unit 30 gives the coordinate offset information of the semiconductor chip 1 fixed on the lead frame 70, and the pre-measurement unit 40 gives the electrical characteristic information of the semiconductor chip 1 to the computing unit 20. Based on this information, the position on the semiconductor chip to be trimmed is output to the laser irradiation unit 50. The laser irradiation unit 50 performs trimming by irradiating the semiconductor chip with laser based on the information received from the calculation unit 20. The above is a rough function and processing flow of each part.

通常、半導体装置は、前工程、検査工程、パッケージ組立工程を経て完成する。一般にパッケージ組立工程は、ダイシング工程、ダイボンド工程、ダイボンドキュア工程、ワイヤボンド工程、モールド工程、等々からなるが、本発明は半導体チップのトリミング工程をパッケージ組立工程内にて行うことを特徴とするものである。以下においてはダイボンドキュア工程終了後にトリミング工程を施し、次いでワイヤボンドを行うという処理フローについて説明する。   Usually, a semiconductor device is completed through a pre-process, an inspection process, and a package assembly process. In general, the package assembly process includes a dicing process, a die bond process, a die bond cure process, a wire bond process, a molding process, and the like. The present invention is characterized in that the semiconductor chip trimming process is performed in the package assembly process. It is. In the following, a process flow in which a trimming process is performed after the die bond curing process is completed and then wire bonding is performed will be described.

半導体ウエハーはダイシング工程を経て個片化され半導体チップ1となり、リードフレーム70上に銀ペースト等で固定される。図2は一枚のリードフレーム70上に複数の半導体チップ1が搭載された状態を示す。リードフレーム70は銅などの伝導性の高い金属からなる薄板であり、半導体チップ搭載領域74の上に半導体チップ1が固定され、その周囲には後に端子となる部分に加工が施されている。また、その外側にはリードフレーム不良刻印領域72が設けられ、リードフレーム4隅にはガイド孔71が形成され、リードフレームの反対側にはリードフレーム情報刻印領域73が設けられている。ガイド孔71はガイドピン62や搬送ピン63が出入りする孔であってリードフレームの固定や搬送に際し必要なものである。なお、リードフレーム不良刻印領域72やリードフレーム情報刻印領域73は後のモールド工程にて樹脂被覆がされず刻印が目視確認できる。リードフレーム不良刻印領域72には半導体チップの良否を判別できる情報が刻印され、リードフレーム情報刻印領域には半導体チップの半導体品種番号やロット番号などが刻印されており、後の工程での識別に役に立つ。   The semiconductor wafer is diced through a dicing process to form the semiconductor chip 1 and is fixed on the lead frame 70 with silver paste or the like. FIG. 2 shows a state where a plurality of semiconductor chips 1 are mounted on one lead frame 70. The lead frame 70 is a thin plate made of a highly conductive metal such as copper, and the semiconductor chip 1 is fixed on the semiconductor chip mounting region 74, and a portion that will later become a terminal is processed around the semiconductor chip 1. Further, a lead frame defect marking area 72 is provided on the outer side, guide holes 71 are formed at the corners of the lead frame 4, and a lead frame information marking area 73 is provided on the opposite side of the lead frame. The guide hole 71 is a hole through which the guide pin 62 and the transport pin 63 enter and exit, and is necessary for fixing and transporting the lead frame. It should be noted that the lead frame defect marking region 72 and the lead frame information marking region 73 are not covered with a resin in a later molding process and can be visually confirmed. The lead frame defect marking area 72 is stamped with information for determining whether the semiconductor chip is good or bad, and the lead frame information marking area is stamped with the semiconductor type number, lot number, etc. of the semiconductor chip for identification in a later process. Useful.

以上のように構成されたリードフレーム70及び半導体チップ1の断面を図1に示している。搬送部60を構成するガイドレール61上のリードフレーム70の上には半導体チップ1が複数個固定され、半導体チップ1が光学前画像撮影部4の直下位置2aに来たとき、右隣の半導体チップ1は前測定部5の直下位置2bになり、さらに右隣の半導体チップ1はレーザー照射部50の直下位置2cになる。リードフレームの端にはガイド孔71があり、上下には搬送ピン63とガイドピン62がある。リードフレーム上の半導体チップ1を静止する場合にはガイド孔71にガイドピン62が挿入される。ガイドピン62の外寸とガイド孔71の内寸は略同寸法であって、ガイドピン62がガイド孔71に挿入されると遊びの無い状態になる。一方、半導体チップを搬送したい場合にはガイド孔71からガイドピン62が抜け、代わりに搬送ピン63が挿入されて図の右方向にリードフレームを移動させる。   FIG. 1 shows a cross section of the lead frame 70 and the semiconductor chip 1 configured as described above. A plurality of semiconductor chips 1 are fixed on the lead frame 70 on the guide rail 61 constituting the transport unit 60, and when the semiconductor chip 1 comes to a position 2a immediately below the pre-optical image photographing unit 4, the next semiconductor on the right side. The chip 1 is at a position 2 b immediately below the front measurement unit 5, and the semiconductor chip 1 on the right side is at a position 2 c directly below the laser irradiation unit 50. A guide hole 71 is provided at the end of the lead frame, and a conveying pin 63 and a guide pin 62 are provided above and below. When the semiconductor chip 1 on the lead frame is stationary, guide pins 62 are inserted into the guide holes 71. The outer dimension of the guide pin 62 and the inner dimension of the guide hole 71 are substantially the same, and when the guide pin 62 is inserted into the guide hole 71, there is no play. On the other hand, when the semiconductor chip is to be transported, the guide pin 62 is removed from the guide hole 71, and the transport pin 63 is inserted instead to move the lead frame in the right direction in the figure.

リードフレーム70上に固定された半導体チップ1が光学前画像撮影部直下の位置2aに来ると、光学前画像撮影部30は演算部20から受けた半導体品種情報を基にして半導体チップ1の電極部と配線部を撮影し、その映像より電極位置情報と配線位置情報を算出し、それらを演算部20へ出力する。半導体チップのあるべき位置からのズレは並進ズレと回転ズレで構成され(x、y、θ)という3種の値で表現されるが、電極位置情報や配線位置情報は(xs、ys)という形に変換して演算部7へ出力される。   When the semiconductor chip 1 fixed on the lead frame 70 comes to the position 2a immediately below the pre-optical image capturing unit, the pre-optical image capturing unit 30 determines the electrodes of the semiconductor chip 1 based on the semiconductor type information received from the arithmetic unit 20. The electrode position information and the wiring position information are calculated from the video, and these are output to the calculation unit 20. The deviation from the position where the semiconductor chip should be is composed of a translational deviation and a rotational deviation and is expressed by three types of values (x, y, θ), but the electrode position information and the wiring position information are called (xs, ys). The data is converted into a shape and output to the calculation unit 7.

撮影される電極部と配線部について図3を用いて説明する。図3は半導体チップ表面の模式図であって、半導体チップの周辺には電極パッドと呼ばれる複数の電極部3があり、内部には保護膜6で覆われずに複数の配線5a、5b、5c・・・5mが露出されている配線部4が図示されている。これら複数の電極部や配線部内の複数の配線の位置が、あるべき位置からどれくらい、そして、どのようにズレているかを前述の(xs、ys)で表現することになるが、一つの半導体チップ上に配置された電極部の個数に相当する複数の電極部位置情報と配線の本数に相当する複数の配線位置情報が演算部20に転送されることになる。   The electrode part and wiring part to be photographed will be described with reference to FIG. FIG. 3 is a schematic view of the surface of the semiconductor chip. A plurality of electrode portions 3 called electrode pads are provided around the semiconductor chip, and a plurality of wirings 5a, 5b, 5c are not covered with the protective film 6 inside. ... the wiring part 4 with 5m exposed is shown. How much and how the positions of the plurality of electrodes and the plurality of wirings in the wiring part deviate from where they should be and are expressed by the aforementioned (xs, ys). A plurality of pieces of electrode portion position information corresponding to the number of electrode portions arranged above and a plurality of pieces of wiring position information corresponding to the number of wires are transferred to the arithmetic unit 20.

撮影が終了すると、リードフレーム70は右方向に移動し、半導体チップ1は図1の前測定部直下の位置2bに来る。前測定部40の先端にはプローブ針41が設けられており、演算部20から出力された電極位置情報を基に前測定部40が位置補正を行い、プローブ針41が半導体チップ1の電極部3と接触できる位置に移動する。プローブ針41が下降して電極部3と接触したら、演算部20より得た半導体品種情報を基に固有のテストプログラムを選択して、測定のための電気信号がプローブ針41から半導体チップの電極部3に印加し、半導体チップ1の電気特性を測定し前測定結果を得る。得られた前測定結果は演算部20に送られ、演算部20ではこの前測定結果と配線位置情報と半導体品種情報より切断すべき配線の座標を算出し、トリミング加工情報として保存する。算出されたトリミング加工情報は半導体チップの配線部に露出している配線のうち、切断すべき複数の配線の位置情報の集合として表現出来る。例えば、半導体チップ上に8本の配線が露出しており、内1本目、4本目、6本目の3本の配線を切断することで半導体チップの目標仕様を達成できるとすれば、トリミング加工情報は(xs1、ys1)(xs4、ys4)(xs6、ys6)という3個の座標情報の集合とすればよい。   When shooting is completed, the lead frame 70 moves to the right, and the semiconductor chip 1 comes to a position 2b immediately below the front measurement unit in FIG. A probe needle 41 is provided at the tip of the front measurement unit 40, the front measurement unit 40 performs position correction based on the electrode position information output from the calculation unit 20, and the probe needle 41 is the electrode unit of the semiconductor chip 1. It moves to the position where it can contact 3. When the probe needle 41 descends and contacts the electrode unit 3, a specific test program is selected based on the semiconductor type information obtained from the calculation unit 20, and an electrical signal for measurement is transmitted from the probe needle 41 to the electrode of the semiconductor chip. Applied to the part 3, the electrical characteristics of the semiconductor chip 1 are measured, and the previous measurement result is obtained. The obtained previous measurement result is sent to the calculation unit 20, and the calculation unit 20 calculates the coordinates of the wiring to be cut from the previous measurement result, the wiring position information, and the semiconductor type information, and stores it as trimming processing information. The calculated trimming processing information can be expressed as a set of positional information of a plurality of wirings to be cut among the wirings exposed in the wiring part of the semiconductor chip. For example, if eight wirings are exposed on the semiconductor chip and the target specifications of the semiconductor chip can be achieved by cutting three of the first, fourth, and sixth wirings, trimming information May be a set of three pieces of coordinate information of (xs1, ys1) (xs4, ys4) (xs6, ys6).

前測定部40での測定が終了すると、半導体チップ1は図1のレーザー照射部直下の位置2cに来る。レーザー照射部50にはレーザー光源部52とレーザー照射制御部51が付属しており、レーザー照射制御部51が演算部20からトリミング加工情報を受け、レーザー照射部50の位置補正を行い、所定の配線にレーザーを照射して溶断するということになる。溶断された配線は電気的な切断状態に至るが、レーザー照射されない配線は溶断しないで元のまま残る。上記例のように、トリミング加工情報が(xs1、ys1)(xs4、ys4)(xs6、ys6)という3個の座標情報の集合であるとすれば、8本の配線のうち1本目、4本目、6本目の3本の配線にレーザー照射がされてそれらの配線は溶断するが、残りの5本にはレーザー照射されないということになり元のまま残る。   When the measurement at the pre-measurement unit 40 is completed, the semiconductor chip 1 comes to a position 2c immediately below the laser irradiation unit in FIG. A laser light source unit 52 and a laser irradiation control unit 51 are attached to the laser irradiation unit 50. The laser irradiation control unit 51 receives trimming processing information from the calculation unit 20, corrects the position of the laser irradiation unit 50, and performs predetermined processing. This means that the wiring is melted by laser irradiation. The blown wiring reaches an electrically cut state, but the wiring not irradiated with the laser remains as it is without fusing. As in the above example, if the trimming information is a set of three pieces of coordinate information (xs1, ys1) (xs4, ys4) (xs6, ys6), the first and fourth of the eight wirings. The third three wires are irradiated with laser, and those wires are fused, but the remaining five wires are not irradiated with laser, and remain as they are.

これら一連の動作すなわち生産情報決定から光学前画像撮影、前測定、レーザー照射までを連続して搬送される複数の半導体チップ、そして、半導体チップの搭載された複数のリードフレームに繰り返し行われ、必要とする個数(例えば、1ロット)が終了するまで連続する。なお、トリミング工程を終了したリードフレーム70はワイヤボンド工程にてリードフレームの端子と半導体チップの電極パッドとを金属ワイヤで接続し、モールド工程にて半導体チップを樹脂封止し、パッケージ検査工程でのファイナルテスト等を経て半導体装置は完成する。   These series of operations, ie, production information determination, pre-optical imaging, pre-measurement, and laser irradiation, are repeatedly performed on multiple semiconductor chips and multiple lead frames on which semiconductor chips are mounted. It continues until the number (for example, 1 lot) to finish. In the lead frame 70 after the trimming process, the lead frame terminals and the semiconductor chip electrode pads are connected by metal wires in the wire bonding process, the semiconductor chip is resin-sealed in the molding process, and the package inspection process. The semiconductor device is completed through the final test.

パッケージ組立工程トリミング方式を適用する生産品種の製造に係わる構成数量単位すなわちロットサイズはリードフレームの構成によりほぼ次の二通りが一般的である。すなわち約300mm長前後の固定長さで統一されたいわゆる短尺タイプと人手で運搬や段取り取扱が可能な重量および大きさにおさまるまでリードフレーム長さを延長したフープ状超長尺タイプである。   There are generally the following two types of structural unit, that is, lot size, related to the production of the production type to which the package assembly process trimming method is applied, depending on the configuration of the lead frame. That is, a so-called short type unified with a fixed length of about 300 mm length and a hoop-like ultra-long type in which the length of the lead frame is extended until it falls within the weight and size that can be transported and handled manually.

短尺タイプを採用する生産システムでは、リードフレームが搭載する半導体チップの個数の整数倍をとることが自然であり、加工順序はどの加工装置においても常に一定方向に固定されていて、産業界では通常に行われている。   In a production system that uses a short type, it is natural to take an integer multiple of the number of semiconductor chips mounted on the lead frame, and the processing order is always fixed in a fixed direction in any processing equipment. Has been done.

一方、フープ状超長尺タイプを採用する生産システムでは、あるまとまった複数の加工工程群の工程終了後、フープ巻き取りリールに巻き取られるので、次の加工工程群では加工順序が直前の加工工程順序と逆になることが一般的であるが、光学前画像撮影と前測定とレーザー照射が連続して行われるように維持すれば、順序の逆転問題は支障をきたさない。フープ状超長尺タイプにおいては、ロットサイズはその長さを調整することで短尺タイプよりも小さい数量を選択可能で、極端には1列長さまでも小さくできる。   On the other hand, in a production system that employs a hoop-shaped ultra-long type, after the completion of a certain group of processing steps, it is wound on a hoop take-up reel. In general, the order of the steps is reversed. However, if the pre-optical imaging, pre-measurement, and laser irradiation are maintained continuously, the problem of order reversal will not be hindered. In the hoop-like ultra-long type, the lot size can be selected by adjusting the length, and a smaller quantity than the short type can be selected.

以上、どちらのリードフレーム構成においても、課題で述べたウエハー単位での生産品種決定方法よりロットサイズを飛躍的に小さくできる。この結果として必要数以外の生産数すなわち実需要を超える余剰数は、生産制御部10が持つ生産予定数が本工程以降の予定歩留を見込んだ数量に設定されていれば、最終生産予定数を僅かに超えてかつリードフレーム搭載の半導体チップ個数以内の余剰に限定できる。   As described above, in either of the lead frame configurations, the lot size can be drastically reduced as compared with the production type determination method for each wafer described in the problem. As a result, the production number other than the necessary number, that is, the surplus number exceeding the actual demand is the final production number if the production control unit 10 has the production production number set to the quantity that anticipates the production yield after this process. It can be limited to a surplus slightly exceeding the number of semiconductor chips mounted on the lead frame.

加えてリードフレームの枚数や長さで決められる単位に生産品種を切り替えることが可能となるため、予定生産数を超える部分の生産に製造装置を使う無駄が極限まで減らせ、製造装置の稼働率は同じでも非常に高い設備使用効率で必要生産品種の生産が可能になること、数量の大小にかかわらない最適生産数を実現できる。   In addition, since it is possible to switch the production type to a unit determined by the number and length of lead frames, the waste of using manufacturing equipment for the production of parts exceeding the planned number of production can be reduced to the limit, and the operating rate of the manufacturing equipment is Even at the same time, it is possible to produce the necessary production varieties with very high equipment usage efficiency, and it is possible to realize the optimum number of production regardless of the quantity.

また、生産品種の変更がリードフレームの枚数や長さで決めることで、すべて同一の半導体チップに作られたウエハー1枚を使って多種の生産品種の加工を実現できるようになり、ウエハー内に無駄が生じなくなる。   In addition, by changing the production type based on the number and length of lead frames, it becomes possible to process various types of production using a single wafer made of the same semiconductor chip. There is no waste.

生産者側事情や顧客要求に基づく極めて少数のエンジニアリングサンプル作成についても、本願に係るパッケージ組立工程トリミング加工方式によればリードフレームの単位で生産が可能であり、発生する無駄はウエハー状態でトリミング加工する場合よりも飛躍的に小さくできる。   Even for the creation of a very small number of engineering samples based on the producer's circumstances and customer requirements, the trimming method of the package assembly process according to this application can be produced in units of lead frames, and the waste that occurs is trimmed in the wafer state. It can be drastically smaller than the case.

また、本願に係るウエハー状態トリミング工程がパッケージ組立工程トリミング加工方式に移行することで、製造リードタイムを減らすことが可能になる。   In addition, since the wafer state trimming process according to the present application shifts to the package assembly process trimming method, the manufacturing lead time can be reduced.

本願に係るパッケージ組立トリミング工程方式の実現に必要な新たな加工装置部分は、光学前画像撮影部、前測定部およびレーザー照射部となるが、これらはウエハートリミング工程におけるレーザートリミング装置に置き換えて設置されるもので、ウエハートリミングの場合は8インチウエハーであれば、約200mm□の範囲を移動できるステージ系が必要であったが、パッケージ組立工程トリミングであれば、レーザー照射部の移動範囲は半導体チップ数個分の大きさ程度であれば良いので、ウエハートリミング方式と比べると格段にコンパクトになる。これは本方式の製造装置が従来方式に比べ廉価な装置となることを意味している。   The new processing equipment parts necessary for realizing the package assembly trimming process method according to the present application are the pre-optical image capturing part, the pre-measuring part, and the laser irradiation part, which are replaced with the laser trimming equipment in the wafer trimming process. In the case of wafer trimming, if it is an 8-inch wafer, a stage system that can move within a range of about 200 mm □ was required. However, in the case of package assembly process trimming, the moving range of the laser irradiation unit is a semiconductor. Since it is sufficient if it is about the size of several chips, it is much more compact than the wafer trimming method. This means that the manufacturing apparatus of the present system is cheaper than the conventional system.

以上は、リードフレーム上に半導体チップが一行3列で搭載されている例を示したが、半導体チップの搭載個数はこれに限定されるものではなく、複数行複数列の搭載であっても構わない。   In the above, an example in which semiconductor chips are mounted in one row and three columns on the lead frame has been shown. However, the number of semiconductor chips mounted is not limited to this, and a plurality of rows and columns may be mounted. Absent.

以上、本発明の効果をまとめると、本願に係るパッケージ組立工程トリミング加工方式はウエハートリミング方式に比べ生産品種のロットサイズを極めて小さくすることができることで必要数以上に作らざるを得ないような在庫の無駄を飛躍的に低減できること、高価な生産ラインを無駄な在庫の生産に費やす無駄を非常に小さく抑制できること、ほぼ同等の製造コストのまま製造リードタイムの大幅な削減が可能なこと、非常に短期間に納入を要求されるのが常であるエンジアリングサンプルの準備の為の在庫管理コストや製造リードタイムを改善できることにある。   As described above, the effects of the present invention can be summarized. The package assembly process trimming processing method according to the present application can make the lot size of production varieties extremely small compared to the wafer trimming method, so that it is necessary to produce more than the necessary number. Can dramatically reduce waste, spending an expensive production line on the production of wasteful inventory can be reduced to a very low level, and can substantially reduce the production lead time with almost the same production cost, It is possible to improve inventory management cost and production lead time for preparing engineering samples that are usually required to be delivered in a short period of time.

本発明の一実施例に係わる半導体装置製造装置の模式的構成Schematic configuration of a semiconductor device manufacturing apparatus according to an embodiment of the present invention 本発明の一実施例に係わる半導体チップのリードフレーム搭載の模式図Schematic diagram of semiconductor chip lead frame mounting according to an embodiment of the present invention. 本発明の一実施例に係わる半導体チップ表面の模式図Schematic diagram of the surface of a semiconductor chip according to an embodiment of the present invention

符号の説明Explanation of symbols

1 半導体チップ
2a 光学前画像撮影部直下の位置
2b 前測定部直下の位置
2c レーザー照射部直下の位置
3 電極部(電極パッド)
4 配線部(保護膜無し領域)
5、5a、5b、5c、5m 配線
6 保護膜
10 生産制御部
11 生産情報入力部
12 生産情報記憶部
20 演算部
30 光学前画像撮影部
40 前測定部
41 プローブ針
50 レーザー照射部
51 レーザー照射制御部
52 レーザー光源部
60 搬送部
61 ガイドレール
62 ガイドピン
63 搬送ピン
70 リードフレーム
71 ガイド孔
72 リードフレーム不良刻印領域
73 リードフレーム情報刻印領域
74 半導体チップ搭載領域
DESCRIPTION OF SYMBOLS 1 Semiconductor chip 2a Position 2b just under optical pre-image photographing part 2b Position just under front measurement part 2c Position just under laser irradiation part 3 Electrode part (electrode pad)
4 Wiring part (area without protective film)
5, 5a, 5b, 5c, 5m Wiring 6 Protective film 10 Production control unit 11 Production information input unit 12 Production information storage unit 20 Calculation unit 30 Pre-optical image photographing unit 40 Pre-measurement unit 41 Probe needle 50 Laser irradiation unit 51 Laser irradiation Control unit 52 Laser light source unit 60 Transport unit 61 Guide rail 62 Guide pin 63 Transport pin 70 Lead frame 71 Guide hole 72 Lead frame defective marking region 73 Lead frame information marking region 74 Semiconductor chip mounting region

Claims (2)

ガイド孔を有するリードフレーム上に固定された半導体チップをトリミングして半導体装置を製造するための半導体製造装置であって、
前記ガイド孔に挿入して前記リードフレームを固定するためのガイドピンと搬送するための搬送ピンと前記リードフレームを下から支持してガイド搬送するガイドレールとを有する搬送部と、
前記半導体チップの表面の電極部や保護膜開口部である配線部を光学的に撮影して、電極位置情報および配線位置情報を得る光学前画像撮影部と、
前記電極位置情報を基に前記リードフレーム上に固定された前記半導体チップに対して電気信号を印加するとともに前記半導体チップからの電気信号を得てレーザー照射前の前記半導体チップの電気特性を検査する前測定部と、
生産品種、数量および生産条件等のいわゆる生産情報を入力できる入力手段および記憶手段を有して生産装置全体を統括制御する生産制御部と、
前記光学前画像撮影部からの前記電極位置情報および配線位置情報と前記前測定部で得られた前記電気特性と前記生産制御部からの前記生産情報とを基に前記半導体チップ表面上の切断すべき配線の位置座標を算出する演算部と、
前記演算部から切断すべき配線の前記位置座標情報を受け、前記半導体チップの前記配線部内の配線にレーザーを照射して配線を溶断するレーザー照射部と、
からなる半導体製造装置。
A semiconductor manufacturing apparatus for manufacturing a semiconductor device by trimming a semiconductor chip fixed on a lead frame having a guide hole,
A transport unit having a guide pin inserted into the guide hole and fixing the lead frame; a transport pin for transporting; and a guide rail supporting and guiding the lead frame from below;
A pre-optical image photographing unit that optically photographs the electrode part on the surface of the semiconductor chip and the wiring part that is the opening of the protective film, and obtains electrode position information and wiring position information;
Based on the electrode position information, an electrical signal is applied to the semiconductor chip fixed on the lead frame, and an electrical signal from the semiconductor chip is obtained to inspect the electrical characteristics of the semiconductor chip before laser irradiation. A pre-measurement unit;
A production control unit that has input means and storage means that can input so-called production information such as production type, quantity, and production conditions, and performs overall control of the entire production apparatus;
Cutting on the surface of the semiconductor chip based on the electrode position information and wiring position information from the pre-optical image photographing unit, the electrical characteristics obtained by the pre-measurement unit, and the production information from the production control unit A calculation unit for calculating the position coordinates of the power wiring;
Receiving the position coordinate information of the wiring to be cut from the arithmetic unit, a laser irradiation unit for irradiating the wiring in the wiring unit of the semiconductor chip and fusing the wiring;
A semiconductor manufacturing apparatus comprising:
ガイド孔を有するリードフレーム上に固定された半導体チップをトリミングして半導体装置を製造するための製造方法であって、
前記リードフレーム上に固定された前記半導体チップを光学前画像撮影部に搬送する工程と、
前記半導体チップの表面の電極部や保護膜開口部である配線部を光学的に撮影して、電極位置情報および配線位置情報を得る光学前画像撮影工程と、
前記リードフレーム上に固定された前記半導体チップを前測定部に搬送する工程と、
前記電極位置情報を基に前記リードフレーム上に固定された前記半導体チップに対して電気信号を印加するとともに前記半導体チップからの電気信号を得てレーザー照射前の前記半導体チップの電気特性を検査する前測定工程と、
前記光学前画像撮影工程で得られた前記電極位置情報および配線位置情報と前記前測定工程で得られた前記電気特性と生産制御部からの生産情報とを基に前記半導体チップ表面上の切断すべき配線の位置座標を算出する演算工程と、
前記リードフレーム上に固定された前記半導体チップをレーザー照射部に搬送する工程と、
前記演算工程で算出された切断すべき配線の前記位置座標情報を受け、前記半導体チップの前記配線部内の配線にレーザーを照射して配線を溶断するレーザー照射工程と、
からなる半導体装置の製造方法。
A manufacturing method for manufacturing a semiconductor device by trimming a semiconductor chip fixed on a lead frame having a guide hole,
Transporting the semiconductor chip fixed on the lead frame to a pre-optical image capturing unit;
Optical pre-image imaging step of obtaining electrode position information and wiring position information by optically imaging a wiring part that is an electrode part and a protective film opening on the surface of the semiconductor chip;
Transporting the semiconductor chip fixed on the lead frame to a pre-measurement unit;
An electrical signal is applied to the semiconductor chip fixed on the lead frame based on the electrode position information, and an electrical signal from the semiconductor chip is obtained to inspect the electrical characteristics of the semiconductor chip before laser irradiation. Pre-measurement process;
Cutting on the surface of the semiconductor chip based on the electrode position information and wiring position information obtained in the pre-optical image photographing step, the electrical characteristics obtained in the pre-measurement step, and production information from a production control unit. A calculation step for calculating the position coordinates of the power wiring;
Transporting the semiconductor chip fixed on the lead frame to a laser irradiation unit;
A laser irradiation step of receiving the position coordinate information of the wiring to be cut calculated in the calculation step, and irradiating the wiring in the wiring portion of the semiconductor chip to melt the wiring;
A method for manufacturing a semiconductor device comprising:
JP2008215124A 2008-08-25 2008-08-25 Semiconductor manufacturing apparatus and semiconductor device manufacturing method Expired - Fee Related JP5281336B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008215124A JP5281336B2 (en) 2008-08-25 2008-08-25 Semiconductor manufacturing apparatus and semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008215124A JP5281336B2 (en) 2008-08-25 2008-08-25 Semiconductor manufacturing apparatus and semiconductor device manufacturing method

Publications (2)

Publication Number Publication Date
JP2010050373A true JP2010050373A (en) 2010-03-04
JP5281336B2 JP5281336B2 (en) 2013-09-04

Family

ID=42067208

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008215124A Expired - Fee Related JP5281336B2 (en) 2008-08-25 2008-08-25 Semiconductor manufacturing apparatus and semiconductor device manufacturing method

Country Status (1)

Country Link
JP (1) JP5281336B2 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6167904A (en) * 1984-09-11 1986-04-08 ロ−ム株式会社 Laser trimming device
JPH04165645A (en) * 1990-10-30 1992-06-11 Fuji Electric Co Ltd Laser trimming device for monolithic ic and usage thereof
JPH087593A (en) * 1994-06-24 1996-01-12 Mitsubishi Electric Corp Semiconductor integrated circuit device and manufacture for semiconductor integrated circuit device
JP2005167023A (en) * 2003-12-03 2005-06-23 Denso Corp Device and method for manufacturing semiconductor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6167904A (en) * 1984-09-11 1986-04-08 ロ−ム株式会社 Laser trimming device
JPH04165645A (en) * 1990-10-30 1992-06-11 Fuji Electric Co Ltd Laser trimming device for monolithic ic and usage thereof
JPH087593A (en) * 1994-06-24 1996-01-12 Mitsubishi Electric Corp Semiconductor integrated circuit device and manufacture for semiconductor integrated circuit device
JP2005167023A (en) * 2003-12-03 2005-06-23 Denso Corp Device and method for manufacturing semiconductor

Also Published As

Publication number Publication date
JP5281336B2 (en) 2013-09-04

Similar Documents

Publication Publication Date Title
CN102024677B (en) The manufacture method of semiconductor device
US10546840B2 (en) Method for fabricating stack die package
US6951982B2 (en) Packaged microelectronic component assemblies
TWI411132B (en) Laser process for side plating of terminals
CN101499511B (en) LED chip with temperature sensing component and manufacturing method thereof
KR102325824B1 (en) Method of manufacturing semiconductor device
CN104167395A (en) Low profile leaded semiconductor package
US20070243666A1 (en) Semiconductor package, array arranged substrate structure for the semiconductor package and fabrication method of the semiconductor package
SG102035A1 (en) Super thin/super thermal ball grid array package
TW200805526A (en) Semiconductor device, and method of manufacturing the same
CN102593015A (en) Manufacturing method of semiconductor device
JP2003298173A (en) Semiconductor laser device, its manufacturing method and optical pickup using them
CN105789074A (en) Method for manufacturing semiconductor device
JP5281336B2 (en) Semiconductor manufacturing apparatus and semiconductor device manufacturing method
US6524886B2 (en) Method of making leadless semiconductor package
JP2014062828A (en) Pattern matching method and semiconductor device manufacturing method
US9318356B2 (en) Substrate strip
JP2007288007A (en) Lead frame for manufacturing semiconductor laser device, and method for manufacturing semiconductor laser device
JP2000269270A (en) Manufacture of semiconductor device
US7075188B2 (en) Circuit device and method for manufacturing the same
JP2000340875A (en) Semiconductor light-emitting device and manufacture thereof
TW569371B (en) Semiconductor device and manufacturing method therefor
JP2008028426A (en) Method of fabricating semiconductor device
JP2008182060A (en) Manufacturing method of semiconductor device
US20090211797A1 (en) Semiconductor package

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110608

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130509

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130514

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130524

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5281336

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees