JP2010045928A - スイッチング電源、スイッチング電源を制御する制御回路およびスイッチング電源の制御方法 - Google Patents

Abstract

【課題】スイッチング電源の消費電力を低減する。
【解決手段】
本発明のスイッチング電源１０は、第１スイッチＳＷ１と、第２スイッチＳＷ２と、キャパシタＣ１と、第３スイッチＳＷ３と、遅延回路Ｌ１と、負荷３０を流れる平均化した電流である負荷電流が基準電流より小さい場合に、第１スイッチＳＷ１をオフさせる制御回路１１２と、を具備し、第１スイッチＳＷ１のオン抵抗は、第２スイッチＳＷ２および第３スイッチＳＷ３のオン抵抗より小さいことを特徴とする。
【選択図】図２０

Description

本発明は、スイッチング電源、スイッチング電源を制御する制御回路およびスイッチング電源の制御方法に関する。

例えば降圧型のＤＣ−ＤＣコンバータは情報機器に用いられている。このようなＤＣ−ＤＣコンバータにはスイッチを用いたスイッチング電源が用いられている。入出力のグランドを共通に用いる場合はバック型スイッチング電源が用いられる（非特許文献１）。また、主スイッチのターンオン、ターンオフ時の消費電力を抑制するためスナバ（Ｓｎｕｂｂｅｒ）回路を有する電源回路が用いられている（非特許文献１および非特許文献２）。
John G Kassakian, Principles of power electronics, ADDISON-WESLEY PUBLISHING COMPANY, 1992, p674-687 IEEE Transaction on Power Electronics, Vol.11, No.5, 1995, pp483-489

しかし、負荷を流れる電流が小さい場合、スイッチング電源の消費電力の低減は不十分である。

そこで本発明は、上記課題に鑑みなされたものであり、スイッチング電源の消費電力を低減することを目的とする。

本発明は、直流電源の一端と負荷の一端との間に設けられた第１スイッチと、前記第１スイッチの前記負荷側のノードと前記直流電源の他端との間に設けられた第２スイッチと、前記第２スイッチと前記直流電源の前記他端との間に設けられたキャパシタと、前記第１スイッチの前記直流電源側のノードと、前記第２スイッチと前記キャパシタとの間のノードと、の間に設けられた第３スイッチと、前記第３スイッチと、前記第２スイッチと前記キャパシタとの間のノードと、の間に設けられ、前記キャパシタを充電させるための電流を遅延させる遅延回路と、
前記負荷を流れる平均化した電流である負荷電流が基準電流より小さい場合に、前記第１スイッチをオフさせる制御回路と、を具備し、前記第１スイッチのオン抵抗は、前記第２スイッチおよび前記第３スイッチのオン抵抗より小さいことを特徴とするスイッチング電源である。

本発明によれば、第１スイッチをオフして、第２スイッチおよび第３スイッチを用いることにより、消費電力を低減することができる。したがって、スイッチング電源の消費電力を低減することができる。

上記構成において、前記第１スイッチの前記負荷側のノードと前記直流電源の前記他端との間に設けられ、オン抵抗が前記第２スイッチおよび前記第３スイッチのオン抵抗より小さい第４スイッチを具備し、前記制御回路は、前記負荷電流が前記基準電流より小さい場合に、前記第１スイッチおよび前記第４スイッチをオフさせる構成とすることができる。これにより、第１スイッチおよび第４スイッチをオフして、第２スイッチおよび第３スイッチを用いることにより、消費電力を低減することができる。したがって、スイッチング電源の消費電力を低減することができる。

上記構成において、前記制御回路は、前記負荷電流が前記基準電流より小さい場合に、前記第２スイッチをオンして、第３スイッチをオンオフさせる構成とすることができる。これにより、第２スイッチおよび第３スイッチを用いて、消費電力を低減して、負荷を流れる電流をオンオフすることができる。

上記構成において、前記制御回路は、前記負荷電流が前記基準電流よりも大きい場合に、前記第１スイッチがオンしている期間に、前記第２スイッチをオンさせ、前記第２スイッチがオフしている期間に、前記第３スイッチをオンオフさせる構成とすることができる。これにより、第１スイッチをオフさせた際に、キャパシタを放電することができる。また、第２スイッチをオフしている間にキャパシタを充電することができる。

上記構成において、前記基準電流であるＩは、前記第１スイッチのオン抵抗をＲ１、ゲート容量をＣｉｓｓ１、ゲート駆動電圧をＶｇｓ１、および、スイッチング周波数をｆ１とし、前記第２スイッチおよび前記第３スイッチのいずれかのオン抵抗をＲ２、ゲート容量をＣｉｓｓ２、ゲート駆動電圧をＶｇｓ２、および、スイッチング周波数をｆ２とすると、
Ｉ×Ｒ１＋（０．５×Ｃｉｓｓ１×Ｖｇｓ１^２×ｆ１）＝Ｉ×Ｒ２＋（０．５×Ｃｉｓｓ２×Ｖｇｓ２^２×ｆ２）
を満たす構成とすることができる。

上記構成において、前記制御回路は、前記第１スイッチをオフさせる時間を時定数だけ遅らせる構成とすることができる。これにより、電源に負荷を接続して電流が急激に変動する場合に、第１スイッチがオフしないようになる。よって、急激な電流の変動に対応することができる。

上記構成において、前記時定数を外部信号により設定できる構成とすることができる。これにより、制御回路の時定数の調節が容易となるため、利便性の向上に効果がある。

本発明は、直流電源の一端と負荷の一端との間に設けられた第１スイッチと、前記第１スイッチの前記負荷側のノードと前記直流電源の他端との間に設けられた第２スイッチと、前記第２スイッチと前記直流電源の前記他端との間に設けられたキャパシタと、前記第１スイッチの前記直流電源側のノードと、前記第２スイッチと前記キャパシタとの間のノードと、の間に設けられた第３スイッチと、前記第３スイッチと、前記第２スイッチと前記キャパシタとの間のノードと、の間に設けられ、前記キャパシタを充電させるための電流を遅延させる遅延回路と、前記負荷を流れる平均化した電流である負荷電流が基準電流より小さい場合に、前記第２スイッチおよび前記第３スイッチをオフさせる制御回路と、を具備することを特徴とするスイッチング電源である。

本発明によれば、負荷を流れる電流が小さい場合には、バック型スイッチング電源と等価な回路構成とすることができ、バック型スイッチング電源と同等の消費電力とすることができる。よって、スイッチング電源の消費電力を低減することができる。

上記構成において、前記制御回路は、前記負荷電流が前記基準電流より小さい場合に、前記第１スイッチをオンオフさせる構成とすることができる。これにより、第１スイッチを用いて、消費電力を低減して、負荷を流れる電流をオンオフすることができる。

上記構成において、前記第１スイッチの前記負荷側のノードと前記直流電源の前記他端との間に設けられた第４スイッチを具備し、前記制御回路は、前記第１スイッチをオンオフしたあと、前記第４スイッチをオンオフする構成とすることができる。これにより、第１スイッチおよび第４スイッチを用いて、消費電力を低減して、負荷を流れる電流をオンオフすることができる。

上記構成において、前記制御回路は、前記負荷電流が前記基準電流よりも大きい場合に、前記第１スイッチがオンしている期間に、前記第２スイッチをオンさせ、前記第２スイッチがオフしている期間に、前記第３スイッチをオンオフさせる構成とすることができる。これにより、第１スイッチをオフさせた際に、キャパシタを放電することができる。また、第２スイッチをオフしている間にキャパシタを充電することができる。

上記構成において、前記基準電流は、直流電源の一端と負荷の一端との間に設けられた第１スイッチと、前記第１スイッチの前記負荷側のノードと前記直流電源の他端との間に設けられた第２スイッチと、前記第２スイッチと前記直流電源の前記他端との間に設けられたキャパシタと、前記第１スイッチの前記直流電源側のノードと、前記第２スイッチと前記キャパシタとの間のノードと、の間に設けられた第３スイッチと、前記第３スイッチと、前記第２スイッチと前記キャパシタとの間のノードと、の間に設けられ、前記キャパシタを充電させるための電流を遅延させる遅延回路と、を具備するスイッチング電源の消費電力と、バック型スイッチング電源の消費電力と、が一致する場合の電流である構成とすることができる。

本発明は、直流電源の一端と負荷の一端との間に設けられた第１スイッチと、前記第１スイッチの前記負荷側のノードと前記直流電源の他端との間に設けられた第２スイッチと、前記第２スイッチと前記直流電源の前記他端との間に設けられたキャパシタと、前記第１スイッチの前記直流電源側のノードと、前記第２スイッチと前記キャパシタとの間のノードと、の間に設けられた第３スイッチと、前記第３スイッチと、前記第２スイッチと前記キャパシタとの間のノードと、の間に設けられ、前記キャパシタを充電させるための電流を遅延させる遅延回路と、を具備し、前記第１スイッチのオン抵抗は、前記第２スイッチおよび前記第３スイッチのオン抵抗より小さいことを特徴とし、前記負荷を流れる平均化した電流である負荷電流が基準電流より小さい場合に、前記第１スイッチをオフさせるステップを有することを特徴とするスイッチング電源の制御方法である。

本発明によれば、制御回路は、負荷電流が基準電流より小さい場合に、第１スイッチをオフさせる。第１スイッチのオン抵抗は、第２スイッチおよび第３スイッチのオン抵抗より小さい。負荷電流が基準電流より小さい場合、第２スイッチおよび第３スイッチの消費電力は、第１スイッチの消費電力より小さい。そのため、第１スイッチをオフして、第２スイッチおよび第３スイッチを用いることにより、消費電力を低減することができる。したがって、スイッチング電源の消費電力を低減することができる。

本発明によれば、負荷を流れる電流が小さい場合に、スイッチング電源の消費電力を低減することができる。

まず、本発明が解決する課題について詳細に説明する。図１は、比較例１に係るバック型スイッチング電源の回路図である。図１を参照に、スイッチング電源１０ａには直流電源２０および負荷３０が接続されている。直流電源２０は、電源Ｅと内部抵抗Ｒ２から構成される。負荷３０は、等価回路的に抵抗Ｒ３で構成される。直流電源２０の正側端子はノードＮ２１、負側端子はノードＮ２２に接続されている。負荷３０の正側端子はノードＮ３１、負側端子はノードＮ３２に接続されている。ノードＮ２２およびノードＮ３２はグランド端子であり、互いに直結されている。

スイッチング電源１０ａは、第１スイッチＳＷ１、第４スイッチＳＷ４、キャパシタＣ２、キャパシタＣ３および第２インダクタＬ２を有している。第１スイッチＳＷ１は主スイッチであり、ノードＮ２１とノードＮ３１の間に設けられている。第１スイッチＳＷ１の負荷側には第２インダクタＬ２が接続されている。第１スイッチＳＷ１と第２インダクタＬ２との間のノードがＮ１１である。第４スイッチＳＷ４は同期整流スイッチであり、ノードＮ１１とノードＮ２２との間に接続されている。キャパシタＣ２は入力平滑キャパシタであり、ノードＮ２１とノードＮ２２との間に接続されている。キャパシタＣ３は出力平滑キャパシタであり、ノードＮ３１とノードＮ３２との間に接続されている。

図２を用い、比較例１に係るスイッチング電源の動作を説明する。図２は、第１スイッチＳＷ１の動作、第４スイッチＳＷ４の動作、第２インダクタＬ２を流れる電流（Ｌ２電流）、ノードＮ１１の電圧Ｖ１１およびノードＮ３１のノードＮ３２に対する出力電圧Ｖｏｕｔを時間に対し示した図である。なお、Ｌ２電流はノードＮ１１からノードＮ３１に流れる電流を正としている。

図２を参照に、時間ｔ３とｔ５の間の期間Ｔ１において、第１スイッチＳＷ１はオン状態であり、第４スイッチＳＷ４はオフ状態である。よって、ノードＮ１１は直流電源２０の電圧ＶＥである。図１の電流１１のように、ノードＮ２１から、第１スイッチＳＷ１、ノードＮ１１、第２インダクタＬ２を介しノードＮ３１に電流１１が流れる。第２インダクタＬ２により電流１１は徐々に増加する。

時間ｔ５とｔ３の間の期間Ｔ２において、第１スイッチＳＷ１はオフ状態であり、第４スイッチＳＷ４はオン状態である。よって、ノードＮ１１はグランド電圧０である。図１の電流１２のように、ノードＮ３２から、第４スイッチＳＷ４、ノードＮ１１、第２インダクタＬ２を介しノードＮ３１に電流１２が流れる。第２インダクタＬ２により電流１１は徐々に減少する。ノードＮ３１の出力電圧Ｖｏｕｔは、直流電源２０の電圧ＶＥより小さい電圧Ｖ０でほぼ一定となる。

図３は比較例１に係るスイッチング電源における第１スイッチＳＷ１のターンオンおよびターンオフの際に、第１スイッチＳＷにおいて発生する消費電力を説明する図である。第１スイッチＳＷ１の抵抗（ＳＷ１抵抗）、第１スイッチＳＷ１を流れる電流（ＳＷ１電流）、第１スイッチＳＷ１の両端の電圧（ＳＷ１電圧）、第１スイッチＳＷ１で消費される電力（ＳＷ１電力）を時間に対し示した図である。なお、ＳＷ１電流はノードＮ２１からノードＮ１１に流れる電流を正としている。

時間ｔ３１とｔ３２との間の期間であるターンオン期間Ｔｏｎは、期間Ｔ２から期間Ｔ１への移行期間であり、時間ｔ５１とｔ５２との間の期間であるターンオフ期間Ｔｏｆｆは、期間Ｔ１から期間Ｔ２への移行期間である。期間Ｔ２では、第１スイッチＳＷ１はオフ状態であり、ＳＷ１抵抗は高い。ＳＷ１電流は小さく、ＳＷ１電圧は高い。ＳＷ１電流が小さいため、ＳＷ１電力は小さい。

時間ｔ３１において、第１スイッチＳＷ１がターンオンする。ターンオン期間Ｔｏｎにおいて、ＳＷ１抵抗は徐々に減少し、時間ｔ３２でほとんど０になる。このため、ＳＷ１電流はほとんど０から徐々に増加する。また、ＳＷ１電圧は徐々に減少し、時間ｔ３２でほとんど０になる。ＳＷ１電力はターンオン期間Ｔｏｎ内で極大値を有する。時間ｔ３２において、第１スイッチＳＷ１がオン状態になると、ＳＷ１抵抗はほとんど０である。ＳＷ１電流は、前述の第２インダクタＬ２により期間Ｔ１の間徐々に増加する。ＳＷ１電圧はほぼ０である。ＳＷ１電圧はほぼ０であるもののＳＷ１電流が徐々に増加するため、ＳＷ１電力は徐々に増加する。

時間ｔ５１において、第１スイッチＳＷ１がターンオフする。ターンオフ期間Ｔｏｆｆにおいて、ＳＷ１抵抗は徐々に増加し時間ｔ５２で一定となる。ＳＷ１電流は徐々に減少し時間ｔ５２でほぼ０となる。ＳＷ１電圧は徐々に増加し時間ｔ５２で一定となる。ＳＷ１電力はターンオン期間Ｔｏｆｆ内で極大値を有する。ＳＷ１電流は、時間ｔ５１で最大となるため、ターンオフ期間ＴｏｆｆにおけるＳＷ１電力の極大値Ａｏｆｆはターンオン期間ＴｏｎにおけるＳＷ１電力の極大値Ａｏｎより大きい。

このように、比較例１に示したバック型スイッチング電源は、ターンオフ期間Ｔｏｆｆにおいて、第１スイッチＳＷ１による消費電力が増大する。特に、ＭＯＳＦＥＴのように半導体スイッチを用いる場合、ターンオン期間Ｔｏｎおよびターンオフ期間Ｔｏｆｆが長いため、第１スイッチＳＷ１による消費電力によりスイッチング電源が発熱する。さらに、高周波で動作するスイッチング電源においては、ターンオンおよびターンオフの回数が増すため、スイッチング電源がさらに発熱する。

比較例２（非特許文献１ ６７４頁参照）は、ターンオフ期間ＴｏｆｆにおけるＳＷ１電力の抑制を目的とした例であり、スナバキャパシタを有する例である。図４は比較例２に係るスイッチング電源の回路図である。図４を参照に、比較例１の図１に比較し、スイッチング電源１０ｂは、ノードＮ１１とノードＮ２２との間にスナバキャパシタであるキャパシタＣ１を有している。その他の構成は比較例１の図１と同じであり、説明を省略する。

図５を用い、比較例２に係るスイッチング電源の動作を説明する。図５は、第１スイッチＳＷ１の動作、第４スイッチＳＷ４の動作、Ｌ２電流、ＳＷ１電流、キャパシタＣ１を流れる電流（Ｃ１電流）およびＳＷ４電流を時間に対し示した図である。なお、Ｃ１電流およびＳＷ４電流はノードＮ２２からＮ１１に流れる電流を正としている。

図５を参照に、第１スイッチＳＷ１および第４スイッチＳＷ４の動作は比較例１の図３と同じである。ターンオン期間Ｔｏｎにおいては、図４の電流１３のように、キャパシタＣ１を充電するように電流１３が流れる。図５の時間ｔ３２からｔ５１の期間Ｔ１１においては、比較例１の期間Ｔ１と同様に、電流１１が流れる（図４参照）。図５を参照に、ターンオフ期間Ｔｏｆｆにおいては、図４の電流１４のように、キャパシタＣ１が放電するように電流１４が流れる。図５の時間ｔ５２からｔ３１の期間Ｔ２１においては、比較例１の期間Ｔ２と同様に、電流１２が流れる（図４参照）。

図６は、比較例２に係るスイッチング電源の消費電力を説明する図であり、図３と同様である。なお、ＳＷ１電力の破線は比較例１を示している。ターンオン期間Ｔｏｎにおいて、キャパシタＣ１への充電電流としてＳＷ１電流が流れる（図６のＢ１参照）。このため、比較例１に比べＳＷ１電力Ｂｏｎが大きくなる。一方、ターンオフ期間Ｔｏｆｆにおいては、キャパシタＣ１からの放電により、ノードＮ１１の電圧下降が遅延する。よって、ＳＷ１電圧の上昇は期間Ｔ２１にかけて緩やかとなる（図６のＢ２参照）このため、比較例１に比べＳＷ１電力Ｂｏｆｆの上昇は小さい。以上のように、比較例１では、ターンオフ期間Ｔｏｆｆの電力上昇は抑制できるが、ターンオン期間Ｔｏｎの電力が上昇してしまう。

比較例３（非特許文献１ ６７６頁参照）は、ターンオフ期間ＴｏｆｆにおけるＳＷ１電力の抑制を目的とした例であり、ＲＣＤスナバ回路の例である。図７は比較例３に係るスイッチング電源の回路図である。図７を参照に、比較例２の図４に比較し、スイッチング電源１０ｃは、ノードＮ１１とキャパシタＣ１との間に、第２ダイオードＤ２と抵抗Ｒ１とが並列に接続されている。その他の構成は比較例２の図４と同じであり、説明を省略する。

図８を用い、比較例３に係るスイッチング電源の動作を説明する。図８は、第１スイッチＳＷ１の動作、第４スイッチＳＷ４の動作、Ｌ２電流、ＳＷ１電流、Ｃ１電流、ＳＷ４電流および抵抗Ｒ１が消費する電力（Ｒ１電力）を時間に対し示した図である。

図８を参照に、第１スイッチＳＷ１および第４スイッチＳＷ４の動作は比較例２の図５と同じである。時間ｔ３１において第１スイッチＳＷ１がオンすると、第１キャパシタＣ１を充電する電流１３は抵抗Ｒ１を流れるため、ＳＷ１電流およびＣ１電流の極大値が小さくなり、電流１３の流れる時間が長くなる（図８のＣ１０参照）。このため、電流１１と電流１３とが並列して流れる。図８では、破線がＳＷ１電流のうち電流１１に相当し、破線と実線との間の電流が電流１３に相当している。以上により、ターンオン期間Ｔｏｎの第１スイッチＳＷ１電力が小さくなる。しかしながら、図８のように、Ｒ１電力が生じてしまう（図８のＣｏｎ参照）。また、スイッチング周期が速くなると、第１キャパシタＣ１の充電が追いつかなく可能性がある。

比較例４（非特許文献１ ６８７頁参照）は、抵抗による消費電力の抑制を目的とした例である。図９は比較例４に係るスイッチング電源の回路である。比較例３の図７に比べ、スイッチング電源１０ｄには抵抗Ｒ１が設けられていない。ノードＮ１１とノードＮ２２との間には、さらに、キャパシタＣ１２とダイオードＤ１２とが接続されている。ダイオードＤ１とキャパシタＣ１との間のノードＮ１５と、キャパシタＣ１２とダイオードＤ１２との間のノードＮ１６と、の間に第３インダクタＬ３とダイオードＤ１３とが接続されている。第１スイッチＳＷ１のターンオンの際は、キャパシタＣ１、Ｃ１２および第３インダクタＬ３の共振現象により、電流１３が流れキャパシタＣ１およびＣ１２が充電される。共振現象は、ダイオードＤ１３により半周期で終了する。キャパシタＣ１およびＣ１２に充電された電荷は、第１スイッチＳＷ１のターンオフの際、電流１４ａおよび１４ｂが流れ放電される。比較例４では、電流１３が抵抗で消費されないため、消費電力は小さい。また、共振現象を用いてキャパシタＣ１およびＣ１２を充電するため、第１スイッチＳＷ１電流の極大値を抑えることができる。

しかしながら、キャパシタＣ１およびＣ１２を充電する電流１３は第１スイッチＳＷ１を介して流れる。このため、第１スイッチＳＷ１のオン抵抗により電力損失が生じてしまう。また、スイッチング周期が速くなると、キャパシタＣ１およびＣ１２の充電が追いつかなく可能性がある。

以下に比較例１から比較例４の課題を解決する比較例５について図面を参照に説明する。

図１０は比較例５に係るスイッチング電源の回路図である。比較例２の図４のスイッチング電源１０ｂと比較し、キャパシタＣ１とノードＮ１１との間に第２スイッチＳＷ２が設けられている。第２スイッチＳＷ２とキャパシタＣ１との間のノードＮ１２と、ノードＮ２１と、の間に、第３スイッチＳＷ３および第１インダクタＬ１が設けられている。第３スイッチＳＷ３と第１インダクタＬ１との間のノードＮ１３と、ノードＮ２２と、の間に第１ダイオードＤ１が設けられている。第１スイッチＳＷ１からＳＷ４のスイッチング動作を制御する制御回路４０が設けられている。その他の構成は、比較例２の図４と同じであり説明を省略する。

図１１および図１２を用い、比較例５に係るスイッチング電源の動作を説明する。図１１は比較例５に係るスイッチング電源１０を流れる電流を示した回路図である。図１２は、第１スイッチＳＷ１からＳＷ４それぞれの動作および電流並びにＬ２電流を時間に対し示した図である。なお、ＳＷ２電流はノードＮ１２からノードＮ１１に流れる電流を正に、ＳＷ３電流はノードＮ３１からノードＮ１３に流れる電流を正にしている。その他の電流の向きは比較例１から４と同じである。

図１２を参照に、時間ｔ０では、第１スイッチＳＷ１からＳＷ４はオフし、第１スイッチＳＷ１からＳＷ４電流およびＬ２電流は０である。時間ｔ１において、制御回路４０が第３スイッチＳＷ３をオンする。図１１の電流１３のように、ノードＮ２１から第３スイッチＳＷ３、第１インダクタＬ１を通りキャパシタＣ１に電流１３が流れ、キャパシタＣ１が充電される。図１２のように、第１インダクタＬ１によりＳＷ３電流は徐々に増加する。時間ｔ２において制御回路４０が第３スイッチＳＷ３をオフする。時間ｔ３において制御回路４０が第１スイッチＳＷ１をオンすると、図１１のように電流１１が流れる。第１スイッチＳＷ１がオン状態の期間Ｔ１の任意の時間ｔ４に制御回路４０が第２スイッチＳＷ２をオンする。キャパシタＣ１が事前に充電されていることにより、ノードＮ１１およびノードＮ１２はともに直流電源２０の電源電圧ＶＥとなっているためＳＷ２電流は流れない。

図１２を参照に、時間ｔ５において、制御回路４０が第１スイッチＳＷ１をオフし第４スイッチＳＷ４をオンすると、ノードＮ１１の電圧が低下するため、図１１のように第２スイッチＳＷ２を介しキャパシタＣ１から電流１４が流れ、キャパシタＣ１が放電される。図１２を参照に、電流１４は、キャパシタＣ１からの放電電流が流れる際に第２インダクタＬ２により電流１１と同じ傾きで上昇する。そして、キャパシタＣ１の放電が終了した時点またはその後の時間ｔ６において、制御回路４０が第２スイッチＳＷ２をオフする。図１１のように電流１２が流れる。時間ｔ７で制御回路４０が第４スイッチＳＷ４をオフする。Ｌ２電流は、ＳＷ１電流、ＳＷ２電流およびＳＷ４電流の和となる。

なお、図１２の破線のように、第３スイッチＳＷ３は、第１スイッチＳＷ１および第２スイッチＳＷ２がオフしていれば、第４スイッチＳＷ４がオンしているときにオンしてもよい。第３スイッチＳＷ３を第４スイッチＳＷ４がオンしている期間Ｔ２内でオンさせることにより、期間Ｔ１と期間Ｔ２とを交互に設けることができる。すなわち、第１スイッチＳＷ１と第４スイッチＳＷ４とを交互にオンオフさせることができる。よって、スイッチング周期を短縮することができる。

制御回路４０は各スイッチＳＷ１からＳＷ４を図１２のように動作させる回路であり、ゲートの配置をプログラム可能なロジックＩＣを用いてもよい。図１２のようなタイミング生成には、クロックを用いたディレイ回路またはＣＲを用いたディレイ回路を用いる。

図１３は、ターンオフ期間Ｔｏｆｆ前後のＳＷ１電流、第１スイッチＳＷ１の両端の電圧（ＳＷ１電圧）Ｖ１および第１スイッチＳＷ１の消費電力（ＳＷ１電力）を示した図である。第１スイッチＳＷ１がオフした後のＳＷ１電圧Ｖ１は数１で表される。

ここで、ＶＥは電源Ｅの電圧、Ｒは内部抵抗Ｒ２と第１スイッチＳＷ１のオン抵抗の和の抵抗値、ＣはキャパシタＣ１の容量値である。

図１３のように、ＳＷ１電圧Ｖ１の上昇はキャパシタＣ１の容量値Ｃが小さいと速く、容量値Ｃが大きいと遅い。このため、容量値Ｃが大きい方がＳＷ１電力の抑制効果が大きい。

図１４は比較例５に係るスイッチング電源１０の消費電力を比較例３および４と比較し説明する図である。ＳＷ１抵抗、ＳＷ１電流、ＳＷ１電圧およびＳＷ１電力を時間に対し示している。破線が比較例３および４を示し、実線が比較例５を示している。比較例３および比較例４においては、キャパシタＣ１が第１スイッチＳＷ１を介した電流により充電される。このため、Ｔｏｎ期間後の期間Ｔ１において、ＳＷ１電流としてキャパシタＣ１を充電する電流が流れる（図１４破線参照）。よって、ＳＷ１電力が大きくなる。比較例５によれば、電流１３は第１スイッチＳＷ１を流れないため、ＳＷ１電流は比較例３および比較例４より小さくなる。よって、比較例５のＳＷ１電力は比較例３および比較例４に比べ図１４のＰ１分小さくなる。

比較例５として、比較例５の図１０に対し第１インダクタＬ１および第１ダイオードＤ１を設けない場合を考える。図１５は、比較例５の第３スイッチＳＷ３のＳＷ３電流および消費電力を時間に対し示す図である。時間ｔ１１において第３スイッチＳＷ３がオンすると、キャパシタＣ１が急激に充電される。このため、時間ｔ１１とｔ１２との間でＳＷ３電流が急激に流れる（図１５のＤ１参照）。よって、図１５のようにＳＷ３電力Ｄｏｎが大きくなる。時間ｔ２において、第３スイッチＳＷ３がオフする際は、ＳＷ３電力Ｄｏｆｆはほとんど発生しない。

図１６は比較例５のＳＷ３抵抗、ＳＷ３電流、第１ダイオードＤ１を流れる電流（Ｄ１電流）、第１インダクタＬ１を流れる電流（Ｌ１電流）、Ｃ１電圧およびＳＷ３電力を時間に対し示した図である。なお、Ｄ１電流はノードＮ２２からノードＮ１３に流れる電流を正、Ｌ１電流はノードＮ１３からノードＮ１２に流れる電流を正としている。ＳＷ３電力の破線は第１インダクタＬ１および第１ダイオードＤ１が設けられていない図１５の比較例５のＳＷ３電力を示している。

時間ｔ１１において第３スイッチＳＷ３がオンすると、第１インダクタＬ１によりＬ１電流およびＳＷ３電流は徐々に増加する。よって、図１５の比較例５に比べ、ＳＷ３電力Ｅｏｎを抑制することができる。時間ｔ２１において、第３スイッチＳＷ３がオフすると、第１インダクタＬ１に蓄えられたエネルギーにより、第１ダイオードＤ１を介し電流が流れ第１インダクタＬ１のエネルギーを放出する。これにより、第１インダクタＬ１および第１ダイオードＤ１を流れる電流は徐々に減少する。時間ｔ２３において、第１インダクタＬ１および第１ダイオードＤ１を流れる電流は０になり、Ｃ１電圧は第３スイッチＳＷ３をオフしたときのＣ１電圧の２倍となる。第１インダクタＬ１に電流の流れる期間は期間Ｔ３の２倍の２・Ｔ３である。第３スイッチＳＷ３がオフする際のＳＷ３電流は、比較例５の第３スイッチＳＷ３のオン時のＳＷ３電流に比べると小さい。よって、ＳＷ３電力Ｅｏｆｆは小さい。また、第３スイッチＳＷ３がオンする際のＳＷ３電流は、図１５のＤ１に示されるキャパシタＣ１への急激な充電電流もないためＳＷ３電力Ｅｏｎも小さい。従って、第１ダイオードＤ１および第１インダクタＬ１がない比較例５より、ＳＷ３電力ＥｏｎとＥｏｆｆとの合計も小さくすることができる。

第３スイッチＳＷ３をオン状態とする適切な期間Ｔ３（図１２参照）について説明する。図１１において、第３スイッチＳＷ３をオンした状態では、電流１３は第１インダクタＬ１、キャパシタＣ１および直流電源２０の直列回路である。この場合の回路方程式は数２となる。

ここで、ｔは第３スイッチＳＷ３をオンした時間を０としたときの時間、Ｌは第１インダクタＬ１のインダクタンス値、ＣはキャパシタＣ１の容量値、ｉは電流１３の電流値、ＶＥは電源Ｅの電圧値である。

数２を解きキャパシタＣ１両端の電圧Ｖｃを求めると数３となる。

時間ｔ＝Ｔ３において第３スイッチＳＷ３をオフすると、キャパシタＣ１の充電が完了するｔ＝２・Ｔ３のときのキャパシタＣ１電圧Ｖｃ（２・Ｔ３）は数４となる。

これより、

キャパシタＣ１電圧Ｖｃ（２・Ｔ３）が直流電源２０の電圧ＶＥとなる時間ｔは数６となる。

以上より、第３スイッチＳＷ３をオンする期間Ｔ３は数６となる。しかし、実際は抵抗による損失が発生するため、第３スイッチＳＷ３をオンする期間Ｔ３は０．９５５×√（ＬＣ）以上となる。

第３スイッチＳＷ３による消費電力を抑制するためには、数６より第１インダクタＬ１のインダクタンスＬを大きくし、キャパシタＣ１の充電時間を長くした方が好ましい。比較例５では、第２スイッチＳＷ２をオフすれば、いつでもキャパシタＣ１を充電できることができる。よって、インダクタンスＬを大きくし、第３スイッチＳＷ３による消費電力を抑制することができる。

図１７は、比較例５における第３スイッチＳＷ３による消費電力の抑制効果を説明する図であり、第１スイッチＳＷ１の動作と、比較例５および比較例３、４それぞれのＣ１電圧とを示している。比較例３および４では、第１スイッチＳＷ１がオンしている期間Ｔ１のみキャパシタＣ１を充電することができる。これにより、第１スイッチＳＷ１のｄｕｔｙ比が小さい場合、キャパシタＣ１を急速に充電することとなる。よって、第１スイッチＳＷ１の消費電力が増加してしまう。一方、比較例５では、前述の第２スイッチＳＷ２をオフすることにより、第１スイッチＳＷ１をオフする時間ｔ５付近の過度期間以外はキャパシタＣ１の充電が可能である。このように、期間Ｔ１とＴ２との期間のほとんどにおいて、キャパシタＣ１を充電することが可能である。よって、第１スイッチＳＷ１のｄｕｔｙ比が小さい場合においても、キャパシタＣ１を長時間で充電することができ、第１スイッチＳＷ１の消費電力を抑制することができる。

ここで、スイッチの消費電力について説明する。スイッチの消費電力は、スイッチのゲートを駆動する電力（以下、ゲート駆動電力と略記する。）と、スイッチのドレイン電流による電力（以下、スイッチ消費電力と略記する。）と、の和である。

ゲート駆動電力について説明する。ゲート駆動電力Ｐｇは、ゲートの容量をＣ、ゲートにかかる電圧をＶ、スイッチング周波数をｆとすると、次のように算出される。
Ｐｇ＝０．５×Ｃ×Ｖ^２×ｆ
ゆえに、スイッチのゲート駆動電力は、ゲートの容量に比例する。また、一般的に、スイッチのオン抵抗が小さいほど、スイッチのゲートの容量は大きくなる。例えば、オン抵抗が２０ｍΩ以上のスイッチの容量とオン抵抗が数ｍΩのスイッチの容量とを比較すると、前者は数百ｐＦ程度であるのに対して、後者は数千ｐＦである。したがって、スイッチのオン抵抗が小さいほど、スイッチのゲート駆動電力が大きくなる。

スイッチ消費電力について説明する。スイッチ消費電力Ｐｄｓは、スイッチのオン抵抗をＲｄｓ、スイッチのドレイン電流の実効値Ｉとすると、次のように算出される。
Ｐｄｓ＝Ｒｄｓ×Ｉ^２
電流の実効値Ｉは、パルス幅をτ、周期をＴ、電流値をＡとすると、次のように算出される。
Ｉ＝√（τ÷Ｔ）×Ａ
図１８に、スイッチのドレイン電流のパルス波形と、電流の実効値Ｉ、パルス幅τ、周期Ｔ、および、電流値Ａと、の対応関係を示す。

（図１９のグラフの導出に必要な計算式、パラメータについてご確認をお願いいたします。誤り、不足等がありましたら、ご連絡をお願いいたします。）
図１９は、ドレイン電流の変化に対するスイッチの消費電力の変化の計算結果を示すグラフである。図１９において、グラフ１００はオン抵抗が１０ｍΩおよびゲート容量が１０００ｐＦのスイッチに対応し、グラフ１０２はオン抵抗が２ｍΩおよびゲート容量が５０００ｐＦのスイッチに対応する。図１９を参照に、ドレイン電流が大きい場合（図１９においてドレイン電流が約５Ａより大きい場合）、オン抵抗が５ｍΩのスイッチを使用した方が、消費電力が小さくなる。つまり、オン抵抗が小さいスイッチを用いて、ドレイン電流が大きい場合の消費電力を小さくすることができる。しかしながら、オン抵抗が小さいスイッチを用いると、オン抵抗が大きいスイッチに比べてドレイン電流が小さい場合（図１９においてドレイン電流が約５Ａより小さい場合）の消費電力が大きくなってしまうという課題がある。

以下に、オン抵抗が小さいスイッチを用いた場合に、負荷を流れる電流（以下、負荷電流と略記する。）が小さい場合のスイッチング電源の消費電力を低減する実施例１について図面を参照に説明する。

図２０は、実施例１に係るスイッチング電源の回路図である。図２０は、比較例５の図１０のスイッチング電源１０と比較し、第２インダクタＬ２が出力する電流値を検出して電圧値に変換する電流検出回路１１０と、第１スイッチＳＷ１からＳＷ４のスイッチング動作を制御する制御回路１１２と、が設けられている。また、第１スイッチＳＷ１および第４スイッチＳＷ４のオン抵抗は、第２スイッチＳＷ２および第３スイッチＳＷ３のオン抵抗より小さい。その他の構成は、比較例５の図１０と同じであり説明を省略する。

図２１および図２２を用い、実施例１に係るスイッチング電源の動作を説明する。図２１は実施例１に係るスイッチング電源１０を流れる電流を示した回路図である。図２２は、第１スイッチＳＷ１からＳＷ４それぞれの動作および電流並びにＬ１電流およびＬ２電流を時間に対し示した図である。図２２において、実線は、負荷電流が、後述する基準電流より小さい場合に対応し、破線は、負荷電流が基準電流より大きい場合に対応する。ここで、負荷電流は、スイッチング周期よりも長い周期で平均化した電流であり、第２インダクタＬ２が出力する電流である。電流の向きは比較例１から５と同じである。

図２２の実線を参照に、負荷電流が基準電流より小さい場合、制御回路１１２が、第１スイッチＳＷ１および第４スイッチＳＷ４をオフして、第２スイッチＳＷ２および第３スイッチＳＷ３のオンオフを行う。そのため、時間ｔ０からｔ７において、第１スイッチＳＷ１および第４スイッチＳＷ４はオフし、ＳＷ１電流およびＳＷ４電流は０である。また、時間ｔ０からｔ７において、第２スイッチＳＷ２がオンする。時間ｔ１において、制御回路１１２が、第３スイッチＳＷ３をオンする。図２１の電流１３のように、ノードＮ２１から第３スイッチＳＷ３、第１インダクタＬ１を通りキャパシタＣ１に電流１３が流れ、キャパシタＣ１が充電される。また、電流１３は、ノードＮ１２から分岐して、電流１４のように第２スイッチＳＷ２、ノードＮ１１、第２インダクタＬ２を通り、キャパシタＣ３に電流１４が流れ、キャパシタＣ３が充電される。図２２のように、第１インダクタＬ１によりＳＷ３電流が徐々に増加する。第１インダクタＬ１に流れるＬ１電流は、ＳＷ３電流と同様である。また、第２インダクタＬ２によりＳＷ２電流が徐々に増加する。第２インダクタＬ２に流れるＬ２電流は、ＳＷ２電流と同様である。時間ｔ２において、制御回路１１２が、第２スイッチＳＷ２をオンさせている状態で、第３スイッチＳＷ３をオフし、ＳＷ３電流は０となる。第１インダクタＬ１および第２インダクタＬ２には、キャパシタＣ１の放電電流が流れ、Ｌ１電流およびＬ２電流は徐々に減少する。ＳＷ２電流は、Ｌ２電流と同様に徐々に減少する。

負荷電流が基準電流より大きい場合については、その動作を示す図２２の破線が、比較例５の図１２と同じであるため説明を省略する。

第１スイッチＳＷ１および第４スイッチＳＷ４をオフする理由は、図１９より、負荷電流が基準電流より小さい場合は、オン抵抗が大きいスイッチ、すなわち、第２スイッチＳＷ２および第３スイッチＳＷ３を使った方が消費電力を小さくできるからである。実施例１の基準電流は、図１９において、グラフ１００とグラフ１０２との交点に対応する電流である。基準電流Ｉは、第１スイッチＳＷ１のオン抵抗をＲ１、ゲート容量をＣｉｓｓ１、ゲート駆動電圧をＶｇｓ１、および、スイッチング周波数をｆ１とし、第２スイッチＳＷ２および第３スイッチＳＷ３のいずれかのオン抵抗をＲ２、ゲート容量をＣｉｓｓ２、ゲート駆動電圧をＶｇｓ２、および、スイッチング周波数をｆ２とすると、以下のように算出される。
Ｉ×Ｒ１＋（０．５×Ｃｉｓｓ１×Ｖｇｓ１^２×ｆ１）＝Ｉ×Ｒ２＋（０．５×Ｃｉｓｓ２×Ｖｇｓ２^２×ｆ２）

制御回路１１２は各スイッチＳＷ１からＳＷ４を図２２のように動作させる回路であり、ゲートの配置をプログラム可能なロジックＩＣを用いてもよい。図２２のようなタイミング生成には、クロックを用いたディレイ回路またはＣＲを用いたディレイ回路を用いる。

図２３は実施例１に係るスイッチング電源１０において制御回路１１２の一例を示した回路図である。制御回路１１２は、制御回路１１４と、制御回路１１６と、コンパレータ１１８と、リファレンス電源１２４と、を含む。リファレンス電源１２４の電圧は、基準電流の電圧に対応する。コンパレータ１１８は、リファレンス電源１２４の電圧と、電流検出回路１１０が出力する第２インダクタＬ２の電圧と、を比較して、第２インダクタＬ２の電圧が小さい場合に判定信号を出力する。すなわち、コンパレータ１１８は、負荷電流が基準電流より小さい場合に判定信号を出力する。制御回路１１４は、判定信号が入力された場合に、第１スイッチＳＷ１および第４スイッチＳＷ４をオフする。制御回路１１６は、図２２のようなタイミングで、第２スイッチＳＷ２および第３スイッチＳＷ３をオンオフする。

図２４は、実施例１に係るスイッチング電源１０において制御回路１１２の一例を示した回路図である。図２４は、図２３と比較し、制御回路１１４と、コンパレータ１１８との間に、ディレイ回路１４１と、ディレイ時間入力端子１４０と、が設けられている。電源にＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）などの負荷を接続すると、負荷を流れる電流が大きい状態から小さい状態に変化した後、再度急激に大きな電流が流れる場合がある。負荷を流れる電流が小さい状態において、第１スイッチＳＷ１および第４スイッチＳＷ４がオフになっていると、急激な電流の変動に対応できない。そこで、負荷を流れる電流が小さい状態になったときに、ディレイ回路１４１が第１スイッチＳＷ１および第４スイッチＳＷ４がオフになる時間を時定数だけ遅らせる。これにより、その後、急激に大きな電流が流れる場合に第１スイッチＳＷ１および第４スイッチＳＷ４がオフしないようになる。よって、急激な電流の変動に対応することができる。図２５に、ディレイ回路１４１の一例を示す。図２５を参照に、ディレイ回路１４２は、容量がＣのキャパシタ１４３、抵抗値がＲの抵抗１４４、および、ダイオード１４５を含み、端子１４６はコンパレータ１１８の出力と、出力端子１４７は制御回路１１４の入力と、接続される。端子１４８および１４９は接地される。ディレイ回路１４２は、時定数であるＣＲを、ＣとＲの大きさにより設定できる。他に、クロックを用いたディレイ回路を用いて、ディレイ時間入力端子１４０により外部から時定数を設定できるようにしてもよい。

実施例１によれば、図２０のように、第１スイッチＳＷ１は、直流電源２０の一端であるノードＮ２１と負荷３０の一端であるノードＮ３１との間に設けられている。第２スイッチＳＷ２は、第１スイッチＳＷ１の負荷３０側のノードＮ１１と直流電源２０の他端であるノードＮ２２との間に設けられている。キャパシタＣ１は、第２スイッチＳＷ２とノードＮ２２との間に設けられている。第３スイッチＳＷ３は、第１スイッチＳＷ１の直流電源２０側のノードＮ２１とノードＮ１２との間に設けられている。第１インダクタＬ１は、第３スイッチＳＷ３と、第２スイッチＳＷ２とキャパシタＣ１との間のノードＮ１２と、の間に設けられ、キャパシタＣ１を充電させるための電流を遅延させる。図２２のように、制御回路１１２は、負荷電流が基準電流より小さい場合に、第１スイッチＳＷ１をオフさせる。第１スイッチＳＷ１および第４スイッチＳＷ４のオン抵抗は、第２スイッチＳＷ２および第３スイッチＳＷ３のオン抵抗より小さい。この構成によれば、第１スイッチＳＷ１をオフして、第２スイッチＳＷ２および第３スイッチＳＷ３を用いることにより、消費電力を低減することができる。したがって、スイッチング電源の消費電力を低減することができる。

上記構成において、図２０のように、第４スイッチＳＷ４は、第１スイッチＳＷ１の負荷３０側のノードＮ１１と直流電源２０の他端であるノードＮ２２との間に設けられ、オン抵抗が第２スイッチＳＷ２および第３スイッチＳＷ３のオン抵抗より小さい。図２２のように、制御回路１１２は、負荷電流が基準電流より小さい場合に、第１スイッチＳＷ１および第４スイッチＳＷ４をオフさせる構成とすることができる。これにより、第１スイッチＳＷ１および第４スイッチＳＷ４をオフして、第２スイッチＳＷ２および第３スイッチＳＷ３を用いることにより、消費電力を低減することができる。したがって、スイッチング電源の消費電力を低減することができる。

上記構成において、図２２のように、制御回路１１２は、負荷電流が基準電流より小さい場合に、第２スイッチSW2をオンして、第３スイッチSW3をオンオフさせる。これにより、第２スイッチSW2および第３スイッチSW3を用いて、消費電力を低減して、負荷を流れる電流をオンオフすることができる。

上記構成において、図１２のように、制御回路１１２は、負荷電流が基準電流よりも大きい場合に、第１スイッチＳＷ１がオンしている期間に、第２スイッチＳＷ２をオンさせ、第２スイッチＳＷ２がオフしている期間に、第３スイッチＳＷ３をオンオフさせる。これにより、第１スイッチＳＷ１をオフさせた際に、キャパシタＣ１を放電することができる。また、第２スイッチＳＷ２をオフしている間にキャパシタＣ１を充電することができる。

上記構成において、図２３および図２４のように、制御回路１１２は、第１スイッチＳＷ１をオフさせる時間を時定数だけ遅らせる。これにより、電源にＣＰＵなどの負荷を接続して電流が急激に変動する場合に、第１スイッチＳＷ１がオフしないようになる。よって、急激な電流の変動に対応することができる。

上記構成において、図２４のように、時定数をディレイ時間入力端子１４０からの外部信号により設定できる。これにより、制御回路の時定数の調節が容易となるため、利便性の向上に効果がある。

（図２６のシミュレーションに関する説明、パラメータについてご確認をお願いいたします。誤り、不足等がありましたら、ご連絡をお願いいたします。）
図２６は、比較例１に示したバック型スイッチング電源と、比較例５のスイッチング電源と、について、負荷を流れる電流の変化に対する回路効率の変化をシミュレーションした結果のグラフである。図２６を参照に、横軸が負荷を流れる電流、縦軸が回路効率を表す。グラフ１２０は比較例１に対応し、グラフ１２２は比較例５に対応する。シミュレータは、ＳＩｍｅｔｒｉｘ５．３を用い、スイッチング周波数は１０００ｋＨｚとした。比較例１のシミュレーションには、第１スイッチＳＷ１および第４スイッチＳＷ４としてそれぞれＩＲＦＵ３７１１Ｚを用い、キャパシタＣ２およびＣ３の容量値としてそれぞれ５６０μＦを用い、第２インダクタＬ２のインダクタンスとして５０ｎＨを用いた。比較例５のシミュレーションには、第１スイッチＳＷ１からＳＷ３としてＩＲＦＵ３７１１Ｚ、第４スイッチＳＷ４としてＩＲＦ９４１０を用い、ダイオードＤ１としてＭＢＲ２０１００を用いた。キャパシタＣ１、Ｃ２およびＣ３の容量値としてそれぞれ５０ｎＦ、５６０μＦおよび５６０μＦを用い、第１インダクタＬ１および第２インダクタＬ２のインダクタンスとしてそれぞれ１μＨおよび５０ｎＨを用いた。

比較例５のスイッチング電源は、比較例１のバック型スイッチング電源の第１スイッチＳＷ１の消費電力を改善したスイッチング電源である。しかしながら、図２６を参照に、負荷を流れる電流が小さい場合（図２６において約７〜８Ａ）、比較例５は比較例１よりも回路効率が低下している。この理由は、比較例１と比較例５の差分に相当する第２スイッチＳＷ２および第３スイッチＳＷ３並びにその制御回路の消費電力が損失に計上されるためである。

以下に、比較例５のスイッチング電源において、負荷電流が小さい場合の消費電力を低減する実施例２について図面を参照に説明する。

実施例２に係るスイッチング電源の回路図は、実施例１で示した図２０と同じであるため、説明を省略する。図２７は実施例２に係るスイッチング電源１０を流れる電流を示した回路図である。図２８は、第１スイッチＳＷ１からＳＷ４それぞれの動作および電流並びにＬ１電流およびＬ２電流を時間に対し示した図である。図２８の実線は、負荷電流が、後述する基準電流より小さい場合に対応し、図２８の破線は、負荷電流が基準電流より大きい場合に対応する。ここで、負荷電流は、実施例１と同様である。電流の向きは比較例１から５と同じである。実施例２では、図２０の制御回路１１２は、図２８に示すように第１スイッチＳＷ１からＳＷ４の制御を行う。

図２７および図２８の実線を参照に、負荷電流が基準電流より小さい場合、制御回路１１２が、第２スイッチＳＷ２および第３スイッチＳＷ３をオフして、第１スイッチＳＷ１および第４スイッチＳＷ４のオンオフを行う。そのため、時間ｔ０からｔ７において、第２スイッチＳＷ２および第３スイッチＳＷ３はオフし、第２スイッチＳＷ２電流および第３スイッチＳＷ３電流は０である。時間ｔ３において、制御回路１１２が、第１スイッチＳＷ１をオンすると、図２１のように電流１１が流れる。第２インダクタＬ２によりＳＷ１電流、Ｌ２電流は徐々に増加する。時間ｔ５において、制御回路１１２が、第１スイッチＳＷ１をオフし第４スイッチＳＷ４をオンすると、図２１の電流１２のように、ノードＮ３２から、第４スイッチＳＷ４、ノードＮ１１、第２インダクタＬ２を介しノードＮ３１に電流１２が流れる。第２インダクタＬ２によりＳＷ４電流、Ｌ２電流は徐々に減少する。時間ｔ７において、制御回路１１２が、第４スイッチＳＷ４をオフすると、ＳＷ４電流、Ｌ２電流は０になる。

負荷電流が基準電流より大きい場合については、その動作を示す図２８の破線が、比較例５の図１２と同じであるため説明を省略する。

図２８に示すように第２スイッチＳＷ２および第３スイッチＳＷ３をオフする理由は、図２６より、負荷電流が基準電流より小さい場合は、オン抵抗が小さいスイッチ、すなわち、第１スイッチＳＷ１および第４スイッチＳＷ４を使った方が消費電力を小さくできるからである。実施例２の基準電流は、バック型スイッチング電源の消費電力と、図２１のスイッチング電源の消費電力が一致する場合の電流である。基準電流を算出するには、例えば、図２６のように比較例１に示したバック型スイッチング電源と、比較例５のスイッチング電源と、について、消費電力のシミュレーションを行って、グラフ１２０とグラフ１２２との交点に対応する電流を用いればよい。

図２８に示すように第１スイッチＳＷ１からＳＷ４を制御することにより、スイッチング電源１０の消費電力は、図２６の太線のような、比較例１のグラフと比較例５のグラフとを組み合わせたグラフになる。基準電流よりも小さい電流の領域においては、スイッチング電源１０の消費電力はグラフ１２０のようになる。基準電流よりも大きい電流の領域においては、スイッチング電源１０の消費電力はグラフ１２２のようになる。

制御回路１１２は第１スイッチＳＷ１からＳＷ４を図２８のように動作させる回路であり、ゲートの配置をプログラム可能なロジックＩＣを用いてもよい。図２８のようなタイミング生成には、クロックを用いたディレイ回路またはＣＲを用いたディレイ回路を用いる。

図２９は実施例２に係るスイッチング電源１０の回路図において制御回路１１２の一例を示した回路図である。制御回路１１２は、制御回路１３０と、制御回路１３１と、コンパレータ１３２と、リファレンス電源１３４と、ＡＮＤ回路１３６と、ＡＮＤ回路１３８と、を含む。リファレンス電源１３４の電圧は、基準電流の電圧に対応する。コンパレータ１３２は、リファレンス電源１３４の電圧と、電流検出回路１１０が出力する第２インダクタＬ２の電圧と、を比較して、第２インダクタＬ２の電圧が小さければ、判定信号を出力する。ＡＮＤ回路１３８の一方の入力に判定信号が入力され、他方の入力に制御回路１３０の出力信号が入力される。ＡＮＤ回路１３８は、コンパレータ１３２の判定信号と、制御回路１３０の出力信号と、が有効である場合に第２スイッチＳＷ２をオフする。同様に、ＡＮＤ回路１３６は、コンパレータ１３２の判定信号と、制御回路１３０の出力信号と、が有効である場合に第３スイッチＳＷ３をオフする。制御回路１３１は、図２２のようなタイミングで、第１スイッチＳＷ１および第４スイッチＳＷ４をオンオフする。

実施例２によれば、図２０のように、第１スイッチＳＷ１は、直流電源２０の一端であるノードＮ２１と負荷３０の一端であるノードＮ３１との間に設けられている。第２スイッチＳＷ２は、第１スイッチＳＷ１の負荷３０側のノードＮ１１と直流電源２０の他端であるノードＮ２２との間に設けられている。キャパシタＣ１は、第２スイッチＳＷ２とノードＮ２２との間に設けられている。第３スイッチＳＷ３は、第１スイッチＳＷ１の直流電源２０側のノードＮ２１とノードＮ１２との間に設けられている。第１インダクタＬ１は、第３スイッチＳＷ３と、第２スイッチＳＷ２とキャパシタＣ１との間のノードＮ１２と、の間に設けられ、キャパシタＣ１を充電させるための電流を遅延させる。図２８のように、制御回路１１２は、負荷電流が基準電流より小さい場合に、第２スイッチＳＷ２および第３スイッチＳＷ３をオフさせる。このとき図２８の回路構成は、比較例１で示した図１のバック型スイッチング電源の回路と等価である。これにより、負荷を流れる電流が小さい場合には、比較例１のバック型スイッチング電源と同等の消費電力とすることができる。よって、スイッチング電源の消費電力を低減することができる。

上記構成において、制御回路１１２は、負荷電流が基準電流より小さい場合に、第１スイッチＳＷ１をオンオフさせる。これにより、第１スイッチＳＷ１を用いて、消費電力を低減して、負荷を流れる電流をオンオフすることができる。

上記構成において、図２０のように、第４スイッチＳＷ４は、第１スイッチＳＷ１の負荷３０側のノードＮ１１と直流電源２０の他端であるノード２２との間に設けられている。制御回路１１２は、前記第１スイッチをオンオフしたあと、前記第４スイッチをオンオフする構成とすることができる。これにより、第１スイッチおよび第４スイッチを用いて、消費電力を低減して、負荷を流れる電流をオンオフすることができる。

上記構成において、図１２のように、負荷電流が基準電流よりも大きい場合に、第１スイッチＳＷ１がオンしている期間に、第２スイッチＳＷ２をオンさせ、第２スイッチＳＷ２がオフしている期間に、第３スイッチＳＷ３をオンオフさせる。これにより、第１スイッチＳＷ１をオフさせた際に、キャパシタＣ１を放電することができる。また、第２スイッチＳＷ２をオフしている間にキャパシタＣ１を充電することができる。

以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

図１は比較例１に係るスイッチング電源の回路図である。 図２は比較例１の動作を示す図である。 図３は比較例１の第１スイッチの消費電力を示す図である。 図４は比較例２に係るスイッチング電源の回路図である。 図５は比較例２の動作を示す図である。 図３は比較例２の第１スイッチの消費電力を示す図である。 図７は比較例３に係るスイッチング電源の回路図である。 図８は比較例３の動作を示す図である。 図９は比較例４に係るスイッチング電源の回路図である。 図１０は比較例５に係るスイッチング電源の回路図である。 図１１は比較例５に係るスイッチング電源に流れる電流を示す図である。 図１２は比較例５に係るスイッチング電源の動作を示す図である。 図１３は比較例５に係るスイッチング電源のターンオフ期間前後の第１スイッチの消費電力を示す図である。 図１４は比較例３、４と比較例５との第１スイッチの消費電力を比較した図である。 図１５は第１インダクタＬ１および第１ダイオードＤ１を設けない比較例５の第３スイッチの消費電力を示す図である。 図１６は比較例３、４と比較例５との第３スイッチの消費電力を比較した図である。 図１７は比較例３、４と比較例５とのキャパシタ電圧を比較した図である。 図１８はパルス電流の波形を示す図である。 図１９はオン抵抗の異なるスイッチの消費電力の違いを示すグラフである。 図２０は実施例１に係るスイッチング電源の回路図である。 図２１は実施例１に係るスイッチング電源に流れる電流を示す図である。 図２２は実施例１に係るスイッチング電源の動作を示す図である。 図２３は実施例１に係るスイッチング電源の制御回路の一例を示す回路図である。 図２４は実施例１に係るスイッチング電源の制御回路の一例を示す回路図である。 図２５は比較例１に係るスイッチング電源のディレイ回路の一例を示す回路図である。 図２６は比較例１と比較例５の回路効率を示すグラフである。 図２７は実施例２に係るスイッチング電源に流れる電流を示す図である。 図２８は実施例２に係るスイッチング電源の動作を示す図である。 図２９は実施例２に係るスイッチング電源の制御回路の一例を示す回路図である。

符号の説明

１０ スイッチング電源
２０ 直流電源
３０ 負荷
１１０ 電流検出回路
１１２ 制御回路
Ｃ１ キャパシタ
Ｃ２ キャパシタ
Ｃ３ キャパシタ
Ｄ１ 第１ダイオード
Ｌ１ 第１インダクタ
Ｌ２ 第２インダクタ
ＳＷ１ 第１スイッチ
ＳＷ２ 第２スイッチ
ＳＷ３ 第３スイッチ
ＳＷ４ 第４スイッチ

Claims (13)

1. 直流電源の一端と負荷の一端との間に設けられた第１スイッチと、
   前記第１スイッチの前記負荷側のノードと前記直流電源の他端との間に設けられた第２スイッチと、
   前記第２スイッチと前記直流電源の前記他端との間に設けられたキャパシタと、
   前記第１スイッチの前記直流電源側のノードと、前記第２スイッチと前記キャパシタとの間のノードと、の間に設けられた第３スイッチと、
   前記第３スイッチと、前記第２スイッチと前記キャパシタとの間のノードと、の間に設けられ、前記キャパシタを充電させるための電流を遅延させる遅延回路と、
   前記負荷を流れる平均化した電流である負荷電流が基準電流より小さい場合に、前記第１スイッチをオフさせる制御回路と、
   を具備し、前記第１スイッチのオン抵抗は、前記第２スイッチおよび前記第３スイッチのオン抵抗より小さいことを特徴とするスイッチング電源。
2. 前記第１スイッチの前記負荷側のノードと前記直流電源の前記他端との間に設けられ、オン抵抗が前記第２スイッチおよび前記第３スイッチのオン抵抗より小さい第４スイッチ
   を具備し、前記制御回路は、前記負荷電流が前記基準電流より小さい場合に、前記第１スイッチおよび前記第４スイッチをオフさせることを特徴とする請求項１記載のスイッチング電源。
3. 前記制御回路は、前記負荷電流が前記基準電流より小さい場合に、前記第２スイッチをオンさせて、前記第３スイッチをオンオフさせることを特徴とする請求項１または２記載のスイッチング電源。
4. 前記制御回路は、前記負荷電流が前記基準電流よりも大きい場合に、前記第１スイッチがオンしている期間に、前記第２スイッチをオンさせ、前記第２スイッチがオフしている期間に、前記第３スイッチをオンオフさせることを特徴とする請求項１から３のいずれか一項記載のスイッチング電源。
5. 前記基準電流であるＩは、前記第１スイッチのオン抵抗をＲ１、ゲート容量をＣｉｓｓ１、ゲート駆動電圧をＶｇｓ１、および、スイッチング周波数をｆ１とし、前記第２スイッチおよび前記第３スイッチのいずれかのオン抵抗をＲ２、ゲート容量をＣｉｓｓ２、ゲート駆動電圧をＶｇｓ２、および、スイッチング周波数をｆ２とすると、
   Ｉ×Ｒ１＋（０．５×Ｃｉｓｓ１×Ｖｇｓ１^２×ｆ１）＝Ｉ×Ｒ２＋（０．５×Ｃｉｓｓ２×Ｖｇｓ２^２×ｆ２）
   を満たすことを特徴とする請求項１から４のいずれか一項記載のスイッチング電源。
6. 前記制御回路は、前記第１スイッチをオフさせる時間を時定数だけ遅らせることを特徴とする請求項１から５のいずれか一項記載のスイッチング電源。
7. 前記時定数を外部信号により設定できることを特徴とする請求項６記載のスイッチング電源。
8. 直流電源の一端と負荷の一端との間に設けられた第１スイッチと、
   前記第１スイッチの前記負荷側のノードと前記直流電源の他端との間に設けられた第２スイッチと、
   前記第２スイッチと前記直流電源の前記他端との間に設けられたキャパシタと、
   前記第１スイッチの前記直流電源側のノードと、前記第２スイッチと前記キャパシタとの間のノードと、の間に設けられた第３スイッチと、
   前記第３スイッチと、前記第２スイッチと前記キャパシタとの間のノードと、の間に設けられ、前記キャパシタを充電させるための電流を遅延させる遅延回路と、
   前記負荷を流れる平均化した電流である負荷電流が基準電流より小さい場合に、前記第２スイッチおよび前記第３スイッチをオフさせる制御回路と、
   を具備することを特徴とするスイッチング電源。
9. 前記制御回路は、前記負荷電流が前記基準電流より小さい場合に、前記第１スイッチをオンオフさせることを特徴とする請求項７記載のスイッチング電源。
10. 前記第１スイッチの前記負荷側のノードと前記直流電源の前記他端との間に設けられた第４スイッチ
    を具備し、前記制御回路は、前記第１スイッチをオンオフしたあと、前記第４スイッチをオンオフすることを特徴とする請求項８または９記載のスイッチング電源。
11. 前記制御回路は、前記負荷電流が前記基準電流よりも大きい場合に、前記第１スイッチがオンしている期間に、前記第２スイッチをオンさせ、前記第２スイッチがオフしている期間に、前記第３スイッチをオンオフさせることを特徴とする請求項８から１０のいずれか一項記載のスイッチング電源。
12. 前記基準電流は、
    直流電源の一端と負荷の一端との間に設けられた第１スイッチと、前記第１スイッチの前記負荷側のノードと前記直流電源の他端との間に設けられた第２スイッチと、前記第２スイッチと前記直流電源の前記他端との間に設けられたキャパシタと、前記第１スイッチの前記直流電源側のノードと、前記第２スイッチと前記キャパシタとの間のノードと、の間に設けられた第３スイッチと、前記第３スイッチと、前記第２スイッチと前記キャパシタとの間のノードと、の間に設けられ、前記キャパシタを充電させるための電流を遅延させる遅延回路と、を具備するスイッチング電源の消費電力と、
    バック型スイッチング電源の消費電力と、
    が一致する場合の電流であることを特徴とする請求項８から１１のいずれか一項記載のスイッチング電源。
13. 直流電源の一端と負荷の一端との間に設けられた第１スイッチと、
    前記第１スイッチの前記負荷側のノードと前記直流電源の他端との間に設けられた第２スイッチと、
    前記第２スイッチと前記直流電源の前記他端との間に設けられたキャパシタと、
    前記第１スイッチの前記直流電源側のノードと、前記第２スイッチと前記キャパシタとの間のノードと、の間に設けられた第３スイッチと、
    前記第３スイッチと、前記第２スイッチと前記キャパシタとの間のノードと、の間に設けられ、前記キャパシタを充電させるための電流を遅延させる遅延回路と、を具備し、前記第１スイッチのオン抵抗は、前記第２スイッチおよび前記第３スイッチのオン抵抗より小さいことを特徴とするスイッチング電源の制御方法であって、
    前記負荷を流れる平均化した電流である負荷電流が基準電流より小さい場合に、前記第１スイッチをオフさせるステップ
    を有することを特徴とするスイッチング電源の制御方法。
    

Images