JP2010045416A - Group iii nitride electronic device - Google Patents
Group iii nitride electronic device Download PDFInfo
- Publication number
- JP2010045416A JP2010045416A JP2009267792A JP2009267792A JP2010045416A JP 2010045416 A JP2010045416 A JP 2010045416A JP 2009267792 A JP2009267792 A JP 2009267792A JP 2009267792 A JP2009267792 A JP 2009267792A JP 2010045416 A JP2010045416 A JP 2010045416A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- group iii
- iii nitride
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
Description
本発明は、III族窒化物電子デバイスに関する。 The present invention relates to group III nitride electronic devices.
非特許文献1には、ヘテロ接合電界効果トランジスタ(HFET)が記載されている。窒化ガリウム系HFETにおいて高出力化を得るためには、窒化ガリウム系電子デバイスで生じる電流コラプスを低減することが必要である。窒化ガリウム系HFETを高周波・大電流で動作させたときに生じる電流コラプスの発生原因の一つとして、ゲート電極端からの電界の影響によりドレイン近傍のAlGaN領域に電子が捕獲されることが挙げられる。AlGaN表面のトラップ準位に電子が捕獲されると、二次元電子ガス濃度が減少し、これが出力の低下を招く。+100ボルト〜−100ボルトの範囲で通電しながら行われた電位分布の測定が示されている。この測定によれば、デバイスの微小部分の電位分布示されており、ストレス電圧を印加した後、電子の捕獲により生成された負電位領域がAlGaN表面に発生している。トラップ準位からの電子放出確率は、ショットキ電極の逆方向リーク電流量と相関しており、リーク電流を改善すると、電流コラプスはさらに顕在化する。
Non-Patent
非特許文献2には、AlGaN/GaNヘテロ構造電界効果トランジスタでは、表面における電荷チャージングと電流コラプスとの間には相関があることが示されている。
非特許文献1、2から理解されるように、電流コラプスの発生は、電荷チャージングに関連している。また、非特許文献1に示されるように、リーク電流と電流コラプスとは、互いにトレードオフの関係にある。
As understood from
具体的に説明すると、低損失な窒化ガリウム系電子デバイスを作製するためには、順バイアス印加時において直列抵抗を低減するために電流コラプスの抑制が必要であると共に、逆方向リークの低減も同時に必要である。しかしながら、リーク電流を低減するプロセス条件の採用により、電流コラプスの程度が大きくなり、直列抵抗の増大が起こる。逆に、電流コラプスを低減するプロセス条件の採用により、リーク電流の増大が生じる。つまり、これらはトレードオフの関係にある。 Specifically, in order to fabricate a low-loss gallium nitride-based electronic device, it is necessary to suppress current collapse in order to reduce the series resistance when a forward bias is applied, and simultaneously reduce the reverse leakage. is necessary. However, the adoption of process conditions that reduce the leakage current increases the degree of current collapse and increases the series resistance. Conversely, the use of process conditions that reduce current collapse causes an increase in leakage current. In other words, they are in a trade-off relationship.
GaN系結晶の作製技術が進歩したことにより、低転位密度のGaNウエハが提供されている。また、結晶成長技術の進歩により、低転位密度のGaNテンプレートも作製可能になっている。そして、低転位密度のGaNウエハ及びGaNテンプレート上には、サファイア基板や炭化シリコン基板上へのGaN系結晶成長と実質的に同じ成長条件を用いて低転位密度のGaN系結晶が作製可能である。GaN系結晶が低転位密度であるので、窒化ガリウム系電子デバイスにおけるリーク電流が小さくなる。しかしながら、結果的に、電流コラプスが増大することになるのである。 Advances in GaN-based crystal fabrication techniques have provided low dislocation density GaN wafers. In addition, GaN templates with a low dislocation density can be produced due to advances in crystal growth technology. On the GaN wafer and GaN template having a low dislocation density, a GaN-based crystal having a low dislocation density can be produced using substantially the same growth conditions as those for GaN-based crystal growth on a sapphire substrate or a silicon carbide substrate. . Since the GaN crystal has a low dislocation density, the leakage current in the gallium nitride electronic device is reduced. However, as a result, the current collapse increases.
本発明は、このような事情を鑑みて為されたものであり、電流コラプスが低減された低損失なIII族窒化物電子デバイスを提供することを目的とする。 The present invention has been made in view of such circumstances, and an object of the present invention is to provide a low-loss group III nitride electronic device with reduced current collapse.
本発明の一側面に係るIII族窒化物電子デバイスは、(a)第1のAlX1InX2Ga1−X1−X2N(0<X1<1、0≦X2<1、0<X1+X2<1)層と、(b)前記第1のAlX1InX2Ga1−X1−X2N層とヘテロ接合を成す第2のAlY1InY2Ga1−Y1−Y2N(0≦Y1<1、0≦Y2<1、0≦Y1+Y2<1)層と、(c)前記第1のAlX1InX2Ga1−X1−X2N層上に設けられた第1の電極と、(d)前記第1のAlX1InX2Ga1−X1−X2N層上に設けられた第2の電極と、(e)基板とを備える。前記第2のAlY1InY2Ga1−Y1−Y2N層は前記基板上に設けられ、前記基板は、1×108cm−2以下の転位密度を有するGaN基板、1×108cm−2以下の転位密度を有するAlN基板、1×108cm−2以下の転位密度を有するAlGaN基板、1×108cm−2以下の転位密度を有するInGaN基板、及び1×108cm−2以下の転位密度を有するGaNテンプレートのいずれかであり、前記第1のAlX1InX2Ga1−X1−X2N層は前記第2のAlY1InY2Ga1−Y1−Y2N層上にあり、前記第1のAlX1InX2Ga1−X1−X2N層のバンドギャップは前記第2のAlY1InY2Ga1−Y1−Y2N層のバンドギャップより大きく、前記第1のAlX1InX2Ga1−X1−X2N層と前記第2のAlY1InY2Ga1−Y1−Y2N層との前記ヘテロ接合に二次元電子ガス層が生成され、前記第1のAlX1InX2Ga1−X1−X2N層はノンドープであり、前記第2のAlY1InY2Ga1−Y1−Y2N層はノンドープであり、前記第1のAlX1InX2Ga1−X1−X2N層の炭素濃度は1×1017cm−3未満であり、前記第2のAlY1InY2Ga1−Y1−Y2N層の転位密度が1×108cm−2未満であり、前記第1の電極は、前記第1のAlX1InX2Ga1−X1−X2N層にショットキ接合を成す。
また、本発明の一側面に係るIII族窒化物電子デバイスは、(a)第1のAlX1InX2Ga1−X1−X2N(0<X1<1、0≦X2<1、0<X1+X2<1)層と、(b)前記第1のAlX1InX2Ga1−X1−X2N層とヘテロ接合を成す第2のAlY1InY2Ga1−Y1−Y2N(0≦Y1<1、0≦Y2<1、0≦Y1+Y2<1)層と、(c)前記第1のAlX1InX2Ga1−X1−X2N層上に設けられた第1の電極と、(d)前記第1のAlX1InX2Ga1−X1−X2N層上に設けられた第2の電極とを備え、前記第1のAlX1InX2Ga1−X1−X2N層は前記第2のAlY1InY2Ga1−Y1−Y2N層上にあり、前記第1のAlX1InX2Ga1−X1−X2N層のバンドギャップは前記第2のAlY1InY2Ga1−Y1−Y2N層のバンドギャップより大きく、前記第1のAlX1InX2Ga1−X1−X2N層の炭素濃度は1×1017cm−3未満であり、前記第2のAlY1InY2Ga1−Y1−Y2N層の転位密度が1×108cm−2未満であり、前記第1の電極は、前記第1のAlX1InX2Ga1−X1−X2N層にショットキ接合を成す。
A group III nitride electronic device according to one aspect of the present invention includes: (a) a first Al X1 In X2 Ga 1-X1-X2 N (0 <X1 <1, 0 ≦ X2 <1, 0 <X1 + X2 <1 ) Layer, and (b) a second Al Y1 In Y2 Ga 1-Y1-Y2 N (0 ≦ Y1 <1,0) forming a heterojunction with the first Al X1 In X2 Ga 1-X1-X2 N layer. ≦ Y2 <1, 0 ≦ Y1 + Y2 <1) layer, (c) a first electrode provided on the first Al X1 In X2 Ga 1-X1-X2 N layer, and (d) the first A second electrode provided on the Al X1 In X2 Ga 1-X1-X2 N layer, and (e) a substrate. The second Al Y1 In Y2 Ga 1-Y1-Y2 N layer is provided on the substrate, and the substrate is a GaN substrate having a dislocation density of 1 × 10 8 cm −2 or less, 1 × 10 8 cm −. AlN substrate having two or less of dislocation density, 1 × 10 8 cm -2 AlGaN substrate having the dislocation density, InGaN substrate having a dislocation density of 1 × 10 8 cm -2 or less, and 1 × 10 8 cm -2 The first Al X1 In X2 Ga 1-X1-X2 N layer is on the second Al Y1 In Y2 Ga 1-Y1-Y2 N layer. , The band gap of the first Al X1 In X2 Ga 1-X1-X2 N layer is larger than the band gap of the second Al Y1 In Y2 Ga 1-Y1-Y2 N layer, A two-dimensional electron gas layer is generated at the heterojunction between the Al X1 In X2 Ga 1-X1-X2 N layer and the second Al Y1 In Y2 Ga 1-Y1-Y2 N layer, and the first Al X1 The In X2 Ga 1-X1-X2 N layer is non-doped, the second Al Y1 In Y2 Ga 1-Y1-Y2 N layer is non-doped, and the first Al X1 In X2 Ga 1-X1-X2 The carbon concentration of the N layer is less than 1 × 10 17 cm −3 , the dislocation density of the second Al Y1 In Y2 Ga 1−Y1 −Y2 N layer is less than 1 × 10 8 cm −2 , The first electrode forms a Schottky junction with the first Al X1 In X2 Ga 1-X1-X2 N layer.
In addition, a group III nitride electronic device according to one aspect of the present invention includes: (a) a first Al X1 In X2 Ga 1-X1-X2 N (0 <X1 <1, 0 ≦ X2 <1, 0 <X1 + X2 <1) layer; and (b) second Al Y1 In Y2 Ga 1-Y1-Y2 N (0 ≦ Y1 <1) forming a heterojunction with the first Al X1 In X2 Ga 1-X1-X2 N layer. , 0 ≦ Y2 <1, 0 ≦ Y1 + Y2 <1) layer, (c) a first electrode provided on the first Al X1 In X2 Ga 1-X1-X2 N layer, and (d) the above And a second electrode provided on the first Al X1 In X2 Ga 1-X1-X2 N layer, the first Al X1 In X2 Ga 1-X1-X2 N layer comprising the second Al Y1 in Y2 Ga 1-Y1- Y2 N is on a layer, the first Al X1 in X2 Ga Band gap of -X1-X2 N layer is greater than the band gap of the second Al Y1 In Y2 Ga 1-Y1 -Y2 N layer, a carbon of the first Al X1 In X2 Ga 1-X1 -X2 N layer The concentration is less than 1 × 10 17 cm −3 , the dislocation density of the second Al Y1 In Y2 Ga 1−Y1 −Y2 N layer is less than 1 × 10 8 cm −2 , and the first electrode is Then, a Schottky junction is formed in the first Al X1 In X2 Ga 1-X1-X2 N layer.
本発明の別の側面に係る発明は、ショットキ電極を有するIII族窒化物電子デバイスのためのIII族窒化物半導体エピタキシャル基板であって、(a)基板と、(b)前記基板上に設けられた第1のAlX1InX2Ga1−X1−X2N(0<X1<1、0≦X2<1、0<X1+X2<1)層と、(c)前記基板上に設けられており、前記第1のAlX1InX2Ga1−X1−X2N層とヘテロ接合を成す第2のAlY1InY2Ga1−Y1−Y2N(0≦Y1<1、0≦Y2<1、0≦Y1+Y2<1)層とを備え、前記第2のAlY1InY2Ga1−Y1−Y2N層は前記第1のAlX1InX2Ga1−X1−X2N層と前記基板との間に設けられており、前記第1のAlX1InX2Ga1−X1−X2N層のバンドギャップは前記第2のAlY1InY2Ga1−Y1−Y2N層のバンドギャップより大きく、前記第1のAlX1InX2Ga1−X1−X2N層のシリコン濃度は1×1017cm−3以上であり、前記第2のAlY1InY2Ga1−Y1−Y2Nの転位密度が1×108cm−2未満である。 The invention according to another aspect of the present invention is a group III nitride semiconductor epitaxial substrate for a group III nitride electronic device having a Schottky electrode, comprising: (a) a substrate; and (b) provided on the substrate. A first Al X1 In X2 Ga 1-X1-X2 N (0 <X1 <1, 0 ≦ X2 <1, 0 <X1 + X2 <1) layer; and (c) provided on the substrate, Second Al Y1 In Y2 Ga 1-Y1-Y2 N forming a heterojunction with the first Al X1 In X2 Ga 1-X1-X2 N layer (0 ≦ Y1 <1, 0 ≦ Y2 <1, 0 ≦ Y1 + Y2 <1) layer, and the second Al Y1 In Y2 Ga 1-Y1-Y2 N layer is provided between the first Al X1 In X2 Ga 1-X1-X2 N layer and the substrate. and it has the first Al X1 in X2 Ga 1-X1- The band gap of 2 N layer larger than the band gap of the second Al Y1 In Y2 Ga 1-Y1 -Y2 N layer, a silicon concentration in the first Al X1 In X2 Ga 1-X1 -X2 N layer is 1 × 10 17 cm −3 or more, and the dislocation density of the second Al Y1 In Y2 Ga 1 -Y1-Y2 N is less than 1 × 10 8 cm −2 .
炭素は、窒化ガリウム系半導体中において、キャリアを捕獲するように働くので、炭素を添加した窒化ガリウム系半導体では、リーク電流が低減される。したがって、リーク電流の低減に炭素添加が利用されてきた。一方、このIII族窒化物電子デバイス及びIII族窒化物半導体エピタキシャル基板によれば、第2のAlY1InY2Ga1−Y1−Y2N層の転位密度が1×108cm−2未満であるので、転位に起因するリーク電流が十分に低い。これ故に、この上に成長される第1のAlX1InX2Ga1−X1−X2N層の炭素濃度を1×1017cm−3未満に低くしても、リーク電流の増加分は小さい。第1のAlX1InX2Ga1−X1−X2N層では、電子の捕獲準位の数が低減されている。第1及び第2の電極を介して印加される電圧により、電子が捕獲準位に捕獲される。しかしながら、第1のAlX1InX2Ga1−X1−X2N層の炭素濃度が1×1017cm−3未満であるので、捕獲される電子数は少なく、これ故に、電流コラプスの影響が低減される。 Since carbon works to trap carriers in the gallium nitride semiconductor, leakage current is reduced in the gallium nitride semiconductor to which carbon is added. Therefore, carbon addition has been used to reduce leakage current. On the other hand, according to this group III nitride electronic device and group III nitride semiconductor epitaxial substrate, the dislocation density of the second Al Y1 In Y2 Ga 1 -Y1-Y2 N layer is less than 1 × 10 8 cm −2. Therefore, the leakage current due to dislocation is sufficiently low. Therefore, even if the carbon concentration of the first Al X1 In X2 Ga 1-X1-X2 N layer grown thereon is lowered to less than 1 × 10 17 cm −3 , the increase in leakage current is small. In the first Al X1 In X2 Ga 1-X1-X2 N layer, the number of electron capture levels is reduced. Electrons are trapped in the trap level by the voltage applied via the first and second electrodes. However, since the carbon concentration of the first Al X1 In X2 Ga 1-X1-X2 N layer is less than 1 × 10 17 cm −3 , the number of trapped electrons is small, and therefore the influence of current collapse is reduced. Is done.
本発明の一側面に係るIII族窒化物電子デバイスは、(a)第1のAlX1InX2Ga1−X1−X2N(0<X1<1、0≦X2<1、0<X1+X2<1)層と、(b)前記第1のAlX1InX2Ga1−X1−X2N層とヘテロ接合を成す第2のAlY1InY2Ga1−Y1−Y2N(0≦Y1<1、0≦Y2<1、0≦Y1+Y2<1)層と、(c)前記第1のAlX1InX2Ga1−X1−X2N層上に設けられた第1の電極と、(d)前記第1のAlX1InX2Ga1−X1−X2N層上に設けられた第2の電極とを備え、前記第1のAlX1InX2Ga1−X1−X2N層は前記第2のAlY1InY2Ga1−Y1−Y2N層上にあり、前記第1のAlX1InX2Ga1−X1−X2N層のバンドギャップは前記第2のAlY1InY2Ga1−Y1−Y2N層のバンドギャップより大きく、前記第1のAlX1InX2Ga1−X1−X2N層のシリコン濃度は1×1017cm−3以上であり、前記第2のAlY1InY2Ga1−Y1−Y2Nの転位密度が1×108cm−2未満であり、前記第1の電極は、前記第1のAlX1InX2Ga1−X1−X2N層にショットキ接合を成す。
A group III nitride electronic device according to one aspect of the present invention includes: (a) a first Al X1 In X2 Ga 1-X1-X2 N (0 <X1 <1, 0 ≦ X2 <1, 0 <X1 + X2 <1 ) Layer, and (b) a second Al Y1 In Y2 Ga 1-Y1-Y2 N (0 ≦ Y1 <1,0) forming a heterojunction with the first Al X1 In X2 Ga 1-X1-X2 N layer. ≦ Y2 <1, 0 ≦ Y1 + Y2 <1) layer, (c) a first electrode provided on the first Al X1 In X2 Ga 1-X1-X2 N layer, and (d) the first And a second electrode provided on the Al X1 In X2 Ga 1-X1-X2 N layer, wherein the first Al X1 In X2 Ga 1-X1-X2 N layer is the second Al Y1 In Y2 Ga 1-Y1-Y2 N is on a layer, the first Al X1 in X2 Ga 1-X -X2 bandgap of N layer is greater than the band gap of the second Al Y1 In Y2 Ga 1-Y1 -Y2 N layer, a silicon concentration in the first Al X1 In X2 Ga 1-X1 -
本発明の別の側面に係る発明は、ショットキ電極を有するIII族窒化物電子デバイスのためのIII族窒化物半導体エピタキシャル基板であって、(a)基板と、(b)前記基板上に設けられた第1のAlX1InX2Ga1−X1−X2N(0<X1<1、0≦X2<1、0<X1+X2<1)層と、(c)前記基板上に設けられており、前記第1のAlX1InX2Ga1−X1−X2N層とヘテロ接合を成す第2のAlY1InY2Ga1−Y1−Y2N(0≦Y1<1、0≦Y2<1、0≦Y1+Y2<1)層とを備え、前記第2のAlY1InY2Ga1−Y1−Y2N層は前記第1のAlX1InX2Ga1−X1−X2N層と前記基板との間に設けられており、前記第1のAlX1InX2Ga1−X1−X2N層のバンドギャップは前記第2のAlY1InY2Ga1−Y1−Y2N層のバンドギャップより大きく、前記第1のAlX1InX2Ga1−X1−X2N層のシリコン濃度は1×1017cm−3以上であり、前記第2のAlY1InY2Ga1−Y1−Y2Nの転位密度が1×108cm−2未満である。 The invention according to another aspect of the present invention is a group III nitride semiconductor epitaxial substrate for a group III nitride electronic device having a Schottky electrode, comprising: (a) a substrate; and (b) provided on the substrate. A first Al X1 In X2 Ga 1-X1-X2 N (0 <X1 <1, 0 ≦ X2 <1, 0 <X1 + X2 <1) layer; and (c) provided on the substrate, Second Al Y1 In Y2 Ga 1-Y1-Y2 N forming a heterojunction with the first Al X1 In X2 Ga 1-X1-X2 N layer (0 ≦ Y1 <1, 0 ≦ Y2 <1, 0 ≦ Y1 + Y2 <1) layer, and the second Al Y1 In Y2 Ga 1-Y1-Y2 N layer is provided between the first Al X1 In X2 Ga 1-X1-X2 N layer and the substrate. and it has the first Al X1 in X2 Ga 1-X1- The band gap of 2 N layer larger than the band gap of the second Al Y1 In Y2 Ga 1-Y1 -Y2 N layer, a silicon concentration in the first Al X1 In X2 Ga 1-X1 -X2 N layer is 1 × 10 17 cm −3 or more, and the dislocation density of the second Al Y1 In Y2 Ga 1 -Y1-Y2 N is less than 1 × 10 8 cm −2 .
シリコンは、窒化ガリウム系半導体中において、キャリアを提供するように働くので、シリコンを添加した窒化ガリウム系半導体では、窒化ガリウム系半導体の抵抗率が低下する。したがって、大きな転位密度の窒化ガリウム系半導体では、シリコンからのキャリアにより、大きなリーク電流が発生される。一方、このIII族窒化物電子デバイス及びIII族窒化物半導体エピタキシャル基板によれば、第2のAlY1InY2Ga1−Y1−Y2N層の転位密度が1×108cm−2であるので、転位に起因するリーク電流が十分に低い。これ故に、この上に成長される第1のAlX1InX2Ga1−X1−X2N層のシリコン濃度を1×1017cm−3以上に大きくしても、リーク電流の増加分は小さい。このため、第1のAlX1InX2Ga1−X1−X2N層では、捕獲準位に捕獲された電子の緩和時間が小さくなっている。第1及び第2の電極を介して印加される電圧により、電子が捕獲準位に捕獲される。しかしながら、第1のAlX1InX2Ga1−X1−X2N層のシリコン濃度が1×1017cm−3以上であるので、印加電圧が消失した後に、捕獲されて電子は短い時間でデトラップし、これ故に、電流コラプスの影響が低減される。 Since silicon works to provide carriers in the gallium nitride semiconductor, the resistivity of the gallium nitride semiconductor decreases in the gallium nitride semiconductor to which silicon is added. Therefore, in a gallium nitride semiconductor with a high dislocation density, a large leakage current is generated by carriers from silicon. On the other hand, according to the group III nitride electronic device and the group III nitride semiconductor epitaxial substrate, the dislocation density of the second Al Y1 In Y2 Ga 1-Y1-Y2 N layer is 1 × 10 8 cm −2 . The leakage current due to dislocation is sufficiently low. Therefore, even if the silicon concentration of the first Al X1 In X2 Ga 1-X1-X2 N layer grown thereon is increased to 1 × 10 17 cm −3 or more, the increase in leakage current is small. For this reason, in the first Al X1 In X2 Ga 1-X1-X2 N layer, the relaxation time of electrons trapped in the trap level is reduced. Electrons are trapped in the trap level by the voltage applied via the first and second electrodes. However, since the silicon concentration of the first Al X1 In X2 Ga 1-X1-X2 N layer is 1 × 10 17 cm −3 or more, after the applied voltage disappears, the trapped electrons are detrapped in a short time. Therefore, the influence of current collapse is reduced.
本発明の一側面に係るIII族窒化物電子デバイスは、(a)第1のAlX1InX2Ga1−X1−X2N(0<X1<1、0≦X2<1、0<X1+X2<1)層と、(b)前記第1のAlX1InX2Ga1−X1−X2N層とヘテロ接合を成す第2のAlY1InY2Ga1−Y1−Y2N(0≦Y1<1、0≦Y2<1、0≦Y1+Y2<1)層と、(c)前記第1のAlX1InX2Ga1−X1−X2N層上に設けられた第1の電極と、(d)前記第1のAlX1InX2Ga1−X1−X2N層上に設けられた第2の電極と、(e)基板とを備える。前記第2のAlY1InY2Ga1−Y1−Y2N層は前記基板上に設けられ、前記基板は、1×108cm−2以下の転位密度を有するGaN基板、1×108cm−2以下の転位密度を有するAlN基板、1×108cm−2以下の転位密度を有するAlGaN基板、1×108cm−2以下の転位密度を有するInGaN基板、及び1×108cm−2以下の転位密度を有するGaNテンプレートのいずれかであり、前記第1のAlX1InX2Ga1−X1−X2N層は前記第2のAlY1InY2Ga1−Y1−Y2N層上にあり、前記第1のAlX1InX2Ga1−X1−X2N層のバンドギャップは前記第2のAlY1InY2Ga1−Y1−Y2N層のバンドギャップより大きく、前記第1のAlX1InX2Ga1−X1−X2N層のシリコン濃度が前記第1のAlX1InX2Ga1−X1−X2N層の炭素濃度よりも大きく、前記第1のAlX1InX2Ga1−X1−X2N層と前記第2のAlY1InY2Ga1−Y1−Y2N層との前記ヘテロ接合に二次元電子ガス層が生成され、前記第2のAlY1InY2Ga1−Y1−Y2N層はノンドープであり、前記第1のAlX1InX2Ga1−X1−X2N層の炭素濃度は3×1016cm−3以上であり、前記第1のAlX1InX2Ga1−X1−X2N層の炭素濃度は1×1019cm−3以下であり、前記第1のAlX1InX2Ga1−X1−X2N層のシリコン濃度は1×1017cm−3以上であり、前記第1のAlX1InX2Ga1−X1−X2N層のシリコン濃度は1×1019cm−3以下であり、前記第2のAlY1InY2Ga1−Y1−Y2Nの転位密度が1×108cm−2未満であり、前記第1の電極は、前記第1のAlX1InX2Ga1−X1−X2N層にショットキ接合を成す。
また、本発明の一側面に係るIII族窒化物電子デバイスは、(a)第1のAlX1InX2Ga1−X1−X2N(0<X1<1、0≦X2<1、0<X1+X2<1)層と、(b)前記第1のAlX1InX2Ga1−X1−X2N層とヘテロ接合を成す第2のAlY1InY2Ga1−Y1−Y2N(0≦Y1<1、0≦Y2<1、0≦Y1+Y2<1)層と、(c)前記第1のAlX1InX2Ga1−X1−X2N層上に設けられた第1の電極と、(d)前記第1のAlX1InX2Ga1−X1−X2N層上に設けられた第2の電極とを備え、前記第1のAlX1InX2Ga1−X1−X2N層は前記第2のAlY1InY2Ga1−Y1−Y2N層上にあり、前記第1のAlX1InX2Ga1−X1−X2N層のバンドギャップは前記第2のAlY1InY2Ga1−Y1−Y2N層のバンドギャップより大きく、前記第1のAlX1InX2Ga1−X1−X2N層のシリコン濃度が前記第1のAlX1InX2Ga1−X1−X2N層の炭素濃度よりも大きく、前記第2のAlY1InY2Ga1−Y1−Y2Nの転位密度が1×108cm−2未満であり、前記第1の電極は、前記第1のAlX1InX2Ga1−X1−X2N層にショットキ接合を成す。
A group III nitride electronic device according to one aspect of the present invention includes: (a) a first Al X1 In X2 Ga 1-X1-X2 N (0 <X1 <1, 0 ≦ X2 <1, 0 <X1 + X2 <1 ) Layer, and (b) a second Al Y1 In Y2 Ga 1-Y1-Y2 N (0 ≦ Y1 <1,0) forming a heterojunction with the first Al X1 In X2 Ga 1-X1-X2 N layer. ≦ Y2 <1, 0 ≦ Y1 + Y2 <1) layer, (c) a first electrode provided on the first Al X1 In X2 Ga 1-X1-X2 N layer, and (d) the first A second electrode provided on the Al X1 In X2 Ga 1-X1-X2 N layer, and (e) a substrate. The second Al Y1 In Y2 Ga 1-Y1-Y2 N layer is provided on the substrate, and the substrate is a GaN substrate having a dislocation density of 1 × 10 8 cm −2 or less, 1 × 10 8 cm −. AlN substrate having two or less of dislocation density, 1 × 10 8 cm -2 AlGaN substrate having the dislocation density, InGaN substrate having a dislocation density of 1 × 10 8 cm -2 or less, and 1 × 10 8 cm -2 The first Al X1 In X2 Ga 1-X1-X2 N layer is on the second Al Y1 In Y2 Ga 1-Y1-Y2 N layer. , The band gap of the first Al X1 In X2 Ga 1-X1-X2 N layer is larger than the band gap of the second Al Y1 In Y2 Ga 1-Y1-Y2 N layer, Al X1 In X2 Ga 1-X1 -X2 silicon concentration N layer is greater than the carbon concentration of the first Al X1 In X2 Ga 1-X1 -X2 N layer, the first Al X1 In X2 Ga 1- A two-dimensional electron gas layer is generated at the heterojunction between the X1-X2 N layer and the second Al Y1 In Y2 Ga 1-Y1-Y2 N layer, and the second Al Y1 In Y2 Ga 1-Y1- Y2 N layer is undoped, the carbon concentration of the first Al X1 in X2 Ga 1-X1 -X2 N layer is not 3 × 10 16 cm -3 or more, the first Al X1 in X2 Ga 1- The carbon concentration of the X1-X2 N layer is 1 × 10 19 cm −3 or less, and the silicon concentration of the first Al X1 In X2 Ga 1-X1-X2 N layer is 1 × 10 17 cm −3 or more. The first l X1 In X2 Ga 1-X1 -X2 silicon concentration N layer is 1 × 10 19 cm -3 or less, the dislocation density of the second Al Y1 In Y2 Ga 1-Y1 -Y2 N is 1 × 10 8 less than cm −2 , and the first electrode forms a Schottky junction with the first Al X1 In X2 Ga 1-X1-X2 N layer.
In addition, a group III nitride electronic device according to one aspect of the present invention includes: (a) a first Al X1 In X2 Ga 1-X1-X2 N (0 <X1 <1, 0 ≦ X2 <1, 0 <X1 + X2 <1) layer; and (b) second Al Y1 In Y2 Ga 1-Y1-Y2 N (0 ≦ Y1 <1) forming a heterojunction with the first Al X1 In X2 Ga 1-X1-X2 N layer. , 0 ≦ Y2 <1, 0 ≦ Y1 + Y2 <1) layer, (c) a first electrode provided on the first Al X1 In X2 Ga 1-X1-X2 N layer, and (d) the above And a second electrode provided on the first Al X1 In X2 Ga 1-X1-X2 N layer, the first Al X1 In X2 Ga 1-X1-X2 N layer comprising the second Al Y1 in Y2 Ga 1-Y1- Y2 N is on a layer, the first Al X1 in X2 Ga -X1-X2 bandgap of N layer is greater than the band gap of the second Al Y1 In Y2 Ga 1-Y1 -Y2 N layer, a silicon of the first Al X1 In X2 Ga 1-X1 -X2 N layer The concentration is higher than the carbon concentration of the first Al X1 In X2 Ga 1-X1-X2 N layer, and the dislocation density of the second Al Y1 In Y2 Ga 1-Y1-Y2 N is 1 × 10 8 cm −. less than 2, the first electrode, forming a first Al X1 in X2 Ga 1-X1 -X2 N Schottky junction to layer.
本発明の別の側面に係る発明は、ショットキ電極を有するIII族窒化物電子デバイスのためのIII族窒化物半導体エピタキシャル基板であって、(a)基板と、(b)前記基板上に設けられた第1のAlX1InX2Ga1−X1−X2N(0<X1<1、0≦X2<1、0<X1+X2<1)層と、(c)前記基板上に設けられており、前記第1のAlX1InX2Ga1−X1−X2N層とヘテロ接合を成す第2のAlY1InY2Ga1−Y1−Y2N(0≦Y1<1、0≦Y2<1、0≦Y1+Y2<1)層とを備え、前記第2のAlY1InY2Ga1−Y1−Y2N層は前記第1のAlX1InX2Ga1−X1−X2N層と前記基板との間に設けられており、前記第1のAlX1InX2Ga1−X1−X2N層のバンドギャップは前記第2のAlY1InY2Ga1−Y1−Y2N層のバンドギャップより大きく、前記第1のAlX1InX2Ga1−X1−X2N層のシリコン濃度が前記第1のAlX1InX2Ga1−X1−X2N層の炭素濃度よりも大きく、前記第2のAlY1InY2Ga1−Y1−Y2Nの転位密度が1×108cm−2未満である。 The invention according to another aspect of the present invention is a group III nitride semiconductor epitaxial substrate for a group III nitride electronic device having a Schottky electrode, comprising: (a) a substrate; and (b) provided on the substrate. A first Al X1 In X2 Ga 1-X1-X2 N (0 <X1 <1, 0 ≦ X2 <1, 0 <X1 + X2 <1) layer; and (c) provided on the substrate, Second Al Y1 In Y2 Ga 1-Y1-Y2 N forming a heterojunction with the first Al X1 In X2 Ga 1-X1-X2 N layer (0 ≦ Y1 <1, 0 ≦ Y2 <1, 0 ≦ Y1 + Y2 <1) layer, and the second Al Y1 In Y2 Ga 1-Y1-Y2 N layer is provided between the first Al X1 In X2 Ga 1-X1-X2 N layer and the substrate. and it has the first Al X1 in X2 Ga 1-X1- The band gap of 2 N layer larger than the band gap of the second Al Y1 In Y2 Ga 1-Y1 -Y2 N layer, a silicon concentration in the first Al X1 In X2 Ga 1-X1 -X2 N layer is said The dislocation density of the second Al Y1 In Y2Ga1 -Y1-Y2N is less than 1 × 10 8 cm −2 , which is larger than the carbon concentration of the first Al X1 In X2 Ga 1-X1-X2 N layer. is there.
炭素は、窒化ガリウム系半導体中において、キャリアを捕獲するように働くので、炭素を添加した窒化ガリウム系半導体では、リーク電流が低減される。したがって、リーク電流の低減に炭素添加が利用されてきた。また、シリコンは、窒化ガリウム系半導体中において、キャリアを提供するように働くので、シリコンを添加した窒化ガリウム系半導体では、窒化ガリウム系半導体の抵抗率が低下する。したがって、大きな転位密度の窒化ガリウム系半導体では、シリコンからのキャリアにより、大きなリーク電流が発生される。一方、このIII族窒化物電子デバイス及びIII族窒化物半導体エピタキシャル基板によれば、第2のAlY1InY2Ga1−Y1−Y2N層の転位密度が1×108cm−2であるので、転位に起因するリーク電流が十分に低い。これ故に、第1のAlX1InX2Ga1−X1−X2N層において、炭素濃度よりもシリコン濃度を大きくしても、リーク電流の増加分は小さい。また、炭素の電子捕獲による電流コラプスが、炭素濃度よりも大きい濃度のシリコンによって低減される。 Since carbon works to trap carriers in the gallium nitride semiconductor, leakage current is reduced in the gallium nitride semiconductor to which carbon is added. Therefore, carbon addition has been used to reduce leakage current. In addition, since silicon works to provide carriers in the gallium nitride semiconductor, the resistivity of the gallium nitride semiconductor decreases in the gallium nitride semiconductor to which silicon is added. Therefore, in a gallium nitride semiconductor with a high dislocation density, a large leakage current is generated by carriers from silicon. On the other hand, according to the group III nitride electronic device and the group III nitride semiconductor epitaxial substrate, the dislocation density of the second Al Y1 In Y2 Ga 1-Y1-Y2 N layer is 1 × 10 8 cm −2 . The leakage current due to dislocation is sufficiently low. Therefore, even if the silicon concentration is made higher than the carbon concentration in the first Al X1 In X2 Ga 1-X1-X2 N layer, the increase in leakage current is small. Also, current collapse due to carbon electron capture is reduced by silicon having a concentration higher than the carbon concentration.
本発明の上記側面に係るIII族窒化物電子デバイス及びIII族窒化物半導体基板生産物では、前記第1のAlX1InX2Ga1−X1−X2N層の炭素濃度は1×1017cm−3以上であることが好ましい。 In the group III nitride electronic device and the group III nitride semiconductor substrate product according to the above aspect of the present invention, the carbon concentration of the first Al X1 In X2 Ga 1-X1-X2 N layer is 1 × 10 17 cm −. It is preferably 3 or more.
上記のIII族窒化物電子デバイス及びIII族窒化物半導体基板生産物によれば、1×1017cm−3以上の炭素濃度の第1のAlX1InX2Ga1−X1−X2N層においては、炭素原子に起因する多数の電子捕獲準位が形成されリーク電流が小さくなる。炭素濃度より大きな濃度でシリコンの添加を調整することにより、第1のAlX1InX2Ga1−X1−X2N層におけるリーク電流等が調整される。この結果、電子捕獲による電流コラプスが、炭素濃度よりも大きい濃度のシリコンによって低減される。 According to the above group III nitride electronic device and group III nitride semiconductor substrate product, in the first Al X1 In X2 Ga 1-X1-X2 N layer having a carbon concentration of 1 × 10 17 cm −3 or more, Many electron capture levels resulting from carbon atoms are formed, and the leakage current is reduced. By adjusting the addition of silicon at a concentration higher than the carbon concentration, the leakage current and the like in the first Al X1 In X2 Ga 1-X1-X2 N layer are adjusted. As a result, current collapse due to electron capture is reduced by silicon having a concentration higher than the carbon concentration.
本発明のIII族窒化物電子デバイスでは、前記第1のAlX1InX2Ga1−X1−X2N層はAlGaNバリア層であり、当該III族窒化物電子デバイスはヘテロ接合トランジスタであり、前記第1の電極は前記ヘテロ接合トランジスタのゲート電極であり、前記第2の電極は前記トランジスタのドレイン電極であり、当該III族窒化物電子デバイスは、前記第1のAlX1InX2Ga1−X1−X2N層上に設けられたソース電極を更に備える。このIII族窒化物電子デバイスによれば、ヘテロ接合トランジスタにおいて、リーク電流の大きな増加を避けながら電流コラプスを低減できる。 In the group III nitride electronic device of the present invention, the first Al X1 In X2 Ga 1-X1-X2 N layer is an AlGaN barrier layer, the group III nitride electronic device is a heterojunction transistor, The first electrode is a gate electrode of the heterojunction transistor, the second electrode is a drain electrode of the transistor, and the group III nitride electronic device includes the first Al X1 In X2 Ga 1-X1- further comprising a source electrode provided on the X2 N layer. According to this group III nitride electronic device, current collapse can be reduced in a heterojunction transistor while avoiding a large increase in leakage current.
本発明のIII族窒化物半導体基板生産物では、前記第1のAlX1InX2Ga1−X1−X2N層はAlGaNバリア層であり、前記III族窒化物電子デバイスは、ヘテロ接合を有するトランジスタであり、前記ショットキ電極は前記トランジスタのゲート電極である。このIII族窒化物半導体エピタキシャル基板によれば、リーク電流の大きな増加を避けながら電流コラプスを低減できるヘテロ接合トランジスタを作製可能になる。 In the Group III nitride semiconductor substrate product of the present invention, the first Al X1 In X2 Ga 1-X1-X2 N layer is an AlGaN barrier layer, and the Group III nitride electronic device is a transistor having a heterojunction. And the Schottky electrode is a gate electrode of the transistor. According to this group III nitride semiconductor epitaxial substrate, a heterojunction transistor capable of reducing current collapse while avoiding a large increase in leakage current can be produced.
本発明のIII族窒化物電子デバイス及びIII族窒化物半導体基板生産物では、前記第1のAlX1InX2Ga1−X1−X2N層はAlGaN層であり、当該III族窒化物電子デバイスはショットキバリアダイオードであり、前記第1の電極は前記ショットキバリアダイオードのアノード電極であり、前記第2の電極は前記ショットキバリアダイオードのカソード電極である。このIII族窒化物電子デバイスによれば、ショットキバリアダイオードにおいて、リーク電流の大きな増加を避けながら電流コラプスを低減できる。また、このIII族窒化物半導体エピタキシャル基板によれば、リーク電流の大きな増加を避けながら電流コラプスを低減できるショットキバリアダイオードを作製可能になる。 In the Group III nitride electronic device and Group III nitride semiconductor substrate product of the present invention, the first Al X1 In X2 Ga 1-X1-X2 N layer is an AlGaN layer, and the Group III nitride electronic device is It is a Schottky barrier diode, the first electrode is an anode electrode of the Schottky barrier diode, and the second electrode is a cathode electrode of the Schottky barrier diode. According to this group III nitride electronic device, current collapse can be reduced in the Schottky barrier diode while avoiding a large increase in leakage current. In addition, according to the group III nitride semiconductor epitaxial substrate, it is possible to manufacture a Schottky barrier diode capable of reducing current collapse while avoiding a large increase in leakage current.
本発明の上記側面に係るIII族窒化物電子デバイス及びIII族窒化物半導体基板生産物では、前記第2のAlY1InY2Ga1−Y1−Y2N層はGaNからなることが好ましい。III族窒化物電子デバイス及びIII族窒化物半導体基板生産物によれば、良好な品質のGaN結晶を成長できるので、リーク電流を低減できる。 In the group III nitride electronic device and group III nitride semiconductor substrate product according to the above aspect of the present invention, the second Al Y1 In Y2 Ga 1 -Y1-Y2 N layer is preferably made of GaN. According to the group III nitride electronic device and the group III nitride semiconductor substrate product, a good quality GaN crystal can be grown, so that the leakage current can be reduced.
本発明の上記側面に係るIII族窒化物電子デバイス及びIII族窒化物半導体基板生産物では、1×108cm−2以下の転位密度を有するGaN基板を更に備えることができる。前記第2のAlY1InY2Ga1−Y1−Y2N層は前記GaN基板上に設けられており、前記第1のAlX1InX2Ga1−X1−X2N層は前記第2のAlY1InY2Ga1−Y1−Y2N層上に設けられていることが好ましい。III族窒化物電子デバイス及びIII族窒化物半導体基板生産物では、GaN基板の転位密度が小さいので、転位起因のリーク電流が小さくなるけれども、電流コラプスを低減できる。 The group III nitride electronic device and group III nitride semiconductor substrate product according to the above aspect of the present invention may further include a GaN substrate having a dislocation density of 1 × 10 8 cm −2 or less. The second Al Y1 In Y2 Ga 1-Y1-Y2 N layer is provided on the GaN substrate, and the first Al X1 In X2 Ga 1-X1-X2 N layer is the second Al Y1. It is preferably provided on the In Y2Ga1 -Y1-Y2N layer. In the group III nitride electronic device and the group III nitride semiconductor substrate product, since the dislocation density of the GaN substrate is small, the leakage current due to the dislocation is reduced, but the current collapse can be reduced.
本発明の上記側面に係るIII族窒化物電子デバイス及びIII族窒化物半導体基板生産物では、前記GaN基板は半絶縁性を有することができる。III族窒化物電子デバイス及びIII族窒化物半導体基板生産物によれば、良好な高周波特性を有する電子デバイスが提供される。 In the group III nitride electronic device and the group III nitride semiconductor substrate product according to the above aspect of the present invention, the GaN substrate may be semi-insulating. The group III nitride electronic device and the group III nitride semiconductor substrate product provide an electronic device having good high frequency characteristics.
本発明の上記側面に係るIII族窒化物電子デバイス及びIII族窒化物半導体基板生産物は、1×108cm−2以下の転位密度を有するGaNテンプレートを更に備えることができる。前記第2のAlY1InY2Ga1−Y1−Y2N層は前記GaNテンプレート上に設けられており、前記第1のAlX1InX2Ga1−X1−X2N層は前記第2のAlY1InY2Ga1−Y1−Y2N層上に設けられている。III族窒化物電子デバイス及びIII族窒化物半導体基板生産物によれば、GaNテンプレートの転位密度が小さいので、転位起因のリーク電流が小さくなるけれども、電流コラプスを低減できる。 The group III nitride electronic device and the group III nitride semiconductor substrate product according to the above aspect of the present invention may further include a GaN template having a dislocation density of 1 × 10 8 cm −2 or less. The second Al Y1 In Y2 Ga 1-Y1-Y2 N layer is provided on the GaN template, and the first Al X1 In X2 Ga 1-X1-X2 N layer is the second Al Y1. In Y2Ga1 -Y1-Y2N layer is provided. According to the group III nitride electronic device and the group III nitride semiconductor substrate product, since the dislocation density of the GaN template is small, the leakage current due to the dislocation is reduced, but the current collapse can be reduced.
本発明の上記の目的および他の目的、特徴、並びに利点は、添付図面を参照して進められる本発明の好適な実施の形態の以下の詳細な記述から、より容易に明らかになる。 The above and other objects, features, and advantages of the present invention will become more readily apparent from the following detailed description of preferred embodiments of the present invention, which proceeds with reference to the accompanying drawings.
以上説明したように、本発明によれば、電流コラプスが低減されており低損失なIII族窒化物電子デバイスが提供される。また、本発明によれば、低損失なIII族窒化物電子デバイスに好適なIII族窒化物半導体エピタキシャル基板が提供される。 As described above, according to the present invention, a group III nitride electronic device with reduced current collapse and low loss is provided. The present invention also provides a group III nitride semiconductor epitaxial substrate suitable for a low-loss group III nitride electronic device.
本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、本発明のIII族窒化物電子デバイス及びIII族窒化物半導体基板生産物に係る実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。 The knowledge of the present invention can be easily understood by considering the following detailed description with reference to the accompanying drawings shown as examples. Subsequently, embodiments of the group III nitride electronic device and the group III nitride semiconductor substrate product of the present invention will be described with reference to the accompanying drawings. Where possible, the same parts are denoted by the same reference numerals.
図1(a)は、本実施の形態に係るIII族窒化物電子デバイスの構造を示す図面である。III族窒化物電子デバイス11は、第1のAlX1InX2Ga1−X1−X2N(0<X1<1、0≦X2<1、0<X1+X2<1)層13(13a、13b、13c)と、第2のAlY1InY2Ga1−Y1−Y2N(0≦Y1<1、0≦Y2<1、0≦Y1+Y2<1)層15と、第1の電極17と、第2の電極19とを備える。第2のAlY1InY2Ga1−Y1−Y2N層15は、第1のAlX1InX2Ga1−X1−X2N層13とヘテロ接合21を成す。第1の電極17は、第1のAlX1InX2Ga1−X1−X2N層13上に設けられており、第1のAlX1InX2Ga1−X1−X2N層13に接合を成す。第2の電極19は、第1のAlX1InX2Ga1−X1−X2N層上に設けられており、また第1のAlX1InX2Ga1−X1−X2N層13に接合を成す。第1のAlX1InX2Ga1−X1−X2N層13のバンドギャップは第2のAlY1InY2Ga1−Y1−Y2N層15のバンドギャップより大きい。第1の電極17は、第1のAlX1InX2Ga1−X1−X2N層13にショットキ接合を成す。第1のAlX1InX2Ga1−X1−X2N層13及び第2のAlY1InY2Ga1−Y1−Y2N層15上に設けられており、基板23上に設けられている。
FIG. 1A is a drawing showing the structure of a group III nitride electronic device according to the present embodiment. The group III nitride
また、図1(a)は、ショットキ電極を有するIII族窒化物電子デバイスのためのIII族窒化物半導体エピタキシャル基板を部分的に示しており、III族窒化物電子デバイス11のための電極17、19は、III族窒化物半導体エピタキシャル基板E1の主面上に設けられている。
FIG. 1 (a) also partially shows a group III nitride semiconductor epitaxial substrate for a group III nitride electronic device having a Schottky electrode, and an
好適な実施例では、III族窒化物系電子デバイス11は、例えばヘテロ接合トランジスタ及びショットキバリアダイオードである。III族窒化物系電子デバイス11の動作中のある期間に逆バイアスが第1の電極17に印加される。一方、III族窒化物電子デバイス11の動作では、第1の電極17に順バイアスが印加される動作期間では、第2の電極19は、III族窒化物電子デバイス11に流れるキャリアを提供する。このために、第2の電極19は第1のAlX1InX2Ga1−X1−X2N層13にオーミック接合を成すことが好ましい。材料に関して、第1のAlX1InX2Ga1−X1−X2N層13及び第2のAlY1InY2Ga1−Y1−Y2N層15との組み合わせとしては、例えばAlGaN/GaN、AlGaN/InGaN、AlX1Ga1−X1N/AlY1Ga1−Y1N(X1>Y1>0)、InAlN/GaN等が用いられる。第1のAlX1InX2Ga1−X1−X2N層13及び第2のAlY1InY2Ga1−Y1−Y2N層15は、例えば有機金属気相成長法で成長される。
In a preferred embodiment, the III-nitride
III族窒化物電子デバイス11がヘテロ接合トランジスタであるとき、第1の電極17はゲート電極であり、第2の電極19がソース電極及びドレイン電極である。或いは、III族窒化物電子デバイス11がショットキバリアダイオードであるとき、第1の電極17はアノード電極であり、第2の電極19がカソード電極である。これらの電子デバイスのいずれも、電流が、窒化ガリウム系半導体層の表層を流れる電子デバイス、いわゆる横型電子デバイスである。これ故に、II族窒化物電子デバイス11の電気的特性は、窒化ガリウム系半導体層の表層にトラップされる電荷に敏感である。
When the group III nitride
引き続き、図1(b)、図2(a)及び図2(b)を参照しながら、本実施の形態に係るIII族窒化物電子デバイスの例示として、ヘテロ接合トランジスタを説明する。 Subsequently, a heterojunction transistor will be described as an example of the group III nitride electronic device according to the present embodiment with reference to FIGS. 1B, 2A, and 2B.
図1(b)は、本実施の形態に係るIII族窒化物系ヘテロ接合トランジスタの構造を模式的に示す図面である。III族窒化物系ヘテロ接合トランジスタ(トランジスタと記す)11aは、第1のAlX1InX2Ga1−X1−X2N層13aと、第2のAlY1InY2Ga1−Y1−Y2N層15と、電極17a、18a、19aとを備える。トランジスタ11aでは、第1のAlX1InX2Ga1−X1−X2N層13に替えて第1のAlX1InX2Ga1−X1−X2N層13aが用いられる。第1のAlX1InX2Ga1−X1−X2N層13aの炭素濃度NC13は1×1017cm−3未満である。第2のAlY1InY2Ga1−Y1−Y2N層15の転位密度Dが1×108cm−2である。ヘテロ接合21により、二次元電子ガス層25が生成される。電極17a、18a、19aは、それぞれ、ゲート電極、ソース電極及びドレイン電極である。また、電極17a、18a、19aのアレイは、III族窒化物半導体エピタキシャル基板E2上に形成されており、III族窒化物半導体エピタキシャル基板E2は、第1のAlX1InX2Ga1−X1−X2N層13a、第2のAlY1InY2Ga1−Y1−Y2N層15及び基板23に対応する構成物を含む。
FIG. 1B is a drawing schematically showing a structure of a group III nitride heterojunction transistor according to the present embodiment. A group III nitride heterojunction transistor (referred to as a transistor) 11a includes a first Al X1 In X2 Ga 1 -X1-X2 N layer 13 a and a second Al Y1 In Y2 Ga 1 -Y1-Y2 N layer 15. And
炭素は、窒化ガリウム系半導体中においてキャリアを捕獲する準位を形成する。このため、炭素を添加した窒化ガリウム系半導体では、リーク電流が小さい。したがって、リーク電流の低減のために炭素添加が利用されてきた。一方、このトランジスタ11a及びIII族窒化物半導体エピタキシャル基板E2によれば、第2のAlY1InY2Ga1−Y1−Y2N層15の転位密度が1×108cm−2未満であるので、転位に起因するリーク電流が十分に低い。これ故に、この上に成長される第1のAlX1InX2Ga1−X1−X2N層13aの炭素濃度を1×1017cm−3未満程度にまで低くしても、リーク電流の増加分は小さく許容範囲である。第1のAlX1InX2Ga1−X1−X2N層13aでは、第1のAlX1InX2Ga1−X1−X2N層13aの炭素濃度NC13が1×1017cm−3未満であるので、電子の捕獲準位の数が減少する。第2の電極18aを介して印加される電圧により、電子がゲート近傍のAlX1InX2Ga1−X1−X2N層13aの捕獲準位に捕獲されるけれども、捕獲された電子数は炭素濃度の低減により少なく、これ故に、電流コラプスの影響が低減される。
Carbon forms a level for trapping carriers in a gallium nitride semiconductor. For this reason, the leakage current is small in the gallium nitride semiconductor to which carbon is added. Therefore, carbon addition has been used to reduce leakage current. On the other hand, according to the
基板23は、貫通転位密度Tddを有しており、転位密度Tddは、例えば1×108cm−2未満であることが好ましい。基板23としては、GaN、AlN、AlGaN、InGaN等を用いることができる。
The
図2(a)は、本実施の形態に係るIII族窒化物系ヘテロ接合トランジスタの構造を模式的に示す図面である。III族窒化物系ヘテロ接合トランジスタ11b(以下「トランジスタ11b」と記す)は、第1のAlX1InX2Ga1−X1−X2N層13bと、第2のAlY1InY2Ga1−Y1−Y2N層15と、電極17a、18a、19aとを備える。トランジスタ11bでは、第1のAlX1InX2Ga1−X1−X2N層13に替えて第1のAlX1InX2Ga1−X1−X2N層13bが用いられる。III族窒化物半導体エピタキシャル基板E3は、第1のAlX1InX2Ga1−X1−X2N層13b、第2のAlY1InY2Ga1−Y1−Y2N層15及び基板23に対する構成物を含み、III族窒化物半導体エピタキシャル基板E3の主面上に電極17a、18a、19aのアレイが形成されている。第1のAlX1InX2Ga1−X1−X2N層13bのシリコン濃度NSi13は1×1017cm−3以上である。
FIG. 2A is a drawing schematically showing the structure of a group III nitride heterojunction transistor according to the present embodiment. The group III
窒化ガリウム系半導体中において、シリコンは、キャリアを提供するように働く。このため、シリコンを添加した窒化ガリウム系半導体では、窒化ガリウム系半導体の抵抗率が低下する。したがって、大きな転位密度の窒化ガリウム系半導体では、シリコンからのキャリアにより、大きなリーク電流が発生される。一方、このIII族窒化物電子デバイス11b及びIII族窒化物半導体エピタキシャル基板E3によれば、第2のAlY1InY2Ga1−Y1−Y2N層15の転位密度Dが1×108cm−2であるので、転位に起因するリーク電流が十分に低い。これ故に、この上に成長される第1のAlX1InX2Ga1−X1−X2N層13bのシリコン濃度NSi13を1×1017cm−3以上に大きくしても、リーク電流の増加分は小さい。第1のAlX1InX2Ga1−X1−X2N層13bでは、捕獲準位に捕獲された電子の緩和時間が小さくなっている。第1及び第2の電極17a、19aを介して印加される電圧により、電子が第1のAlX1InX2Ga1−X1−X2N層13bのゲート近傍の捕獲準位に捕獲される。しかしながら、第1のAlX1InX2Ga1−X1−X2N層13bのシリコン濃度が1×1017cm−3以上であるので、印加電圧が消失した後に、捕獲されて電子は短い時間でデトラップし、これ故に、電流コラプスの影響が低減される。好ましくは、シリコン濃度NSi13は1×1019cm−3以下である。
In gallium nitride based semiconductors, silicon serves to provide carriers. For this reason, the resistivity of a gallium nitride semiconductor decreases in a gallium nitride semiconductor to which silicon is added. Therefore, in a gallium nitride semiconductor with a high dislocation density, a large leakage current is generated by carriers from silicon. On the other hand, according to the group III nitride
図2(b)は、本実施の形態に係るIII族窒化物系ヘテロ接合トランジスタの構造を模式的に示す図面である。III族窒化物系ヘテロ接合トランジスタ11c(以下「トランジスタ11c」と記す)は、第1のAlX1InX2Ga1−X1−X2N層13cと、第2のAlY1InY2Ga1−Y1−Y2N層15と、電極17a、18a、19aとを備える。トランジスタ11cでは、第1のAlX1InX2Ga1−X1−X2N層13に替えて第1のAlX1InX2Ga1−X1−X2N層13cが用いられる。III族窒化物半導体エピタキシャル基板E4は、第1のAlX1InX2Ga1−X1−X2N層13c、第2のAlY1InY2Ga1−Y1−Y2N層15及び基板23に対する構成物を含み、III族窒化物半導体エピタキシャル基板E4の主面上には電極17a、18a、19aのアレイが形成される。
FIG. 2B is a drawing schematically showing the structure of the group III nitride heterojunction transistor according to the present embodiment. The group III
既に説明したように、炭素は窒化ガリウム系半導体中でキャリアを捕獲するように働くと共に、シリコンは窒化ガリウム系半導体中でキャリアを提供するように働く。窒化ガリウム系半導体には炭素が添加されており、キャリアはその炭素に起因する捕獲準位にトラップされ電流コラプスが発生しやすくなるが、一方で炭素濃度よりも高いシリコンを添加しているため、捕獲準位の数よりも多いキャリアが存在し、抵抗率が低下している。そのため印加電圧が消失した後に、捕獲された電子は短い時間でデトラップし、これ故に電流コラプスの影響が低減される。また、このトランジスタ11c及びIII族窒化物半導体エピタキシャル基板E4によれば、第2のAlY1InY2Ga1−Y1−Y2N層15の転位密度が1×108cm−2であるので、転位に起因するリーク電流が十分に低い。これ故に、第1のAlX1InX2Ga1−X1−X2N層13cにおいて、シリコン濃度を炭素濃度よりも大きくしても、リーク電流の増加分は小さい。
As already explained, carbon serves to trap carriers in the gallium nitride based semiconductor, and silicon serves to provide carriers in the gallium nitride based semiconductor. Carbon is added to the gallium nitride semiconductor, and carriers are trapped in the trap level due to the carbon, and current collapse is likely to occur, but on the other hand, since silicon higher than the carbon concentration is added, There are more carriers than the number of trap levels, and the resistivity decreases. Therefore, after the applied voltage disappears, the trapped electrons are detrapped in a short time, and therefore the influence of current collapse is reduced. Further, according to the
以上説明した関係(電流コラプスと炭素濃度との関係)は、以下の実験に基づき発明者らによって見出されたものである。
(実験例)
実験1:
有機金属気相成長(MOVPE)法を用いて、(0001)面のサファイア基板上に、以下のようにエピタキシャル基板を作製した。水素雰囲気にて摂氏1050度及び炉内圧力100torr(1Torrは、133.322パスカルで換算される)にて、5分間の炉内熱処理を行った。この後に、摂氏520度で低温GaNバッファ層(25nm)を成長した。次いで、摂氏1050度、炉内圧力100torr及びV/III=1000の条件で、2μmのノンドープGaN層を成長した。続いて、摂氏1070度、50torr及びV/III=500の条件でノンドープのAl0.25Ga0.75N層を成長した。これらの工程により、エピタキシャル基板A−1を作製した。TEM評価によるGaN層の転位密度は、2×109cm−2であった。
The relationship described above (the relationship between the current collapse and the carbon concentration) has been found by the inventors based on the following experiment.
(Experimental example)
Experiment 1:
An epitaxial substrate was fabricated on a (0001) -plane sapphire substrate using metal organic vapor phase epitaxy (MOVPE) as follows. Heat treatment in the furnace was performed for 5 minutes in a hydrogen atmosphere at 1050 degrees Celsius and an internal pressure of 100 torr (1 Torr is converted to 133.322 Pascals). After this, a low temperature GaN buffer layer (25 nm) was grown at 520 degrees Celsius. Next, a 2 μm non-doped GaN layer was grown under the conditions of 1050 degrees Celsius, furnace pressure of 100 torr and V / III = 1000. Subsequently, a non-doped Al 0.25 Ga 0.75 N layer was grown under conditions of 1070 degrees Celsius, 50 torr, and V / III = 500. Through these steps, an epitaxial substrate A-1 was produced. The dislocation density of the GaN layer by TEM evaluation was 2 × 10 9 cm −2 .
実験2:
MOVPE法を用いて、6H−SiC基板上に、以下のようにエピタキシャル基板を作製した。水素雰囲気にて摂氏1050度及び炉内圧力100torrにて、5分間の炉内熱処理を行った。この後に、摂氏1080度でノンドープAl0.5Ga0.5Nバッファ層(100nm)を成長した。次いで、摂氏1050度、炉内圧力100torr及びV/III=1000の条件で、2μmのノンドープGaN層を成長した。続いて、摂氏1070度、50torr及びV/III=500の条件で、ノンドープの25nmのAl0.25Ga0.75N層を成長した。これらの工程により、エピタキシャル基板B−1を作製した。TEM評価によるGaN層の転位密度は、5×108cm−2であった。
Experiment 2:
Using the MOVPE method, an epitaxial substrate was produced on a 6H—SiC substrate as follows. In-furnace heat treatment was performed in a hydrogen atmosphere at 1050 degrees Celsius and a furnace pressure of 100 torr for 5 minutes. Thereafter, a non-doped Al 0.5 Ga 0.5 N buffer layer (100 nm) was grown at 1080 degrees Celsius. Next, a 2 μm non-doped GaN layer was grown under the conditions of 1050 degrees Celsius, furnace pressure of 100 torr and V / III = 1000. Subsequently, a non-doped 25 nm Al 0.25 Ga 0.75 N layer was grown under conditions of 1070 degrees Celsius, 50 torr and V / III = 500. Through these steps, an epitaxial substrate B-1 was produced. The dislocation density of the GaN layer by TEM evaluation was 5 × 10 8 cm −2 .
実験3:
MOVPE法を用いて、図3に示されるエピタキシャル基板31を以下のように作製した。高抵抗GaN基板33の表面に、アンモニア雰囲気にて摂氏1000度の温度で、5分間の炉内熱処理を行った。この後に、摂氏1050度、炉内圧力100torr及びV/III=1000の条件で、2μmのノンドープGaN層35を成長した。続いて、摂氏1070度、50torr及びV/III=500の条件で、ノンドープの25nmのAl0.25Ga0.75N層37を成長した。これらの工程により、エピタキシャル基板C−1、D−1を作製した。TEM評価により、エピタキシャル基板C−1のGaN層の転位密度は10×107cm−2であり、エピタキシャル基板D−1のGaN層の転位密度は10×106cm−2であった。
Experiment 3:
Using the MOVPE method, the
上記の各実験と同様にして、様々な成長圧力を用いてAlGaN層を成長した。成長圧力として75torrのエピタキシャル基板A−2〜E−2を作製し、成長圧力として100torrのエピタキシャル基板A−3〜E−3を作製し、成長圧力として150torrのエピタキシャル基板A−4〜E−4を作製し、成長圧力として200torrのエピタキシャル基板A−5〜E−5を作製した。 Similar to the above experiments, AlGaN layers were grown using various growth pressures. Epitaxial substrates A-2 to E-2 of 75 torr are produced as the growth pressure, epitaxial substrates A-3 to E-3 of 100 torr are produced as the growth pressure, and epitaxial substrates A-4 to E-4 of 150 torr are produced as the growth pressure. Then, epitaxial substrates A-5 to E-5 having a growth pressure of 200 torr were prepared.
逆バイアス時のリーク電流Igs(ゲート-ソース間電流)及び電流コラプスを評価するために、上記のエピタキシャル基板上に電極(ゲート電極、ソース電極及びドレイン電極)を形成して、HEMT構造のトランジスタを作製した。ゲート電極は、ゲート幅Wg=0.5mm、ドレイン・ゲート間隔Lgd=10μmのリング形状を有し、ドレイン電極はリング内に位置すると共に、ソース電極はリングを囲むように設けられている。 In order to evaluate leakage current Igs (gate-source current) and current collapse at the time of reverse bias, electrodes (gate electrode, source electrode and drain electrode) are formed on the epitaxial substrate, and a transistor having a HEMT structure is formed. Produced. The gate electrode has a ring shape with a gate width Wg = 0.5 mm and a drain-gate distance Lgd = 10 μm. The drain electrode is located in the ring, and the source electrode is provided so as to surround the ring.
コラプス状態の評価のために、逆バイアスの印加に先だって、オン抵抗を測定すると共に、5分間及び電圧Vds=100ボルトの印加の後にオン抵抗を測定して、電流コラプスは、その比(バイアス印加後のオン抵抗/バイアス印加前のオン抵抗)により規定される。電流コラプスのないとき、オン抵抗比は1になる。電流コラプスが存在するときには、電流コラプスは1よりも大きくなる。また、リーク電流は、電圧Vds=100ボルトの印加の際のIgs(ゲート-ソース間電流)により規定される。 For the evaluation of the collapse state, the on-resistance is measured prior to the application of the reverse bias and the on-resistance is measured for 5 minutes and after the application of the voltage Vds = 100 volts. Later on-resistance / on-resistance before bias application). When there is no current collapse, the on-resistance ratio is 1. When there is a current collapse, the current collapse is greater than one. The leakage current is defined by Igs (gate-source current) when a voltage Vds = 100 volts is applied.
これらの測定の結果を図4に示す。図4には特性線C1、C2、C3、C4が示されている。図4に示された測定結果の図5を示す。この図5において、炭素濃度は、GaN基板上のAlGaNのものである。図5において、例えば成長圧力50torrでは、Sap基板上のAlGaNの炭素濃度は、3.2×1018cm−3であり、リーク電流は2.2×10−9A/mmであり、電流コラプスは10.41である。Sap基板は、サファイア基板を示す。 The results of these measurements are shown in FIG. FIG. 4 shows characteristic lines C1, C2, C3 and C4. FIG. 5 shows the measurement result shown in FIG. In FIG. 5, the carbon concentration is that of AlGaN on the GaN substrate. In FIG. 5, for example, at a growth pressure of 50 torr, the carbon concentration of AlGaN on the Sap substrate is 3.2 × 10 18 cm −3 , the leakage current is 2.2 × 10 −9 A / mm, and the current collapse is Is 10.41. The Sap substrate indicates a sapphire substrate.
図4及び図5に示されるように、基板の種類に関係なく、リーク電流と電流コラプスのトレードオフの関係が成り立つ。また、図5において、成長圧力が150torrの場合、炭素濃度が例えば9.7×1016cm−3であり、この値は1.0×1017cm−3未満である。この炭素範囲において、低転位GaN基板上のHEMT構造におけるリーク電流と電流コラプスともに良好な特性が得られている。 As shown in FIG. 4 and FIG. 5, a trade-off relationship between leakage current and current collapse is established regardless of the type of substrate. In FIG. 5, when the growth pressure is 150 torr, the carbon concentration is, for example, 9.7 × 10 16 cm −3 , and this value is less than 1.0 × 10 17 cm −3 . In this carbon range, good characteristics are obtained for both leakage current and current collapse in the HEMT structure on the low dislocation GaN substrate.
いずれも基板を用いても、リーク電流とコラプスのトレードオフの関係が成り立つけれども、本実験において用いたサファイア基板及びSiC基板のエピタキシャル基板のリーク電流は、GaN基板に比べて多く、また炭素濃度が増加するにつれて、電流コラプスが増加する。一方、本実験において用いたGaN基板のエピタキシャル基板のリーク電流は少なく、また電流コラプスを低減するために炭素濃度を減らしても、リーク電流の増加分は許容可能な範囲である。つまり、低転位GaN基板を用いたエピタキシャル基板では、本件のトレードオフを部分的に緩和できるとも考えられる。 Even if both substrates are used, the trade-off relationship between leakage current and collapse is established, but the leakage current of the epitaxial substrate of the sapphire substrate and SiC substrate used in this experiment is larger than that of the GaN substrate, and the carbon concentration is high. As it increases, the current collapse increases. On the other hand, the leakage current of the epitaxial substrate of the GaN substrate used in this experiment is small, and even if the carbon concentration is reduced in order to reduce current collapse, the increase in leakage current is in an acceptable range. That is, it is considered that the trade-off in this case can be partially alleviated with an epitaxial substrate using a low dislocation GaN substrate.
実験では、様々な転位密度を実現するために、サファイア基板、SiC基板、GaN基板を用いており、本件のトレードオフの緩和は、基板の種類に本質的に関連しているわけではなく、バッファ層の転位密度に関連している。低転位GaN基板は低転位のバッファ層を形成するために好適である。低転位のバッファ層により、AlGaNバリア層のために低転位の下地層が提供される。故に、低転位AlN基板やAlN/サファイアテンプレートも、1×108cm−2以下の転位密度であれば、トレードオフ(リーク電流と電流コラプスのトレードオフ)の緩和を実現できる。 In the experiment, sapphire substrate, SiC substrate, and GaN substrate were used to realize various dislocation densities, and the relaxation of this trade-off is not intrinsically related to the type of substrate, but the buffer It is related to the dislocation density of the layer. A low dislocation GaN substrate is suitable for forming a low dislocation buffer layer. The low dislocation buffer layer provides a low dislocation underlayer for the AlGaN barrier layer. Therefore, a low dislocation AlN substrate or an AlN / sapphire template can also realize relaxation of trade-off (leakage current and current collapse trade-off) if the dislocation density is 1 × 10 8 cm −2 or less.
つまり、低転位GaN基板上のHEMT構造では、例えば、成長圧力を増大させて炭素濃度を低減させることによって、リーク電流が僅かに増加するけれども、増加後のリーク電流を許容範囲を超えることはなく十分低く、かつ、電流コラプスも実用的なレベルまで低減可能である。実用的な電流コラプスレベルは、図4において「Ref1」として示されている。レベルRef1は、例えばオン抵抗比で1.3程度である。 That is, in the HEMT structure on the low dislocation GaN substrate, for example, by increasing the growth pressure and reducing the carbon concentration, the leakage current slightly increases, but the increased leakage current does not exceed the allowable range. It is sufficiently low and current collapse can be reduced to a practical level. A practical current collapse level is shown as “Ref1” in FIG. The level Ref1 is, for example, about 1.3 in on-resistance ratio.
図6は、炭素濃度と電流コラプスとの関係を示す図面である。図6には、特性線I1〜I4が示されている。電流コラプスが大きいデバイスでは、オン抵抗が増大する。このため、電流コラプスの値は1.3程度の値以下であることが好ましい。図6における「Ref2」は1.3を示す。図5を参照すると、炭素濃度1×1017cm−3未満では、転位密度2×109〜5×106cm−3の範囲で、実用的な電流コラプスを提供する。 FIG. 6 is a drawing showing the relationship between carbon concentration and current collapse. FIG. 6 shows characteristic lines I1 to I4. In a device with a large current collapse, the on-resistance increases. For this reason, the current collapse value is preferably about 1.3 or less. “Ref2” in FIG. 6 indicates 1.3. Referring to FIG. 5, when the carbon concentration is less than 1 × 10 17 cm −3 , a practical current collapse is provided in the range of dislocation density of 2 × 10 9 to 5 × 10 6 cm −3 .
図7は、転位密度とリーク電流密度との関係を示す図面である。図7には、特性線J1〜J5が示されている。リーク電流密度の実用的なレベルは、1×10−7A/cm2以下であり、この値は図7の「Ref3」として参照される。炭素濃度が低くなるにつれて、リーク電流も低くなる。しかしながら、電流コラプスの値を考慮に入れると、炭素濃度は1×1017cm−3未満であることが好ましい。炭素濃度が1×1017cm−3未満であり、転位密度が1×108cm−2未満であるとき、リーク電流密度及び電流コラプスが実用的な範囲である。
FIG. 7 is a drawing showing the relationship between dislocation density and leakage current density. FIG. 7 shows characteristic lines J1 to J5. The practical level of the leakage current density is 1 × 10 −7 A / cm 2 or less, and this value is referred to as “
上記の実験では、炭素濃度を変更するために成長圧力を変化させている。しかしながら、炭素濃度の低減は、成長温度、アンモニア流量、V/III比、成長レート等の変更によって可能であり、発明者らの実験によれば同様の結果が得られた。成長温度に関しては、温度を上げると炭素濃度は低減される。アンモニア流量に関しては、流量を上げると炭素濃度が低減される。V/III比に関しては、V/III比を上げると、炭素濃度が低減される。成長レートに関しては、成長レートを下げると炭素濃度が低減される。 In the above experiment, the growth pressure is changed to change the carbon concentration. However, the carbon concentration can be reduced by changing the growth temperature, the ammonia flow rate, the V / III ratio, the growth rate, and the like. Regarding the growth temperature, the carbon concentration decreases as the temperature increases. Regarding the ammonia flow rate, increasing the flow rate reduces the carbon concentration. Regarding the V / III ratio, increasing the V / III ratio reduces the carbon concentration. Regarding the growth rate, the carbon concentration is reduced when the growth rate is lowered.
上記の実験では、バリア層における炭素の低減を説明した。炭素濃度の低減だけでなく、バリア層へのシリコン(Si)ドーピングでも、炭素の低減により効果と同様の結果が得られた。 The above experiment has explained the reduction of carbon in the barrier layer. Not only the reduction of the carbon concentration but also the silicon (Si) doping to the barrier layer, the same result as the effect was obtained by the reduction of the carbon.
シリコン濃度を変更してエピタキシャル基板を作製した。作製条件としてエピタキシャル基板A−3、B−3、C−3、D−3の条件(AlGaNの成長圧力を100torr)において、AlGaN層にそれぞれシリコン濃度3.1×1016cm−3、1.1×1017cm−3、3.7×1017cm−3を添加した。これらのエピタキシャル基板に対して、コラプス状態及びリーク電流の評価を行った。 Epitaxial substrates were fabricated by changing the silicon concentration. Under the conditions of epitaxial substrates A-3, B-3, C-3, and D-3 (AlGaN growth pressure is 100 torr) as production conditions, the silicon concentration in the AlGaN layer is 3.1 × 10 16 cm −3 , and 1. 1 × 10 17 cm −3 and 3.7 × 10 17 cm −3 were added. The collapsed state and the leakage current were evaluated for these epitaxial substrates.
これらの測定の結果を図8に示す。図8には特性線S1、S2、S3、S4が示されている。図8に示された結果の一覧を図9に示す。この図9において、Si濃度は、GaN基板上のAlGaNのものである。図9において、例えば成長圧力100torrでは、Sap基板上のAlGaNの炭素濃度は3.4×1017cm−3であり、Si濃度は3.1×1016cm−3であり、リーク電流は3.9×10−6A/mmであり、.電流コラプスは1.36である。シリコン濃度に関係なく、炭素濃度として3.4×1017cm−3を用いた。
The results of these measurements are shown in FIG. FIG. 8 shows characteristic lines S1, S2, S3, and S4. A list of results shown in FIG. 8 is shown in FIG. In FIG. 9, the Si concentration is that of AlGaN on the GaN substrate. 9, for example, the
図8に示されるように、基板の種類に関係なく、リーク電流とコラプスのトレードオフの関係が成り立つ。また、図9において、成長圧力が100torrの場合、Si濃度が例えば1.1×1017cm−3であり、1.0×1017cm−3以上である。このSi濃度の範囲において、低転位GaN基板上のHEMT構造において、リーク電流と電流コラプスともに良好な特性が得られている。 As shown in FIG. 8, there is a trade-off relationship between leakage current and collapse regardless of the type of substrate. In FIG. 9, when the growth pressure is 100 torr, the Si concentration is, for example, 1.1 × 10 17 cm −3 , and is 1.0 × 10 17 cm −3 or more. Within this Si concentration range, good characteristics are obtained for both leakage current and current collapse in the HEMT structure on the low dislocation GaN substrate.
別の見方によれば、シリコン濃度が炭素濃度と同等以上のとき、低転位GaN基板上HEMT構造において、リーク電流と電流コラプスともに良好な特性が得られている。AlGaNへのSi添加に伴い、大きな転位密度のAlGaN(例えばサファイア基板やSiC基板上に形成されたAlGaN)では、コラプスの低減と共にリーク電流の大幅な増加が生じる。ところが、小さな転位密度のAlGaN(低転位GaN基板上に形成されたAlGaN)では、Si添加に伴うリーク電流の増加が十分に低く、かつ、大幅に低減が電流コラプスに可能になる。炭素及びSiの両方を添加するとき、以下の濃度範囲が使用される。炭素濃度は3×1016cm−3以上であることが好ましい。それ以下の炭素濃度に下げることが難しいからである。炭素濃度は1×1019cm−3以下であることが好ましい。良好なエピタキシャル膜が得られなくなるためである。Si濃度は3×1016cm−3以上であることが好ましい。炭素濃度が3×1016cm−3以下にするのが困難だからである。Si濃度は1×1019cm−3以下であることが好ましい。あまりにSi濃度が高いとリーク電流が増大するからである。
From another viewpoint, when the silicon concentration is equal to or higher than the carbon concentration, good characteristics are obtained in both the leakage current and the current collapse in the low dislocation GaN substrate HEMT structure. With the addition of Si to AlGaN, a large dislocation density of AlGaN (for example, AlGaN formed on a sapphire substrate or SiC substrate) causes a significant increase in leakage current as the collapse is reduced. However, in AlGaN having a low dislocation density (AlGaN formed on a low dislocation GaN substrate), the increase in leakage current due to the addition of Si is sufficiently low, and the current collapse can be significantly reduced. When adding both carbon and Si, the following concentration ranges are used. The carbon concentration is preferably 3 × 10 16 cm −3 or more. This is because it is difficult to lower the carbon concentration below that. The carbon concentration is preferably 1 × 10 19 cm −3 or less. This is because a good epitaxial film cannot be obtained. The Si concentration is preferably 3 × 10 16 cm −3 or more. This is because it is difficult to make the
また、バッファ層(例えば、GaNバッファ層)における炭素低減によっても、本実施の形態に係る効果と同様の効果が得られる。具体的には電流コラプスの低減に効果がある。本実施例においてはHEMT構造について説明した。本発明は、実施の形態に説明された形態に限定されることなく、横型ショットキバリアダイオード等の横型電子デバイス等でも同様の効果が得られる。
以上説明したように、本実施の形態によれば、電流コラプスが低減されており低損失なIII族窒化物電子デバイスが提供される。また、本発明によれば、低損失なIII族窒化物電子デバイスに好適なIII族窒化物半導体エピタキシャル基板が提供される。
Further, the same effect as the effect according to the present embodiment can be obtained by reducing the carbon in the buffer layer (for example, the GaN buffer layer). Specifically, it is effective in reducing current collapse. In this embodiment, the HEMT structure has been described. The present invention is not limited to the embodiment described in the embodiment, and the same effect can be obtained with a lateral electronic device such as a lateral Schottky barrier diode.
As described above, according to the present embodiment, a current collapse is reduced and a low-loss group III nitride electronic device is provided. The present invention also provides a group III nitride semiconductor epitaxial substrate suitable for a low-loss group III nitride electronic device.
好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。 While the principles of the invention have been illustrated and described in the preferred embodiments, it will be appreciated by those skilled in the art that the invention can be modified in arrangement and detail without departing from such principles. The present invention is not limited to the specific configuration disclosed in the present embodiment. We therefore claim all modifications and changes that come within the scope and spirit of the following claims.
従来においては、GaN基板上にHEMT構造のためのエピタキシャル膜を作製するとき、サファイア基板上にHEMT構造のためのエピタキシャル膜を作製する条件を用いていた。炭素濃度が3×1017cm−3以上となる条件をそのままGaN基板における成長に用いるので、リーク電流密度は極めて少ないけれども、電流コラプスがサファイア基板上のHEMT構造に比較して大きくなる。 Conventionally, when producing an epitaxial film for a HEMT structure on a GaN substrate, conditions for producing an epitaxial film for a HEMT structure on a sapphire substrate have been used. Since the conditions in which the carbon concentration is 3 × 10 17 cm −3 or more are used as they are for the growth in the GaN substrate, the leakage current density is extremely small, but the current collapse is larger than that of the HEMT structure on the sapphire substrate.
しかしながら、以上説明したように、AlGaN中の炭素濃度を1×1017cm−3未満にすることで、電流コラプスと電流リークを同時に低減できる。また、AlGaN中のシリコン濃度を1×1017cm−3以上にすることで、電流コラプスと電流リークを同時に低減できる。さらに、AlGaN中のシリコン濃度を炭素濃度より大きくすることで、電流コラプスと電流リークを同時に低減できる。すなわち、低転位な下地半導体領域を用いることにより、リーク電流を増加するような成長条件を用いることができ、リーク電流と電流コラプスとの間のトレードオフ関係を部分的に打開して、低リーク電流でかつ電流コラプスをほぼ抑制できる。 However, as described above, by setting the carbon concentration in AlGaN to less than 1 × 10 17 cm −3 , current collapse and current leakage can be simultaneously reduced. Further, by setting the silicon concentration in AlGaN to 1 × 10 17 cm −3 or more, current collapse and current leakage can be simultaneously reduced. Furthermore, by making the silicon concentration in AlGaN larger than the carbon concentration, current collapse and current leakage can be simultaneously reduced. That is, by using a low dislocation base semiconductor region, growth conditions that increase the leakage current can be used, and the trade-off relationship between the leakage current and current collapse is partially overcome to reduce the leakage. Current and current collapse can be substantially suppressed.
11、11a、11b、11c…III族窒化物系電子デバイス、13、13a、13b、13c…第1のAlX1InX2Ga1−X1−X2N層、15…第2のAlY1InY2Ga1−Y1−Y2N層、17…第1の電極、19…第2の電極、17a、18a、19a…電極、21…ヘテロ接合、23…基板、25…二次元電子ガス層、31…エピタキシャル基板、33…高抵抗GaN基板、35…ノンドープGaN層、37…Al0.25Ga0.75N層、E1、E2、E3、E4…III族窒化物半導体エピタキシャル基板、NSi13…シリコン濃度 11, 11a, 11b, 11c ... Group III nitride electronic device, 13, 13a, 13b, 13c ... First Al X1 In X2 Ga 1-X1-X2 N layer, 15 ... Second Al Y1 In Y2 Ga 1-Y1-Y2 N layer, 17 ... first electrode, 19 ... second electrode, 17a, 18a, 19a ... electrode, 21 ... heterojunction, 23 ... substrate, 25 ... two-dimensional electron gas layer, 31 ... epitaxial Substrate, 33 ... high resistance GaN substrate, 35 ... non-doped GaN layer, 37 ... Al 0.25 Ga 0.75 N layer, E1, E2, E3, E4 ... group III nitride semiconductor epitaxial substrate, N Si13 ... silicon concentration
Claims (9)
前記第1のAlX1InX2Ga1−X1−X2N層とヘテロ接合を成す第2のAlY1InY2Ga1−Y1−Y2N(0≦Y1<1、0≦Y2<1、0≦Y1+Y2<1)
層と、
前記第1のAlX1InX2Ga1−X1−X2N層上に設けられた第1の電極と、
前記第1のAlX1InX2Ga1−X1−X2N層上に設けられた第2の電極と、
基板と
を備え、
前記第2のAlY1InY2Ga1−Y1−Y2N層は前記基板上に設けられ、
前記基板は、1×108cm−2以下の転位密度を有するGaN基板、1×108cm−2以下の転位密度を有するAlN基板、1×108cm−2以下の転位密度を有するAlGaN基板、1×108cm−2以下の転位密度を有するInGaN基板、及び1×108cm−2以下の転位密度を有するGaNテンプレートのいずれかであり、
前記第1のAlX1InX2Ga1−X1−X2N層は前記第2のAlY1InY2Ga1−Y1−Y2N層上にあり、
前記第1のAlX1InX2Ga1−X1−X2N層のバンドギャップは前記第2のAlY1InY2Ga1−Y1−Y2N層のバンドギャップより大きく、
前記第1のAlX1InX2Ga1−X1−X2N層と前記第2のAlY1InY2Ga1−Y1−Y2N層との前記ヘテロ接合に二次元電子ガス層が生成され、
前記第1のAlX1InX2Ga1−X1−X2N層はノンドープであり、
前記第2のAlY1InY2Ga1−Y1−Y2N層はノンドープであり、
前記第1のAlX1InX2Ga1−X1−X2N層の炭素濃度は1×1017cm−3未満であり、
前記第2のAlY1InY2Ga1−Y1−Y2N層の転位密度が1×108cm−2未満であり、
前記第1の電極は、前記第1のAlX1InX2Ga1−X1−X2N層にショットキ接合を成す、ことを特徴とするIII族窒化物電子デバイス。 A first Al X1 In X2 Ga 1-X1-X2 N (0 <X1 <1, 0 ≦ X2 <1, 0 <X1 + X2 <1) layer;
Second Al Y1 In Y2 Ga 1-Y1-Y2 N (0 ≦ Y1 <1, 0 ≦ Y2 <1, 0 ≦ 0) forming a heterojunction with the first Al X1 In X2 Ga 1-X1-X2 N layer Y1 + Y2 <1)
Layers,
A first electrode provided on the first Al X1 In X2 Ga 1-X1-X2 N layer;
A second electrode provided on the first Al X1 In X2 Ga 1-X1-X2 N layer;
With a substrate,
The second Al Y1 In Y2 Ga 1-Y1-Y2 N layer is provided on the substrate;
The substrate, GaN substrate having a dislocation density of 1 × 10 8 cm -2 or less, AlN substrate having a dislocation density of 1 × 10 8 cm -2 or less, 1 × 10 8 cm -2 AlGaN having the dislocation density substrate, is either 1 × 10 8 cm -2 InGaN substrate having the dislocation density, and 1 × 10 8 cm -2 GaN template having the following dislocation density,
The first Al X1 In X2 Ga 1-X1-X2 N layer is on the second Al Y1 In Y2 Ga 1-Y1-Y2 N layer;
The band gap of the first Al X1 In X2 Ga 1-X1-X2 N layer is larger than the band gap of the second Al Y1 In Y2 Ga 1-Y1-Y2 N layer,
A two-dimensional electron gas layer is generated at the heterojunction of the first Al X1 In X2 Ga 1-X1-X2 N layer and the second Al Y1 In Y2 Ga 1-Y1-Y2 N layer;
The first Al X1 In X2 Ga 1-X1-X2 N layer is non-doped,
The second Al Y1 In Y2 Ga 1-Y1-Y2 N layer is non-doped,
The carbon concentration of the first Al X1 In X2 Ga 1-X1-X2 N layer is less than 1 × 10 17 cm −3 ;
The dislocation density of the second Al Y1 In Y2 Ga 1 -Y1-Y2 N layer is less than 1 × 10 8 cm −2 ;
The group III nitride electronic device, wherein the first electrode forms a Schottky junction with the first Al X1 In X2 Ga 1-X1-X2 N layer.
前記第1のAlX1InX2Ga1−X1−X2N層とヘテロ接合を成す第2のAlY1InY2Ga1−Y1−Y2N(0≦Y1<1、0≦Y2<1、0≦Y1+Y2<1)層と、
前記第1のAlX1InX2Ga1−X1−X2N層上に設けられた第1の電極と、
前記第1のAlX1InX2Ga1−X1−X2N層上に設けられた第2の電極と、
基板と
を備え、
前記第2のAlY1InY2Ga1−Y1−Y2N層は前記基板上に設けられ、
前記基板は、1×108cm−2以下の転位密度を有するGaN基板、1×108cm−2以下の転位密度を有するAlN基板、1×108cm−2以下の転位密度を有するAlGaN基板、1×108cm−2以下の転位密度を有するInGaN基板、及び1×108cm−2以下の転位密度を有するGaNテンプレートのいずれかであり、
前記第1のAlX1InX2Ga1−X1−X2N層は前記第2のAlY1InY2Ga1−Y1−Y2N層上にあり、
前記第1のAlX1InX2Ga1−X1−X2N層のバンドギャップは前記第2のAlY1InY2Ga1−Y1−Y2N層のバンドギャップより大きく、
前記第1のAlX1InX2Ga1−X1−X2N層のシリコン濃度が前記第1のAlX1InX2Ga1−X1−X2N層の炭素濃度よりも大きく、
前記第1のAlX1InX2Ga1−X1−X2N層と前記第2のAlY1InY2Ga1−Y1−Y2N層との前記ヘテロ接合に二次元電子ガス層が生成され、
前記第2のAlY1InY2Ga1−Y1−Y2N層はノンドープであり、
前記第1のAlX1InX2Ga1−X1−X2N層の炭素濃度は3×1016cm−3以上であり、
前記第1のAlX1InX2Ga1−X1−X2N層の炭素濃度は1×1019cm−3以下であり、
前記第1のAlX1InX2Ga1−X1−X2N層のシリコン濃度は1×1017cm−3以上であり、
前記第1のAlX1InX2Ga1−X1−X2N層のシリコン濃度は1×1019cm−3以下であり、
前記第2のAlY1InY2Ga1−Y1−Y2Nの転位密度が1×108cm−2未満であり、
前記第1の電極は、前記第1のAlX1InX2Ga1−X1−X2N層にショットキ接合を成す、ことを特徴とするIII族窒化物電子デバイス。 A first Al X1 In X2 Ga 1-X1-X2 N (0 <X1 <1, 0 ≦ X2 <1, 0 <X1 + X2 <1) layer;
Second Al Y1 In Y2 Ga 1-Y1-Y2 N (0 ≦ Y1 <1, 0 ≦ Y2 <1, 0 ≦ 0) forming a heterojunction with the first Al X1 In X2 Ga 1-X1-X2 N layer Y1 + Y2 <1) layer;
A first electrode provided on the first Al X1 In X2 Ga 1-X1-X2 N layer;
A second electrode provided on the first Al X1 In X2 Ga 1-X1-X2 N layer;
With a substrate,
The second Al Y1 In Y2 Ga 1-Y1-Y2 N layer is provided on the substrate;
The substrate, GaN substrate having a dislocation density of 1 × 10 8 cm -2 or less, AlN substrate having a dislocation density of 1 × 10 8 cm -2 or less, 1 × 10 8 cm -2 AlGaN having the dislocation density substrate, is either 1 × 10 8 cm -2 InGaN substrate having the dislocation density, and 1 × 10 8 cm -2 GaN template having the following dislocation density,
The first Al X1 In X2 Ga 1-X1-X2 N layer is on the second Al Y1 In Y2 Ga 1-Y1-Y2 N layer;
The band gap of the first Al X1 In X2 Ga 1-X1-X2 N layer is larger than the band gap of the second Al Y1 In Y2 Ga 1-Y1-Y2 N layer,
Greater than the carbon concentration of the first Al X1 In X2 Ga 1-X1 -X2 silicon concentration N layer is the first Al X1 In X2 Ga 1-X1 -X2 N layer,
A two-dimensional electron gas layer is generated at the heterojunction of the first Al X1 In X2 Ga 1-X1-X2 N layer and the second Al Y1 In Y2 Ga 1-Y1-Y2 N layer;
The second Al Y1 In Y2 Ga 1-Y1-Y2 N layer is non-doped,
The carbon concentration of the first Al X1 In X2 Ga 1-X1-X2 N layer is 3 × 10 16 cm −3 or more,
The carbon concentration of the first Al X1 In X2 Ga 1-X1-X2 N layer is 1 × 10 19 cm −3 or less,
The silicon concentration of the first Al X1 In X2 Ga 1-X1-X2 N layer is 1 × 10 17 cm −3 or more,
The silicon concentration of the first Al X1 In X2 Ga 1-X1-X2 N layer is 1 × 10 19 cm −3 or less,
The dislocation density of the second Al Y1 In Y2 Ga 1 -Y1-Y2 N is less than 1 × 10 8 cm −2 ;
The group III nitride electronic device, wherein the first electrode forms a Schottky junction with the first Al X1 In X2 Ga 1-X1-X2 N layer.
当該III族窒化物電子デバイスはヘテロ接合トランジスタであり、
前記第1の電極は前記ヘテロ接合トランジスタのゲート電極であり、
前記第2の電極は前記ヘテロ接合トランジスタのドレイン電極であり、
当該III族窒化物電子デバイスは、前記第1のAlX1InX2Ga1−X1−X2N層上に設けられたソース電極を更に備える、ことを特徴とする請求項1〜請求項3のいずれか一項に記載されたIII族窒化物電子デバイス。 The first Al X1 In X2 Ga 1-X1-X2 N layer is an AlGaN barrier layer;
The group III nitride electronic device is a heterojunction transistor,
The first electrode is a gate electrode of the heterojunction transistor;
The second electrode is a drain electrode of the heterojunction transistor;
The group III nitride electronic device further comprises a source electrode provided on the first Al X1 In X2 Ga 1-X1-X2 N layer. A group III nitride electronic device according to claim 1.
する請求項4に記載されたIII族窒化物電子デバイス。 5. The group III nitride electronic device according to claim 4, wherein the second Al Y1 In Y2 Ga 1 -Y 1 -Y 2 N layer is made of GaN.
当該III族窒化物電子デバイスはショットキバリアダイオードであり、
前記第1の電極は前記ショットキバリアダイオードのアノード電極であり、
前記第2の電極は前記ショットキバリアダイオードのカソード電極である、ことを特徴とする請求項1〜請求項3のいずれか一項に記載されたIII族窒化物電子デバイス。 The first Al X1 In X2 Ga 1-X1-X2 N layer is an AlGaN layer;
The group III nitride electronic device is a Schottky barrier diode,
The first electrode is an anode electrode of the Schottky barrier diode;
The group III nitride electronic device according to any one of claims 1 to 3, wherein the second electrode is a cathode electrode of the Schottky barrier diode.
前記第2のAlY1InY2Ga1−Y1−Y2N層は前記GaNテンプレート上に設けられており、
前記第1のAlX1InX2Ga1−X1−X2N層は前記第2のAlY1InY2Ga1−Y1−Y2N層上に設けられている、ことを特徴とする請求項1〜請求項6のいずれか一項に記載されたIII族窒化物電子デバイス。 The substrate is the GaN template;
The second Al Y1 In Y2 Ga 1-Y1-Y2 N layer is provided on the GaN template;
The first Al X1 In X2 Ga 1-X1-X2 N layer is provided on the second Al Y1 In Y2 Ga 1-Y1-Y2 N layer. The group III nitride electronic device according to any one of items 6.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009267792A JP2010045416A (en) | 2009-11-25 | 2009-11-25 | Group iii nitride electronic device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009267792A JP2010045416A (en) | 2009-11-25 | 2009-11-25 | Group iii nitride electronic device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007286534A Division JP4462330B2 (en) | 2007-11-02 | 2007-11-02 | Group III nitride electronic devices |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010045416A true JP2010045416A (en) | 2010-02-25 |
Family
ID=42016471
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009267792A Pending JP2010045416A (en) | 2009-11-25 | 2009-11-25 | Group iii nitride electronic device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010045416A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012033679A (en) * | 2010-07-30 | 2012-02-16 | Panasonic Corp | Field effect transistor |
WO2013157547A1 (en) * | 2012-04-16 | 2013-10-24 | 次世代パワーデバイス技術研究組合 | Semiconductor device |
GB2514918A (en) * | 2013-05-14 | 2014-12-10 | Covalent Materials Corp | Nitride semiconductor substrate |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003063215A1 (en) * | 2002-01-21 | 2003-07-31 | Matsushita Electric Industrial Co., Ltd. | Nitride semiconductor device manufacturing method |
JP2004221325A (en) * | 2003-01-15 | 2004-08-05 | Fujitsu Ltd | Compound semiconductor device and its manufacturing method |
JP2006261474A (en) * | 2005-03-18 | 2006-09-28 | Furukawa Electric Co Ltd:The | Nitride semiconductor device |
JP2006295126A (en) * | 2005-03-15 | 2006-10-26 | Sumitomo Electric Ind Ltd | Group iii nitride semiconductor device and epitaxial substrate |
WO2007007589A1 (en) * | 2005-07-08 | 2007-01-18 | Nec Corporation | Field effect transistor and method for manufacturing same |
WO2007018653A2 (en) * | 2005-07-20 | 2007-02-15 | Cree, Inc. | High electron mobility electronic device structures comprising native substrates and methods for making the same |
JP4462330B2 (en) * | 2007-11-02 | 2010-05-12 | 住友電気工業株式会社 | Group III nitride electronic devices |
-
2009
- 2009-11-25 JP JP2009267792A patent/JP2010045416A/en active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003063215A1 (en) * | 2002-01-21 | 2003-07-31 | Matsushita Electric Industrial Co., Ltd. | Nitride semiconductor device manufacturing method |
JP2004221325A (en) * | 2003-01-15 | 2004-08-05 | Fujitsu Ltd | Compound semiconductor device and its manufacturing method |
JP2006295126A (en) * | 2005-03-15 | 2006-10-26 | Sumitomo Electric Ind Ltd | Group iii nitride semiconductor device and epitaxial substrate |
JP2006261474A (en) * | 2005-03-18 | 2006-09-28 | Furukawa Electric Co Ltd:The | Nitride semiconductor device |
WO2007007589A1 (en) * | 2005-07-08 | 2007-01-18 | Nec Corporation | Field effect transistor and method for manufacturing same |
WO2007018653A2 (en) * | 2005-07-20 | 2007-02-15 | Cree, Inc. | High electron mobility electronic device structures comprising native substrates and methods for making the same |
JP2009507362A (en) * | 2005-07-20 | 2009-02-19 | クリー インコーポレイテッド | High electron mobility electronic device structures including native substrates and methods for manufacturing them |
JP4462330B2 (en) * | 2007-11-02 | 2010-05-12 | 住友電気工業株式会社 | Group III nitride electronic devices |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012033679A (en) * | 2010-07-30 | 2012-02-16 | Panasonic Corp | Field effect transistor |
WO2013157547A1 (en) * | 2012-04-16 | 2013-10-24 | 次世代パワーデバイス技術研究組合 | Semiconductor device |
JP2013222808A (en) * | 2012-04-16 | 2013-10-28 | Advanced Power Device Research Association | Semiconductor device |
GB2514918A (en) * | 2013-05-14 | 2014-12-10 | Covalent Materials Corp | Nitride semiconductor substrate |
US9117743B2 (en) | 2013-05-14 | 2015-08-25 | Covalent Materials Corportion | Nitride semiconductor substrate |
GB2514918B (en) * | 2013-05-14 | 2015-10-28 | Covalent Materials Corp | Nitride semiconductor substrate |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4462330B2 (en) | Group III nitride electronic devices | |
KR101497725B1 (en) | Cascode circuit employing a depletion-mode, gan-based fet | |
US7939853B2 (en) | Termination and contact structures for a high voltage GaN-based heterojunction transistor | |
US8653561B2 (en) | III-nitride semiconductor electronic device, and method of fabricating III-nitride semiconductor electronic device | |
JP5810293B2 (en) | Nitride semiconductor device | |
US20110227093A1 (en) | Field effect transistor and method of manufacturing the same | |
US7985984B2 (en) | III-nitride semiconductor field effect transistor | |
US8330187B2 (en) | GaN-based field effect transistor | |
JP2008227501A (en) | Cap layer including aluminum nitride for nitride-based transistor, and method of fabricating the same | |
JP2008091595A (en) | Semiconductor device and its manufacturing method | |
JP2006295126A (en) | Group iii nitride semiconductor device and epitaxial substrate | |
JP2009049121A (en) | Heterojunction type field effect transistor and production method thereof | |
CN111406306B (en) | Method for manufacturing semiconductor device and semiconductor device | |
TW201513342A (en) | Semiconductor device and manufacturing method thereof | |
JP2009206163A (en) | Heterojunction-type field effect transistor | |
JP2009026975A (en) | Semiconductor apparatus | |
JP5135686B2 (en) | Group III nitride semiconductor device | |
WO2018098952A1 (en) | Gan-based epitaxial structure, semiconductor device and formation method therefor | |
US10879063B2 (en) | Method for fabricating high-quality and high-uniformity III-nitride epi structure | |
JP2010045416A (en) | Group iii nitride electronic device | |
TWI572036B (en) | Nitride crystal structure | |
JP2006114655A (en) | Semiconductor epitaxial wafer and field effect transistor | |
JP2009246307A (en) | Semiconductor device and method of manufacturing the same | |
US10777654B2 (en) | Method for manufacturing nitrogen-face polarity gallium nitride epitaxial structure | |
JP2012227227A (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20100624 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121218 |
|
A02 | Decision of refusal |
Effective date: 20130604 Free format text: JAPANESE INTERMEDIATE CODE: A02 |