JP2010045063A - 設計方法および設計装置 - Google Patents

設計方法および設計装置 Download PDF

Info

Publication number
JP2010045063A
JP2010045063A JP2008205938A JP2008205938A JP2010045063A JP 2010045063 A JP2010045063 A JP 2010045063A JP 2008205938 A JP2008205938 A JP 2008205938A JP 2008205938 A JP2008205938 A JP 2008205938A JP 2010045063 A JP2010045063 A JP 2010045063A
Authority
JP
Japan
Prior art keywords
individual
fitness
value
characteristic value
characteristic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008205938A
Other languages
English (en)
Other versions
JP5415726B2 (ja
Inventor
Hideto Mihashi
秀渡 三橋
Yohei Sudo
陽平 須藤
Akio Mouraguchi
明雄 茂浦口
Masaaki Sato
政明 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP2008205938A priority Critical patent/JP5415726B2/ja
Publication of JP2010045063A publication Critical patent/JP2010045063A/ja
Application granted granted Critical
Publication of JP5415726B2 publication Critical patent/JP5415726B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】特性値の性質に即した評価を行い、全ての特性値が同時に目標値に近づくようにする。
【解決手段】初期世代の複数の個体を生成して各個体についてパラメータに基づく複数の特性値を取得する。特性値についての個別適合度と総合適合度を算出し、終了判定条件を満たすとき総合適合度の高い個体のパラメータを最適パラメータとして出力する。終了判定条件を満たさないとき、総合適合度の高い個体の選択、交叉、突然変異等の遺伝的操作により次世代の複数の個体を生成する。次世代の各個体について、前記処理を繰り返す。各特性値について目標値をそれぞれ設定し、各特性値が該目標値に近づくほど大きくなる評価関数を個別適合度の算出に用い、特性値が目標値に達した後は個別適合度の値を一定にする。
【選択図】図1

Description

本発明は、遺伝的アルゴリズムを用いてトランジスタ等のパラメータの最適値を探索する設計方法および設計装置に関するものである。
トランジスタ等の各種パラメータの最適値を探索する方法として、遺伝的アルゴリズムが使用されている。遺伝的アルゴリズムでは、初期世代の複数の個体を生成した後、各個体についての適合度の算出過程、エリート選択等の選択過程、個体同士の交叉過程、各個体についての突然変異過程が、世代ごとに繰り返される。そして、予め設定された世代数が終了した等の終了条件が満たされた時点で、進化過程を終了し、その時点で最良の適合度を有する個体に要素として含まれるパラメータを、最適パラメータとして出力する。
遺伝的アルゴリズムでは、上記の適合度の算出過程において、適合度を評価するために適合度評価関数が使用される。この適合度評価関数は、パラメータによって決まる特性値が求められる条件を満たすほど大きくなるように定義する。
例えば、特性値Aが大きいほど良い場合では、特許文献1では適合度評価関数Fは、
F=A (1)
と定義する。また、特性値が複数ある場合には、複数の特性値(A,A,A,・・・)を用いて、適合度評価関数は、
F=A α×A β×A γ×・・・ (2)
等と定義する。ここで、α,β,γ,・・・はそれぞれの特性値に重み付けを与えるための定数である。
特開2007−31541号公報
ところが、上記のような適合度算出方法を用いた場合、特性値が複数ある(2)式の場合には、目標とする値を超えた特性値に強い影響を受け、他の特性値を所望の値に近づけることが難しいという問題があった。例えば、半導体デバイスの設計において、耐圧を特性値とした場合について説明すると、耐圧は高いほど良いという特性値であるが、目標とする値を超えて、さらに高い値であることは望まれない。しかし、上記の(2)式の適合度評価関数を用いた場合、耐圧が目標とする値を超えてさらに高くなったとき、耐圧に関する項が大きくなり、適合度Fが高いと評価されてしまう問題があった。
本発明の目的は、上記問題点を解消し、実際に求められる特性値の性質に即した評価をすることで、効率的に、全ての特性値を同時に目標値に近づけていくことができる設計方法および設計装置を提供することである。
上記目的を達成するために、請求項1にかかる発明の設計方法は、複数のパラメータをもつ初期世代の複数の個体を生成し、該生成した各個体について、前記パラメータに基づく複数の特性値を取得し、該取得した複数の特性値の個別適合度をそれぞれ算出するとともに該算出した複数の個別適合度に基づき総合適合度を算出し、予め設定された終了判定条件を満たすとき、前記総合適合度の高い個体のパラメータを最適パラメータとして出力し、前記終了判定条件を満たさないとき、前記総合適合度の高い個体の選択、交叉、突然変異等の遺伝的操作により次世代の複数の個体を生成し、該次世代の各個体について、前記特性値の取得、個別適合度の算出、および前記総合適合度の算出を行い、前記処理を繰り返す設計方法であって、前記各特性値について目標値をそれぞれ設定し、前記各特性値が該目標値に近づくほど大きくなる評価関数を前記個別適合度の算出に用い、特性値が目標値に達した後は前記個別適合度の値を一定にすることを特徴とする。
請求項2にかかる発明は、請求項1に記載の設計方法において、前記総合適合度を、各個別適合度を重みをあらわす定数で累乗し、該累乗した各個別適合度の積により算出することを特徴とする。
請求項3にかかる発明は、請求項1又は2に記載の設計方法において、前記個別適合度を、前記特性値が大きいほど良い場合は前記特性値を前記目標値で除算し、前記特性値が小さいほど良い場合は前記目標値を前記特性値で除算し、該除算した値が1を超えたときは前記個別適合度を1とするよう算出することを特徴とする。
請求項4にかかる発明の設計装置は、複数のパラメータをもつ初期世代の複数の個体を生成する初期化手段と、該生成した各個体について、前記パラメータに基づく複数の特性値を取得する特性値取得手段と、該取得した複数の特性値の個別適合度をそれぞれ算出するとともに該算出した複数の個別適合度に基づき総合適合度を算出する評価手段と、予め設定された終了判定条件を満たすとき、前記総合適合度の高い個体のパラメータを最適パラメータとして出力する終了条件判定手段と、前記終了判定条件を満たさないとき、前記総合適合度の高い個体の選択、交叉、突然変異等の遺伝的操作により次世代の複数の個体を生成する遺伝的操作手段と、を備えた設計装置であって、前記評価手段は、前記各特性値について目標値をそれぞれ設定し、前記各特性値が該目標値に近づくほど大きくなる評価関数を前記個別適合度の算出に用い、特性値が目標値に達した後は前記個別適合度の値を一定にする手段であることを特徴とする。
請求項5にかかる発明は、請求項4に記載の設計装置において、前記評価手段は、前記各個別適合度を重みをあらわす定数で累乗し、該累乗した各個別適合度の積により総合適合度を算出することを特徴とする。
請求項6にかかる発明は、請求項4又は5に記載の設計装置において、前記評価手段は、前記特性値が大きいほど良い場合は前記特性値を前記目標値で除算して前記個別適合度を算出し、前記特性値が小さいほど良い場合は前記目標値を前記特性値で除算して前記個別適合度を算出し、該除算した値が1を超えたときは前記個別適合度を1とするよう算出することを特徴とする。
本発明によれば、各特性値について目標値をそれぞれ設定し、各特性値がそれぞれの目標値に近づくほど大きくなる評価関数を個別適合度の算出に用い、特性値が目標値に達した後は個別適合度の値を一定にするので、目標値を超えた特性値に強い影響を受けることなく、全ての特性値を同時に対応する目標値に近づけることができるという利点がある。
以下に、本発明の実施例について図面を参照して説明する。図1は遺伝的アルゴリズムを用いた設計方法のフローチャートである。始めに、特性値に影響を与える複数のパラメータを選択し、それぞれのパラメータの初期値を決定した初期世代の複数の個体を乱数等を用いて生成させる(ステップS1)。次に、その各個体について、計算機によるシミュレーションあるいは実験的手段を用いて、各パラメータに基づく複数の特性値を取得する(ステップS2)。次に、各個体について、取得された各特性値の個別適合度を算出(ステップS3)し、続いて各個別適合度に基づいて総合適合度を算出(ステップS4)する。次に、総合適合度の大きい順に個体を並び替え(ステップS5)、予め設定された世代数が終了した等の終了条件判定を行ない(ステップS6)、終了条件を満足する時は終了とする(ステップS7)。終了条件を満足しないときは、総合適合度の大きい個体に対してエリート選訳(ステップS8)や、交叉・突然変異処理(ステップS9)と言った遺伝的操作を行ない、総合適合度の高い個体および新しい個体を次世代に残すように個体を生成する(ステップS10)。そして、次世代の個体について、ステップS2以降を繰り返す。このようにして個体の生成と総合適合度の算出を繰り返し、各パラメータの最適解を探索する。
図2に、本発明における、個別適合度と総合適合度の算出方法のフローチャートを示す。始めに、評価する特性値Aを決定し、次にその特性値Aの目標値Atを設定する(ステップS21)。ここで、特性値Aが大きいほど良い場合では、特性値Aを目標値Atで除算したものを個別適合度f
f=A/At (3)
とする(ステップS22)。この評価関数では、特性値Aが大きくなるのに従い、個別適合度fは大きくなる。そして、特性値Aが目標値Atに達した後は、個別適合度fが一定となるようにする。
一方、特性値Aが小さいほど良い場合では、目標値Atを特性値Aで除算したものを個別適合度f
f=At/A (4)
とする。この評価関数では、特性値Aが小さくなるのに従い、個別適合度fは大きくなる。そして、特性値Aが目標値Atに達した後は、個別適合度が一定となるようにする。
評価する特性値Aが複数ある場合は、各特性値A,A,A,・・・について、それぞれ個別適合度f,f,f,・・・を算出し、それらの個別適合度f,f,f,・・を乗算することによって総合適合度Fを、
F=f×f×f×・・・ (5)
で算出する(ステップS23)。
また、それぞれの個別適合度f,f,f,・・に重み付けをしたいときは、その重みを表す定数(α,β,γ,・・・)で各個別適合度f,f,f,・・を累乗して、それらを乗算することによって総合適合度Fを、
F=f α×f β×f γ×・・・ (6)
で算出する。例えば、特性値が3つ(A,A,A)あり、2つの特性値A,Aは高いほうが良く、残りの1つの特性値Aは低い方が良い場合の総合適合度Fは次のようになる。
F=(A/At)α×(A/At)β×(At/Aγ (7)
ここで、At,At,Atは、各特性値A,A,Aの目標値である。
次に、半導体デバイスの一種である横型二重拡散MOSトランジスタ(LDMOS)の設計に本発明を適用した例を用いて、設計方法を説明する。
図3に、本発明を用いて設計する横型二重拡散MOSトランジスタの構造を示す。p型保持基板1の上にn+型埋め込み領域2を有し、n+型埋め込み領域2の上にn型エピタキシャル領域3を有している。このn型エピタキシャル領域3上に、n型ドリフト領域4、P型ボディー領域5、P+型コンタクト領域6、n+型コンタクト領域7,8、フィールド酸化膜9、ボディー電極10、ソース電極11、ゲート酸化膜12、ゲート電極13、ドレイン電極14が形成されている。
ここで、ゲート酸化膜12の長さをゲート長Lg、フィールド酸化膜9とゲート電極13が重なり合う長さをゲートオーバーラップ長Lov、フィールド酸化膜9上のゲート電極13が無い長さをドリフト長Ld、ゲートオーバーラップ長Lovとドリフト長Ldの和をオフセット長Loffと定義した。
本発明で最適化を試みた因子パラメータは、ゲート長Lg、ゲートオーバーラップ長Lov、ドリフト長Ldおよびn型ドリフト領域4の不純物濃度の4つとした。この4つの因子パラメータのそれぞれについて、下限値と上限値を設定し、その下限値と上限値の範囲内にそれぞれの因子パラメータが入るように、一様乱数を用いて、MOSトランジスタの初期世代の10個体を生成させた。
生成した10個体のそれぞれについて、シミュレーションを実行し、特性値として、オン抵抗Ron、オン耐圧BVon、オフ耐圧BVoffを算出した。シミュレーションには市販のシルバコ社製のTCAD(Technology Computer Aided Design)を用いた。
図4は、現世代を元にして次世代の個体を生成する進化過程を示す図である。各個体の4つの因子パラメータをX部とY部の2グループに分けた。X部はゲート長Lgとn型ドリフト領域4の不純物濃度の組み合わせとし、Y部はゲートオーバーラップ長Lovとドリフト長Ldの組み合わせとした。
各個体を評価する特性値は、オン抵抗Ron、オン耐圧BVon、オフ耐圧BVoffの3つとした。オン抵抗Ronは低いことが望ましい特性、オン耐圧BVonとオフ耐圧BVoffは高いことが望ましい特性である。
また、オン抵抗Ronの目標値Ront、オン耐圧の目標値BVont、オフ耐圧の目標値BVofftを、それぞれ60mΩ/mm、55V、60Vと設定し、次式を用いてそれぞれの個別適合度f,f,fを算出した。
=Ront/Ron
=BVon/BVont
=BVoff/BVofft (8)
ここで、特性値が目標値を超えた場合は、個別適合度を1とした。
つぎに、上記の方法で求めた個別適合度f,f,fを乗算して、総合適合度Fを算出した。
F=f×f×f
=(Ront/Ron)×(BVon/BVont)×(BVoff/BVofft) (9)
上記の方法で算出した総合適合度Fが高い順に個体を並び換え、適合度の順位がn番目の個体の因子パラメータのX部をXn、Y部をYnとした(n=1〜10)。
遺伝的操作として、現世代の10個体の中から、まず適合度の低い5個体(個体Z6〜Z10)を淘汰した。次に、適合度が最も高い個体(個体Z1)をエリート選択し、そのまま次世代に個体Z1として残した。また、因子パラメータX1とY2、X2とY3、X3とY4、X4とY5、X5とY1を交叉させて、次世代として新たに5個体(個体Z2〜Z6)を生成した。さらに、突然変異を用いて現世代と全く違う次世代の4個体(個体X7〜Z10)を生成した。
ここで、新規に生成した次世代の9個体(個体Z2〜Z10)のMOSトランジスタについてシミュレーションを実行し、オン抵抗Ron、オン耐圧BVon、オフ耐圧BVoffの3つの特性値を求め、(8)式から個別適合度f,f,fを求め、(9)式から総合適合度Fを算出した。
図5に、上記の遺伝的操作を10世代繰り返したときの各世代で最も適合度が高い個体の総合適合度Fの堆移を示す。本発明による設計方法を用いることで、世代を経るに伴い効率的に総合適合度Fが高くなっていることが分かる。
図6に、各世代で最も総合適合度が高い個体のRont/Ron、BVon/BVont、BVoff/BVofftの推移を示す。第2世代までは、BVon/BVontが目標値を大きく超えているが、第3世代以降では徐々に目標値に近い値に収束している。これに伴って、Ront/RonおよびBVoff/BVofftの値が大きくなっていることが分かる。これは、総合適合度Fを算出する過程で、特性値が目標値に達した後は個別適合度を一定とすることで、ある特性値が目標値を超えて大きくなることを有意としなかったためである。以上の結果から、本発明による設計方法を用いることで、複数ある特性値を同時にそれぞれの目標値に近づけることができることが分かる。
なお、MOSトランジスタの因子パラメータの最適解を求めるための評価すべき特性値としては、上記したオン抵抗、オン耐圧、オフ耐圧以外に、リーク電流、ドレイン電圧、ドレイン電流、ゲート電圧、ゲート電流、基板電流、ホットキャリア寿命時間等を含めることもできる。
図7に、遺伝的アルゴリズムを用いた設計方法を実施するための装置構成を示す。この装置は、入力装置21、表示装置22、出力装置23、中央演算処理装置24、初期化装置25、特性値取得装置26、個別適合度算出装置27、総合適合度算出装置28、終了判定装置29、優良個体選択装置30、個体変異装置31、個体生成装置32で構成されている。なお、これらは、コンピュータが行う機能を仮想的に表すものであって、ハードウエアとして具体的な構成が限定されるものではない。
入力装置21は、キーボード、マウス、HDD装置、CDROM装置、DVD装置、カード読取装置等であり、本装置に対して種々の情報を入力するために用いられる。表示装置22にはCRT表示装置、液晶表示装置、プラズマ表示装置等が使用される。出力装置23にはプリンタ等が使用される。中央演算処理装置24はCPUからなり、メモリを備える。初期化装置25は、最適値算出の対象となる複数の因子パラメータの上限値と下限値を境界とする当該パラメータを要素とする複数の初期世代の個体を生成させる初期化手段を構成する。特性値取得装置26は、各パラメータに基づき複数の特性値をシミュレーションで得る特性値取得手段を構成する。個別適合度算出装置27は、個体における1つの特性値の適合度を(3)式又は(4)式で算出する。総合適合度算出装置28は、個別適合度に基づき個体における複数の特性値の適合度を(5)式で算出する。これら個別適合度算出装置27と総合適合度算出装置28は、評価手段を構成する。終了判定装置29は、予め設定された世代数が終了した等の終了判定条件を満たしたか否かを判定し、満たしたと判定するとその時点で高い総合適合度を有する個体に含まれるパラメータを最適値として出力する終了判定手段を構成する。優良個体選択装置30は、複数の個体の中から総合適合度の高い個体を選択する。個体変異装置31は、前世代の個体とは全く異なった個体を突然変異等により生成する。個体生成装置32は、優良個体選択装置30により選択された個体に含まれる因子パラメータの組合せを異ならせる交叉処理等を行う。これらの優良個体選択装置30、個体変異装置31、個体生成装置32等は、次世代の個体を生成する遺伝的操作手段を構成する。
本発明の設計方法の1つの実施例のフローチャートである。 本実施例の個別適合度算出および総合適合度算出のフローチャートである。 NチャンネルLDMOSトランジスタ構造の断面図である。 遺伝的操作の説明図である。 各世代で最も適合度が高い個体の総合適合度の堆移を示す特性図である。 各世代で最も適合度が高い個体のRont/Ron、BVon/BVont、Boff/BVofftの推移を示す特性図である。 本実施例の設計方法を実施するための装置構成を示すブロック図である。
符号の説明
1:p型保持基板、2:n+型埋め込み領域、3:n型エピタキシャル領域、4:n型ドリフト領域、5:P型ボディー領域、6:P+型コンタクト領域、7,8:n+型コンタクト領域、9:フィールド酸化膜、10:ボディー電極、11:ソース電極、12:ゲート酸化膜、13:ゲート電極、14:ドレイン電極、Lg:ゲート長、Lov:ゲートオーバーラップ長、Ld:ドリフト長、Loff:オフセット長

Claims (6)

  1. 複数のパラメータをもつ初期世代の複数の個体を生成し、
    該生成した各個体について、前記パラメータに基づく複数の特性値を取得し、
    該取得した複数の特性値の個別適合度をそれぞれ算出するとともに該算出した複数の個別適合度に基づき総合適合度を算出し、
    予め設定された終了判定条件を満たすとき、前記総合適合度の高い個体のパラメータを最適パラメータとして出力し、
    前記終了判定条件を満たさないとき、前記総合適合度の高い個体の選択、交叉、突然変異等の遺伝的操作により次世代の複数の個体を生成し、
    該次世代の各個体について、前記特性値の取得、個別適合度の算出、および前記総合適合度の算出を行い、前記処理を繰り返す設計方法であって、
    前記各特性値について目標値をそれぞれ設定し、前記各特性値が該目標値に近づくほど大きくなる評価関数を前記個別適合度の算出に用い、特性値が目標値に達した後は前記個別適合度の値を一定にすることを特徴とする設計方法。
  2. 請求項1に記載の設計方法において、
    前記総合適合度は、各個別適合度を重みをあらわす定数で累乗し、該累乗した各個別適合度の積により算出することを特徴とする設計方法。
  3. 請求項1又は2に記載の設計方法において、
    前記個別適合度は、前記特性値が大きいほど良い場合は前記特性値を前記目標値で除算し、前記特性値が小さいほど良い場合は前記目標値を前記特性値で除算し、該除算した値が1を超えたときは前記個別適合度を1とするよう算出することを特徴とする設計方法。
  4. 複数のパラメータをもつ初期世代の複数の個体を生成する初期化手段と、
    該生成した各個体について、前記パラメータに基づく複数の特性値を取得する特性値取得手段と、
    該取得した複数の特性値の個別適合度をそれぞれ算出するとともに該算出した複数の個別適合度に基づき総合適合度を算出する評価手段と、
    予め設定された終了判定条件を満たすとき、前記総合適合度の高い個体のパラメータを最適パラメータとして出力する終了条件判定手段と、
    前記終了判定条件を満たさないとき、前記総合適合度の高い個体の選択、交叉、突然変異等の遺伝的操作により次世代の複数の個体を生成する遺伝的操作手段と、
    を備えた設計装置であって、
    前記評価手段は、前記各特性値について目標値をそれぞれ設定し、前記各特性値が該目標値に近づくほど大きくなる評価関数を前記個別適合度の算出に用い、特性値が目標値に達した後は前記個別適合度の値を一定にする手段であることを特徴とする設計装置。
  5. 請求項4に記載の設計装置において、
    前記評価手段は、前記各個別適合度を重みをあらわす定数で累乗し、該累乗した各個別適合度の積により総合適合度を算出することを特徴とする設計装置。
  6. 請求項4又は5に記載の設計装置において、
    前記評価手段は、前記特性値が大きいほど良い場合は前記特性値を前記目標値で除算して前記個別適合度を算出し、前記特性値が小さいほど良い場合は前記目標値を前記特性値で除算して前記個別適合度を算出し、該除算した値が1を超えたときは前記個別適合度を1とするよう算出することを特徴とする設計装置。
JP2008205938A 2008-08-08 2008-08-08 設計方法および設計装置 Expired - Fee Related JP5415726B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008205938A JP5415726B2 (ja) 2008-08-08 2008-08-08 設計方法および設計装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008205938A JP5415726B2 (ja) 2008-08-08 2008-08-08 設計方法および設計装置

Publications (2)

Publication Number Publication Date
JP2010045063A true JP2010045063A (ja) 2010-02-25
JP5415726B2 JP5415726B2 (ja) 2014-02-12

Family

ID=42016250

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008205938A Expired - Fee Related JP5415726B2 (ja) 2008-08-08 2008-08-08 設計方法および設計装置

Country Status (1)

Country Link
JP (1) JP5415726B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020095412A1 (ja) * 2018-11-08 2020-05-14 サンケン電気株式会社 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH115148A (ja) * 1997-06-16 1999-01-12 Kawasaki Steel Corp 連続鋳造におけるロット編成方法
JP2004086673A (ja) * 2002-08-28 2004-03-18 Mitsubishi Heavy Ind Ltd 遺伝的アルゴリズムを用いた最適化手法
JP2005035216A (ja) * 2003-07-17 2005-02-10 Toppan Printing Co Ltd 耐油紙
JP2006135281A (ja) * 2004-10-04 2006-05-25 Nikon Corp 推定方法、露光方法及びプログラム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH115148A (ja) * 1997-06-16 1999-01-12 Kawasaki Steel Corp 連続鋳造におけるロット編成方法
JP2004086673A (ja) * 2002-08-28 2004-03-18 Mitsubishi Heavy Ind Ltd 遺伝的アルゴリズムを用いた最適化手法
JP2005035216A (ja) * 2003-07-17 2005-02-10 Toppan Printing Co Ltd 耐油紙
JP2006135281A (ja) * 2004-10-04 2006-05-25 Nikon Corp 推定方法、露光方法及びプログラム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020095412A1 (ja) * 2018-11-08 2020-05-14 サンケン電気株式会社 半導体装置

Also Published As

Publication number Publication date
JP5415726B2 (ja) 2014-02-12

Similar Documents

Publication Publication Date Title
Nair et al. Improving gene regulatory network inference using network topology information
JP3585681B2 (ja) 半導体シミュレーション方法および半導体シミュレーション装置
JPWO2018061693A1 (ja) マルチプレックスpcrに供するプライマーの設計方法
JP5415726B2 (ja) 設計方法および設計装置
Ravipati et al. Fn-cacti: Advanced cacti for finfet and nc-finfet technologies
Agarwal et al. Design and simulation of octal-to-binary encoder using capacitive single-electron transistors (C-SETs)
JP2010062441A (ja) シミュレーション装置、及びシミュレーション方法
Falque et al. Patterns of recombination and MLH1 foci density along mouse chromosomes: modeling effects of interference and obligate chiasma
Manfrini et al. A novel efficient mutation for evolutionary design of combinational logic circuits
US20220180039A1 (en) Design support method, design support system, and non-transitory computer-readable storage medium
JP5560700B2 (ja) 設計支援装置、設計支援方法及び設計支援プログラム
CN113408231B (zh) 退化模拟模型建立方法
JP2013232135A (ja) レイアウト設計装置、レイアウト設計方法およびプログラム
Kaczynski et al. Nonparametric random variate generation using a piecewise-linear cumulative distribution function
Zablocki et al. Semiparametric covariate-modulated local false discovery rate for genome-wide association studies
Xie The site-frequency spectrum of linked sites
Kim et al. A fast computational optimization method: Univariate dynamic encoding algorithm for searches (uDEAS)
Faisal et al. A new approach to choose acceptance cutoff for approximate Bayesian computation
Antoun et al. A hybrid genetic algorithm for MOSFET parameter extraction
US20170193139A1 (en) System and method for layout-related variation analysis
JP2008242927A (ja) 遺伝的アルゴリズム実行装置および遺伝的アルゴリズム実行方法
WO2006107025A1 (ja) パラメータ調整装置
JP2009223710A (ja) パラメータ調整装置
EP1737041A1 (en) Parameter adjuster
Liu et al. A compounded genetic and simulated annealing algorithm for the closest string problem

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110602

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130725

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130910

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131114

R150 Certificate of patent or registration of utility model

Ref document number: 5415726

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees