JP2009223710A - パラメータ調整装置 - Google Patents
パラメータ調整装置 Download PDFInfo
- Publication number
- JP2009223710A JP2009223710A JP2008068678A JP2008068678A JP2009223710A JP 2009223710 A JP2009223710 A JP 2009223710A JP 2008068678 A JP2008068678 A JP 2008068678A JP 2008068678 A JP2008068678 A JP 2008068678A JP 2009223710 A JP2009223710 A JP 2009223710A
- Authority
- JP
- Japan
- Prior art keywords
- fet
- value
- parameters
- evaluation
- parameter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【課題】トランジスタなどの半導体素子の物理モデルの多数のパラメータを短時間で調整可能なパラメータ調整装置を提供すること。
【解決手段】パラメータ調整装置は、BSIM等の半導体素子の物理モデルの複数のパラメータの少なくとも一部を遺伝子とする個体を定義し、FETのゲート幅W、ゲート長Lの複数の組み合わせについてそれぞれ設定されたセンターFET、BEST-FET、WORST-FETのしきい値電圧値Vthおよびオン電流値Ionの設定値に合致し、かつ物理モデルの計算値が設定値の一方の側に来るように遺伝的アルゴリズムを使用して物理モデルのパラメータを最適化するパラメータ調整手段を備える。BEST-FET、WORST-FETのモデルについてはモデルの計算値が設定値より外側になるようにBSIMパラメータを調整することが可能である。
【選択図】図1
【解決手段】パラメータ調整装置は、BSIM等の半導体素子の物理モデルの複数のパラメータの少なくとも一部を遺伝子とする個体を定義し、FETのゲート幅W、ゲート長Lの複数の組み合わせについてそれぞれ設定されたセンターFET、BEST-FET、WORST-FETのしきい値電圧値Vthおよびオン電流値Ionの設定値に合致し、かつ物理モデルの計算値が設定値の一方の側に来るように遺伝的アルゴリズムを使用して物理モデルのパラメータを最適化するパラメータ調整手段を備える。BEST-FET、WORST-FETのモデルについてはモデルの計算値が設定値より外側になるようにBSIMパラメータを調整することが可能である。
【選択図】図1
Description
本発明は、パラメータ調整装置に関するものであり、特に、遺伝的アルゴリズムを用いてトランジスタなどの半導体素子の物理モデルの多数のパラメータを短時間で調整可能なパラメータ調整装置に関するものである。
LSIの製造を行う場合、まず試作を行い、当該製造ラインでFET(MOSFET、電界効果トランジスタ)のゲートのチャネル長Lおよびチャネル幅W等の形状の異なる幾つかのFETのサンプルを試作する。次に、この試作品の電気的特性の測定結果から、当該製造ラインにおいて製造されるFETの電気的特性を高精度で表現できるように(具体的には電気的特性とシミュレーションでのグラフができる限り合致するように)、FETの物理モデルの複数のパラメータを調整する。そして、このFETの物理モデルを使用して、SPICEなどの周知の回路シミュレータによって当該製造ラインにおいて製造する各種LSI(FET)の動作のシミュレーションが行われていた。
FETの物理モデルは、Vg(ゲート電圧)、Vd(ドレイン電圧)、Id(ドレイン電流)の関係等をゲートのチャネル長L、チャネル幅W等の変数および複数のパラメータを含む数式によって表現したものであり、多数のモデルが提案されている。そして、上記シミュレーションには例えば代表的な周知のBSIM(Berkeley Short Channel IGFET Model)が使用されていた。BSIMは多数の数式からなり、調整すべきパラメータの数は50個以上ある。なお、FETの物理モデルの詳細および従来のパラメータ調整方法については例えば下記文献に記載されているので、詳細な説明は省略する。
鳥谷部達監修「MOSFETのモデリングとBSIM3ユーザーズガイド」平成14年2月28日丸善発行。
鳥谷部達監修「MOSFETのモデリングとBSIM3ユーザーズガイド」平成14年2月28日丸善発行。
上記した従来のパラメータ調整方法においては、多数のパラメータを同時に最適化することは出来ないので、一部のパラメータのみをまず最適化し、このパラメータを固定して他の一部のパラメータを最適化するという作業を繰り返すことによってパラメータ全体の調整を行っていた。ところが、この方法では最適化するパラメータの処理順序によっては最適なパラメータに収束しない、あるいは収束させるために多大の時間と労力を要するという問題点があった。
そこで、本出願人が先に出願した下記の特許文献1には、遺伝的アルゴリズムを用いてFETの物理モデルの多数のパラメータを同時に調整するパラメータ調整装置が開示されている。このパラメータ調整装置は特殊な交叉処理によって新たなパラメータ遺伝子を生成する手段を備えたことを主要な特徴とする。また、実数であるパラメータに適用するために正規化手段を備えた点にも特徴がある。更に、FET特有の特性に高精度で合致するようにパラメータの評価を行う評価手段にも特徴がある。
特開2005−38216号公報
上記した従来のパラメータ調整装置においては、試作したFETの中から平均的な特性を持つ代表FETを1つ選択し(TYPICALと通常呼ばれる。以下代表FETをTYPICALFETと記す。)、このTYPICALFETの特性に合致するようにBSIMのパラメータを調整していた。しかし、LSI設計を行う場合、過去の製造実績のデータなどから、Vth,Ionの中心値やBEST,WORSTの値が決められていて、設計時においてはTYPICALのデータが即採用されるとは限らない。
また、LSIを製造した場合に、FETの特性を示す指標であるVth(しきい値電圧)およびIon(オン電流)のばらつきは、センター値を中心とする正規分布を示し、BESTFET(=高速のFET:例えば中心からBEST(高速)側に標準偏差の数倍だけ離れたFET、消費電力が大きいので一般的に消費電力に見積のために使われる)においてはVthは低、Ionは大となり、WORSTFET(=低速のFET:例えば中心からWORST(低速)側に標準偏差の数倍だけ離れたFET、動作が遅くなる。設計時に回路の検証に使われる)においてはVthは高、Ionは小となる。
そこで、TYPICALFETを参照してBSIMパラメータを調整した後に、ゲートのチャネル長Lおよびチャネル幅Wの任意の組み合わせのそれぞれについて、FETの特性を示す指標であるVthおよびIonのセンター値およびfast値、slow値を各種の方法(統計的手法や、経験的な実績に基づくものなど)推定して設定し、センター値、fast値、slow値のそれぞれについて別個に、BSIMの一部のパラメータを任意の組み合わせのVthおよびIonの設定値に合うように調整し、この3組のBSIMパラメータを用いて回路のシミュレーションが行なわれていた。
上記した従来のパラメータ調整作業においては、ゲートのチャネル長Lおよびチャネル幅Wの任意の組み合わせの数は数十組以上となり、これらの全ての組み合わせについてVthおよびIonが設定値に合うように、多数のBSIMパラメータを調整することは非常に困難な作業であった。
従って、BSET−FET、WORST−FETのシミュレーションのためのパラメータがうまく抽出することができず、結果として回路設計時におけるシミュレーションに悪影響を及ぼすことが問題となっていた。
従って、BSET−FET、WORST−FETのシミュレーションのためのパラメータがうまく抽出することができず、結果として回路設計時におけるシミュレーションに悪影響を及ぼすことが問題となっていた。
本発明の目的は、上記した課題を解決する点にあり、トランジスタなどの半導体素子の物理モデルの多数のパラメータを短時間で調整可能なパラメータ調整装置を提供することにある。
本発明のパラメータ調整装置は、半導体素子の物理モデルの複数のパラメータの少なくとも一部を遺伝子とする個体を定義し、半導体素子の複数の形状に関連した複数の設定値に合致し、かつ前記物理モデルの計算値が前記複数の設定値の一方の側に来るように遺伝的アルゴリズムを使用して物理モデルのパラメータを最適化するパラメータ調整手段を備えたことを主要な特徴とする。
また、前記したパラメータ調整装置において、前記物理モデルはMOSFETモデルであり、前記パラメータ調整手段は、前記半導体素子であるFETのゲート幅W、ゲート長Lの複数の組み合わせについてそれぞれ設定されたセンター、BEST、WORSTのしきい値電圧値Vthおよびオン電流値Ionに合致するように、センターFET、BEST−FET、WORST−FETそれぞれについて別に前記MOSFETモデルの一部のパラメータを調整する点にも特徴がある。
また、前記したパラメータ調整装置において、前記パラメータ調整手段は、前記個体の遺伝子を評価する評価手段を備え、前記BESTFETおよびWORSTFETに関する評価については、前記BEST-FETおよびWORST-FETに関する設定値を含み、かつ設定値のセンターFETの設定値とは反対側である外側に設定された所定の長さの許容範囲の内部においては、前記MOSFETモデルの計算値が前記設定値に近いほど前記評価手段の出力が良く、かつ許容範囲の両側においては、前記評価手段の出力が所定の値よりも悪くなっている点にも特徴がある。
また、前記したパラメータ調整装置において、誤差EをE=(((MOSFETモデルの計算値)−設定値)/設定値)とし、前記設定値から前記許容範囲の前記設定値とは反対側の境界までの距離をrとすると、設定値の近傍における評価関数は、rが正の場合には、誤差Eが0および正の範囲では評価関数=Eの2乗、負の範囲では評価関数=(E−r)の2乗であり、rが負の場合は設定値の近傍における評価関数は、誤差Eが0および負の範囲では評価関数=Eの2乗、正の範囲では評価関数=(E−r)の2乗である点にも特徴がある。
本発明のパラメータ調整装置は上記のような特徴によって、従来は非常に困難な作業であった、例えば多数の設定値それぞれとの誤差の二乗平均値を小さくするように、多数のパラメータを同時に調整することが可能となる。
また、BEST−FET、WORST−FETのモデルについてはモデルの計算値が設定値より外側になるようにBSIMパラメータを調整することが可能である。従って、量産するLSIについて、より正確なシミュレーションが可能となり、設計時の想定がしやすくなり、製品の要求仕様を満たすかどうかのチェックがより容易になると共に製品歩留まりが向上が期待できる。
以下、図面を参照して実施例について説明する。
図2は本発明を実施するための周知のパソコンのハードウェア構成例を示すブロック図である。周知のパソコン(プログラム)10には、ディスプレイ装置13、プリンタ14、キーボード11、マウス12、LAN15が接続されている。
本発明のパラメータ調整装置は、後述するフローチャートによって示された処理を実行するプログラムを作成し、このプログラムを実行可能な、例えば図2に示すような周知のパソコンを始めとする周知の任意のコンピュータシステムにインストールすることによって実現される。なお、コンピュータシステムのハードウェアの詳細については周知であるので説明は省略する。
図1は、本発明のパラメータ調整装置を使用してシミュレーションを行う場合の全体の手順を示すフローチャートである。LSIの製造を行う場合、S10においては、LSI製造プラントにおいて、ゲートのチャネル幅W(例えば4種類)、チャネル長L(例えば5種類)の任意の組み合わせのそれぞれについてFETを百個程度づつ試作する。
S11においては、試作したFETの電気的特性を測定する。具体的にはId−Vd特性(Vb固定)、Id−Vd特性(Vg固定)、Id−Vg特性(Vd固定)についてそれぞれ複数個のサンプル値(離散データ)を得る測定を固定値を変えて複数回行う。S12においては、試作FETの測定結果を統計処理し、W、Lの任意の組み合わせのそれぞれについて例えばVth、Ionの平均値、中央値、標準偏差等を算出する。
S13においては、S12において算出されたW、Lの任意の組み合わせのそれぞれについてのVth、Ionの平均値、中央値、標準偏差等の統計処理値や過去の試作経験等を参照して、線幅W、線長Lの任意の組み合わせのそれぞれについて、Vth、Ionのセンター値(C点の値)、fast値(F点の値)、slow値(S点の値)を推定して設定値を決定する。
図8は、本発明における設定値および許容範囲を示す説明図である。特定のW、Lの組み合わせでLSIを製造した場合、FETの動作速度と関連するVthおよびIonはそれぞれセンター値を中心とする正規分布を示し、BESTのFET(=fast:F点)においてはVthは低、Ionは大となり、WORSTのFET(=slow:S点)においてはVthは高、Ionは小となる。
LSIの製造時にはFETの動作速度と関連するVthおよびIonについて、図8のF点からS点までの所定の範囲を決定し、その範囲内では正常に動作することをシミュレーションによって確認している。この範囲を広げ過ぎるとFETの速度のばらつきが大きくなってLSIの設計が困難になる一方、狭くすると、動作確認範囲外のFETの割合が増加し、歩留まりが低下してしまう恐れがある。
F点の値は、例えばVthおよびIonがそれぞれセンター値からBEST側に標準偏差の3倍だけ離れた値となるように決定される。また、S点の値は、例えばVthおよびIonがそれぞれセンター値からWORST側に標準偏差の3倍だけ離れた値となるように決定される。このように決定すると、製造したFETの約95%はF点とS点の間に含まれる。
このように決定されたF点、S点にBSIMパラメータをフィッティングできれば、このF点、S点のFETを表すBSIMを使用して回路のシミュレーションを行い、動作を確認した上でLSIの量産を行うことにより、歩留まりをより正確に予測可能となる。
ところが、例えばS点にフィッティングしたパラメータのBSIMの特性がS点よりも内側(センターC側)になってしまった場合には、このパラメータを使用したBSIMでシミュレーションを行い、動作を確認できても、S点よりも外側になるFETの割合が目標よりも多くなり、これらのFETについては動作が確認できていないため、歩留まりが目標値より悪化する恐れがある。
従って、F点およびS点に関するBSIMのパラメータフィッティング(S17、S18)においては、BSIMのパラメータを、F点およびS点の外側に設けた許容範囲内にあり、かつなるべくF点S点に近いものに調整する必要がある。
図1のS14においては、統計処理値を参照して、線幅W、線長Lの任意の組み合わせのそれぞれについて代表FETを1個づつ選定する。S15においては、例えば前記した特許文献1に開示されている方法によって、選択された代表FETの測定値となるべく一致するように、遺伝的アルゴリズムを使用してBSIMのパラメータをフィッティング処理する。
S16においては、Vth、Ionのセンター値に一致するように、Vth、Ionと関連する一部のBSIMパラメータをフィッティング処理する。S17においては、Vth、Ionのfast値に一致するように、Vth、Ionと関連する一部のBSIMパラメータをフィッティング処理する。S18においては、Vth、Ionのslow値に一致するように、Vth、Ionと関連する一部のBSIMパラメータをフィッティング処理する。フィッティング処理の詳細は後述する。
S19においては、任意の形状のFETを使用してLSIを設計し、S16〜S18において調整された3組のパラメータのBSIMを用い、SPICEなどの周知の回路シミュレーションプログラムを使用して回路動作のシミュレーションを行って、動作を確認する。S20においては、LSIを量産する。
本発明のパラメータ調整装置を使用することにより、物理モデルの精度の高いパラメータが短時間で得られ、より精度の高いシミュレーションを行うことができる。
図3は、S16(S17、S18)におけるフィッティング処理の内容を示すフローチャートである。S30においては、線幅W、線長Lの任意の組み合わせのそれぞれについて、Vth、Ionの設定値のセンター値(fast値、slow値および許容範囲)を読み込む。S31においては、S15において調整されたBSIMパラメータを読み込む。
S32においては、一部のパラメータ群を遺伝子とする個体を生成する。調整すべきパラメータの数nはシミュレーションする目的によって異なるので、調整すべきパラメータの数nに依存して遺伝的アルゴリズムにおける個体数Nや子個体の生成数(max)などのパラメータを変化させる。実施例においては、例えば個体数N=n×15とする。
図10は、S32において調整するパラメータのリストである。図10(a)はセンター値について調整するセンターモデルの場合(S16)のパラメータ群のリストであり、図10(b)はfast値、slow値について調整するコーナーモデルの場合(S17、S18)のパラメータ群のリストである。なお、ビニングパラメータとは実効チャネル長、実効チャネル幅、実効面積に基づいて補正するためのパラメータのことである。デバイスが小さいほど効くことから、小デバイスの補正に使われるパラメータである。
S32においては、これらのパラメータについて初期値を発生させて各個体の遺伝子とする。各パラメータはS15において概ね調整されているので、初期値は、例えばS15における調整値を中心とする所定の範囲内に限定して一様分布させるか、あるいはラテン・ハイパーキューブ・サンプリング(LHS)、ラテン・スーパーキューブ・サンプリング(LSS)で発生させる。
S33においては、母集団となる初期個体のそれぞれについて評価値を計算する。詳細については後述するが、評価値としては評価が良いものほど値が小さく、評価が悪いものほど値が大きくなっている。S34においては、後述する選択、交叉処理を行う。S33で生成された母集団から所定個の親個体を選び、親個体とは異なる遺伝子を持つ所定個数(max個)の子個体を生成する。S35においては、新規個体(子個体)についてS33と同様に評価値を計算する。
S36においては、淘汰処理を行う。具体的には例えば、S34において選択された親個体と子個体を混ぜて、評価値の悪い(値が大きい)順に並べ替えて、上位のmax個(生成した子個体数)を淘汰(削除)し、残りの評価値の良い個体を母集団に戻す。なお、この他に親個体の一部を淘汰の対象にせずにそのまま母集団に戻し、残りの親個体と子個体から評価の良い順に「残りの親個体」数分戻す方法を用いてもよい。
S37においては、終了条件を満足するか否かが判定され、判定結果が否定の場合にはS34に移行するが、肯定の場合にはフィッティング処理を終了する。終了条件としては例えば、「世代数(S34の選択、交叉処理の処理回数)が所定値に達したか、あるいは最も評価の良い固体の評価値が予め定められた値以下に達したか」としてもよい。
図4は、S34の選択、交叉処理の内容を示すフローチャートである。この交叉法は複数の親個体の遺伝子から計算された多面体の中から子個体の遺伝子を生成する実数値向け交叉法である。
S40においては、集団中から親個体p個をランダムに選択する。pの値は調整するパラメータがn個の場合、p=n+1とするのが望ましい。S41においては、p個の親個体の重心Gを計算する。即ち、各パラメータ毎に平均値を求める。S42においては、生成した子個体数を示す変数cを1にセットする。S43においては、重心G及び一様分布乱数を用いた下記の式1より子個体を一つ生成する。
ここで、pは選択された親個体の数、Cは生成される子個体の遺伝子(パラメータ群)を示すベクトル、Pkは選択された親個体の遺伝子を示すベクトルである。なお、本実施例では選択された親個体の数はn+1個であるとする。また、u(0,1)は区間[0,1]の一様分布乱数である。
S44においては、変数cに1を加算する。S45 においては、変数cがmax(生成する子個体数)を超えたか否かが判定され、判定結果が否定の場合にはS43に移行するが、肯定の場合には処理を終了する。なお、生成する子個体数maxは10×n程度が望ましい。
図5は、調整するパラメータをα、βの2個、個体集団よりランダムに選ばれた親個体の数を3個とした時の本発明におけるシンプレックス交叉の探索範囲(子固体の生成範囲)を示す説明図である。重心Gから各親個体P1〜P3までのベクトルをε倍して子個体の生成範囲(図4の外側の三角形の内部)を決定し、その範囲から一様乱数を用いて子個体を生成する。εの推奨値は親個体の数がp個の時、√(p+1)である。なお、パラメータ数が3以上の場合には子個体の生成範囲は複数の超平面によって囲まれた超多面体の内部空間となる。
上記の様な交叉方法を用いることで、調整対象となるパラメータが実数値である問題に対してパラメータを陽に扱うことができ、有効な調整を行う事ができる。陽に扱うことができるとは、パラメータ空間近傍にある個体が遺伝子空間でも近傍にあることを意味する。また、このような交叉手法は変数間の依存性に頑健で、スケールのとり方に依存しないという特徴があり、パラメータ間に依存性が強く、スケーリングが異なるパラメータが多数存在するトランジスタの電気特性モデル関数のパラメータ調整に適している。
通常、遺伝的アルゴリズムにおいては交叉の他に突然変異という処理を行う。実数値を扱う遺伝的アルゴリズムの場合でも、染色体の各遺伝子に正規分布N(0,σ2)に従って発生させた正規乱数を加算する操作が提案されている。しかし、上記したような本発明の交叉方法は交叉過程において乱数を用いているため、突然変異の性質も兼ね備えている。そのため、上記のような交叉手法を用いる場合は突然変異を行わない。
図6は、S16内におけるS33、S35の評価処理(センター)の内容を示すフローチャートである。S50においては、未評価の個体を1個選択する。S51においては、未処理の幅W、長さLの組み合わせを1組選択する。S52においては、選択した個体の遺伝子であるパラメータおよび幅W、長さLを使用し、BSIMでVg-Id特性、Vd-Id特性を算出する。即ち、VgあるいはVdを少しずつ変化させてIdを求める。
S53においては、Vg-Id特性の差分値(gm)が最大値となるVgを求める。S54においては、S31で求めたVgにおけるVg-Id特性曲線の接線がX(Vg)軸と交わる点の電圧をVthとする。S55においては、Vd-Id特性曲線において、Vd=Vg=Vdd(LSIの電源電圧)の時のIdをIonとする。
S56においては、Ion、Vthについて設定値との誤差Eを計算する。誤差E=(BSIM計算値−設定値)/設定値である。S57においては、全ての幅W,長さLの組み合わせについて処理が終了したか否かが判定され、判定結果が否定の場合にはS51に移行するが、肯定の場合にはS58に移行する。
S58においては、全ての幅W,長さLの組み合わせと対応する誤差Eの二乗平均値を算出し、これを評価値とする。S59においては、全ての個体について評価処理が完了したか否かが判定され、判定結果が否定の場合にはS50に移行するが、肯定の場合には評価処理を終了する。
図7は、S17あるいはS18内におけるS33、S35の評価処理(コーナー)の内容を示すフローチャートである。S60〜S66までは前記した図6のセンターモデルの評価処理のS50〜S56までと同一である。従って、処理の異なるS67以降について説明する。S67においては、当サイズ(幅W,長さL)の許容範囲値およびfast、slowの別を考慮して誤差Eから個別評価値Hを算出する。
図9は、本発明において使用する評価関数を示す説明図である。本発明においては、個別評価関数H(E)として2つの関数f(E)とg(E)を加算したものを用いる。図9(a)に示す関数f(E)は、数式2に示すように誤差Eが0以上の場合にはEの2乗、誤差Eが負の場合には(E−r)の2乗である関数である。
なおrは設定値から許容範囲の設定値とは反対側の境界までの距離であり、負の場合もある。許容範囲は例えば設定値の4%〜12%程度であってもよい。なお、この関数f(E)は例えば設定値がセンター値よりも大きく、rが正の場合、例えば図8のS点のVthやF点のIonの場合の図である。設定値がセンター値よりも小さく、rが負の場合、例えば図8のS点のIonやF点のVthの場合には誤差Eの極性が逆となり、設定値の近傍における評価関数は、誤差Eが0および負の範囲では評価関数=Eの2乗、正の範囲では評価関数=(E−r)の2乗となる。
この関数f(E)は、誤差が負(BSIMの計算値が設定値の内側になった)の場合には設定値の外側の許容範囲の更に外側の悪い評価値と同じ値となり、許容範囲内の個体より淘汰される確率が高くなる。また、許容範囲の内側においては、誤差Eが小さい、即ちBSIMの計算値が設定値に近いほど評価が良く(値が小さく)なっている。
図9(b)に示す関数g(E)は、数式3に示すような関数であり、誤差0から許容範囲の中間点までは0であるが、それ以上はEが大きいほど評価が悪くなる。
図9(c)に示す個別評価関数H(E)は数式4に示すように2つの関数f(E)とg(E)を加算したものである。なお、kは定数である。
図7のS68においては、全ての幅W,長さLの組み合わせについて処理が終了したか否かが判定され、判定結果が否定の場合にはS61に移行するが、肯定の場合にはS69に移行する。
S69においては、全ての幅W,長さLの組み合わせと対応する誤差Eの平均値を算出し、これを評価値とする。S70においては、全ての個体について評価処理が完了したか否かが判定され、判定結果が否定の場合にはS60に移行するが、肯定の場合には評価処理を終了する。
以上実施例1を説明したが、本発明のパラメータ調整装置には以下のような変形例も考えられる。トランジスタの物理モデル例としてはBSIMを挙げたが、本発明はBSIMの他、公知の任意のトランジスタ物理モデル(HiSIM,PSPなど表面ポテンシャルモデルをはじめとして、バイポーラモデルなどの各種モデル)を使用可能である。更に、本発明はトランジスタ以外の公知の任意の半導体素子にも適用可能である。
10…パソコン(プログラム)
11…キーボード
12…マウス
13…ディスプレイ装置
14…プリンタ
15…LAN
G 重心
P1〜P3 親個体
α、β パラメータ
11…キーボード
12…マウス
13…ディスプレイ装置
14…プリンタ
15…LAN
G 重心
P1〜P3 親個体
α、β パラメータ
Claims (4)
- 半導体素子の物理モデルの複数のパラメータの少なくとも一部を遺伝子とする個体を定義し、半導体素子の複数の形状に関連した複数の設定値に合致し、かつ前記物理モデルの計算値が前記複数の設定値の一方の側に来るように遺伝的アルゴリズムを使用して物理モデルのパラメータを最適化するパラメータ調整手段を備えたことを特徴とするパラメータ調整装置。
- 前記物理モデルはMOSFETモデルであり、
前記パラメータ調整手段は、前記半導体素子であるFETのゲート幅W、ゲート長Lの複数の組み合わせについてそれぞれ設定されたセンター、BEST、WORSTのしきい値電圧値Vthおよびオン電流値Ionに合致するように、センターFET、BEST−FET、WORST−FETそれぞれについて別に前記MOSFETモデルの一部のパラメータを調整することを特徴とする請求項1に記載のパラメータ調整装置。 - 前記パラメータ調整手段は、前記個体の遺伝子を評価する評価手段を備え、
前記BEST−FETおよびWORST−FETに関する評価については、前記BEST−FETおよびWORST−FETに関する設定値を含み、かつ設定値のセンターFETの設定値とは反対側である外側に設定された所定の長さの許容範囲の内部においては、前記MOSFETモデルの計算値が前記設定値に近いほど前記評価手段の出力が良く、かつ許容範囲の両側においては、前記評価手段の出力が所定の値よりも悪くなっていることを特徴とする請求項2に記載のパラメータ調整装置。 - 誤差EをE=(((MOSFETモデルの計算値)−設定値)/設定値)とし、前記設定値から前記許容範囲の前記設定値とは反対側の境界までの距離をrとすると、設定値の近傍における評価関数は、rが正の場合には、誤差Eが0および正の範囲では評価関数=Eの2乗、負の範囲では評価関数=(E−r)の2乗であり、rが負の場合は設定値の近傍における評価関数は、誤差Eが0および負の範囲では評価関数=Eの2乗、正の範囲では評価関数=(E−r)の2乗であることを特徴とする請求項3に記載のパラメータ調整装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008068678A JP2009223710A (ja) | 2008-03-18 | 2008-03-18 | パラメータ調整装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008068678A JP2009223710A (ja) | 2008-03-18 | 2008-03-18 | パラメータ調整装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009223710A true JP2009223710A (ja) | 2009-10-01 |
Family
ID=41240398
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008068678A Withdrawn JP2009223710A (ja) | 2008-03-18 | 2008-03-18 | パラメータ調整装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009223710A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017182624A (ja) * | 2016-03-31 | 2017-10-05 | ブラザー工業株式会社 | パラメータ更新方法、パラメータ更新装置、及びプログラム |
CN114113099A (zh) * | 2020-08-28 | 2022-03-01 | 致茂电子(苏州)有限公司 | 自动化调整电子设备的方法 |
-
2008
- 2008-03-18 JP JP2008068678A patent/JP2009223710A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017182624A (ja) * | 2016-03-31 | 2017-10-05 | ブラザー工業株式会社 | パラメータ更新方法、パラメータ更新装置、及びプログラム |
CN114113099A (zh) * | 2020-08-28 | 2022-03-01 | 致茂电子(苏州)有限公司 | 自动化调整电子设备的方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI559156B (zh) | 識別稀有事件故障率的方法與系統 | |
US7669150B2 (en) | Statistical optimization and design method for analog and digital circuits | |
US8954908B1 (en) | Fast monte carlo statistical analysis using threshold voltage modeling | |
Maricau et al. | Efficient variability-aware NBTI and hot carrier circuit reliability analysis | |
US9836564B1 (en) | Efficient extraction of the worst sample in Monte Carlo simulation | |
JP6404909B2 (ja) | 技術的な系の出力量のモデルを算出する方法 | |
Castejón et al. | Automatic design of analog electronic circuits using grammatical evolution | |
CN114492279A (zh) | 一种模拟集成电路的参数优化方法及系统 | |
US9519735B2 (en) | Method of failure analysis | |
Karagiannis et al. | Selection of polynomial chaos bases via Bayesian model uncertainty methods with applications to sparse approximation of PDEs with stochastic inputs | |
JPH09171521A (ja) | 半導体のシミュレーション方法及び装置 | |
US8813009B1 (en) | Computing device mismatch variation contributions | |
US20220121800A1 (en) | Methods of generating circuit models and manufacturing integrated circuits using the same | |
JP2009223710A (ja) | パラメータ調整装置 | |
Decock et al. | Noisy optimization complexity under locality assumption | |
Deyati et al. | An automated design methodology for yield aware analog circuit synthesis in submicron technology | |
KR20210023641A (ko) | 기계 학습 모델 및 규칙 기반 모델을 포함하는 혼성 모델을 위한 방법 및 시스템 | |
JP2005038216A (ja) | パラメータ調整装置 | |
Iacobucci et al. | On variance stabilisation in population Monte Carlo by double Rao-Blackwellisation | |
JPWO2006107025A1 (ja) | パラメータ調整装置 | |
Kong et al. | New machine learning techniques for simulation-based inference: InferoStatic nets, kernel score estimation, and kernel likelihood ratio estimation | |
Gil et al. | Solution for model parameter optimization and prediction of next-generation device DC characteristics | |
Lin et al. | Smart building uncertainty analysis via adaptive Lasso | |
JP2007310873A (ja) | パラメータ抽出方法及び当該パラメータ抽出方法を実行させるプログラムを具備するコンピュータ読み取り可能な記憶媒体 | |
JP2008242927A (ja) | 遺伝的アルゴリズム実行装置および遺伝的アルゴリズム実行方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20110607 |