JP2010034393A - Method of controlling substrate treatment and storage medium - Google Patents

Method of controlling substrate treatment and storage medium Download PDF

Info

Publication number
JP2010034393A
JP2010034393A JP2008196271A JP2008196271A JP2010034393A JP 2010034393 A JP2010034393 A JP 2010034393A JP 2008196271 A JP2008196271 A JP 2008196271A JP 2008196271 A JP2008196271 A JP 2008196271A JP 2010034393 A JP2010034393 A JP 2010034393A
Authority
JP
Japan
Prior art keywords
spectrum
reflectance
microstructure
substrate processing
reflected light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008196271A
Other languages
Japanese (ja)
Other versions
JP5027753B2 (en
Inventor
Susumu Saito
進 斉藤
Akitaka Shimizu
昭貴 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2008196271A priority Critical patent/JP5027753B2/en
Priority to TW98125526A priority patent/TWI470689B/en
Priority to US12/511,749 priority patent/US7824931B2/en
Priority to KR1020090069933A priority patent/KR101460375B1/en
Priority to CN2009101655692A priority patent/CN101640168B/en
Publication of JP2010034393A publication Critical patent/JP2010034393A/en
Priority to US13/278,227 priority patent/USRE43652E1/en
Application granted granted Critical
Publication of JP5027753B2 publication Critical patent/JP5027753B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67063Apparatus for fluid treatment for etching
    • H01L21/67069Apparatus for fluid treatment for etching for drying etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Length Measuring Devices By Optical Means (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of controlling substrate treatment, which can strictly control the dimensions of shapes of minute structures even when a substrate has two types of minute structures. <P>SOLUTION: A spectrum of reflectivity from a memory cell 83 is calculated and acquired by using RCWA for every CD value of the memory cell 83; a spectrum of reflectivity from a logic part 82 is calculated and acquired by using a scalar analysis; reference spectrum data are acquired for every CD value of the memory cell 83 by superposing the two spectra of reflectivity; measured spectrum data are calculated based on reflected light from the memory cell 83 and the logic part 82 during etching; a CD value of the reference spectrum data nearly coincident with the measured spectrum data is acquired as a measured CD value of the memory cell 83; and etching is ended when the measured CD value reaches a desired value. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、基板処理制御方法及び記憶媒体に関し、特に、微小なラインアンドスペース構造が形成された基板に所定の処理を施す際の基板処理制御方法に関する。   The present invention relates to a substrate processing control method and a storage medium, and more particularly to a substrate processing control method when a predetermined processing is performed on a substrate on which a minute line and space structure is formed.

通常、基板としてのウエハから半導体デバイスを製造する際、エッチングによってラインアンドスペース構造が形成される。   Usually, when manufacturing a semiconductor device from a wafer as a substrate, a line and space structure is formed by etching.

図7は、エッチングによるラインアンドスペース構造の形成工程の代表的な例を示す図であり、図7(A)及び7(B)は反射防止膜におけるラインアンドスペース構造の形成工程であり、図7(C)及び7(D)はフォトレジスト膜におけるラインアンドスペース構造の形成工程である。   FIG. 7 is a diagram showing a typical example of a process for forming a line and space structure by etching, and FIGS. 7A and 7B are processes for forming a line and space structure in an antireflection film. 7 (C) and 7 (D) are line and space structure forming steps in the photoresist film.

図7(A)及び7(B)では、シリコン基部71上に順に積層された下地膜72、反射防止膜(BARC膜)73、及び該反射防止膜73を部分的に露出させるパターン構造を有するフォトレジスト膜74を有するウエハにおいて、露出されるBARC膜73がフォトレジスト膜74をマスクとしてエッチングされる。このとき、BARC膜73は厚み方向(図中上下方向)だけでなく幅方向(図中左右方向)にもエッチングされ、結果として下地膜72上にBARC膜73の残部からなる狭小な複数のライン75が形成される。   7A and 7B, a base film 72, an antireflection film (BARC film) 73, and a pattern structure that partially exposes the antireflection film 73 are sequentially stacked on the silicon base 71. In the wafer having the photoresist film 74, the exposed BARC film 73 is etched using the photoresist film 74 as a mask. At this time, the BARC film 73 is etched not only in the thickness direction (vertical direction in the figure) but also in the width direction (horizontal direction in the figure), and as a result, a plurality of narrow lines composed of the remainder of the BARC film 73 on the base film 72. 75 is formed.

また、図7(C)及び7(D)では、シリコン基部76上に順に積層された下地膜77、有機膜78、SiARC膜79、及び所定のパターン構造を有するフォトレジスト膜80を有するウエハにおいて、フォトレジスト膜80のみがエッチングされる。このとき、フォトレジスト膜80は厚み方向だけでなく幅方向にもエッチングされ、結果としてSiARC膜79上にフォトレジスト膜80の残部からなる狭小な複数のライン81が形成される。   7C and 7D, in a wafer having a base film 77, an organic film 78, a SiARC film 79, and a photoresist film 80 having a predetermined pattern structure, which are sequentially stacked on the silicon base 76. Only the photoresist film 80 is etched. At this time, the photoresist film 80 is etched not only in the thickness direction but also in the width direction. As a result, a plurality of narrow lines 81 made of the remaining portion of the photoresist film 80 are formed on the SiARC film 79.

近年、半導体デバイスの小型化が進む中、要求加工寸法の微細化が進み、さらに、より一層の高い加工精度が求められている。例えば、エッチングによって形成されるラインアンドスペース構造においてラインの幅(Critical Dimension値、以下「CD値」という。)が所望値よりも数nm異なるだけで半導体デバイスにおいて所望の性能を発揮することができないため、エッチングにおいてライン75、81のCD値を厳密に制御することが求められている。   In recent years, with the progress of miniaturization of semiconductor devices, the required processing dimensions have been further miniaturized, and further higher processing accuracy has been demanded. For example, in a line-and-space structure formed by etching, the line width (Critical Dimension value, hereinafter referred to as “CD value”) is different from the desired value by several nm, and the desired performance cannot be exhibited in the semiconductor device. Therefore, it is required to strictly control the CD values of the lines 75 and 81 during etching.

ところが、図7(A)及び7(B)におけるエッチングはBARC膜73が部分的にエッチングされて下地膜72が露出したタイミングで終了され、また、図7(C)及び7(D)におけるエッチングは予め設定されたエッチング時間が経過すると終了される。すなわち、ラインに関連する寸法等を測定することなくエッチングが終了される。したがって、ライン75、81のCD値を厳密に制御することができない。   However, the etching in FIGS. 7A and 7B is terminated when the BARC film 73 is partially etched and the base film 72 is exposed, and the etching in FIGS. 7C and 7D is performed. Is terminated when a preset etching time has elapsed. That is, the etching is completed without measuring the dimensions related to the line. Therefore, the CD values of the lines 75 and 81 cannot be strictly controlled.

そこで、ラインに関連する寸法等を白色光の反射光を用いて測定し、測定結果に基づいてエッチングを制御する方法が提案されている。例えば、テスト用のウエハにおいて計測し易い位置に計測用のラインアンドスペース構造を所定の処理条件のエッチングによって形成し、該形成されたラインアンドスペース構造のCD値を測定し、該測定されたCD値に基づいてエッチングの処理条件を変更する方法(フィードバック方法)や、エッチング前のウエハにおいてフォトレジスト膜のパターン構造の形状の寸法等を測定し、該測定された寸法等に基づいてエッチングの処理条件を変更する方法(フィードフォワード方法)が採用されている。   In view of this, a method has been proposed in which a dimension related to a line is measured using reflected white light, and etching is controlled based on the measurement result. For example, a measurement line-and-space structure is formed by etching under predetermined processing conditions at a position where measurement is easy on a test wafer, a CD value of the formed line-and-space structure is measured, and the measured CD The method of changing the etching processing conditions based on the value (feedback method), the dimension of the shape of the pattern structure of the photoresist film on the wafer before etching is measured, and the etching processing is performed based on the measured dimension A method of changing conditions (feed forward method) is adopted.

しかしながら、上述したフィードバック方法及びフィードフォワード方法のいずれにおいても形成されるラインの寸法を直接計測することがないため、品質保証上依然として問題がある。また、いずれの方法も測定専用の装置において測定を行うため、スループットが低下するという問題がある。   However, since the dimensions of the formed line are not directly measured in any of the feedback method and the feedforward method described above, there is still a problem in quality assurance. In addition, each method has a problem that the throughput is lowered because the measurement is performed by an apparatus dedicated to measurement.

一方、被エッチング層のエッチング中にマスク層の膜厚を監視(測定)し、該監視されている膜厚が所定の厚さになった時点でエッチングを終了する方法が知られている(例えば、特許文献1参照。)。この方法ではマスク層の表面からの反射光及び該マスク層とシリコン層からの界面からの反射光の干渉がマスク層の膜厚によって変化することに基づいて、ウエハに光を照射してこれらの反射光を検出し、複数の波長の分光反射率(反射率のスペクトル)を求め、予め作製された検量線(反射率のスペクトル)に基づいてマスク層の膜厚を測定する。   On the other hand, a method is known in which the thickness of the mask layer is monitored (measured) during etching of the layer to be etched, and the etching is terminated when the monitored thickness reaches a predetermined thickness (for example, , See Patent Document 1). In this method, based on the fact that the interference of the reflected light from the surface of the mask layer and the reflected light from the interface between the mask layer and the silicon layer changes depending on the film thickness of the mask layer, these are irradiated with light on the wafer. The reflected light is detected, the spectral reflectance (reflectance spectrum) of a plurality of wavelengths is obtained, and the film thickness of the mask layer is measured based on a calibration curve (reflectance spectrum) prepared in advance.

要求加工寸法の微細化に対応した微小なラインアンドスペース構造では、同じCD値の複数のラインが等間隔で配置されるが、各ラインのCD値やスペースの幅は数10nm程度まで小さくなっているため、この微小なラインアンドスペース構造は回折格子を形成する。回折格子ではラインのCD値に相当する格子幅が変化すると反射光は位相シフトを起こして回折波となるため、微小なラインアンドスペース構造からの反射光もCD値の変化に伴い反射光は位相シフトを起こし、反射率のスペクトルが変化する。したがって、上述した特許文献1の方法を応用すれば、ラインの寸法を直接計測してエッチングを制御する、すなわち、エッチングにおいてラインのCD値の厳密な制御を行うことは容易であると考えられる。
特開2006−86168号公報
In a fine line-and-space structure corresponding to miniaturization of required processing dimensions, a plurality of lines having the same CD value are arranged at equal intervals, but the CD value and space width of each line are reduced to about several tens of nm. Therefore, this minute line and space structure forms a diffraction grating. In the diffraction grating, when the grating width corresponding to the CD value of the line changes, the reflected light causes a phase shift and becomes a diffracted wave. A shift occurs and the reflectance spectrum changes. Therefore, if the method of Patent Document 1 described above is applied, it is considered that it is easy to directly control the etching by directly measuring the line dimension, that is, to strictly control the CD value of the line in the etching.
JP 2006-86168 A

しかしながら、スループットの低下を防止するためには、反射光の測定をエッチング装置にて行うために反射光のモニタ装置をエッチング装置に設ける必要がある。エッチング装置は複雑な構成を有するため、モニタ装置の設置場所は限られる。したがって、ウエハ上の微小なラインアンドスペース構造からの反射光の測定に好適な箇所にモニタ装置を移動することができない。   However, in order to prevent a decrease in throughput, it is necessary to provide a monitoring device for reflected light in the etching apparatus in order to measure the reflected light with the etching apparatus. Since the etching apparatus has a complicated configuration, the installation place of the monitor apparatus is limited. Therefore, the monitor device cannot be moved to a position suitable for measuring reflected light from a minute line and space structure on the wafer.

また、半導体デバイスとしてのチップでは、通常、図8に示すように、2種類の微小なラインアンドスペース構造を有する。比較的各ラインのピッチが大きい(疎な)ラインアンドスペース構造はロジック部82であり、比較的各ラインのピッチが小さい(密な)ラインアンドスペース構造はメモリセル83であるが、上述したようにモニタ装置を移動することができないため、該モニタ装置とウエハ上のチップを極限まで近づけることができず、モニタ装置からの照射光のスポット径が大きくなりロジック部82及びメモリセル83のそれぞれに照射光が照射される場合がある。また、モニタ装置をメモリセル83のみに対向させてメモリセル83からの反射光のみを受光するようにモニタ装置を配置することができない場合がある。その結果、モニタ装置がメモリセル83の反射光だけでなくロジック部82からの反射光も受光する場合がある。   Further, a chip as a semiconductor device usually has two kinds of minute line and space structures as shown in FIG. The line and space structure with a relatively large (sparse) pitch of each line is the logic unit 82, and the line and space structure with a relatively small (fine) pitch of each line is the memory cell 83, as described above. Since the monitor device cannot be moved to the limit, the chip on the wafer cannot be brought close to the limit, and the spot diameter of the irradiation light from the monitor device becomes large. Irradiation light may be irradiated. In some cases, the monitor device cannot be arranged so that only the reflected light from the memory cell 83 is received with the monitor device facing only the memory cell 83. As a result, the monitor device may receive not only the reflected light of the memory cell 83 but also the reflected light from the logic unit 82.

上述した特許文献1の方法は単一の膜厚のマスク膜からの反射光を検出して膜厚を測定することを前提とし、複数の膜厚が混在するマスク膜からの反射光を検出して膜厚を測定することを考慮していないため、ロジック部82及びメモリセル83の両方から反射光が発生するチップにおいて、特許文献1の方法を応用しても、受光された反射光における複数の波長の分光反射率を単一のラインアンドスペース構造からの反射光の検出を考慮して予め作製された検量線と比較することになるが、上記分光反射率と予め作製された検量線では前提とするラインアンドスペース構造の数が異なるため、正確な比較を行うことは不可能である。したがって、エッチングにおいてラインアンドスペース構造のラインのCD値を厳密に制御することは困難である。   The method of Patent Document 1 described above detects reflected light from a mask film having a single film thickness, and detects reflected light from a mask film in which a plurality of film thicknesses are mixed. Therefore, even if the method of Patent Document 1 is applied to a chip in which reflected light is generated from both the logic unit 82 and the memory cell 83, a plurality of received reflected lights are not considered. Will be compared with a calibration curve prepared in advance in consideration of detection of reflected light from a single line-and-space structure, but with the above spectral reflectance and a calibration curve prepared in advance, Since the number of premise line and space structures is different, it is impossible to make an accurate comparison. Therefore, it is difficult to strictly control the CD value of a line having a line and space structure in etching.

本発明の目的は、基板が2種類の微小構造を有する場合であっても、微小構造における形状の寸法を厳密に制御することができる基板処理制御方法及び記憶媒体を提供することにある。   An object of the present invention is to provide a substrate processing control method and a storage medium capable of strictly controlling the size of a shape in a microstructure even when the substrate has two types of microstructures.

上記目的を達成するために、請求項1記載の基板処理制御方法は、照射される光の波長以下の寸法の形状を有する第1の微小構造及び照射される光の波長以上の寸法の形状を有する第2の微小構造が表面上に形成された基板へ前記第1の微小構造における形状の寸法が変化する所定の基板処理を施す基板処理装置において前記所定の基板処理を制御する基板処理制御方法であって、前記形状の寸法が変化したときの前記第1微小構造からの反射光における第1の反射率のスペクトル及び前記第2の微小構造からの反射光における第2の反射率のスペクトルを各前記形状の寸法について予め計算して取得する反射率スペクトル計算ステップと、前記取得された第1の反射率のスペクトル及び前記取得された第2の反射率のスペクトルを重畳して各前記形状の寸法についてのレファレンススペクトルデータを取得する反射率スペクトル重畳ステップと、前記基板に光を照射しつつ前記基板の前記第1及び第2の微小構造からの反射光を実測し、該実測された反射光における反射率のスペクトルを実測スペクトルデータとして取得する反射率スペクトル実測ステップと、前記実測スペクトルデータと各前記レファレンススペクトルデータを比較し、前記実測スペクトルデータに最も近似する前記レファレンススペクトルデータに対応する前記形状の寸法を、前記測定される前記形状の寸法として算出する形状寸法算出ステップと、前記算出された形状の寸法が所望値に到達した場合に前記所定の基板処理を終了する基板処理終了ステップとを有し、前記反射率スペクトル計算ステップでは、前記第1の微小構造からの反射光からRCWAを用いて前記第1の反射率のスペクトルを取得し、前記第2の微小構造からの反射光からスカラー解析を用いて前記第2の反射率のスペクトルを取得することを特徴とする。   In order to achieve the above object, the substrate processing control method according to claim 1 is characterized in that the first microstructure having a shape with a size less than or equal to the wavelength of the irradiated light and a shape with a size greater than or equal to the wavelength of the irradiated light. A substrate processing control method for controlling the predetermined substrate processing in a substrate processing apparatus for performing a predetermined substrate processing in which the dimension of the shape of the first microstructure changes on a substrate having a second microstructure having a surface formed thereon A spectrum of the first reflectance in the reflected light from the first microstructure and a spectrum of the second reflectance in the reflected light from the second microstructure when the dimension of the shape is changed. A reflectance spectrum calculation step for preliminarily calculating and acquiring the dimensions of each of the shapes, and superimposing the acquired first reflectance spectrum and the acquired second reflectance spectrum. Reflectance spectrum superimposing step for obtaining reference spectrum data on the size of the shape, and measuring reflected light from the first and second microstructures of the substrate while irradiating the substrate with light, The reflectance spectrum measurement step for obtaining the reflectance spectrum of the reflected light as measured spectrum data, and comparing the measured spectrum data with each of the reference spectrum data and corresponding to the reference spectrum data that is closest to the measured spectrum data A shape dimension calculating step for calculating the dimension of the shape to be measured as the dimension of the shape to be measured, and a substrate processing end for ending the predetermined substrate processing when the calculated shape dimension reaches a desired value A step of calculating the reflectance spectrum, The spectrum of the first reflectance is obtained from the reflected light from the first microstructure using RCWA, and the second reflectance is obtained from the reflected light from the second microstructure using scalar analysis. A spectrum is acquired.

請求項2記載の基板処理制御方法は、請求項1記載の基板処理制御方法において、前記反射率スペクトル重畳ステップでは、前記第1の微小構造及び前記第2の微小構造の存在比率に応じて前記取得された第1の反射率のスペクトル及び前記取得された第2の反射率のスペクトルを重畳することを特徴とする。   The substrate processing control method according to claim 2 is the substrate processing control method according to claim 1, wherein, in the reflectance spectrum superimposing step, the first microstructure and the second microstructure are present according to a ratio of the first microstructure and the second microstructure. The acquired first reflectance spectrum and the acquired second reflectance spectrum are superimposed.

請求項3記載の基板処理制御方法は、請求項1又は2記載の基板処理制御方法において、前記第1の微小構造及び前記第2の微小構造は前記基板の表面上において重ならないことを特徴とする。   The substrate processing control method according to claim 3 is the substrate processing control method according to claim 1 or 2, wherein the first microstructure and the second microstructure do not overlap on the surface of the substrate. To do.

請求項4記載の基板処理制御方法は、請求項1乃至3のいずれか1項に記載の基板処理制御方法において、前記照射される光の前記基板の表面上における直径は20mm以上であることを特徴とする。   The substrate processing control method according to claim 4 is the substrate processing control method according to any one of claims 1 to 3, wherein a diameter of the irradiated light on the surface of the substrate is 20 mm or more. Features.

上記目的を達成するために、請求項5記載の記憶媒体は、照射される光の波長以下の寸法の形状を有する第1の微小構造及び照射される光の波長以上の寸法の形状を有する第2の微小構造が表面上に形成された基板へ前記第1の微小構造における形状の寸法が変化する所定の基板処理を施す基板処理装置において前記所定の基板処理を制御する基板処理制御方法をコンピュータに実行させるプログラムを記憶するコンピュータで読み取り可能な記憶媒体であって、前記基板処理制御方法は、前記形状の寸法が変化したときの前記第1微小構造からの反射光における第1の反射率のスペクトル及び前記第2の微小構造からの反射光における第2の反射率のスペクトルを各前記形状の寸法について予め計算して取得する反射率スペクトル計算ステップと、前記取得された第1の反射率のスペクトル及び前記取得された第2の反射率のスペクトルを重畳して各前記形状の寸法についてのレファレンススペクトルデータを取得する反射率スペクトル重畳ステップと、前記基板に光を照射しつつ前記基板の前記第1及び第2の微小構造からの反射光を実測し、該実測された反射光における反射率のスペクトルを実測スペクトルデータとして取得する反射率スペクトル実測ステップと、前記実測スペクトルデータと各前記レファレンススペクトルデータを比較し、前記実測スペクトルデータに最も近似する前記レファレンススペクトルデータに対応する前記形状の寸法を、前記測定される前記形状の寸法として算出する形状寸法算出ステップと、前記算出された形状の寸法が所望値に到達した場合に前記所定の基板処理を終了する基板処理終了ステップとを有し、前記反射率スペクトル計算ステップでは、前記第1の微小構造からの反射光からRCWAを用いて前記第1の反射率のスペクトルを取得し、前記第2の微小構造からの反射光からスカラー解析を用いて前記第2の反射率のスペクトルを取得することを特徴とする。   In order to achieve the above object, the storage medium according to claim 5 is a first microstructure having a shape with a size less than or equal to the wavelength of the irradiated light and a shape having a shape with a size greater than or equal to the wavelength of the irradiated light. A substrate processing control method for controlling the predetermined substrate processing in a substrate processing apparatus for performing a predetermined substrate processing in which the size of the shape of the first microstructure changes on a substrate having two microstructures formed on the surface thereof A computer-readable storage medium storing a program to be executed by the substrate processing control method, wherein the substrate processing control method has a first reflectance of reflected light from the first microstructure when the shape dimension changes. A reflectance spectrum calculation step in which the spectrum and the spectrum of the second reflectance in the reflected light from the second microstructure are calculated in advance for the dimensions of the shapes. A reflectance spectrum superimposing step of superimposing the acquired first reflectance spectrum and the acquired second reflectance spectrum to obtain reference spectrum data for each dimension of the shape; Reflectance spectrum measurement in which reflected light from the first and second microstructures of the substrate is measured while irradiating the substrate, and a reflectance spectrum of the measured reflected light is obtained as measured spectrum data. A step of comparing the measured spectrum data with each of the reference spectrum data, and calculating a dimension of the shape corresponding to the reference spectrum data closest to the measured spectrum data as a dimension of the measured shape Dimension calculation step and when the calculated shape dimension reaches a desired value A substrate processing end step for ending the predetermined substrate processing, and in the reflectance spectrum calculation step, the spectrum of the first reflectance is calculated from the reflected light from the first microstructure using RCWA. And acquiring a spectrum of the second reflectance from the reflected light from the second microstructure using a scalar analysis.

請求項1記載の基板処理制御方法及び請求項5記載の記憶媒体によれば、所定の基板処理によって形状の寸法が変化したときの第1の微小構造からの反射光における第1の反射率のスペクトル及び第2の微小構造からの反射光における第2の反射率のスペクトルを各形状の寸法について予め計算して取得し、さらに、取得された2つの反射率のスペクトルを重畳して各形状の寸法についてのレファレンススペクトルデータを取得した後、第1及び第2の微小構造からの実測された反射光における反射率のスペクトルを実測スペクトルデータとして取得し、実測スペクトルデータに最も近似するレファレンススペクトルデータに対応する形状の寸法を、測定される形状の寸法として算出し、該算出された形状の寸法が所望値に到達した場合に所定の基板処理を終了する。実測スペクトルデータでは第1の反射率のスペクトル及び第2の反射率のスペクトルが重畳されているが、各レファレンススペクトルデータにおいても第1の反射率のスペクトル及び第2の反射率のスペクトルが重畳されているので、実測スペクトルデータと各レファレンススペクトルデータが前提とする微小構造の数が同じになり、これにより、実測スペクトルデータと各レファレンススペクトルデータの正確な比較を行うことが可能となる。また、スペクトルを用いると反射光の重畳を複数のスペクトルの和で表すことができるため、計算されて取得された各レファレンススペクトルデータの正確性を向上することができる。その結果、基板が第1の微小構造及び第2の微小構造、すなわち、2種類の微小構造を有する場合であっても、微小構造における形状の寸法を正確に測定することができ、もって、微小構造における形状の寸法を厳密に制御することができる。   According to the substrate processing control method according to claim 1 and the storage medium according to claim 5, the first reflectance of the reflected light from the first microstructure when the size of the shape is changed by the predetermined substrate processing. The spectrum and the spectrum of the second reflectance in the reflected light from the second microstructure are obtained by calculating in advance for the dimensions of each shape, and the obtained two spectra of the reflectance are superimposed to obtain each shape. After obtaining the reference spectrum data for the dimensions, the spectrum of the reflectance in the measured reflected light from the first and second microstructures is obtained as the measured spectrum data, and the reference spectrum data closest to the measured spectrum data is obtained. The corresponding shape dimension is calculated as the measured shape dimension, and the calculated shape dimension reaches the desired value. To end the substrate processing. In the measured spectrum data, the spectrum of the first reflectance and the spectrum of the second reflectance are superimposed, but also in each reference spectrum data, the spectrum of the first reflectance and the spectrum of the second reflectance are superimposed. As a result, the number of microstructures assumed by the measured spectrum data and each reference spectrum data is the same, which makes it possible to accurately compare the measured spectrum data and each reference spectrum data. In addition, when a spectrum is used, the overlap of reflected light can be expressed by the sum of a plurality of spectra, so that the accuracy of each calculated reference spectrum data can be improved. As a result, even when the substrate has the first microstructure and the second microstructure, that is, two types of microstructures, the dimension of the shape in the microstructure can be accurately measured. The size of the shape in the structure can be strictly controlled.

また、反射率スペクトル計算ステップでは、照射される光の波長以下の寸法の形状を有する第1の微小構造からの反射光からRCWAを用いて上記第1の反射率のスペクトルを取得し、照射される光の波長以上の寸法の形状を有する第2の微小構造からの反射光からスカラー解析を用いて上記第2の反射率のスペクトルを取得する。照射される光の波長以下の寸法の形状からの反射光はスカラー解析を用いて正確に解析することができないが、RCWAを用いて正確に解析することができる。一方、スカラー解析はRCWAよりも単純であるので解析時間が短い。したがって、RCWA及びスカラー解析を使い分けることによって各レファレンススペクトルデータの正確性をさらに向上することができるとともに、各レファレンススペクトルデータの取得に要する時間が無駄に長くなるのを防止することができる。   Further, in the reflectance spectrum calculation step, the spectrum of the first reflectance is acquired from the reflected light from the first microstructure having a shape having a size equal to or smaller than the wavelength of the irradiated light by using RCWA, and is irradiated. The spectrum of the second reflectance is acquired from the reflected light from the second microstructure having a shape with a dimension equal to or larger than the wavelength of the light to be obtained using scalar analysis. Reflected light from a shape with a size less than the wavelength of the irradiated light cannot be accurately analyzed using scalar analysis, but can be accurately analyzed using RCWA. On the other hand, since scalar analysis is simpler than RCWA, analysis time is short. Therefore, by properly using RCWA and scalar analysis, the accuracy of each reference spectrum data can be further improved, and the time required for obtaining each reference spectrum data can be prevented from becoming unnecessarily long.

請求項2記載の基板処理制御方法によれば、第1の微小構造及び第2の微小構造の存在比率に応じて、取得された第1の反射率のスペクトル及び取得された第2の反射率のスペクトルを重畳して各形状の寸法についてのレファレンススペクトルデータを取得するので、各レファレンススペクトルデータの正確性をより向上することができる。   According to the substrate processing control method according to claim 2, the acquired spectrum of the first reflectance and the acquired second reflectance in accordance with the existence ratio of the first microstructure and the second microstructure. Therefore, the accuracy of each reference spectrum data can be further improved.

請求項3記載の基板処理制御方法によれば、第1の微小構造及び第2の微小構造は基板の表面上において重ならないので、第1の微小構造からの反射光及び第2の微小構造からの反射光は干渉しない。その結果、実測スペクトルデータは第1の微小構造からの反射光及び第2の微小構造からの反射光を重畳した反射光における反射率のスペクトルとなるため、実測スペクトルデータは第1の反射率のスペクトル及び第2の反射率のスペクトルが重畳されているレファレンススペクトルデータと正確に比較されることができ、もって、微小構造における形状の寸法をより正確に測定することができる。   According to the substrate processing control method of the third aspect, since the first microstructure and the second microstructure do not overlap on the surface of the substrate, the reflected light from the first microstructure and the second microstructure can be used. The reflected light does not interfere. As a result, the measured spectrum data is a reflectance spectrum of the reflected light obtained by superimposing the reflected light from the first microstructure and the reflected light from the second microstructure. Therefore, the measured spectrum data has the first reflectance. The spectrum and the second reflectance spectrum can be accurately compared with the superimposed reference spectrum data, so that the shape dimensions in the microstructure can be measured more accurately.

以下、本発明の実施の形態について図面を参照しながら説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

まず、本発明の実施の形態に係る基板処理制御方法が適用される基板処理装置について説明する。この基板処理装置は基板としての半導体ウエハ(以下、単に「ウエハ」という。)Wにプラズマを用いたエッチングを施すように構成されている。この基板処理装置10では、ウエハWの表面上に、図8に示すようなラインアンドスペース構造であるロジック部82及びメモリセル83を形成する。なお、このウエハWにおいてメモリセル83及びロジック部82は該ウエハWの表面上において重ならない。   First, a substrate processing apparatus to which a substrate processing control method according to an embodiment of the present invention is applied will be described. This substrate processing apparatus is configured to perform etching using plasma on a semiconductor wafer (hereinafter simply referred to as “wafer”) W as a substrate. In the substrate processing apparatus 10, logic portions 82 and memory cells 83 having a line and space structure as shown in FIG. 8 are formed on the surface of the wafer W. In this wafer W, the memory cell 83 and the logic unit 82 do not overlap on the surface of the wafer W.

図1は、本実施の形態に係る基板処理制御方法が適用される基板処理装置の構成を概略的に示す断面図である。   FIG. 1 is a cross-sectional view schematically showing a configuration of a substrate processing apparatus to which the substrate processing control method according to the present embodiment is applied.

図1において、基板処理装置10は、例えば、アルミニウム等の導電性材料からなる処理室11と、ウエハWを載置する載置台として処理室11内の底面に配設される下部電極12と、該下部電極12の上方に所定の間隔を隔てて配設されたシャワーヘッド13とを備える。   In FIG. 1, a substrate processing apparatus 10 includes, for example, a processing chamber 11 made of a conductive material such as aluminum, a lower electrode 12 disposed on the bottom surface of the processing chamber 11 as a mounting table on which a wafer W is mounted, And a shower head 13 disposed above the lower electrode 12 at a predetermined interval.

処理室11の下部には真空排気装置(図示しない)が接続された排気部14が接続され、下部電極12には整合器15を介して高周波電源16が接続され、シャワーヘッド13の内部のバッファ室17には処理ガス導入管18が接続され、該処理ガス導入管18には処理ガス供給装置19が接続されている。シャワーヘッド13はその下部において、バッファ室17と、シャワーヘッド13及び下部電極12の間の空間である処理空間Sとを連通させる複数のガス穴20を有する。シャワーヘッド13は、処理ガス導入管18からバッファ室17に導入された処理ガスを、複数のガス穴20を介して処理空間Sに供給する。   An exhaust unit 14 connected to a vacuum exhaust device (not shown) is connected to the lower part of the processing chamber 11, and a high frequency power supply 16 is connected to the lower electrode 12 via a matching unit 15, and a buffer inside the shower head 13. A processing gas introduction pipe 18 is connected to the chamber 17, and a processing gas supply device 19 is connected to the processing gas introduction pipe 18. The lower portion of the shower head 13 has a plurality of gas holes 20 that allow the buffer chamber 17 to communicate with the processing space S that is a space between the shower head 13 and the lower electrode 12. The shower head 13 supplies the processing gas introduced into the buffer chamber 17 from the processing gas introduction pipe 18 into the processing space S through the plurality of gas holes 20.

この基板処理装置10では、排気部14によって処理室11内を所定の真空度まで減圧した後、下部電極12から処理空間Sに高周波電圧を印加した状態で、シャワーヘッド13から処理空間Sへ処理ガスを供給し、処理空間Sにおいて処理ガスからプラズマを発生させる。該発生したプラズマは、ウエハWのマスク膜84a,84bによって覆われていない部分の被エッチング層85a,85bをエッチングし、ロジック部82やメモリセル83を形成する。   In the substrate processing apparatus 10, after the processing chamber 11 is depressurized to a predetermined degree of vacuum by the exhaust unit 14, the processing is performed from the shower head 13 to the processing space S in a state where a high frequency voltage is applied from the lower electrode 12 to the processing space S. Gas is supplied, and plasma is generated from the processing gas in the processing space S. The generated plasma etches the etched layers 85 a and 85 b of the wafer W that are not covered by the mask films 84 a and 84 b, thereby forming the logic portion 82 and the memory cell 83.

処理室11内のシャワーヘッド13には下部電極12に載置されたウエハWを上方から観測するためのモニタ装置21が配設されている。モニタ装置21は円筒状の部材からなり、シャワーヘッド13を貫通する。モニタ装置21の上端には石英ガラス等の透明体からなる窓部材22が設けられている。また、処理室11の上方にはモニタ装置21の上端と集光レンズ23を介して対向する光ファイバ24が配置されている。   The shower head 13 in the processing chamber 11 is provided with a monitor device 21 for observing the wafer W placed on the lower electrode 12 from above. The monitor device 21 is made of a cylindrical member and penetrates the shower head 13. A window member 22 made of a transparent material such as quartz glass is provided at the upper end of the monitor device 21. In addition, an optical fiber 24 is disposed above the processing chamber 11 so as to face the upper end of the monitor device 21 via a condenser lens 23.

光ファイバ24は、メモリセル83のラインの幅(CD値)を測定するCD値測定装置25に接続されている。CD値測定装置25は、光ファイバ24にそれぞれ接続された白色光源26及び分光部27と、該分光部27に接続された光検出部28と、該光検出部28に接続された演算部29と、該演算部29に接続された記憶部30とを備え、基板処理装置10のコントローラ(図示しない)の制御下で作動する。白色光源26としては、例えば、Xeフラッシュランプ光やハロゲンランプ光が用いられる。また、分光部27としては、例えば、プリズムが用いられる。なお、コントローラは、CD値測定装置25だけでなく、基板処理装置10の各構成要素、例えば、高周波電源16にも接続され、各構成要素の動作を制御する。   The optical fiber 24 is connected to a CD value measuring device 25 that measures the line width (CD value) of the memory cell 83. The CD value measuring device 25 includes a white light source 26 and a spectroscopic unit 27 connected to the optical fiber 24, a light detection unit 28 connected to the spectroscopic unit 27, and a calculation unit 29 connected to the photodetection unit 28. And a storage unit 30 connected to the calculation unit 29, and operate under the control of a controller (not shown) of the substrate processing apparatus 10. As the white light source 26, for example, Xe flash lamp light or halogen lamp light is used. For example, a prism is used as the spectroscopic unit 27. The controller is connected not only to the CD value measuring device 25 but also to each component of the substrate processing apparatus 10, for example, the high frequency power supply 16, and controls the operation of each component.

CD値測定装置25では、白色光源26が白色光を光ファイバ24、集光レンズ23及びモニタ装置21を介して下部電極12上のウエハWに向けて照射し、分光部27はウエハWからの反射光を光ファイバ24等を介して受光する。さらに、分光部27は受光した反射光を波長毎に分光し、光検出部28は波長毎の反射光の反射率を検出し、各波長における反射率を電気信号に変換して演算部29に送信する。演算部29は受信した電気信号に基づいて反射率のスペクトルを図2に示す実測スペクトルデータとして算出し、該実測スペクトルデータを記憶部30に予め記憶された後述のレファレンススペクトルデータと比較することによってメモリセル83のCD値を測定する。   In the CD value measuring device 25, the white light source 26 irradiates white light toward the wafer W on the lower electrode 12 through the optical fiber 24, the condenser lens 23, and the monitor device 21, and the spectroscopic unit 27 emits light from the wafer W. The reflected light is received through the optical fiber 24 or the like. Further, the spectroscopic unit 27 splits the received reflected light for each wavelength, and the light detection unit 28 detects the reflectance of the reflected light for each wavelength, converts the reflectance at each wavelength into an electrical signal, and outputs it to the arithmetic unit 29. Send. The calculation unit 29 calculates the reflectance spectrum as the measured spectrum data shown in FIG. 2 based on the received electrical signal, and compares the measured spectrum data with reference spectrum data described later stored in the storage unit 30 in advance. The CD value of the memory cell 83 is measured.

メモリセル83のCD値を厳密に制御するためには、エッチング中においてメモリセル83のCD値を測定する必要がある。ここで、近年の要求加工寸法の微細化に応えるためメモリセル83のCD値やスペースの幅は数10nm程度である。したがって、白色光が照射されるとメモリセル83は回折格子として機能する。回折格子ではラインのCD値に相当する格子幅が変化すると反射光は位相シフトを起こすため、メモリセル83のCD値が変化すると該メモリセル83からの反射光も位相シフトを起こし、該反射光における各波長の反射率が変化する。すなわち、メモリセル83のCD値が変化すると反射率のスペクトルも変化する。   In order to strictly control the CD value of the memory cell 83, it is necessary to measure the CD value of the memory cell 83 during etching. Here, the CD value of the memory cell 83 and the width of the space are about several tens of nm in order to meet the recent miniaturization of required processing dimensions. Therefore, the memory cell 83 functions as a diffraction grating when irradiated with white light. In the diffraction grating, when the grating width corresponding to the CD value of the line changes, the reflected light causes a phase shift. Therefore, when the CD value of the memory cell 83 changes, the reflected light from the memory cell 83 also causes a phase shift. The reflectivity of each wavelength changes in. That is, when the CD value of the memory cell 83 changes, the reflectance spectrum also changes.

そこで、図3に示すように、シミュレーションによって予めCD値毎に反射率のスペクトルを計算してレファレンススペクトルデータとして取得しておけば、実測された反射率のスペクトル(実測スペクトルデータ)(図2)と各CD値のレファレンススペクトルデータ(図3中の各データ)とを比較することにより、エッチング中においてメモリセル83のCD値を算出することができる。具体的には、実測スペクトルデータとほぼ一致するレファレンススペクトルデータのCD値をメモリセル83のCD値として算出する。   Therefore, as shown in FIG. 3, if the reflectance spectrum is calculated in advance for each CD value by simulation and acquired as reference spectrum data, the measured reflectance spectrum (measured spectrum data) (FIG. 2) And the reference spectrum data of each CD value (each data in FIG. 3), the CD value of the memory cell 83 can be calculated during etching. Specifically, the CD value of the reference spectrum data that substantially matches the measured spectrum data is calculated as the CD value of the memory cell 83.

ところで、上述したように、基板処理装置10ではモニタ装置21の設置場所は限られるため、白色光源26からの白色光のウエハWの表面上におけるスポット径が20mm程度となり、また、モニタ装置21をメモリセル83のみに対向するように配置することができない。その結果、分光部27が受光する反射光にはメモリセル83からの反射光だけでなくロジック部82からの反射光が重畳される場合がある。   Incidentally, as described above, in the substrate processing apparatus 10, the installation location of the monitor device 21 is limited. Therefore, the spot diameter of white light from the white light source 26 on the surface of the wafer W is about 20 mm. It cannot be arranged to face only the memory cell 83. As a result, not only the reflected light from the memory cell 83 but also the reflected light from the logic unit 82 may be superimposed on the reflected light received by the spectroscopic unit 27.

この場合、各レファレンススペクトルデータにおいても反射光の重畳を考慮する必要がある。換言すると、実測スペクトルデータが前提とするラインアンドスペース構造の数は2であるため、レファレンススペクトルデータを実測スペクトルデータと比較するためには、レファレンススペクトルデータが前提とするラインアンドスペース構造の数を2とする必要がある。   In this case, it is necessary to consider the superimposition of the reflected light also in each reference spectrum data. In other words, since the number of line and space structures assumed by the measured spectrum data is 2, in order to compare the reference spectrum data with the measured spectrum data, the number of line and space structures assumed by the reference spectrum data is 2 is required.

本実施の形態では、これに対応して、シミュレーションによって予めCD値毎にレファレンススペクトルデータを計算して取得する際に、メモリセル83からのCD値毎の反射率のスペクトルだけでなくロジック部82からの反射率のスペクトルを算出してこれらの反射率のスペクトルを重畳する。   In the present embodiment, corresponding to this, when the reference spectrum data is calculated and obtained in advance for each CD value by simulation, not only the reflectance spectrum for each CD value from the memory cell 83 but also the logic unit 82. The spectrum of the reflectance from is calculated and the spectrum of these reflectances is superimposed.

また、メモリセル83のCD値は数10nmであるが、照射される白色光の波長は数100nmであるため、メモリセル83のCD値は照射される白色光の波長以下である。したがって、メモリセル83のCD値はメモリセル83からの反射光の波長の大部分よりも小さい。一方、ロジック部82におけるラインの幅やスペースの幅は数1000nmであるため、ロジック部82におけるラインの幅は照射される白色光の波長以上である。したがって、ロジック部82におけるラインの幅はロジック部82からの反射光の波長の殆どよりも大きい。   Further, although the CD value of the memory cell 83 is several tens of nm, the wavelength of the white light to be irradiated is several hundred nm, and therefore the CD value of the memory cell 83 is equal to or less than the wavelength of the white light to be irradiated. Therefore, the CD value of the memory cell 83 is smaller than most of the wavelength of the reflected light from the memory cell 83. On the other hand, since the width of the line and the width of the space in the logic unit 82 are several thousand nm, the width of the line in the logic unit 82 is equal to or greater than the wavelength of the irradiated white light. Therefore, the width of the line in the logic unit 82 is larger than most of the wavelengths of reflected light from the logic unit 82.

一般に回折波の(周波数)解析において、測定対象物の寸法が回折波の波長以上の場合には反射率及び光路差のみに基づいて実行可能なスカラー解析を用いることができるが、測定対象物の寸法が回折波の波長以下の場合、スカラー解析を用いることができず、電磁気的な厳密計算であるRCWA(Rigorous Coupling Wave Analysis:厳密結合波解析)を用いる必要がある(RCWAについては米国特許出願第09/770,997号明細書(「厳密結合波解析における内挿計算のキャッシング」)を参照。)。RCWAは測定対象物の寸法が回折波の波長以下の場合にも用いることができるが、RCWAではベクトルの固有値を求めるため、計算に時間を要する。   Generally, in the (frequency) analysis of a diffracted wave, if the dimension of the measurement object is equal to or greater than the wavelength of the diffracted wave, a scalar analysis that can be performed based only on the reflectance and the optical path difference can be used. If the dimensions are less than or equal to the wavelength of the diffracted wave, scalar analysis cannot be used, and RCWA (Rigorous Coupling Wave Analysis), which is an exact electromagnetic calculation, must be used (US patent application for RCWA) No. 09 / 770,997 (refer to “Caching of Interpolation Calculations in Strictly Coupled Wave Analysis”). RCWA can be used even when the dimension of the measurement object is less than or equal to the wavelength of the diffracted wave, but RCWA requires a long time for calculation because the vector eigenvalue is obtained.

そこで、本実施の形態では、CD値毎のレファレンススペクトルデータの取得において、メモリセル83からの反射光に関して反射率のスペクトル(以下、「メモリセル83からの反射率のスペクトル」という。)(第1の反射率スペクトル)を計算して取得する際にRCWAを用いるとともに、ロジック部82からの反射光に関して反射率のスペクトル(以下、「ロジック部82からの反射率のスペクトル」という。)(第2の反射率スペクトル)を計算して取得する際にスカラー解析を用いる。   Therefore, in the present embodiment, in the acquisition of the reference spectrum data for each CD value, the reflectance spectrum of the reflected light from the memory cell 83 (hereinafter referred to as “the reflectance spectrum from the memory cell 83”) (first). RCWA is used when calculating and obtaining 1 (reflectance spectrum of 1), and the spectrum of the reflectance with respect to the reflected light from the logic unit 82 (hereinafter referred to as “reflectance spectrum from the logic unit 82”) (first). Scalar analysis is used when calculating and obtaining the (reflectance spectrum of 2).

また、ウエハWの表面上における白色光のスポットにはメモリセル83及びロジック部82の両方が存在する場合において、ロジック部82及びメモリセル83の存在比率は、ウエハWの表面上に形成されるチップの種類に応じて変化する。ロジック部82及びメモリセル83の存在比率が変化すると、分光部27が受光する反射光におけるロジック部82からの反射光の光量とメモリセル83からの反射光の光量との比率が変化する。すなわち、ロジック部82及びメモリセル83の存在比率の変化に応じて実測スペクトルデータが変化する。したがって、レファレンススペクトルデータにおいてもロジック部82及びメモリセル83の存在比率の変化を考慮する必要がある。   Further, when both the memory cell 83 and the logic unit 82 exist in the white light spot on the surface of the wafer W, the existence ratio of the logic unit 82 and the memory cell 83 is formed on the surface of the wafer W. Varies depending on the type of chip. When the presence ratio of the logic unit 82 and the memory cell 83 changes, the ratio between the amount of reflected light from the logic unit 82 and the amount of reflected light from the memory cell 83 in the reflected light received by the spectroscopic unit 27 changes. That is, the measured spectrum data changes according to the change in the existence ratio of the logic unit 82 and the memory cell 83. Therefore, it is necessary to consider the change in the existence ratio of the logic unit 82 and the memory cell 83 also in the reference spectrum data.

本実施の形態では、これに対応して、シミュレーションによって予めレファレンススペクトルデータを取得する際に、メモリセル83からの反射率のスペクトルにロジック部82からの反射率のスペクトルを単純和せず、スポットにおけるロジック部82及びメモリセル83の存在比率に応じて重畳する。具体的には下記式(1)によって各レファレンススペクトルデータSを算出する。 In the present embodiment, in response to this, when the reference spectrum data is acquired in advance by simulation, the reflectance spectrum from the memory cell 83 is not simply added to the reflectance spectrum from the memory cell 83, and the spot spectrum data is obtained. Are overlapped according to the existence ratio of the logic part 82 and the memory cell 83 in Specifically calculating each reference spectrum data S R by the following equation (1).

Figure 2010034393
Figure 2010034393

は各波長におけるメモリセル83からの反射率、Iは各波長におけるロジック部82からの反射率、fはスポットにおけるメモリセル83の存在比率(%)、100−fはスポットにおけるロジック部82の存在比率(%)である。上記式(1)によれば、例えば、存在比率fが60%から30%に変化すると、図4に示すように、レファレンススペクトルデータSが、スポットにおいてロジック部82のみが存在する場合のレファレンススペクトルデータに近づくように変化する。なお、本実施の形態では、同じメモリセル83のCD値においてメモリセル83の存在比率を変化させて各存在比率におけるレファレンススペクトルデータを取得する。 I M is the reflectance from the memory cell 83 at each wavelength, I L is the reflectance from the logic portion 82 at each wavelength, f is the existence ratio (%) of the memory cells 83 in the spot, 100-f logic unit in the spot 82 is an abundance ratio (%). According to the above formula (1), for example, the existing ratio f is changed from 60% to 30%, as shown in FIG. 4, reference spectrum data S R is the reference when only the logic unit 82 in the spot is present It changes so as to approach the spectrum data. In the present embodiment, reference spectrum data at each existence ratio is obtained by changing the existence ratio of the memory cells 83 in the CD value of the same memory cell 83.

以上のように、メモリセル83のCD値毎、且つメモリセル83の存在比率毎に取得されたレファレンススペクトルデータは、少なくともエッチング開始前迄に記憶部30へ記憶される。   As described above, the reference spectrum data acquired for each CD value of the memory cell 83 and for each existence ratio of the memory cell 83 is stored in the storage unit 30 at least before the start of etching.

図5は、本実施の形態に係る基板処理制御方法としてのエッチング制御処理のフローチャートである。   FIG. 5 is a flowchart of the etching control process as the substrate processing control method according to the present embodiment.

図5において、まず、ウエハWの表面上における白色光のスポットにおいてエッチングによって形成されることが予想されるメモリセル83やロジック部82のシミュレーション用モデルを作成し、該シミュレーション用モデルを用いて、上述したように、メモリセル83のCD値毎にRCWAを用いてメモリセル83からの反射率のスペクトルを計算して取得し、且つスカラー解析を用いてロジック部82からの反射率のスペクトルを計算して取得し(ステップS51)(反射率スペクトル計算ステップ)、さらに、同じメモリセル83のCD値に関してメモリセル83の存在比率毎に、上記式(1)に基づいてメモリセル83からの反射率のスペクトルとロジック部82からの反射率のスペクトルとをスポットにおけるロジック部82及びメモリセル83の存在比率に応じて重畳し、これにより、メモリセル83のCD値毎且つメモリセル83の存在比率毎にレファレンススペクトルデータを取得し(反射率スペクトル重畳ステップ)、さらに、該取得された各レファレンススペクトルデータを記憶部30に記憶する(ステップS52)。   In FIG. 5, first, a simulation model of the memory cell 83 or the logic unit 82 that is expected to be formed by etching in the spot of white light on the surface of the wafer W is created, and the simulation model is used. As described above, the reflectance spectrum from the memory cell 83 is calculated and obtained using RCWA for each CD value of the memory cell 83, and the reflectance spectrum from the logic unit 82 is calculated using scalar analysis. (Step S51) (reflectance spectrum calculation step), and further, the reflectivity from the memory cell 83 based on the above formula (1) for each existence ratio of the memory cell 83 with respect to the CD value of the same memory cell 83. And the spectrum of the reflectance from the logic unit 82 are used for the logic unit 82 and the spot in the spot. The reference spectrum data is obtained for each CD value of the memory cell 83 and for each existence ratio of the memory cell 83 by the superposition according to the existence ratio of the memory cell 83 (reflectance spectrum superposition step). Each reference spectrum data is stored in the storage unit 30 (step S52).

次いで、基板処理装置10においてウエハWのエッチングを開始し(ステップS53)、さらに、白色光源26が白色光をウエハWに向けて照射し、分光部27が白色光のスポットにおけるメモリセル83やロジック部82からの反射光を受光し(ステップS54)、分光部27及び演算部29は、受光した反射光を波長毎に分光して実測スペクトルデータを算出する(ステップS55)(反射率スペクトル実測ステップ)。   Next, etching of the wafer W is started in the substrate processing apparatus 10 (step S53). Further, the white light source 26 irradiates white light toward the wafer W, and the spectroscopic unit 27 performs the memory cell 83 and logic in the white light spot. The reflected light from the unit 82 is received (step S54), and the spectroscopic unit 27 and the calculation unit 29 divide the received reflected light for each wavelength to calculate actual spectrum data (step S55) (reflectance spectrum actual measurement step). ).

次いで、演算部29は、算出された実測スペクトルデータと記憶部30に記憶された各レファレンススペクトルデータを比較し、実測スペクトルデータとほぼ一致するレファレンススペクトルデータのCD値をメモリセル83の推定CD値(測定される形状の寸法)として算出する(ステップS56)(形状寸法算出ステップ)。   Next, the calculation unit 29 compares the calculated actual spectrum data with each reference spectrum data stored in the storage unit 30, and determines the CD value of the reference spectrum data that substantially matches the actual measurement spectrum data as the estimated CD value of the memory cell 83. It is calculated as (dimension of the shape to be measured) (step S56) (geometry dimension calculation step).

ここで、算出された推定CD値は、シミュレーション用モデルに基づいたレファレンスデータから計算された値であるため、推定CD値と実際のCD値との間に誤差が生じる場合がある。本実施の形態では、これに対応して、エッチングの開始に先立ち、他のウエハW等を用いて推定CD値と実際のCD値の相関関係(図6)を求め、該相関関係を用いて推定CD値を補正し、該補正された推定CD値を測定されたCD値として取得する(ステップS57)。   Here, since the calculated estimated CD value is a value calculated from the reference data based on the simulation model, an error may occur between the estimated CD value and the actual CD value. In the present embodiment, in response to this, prior to the start of etching, a correlation (FIG. 6) between the estimated CD value and the actual CD value is obtained using another wafer W or the like, and the correlation is used. The estimated CD value is corrected, and the corrected estimated CD value is acquired as the measured CD value (step S57).

次いで、ステップS58において、コントローラは測定されたCD値が所望値に到達したか否かを判別し、測定されたCD値が所望値に達していない場合には、ステップS54に戻り、測定されたCD値が所望値に達した場合には、ウエハWのエッチングを終了した(ステップS59)(基板処理終了ステップ)後、本処理を終了する。   Next, in step S58, the controller determines whether or not the measured CD value has reached the desired value. If the measured CD value has not reached the desired value, the controller returns to step S54 and measured. When the CD value reaches the desired value, the etching of the wafer W is finished (step S59) (substrate processing end step), and then this process is finished.

図5のエッチング制御処理によれば、実測スペクトルデータではメモリセル83からの反射率のスペクトル及びロジック部82からの反射率のスペクトルが重畳されているが、各レファレンススペクトルデータにおいてもメモリセル83からの反射率のスペクトル及びロジック部82からの反射率のスペクトルが重畳されているので、実測スペクトルデータと各レファレンススペクトルデータが前提とするラインアンドスペース構造の数が同じになり、これにより、実測スペクトルデータと各レファレンススペクトルデータの正確な比較を行うことが可能となる。また、スペクトルを用いると反射光の重畳を複数のスペクトルの和で表すことができるため、計算されて取得された各レファレンススペクトルデータの正確性を向上することができる。その結果、ウエハWがメモリセル83及びロジック部82、すなわち、2種類のラインアンドスペース構造を有する場合であっても、メモリセル83のCD値を正確に測定することができ、もって、メモリセル83のCD値を厳密に制御することができる。   According to the etching control process of FIG. 5, in the measured spectrum data, the reflectance spectrum from the memory cell 83 and the reflectance spectrum from the logic unit 82 are superimposed. Therefore, the number of the line-and-space structures assumed by the measured spectrum data and each reference spectrum data is the same. It is possible to accurately compare the data and each reference spectrum data. In addition, when a spectrum is used, the overlap of reflected light can be expressed by the sum of a plurality of spectra, so that the accuracy of each calculated reference spectrum data can be improved. As a result, even if the wafer W has the memory cell 83 and the logic unit 82, that is, two types of line and space structures, the CD value of the memory cell 83 can be accurately measured. The CD value of 83 can be strictly controlled.

また、図5のエッチング制御処理では、照射される白色光の波長以下のCD値を有するメモリセル83からの反射光からRCWAを用いて上記メモリセル83からの反射率のスペクトルを取得し、照射される白色光の波長以上のラインの幅を有するロジック部82からの反射光からスカラー解析を用いて上記ロジック部82からの反射率のスペクトルを取得する。照射される白色光の波長以下の寸法の形状からの反射光はスカラー解析を用いて正確に解析することができないが、RCWAを用いて正確に解析することができる。一方、スカラー解析はRCWAよりも単純であるので解析時間が短い。したがって、RCWA及びスカラー解析を使い分けることによって各レファレンススペクトルデータの正確性をさらに向上することができるとともに、各レファレンススペクトルデータの取得に要する時間が無駄に長くなるのを防止することができる。   In the etching control process of FIG. 5, the spectrum of the reflectance from the memory cell 83 is obtained from the reflected light from the memory cell 83 having a CD value equal to or less than the wavelength of the irradiated white light, using RCWA, and irradiation is performed. The spectrum of the reflectance from the logic unit 82 is acquired from the reflected light from the logic unit 82 having a line width equal to or greater than the wavelength of the white light to be obtained using scalar analysis. Reflected light from a shape with a size less than or equal to the wavelength of the irradiated white light cannot be accurately analyzed using scalar analysis, but can be accurately analyzed using RCWA. On the other hand, since scalar analysis is simpler than RCWA, analysis time is short. Therefore, by properly using RCWA and scalar analysis, the accuracy of each reference spectrum data can be further improved, and the time required for obtaining each reference spectrum data can be prevented from becoming unnecessarily long.

さらに、図5のエッチング制御処理では、メモリセル83及びロジック部82の存在比率に応じてメモリセル83からの反射率のスペクトル及び取得されたロジック部82からの反射率のスペクトルを重畳して各レファレンススペクトルデータを取得するので、各レファレンススペクトルデータの正確性をより向上することができる。   Further, in the etching control process of FIG. 5, the reflectance spectrum from the memory cell 83 and the acquired reflectance spectrum from the logic section 82 are superimposed in accordance with the existence ratio of the memory cell 83 and the logic section 82. Since the reference spectrum data is acquired, the accuracy of each reference spectrum data can be further improved.

また、上述したウエハWでは、メモリセル83及びロジック部82は該ウエハWの表面上において重ならないので、メモリセル83からの反射光及びロジック部82からの反射光は干渉しない。その結果、実測スペクトルデータはメモリセル83からの反射光及びロジック部82からの反射光を重畳した反射光における反射率のスペクトルとなるため、実測スペクトルデータはメモリセル83からの反射率のスペクトル及びロジック部82からの反射率のスペクトルが重畳されているレファレンススペクトルデータと正確に比較されることができ、もって、メモリセル83のCD値をより正確に測定することができる。   Further, in the wafer W described above, the memory cell 83 and the logic part 82 do not overlap on the surface of the wafer W, so that the reflected light from the memory cell 83 and the reflected light from the logic part 82 do not interfere. As a result, the measured spectrum data is a reflectance spectrum in the reflected light in which the reflected light from the memory cell 83 and the reflected light from the logic unit 82 are superimposed. Therefore, the measured spectrum data is the reflectance spectrum from the memory cell 83 and It is possible to accurately compare the reflectance spectrum from the logic unit 82 with the superimposed reference spectrum data, so that the CD value of the memory cell 83 can be measured more accurately.

上述した図5のエッチング制御処理は、エッチング中においてラインアンドスペース構造のCD値を厳密に制御するために実行されるが、図5のエッチング制御処理による制御対象はこれに限られず、例えば、エッチングによって形成されるホールの径を厳密に制御してもよい。具体的には、白色光のスポットにおいて径が異なる2種類のホールが存在する場合に白色光の波長以下の径を有するホールの径を厳密に制御することができる。   The above-described etching control process of FIG. 5 is executed in order to strictly control the CD value of the line and space structure during etching, but the control target by the etching control process of FIG. 5 is not limited to this. The diameter of the hole formed by may be controlled strictly. Specifically, when two types of holes having different diameters exist in the spot of white light, the diameter of the hole having a diameter equal to or smaller than the wavelength of white light can be controlled strictly.

また、上述した図5のエッチング制御処理は、白色光のスポットにおいて2種類のラインアンドスペース構造が存在する場合に実行されるが、白色光のスポットにおいて3種類以上のラインアンドスペース構造が存在する場合に適用することができる。この場合、3種類以上のラインアンドスペース構造のそれぞれからの反射光における反射率のスペクトルが重畳されてレファレンススペクトルデータが取得され、該レファレンススペクトルデータが実測スペクトルデータと比較される。   The above-described etching control process in FIG. 5 is executed when two types of line and space structures exist in the spot of white light, but three or more types of line and space structures exist in the spot of white light. Can be applied in case. In this case, the reference spectrum data is obtained by superimposing the reflectance spectrum of the reflected light from each of the three or more types of line and space structures, and the reference spectrum data is compared with the actually measured spectrum data.

なお、上述した本実施の形態では、基板処理装置10においてエッチングが施される基板は半導体デバイス用のウエハであったが、エッチングが施される基板はこれに限られず、例えば、LCD(Liquid Crystal Display)やFPD(Flat Panel Display)等のガラス基板であってもよい。   In the above-described embodiment, the substrate to be etched in the substrate processing apparatus 10 is a semiconductor device wafer. However, the substrate to be etched is not limited to this, for example, an LCD (Liquid Crystal). It may be a glass substrate such as Display) or FPD (Flat Panel Display).

また、本発明の目的は、上述した実施の形態の機能を実現するソフトウェアのプログラムコードを記録した記憶媒体を、コンピュータ(例えば、コントローラ)に供給し、コンピュータのCPUが記憶媒体に格納されたプログラムコードを読み出して実行することによっても達成される。   Another object of the present invention is to supply a computer (for example, a controller) with a storage medium storing software program codes for realizing the functions of the above-described embodiments, and the computer CPU stores the program in the storage medium. It is also achieved by reading and executing the code.

この場合、記憶媒体から読み出されたプログラムコード自体が上述した実施の形態の機能を実現することになり、プログラムコード及びそのプログラムコードを記憶した記憶媒体は本発明を構成することになる。   In this case, the program code itself read from the storage medium realizes the functions of the above-described embodiments, and the program code and the storage medium storing the program code constitute the present invention.

また、プログラムコードを供給するための記憶媒体としては、例えば、RAM、NV−RAM、フロッピー(登録商標)ディスク、ハードディスク、光磁気ディスク、CD−ROM、CD−R、CD−RW、DVD(DVD−ROM、DVD−RAM、DVD−RW、DVD+RW)等の光ディスク、磁気テープ、不揮発性のメモリカード、他のROM等の上記プログラムコードを記憶できるものであればよい。或いは、上記プログラムコードは、インターネット、商用ネットワーク、若しくはローカルエリアネットワーク等に接続される不図示の他のコンピュータやデータベース等からダウンロードすることによりコンピュータに供給されてもよい。   Examples of the storage medium for supplying the program code include RAM, NV-RAM, floppy (registered trademark) disk, hard disk, magneto-optical disk, CD-ROM, CD-R, CD-RW, DVD (DVD). -ROM, DVD-RAM, DVD-RW, DVD + RW) and other optical disks, magnetic tapes, non-volatile memory cards, other ROMs, etc., as long as they can store the program code. Alternatively, the program code may be supplied to the computer by downloading from another computer or database (not shown) connected to the Internet, a commercial network, a local area network, or the like.

また、コンピュータが読み出したプログラムコードを実行することにより、上記実施の形態の機能が実現されるだけでなく、そのプログラムコードの指示に基づき、CPU上で稼動しているOS(オペレーティングシステム)等が実際の処理の一部又は全部を行い、その処理によって上述した実施の形態の機能が実現される場合も含まれる。   Further, by executing the program code read by the computer, not only the functions of the above-described embodiments are realized, but also an OS (operating system) running on the CPU based on the instruction of the program code. A case where part or all of the actual processing is performed and the functions of the above-described embodiments are realized by the processing is also included.

更に、記憶媒体から読み出されたプログラムコードが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書き込まれた後、そのプログラムコードの指示に基づき、その機能拡張ボードや機能拡張ユニットに備わるCPU等が実際の処理の一部又は全部を行い、その処理によって上述した実施の形態の機能が実現される場合も含まれる。   Further, after the program code read from the storage medium is written in a memory provided in a function expansion board inserted into the computer or a function expansion unit connected to the computer, the function expansion is performed based on the instruction of the program code. This includes the case where the CPU or the like provided in the board or the function expansion unit performs part or all of the actual processing, and the functions of the above-described embodiments are realized by the processing.

上記プログラムコードの形態は、オブジェクトコード、インタプリタにより実行されるプログラムコード、OSに供給されるスクリプトデータ等の形態から成ってもよい。   The form of the program code may include an object code, a program code executed by an interpreter, script data supplied to the OS, and the like.

本発明の実施の形態に係る基板処理制御方法が適用される基板処理装置の構成を概略的に示す断面図である。1 is a cross-sectional view schematically showing a configuration of a substrate processing apparatus to which a substrate processing control method according to an embodiment of the present invention is applied. 本実施の形態に係る基板処理制御方法において用いられる実測スペクトルデータを示す図である。It is a figure which shows the measured spectrum data used in the substrate processing control method concerning this Embodiment. 本実施の形態に係る基板処理制御方法において用いられるレファレンススペクトルデータを示す図である。It is a figure which shows the reference spectrum data used in the substrate processing control method which concerns on this Embodiment. メモリセル及びロジック部の存在比率が変化したときのレファレンススペクトルデータの変化の様子を示す図である。It is a figure which shows the mode of the change of reference spectrum data when the abundance ratio of a memory cell and a logic part changes. 本実施の形態に係る基板処理制御方法としてのエッチング制御処理のフローチャートである。It is a flowchart of the etching control process as a substrate processing control method concerning this embodiment. 推定CD値と実際のCD値の相関関係を示す断面図である。It is sectional drawing which shows the correlation of an estimated CD value and an actual CD value. エッチングによるラインアンドスペース構造の形成工程の代表的な例を示す図であり、図7(A)及び7(B)は反射防止膜におけるラインアンドスペース構造の形成工程であり、図7(C)及び7(D)はフォトレジスト膜におけるラインアンドスペース構造の形成工程である。FIGS. 7A and 7B are diagrams showing a typical example of a process for forming a line and space structure by etching, and FIGS. 7A and 7B are processes for forming a line and space structure in an antireflection film, and FIG. And 7 (D) are steps of forming a line and space structure in the photoresist film. 半導体デバイスとしてのチップにおけるロジック部及びメモリセルの構造を概略的に示す断面図である。It is sectional drawing which shows roughly the structure of the logic part and memory cell in the chip | tip as a semiconductor device.

符号の説明Explanation of symbols

W ウエハ
10 基板処理装置
25 CD値測定装置
27 分光部
28 光検出部
29 演算部
30 記憶部
82 ロジック部
83 メモリセル
W Wafer 10 Substrate Processing Device 25 CD Value Measuring Device 27 Spectrometer 28 Photodetector 29 Computing Unit 30 Storage Unit 82 Logic Unit 83 Memory Cell

Claims (5)

照射される光の波長以下の寸法の形状を有する第1の微小構造及び照射される光の波長以上の寸法の形状を有する第2の微小構造が表面上に形成された基板へ前記第1の微小構造における形状の寸法が変化する所定の基板処理を施す基板処理装置において前記所定の基板処理を制御する基板処理制御方法であって、
前記形状の寸法が変化したときの前記第1微小構造からの反射光における第1の反射率のスペクトル及び前記第2の微小構造からの反射光における第2の反射率のスペクトルを各前記形状の寸法について予め計算して取得する反射率スペクトル計算ステップと、
前記取得された第1の反射率のスペクトル及び前記取得された第2の反射率のスペクトルを重畳して各前記形状の寸法についてのレファレンススペクトルデータを取得する反射率スペクトル重畳ステップと、
前記基板に光を照射しつつ前記基板の前記第1及び第2の微小構造からの反射光を実測し、該実測された反射光における反射率のスペクトルを実測スペクトルデータとして取得する反射率スペクトル実測ステップと、
前記実測スペクトルデータと各前記レファレンススペクトルデータを比較し、前記実測スペクトルデータに最も近似する前記レファレンススペクトルデータに対応する前記形状の寸法を、前記測定される前記形状の寸法として算出する形状寸法算出ステップと、
前記算出された形状の寸法が所望値に到達した場合に前記所定の基板処理を終了する基板処理終了ステップとを有し、
前記反射率スペクトル計算ステップでは、前記第1の微小構造からの反射光からRCWAを用いて前記第1の反射率のスペクトルを取得し、前記第2の微小構造からの反射光からスカラー解析を用いて前記第2の反射率のスペクトルを取得することを特徴とする基板処理制御方法。
A first microstructure having a shape with a dimension less than or equal to the wavelength of the irradiated light and a second microstructure having a shape with a dimension greater than or equal to the wavelength of the irradiated light are formed on the surface of the first microstructure. A substrate processing control method for controlling the predetermined substrate processing in a substrate processing apparatus for performing a predetermined substrate processing in which a dimension of a shape in a microstructure is changed,
The spectrum of the first reflectance in the reflected light from the first microstructure and the spectrum of the second reflectance in the reflected light from the second microstructure when the dimension of the shape changes is shown for each of the shapes. A reflectance spectrum calculation step for pre-calculating and obtaining dimensions;
A reflectance spectrum superimposing step of superimposing the acquired spectrum of the first reflectance and the acquired spectrum of the second reflectance to obtain reference spectrum data for each of the shape dimensions;
Reflectance spectrum measurement in which reflected light from the first and second microstructures of the substrate is measured while irradiating the substrate, and a reflectance spectrum of the measured reflected light is obtained as measured spectrum data. Steps,
A shape dimension calculating step of comparing the measured spectrum data with each of the reference spectrum data and calculating the dimension of the shape corresponding to the reference spectrum data that is closest to the measured spectrum data as the dimension of the shape to be measured. When,
A substrate processing end step for ending the predetermined substrate processing when the calculated shape dimensions reach a desired value;
In the reflectance spectrum calculation step, the spectrum of the first reflectance is obtained from the reflected light from the first microstructure using RCWA, and scalar analysis is performed from the reflected light from the second microstructure. And obtaining a spectrum of the second reflectance.
前記反射率スペクトル重畳ステップでは、前記第1の微小構造及び前記第2の微小構造の存在比率に応じて前記取得された第1の反射率のスペクトル及び前記取得された第2の反射率のスペクトルを重畳することを特徴とする請求項1記載の基板処理制御方法。   In the reflectance spectrum superimposing step, the acquired spectrum of the first reflectance and the acquired spectrum of the second reflectance according to the existence ratio of the first microstructure and the second microstructure. The substrate processing control method according to claim 1, wherein: 前記第1の微小構造及び前記第2の微小構造は前記基板の表面上において重ならないことを特徴とする請求項1又は2記載の基板処理制御方法。   3. The substrate processing control method according to claim 1, wherein the first microstructure and the second microstructure do not overlap on the surface of the substrate. 前記照射される光の前記基板の表面上における直径は20mm以上であることを特徴とする請求項1乃至3のいずれか1項に記載の基板処理制御方法。   The substrate processing control method according to claim 1, wherein a diameter of the irradiated light on the surface of the substrate is 20 mm or more. 照射される光の波長以下の寸法の形状を有する第1の微小構造及び照射される光の波長以上の寸法の形状を有する第2の微小構造が表面上に形成された基板へ前記第1の微小構造における形状の寸法が変化する所定の基板処理を施す基板処理装置において前記所定の基板処理を制御する基板処理制御方法をコンピュータに実行させるプログラムを記憶するコンピュータで読み取り可能な記憶媒体であって、前記基板処理制御方法は、
前記形状の寸法が変化したときの前記第1微小構造からの反射光における第1の反射率のスペクトル及び前記第2の微小構造からの反射光における第2の反射率のスペクトルを各前記形状の寸法について予め計算して取得する反射率スペクトル計算ステップと、
前記取得された第1の反射率のスペクトル及び前記取得された第2の反射率のスペクトルを重畳して各前記形状の寸法についてのレファレンススペクトルデータを取得する反射率スペクトル重畳ステップと、
前記基板に光を照射しつつ前記基板の前記第1及び第2の微小構造からの反射光を実測し、該実測された反射光における反射率のスペクトルを実測スペクトルデータとして取得する反射率スペクトル実測ステップと、
前記実測スペクトルデータと各前記レファレンススペクトルデータを比較し、前記実測スペクトルデータに最も近似する前記レファレンススペクトルデータに対応する前記形状の寸法を、前記測定される前記形状の寸法として算出する形状寸法算出ステップと、
前記算出された形状の寸法が所望値に到達した場合に前記所定の基板処理を終了する基板処理終了ステップとを有し、
前記反射率スペクトル計算ステップでは、前記第1の微小構造からの反射光からRCWAを用いて前記第1の反射率のスペクトルを取得し、前記第2の微小構造からの反射光からスカラー解析を用いて前記第2の反射率のスペクトルを取得することを特徴とする記憶媒体。
A first microstructure having a shape with a dimension less than or equal to the wavelength of the irradiated light and a second microstructure having a shape with a dimension greater than or equal to the wavelength of the irradiated light are formed on the surface of the first microstructure. A computer-readable storage medium for storing a program for causing a computer to execute a substrate processing control method for controlling the predetermined substrate processing in a substrate processing apparatus that performs predetermined substrate processing in which a dimension of a shape in a microstructure changes. The substrate processing control method includes:
The spectrum of the first reflectance in the reflected light from the first microstructure and the spectrum of the second reflectance in the reflected light from the second microstructure when the dimension of the shape changes is shown for each of the shapes. A reflectance spectrum calculation step for pre-calculating and obtaining dimensions;
A reflectance spectrum superimposing step of superimposing the acquired spectrum of the first reflectance and the acquired spectrum of the second reflectance to obtain reference spectrum data for each of the shape dimensions;
Reflectance spectrum measurement in which reflected light from the first and second microstructures of the substrate is measured while irradiating the substrate, and a reflectance spectrum of the measured reflected light is obtained as measured spectrum data. Steps,
A shape dimension calculating step of comparing the measured spectrum data with each of the reference spectrum data and calculating the dimension of the shape corresponding to the reference spectrum data that is closest to the measured spectrum data as the dimension of the shape to be measured. When,
A substrate processing end step for ending the predetermined substrate processing when the calculated shape dimension reaches a desired value;
In the reflectance spectrum calculation step, the spectrum of the first reflectance is obtained from the reflected light from the first microstructure using RCWA, and scalar analysis is performed from the reflected light from the second microstructure. And obtaining the spectrum of the second reflectance.
JP2008196271A 2008-07-30 2008-07-30 Substrate processing control method and storage medium Active JP5027753B2 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2008196271A JP5027753B2 (en) 2008-07-30 2008-07-30 Substrate processing control method and storage medium
TW98125526A TWI470689B (en) 2008-07-30 2009-07-29 Substrate processing control method and memory media
US12/511,749 US7824931B2 (en) 2008-07-30 2009-07-29 Substrate processing control method and storage medium
KR1020090069933A KR101460375B1 (en) 2008-07-30 2009-07-30 Substrate processing control method and storage medium
CN2009101655692A CN101640168B (en) 2008-07-30 2009-07-30 Substrate processing control method
US13/278,227 USRE43652E1 (en) 2008-07-30 2011-10-21 Substrate processing control method and storage medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008196271A JP5027753B2 (en) 2008-07-30 2008-07-30 Substrate processing control method and storage medium

Publications (2)

Publication Number Publication Date
JP2010034393A true JP2010034393A (en) 2010-02-12
JP5027753B2 JP5027753B2 (en) 2012-09-19

Family

ID=41608766

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008196271A Active JP5027753B2 (en) 2008-07-30 2008-07-30 Substrate processing control method and storage medium

Country Status (5)

Country Link
US (2) US7824931B2 (en)
JP (1) JP5027753B2 (en)
KR (1) KR101460375B1 (en)
CN (1) CN101640168B (en)
TW (1) TWI470689B (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012026117A1 (en) * 2010-08-26 2012-03-01 東京エレクトロン株式会社 Plasma treatment device, and optical monitor device
JP2015200509A (en) * 2014-04-04 2015-11-12 株式会社日立ハイテクノロジーズ Detection method for three dimensional shape change and three dimensional shape processing device
JP2017167295A (en) * 2016-03-15 2017-09-21 三菱ケミカル株式会社 Spectral reflectance design method, spectral reflectance design device, and spectral reflectance design program
JP2017195365A (en) * 2016-03-02 2017-10-26 ラム リサーチ コーポレーションLam Research Corporation Etch metric sensitivity for endpoint detection
US11624981B2 (en) 2018-04-10 2023-04-11 Lam Research Corporation Resist and etch modeling
US11704463B2 (en) 2018-04-06 2023-07-18 Lam Research Corporation Method of etch model calibration using optical scatterometry
CN117152636A (en) * 2023-10-29 2023-12-01 自然资源部第二海洋研究所 Shallow sea substrate reflectivity remote sensing monitoring method based on dual-band relation
US11921433B2 (en) 2018-04-10 2024-03-05 Lam Research Corporation Optical metrology in machine learning to characterize features

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9127927B2 (en) 2011-12-16 2015-09-08 Kla-Tencor Corporation Techniques for optimized scatterometry
US20130158957A1 (en) * 2011-12-16 2013-06-20 Lie-Quan Lee Library generation with derivatives in optical metrology
KR102086411B1 (en) * 2018-06-04 2020-03-09 주식회사 코엠에스 PCB Plate Film Monitoring System

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005129893A (en) * 2003-09-29 2005-05-19 Tokyo Electron Ltd Etching method
JP2006250845A (en) * 2005-03-14 2006-09-21 Topcon Corp Method and apparatus for inspecting defect of pattern
JP2006287232A (en) * 2005-04-02 2006-10-19 Taiwan Semiconductor Manufacturing Co Ltd Matching type optical measurement for dynamically controlling critical dimension (cd), and lithographic process system
JP2007251042A (en) * 2006-03-17 2007-09-27 Tokyo Electron Ltd Plasma processing method and plasma processing apparatus
JP2008118145A (en) * 2006-11-07 2008-05-22 Tokyo Electron Ltd Consecutive measurement of structures formed on semiconductor wafer using polarized reflectometer

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5361137A (en) * 1992-08-31 1994-11-01 Texas Instruments Incorporated Process control for submicron linewidth measurement
TW569368B (en) * 2001-11-14 2004-01-01 Tokyo Electron Ltd Substrate inspecting apparatus, coating and developing apparatus, and substrate inspecting method
TWI314762B (en) 2002-08-13 2009-09-11 Lam Res Corp Method for controlling a recess etch process
US7265382B2 (en) 2002-11-12 2007-09-04 Applied Materials, Inc. Method and apparatus employing integrated metrology for improved dielectric etch efficiency
US7514277B2 (en) * 2004-09-14 2009-04-07 Tokyo Electron Limited Etching method and apparatus
JP4574300B2 (en) 2004-09-14 2010-11-04 東京エレクトロン株式会社 Etching method and computer storage medium
US7662646B2 (en) * 2006-03-17 2010-02-16 Tokyo Electron Limited Plasma processing method and plasma processing apparatus for performing accurate end point detection
US20080078948A1 (en) * 2006-10-03 2008-04-03 Tokyo Electron Limited Processing termination detection method and apparatus
JP5242906B2 (en) 2006-10-17 2013-07-24 東京エレクトロン株式会社 Substrate processing apparatus control device, control method, and storage medium storing control program

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005129893A (en) * 2003-09-29 2005-05-19 Tokyo Electron Ltd Etching method
JP2006250845A (en) * 2005-03-14 2006-09-21 Topcon Corp Method and apparatus for inspecting defect of pattern
JP2006287232A (en) * 2005-04-02 2006-10-19 Taiwan Semiconductor Manufacturing Co Ltd Matching type optical measurement for dynamically controlling critical dimension (cd), and lithographic process system
JP2007251042A (en) * 2006-03-17 2007-09-27 Tokyo Electron Ltd Plasma processing method and plasma processing apparatus
JP2008118145A (en) * 2006-11-07 2008-05-22 Tokyo Electron Ltd Consecutive measurement of structures formed on semiconductor wafer using polarized reflectometer

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012026117A1 (en) * 2010-08-26 2012-03-01 東京エレクトロン株式会社 Plasma treatment device, and optical monitor device
JP2012049299A (en) * 2010-08-26 2012-03-08 Tokyo Electron Ltd Plasma processing apparatus and optical monitoring device
US8974628B2 (en) 2010-08-26 2015-03-10 Tokyo Electron Limited Plasma treatment device and optical monitor device
JP2015200509A (en) * 2014-04-04 2015-11-12 株式会社日立ハイテクノロジーズ Detection method for three dimensional shape change and three dimensional shape processing device
JP2017195365A (en) * 2016-03-02 2017-10-26 ラム リサーチ コーポレーションLam Research Corporation Etch metric sensitivity for endpoint detection
JP2017167295A (en) * 2016-03-15 2017-09-21 三菱ケミカル株式会社 Spectral reflectance design method, spectral reflectance design device, and spectral reflectance design program
US11704463B2 (en) 2018-04-06 2023-07-18 Lam Research Corporation Method of etch model calibration using optical scatterometry
US11624981B2 (en) 2018-04-10 2023-04-11 Lam Research Corporation Resist and etch modeling
US11921433B2 (en) 2018-04-10 2024-03-05 Lam Research Corporation Optical metrology in machine learning to characterize features
CN117152636A (en) * 2023-10-29 2023-12-01 自然资源部第二海洋研究所 Shallow sea substrate reflectivity remote sensing monitoring method based on dual-band relation
CN117152636B (en) * 2023-10-29 2024-03-15 自然资源部第二海洋研究所 Shallow sea substrate reflectivity remote sensing monitoring method based on dual-band relation

Also Published As

Publication number Publication date
KR101460375B1 (en) 2014-11-10
TWI470689B (en) 2015-01-21
US20100029020A1 (en) 2010-02-04
US7824931B2 (en) 2010-11-02
CN101640168A (en) 2010-02-03
USRE43652E1 (en) 2012-09-11
CN101640168B (en) 2011-04-13
KR20100013284A (en) 2010-02-09
TW201023264A (en) 2010-06-16
JP5027753B2 (en) 2012-09-19

Similar Documents

Publication Publication Date Title
JP5027753B2 (en) Substrate processing control method and storage medium
TWI641828B (en) Method of characterizing structures of interest on semiconductor wafer and semiconductor metrology system
US9721055B2 (en) Measurement model optimization based on parameter variations across a wafer
US8930156B2 (en) Metrology through use of feed forward feed sideways and measurement cell re-use
US8274645B2 (en) Method and apparatus for in-situ metrology of a workpiece disposed in a vacuum processing chamber
JP2005012218A (en) Method and system for monitoring etch process
US20060046323A1 (en) In-situ critical dimension measrument
KR20170107094A (en) Etch process control using optical metrology and sensor devices
US7733502B2 (en) Roughness evaluation method and system
US20030000922A1 (en) Using scatterometry to develop real time etch image
US6448097B1 (en) Measure fluorescence from chemical released during trim etch
US6795193B2 (en) Scatterometer including an internal calibration system
US9059038B2 (en) System for in-situ film stack measurement during etching and etch control method
JP4480482B2 (en) Plasma etching processing apparatus control method and trimming amount control system
US7052575B1 (en) System and method for active control of etch process
JP4900935B2 (en) Optical constant calculation method and substrate processing system
US8173450B1 (en) Method of designing an etch stage measurement system
JP6277627B2 (en) Photomask defect correction method
US6855567B1 (en) Etch endpoint detection
US20030082838A1 (en) Method and system for monitoring a semiconductor wafer plasma etch process
JP2006324384A (en) Etch selectivity measuring method and etch selectivity measurement device
WO2022256194A1 (en) In situ sensor and logic for process control
JP2005303088A (en) Plasma processing apparatus and resist trimming method
JP2004063747A (en) Method of detecting ending point of substrate treatment and method and device for treating substrate
Plumhoff et al. Phase shift mask etch process development utilizing a scatterometry-based metrology tool

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110630

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120524

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120529

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120622

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150629

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5027753

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250