JP2005303088A - Plasma processing apparatus and resist trimming method - Google Patents

Plasma processing apparatus and resist trimming method Download PDF

Info

Publication number
JP2005303088A
JP2005303088A JP2004118291A JP2004118291A JP2005303088A JP 2005303088 A JP2005303088 A JP 2005303088A JP 2004118291 A JP2004118291 A JP 2004118291A JP 2004118291 A JP2004118291 A JP 2004118291A JP 2005303088 A JP2005303088 A JP 2005303088A
Authority
JP
Japan
Prior art keywords
resist pattern
film thickness
line width
emission intensity
width dimension
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004118291A
Other languages
Japanese (ja)
Inventor
Shuichi Noda
周一 野田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2004118291A priority Critical patent/JP2005303088A/en
Publication of JP2005303088A publication Critical patent/JP2005303088A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To perform high-precision stable resist trimming by suppressing variations in resist pattern line width extremely small during processing of many substrates. <P>SOLUTION: A plasma processing apparatus for making a resist pattern on a substrate thin has a holder 104 which holds a substrate 101 in a chamber 102, a light source 110 which irradiates a surface of the substrate 101 with light, and a spectroscope 111 which obtains a reflected light distribution by spectrally diffusing reflected light from the substrate and is equipped with a film thickness detecting means of detecting a resist pattern film thickness based upon the reflected light distribution, a light emission intensity ratio arithmetic part 112c which computes the ratio of light emission intensity of an active species as an etching seed and the light emission intensity of a dissociation species from an etching product from light emission of plasma 109, and an end point control unit 112f which controls the end point of plasma etching processing based upon the light emission intensity ratio computed by the light emission intensity ratio arithmetic part 112c. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、特に露光装置の解像限界以下の超微細レジストパターンを形成するためのプラズマ処理装置及びレジストトリミング方法に関する。   The present invention relates to a plasma processing apparatus and a resist trimming method for forming an ultrafine resist pattern below the resolution limit of an exposure apparatus.

半導体装置の高集積化・微細化の速度は速く、現在では露光装置の解像限界以下の極微細パターンが要求されている。極微細パターンを得るための手段の一つとしてプラズマ処理によるレジストトリミング工程の導入が一般的になりつつある。一方、量産において線幅精度の良いレジストパターンを安定的に得るためには、ウェハ毎の寸法制御が必要不可欠である。しかしながら、レジストトリミング工程においてレジストパターン線幅寸法を直接計測することは極めて困難である。このため、線幅寸法と相関のあるレジストパターン膜厚あるいは光学定数の変化量を検出することにより、レジストパターンの変形量を求め、所望の線幅寸法が得られるようにプラズマ処理の終点を制御する方法が提案されている(例えば、特許文献1参照)。   The speed of high integration and miniaturization of semiconductor devices is fast, and at present, ultrafine patterns that are below the resolution limit of an exposure apparatus are required. Introduction of a resist trimming process by plasma treatment is becoming common as one of means for obtaining an extremely fine pattern. On the other hand, in order to stably obtain a resist pattern with good line width accuracy in mass production, dimensional control for each wafer is indispensable. However, it is extremely difficult to directly measure the resist pattern line width dimension in the resist trimming process. Therefore, by detecting the amount of change in the resist pattern film thickness or optical constant that correlates with the line width dimension, the deformation amount of the resist pattern is obtained, and the end point of the plasma processing is controlled so that the desired line width dimension is obtained. A method has been proposed (see, for example, Patent Document 1).

また、所定の波長領域の反射干渉分光波形の強度に基づいて、透明材料膜内に形成された配線溝の深さを測定する方法が提案されている(例えば、特許文献2参照)。また、成膜状態を示す特性パラメータ値を算出し、算出値と目標値とを比較することにより成膜状態の適否を判定し、必要に応じて、成膜時間及びプロセスパラメータを変更する方法が提案されている(例えば、特許文献3参照)。また、チャンバ内のプラズマ発光状態を測定し、測定したプラズマ発光状態に基づきチャンバ内の初期化状態を制御する方法が提案されている(例えば、特許文献4参照)。   Further, a method for measuring the depth of a wiring groove formed in a transparent material film based on the intensity of a reflection interference spectral waveform in a predetermined wavelength region has been proposed (see, for example, Patent Document 2). Further, there is a method of calculating a characteristic parameter value indicating a film forming state, comparing the calculated value with a target value, determining the suitability of the film forming state, and changing the film forming time and the process parameters as necessary. It has been proposed (see, for example, Patent Document 3). Further, a method has been proposed in which the plasma emission state in the chamber is measured and the initialization state in the chamber is controlled based on the measured plasma emission state (see, for example, Patent Document 4).

特開2002−64047号公報(第2−3頁、図1)JP 2002-64047 A (page 2-3, FIG. 1) 特開2003−229424号公報(第5−7頁、図1,9)Japanese Patent Laying-Open No. 2003-229424 (page 5-7, FIGS. 1 and 9) 特開2003−229362号公報(第8頁、図1)JP 2003-229362 A (page 8, FIG. 1) 特開2002−367958号公報(第4−6頁、図6)JP 2002-367958 (page 4-6, FIG. 6)

しかしながら、上記特許文献1に記載された方法のみでは今後の微細化の要求精度を満たせない。これは、例えば65nmノードの半導体装置で要求されるゲート長32nmの世代では、仮に寸法誤差の許容量を5%とすると1.6nm以下の寸法変動しか許されず、この寸法変動の値は、レジスト線幅寸法と相関のあるレジスト膜厚の精度を高精度に制御しても実現し難い厳しい寸法であるからである。何故ならば、どんなに優れた安定性をもつプラズマ装置でもプロセスばらつきを皆無にすることは不可能であり、レジスト線幅寸法とレジスト膜厚の相関関係がプラズマ装置のプロセスばらつきにより変動してしまうからである。この結果、仮にレジスト膜厚を完全に一定に制御したとしても、レジスト線幅寸法の変動を許容量以下に抑えることが出来なくなる。   However, only the method described in Patent Document 1 cannot satisfy the required accuracy for future miniaturization. This is because, for example, in the generation of a gate length of 32 nm required for a 65 nm node semiconductor device, if the tolerance of dimensional error is 5%, only dimensional variation of 1.6 nm or less is allowed. This is because it is a strict dimension that is difficult to realize even if the resist film thickness accuracy correlated with the line width dimension is controlled with high accuracy. This is because it is impossible to eliminate process variations even with a plasma device having excellent stability, and the correlation between resist line width and resist film thickness varies due to process variations of the plasma device. It is. As a result, even if the resist film thickness is controlled to be completely constant, variations in the resist line width cannot be suppressed to an allowable amount or less.

また、そもそも上記特許文献1に記載された方法では、実用的に見てプラズマ装置中のレジストパターンを正確に計測することは不可能である。通常の光学式膜厚計でのレジストパターン膜厚検出は、検出光のスポットサイズ以上の大きさのレジストパターンが必要であり、微細な半導体装置の回路パターンでの検出は不可能である。また、実際の半導体装置の基板断面構造は非常に複雑で、この基板上のレジスト膜厚の検出は困難である。さらに、プラズマ背景光の干渉により正確な計測が困難である。   In the first place, with the method described in Patent Document 1, it is impossible to accurately measure the resist pattern in the plasma apparatus from a practical viewpoint. Detection of a resist pattern film thickness with a normal optical film thickness meter requires a resist pattern larger than the spot size of the detection light, and cannot be detected with a circuit pattern of a fine semiconductor device. In addition, the substrate cross-sectional structure of an actual semiconductor device is very complicated, and it is difficult to detect the resist film thickness on this substrate. Furthermore, accurate measurement is difficult due to interference of plasma background light.

本発明は、上記従来の課題を解決するためになされたもので、多数枚の基板処理を行う際のレジストパターン線幅寸法のバラツキを極めて小さく抑制し、高精度かつ安定なレジストトリミングを行うことを目的とする。   The present invention has been made to solve the above-described conventional problems, and can perform highly accurate and stable resist trimming with extremely small variations in resist pattern line width when processing a large number of substrates. With the goal.

本発明に係るプラズマ処理装置は、基板上に形成されたレジストパターンをプラズマエッチング処理により細線化するためのプラズマ処理装置であって、
プラズマを生成する処理室と、
前記処理室内に設けられ前記基板を保持する保持部と、
前記基板の表面に光を照射する光源と、前記基板からの反射光を分光して反射光分光分布を得る分光器とを有し、該反射光分光分布に基づいてレジストパターン膜厚を検出する膜厚検出手段と、
前記プラズマの発光を検出し、エッチング種である活性種の発光強度と、エッチング生成物からの解離種の発光強度との発光強度比を演算する発光強度比演算部と、
前記膜厚検出手段により検出されたレジストパターン膜厚と、前記発光強度比演算部により演算された発光強度比とに基づいて、プラズマエッチング処理の終点を制御する終点制御部とを備えたことを特徴とするものである。
A plasma processing apparatus according to the present invention is a plasma processing apparatus for thinning a resist pattern formed on a substrate by plasma etching,
A processing chamber for generating plasma;
A holding unit that is provided in the processing chamber and holds the substrate;
A light source that irradiates light on the surface of the substrate; and a spectroscope that divides the reflected light from the substrate to obtain a reflected light spectral distribution, and detects a resist pattern film thickness based on the reflected light spectral distribution Film thickness detection means;
A light emission intensity ratio calculating unit that detects light emission of the plasma and calculates a light emission intensity ratio between a light emission intensity of an active species that is an etching species and a light emission intensity of a dissociated species from an etching product;
An end point control unit for controlling the end point of the plasma etching process based on the resist pattern film thickness detected by the film thickness detection unit and the emission intensity ratio calculated by the emission intensity ratio calculation unit; It is a feature.

本発明に係るプラズマ処理装置において、前記終点制御部は、
レジストパターン膜厚とそれに対応するレジストパターン線幅寸法との関係を記憶する第1記憶手段と、
前記第1記憶手段に記憶された関係に基づいて、前記膜厚検出手段により検出されたレジストパターン膜厚からレジストパターン線幅寸法を予測する線幅寸法予測手段と、
発光強度比とそれに対応するレジストパターン線幅寸法の変動量との関係を記憶する第2記憶手段と、
前記第2記憶手段に記憶された関係に基づいて、前記線幅寸法予測手段により予測されたレジスト線幅寸法を補正する線幅寸法補正手段とを有し、
前記線幅寸法補正手段により補正されたレジスト線幅寸法と所望のレジスト線幅寸法とを比較して、前記終点を制御することが好適である。
In the plasma processing apparatus according to the present invention, the end point control unit includes:
First storage means for storing the relationship between the resist pattern film thickness and the corresponding resist pattern line width dimension;
Line width dimension predicting means for predicting a resist pattern line width dimension from the resist pattern film thickness detected by the film thickness detecting means based on the relationship stored in the first storage means;
Second storage means for storing the relationship between the emission intensity ratio and the variation amount of the resist pattern line width dimension corresponding thereto;
Line width dimension correcting means for correcting the resist line width dimension predicted by the line width dimension predicting means based on the relationship stored in the second storage means;
It is preferable to control the end point by comparing the resist line width dimension corrected by the line width dimension correcting unit with a desired resist line width dimension.

本発明に係るプラズマ処理装置において、前記膜厚検出手段は、
レジストパターンの膜厚に対応する参照用分光分布を複数記憶する第3記憶手段を更に有し、
前記分光器により得られた反射光分光分布と、前記第3記憶手段に記憶された参照用分光分布とを比較して、前記レジストパターン膜厚を検出することが好適である。
In the plasma processing apparatus according to the present invention, the film thickness detection means includes:
A third storage means for storing a plurality of reference spectral distributions corresponding to the film thickness of the resist pattern;
It is preferable that the resist pattern film thickness is detected by comparing the reflected light spectral distribution obtained by the spectroscope with the reference spectral distribution stored in the third storage means.

本発明に係るプラズマ処理装置において、前記膜厚検出手段は、
レジストパターン被覆率とレジストパターン膜厚の変動量との関係を記憶する第4記憶手段と、
前記第4記憶手段に記憶された関係に基づいて、前記レジストパターン膜厚を補正する膜厚補正手段とを更に有することが好適である。
In the plasma processing apparatus according to the present invention, the film thickness detection means includes:
Fourth storage means for storing the relationship between the resist pattern coverage and the variation amount of the resist pattern film thickness;
It is preferable that the apparatus further includes a film thickness correcting unit that corrects the resist pattern film thickness based on the relationship stored in the fourth storage unit.

本発明に係るプラズマ処理装置において、前記基板の近傍に配置され、前記基板の表面温度と同等の温度を検出する温度検出体を更に備え、
前記終点検出部は、前記膜厚検出手段により検出された膜厚と、前記発光強度比演算部により演算された発光強度比と、前記温度検出体により検出された温度とに基づいて前記終点を制御することが好適である。
In the plasma processing apparatus according to the present invention, the plasma processing apparatus further comprises a temperature detector that is disposed in the vicinity of the substrate and detects a temperature equivalent to the surface temperature of the substrate.
The end point detection unit determines the end point based on the film thickness detected by the film thickness detection unit, the light emission intensity ratio calculated by the light emission intensity ratio calculation unit, and the temperature detected by the temperature detector. It is preferable to control.

本発明に係るレジストトリミング方法は、基板上に形成されたレジストパターンをプラズマエッチング処理により細線化するレジストトリミング方法であって、
プラズマに曝された前記基板の表面に光を照射し、該表面からの反射光を検出し、該反射光から反射光分光分布を得る工程と、
前記反射光分光分布に基づいてレジストパターン膜厚を検出する工程と、
前記プラズマの発光を検出し、エッチング種である活性種の発光強度と、エッチング生成物からの解離種の発光強度との発光強度比を求める工程と、
検出された前記レジストパターン膜厚と、求められた前記発光強度比とに基づいて、プラズマエッチング処理の終点を決定する工程とを含むことを特徴とするものである。
A resist trimming method according to the present invention is a resist trimming method for thinning a resist pattern formed on a substrate by plasma etching,
Irradiating the surface of the substrate exposed to plasma with light, detecting reflected light from the surface, and obtaining a reflected light spectral distribution from the reflected light;
Detecting a resist pattern film thickness based on the reflected light spectral distribution;
Detecting the light emission of the plasma, and determining a light emission intensity ratio between the light emission intensity of the active species that is the etching species and the light emission intensity of the dissociated species from the etching product;
And a step of determining an end point of the plasma etching process based on the detected resist pattern film thickness and the obtained emission intensity ratio.

本発明に係るレジストトリミング方法において、前記終点を決定する工程は、レジストパターン膜厚とそれに対応するレジストパターン線幅との関係に基づいて、前記検出されたレジストパターン膜厚からレジストパターン線幅寸法を予測する工程と、
発光強度比とそれに対応するレジストパターン線幅寸法との関係に基づいて、前記予測されたレジストパターン線幅寸法を補正する工程と、
前記補正されたレジストパターン線幅寸法と所望のレジスト線幅寸法とを比較して、前記終点を決定する工程とを含むことが好適である。
In the resist trimming method according to the present invention, the step of determining the end point is based on the relationship between the resist pattern film thickness and the corresponding resist pattern line width based on the detected resist pattern film thickness. Predicting
Correcting the predicted resist pattern line width dimension based on the relationship between the emission intensity ratio and the corresponding resist pattern line width dimension;
It is preferable to include a step of comparing the corrected resist pattern line width dimension with a desired resist line width dimension to determine the end point.

本発明に係るレジストトリミング方法において、プラズマエッチング処理の開始から2秒以内の前記発光強度比を求めることが好適である。   In the resist trimming method according to the present invention, it is preferable to obtain the emission intensity ratio within 2 seconds from the start of the plasma etching process.

本発明は、以上説明したように、レジストパターン膜厚と発光強度比とに基づいて終点を決定することにより、多数枚の基板処理を行う際のレジストパターン線幅寸法のバラツキを極めて小さく抑制し、高精度かつ安定なレジストトリミングを行うことができる。   As described above, according to the present invention, by determining the end point based on the resist pattern film thickness and the emission intensity ratio, the variation of the resist pattern line width when processing a large number of substrates is suppressed to be extremely small. Highly accurate and stable resist trimming can be performed.

以下、図面を参照して本発明の実施の形態について説明する。図中、同一または相当する部分には同一の符号を付してその説明を簡略化ないし省略することがある。   Embodiments of the present invention will be described below with reference to the drawings. In the drawings, the same or corresponding parts are denoted by the same reference numerals, and the description thereof may be simplified or omitted.

実施の形態1.
図1は、本発明の実施の形態1によるプラズマ処理装置を説明するための概略図である。
図1に示すように、レジストパターンのトリミング処理を行うチャンバ(「プラズマ室」ともいう。)102内に、基板101を載置する保持部としての下部電極104が設けられている。下部電極104上面には静電チャック104aが設けられ、静電チャック104a上に基板101が保持される。静電チャック104aと基板101との間には熱伝導を向上させるためにHeガスが封入される。チャンバ102上部には、下部電極104と対向して上部電極103が設けられている。下部電極104及び上部電極102には、RF電源116,117から高周波が印加される。チャンバ102の上部又は側壁にはガス供給口(図示せず)が設けられ、該ガス供給口からチャンバ102内にプロセスガスが供給される。チャンバ102の底部には、コンダクタンスバルブ115を介して排気ポンプ(図示せず)に接続された排気口114が設けられ、コンダクタンスバルブ115の開度によりチャンバ102内の圧力が制御される。また、図示しないが、チャンバ102側壁、下部電極104及び上部電極103の温度は、センサ等により検出されると共に、熱交換器等により一定に制御されている。
Embodiment 1 FIG.
FIG. 1 is a schematic diagram for explaining a plasma processing apparatus according to Embodiment 1 of the present invention.
As shown in FIG. 1, a lower electrode 104 serving as a holding portion on which a substrate 101 is placed is provided in a chamber (also referred to as a “plasma chamber”) 102 in which a resist pattern trimming process is performed. An electrostatic chuck 104a is provided on the upper surface of the lower electrode 104, and the substrate 101 is held on the electrostatic chuck 104a. He gas is sealed between the electrostatic chuck 104a and the substrate 101 in order to improve heat conduction. An upper electrode 103 is provided on the upper portion of the chamber 102 so as to face the lower electrode 104. A high frequency is applied to the lower electrode 104 and the upper electrode 102 from RF power supplies 116 and 117. A gas supply port (not shown) is provided in the upper part or side wall of the chamber 102, and the process gas is supplied into the chamber 102 from the gas supply port. An exhaust port 114 connected to an exhaust pump (not shown) via a conductance valve 115 is provided at the bottom of the chamber 102, and the pressure in the chamber 102 is controlled by the opening of the conductance valve 115. Although not shown, the temperature of the sidewall of the chamber 102, the lower electrode 104, and the upper electrode 103 is detected by a sensor or the like and is controlled to be constant by a heat exchanger or the like.

本実施の形態1によるプラズマ処理装置は、光干渉式のレジストパターン膜厚検出機構と、プラズマ発光を検出し発光強度比を演算する機構とを備えている。レジストパターン膜厚検出機構は、光源110としてのXeフラッシュランプと、ランプ光と反射光とを導く光ファイバ106と、上部電極103を貫通して設けられた光学窓105と、基板からの反射光を分光して反射光分光分布を得る分光器111と、後述する反射光分光分布の解析および演算・制御等を行う制御部112とを有する。
プラズマ発光を検出し発光強度比を演算する機構は、チャンバ102側壁を貫通して設けられた光学窓107と、プラズマ光を導く光ファイバ108と、プラズマ光を分光する分光器111と、後述する発光強度比の演算等を行う制御部112とを有する。
上記レジストパターン膜厚検出機構と、プラズマ発光強度比演算機構とはそれぞれ信号線で接続されており、光源110の発光、基板101からの反射光の検出、プラズマ109の発光の検出は同期がとられている。
The plasma processing apparatus according to the first embodiment includes a light interference type resist pattern film thickness detection mechanism and a mechanism for detecting plasma emission and calculating a light emission intensity ratio. The resist pattern film thickness detection mechanism includes an Xe flash lamp as the light source 110, an optical fiber 106 that guides the lamp light and reflected light, an optical window 105 provided through the upper electrode 103, and reflected light from the substrate. And a control unit 112 that performs analysis, calculation, control, and the like of a reflected light spectral distribution, which will be described later.
The mechanism for detecting the plasma emission and calculating the emission intensity ratio is an optical window 107 provided through the side wall of the chamber 102, an optical fiber 108 for guiding the plasma light, a spectroscope 111 for splitting the plasma light, and will be described later. And a control unit 112 for calculating the emission intensity ratio.
The resist pattern film thickness detection mechanism and the plasma emission intensity ratio calculation mechanism are each connected by a signal line, and the light emission of the light source 110, the detection of the reflected light from the substrate 101, and the detection of the light emission of the plasma 109 are synchronized. It has been.

制御部112は、反射光分光分布に基づいてレジストパターン膜厚を決定する膜厚検出部112aと、レジストパターン被覆率とレジストパターン膜厚変動との関係に基づいてレジストパターン膜厚を補正する膜厚補正手段112bと、プラズマ光のスペクトルから活性種の発光強度と解離種の発光強度との発光強度比を演算する発光強度比演算部112cとを有する。   The control unit 112 includes a film thickness detection unit 112a that determines the resist pattern film thickness based on the reflected light spectral distribution, and a film that corrects the resist pattern film thickness based on the relationship between the resist pattern coverage and the resist pattern film thickness variation. A thickness correcting unit 112b and a light emission intensity ratio calculating unit 112c that calculates a light emission intensity ratio between the light emission intensity of the active species and the light emission intensity of the dissociated species from the spectrum of the plasma light.

さらに、制御部112は、レジストパターン膜厚とレジストパターン線幅寸法との関係に基づいて、膜厚補正手段112bによって補正されたレジストパターン膜厚からレジストパターン線幅寸法を予測する線幅寸法予測手段112dと、発光強度比とレジストパターン線幅寸法変動量との関係に基づいて、線幅寸法予測手段112dによって予測されたレジストパターン線幅寸法を補正する線幅寸法補正手段112eと、補正されたレジストパターン線幅寸法と所望の線幅寸法とを比較してプラズマエッチング処理の終点を制御する終点制御部112fとを有する。終点制御部112fは、RF電源116,117の制御を行うと共に、プロセスガスの供給制御等を行う。   Further, the control unit 112 predicts the resist pattern line width dimension from the resist pattern film thickness corrected by the film thickness correcting unit 112b based on the relationship between the resist pattern film thickness and the resist pattern line width dimension. A line width dimension correcting means 112e for correcting the resist pattern line width dimension predicted by the line width dimension predicting means 112d based on the relationship between the means 112d, the emission intensity ratio and the variation amount of the resist pattern line width dimension; And an end point control unit 112f that controls the end point of the plasma etching process by comparing the resist pattern line width dimension with a desired line width dimension. The end point control unit 112f controls the RF power sources 116 and 117 and performs process gas supply control and the like.

また、制御部112は、内部或いは外部に、記憶手段113を有している。記憶手段113には、レジストパターン膜厚とレジストパターン線幅寸法との関係(図8参照)、レジストパターン被覆率とレジストパターン膜厚変動量との関係(図6参照)、発光強度比とレジストパターン線幅寸法変動量との関係(図11参照)、反射光の理論分光分布(図4参照)等が記憶されている。制御部112は、記憶手段113に記憶された情報を必要に応じて読み出して利用する。なお、本実施の形態1では1つの記憶手段113に多くの情報を記憶させているが、情報毎に複数の記憶手段を設けてもよい。   In addition, the control unit 112 has a storage unit 113 inside or outside. The storage means 113 stores the relationship between the resist pattern film thickness and the resist pattern line width dimension (see FIG. 8), the relationship between the resist pattern coverage and the resist pattern film thickness fluctuation amount (see FIG. 6), the emission intensity ratio and the resist. The relationship with the pattern line width variation (see FIG. 11), the theoretical spectral distribution of reflected light (see FIG. 4), and the like are stored. The control unit 112 reads and uses the information stored in the storage unit 113 as necessary. Although a large amount of information is stored in one storage unit 113 in the first embodiment, a plurality of storage units may be provided for each piece of information.

なお、本実施の形態1ではプラズマ光を光学窓107から得ているが、光学窓105から得られる光から、基板101表面からのXeフラッシュランプ光の反射光成分を分離してプラズマ光を得ることも可能である。しかし、プラズマ109の厚みが側面に配置した光学窓107から見込んだ方が大きく、また基板表面の干渉を受けずより高感度な検出を可能にするため、チャンバ102側壁の光学窓107からプラズマ光を得る方が望ましい。
また、1台の分光器111によって基板からの反射光の分光と、プラズマ光の分光とを行っているが、基板からの反射光分光用の分光器と、プラズマ光分光用を分光器とを別個に構成してもよい。しかし、エリアセンサを備えた分光器であれば1台で複数の分光ができるので、コスト的及びスペース的に1台の分光器111を用いる方が望ましい。
In the first embodiment, the plasma light is obtained from the optical window 107, but the plasma light is obtained by separating the reflected light component of the Xe flash lamp light from the surface of the substrate 101 from the light obtained from the optical window 105. It is also possible. However, the thickness of the plasma 109 is larger when viewed from the optical window 107 disposed on the side surface, and the plasma light from the optical window 107 on the side wall of the chamber 102 can be detected with higher sensitivity without receiving interference from the substrate surface. It is better to get
In addition, the spectroscope for reflected light from the substrate and the spectroscope for plasma light are performed by one spectroscope 111. The spectroscope for spectroscopic reflection of light from the substrate and the spectroscope for spectroscopic plasma light are used. You may comprise separately. However, since a single spectroscope equipped with an area sensor can perform a plurality of spectrographs, it is desirable to use one spectroscope 111 in terms of cost and space.

次に、上記プラズマ処理装置の動作について説明する。
先ず、レジストパターンの膜厚検出について説明する。
図2は、基板表面から反射した反射光の強度の時間変化を示す図である。本実施の形態1では、図1に示した光源110であるXeフラッシュランプを毎秒10回程度の時間間隔で繰り返し発光させ、基板表面からの反射光の分光分布を分光器111により検出する時間変調計測を行う。この時間間隔がレジストパターン膜厚の検出時間分解能となる。Xeランプ発光時に検出される検出光の強度(a)は、基板101からの反射光だけでなく、プラズマ109からの発光成分も加わる。一方、Xeランプ消灯時に検出される検出光の強度(b)は、プラズマ109からの発光成分のみの強度となる。従って、時間変調計測を行い差分(a)−(b)を求めることによりプラズマ発光の影響を受けずに、レジストパターン膜厚の精度の高い測定が可能となる。
Next, the operation of the plasma processing apparatus will be described.
First, detection of the resist pattern film thickness will be described.
FIG. 2 is a diagram showing a temporal change in the intensity of the reflected light reflected from the substrate surface. In the first embodiment, the Xe flash lamp, which is the light source 110 shown in FIG. 1, emits light repeatedly at a time interval of about 10 times per second, and the time modulation in which the spectroscope 111 detects the spectral distribution of the reflected light from the substrate surface. Measure. This time interval becomes the detection time resolution of the resist pattern film thickness. The intensity (a) of the detection light detected when the Xe lamp emits light includes not only the reflected light from the substrate 101 but also the light emission component from the plasma 109. On the other hand, the intensity (b) of the detection light detected when the Xe lamp is extinguished is the intensity of only the light emission component from the plasma 109. Therefore, by performing time modulation measurement and obtaining the difference (a)-(b), it is possible to measure the resist pattern film thickness with high accuracy without being affected by plasma emission.

図3は、レジストパターン膜厚を検出する基板の断面構造の一例を示す図である。図3に示す断面構造は、MOSLSIのゲート電極形成時の断面構造である。Si基板301内に素子分離(STI:shallow trench isolation)302が形成され、Si基板301上にゲート絶縁膜303が形成されている。ゲート絶縁膜303上にゲート電極材料となるポリシリコン膜304、ポリシリコン膜304のエッチングマスク材料となるTEOS酸化膜305、反射防止膜306が順次積層され、反射防止膜306上にレジストパターン307が形成されている。
図3から分かるように、実際のエッチング基板の構造は非常に複雑なものである。このため、基板上のレジストパターン307の膜厚をプラズマ処理装置中で正確に計測するには基板断面構造のモデル化が必要不可欠である(後述)。
図3に示すような断面構造を有する基板に対して、基板上方からXeフラッシュランプ光308を照射する。このとき、入射光308および反射光309の面積は、基板301上に形成されたパターン307の大きさと比べると十分に広く、望ましくは、デバイスのチップサイズと同等以上の面積とし、基板表面からの平均的な反射光を得るようにする。基板上の場所により積層構造が異なっているので、図3に示すような断面構造の場合、4種類の異なった干渉信号309a〜309dの総和が反射光309となって検出される。上述した基板断面構造のモデル化は、異なった干渉信号309a〜309dが得られる各部分の積層構造と、それらの面積比率とを定義することによって行う。
FIG. 3 is a diagram showing an example of a cross-sectional structure of the substrate for detecting the resist pattern film thickness. The cross-sectional structure shown in FIG. 3 is a cross-sectional structure when a MOS LSI gate electrode is formed. An element isolation (STI: shallow trench isolation) 302 is formed in the Si substrate 301, and a gate insulating film 303 is formed on the Si substrate 301. A polysilicon film 304 as a gate electrode material, a TEOS oxide film 305 as an etching mask material for the polysilicon film 304, and an antireflection film 306 are sequentially stacked on the gate insulating film 303, and a resist pattern 307 is formed on the antireflection film 306. Is formed.
As can be seen from FIG. 3, the structure of the actual etching substrate is very complicated. For this reason, in order to accurately measure the film thickness of the resist pattern 307 on the substrate in the plasma processing apparatus, modeling of the substrate cross-sectional structure is indispensable (described later).
A substrate having a cross-sectional structure as shown in FIG. 3 is irradiated with Xe flash lamp light 308 from above the substrate. At this time, the areas of the incident light 308 and the reflected light 309 are sufficiently large as compared with the size of the pattern 307 formed on the substrate 301, and preferably the area is equal to or larger than the chip size of the device. Try to get average reflected light. Since the laminated structure differs depending on the location on the substrate, in the case of the cross-sectional structure as shown in FIG. 3, the sum of four different interference signals 309 a to 309 d is detected as reflected light 309. The above-described modeling of the substrate cross-sectional structure is performed by defining the laminated structure of each part from which different interference signals 309a to 309d are obtained and their area ratio.

図4は、レジストパターン膜厚の予測方法を説明するための図である。
図1の膜厚検出部112aにおいて、図4に示すように、図1の分光器111で得られる基板からの反射光の分光分布と、定義した断面構造モデルから得られる反射光の理論分光分布とを対比させることにより、レジストパターン膜厚を予測する。ここで、反射光の理論分光分布は、断面構造モデルで定義した各積層膜の材料の光学定数(屈折率n及び吸収係数k)及び各積層膜の膜厚を入力パラメータとし、レジストパターンの膜厚を変数(t)として繰り返し計算を行うことにより求める。実測した反射光分光分布と、計算した反射光理論分光分布とが最も近くなる時のtが、予測されるレジストパターン膜厚となる。図4から分かるように、実際に即した基板構造を定義した場合の理論分光分布は、実際の分光分布とよく一致する。
FIG. 4 is a diagram for explaining a method of predicting the resist pattern film thickness.
In the film thickness detector 112a of FIG. 1, as shown in FIG. 4, the spectral distribution of the reflected light from the substrate obtained by the spectroscope 111 of FIG. 1, and the theoretical spectral distribution of the reflected light obtained from the defined cross-sectional structure model And the resist pattern film thickness is predicted. Here, the theoretical spectral distribution of the reflected light is obtained by using the optical constants (refractive index n and absorption coefficient k) of the material of each laminated film defined by the cross-sectional structure model and the film thickness of each laminated film as input parameters. The thickness is obtained by repeatedly calculating with the variable (t). The t at which the actually measured reflected light spectral distribution and the calculated reflected light theoretical spectral distribution are closest is the predicted resist pattern film thickness. As can be seen from FIG. 4, the theoretical spectral distribution in the case of defining a substrate structure in accordance with the actuality is in good agreement with the actual spectral distribution.

次に、図1及び図5を参照して、本実施の形態1によるレジストトリミング方法について説明する。
図5は、本実施の形態1において、レジストトリミング工程を説明するための工程断面図である。図1および図5を用いてレジストトリミング工程の具体的条件・方法について述べる。なお、図1は、条件・方法の説明が可能な程度に簡略化したもので、以下の説明において記述される詳細機構部は省略してある。
図5(a)は、トリミング前の基板断面構造を示す図である。図5(a)に示す基板断面構造は図3に示した構造と概略同一であるため詳述は省略するが、反射防止膜306の材料として有機BARC材を用い、レジストパターン307の材料としてArFリソグラフィ用レジストを用いる。
基板301をチャンバ102下部電極104の静電チャック104a上に載置し、基板301裏面と静電チャック104aとの間にHeガスを3Torrの圧力で封入する。下部電極104、上部電極103及びチャンバ102側壁の温度は、それぞれ40℃、80℃、60℃にそれぞれ制御する。チャンバ102内にOとCFの混合ガスを54:26sccmの流量比で導入し、コンダクタンスバルブ115を開閉制御してチャンバ102内の圧力を20mTorrに調節する。その後、RF電源117から上部電極103に60MHz、600Wの高周波電力を、RF電源116から下部電極104に13.56MHz、100Wの高周波電力を印加することにより、チャンバ102内にプラズマ109が励起され、基板上の有機BARC層306のプラズマエッチング処理が開始される。有機BARC層306のエッチングと共に、高さT1、線幅寸法L1のArFレジストパターン307もエッチングされ、図5(b)に示すように、高さT2、線幅寸法L2のArFレジストパターン307aに変化する。
有機BARC材306のエッチングが終わった後も同じ条件で継続してプラズマ処理をおこなっていくと、ArFレジストパターン307aは、図5(c)に示すように、高さT3、線幅寸法L3のArFレジストパターン307bに変化する。
Next, a resist trimming method according to the first embodiment will be described with reference to FIGS.
FIG. 5 is a process cross-sectional view for explaining the resist trimming process in the first embodiment. Specific conditions and methods of the resist trimming process will be described with reference to FIGS. Note that FIG. 1 is simplified to the extent that the conditions and methods can be described, and the detailed mechanism section described in the following description is omitted.
FIG. 5A is a diagram showing a cross-sectional structure of the substrate before trimming. The cross-sectional structure of the substrate shown in FIG. 5A is substantially the same as the structure shown in FIG. 3 and will not be described in detail. However, an organic BARC material is used as the material of the antireflection film 306 and ArF is used as the material of the resist pattern 307. A lithography resist is used.
The substrate 301 is placed on the electrostatic chuck 104a of the lower electrode 104 of the chamber 102, and He gas is sealed at a pressure of 3 Torr between the back surface of the substrate 301 and the electrostatic chuck 104a. The temperatures of the lower electrode 104, the upper electrode 103, and the side wall of the chamber 102 are controlled to 40 ° C., 80 ° C., and 60 ° C., respectively. A mixed gas of O 2 and CF 4 is introduced into the chamber 102 at a flow rate ratio of 54:26 sccm, and the conductance valve 115 is controlled to open and close to adjust the pressure in the chamber 102 to 20 mTorr. Thereafter, by applying high frequency power of 60 MHz and 600 W from the RF power source 117 to the upper electrode 103 and applying high frequency power of 13.56 MHz and 100 W to the lower electrode 104 from the RF power source 116, the plasma 109 is excited in the chamber 102, Plasma etching processing of the organic BARC layer 306 on the substrate is started. Along with the etching of the organic BARC layer 306, the ArF resist pattern 307 having the height T1 and the line width dimension L1 is also etched, and as shown in FIG. 5B, the ArF resist pattern 307a having the height T2 and the line width dimension L2 is changed. To do.
When the plasma treatment is continuously performed under the same conditions after the etching of the organic BARC material 306 is finished, the ArF resist pattern 307a has a height T3 and a line width L3 as shown in FIG. The ArF resist pattern 307b is changed.

以上説明したレジストトリミング工程中、上述したレジストパターン膜厚検出手段により膜厚監視を継続して行い、高さT3が所望の値となったときレジストトリミング処理を終了するわけであるが、本発明者の鋭意検討の結果、次のような問題が見出された。
レジストパターン膜厚測定の絶対精度は基板上のレジストパターンの被覆率により影響を受け、被覆率が小さいほど測定誤差が大きくなることが分かった。図6は、レジストパターン膜厚検出値のレジストパターン被覆率依存性を示す図である。図6に示すように、レジストパターン被覆率が94%の時には、実際の膜厚(下式(1)における実測膜厚T)と、検出膜厚tの間の誤差は1%以下と良好であった。しかし、レジストパターン被覆率が53%,21%と減少するに伴い、その誤差が大きくなることが分かった。しかしながら、本方法で予測されるレジストパターン膜厚は線形性が良好のため、一次関数による近似値補正によって容易に測定精度の補正を行うことが可能である。
T=at+b, (a,bは定数)・・・式(1)
膜厚補正手段112bにおいて式(1)により近似値補正を行うことにより、図7に示すように、レジストパターン被覆率が21%でも絶対精度が1%以内に収まっているのがわかる。よって、本実施の形態1においては上記近似値補正が不可欠である。レジストパターン膜厚の検出精度がパターン被覆率の減少とともに劣化する原因はよくわからないが、薄膜の光学定数が処理中に変化しているのが原因でないかと推測される。
During the resist trimming process described above, the film thickness monitoring is continuously performed by the resist pattern film thickness detecting means described above, and the resist trimming process is terminated when the height T3 reaches a desired value. As a result of the diligent study, the following problems were found.
It was found that the absolute accuracy of resist pattern film thickness measurement is affected by the coverage of the resist pattern on the substrate, and the measurement error increases as the coverage decreases. FIG. 6 is a diagram showing the dependency of the resist pattern film thickness detection value on the resist pattern coverage. As shown in FIG. 6, when the resist pattern coverage is 94%, the error between the actual film thickness (measured film thickness T in the following equation (1)) and the detected film thickness t is as good as 1% or less. there were. However, it was found that the error increases as the resist pattern coverage decreases to 53% and 21%. However, since the resist pattern film thickness predicted by this method has good linearity, it is possible to easily correct the measurement accuracy by correcting the approximate value using a linear function.
T = at + b, (a and b are constants) ... Equation (1)
As shown in FIG. 7, by performing the approximate value correction by the film thickness correcting means 112b using the equation (1), it can be seen that the absolute accuracy is within 1% even when the resist pattern coverage is 21%. Therefore, in the first embodiment, the above approximate value correction is indispensable. The reason why the detection accuracy of the resist pattern film thickness deteriorates with a decrease in the pattern coverage is not well understood, but it is presumed that the optical constant of the thin film is changed during the process.

図8は、本実施の形態1において、トリミング処理時間を変化させた時のレジストパターン膜厚とレジストパターン線幅寸法との関係を示す図である。詳細には、ArFリソグラフィ後の線幅寸法120nmのArFレジストパターンをトリミング処理した場合のパターン変形量を示している。図8に示すように、レジストパターンの線幅寸法Lと膜厚Tとの相関は完全に比例関係にあり、下式(2)で表される。
L=cT+d, (c,dは定数)・・・式(2)
この式(2)の関係からレジストパターンの膜厚が検出されれば、図1の線幅寸法予測手段112dによって線幅寸法が予測できることが分かる。
FIG. 8 is a diagram showing the relationship between the resist pattern film thickness and the resist pattern line width dimension when the trimming processing time is changed in the first embodiment. Specifically, the pattern deformation amount when the ArF resist pattern having a line width of 120 nm after ArF lithography is trimmed is shown. As shown in FIG. 8, the correlation between the line width dimension L of the resist pattern and the film thickness T is completely proportional, and is expressed by the following equation (2).
L = cT + d, where c and d are constants (2)
If the film thickness of the resist pattern is detected from the relationship of Expression (2), it can be seen that the line width dimension can be predicted by the line width dimension predicting unit 112d in FIG.

しかしながら、実際のプロセスでは、更に次のような問題が発生することが分かった。
図9は、多数枚の基板を連続処理した場合のレジストパターン線幅寸法の変動を示す図である。詳細には、図8に示す関係(式(2)の関係)を利用してレジストパターン線幅寸法Lが40nmに仕上がる膜厚Tになるようにトリミング処理時間を制御して多数枚の基板を連続処理した場合の、レジストパターン線幅寸法の安定性を示す。レジストパターンの膜厚Tのバラツキを2nm以内に抑えているにも関わらず、線幅寸法として3nm程度のバラツキが生じた。図8の関係では線幅変化量/膜厚変化量の比率は0.45であり、膜厚のバラツキから予想される寸法バラツキの値は2nm×0.45=0.9nmである。しかし、実際の寸法バラツキの値(=3nm)は、予想値の3倍以上大きな値となっている。この原因は、連続処理時のプラズマ装置内で、どうしても避けられないプラズマ状態の変動が生じるためであると考えられる。
However, it has been found that the following problems occur in the actual process.
FIG. 9 is a diagram showing a variation in the resist pattern line width when a large number of substrates are continuously processed. More specifically, by using the relationship shown in FIG. 8 (the relationship of equation (2)), the trimming processing time is controlled so that the resist pattern line width dimension L is a film thickness T finished to 40 nm, and a large number of substrates are formed. The stability of the resist pattern line width dimension when continuously processed is shown. Although the variation in the film thickness T of the resist pattern was suppressed to within 2 nm, the variation in the line width dimension was about 3 nm. In the relationship of FIG. 8, the ratio of the line width variation / film thickness variation is 0.45, and the value of the dimensional variation expected from the variation in film thickness is 2 nm × 0.45 = 0.9 nm. However, the actual dimensional variation value (= 3 nm) is a value that is at least three times larger than the expected value. This is considered to be because the plasma state inevitably fluctuates in the plasma apparatus during continuous processing.

本発明者は、このようなプラズマ状態の変動を検出する方法として、図1の分光器111で得られるプラズマ発光からの発光スペクトルを用いることを見出した。図10は、BARCエッチング〜トリミングプロセス中のプラズマのO原子とCO分子の発光スペクトル強度の時間変化を示す図である。図10には、多数枚の基板を処理した結果(発光スペクトル強度)を重ねて示している。ここで、O原子はBARCやレジストパターンのエッチングを行う活性種の一つであり、CO分子はエッチング生成物からの解離種の一つである。図10に示すように、O原子の発光スペクトルは、BARCエッチが終了しトリミングプロセスへ移行すると、エッチング対象物の面積が小さくなりO原子の消費が少なくなるため発光強度が上がる。これに対して、CO分子の発光スペクトルは、トリミングプロセスに移行すると、エッチング生成物が減少しその解離種であるCO密度が減少するため発光強度が下がる。このうち特徴的な部分は、エッチング開始直後の2秒間のCO発光強度であり、その他の部分に比べバラツキが大きいことがわかる。
図11は、トリミング時間を22秒としたときの、エッチング開始後0.5秒時点におけるO/CO発光スペクトル強度比と、トリミングされたレジストパターン線幅寸法との相関を示した図である。両者の間には直線的な相関が認められ、レジストパターン線幅に変動を与えるプラズマ中の変動は、エッチング開始直後の2秒間に生じていることがわかった。また、この結果より、多数基板の連続処理時における線幅変動を予測し補正が可能である。エッチング開始後0.5秒後における発光強度比Rから予想される寸法変動量Dは、下式(3)で表される。
D=eR+f(e,fは定数)・・・式(3)
従って、レジストパターン膜厚Tとレジストパターン線幅寸法Lとの関係は、式(2)の関係にプラズマ状態の変化による寸法変動量Dを考慮し、下式(4)で表される。
L=cT+d-D=cT+d-eR-f・・・式(4)
更に式(1)の検出するレジストパターン膜厚tと実際の膜厚Tとの関係を考慮すると、検出するレジストパターン膜厚tとレジストパターン線幅寸法Lとの関係は、下式(5)で表される。
L=c(at+b)+ d - eR-f・・・式(5)
この関係より、レジストパターン膜厚検出手段により検出される膜厚tと、発光強度比演算部112cにより演算される発光強度比Rとに基づいてレジストパターン線幅寸法Lを予測しながら、所望の線幅寸法で終点制御部112fにより処理を停止する。これにより、基板を連続処理した場合であってもレジストパターン線幅寸法を高精度に制御することが可能となる。このときの結果を図12に示す。BARCエッチング中にレジストパターン膜厚と、エッチング開始後0.5秒後のO/CO発光スペクトル強度比を同時にモニターし、これに基づいてトリミング処理の終点を制御することによって、基板を連続処理した場合においても、寸法バラツキが格段に抑制された。
The present inventor has found that the emission spectrum from the plasma emission obtained by the spectroscope 111 of FIG. 1 is used as a method for detecting such a change in the plasma state. FIG. 10 is a diagram showing temporal changes in emission spectrum intensities of plasma O atoms and CO molecules during the BARC etching to trimming process. FIG. 10 shows the result of processing a large number of substrates (emission spectrum intensity) in an overlapping manner. Here, the O atom is one of active species for etching the BARC and the resist pattern, and the CO molecule is one of dissociated species from the etching product. As shown in FIG. 10, in the emission spectrum of O atoms, when the BARC etch is completed and the process proceeds to the trimming process, the area of the etching object is reduced and the consumption of O atoms is reduced, so that the emission intensity is increased. On the other hand, when the emission spectrum of the CO molecule shifts to the trimming process, the etching product decreases and the CO density as the dissociated species decreases, so the emission intensity decreases. Of these, the characteristic part is the CO emission intensity for 2 seconds immediately after the start of etching, and it can be seen that the variation is larger than the other parts.
FIG. 11 is a diagram showing the correlation between the O / CO emission spectrum intensity ratio at 0.5 seconds after the start of etching and the trimmed resist pattern line width when the trimming time is 22 seconds. A linear correlation was observed between the two, and it was found that fluctuations in the plasma that caused fluctuations in the resist pattern line width occurred in 2 seconds immediately after the start of etching. Further, from this result, it is possible to predict and correct the line width variation during continuous processing of a large number of substrates. The dimensional variation D expected from the emission intensity ratio R 0.5 seconds after the start of etching is expressed by the following equation (3).
D = eR + f (e and f are constants) Expression (3)
Accordingly, the relationship between the resist pattern film thickness T and the resist pattern line width dimension L is expressed by the following expression (4) in consideration of the dimension variation amount D due to the change of the plasma state in the relation of the expression (2).
L = cT + d−D = cT + d−eR−f (4)
Further, in consideration of the relationship between the resist pattern film thickness t detected by Equation (1) and the actual film thickness T, the relationship between the detected resist pattern film thickness t and the resist pattern line width dimension L is expressed by the following equation (5). It is represented by
L = c (at + b) + d−eR−f Formula (5)
From this relationship, the resist pattern line width dimension L is predicted based on the film thickness t detected by the resist pattern film thickness detecting means and the light emission intensity ratio R calculated by the light emission intensity ratio calculation unit 112c. The processing is stopped by the end point control unit 112f at the line width dimension. As a result, even when the substrate is continuously processed, the resist pattern line width dimension can be controlled with high accuracy. The result at this time is shown in FIG. The substrate was continuously processed by simultaneously monitoring the resist pattern film thickness and the O / CO emission spectrum intensity ratio 0.5 seconds after the start of etching during BARC etching, and controlling the end point of the trimming process based on this. Even in the case, the dimensional variation was remarkably suppressed.

以上説明したように、本実施の形態1によれば、光干渉式膜厚計の光源110を点滅させながらレジストパターン膜厚の時間変調計測を行い、基板構造モデルに基づいた反射光理論分光分布と、検出した反射光分光分布との関係から膜厚検出部112aによりレジストパターン膜厚を予測する。レジスト被覆率とレジストパターン膜厚の変動量との関係に基づいて、膜厚検出部112aが予測したレジストパターン膜厚を膜厚補正手段112bにより補正する。よって、レジストトリミング処理を行うプラズマ処理装置において、プラズマ109中の基板上のレジストパターン膜厚を、プラズマ109に擾乱されずに正確に検出することが可能となる。   As described above, according to the first embodiment, time modulation measurement of the resist pattern film thickness is performed while blinking the light source 110 of the optical interference film thickness meter, and the reflected light theoretical spectral distribution based on the substrate structure model is performed. Then, the film thickness detection unit 112a predicts the resist pattern film thickness from the relationship between the detected reflected light spectral distribution. Based on the relationship between the resist coverage and the variation amount of the resist pattern film thickness, the film thickness correcting unit 112b corrects the resist pattern film thickness predicted by the film thickness detector 112a. Therefore, in the plasma processing apparatus that performs the resist trimming process, the resist pattern film thickness on the substrate in the plasma 109 can be accurately detected without being disturbed by the plasma 109.

さらに、本実施の形態1では、予め求めておいたレジストパターンの膜厚と線幅寸法との関係に基づいて、線幅寸法予測手段112dによりレジストパターン線幅寸法を予測し、発光強度比演算部112cにより演算した発光強度比とレジストパターン線幅寸法変動量との関係に基づいて、線幅寸法補正手段112eによりレジストパターン線幅寸法を補正し、この補正したレジストパターン線幅寸法に基づいて終点制御部112fによりトリミング処理の終点を制御するようにした。従って、多数枚の基板処理を行う際のレジストパターン線幅寸法のバラツキを極めて小さく抑制し、高精度かつ安定なレジストトリミングを行うことが可能となる。   Further, in the first embodiment, the line width dimension predicting unit 112d predicts the resist pattern line width dimension based on the relationship between the thickness of the resist pattern and the line width dimension obtained in advance, and calculates the emission intensity ratio. The line width dimension correcting unit 112e corrects the resist pattern line width dimension based on the relationship between the emission intensity ratio calculated by the unit 112c and the resist pattern line width dimension variation amount, and based on the corrected resist pattern line width dimension. The end point of the trimming process is controlled by the end point control unit 112f. Accordingly, it is possible to suppress resist pattern line width variations when processing a large number of substrates to be extremely small, and to perform highly accurate and stable resist trimming.

なお、本実施の形態1では、チャンバ102内に上部電極103と下部電極104とを対向配置した平行平板型プラズマ処理装置について説明したが、これ以外のプラズマ処理装置に対しても本発明を適用することができる。   In the first embodiment, the parallel plate type plasma processing apparatus in which the upper electrode 103 and the lower electrode 104 are opposed to each other in the chamber 102 has been described. However, the present invention is applied to other plasma processing apparatuses. can do.

実施の形態2.
上記実施の形態1では、光干渉式の膜厚検出機構を用いてレジストパターン膜厚を検出するに際し、実際の量産に適用させるために、基板構造のモデル化を、基板構造やパターンレイアウトの異なる各デバイスに対して行う必要がある。この際、素子構造と比べて非常に広い面積からの反射光を平均的に検出するため、基板構造のモデル化においてはそれを正確に定義することが困難であり、理論計算による反射光分光分布と一致させるには、ある程度の試行錯誤によって最適化することが必要となり手続きが煩雑である。
Embodiment 2. FIG.
In the first embodiment, when the resist pattern film thickness is detected using the optical interference type film thickness detection mechanism, the substrate structure is modeled differently in order to apply it to actual mass production. Must be done for each device. At this time, reflected light from a very large area compared to the device structure is detected on average, so it is difficult to accurately define it in the modeling of the substrate structure. Therefore, it is necessary to optimize by a certain amount of trial and error, and the procedure is complicated.

本発明の実施の形態2では、レジストパターン膜厚検出機構が実施の形態1とは相違する。以下、実施の形態1との相違点であるレジストパターン膜厚検出機構について説明する。なお、主な装置構成および方法は実施の形態1と同じであるため、その説明を省略する。   In the second embodiment of the present invention, the resist pattern film thickness detection mechanism is different from the first embodiment. Hereinafter, a resist pattern film thickness detection mechanism that is different from the first embodiment will be described. The main apparatus configuration and method are the same as those in the first embodiment, and thus the description thereof is omitted.

本実施の形態2によるプラズマ処理装置は、図示は省略するが、記憶手段113に予め取得した各処理時間における反射光分光分布(参照用分光分布)とその時の実測レジストパターン膜厚とを記憶(データベース化)しておき、処理中に検出された反射光分光分布と記憶した参照用分光分布とを照合する分光分布照合手段を制御部112の膜厚検出部112a内に備えている。   Although not shown, the plasma processing apparatus according to the second embodiment stores the reflected light spectral distribution (reference spectral distribution) at each processing time and the actually measured resist pattern film thickness obtained at that time in the storage means 113 ( In the film thickness detection unit 112a of the control unit 112, a spectral distribution collating unit that collates the reflected light spectral distribution detected during the processing with the stored reference spectral distribution.

図13は、本発明の実施の形態2において、基板からの反射光分光分布の経時変化を示す図である。図13に示すように、ある種類のデバイスのレジストパターンをトリミング処理する際、該トリミング処理中の反射光分光分布の形状は、例えば、13秒,16秒,19秒,22秒,25秒と時間の経過に伴って変化する。すなわち、レジストトリミング中に検出される反射光分光分布の形状は、レジストパターン膜厚の変化に伴って変化する。
トリミング処理の各経過時間における反射光分光分布形状と、その時に実測したレジストパターン膜厚との関係を求めておけば、反射光分光分布の照合によりレジストパターンの膜厚を予測することができる。よって、レジストパターン膜厚をリアルタイムで予測しながら、トリミング処理を行うことができる。
FIG. 13 is a diagram showing a change with time in the spectral distribution of reflected light from the substrate in the second embodiment of the present invention. As shown in FIG. 13, when trimming a resist pattern of a certain type of device, the shape of the reflected light spectral distribution during the trimming process is, for example, 13 seconds, 16 seconds, 19 seconds, 22 seconds, and 25 seconds. It changes over time. That is, the shape of the reflected light spectral distribution detected during resist trimming changes with changes in the resist pattern film thickness.
If the relationship between the reflected light spectral distribution shape at each elapsed time of the trimming process and the resist pattern film thickness actually measured at that time is obtained, the film thickness of the resist pattern can be predicted by collating the reflected light spectral distribution. Therefore, the trimming process can be performed while the resist pattern film thickness is predicted in real time.

以上説明したように本実施の形態2では、デバイスの種類やパターン形状が異なる基板からの固有の反射光分光分布を実際の基板を用いて予め取得すると共に、その反射光分光分布に対応するレジストパターン膜厚を取得し、それらをデータベース化した。そして、実際のレジストトリミング時に検出される基板の反射光分光分布形状とデータベース内の参照用分光分布形状とを照合し、レジストパターン膜厚を予測するようにした。よって、実施の形態1のように基板構造モデルを定義して理論反射光分光分布を求める必要がなく、複数種類の基板の処理においても高精度なトリミング制御を柔軟に適用可能となる。   As described above, in the second embodiment, a unique reflected light spectral distribution from substrates with different device types and pattern shapes is acquired in advance using an actual substrate, and a resist corresponding to the reflected light spectral distribution is obtained. The pattern film thickness was acquired and made into a database. The reflected light spectral distribution shape of the substrate detected during actual resist trimming is compared with the reference spectral distribution shape in the database to predict the resist pattern film thickness. Therefore, it is not necessary to define a substrate structure model and obtain a theoretical reflected light spectral distribution as in the first embodiment, and high-precision trimming control can be flexibly applied to processing of a plurality of types of substrates.

実施の形態3.
実施の形態1において、多数枚のウェハ処理における寸法安定性の向上の効果が認められた。しかし、本発明者の鋭意検討の結果、100枚単位のウェハの処理を連続して行うと、プラズマの変動以外の要因で、レジストパターン寸法の変動が生じることが見出された。そして、この寸法変動の原因が、基板表面の温度上昇であることが分かった。実施の形態1で説明したように、上部及び下部電極103,104、並びにチャンバ102側壁の温度は、熱交換器等により一定に制御されている。しかしながら、それぞれの表面温度は多数枚の基板を連続処理すると次第に上昇してくる。特に、上部電極103やチャンバ102側壁が石英やセラミックス等の材料からなる防着板(ライナー)で覆われている場合は、熱伝導が低下してしまうため表面温度の上昇が大きくなり、この結果ここからの輻射熱により基板表面の温度も上昇してくる。このような基板表面温度の上昇によりレジストパターンの線幅寸法の変動が問題となる。
Embodiment 3 FIG.
In the first embodiment, the effect of improving the dimensional stability in the processing of a large number of wafers was recognized. However, as a result of intensive studies by the present inventor, it has been found that if processing of 100 wafers is continuously performed, the resist pattern size varies due to factors other than plasma variation. And it turned out that the cause of this dimensional variation is the temperature rise of the substrate surface. As described in the first embodiment, the temperatures of the upper and lower electrodes 103 and 104 and the side wall of the chamber 102 are controlled to be constant by a heat exchanger or the like. However, each surface temperature gradually increases when a large number of substrates are continuously processed. In particular, when the side walls of the upper electrode 103 and the chamber 102 are covered with an adhesion-preventing plate (liner) made of a material such as quartz or ceramics, the increase in surface temperature increases due to a decrease in heat conduction. Radiation heat from here also raises the temperature of the substrate surface. Such a rise in the substrate surface temperature causes a problem of variation in the line width dimension of the resist pattern.

図14は、本発明の実施の形態3によるプラズマ処理装置を説明するための概略図である。なお、主な装置構成および方法は実施の形態1と同じであるため、その説明を省略する。
図14に示すように、基板104の直近に、平板型の温度検出体118が設けられている。該温度検出体113は、例えば、厚さ0.1mmの薄いシリコン板に熱電対が埋め込まれたものである。温度検出体118は、基板101と共に静電チャック104a上に載置されている。図示しないが、温度検出体118及び熱電対は下部電極104と電気的に絶縁されており、ローパスフィルタによってプラズマの高周波ノイズを除去する構造となっている。この熱伝対からの起電力は、アナログ−デジタル変換部(A/D変換部)119によって信号化され、制御部112に検出温度が送られる。制御部112の終点制御部112fは、検出温度に基づいてレジストパターン線幅寸法の変動量を更に予測し、レジストトリミング処理の終点を制御する。
FIG. 14 is a schematic diagram for explaining a plasma processing apparatus according to the third embodiment of the present invention. The main apparatus configuration and method are the same as those in the first embodiment, and thus the description thereof is omitted.
As shown in FIG. 14, a flat plate type temperature detector 118 is provided in the immediate vicinity of the substrate 104. The temperature detector 113 is, for example, a thermocouple embedded in a thin silicon plate having a thickness of 0.1 mm. The temperature detector 118 is placed on the electrostatic chuck 104 a together with the substrate 101. Although not shown, the temperature detector 118 and the thermocouple are electrically insulated from the lower electrode 104, and have a structure in which high-frequency noise of plasma is removed by a low-pass filter. The electromotive force from the thermocouple is converted into a signal by an analog-digital conversion unit (A / D conversion unit) 119, and the detected temperature is sent to the control unit 112. The end point control unit 112f of the control unit 112 further predicts the variation amount of the resist pattern line width dimension based on the detected temperature, and controls the end point of the resist trimming process.

図15は、多数の基板の連続処理時、基板表面の温度上昇によってレジスト線幅寸法が細ってしまう傾向を示す図である。これに対し、温度検出体118により基板表面温度を監視しながら寸法変動量を予測し、レジストトリミング時間を調節した結果を図16に示す。基板表面温度上昇に見合う分だけ処理時間を制御することにより寸法変動量を抑制できる。   FIG. 15 is a diagram showing a tendency that the resist line width dimension is reduced due to the temperature rise of the substrate surface during continuous processing of a large number of substrates. In contrast, FIG. 16 shows the result of adjusting the resist trimming time by predicting the dimensional variation while monitoring the substrate surface temperature by the temperature detector 118. By controlling the processing time by an amount corresponding to the substrate surface temperature rise, the dimensional variation can be suppressed.

以上説明したように本実施の形態3では、実施の形態1で得られる効果に加え、基板表面温度に近い温度を検知することにより基板表面温度の上昇によるレジストパターン線幅寸法の変動を予測することが可能となり、多数枚の基板の処理を行う際の線幅寸法のバラツキを極めて小さく抑制し、高精度かつ安定なレジストトリミングを行うことが可能となる。   As described above, in the third embodiment, in addition to the effects obtained in the first embodiment, a change in the resist pattern line width due to an increase in the substrate surface temperature is predicted by detecting a temperature close to the substrate surface temperature. This makes it possible to suppress variations in the line width when processing a large number of substrates, and to perform highly accurate and stable resist trimming.

なお、本実施の形態3では、実施の形態1に温度検出機構118を付加したが、実施の形態2に付加してもよい。   In the third embodiment, the temperature detection mechanism 118 is added to the first embodiment, but may be added to the second embodiment.

本発明の実施の形態1によるプラズマ処理装置を説明するための概略図である。It is the schematic for demonstrating the plasma processing apparatus by Embodiment 1 of this invention. 基板表面から反射した反射光の強度の時間変化を示す図である。It is a figure which shows the time change of the intensity | strength of the reflected light reflected from the substrate surface. レジストパターン膜厚を検出する基板の断面構造の一例を示す図である。It is a figure which shows an example of the cross-sectional structure of the board | substrate which detects a resist pattern film thickness. レジストパターン膜厚の予測方法を説明するための図である。It is a figure for demonstrating the prediction method of a resist pattern film thickness. レジストトリミング工程を説明するための工程断面図である。It is process sectional drawing for demonstrating a resist trimming process. レジストパターン膜厚検出値のレジストパターン被覆率依存性を示す図である。It is a figure which shows the resist pattern coverage rate dependence of the resist pattern film thickness detection value. レジストパターン膜厚検出値のレジストパターン被覆率依存性を補正した結果を示す図である。It is a figure which shows the result of having corrected the resist pattern coverage dependency of the resist pattern film thickness detection value. トリミング処理時間を変化させた時のレジストパターン膜厚とレジストパターン線幅寸法との関係を示す図である。It is a figure which shows the relationship between a resist pattern film thickness when a trimming process time is changed, and a resist pattern line width dimension. 多数枚の基板を連続処理した場合のレジストパターン線幅寸法の変動を示す図である。It is a figure which shows the fluctuation | variation of the resist pattern line | wire width dimension at the time of processing a lot of board | substrates continuously. BARCエッチング〜トリミングプロセス中のプラズマのO原子とCO分子の発光スペクトル強度の時間変化を示す図である。It is a figure which shows the time change of the emission spectrum intensity | strength of the O atom and CO molecule | numerator of the plasma during a BARC etching-trimming process. エッチング開始後0.5秒時点におけるO/CO発光スペクトル強度比と、トリミングされたレジストパターン線幅寸法との相関を示した図である。It is the figure which showed the correlation with the O / CO emission spectrum intensity ratio in 0.5 second after an etching start, and the trimmed resist pattern line width dimension. 本発明の実施の形態1において、レジストパターン線幅寸法が高精度に制御された結果を示す図である。In Embodiment 1 of this invention, it is a figure which shows the result by which the resist pattern line width dimension was controlled with high precision. 本発明の実施の形態2において、基板からの反射光分光分布の経時変化を示す図である。In Embodiment 2 of this invention, it is a figure which shows the time-dependent change of the reflected light spectral distribution from a board | substrate. 本発明の実施の形態3によるプラズマ処理装置を説明するための概略図である。It is the schematic for demonstrating the plasma processing apparatus by Embodiment 3 of this invention. 基板表面の温度上昇によるレジストパターン線幅寸法の変動を示す図である。It is a figure which shows the fluctuation | variation of the resist pattern line width dimension by the temperature rise of a board | substrate surface. レジストパターン線幅寸法の変動を補正した結果を示す図である。It is a figure which shows the result which correct | amended the fluctuation | variation of the resist pattern line | wire width dimension.

符号の説明Explanation of symbols

101 基板
102 チャンバ
103 上部電極
104 下部電極
104a 静電チャック
105 光学窓
106 光ファイバ
107 光学窓
108 光ファイバ
109 プラズマ
110 光源
111 分光器
112 制御部
112a 膜厚検出部
112b 膜厚補正手段
112c 発光強度比演算部
112d 線幅寸法予測手段
112e 線幅寸法補正手段
112f 終点制御部
113 記憶手段
114 排気口
115 コンダクタンスバルブ
116 下部電極用RF電源
117 上部電極用RF電源
118 温度検出体
119 A/D変換部
DESCRIPTION OF SYMBOLS 101 Substrate 102 Chamber 103 Upper electrode 104 Lower electrode 104a Electrostatic chuck 105 Optical window 106 Optical fiber 107 Optical window 108 Optical fiber 109 Plasma 110 Light source 111 Spectrometer 112 Control part 112a Film thickness detection part 112b Film thickness correction means 112c Light emission intensity ratio Arithmetic unit 112d Line width dimension predicting unit 112e Line width dimension correcting unit 112f End point control unit 113 Storage unit 114 Exhaust port 115 Conductance valve 116 RF power source for lower electrode 117 RF power source for upper electrode 118 Temperature detector 119 A / D converter

Claims (8)

基板上に形成されたレジストパターンをプラズマエッチング処理により細線化するためのプラズマ処理装置であって、
プラズマを生成する処理室と、
前記処理室内に設けられ前記基板を保持する保持部と、
前記基板の表面に光を照射する光源と、前記基板からの反射光を分光して反射光分光分布を得る分光器とを有し、該反射光分光分布に基づいてレジストパターン膜厚を検出する膜厚検出手段と、
前記プラズマの発光を検出し、エッチング種である活性種の発光強度と、エッチング生成物からの解離種の発光強度との発光強度比を演算する発光強度比演算部と、
前記膜厚検出手段により検出されたレジストパターン膜厚と、前記発光強度比演算部により演算された発光強度比とに基づいて、プラズマエッチング処理の終点を制御する終点制御部とを備えたことを特徴とするプラズマ処理装置。
A plasma processing apparatus for thinning a resist pattern formed on a substrate by plasma etching,
A processing chamber for generating plasma;
A holding unit that is provided in the processing chamber and holds the substrate;
A light source that irradiates light on the surface of the substrate; and a spectroscope that divides the reflected light from the substrate to obtain a reflected light spectral distribution, and detects a resist pattern film thickness based on the reflected light spectral distribution Film thickness detection means;
A light emission intensity ratio calculating unit that detects light emission of the plasma and calculates a light emission intensity ratio between a light emission intensity of an active species that is an etching species and a light emission intensity of a dissociated species from an etching product;
An end point control unit for controlling the end point of the plasma etching process based on the resist pattern film thickness detected by the film thickness detection unit and the emission intensity ratio calculated by the emission intensity ratio calculation unit; A plasma processing apparatus.
請求項1に記載のプラズマ処理装置において、
前記終点制御部は、
レジストパターン膜厚とそれに対応するレジストパターン線幅寸法との関係を記憶する第1記憶手段と、
前記第1記憶手段に記憶された関係に基づいて、前記膜厚検出手段により検出されたレジストパターン膜厚からレジストパターン線幅寸法を予測する線幅寸法予測手段と、
発光強度比とそれに対応するレジストパターン線幅寸法の変動量との関係を記憶する第2記憶手段と、
前記第2記憶手段に記憶された関係に基づいて、前記線幅寸法予測手段により予測されたレジスト線幅寸法を補正する線幅寸法補正手段とを有し、
前記線幅寸法補正手段により補正されたレジスト線幅寸法と所望のレジスト線幅寸法とを比較して、前記終点を制御することを特徴とするプラズマ処理装置。
The plasma processing apparatus according to claim 1,
The end point controller
First storage means for storing the relationship between the resist pattern film thickness and the corresponding resist pattern line width dimension;
Line width dimension predicting means for predicting a resist pattern line width dimension from the resist pattern film thickness detected by the film thickness detecting means based on the relationship stored in the first storage means;
Second storage means for storing the relationship between the emission intensity ratio and the variation amount of the resist pattern line width dimension corresponding thereto;
Line width dimension correcting means for correcting the resist line width dimension predicted by the line width dimension predicting means based on the relationship stored in the second storage means;
A plasma processing apparatus, wherein the end point is controlled by comparing a resist line width dimension corrected by the line width dimension correcting unit with a desired resist line width dimension.
請求項1又は2に記載のプラズマ処理装置において、
前記膜厚検出手段は、
レジストパターンの膜厚に対応する参照用分光分布を複数記憶する第3記憶手段を更に有し、
前記分光器により得られた反射光分光分布と、前記第3記憶手段に記憶された参照用分光分布とを比較して、前記レジストパターン膜厚を検出することを特徴とするプラズマ処理装置。
In the plasma processing apparatus according to claim 1 or 2,
The film thickness detecting means includes
A third storage means for storing a plurality of reference spectral distributions corresponding to the film thickness of the resist pattern;
A plasma processing apparatus for detecting the resist pattern film thickness by comparing a reflected light spectral distribution obtained by the spectroscope with a reference spectral distribution stored in the third storage means.
請求項1から3の何れかに記載のプラズマ処理装置において、
前記膜厚検出手段は、
レジストパターン被覆率とレジストパターン膜厚の変動量との関係を記憶する第4記憶手段と、
前記第4記憶手段に記憶された関係に基づいて、前記レジストパターン膜厚を補正する膜厚補正手段とを更に有することを特徴とするプラズマ処理装置。
In the plasma processing apparatus in any one of Claim 1 to 3,
The film thickness detecting means includes
Fourth storage means for storing the relationship between the resist pattern coverage and the variation amount of the resist pattern film thickness;
A plasma processing apparatus, further comprising: a film thickness correcting unit that corrects the resist pattern film thickness based on the relationship stored in the fourth storage unit.
請求項1から4の何れかに記載のプラズマ処理装置において、
前記基板の近傍に配置され、前記基板の表面温度と同等の温度を検出する温度検出体を更に備え、
前記終点検出部は、前記膜厚検出手段により検出された膜厚と、前記発光強度比演算部により演算された発光強度比と、前記温度検出体により検出された温度とに基づいて前記終点を制御することを特徴とするプラズマ処理装置。
In the plasma processing apparatus according to any one of claims 1 to 4,
A temperature detector that is disposed in the vicinity of the substrate and detects a temperature equivalent to the surface temperature of the substrate;
The end point detection unit determines the end point based on the film thickness detected by the film thickness detection unit, the light emission intensity ratio calculated by the light emission intensity ratio calculation unit, and the temperature detected by the temperature detector. A plasma processing apparatus characterized by controlling.
基板上に形成されたレジストパターンをプラズマエッチング処理により細線化するレジストトリミング方法であって、
プラズマに曝された前記基板の表面に光を照射し、該表面からの反射光を検出し、該反射光から反射光分光分布を得る工程と、
前記反射光分光分布に基づいてレジストパターン膜厚を検出する工程と、
前記プラズマの発光を検出し、エッチング種である活性種の発光強度と、エッチング生成物からの解離種の発光強度との発光強度比を求める工程と、
検出された前記レジストパターン膜厚と、求められた前記発光強度比とに基づいて、プラズマエッチング処理の終点を決定する工程とを含むことを特徴とするレジストトリミング方法。
A resist trimming method for thinning a resist pattern formed on a substrate by plasma etching,
Irradiating the surface of the substrate exposed to plasma with light, detecting reflected light from the surface, and obtaining a reflected light spectral distribution from the reflected light;
Detecting a resist pattern film thickness based on the reflected light spectral distribution;
Detecting the light emission of the plasma, and determining a light emission intensity ratio between the light emission intensity of the active species that is the etching species and the light emission intensity of the dissociated species from the etching product;
A resist trimming method comprising: determining an end point of a plasma etching process based on the detected resist pattern film thickness and the obtained emission intensity ratio.
請求項6に記載のレジストトリミング方法において、
前記終点を決定する工程は、レジストパターン膜厚とそれに対応するレジストパターン線幅との関係に基づいて、前記検出されたレジストパターン膜厚からレジストパターン線幅寸法を予測する工程と、
発光強度比とそれに対応するレジストパターン線幅寸法との関係に基づいて、前記予測されたレジストパターン線幅寸法を補正する工程と、
前記補正されたレジストパターン線幅寸法と所望のレジスト線幅寸法とを比較して、前記終点を決定する工程とを含むことを特徴とするレジストトリミング方法。
The resist trimming method according to claim 6,
The step of determining the end point is a step of predicting a resist pattern line width dimension from the detected resist pattern film thickness based on the relationship between the resist pattern film thickness and the corresponding resist pattern line width;
Correcting the predicted resist pattern line width dimension based on the relationship between the emission intensity ratio and the corresponding resist pattern line width dimension;
A step of comparing the corrected resist pattern line width dimension with a desired resist line width dimension and determining the end point.
請求項6又は7に記載のレジストトリミング方法において、
プラズマエッチング処理の開始から2秒以内の前記発光強度比を求めることを特徴とするレジストトリミング方法。
The resist trimming method according to claim 6 or 7,
A resist trimming method characterized in that the emission intensity ratio within 2 seconds from the start of plasma etching is obtained.
JP2004118291A 2004-04-13 2004-04-13 Plasma processing apparatus and resist trimming method Pending JP2005303088A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004118291A JP2005303088A (en) 2004-04-13 2004-04-13 Plasma processing apparatus and resist trimming method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004118291A JP2005303088A (en) 2004-04-13 2004-04-13 Plasma processing apparatus and resist trimming method

Publications (1)

Publication Number Publication Date
JP2005303088A true JP2005303088A (en) 2005-10-27

Family

ID=35334210

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004118291A Pending JP2005303088A (en) 2004-04-13 2004-04-13 Plasma processing apparatus and resist trimming method

Country Status (1)

Country Link
JP (1) JP2005303088A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007058240A1 (en) * 2005-11-16 2007-05-24 Nikon Corporation Substrate processing method, photomask manufacturing method, photomask and device manufacturing method
US7713889B2 (en) 2005-11-16 2010-05-11 Nikon Corporation Substrate processing method, photomask manufacturing method, photomask, and device manufacturing method
JP6804694B1 (en) * 2019-02-08 2020-12-23 株式会社日立ハイテク Etching equipment, etching methods and detectors

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02303022A (en) * 1989-04-28 1990-12-17 Internatl Business Mach Corp <Ibm> Datter formation metaod
JP2002231608A (en) * 2001-02-02 2002-08-16 Hitachi Ltd Method of manufacturing semiconductor device
JP2003229414A (en) * 2002-02-04 2003-08-15 Toshiba Corp Monitoring method, etching method and manufacturing method of semiconductor device
JP2004063747A (en) * 2002-07-29 2004-02-26 Dainippon Screen Mfg Co Ltd Method of detecting ending point of substrate treatment and method and device for treating substrate

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02303022A (en) * 1989-04-28 1990-12-17 Internatl Business Mach Corp <Ibm> Datter formation metaod
JP2002231608A (en) * 2001-02-02 2002-08-16 Hitachi Ltd Method of manufacturing semiconductor device
JP2003229414A (en) * 2002-02-04 2003-08-15 Toshiba Corp Monitoring method, etching method and manufacturing method of semiconductor device
JP2004063747A (en) * 2002-07-29 2004-02-26 Dainippon Screen Mfg Co Ltd Method of detecting ending point of substrate treatment and method and device for treating substrate

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007058240A1 (en) * 2005-11-16 2007-05-24 Nikon Corporation Substrate processing method, photomask manufacturing method, photomask and device manufacturing method
JPWO2007058240A1 (en) * 2005-11-16 2009-05-07 株式会社ニコン Substrate processing method, photomask manufacturing method and photomask, and device manufacturing method
US7713889B2 (en) 2005-11-16 2010-05-11 Nikon Corporation Substrate processing method, photomask manufacturing method, photomask, and device manufacturing method
JP4968589B2 (en) * 2005-11-16 2012-07-04 株式会社ニコン Substrate processing method, photomask manufacturing method and photomask, and device manufacturing method
JP6804694B1 (en) * 2019-02-08 2020-12-23 株式会社日立ハイテク Etching equipment, etching methods and detectors

Similar Documents

Publication Publication Date Title
US9601396B2 (en) 3D NAND staircase CD control by using interferometric endpoint detection
TWI356466B (en) Method and system for monitoring an etch process
JP4841953B2 (en) Recess etching control method
KR100769607B1 (en) Method and apparatus for processing semiconductor waper
JP6033453B2 (en) Plasma endpoint detection using multivariate analysis
JP4563584B2 (en) Method and apparatus for improving accuracy of plasma etching process
US10665516B2 (en) Etching method and plasma processing apparatus
TWI413178B (en) A plasma processing method and a plasma processing apparatus
US20050202575A1 (en) Semiconductor fabricating apparatus and method and apparatus for determining state of semiconductor fabricating process
TW200818364A (en) Neural network methods and apparatuses for monitoring substrate processing
TWI470689B (en) Substrate processing control method and memory media
JP6504915B2 (en) Plasma processing apparatus and plasma processing method
JP2007531054A (en) System and method for etching a mask
JP2002081917A (en) Film thickness measuring method and device for processed material by light emission spectroscopy, and processing method and device for processed material using the same
US20220367298A1 (en) Plasma processing apparatus and plasma processing method
JP6072613B2 (en) Plasma processing method
CN111801775A (en) Plasma processing method and plasma processing apparatus
US20040023403A1 (en) Film evaluating method, temperature measuring method, and semiconductor device manufacturing method
JP2005303088A (en) Plasma processing apparatus and resist trimming method
US12051575B2 (en) Plasma processing apparatus and plasma processing method
JP2001284323A (en) Etching depth detecting apparatus, etching apparatus, etching depth detecting method, etching method and method of manufacturing semiconductor device
JP7254971B2 (en) Plasma processing apparatus and plasma processing method
JP2000124198A (en) Device and method for plasma etching
KR100733120B1 (en) Method and apparatus for detecting processing of semiconductor waper
JP2023100573A (en) Determination method and substrate processing device

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20060821

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Effective date: 20070402

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A711 Notification of change in applicant

Effective date: 20081126

Free format text: JAPANESE INTERMEDIATE CODE: A712

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090203

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090319

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090319

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100126

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100601