JP2010027945A - Semiconductor device and method of manufacturing same - Google Patents
Semiconductor device and method of manufacturing same Download PDFInfo
- Publication number
- JP2010027945A JP2010027945A JP2008189373A JP2008189373A JP2010027945A JP 2010027945 A JP2010027945 A JP 2010027945A JP 2008189373 A JP2008189373 A JP 2008189373A JP 2008189373 A JP2008189373 A JP 2008189373A JP 2010027945 A JP2010027945 A JP 2010027945A
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- insulating film
- film
- semiconductor device
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
本発明は半導体装置及びその製造方法に関し、特にレーザーヒューズ素子を搭載した半導体装置及びその製造方法に関する。 The present invention relates to a semiconductor device and a manufacturing method thereof, and more particularly to a semiconductor device having a laser fuse element and a manufacturing method thereof.
携帯電話やデジタルカメラ等の電子機器の高機能化に対する需要の増大に伴って、高機能を持つ半導体集積回路装置を実現するためにヒューズ素子による回路機能の調整が多用されるようになってきている。この様な半導体集積回路装置は、予め複数のヒューズを備えたヒューズ回路を実装しておき、動作試験等の後に当該ヒューズをレーザ照射により切断することによって実用化されている(例えば特許文献1参照)。 With increasing demand for higher functionality of electronic devices such as mobile phones and digital cameras, adjustment of circuit functions by fuse elements has been frequently used in order to realize semiconductor integrated circuit devices having high functionality. Yes. Such a semiconductor integrated circuit device has been put to practical use by mounting a fuse circuit having a plurality of fuses in advance and cutting the fuse by laser irradiation after an operation test or the like (see, for example, Patent Document 1). ).
この様なヒューズを備えた従来の半導体装置の製造方法について、図14〜図18の工程断面図を参照しながら説明する。 A method of manufacturing a conventional semiconductor device having such a fuse will be described with reference to process cross-sectional views of FIGS.
まず、図14に示すように、シリコン酸化膜からなる絶縁膜101上に、TiとTiNとからなる密着層102、Alを主成分とするメタル層103、及びTiNからなる反射防止膜104を順次堆積する。
First, as shown in FIG. 14, an
続いて、図15に示すように、フォトレジスト(図示省略)をマスクとして、反射防止膜104、メタル層103及び密着層102に対してエッチングを行って、密着層102a、メタル層103a及び反射防止膜104aから構成されるヒューズ111を形成すると同時に、密着層102b、メタル層103b及び反射防止膜104bから構成される配線112を形成した後、前述のフォトレジストを除去する。
Subsequently, as shown in FIG. 15, the
次に、図16に示すように、ヒューズ111及び配線112を覆うように絶縁膜101上に、P−CVD(plasma - chemical vapor deposition)法によりシリコン酸化膜105を堆積した後、化学的機械的研磨法等によりシリコン酸化膜105表面を平坦化し、その後、シリコン酸化膜105上にシリコン窒化膜106を堆積する。
Next, as shown in FIG. 16, a
続いて、図17に示すように、ヒューズ領域を開口したフォトレジスト(図示省略)をマスクとして、ヒューズ111の反射防止膜104aが露出するようにシリコン窒化膜106及びシリコン酸化膜105に対してエッチングを行った後、前述のフォトレジストを除去する。これにより、ヒューズ111に達するヒューズ上開口部107が形成される。
Subsequently, as shown in FIG. 17, the
次に、図18に示すように、ヒューズ上開口部107の底面上及び側壁上並びにシリコン窒化膜106上に、ヒューズ領域の保護膜としてシリコン窒化膜108を堆積する。
しかしながら、図14〜図18に示した従来の半導体装置の製造方法においては、ヒューズの上部が露出するまで絶縁膜のエッチングを行う結果、ヒューズの上部を構成する反射防止膜つまりTiN膜が削られてしまう。その結果、TiN膜が無くなってヒューズからのレーザの反射率が高くなると、ヒューズへ加わるエネルギーが減少し、温度上昇が不十分な状態で溶融したヒューズが流出してしまうという問題(以下、ヒューズの飛散という)が生じる。また、ヒューズの飛散が発生する場合には、ヒューズ間隔を広げてヒューズ間ショートを回避する必要があるため、ヒューズを多用するチップでは特にチップサイズが大きくなるという問題も生じる。 However, in the conventional method of manufacturing the semiconductor device shown in FIGS. 14 to 18, the insulating film is etched until the upper portion of the fuse is exposed, and as a result, the antireflection film, that is, the TiN film constituting the upper portion of the fuse is removed. End up. As a result, if the TiN film disappears and the reflectivity of the laser from the fuse increases, the energy applied to the fuse decreases, and the fuse that melts in a state where the temperature rise is insufficient (hereinafter referred to as fuse fuse). Scattering). Further, when the fuses are scattered, it is necessary to widen the interval between the fuses to avoid a short circuit between the fuses, so that there is a problem that the chip size is particularly increased in a chip that frequently uses fuses.
尚、反射防止膜104aとなるTiN膜は、フォトリソグラフィー工程でヒューズ111を所望の寸法に加工するための反射防止膜の役割も果たしているため、当該TiN膜の厚さはフォトリソグラフィー工程で反射率が低くなる厚さ(i線の場合で30nm程度)に設定されているため、当該TiN膜を予め厚く形成しておくことは困難である。
The TiN film serving as the
前記に鑑み、本発明は、レーザ照射により切断されるヒューズを備えた半導体装置において、レーザの反射率の増加を抑えてヒューズへ加わるエネルギーの低下を抑制することにより、ヒューズの飛散を防止できるようにすることを目的とする。 In view of the above, according to the present invention, in a semiconductor device including a fuse that is cut by laser irradiation, it is possible to prevent scattering of the fuse by suppressing an increase in the reflectance of the laser and suppressing a decrease in energy applied to the fuse. The purpose is to.
前記の目的を達成するために、本発明に係る半導体装置は、半導体基板上に形成された第1の絶縁膜と、前記第1の絶縁膜上に形成されており、TiN膜を表面に有し且つAlを主成分とするヒューズと、前記第1の絶縁膜上に形成された配線と、前記ヒューズ及び前記配線を覆うように前記第1の絶縁膜上に形成された第2の絶縁膜と、前記ヒューズ上及びその周辺領域上を除く前記第2の絶縁膜上に形成された第3の絶縁膜と、前記ヒューズ上及びその周辺領域上に位置する前記第2の絶縁膜上並びに前記第3の絶縁膜上に形成された第4の絶縁膜とを備え、前記ヒューズ上に位置する前記第2の絶縁膜における前記ヒューズの短辺方向の断面は三角形状を有している。 In order to achieve the above object, a semiconductor device according to the present invention includes a first insulating film formed on a semiconductor substrate, a first insulating film, and a TiN film on the surface. And a fuse mainly composed of Al, a wiring formed on the first insulating film, and a second insulating film formed on the first insulating film so as to cover the fuse and the wiring A third insulating film formed on the second insulating film except on the fuse and its peripheral region; on the second insulating film located on the fuse and its peripheral region; and And a fourth insulating film formed on the third insulating film, and a cross section in the short side direction of the fuse in the second insulating film located on the fuse has a triangular shape.
本発明に係る半導体装置において、前記ヒューズの周辺領域上に位置する前記第2の絶縁膜の厚さは、前記配線の周辺領域上に位置する前記第2の絶縁膜の厚さよりも小さいことが好ましい。 In the semiconductor device according to the present invention, the thickness of the second insulating film located on the peripheral region of the fuse is smaller than the thickness of the second insulating film located on the peripheral region of the wiring. preferable.
本発明に係る半導体装置において、前記TiN膜は前記ヒューズの中央部を覆うと共に前記TiN膜の幅は前記ヒューズの短辺方向の幅の半分以上であることが好ましい。 In the semiconductor device according to the present invention, it is preferable that the TiN film covers a central portion of the fuse and the width of the TiN film is not less than half of the width in the short side direction of the fuse.
本発明に係る半導体装置において、前記第3の絶縁膜及び前記第4の絶縁膜は耐湿性を有すること、例えば、前記第3の絶縁膜及び前記第4の絶縁膜はシリコン窒化膜であることが好ましい。 In the semiconductor device according to the present invention, the third insulating film and the fourth insulating film have moisture resistance. For example, the third insulating film and the fourth insulating film are silicon nitride films. Is preferred.
本発明に係る第1の半導体装置の製造方法は、半導体基板上に第1の絶縁膜を形成する工程(a)と、前記第1の絶縁膜上に、TiN膜を表面に有し且つAlを主成分とするヒューズと、配線とを形成する工程(b)と、前記ヒューズ及び前記配線を覆うように前記第1の絶縁膜上に、前記ヒューズの厚さよりも厚い第2の絶縁膜を形成する工程(c)と、前記第2の絶縁膜上に第3の絶縁膜を形成する工程(d)と、前記ヒューズ上及びその周辺領域上に位置する前記第3の絶縁膜をエッチングして除去する工程(e)と、前記ヒューズ上及びその周辺領域上に位置する前記第2の絶縁膜をエッチングして、前記ヒューズ上に前記第2の絶縁膜を残存させつつ前記ヒューズの周辺領域上に位置する前記第2の絶縁膜を薄くする工程(f)と、前記ヒューズ上及びその周辺領域上に位置する前記第2の絶縁膜上並びに前記第3の絶縁膜上に、前記第3の絶縁膜の厚さよりも薄い第4の絶縁膜を形成する工程(g)とを備え、前記工程(c)において、HDP−CVD法を用いて前記第2の絶縁膜を、前記ヒューズの厚さと前記ヒューズの短辺方向の幅の半分との合計厚さよりも薄く形成し、それにより、前記工程(f)において、前記ヒューズ上に残存する前記第2の絶縁膜における前記ヒューズの短辺方向の断面を三角形状にする。 The first semiconductor device manufacturing method according to the present invention includes a step (a) of forming a first insulating film on a semiconductor substrate, a TiN film on the surface of the first insulating film, and an Al layer. A step (b) of forming a fuse having a main component and a wiring, and a second insulating film thicker than the fuse on the first insulating film so as to cover the fuse and the wiring. A step (c) of forming, a step (d) of forming a third insulating film on the second insulating film, and etching the third insulating film located on the fuse and its peripheral region. And removing the step (e), and etching the second insulating film located on the fuse and its peripheral region, leaving the second insulating film on the fuse, and the peripheral region of the fuse A step (f) of thinning the second insulating film located above; Forming a fourth insulating film that is thinner than the thickness of the third insulating film on the second insulating film and the third insulating film located on the fuse and its peripheral region (g) In the step (c), the second insulating film is formed thinner than the total thickness of the thickness of the fuse and half of the width in the short side direction of the fuse in the step (c). Thereby, in the step (f), the cross section in the short side direction of the fuse in the second insulating film remaining on the fuse is made triangular.
本発明に係る第1の半導体装置の製造方法において、前記工程(f)において、前記TiN膜を、前記ヒューズの中央部を覆い且つ前記ヒューズの短辺方向の幅の半分以上の幅を持つように残存させることが好ましい。 In the first method of manufacturing a semiconductor device according to the present invention, in the step (f), the TiN film covers the central portion of the fuse and has a width that is at least half the width in the short side direction of the fuse. It is preferable to leave it in.
本発明に係る第2の半導体装置の製造方法は、半導体基板上に第1の絶縁膜を形成する工程(a)と、前記第1の絶縁膜上に、TiN膜を表面に有し且つAlを主成分とするヒューズと、配線とを形成する工程(b)と、前記ヒューズ及び前記配線を覆うように前記第1の絶縁膜上に、前記ヒューズの厚さと実質的に同等の厚さを持つ第2の絶縁膜をHDP−CVD法を用いて形成する工程(c)と、前記第2の絶縁膜上に第3の絶縁膜を形成する工程(d)と、前記ヒューズ上及びその周辺領域上に位置する前記第3の絶縁膜をエッチングして除去する工程(e)と、前記ヒューズ上及びその周辺領域上に位置する前記第2の絶縁膜上並びに前記第3の絶縁膜上に、前記第3の絶縁膜の厚さよりも薄い第4の絶縁膜を形成する工程(f)とを備え、前記工程(b)において、前記ヒューズの厚さを前記ヒューズの短辺方向の幅の半分以上に設定し、それにより、前記工程(c)において、前記ヒューズ上に位置する前記第2の絶縁膜における前記ヒューズの短辺方向の断面を三角形状にする。 The second method for manufacturing a semiconductor device according to the present invention includes a step (a) of forming a first insulating film on a semiconductor substrate, a TiN film on the surface of the first insulating film, and an Al layer. A step (b) of forming a fuse having a main component and a wiring, and a thickness substantially equal to the thickness of the fuse on the first insulating film so as to cover the fuse and the wiring. A step (c) of forming a second insulating film having HDP-CVD, a step (d) of forming a third insulating film on the second insulating film, and the fuse and its periphery A step (e) of etching and removing the third insulating film located on the region, and on the second insulating film and the third insulating film located on the fuse and its peripheral region. A step (f) of forming a fourth insulating film thinner than the thickness of the third insulating film; In the step (b), the thickness of the fuse is set to be not less than half of the width in the short side direction of the fuse, whereby the second position located on the fuse in the step (c). A cross section in the short side direction of the fuse in the insulating film is triangular.
本発明に係る第1又は第2の半導体装置の製造方法において、前記第3の絶縁膜及び前記第4の絶縁膜は耐湿性を有すること、例えば、前記第3の絶縁膜及び前記第4の絶縁膜はシリコン窒化膜であることが好ましい。 In the first or second semiconductor device manufacturing method according to the present invention, the third insulating film and the fourth insulating film have moisture resistance, for example, the third insulating film and the fourth insulating film. The insulating film is preferably a silicon nitride film.
本発明によると、ヒューズ上の絶縁膜をエッチングする際にヒューズ上に絶縁膜の一部を残存させるため、ヒューズ表面部のTiN膜を、ヒューズ中央部を覆い且つヒューズの短辺方向幅の半分以上の幅を持つように残存させることができる。このため、レーザによってヒューズを切断する際にヒューズからのレーザの反射率の増加を半分以下(ヒューズ表面部のTiN膜が完全に残っている場合と比べて)に抑えることができるので、ヒューズへ加わるエネルギーの低下を抑えることができる。従って、ヒューズを溶融蒸発させるために必要なエネルギーが不足する場合に起きるヒューズの飛散を防止でき、それによりヒューズピッチを小さくしてチップサイズを小さくすることができる。 According to the present invention, when the insulating film on the fuse is etched, a part of the insulating film remains on the fuse. Therefore, the TiN film on the fuse surface covers the fuse central part and is half the width in the short side direction of the fuse. It can remain so as to have the above width. For this reason, when the fuse is cut by the laser, the increase in the reflectance of the laser from the fuse can be suppressed to less than half (compared to the case where the TiN film on the fuse surface part is completely left). A decrease in applied energy can be suppressed. Therefore, it is possible to prevent the scattering of the fuse that occurs when the energy necessary for melting and evaporating the fuse is insufficient, thereby reducing the fuse pitch and the chip size.
また、本発明によると、ヒューズ上に残存させる絶縁膜(第2の絶縁膜)におけるヒューズ短辺方向の断面は三角形状を有しているため、言い換えると、当該絶縁膜のヒューズ周縁部上の厚さは当該絶縁膜のヒューズ中央部上の厚さよりも小さいため、ヒューズ上全面に絶縁膜を厚く残してレーザの反射率の増加を抑える場合と比べて、ヒューズ周縁部上の絶縁膜の強度を低くすることができるので、ヒューズを切断するためのエネルギーを低減することができる。 Further, according to the present invention, since the cross section in the fuse short side direction of the insulating film (second insulating film) remaining on the fuse has a triangular shape, in other words, on the fuse peripheral portion of the insulating film. Since the thickness is smaller than the thickness of the insulating film on the fuse center, the strength of the insulating film on the periphery of the fuse is lower than when suppressing the increase in laser reflectivity by leaving the insulating film thick on the entire surface of the fuse. Therefore, the energy for cutting the fuse can be reduced.
(第1の実施形態)
以下、本発明の第1の実施形態に係る半導体装置及びその製造方法について、図面を参照しながら説明する。
(First embodiment)
Hereinafter, a semiconductor device and a manufacturing method thereof according to a first embodiment of the present invention will be described with reference to the drawings.
図1〜図5は、第1の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。 1-5 is sectional drawing which shows each process of the manufacturing method of the semiconductor device which concerns on 1st Embodiment.
まず、図1に示すように、半導体基板10上に例えばシリコン酸化膜からなる絶縁膜1を形成した後、絶縁膜1上に、例えばTiとTiNとからなる厚さ100nm程度の密着層2、Alを主成分とする厚さ500nm程度のメタル層3、及びTiNからなる厚さ30nm程度の反射防止膜4を順次堆積する。
First, as shown in FIG. 1, after forming an
次に、図2に示すように、フォトレジスト(図示省略)をマスクとして、反射防止膜4、メタル層3及び密着層2に対してエッチングを行って、密着層2a、メタル層3a及び反射防止膜4aから構成されるヒューズ11を形成すると同時に、密着層2b、メタル層3b及び反射防止膜4bから構成される配線12を形成した後、前述のフォトレジストを除去する。本実施形態では、ヒューズ11の高さbは630nm程度であり、ヒューズ11の幅(短辺方向の幅)aは600nm程度である。
Next, as shown in FIG. 2, the antireflection film 4, the metal layer 3 and the adhesion layer 2 are etched using a photoresist (not shown) as a mask, so that the
次に、図3に示すように、ヒューズ11及び配線12を覆うように絶縁膜1上に、HDP(high density plasma )−CVD法により厚さ750nm程度のシリコン酸化膜5を堆積する。ここで、HDP−CVD法を用いてシリコン酸化膜5を堆積することにより、スパッタエッチングの効果が得られる結果、ヒューズ11上のシリコン酸化膜5の高さをヒューズ11の幅aの半分つまりa/2(但しシリコン酸化膜5の堆積膜厚がa/2よりも大きく且つb+a/2よりも小さい場合)程度に設定できる。これにより、図3に示すように、ヒューズ11上に位置するシリコン酸化膜5は、ヒューズ11の短辺方向の断面が高さdの三角形を含むように形成される。尚、高さdは、d=a/2−c=a/2−(750nm−b)にa=600nm、b=630nmを代入して180nm程度となる。また、cは120nm程度である。続いて、シリコン酸化膜5上に厚さ500nm程度のシリコン窒化膜6を堆積する。
Next, as shown in FIG. 3, a
次に、図4に示すように、ヒューズ領域を開口したフォトレジスト(図示省略)をマスクとして、シリコン窒化膜6及びシリコン酸化膜5をエッチングしてヒューズ上開口部7を形成した後、前述のフォトレジストを除去する。本実施形態では、シリコン酸化膜5のエッチング量を30〜150nm程度の範囲に設定する。これにより、ヒューズ11上にシリコン酸化膜5aを、ヒューズ11の短辺方向の断面が三角形(高さが150〜270nm程度、底辺の長さが300〜540nm程度)を含むように形成することができる。従って、前述のエッチング後においても、ヒューズ11表面部の反射防止膜4bつまりTiN膜を、ヒューズ11の中央部を覆い且つヒューズ11の幅aの半分以上の幅を持つように残存させることができる。
Next, as shown in FIG. 4, the
尚、本実施形態において、ヒューズ11上のシリコン酸化膜5aの高さ(前述の三角形の高さ)が270nmを超えると、ヒューズ11をレーザにより切断する際にヒューズ11を構成するAlが溶融蒸発する経路がヒューズ11上のシリコン酸化膜5aによって遮蔽されてしまうため、切断不良が生じる。また、ヒューズ11上のシリコン酸化膜5aの高さが150nm未満であると、ヒューズ11表面部の反射防止膜4bを構成するTiN膜の幅がヒューズ11の幅aの半分未満となるため、ヒューズ11をレーザにより切断する際にヒューズ11からのレーザの反射率の増加が顕著となり、ヒューズ11が飛散しやすくなる。
In the present embodiment, when the height of the
また、本実施形態において、ヒューズ11の幅aを600nmに設定したが、これより小さく設定してもよい。ここで、ヒューズ11表面部の反射防止膜4bの幅としてヒューズ11の幅aの半分を確保するために必要なシリコン酸化膜5aの三角形の高さの下限はヒューズ11の幅aのほぼ1/4になるため、ヒューズ11の幅aを小さくすれば、前述のシリコン酸化膜5aの三角形の高さの下限を小さくすることができる。
In the present embodiment, the width a of the
最後に、図5に示すように、ヒューズ上開口部7の底面上及び側壁上並びにシリコン窒化膜6上に、ヒューズ領域の保護膜として厚さ50nm程度のシリコン窒化膜8を堆積する。
Finally, as shown in FIG. 5, a
以上に説明したように、本実施形態によると、ヒューズ上のシリコン窒化膜6及びシリコン酸化膜5をエッチングする際に、ヒューズ11上にシリコン酸化膜5の一部(シリコン酸化膜5a)を残存させているため、ヒューズ11表面部の反射防止膜4aとなるTiN膜を、ヒューズ11の中央部を覆い且つヒューズ11の短辺方向幅の半分以上の幅を持つように残存させることができる。このため、レーザによってヒューズ11を切断する際にヒューズ11からのレーザの反射率の増加を半分以下(ヒューズ11表面部のTiN膜が完全に残っている場合と比べて)に抑えることができるので、ヒューズ11へ加わるエネルギーの低下を抑えることができる。従って、ヒューズ11を溶融蒸発させるために必要なエネルギーが不足する場合に起きるヒューズ11の飛散を防止でき、それによりヒューズピッチを小さくしてチップサイズを小さくすることができる。
As described above, according to the present embodiment, when the
また、本実施形態によると、ヒューズ11上に残存させるシリコン酸化膜5aにおけるヒューズ11の短辺方向の断面が三角形状を有しているため、言い換えると、シリコン酸化膜5aのヒューズ11周縁部上の厚さはシリコン酸化膜5aのヒューズ11中央部上の厚さよりも小さいため、ヒューズ11上全面にシリコン酸化膜5を厚く残してレーザの反射率の増加を抑える場合と比べて、ヒューズ11周縁部上のシリコン酸化膜5aの強度を低くすることができるので、ヒューズ11を切断するためのエネルギーを低減することができる。
Further, according to the present embodiment, since the cross section in the short side direction of the
尚、本実施形態において、ヒューズ11上及びその周辺領域上を除くシリコン酸化膜5上にシリコン窒化膜6を形成したが、これに代えて、他の耐湿性を有する絶縁膜を形成してもよい。また、ヒューズ領域の保護膜としてシリコン窒化膜8を形成したが、これに代えて、他の耐湿性を有する絶縁膜を形成してもよい。
In this embodiment, the
以下、本発明の第1の実施形態に係る半導体装置について、図6、図11〜13を参照しながら、さらに詳しく説明する。 Hereinafter, the semiconductor device according to the first embodiment of the present invention will be described in more detail with reference to FIGS. 6 and 11 to 13.
図6は、第1の実施形態に係る半導体装置のヒューズ領域の断面構成の一例を示す図である。図6に示す断面構成においては、ヒューズ11の幅(短辺方向の幅)を600nmとし、ヒューズ11上のシリコン酸化膜5aにおけるヒューズ11の短辺方向の断面を三角形状とし、ヒューズ11上のTiN膜からなる反射防止膜4aを、ヒューズ11の中央部を覆い且つヒューズ11の短辺方向幅の半分以上の幅を持つように残存させている。尚、ヒューズ11上のシリコン酸化膜5aの高さ(三角形の高さ)t1は150〜270nm程度であり、反射防止膜4aとなるTiN膜の削れ量(最大値)t2は20nm程度である。
FIG. 6 is a diagram illustrating an example of a cross-sectional configuration of the fuse region of the semiconductor device according to the first embodiment. In the cross-sectional configuration shown in FIG. 6, the width of the fuse 11 (width in the short side direction) is 600 nm, the cross section in the short side direction of the
図11は、第1の実施形態に係る半導体装置におけるヒューズ上のTiN膜の残し率(TiN残し率)とヒューズによるレーザ反射の強度(レーザ反射強度)との関係を示す図である。ここで、TiN残し率とは、ヒューズ11の短辺方向幅に対する反射防止膜4aとなるTiN膜の幅(エッチング後の幅)の比率である。また、レーザ反射強度はTiN残し率が0%の場合の強度を100%として相対値で表している。また、図12は、第1の実施形態に係る半導体装置におけるヒューズ上のシリコン酸化膜厚さとヒューズの切断不良率との関係を示す図である。また、図13は、第1の実施形態に係る半導体装置におけるヒューズ上のTiN残し率とヒューズの切断不良率との関係を示す図である。
FIG. 11 is a diagram illustrating a relationship between the remaining ratio of the TiN film on the fuse (TiN remaining ratio) and the intensity of laser reflection by the fuse (laser reflection intensity) in the semiconductor device according to the first embodiment. Here, the remaining TiN ratio is the ratio of the width (width after etching) of the TiN film to be the
図11に示すように、ヒューズ11上のTiN残し率が50%を下回ると、ヒューズ11によるレーザ反射強度が増加し始めている。また、図13に示すように、ヒューズ11上のTiN残し率が50%を下回ると、ヒューズ11に切断不良が生じている。また、図12に示すように、ヒューズ11上のシリコン酸化膜5aの厚さ(三角形の高さt1)が270nmを超えた場合には、ヒューズ11をレーザにより切断する際にヒューズ11を構成するAlが溶融蒸発する経路がヒューズ11上のシリコン酸化膜5aによって遮蔽されてしまうため、切断不良が生じている。図11〜図13に示す関係に基づいて、本実施形態では、シリコン酸化膜5aの三角形の高さt1の範囲を150〜270nm程度に設定している。尚、本実施形態において、ヒューズ11の幅aを600nmに設定したが、これより小さく設定してもよい。ここで、ヒューズ11表面部の反射防止膜4bの幅としてヒューズ11の幅aの半分を確保するために必要なシリコン酸化膜5aの三角形の高さの下限はヒューズ11の幅aのほぼ1/4になるため、ヒューズ11の幅aを小さくすれば、前述のシリコン酸化膜5aの三角形の高さの下限を小さくすることができる。
As shown in FIG. 11, when the remaining TiN ratio on the
以上に説明した本実施形態の半導体装置の構成によれば、レーザによってヒューズ11を切断する際にヒューズ11からのレーザの反射率の増加を半分以下(ヒューズ11表面部のTiN膜が完全に残っている場合と比べて)に抑えることができるので、ヒューズ11へ加わるエネルギーの低下を抑えることができる。従って、ヒューズ11を溶融蒸発させるために必要なエネルギーが不足する場合に起きるヒューズ11の飛散を防止できる。
According to the configuration of the semiconductor device of this embodiment described above, when the
尚、図6に示す本実施形態の半導体装置の構成においては、ヒューズ11上のシリコン酸化膜5aにおけるヒューズ11の短辺方向の断面形状である三角形の底辺の長さをヒューズ11の短辺方向幅よりも小さくし、それにより、ヒューズ11上のTiN膜からなる反射防止膜4aの一部を削った。しかし、これに代えて、図7に示す本実施形態の半導体装置の他の構成例のように、ヒューズ11上のシリコン酸化膜5aにおけるヒューズ11の短辺方向の断面形状である三角形の底辺の長さをヒューズ11の短辺方向幅と同程度とし、ヒューズ11上のTiN膜からなる反射防止膜4aを削らないようにしてもよい。
In the configuration of the semiconductor device of the present embodiment shown in FIG. 6, the length of the base of the triangle, which is the cross-sectional shape in the short side direction of the
(第1の実施形態の変形例)
以下、本発明の第1の実施形態の変形例に係る半導体装置及びその製造方法について、図面を参照しながら説明する。
(Modification of the first embodiment)
Hereinafter, a semiconductor device and a manufacturing method thereof according to a modification of the first embodiment of the present invention will be described with reference to the drawings.
図8〜図10は、第1の実施形態の変形例に係る半導体装置の製造方法の各工程を示す断面図である。 8 to 10 are cross-sectional views illustrating respective steps of a method for manufacturing a semiconductor device according to a modification of the first embodiment.
まず、第1の実施形態と同様に、図1に示すように、半導体基板10上に例えばシリコン酸化膜からなる絶縁膜1を形成した後、絶縁膜1上に、例えばTiとTiNとからなる厚さ100nm程度の密着層2、Alを主成分とする厚さ500nm程度のメタル層3、及びTiNからなる厚さ30nm程度の反射防止膜4を順次堆積する。
First, as in the first embodiment, as shown in FIG. 1, after an
次に、図2に示すように、フォトレジスト(図示省略)をマスクとして、反射防止膜4、メタル層3及び密着層2に対してエッチングを行って、密着層2a、メタル層3a及び反射防止膜4aから構成されるヒューズ11を形成すると同時に、密着層2b、メタル層3b及び反射防止膜4bから構成される配線12を形成した後、前述のフォトレジストを除去する。本実施形態では、ヒューズ11の高さbは630nm程度であり、ヒューズ11の幅(短辺方向の幅)aは400nm程度である。
Next, as shown in FIG. 2, the antireflection film 4, the metal layer 3 and the adhesion layer 2 are etched using a photoresist (not shown) as a mask, so that the
次に、図8に示すように、ヒューズ11及び配線12を覆うように絶縁膜1上に、HDP−CVD法により、ヒューズ11の高さbと同程度の厚さ(630nm程度)を持つシリコン酸化膜5を堆積する。ここで、HDP−CVD法を用いてシリコン酸化膜5を堆積することにより、スパッタエッチングの効果が得られる結果、ヒューズ11上のシリコン酸化膜5aの高さをヒューズ11の幅aの半分つまりa/2程度に設定できる。これにより、図8に示すように、ヒューズ11上に位置するシリコン酸化膜5aにおけるヒューズ11の短辺方向の断面は高さdの三角形となる。尚、高さdは、d=a/2にa=400nmを代入して200nm程度となる。続いて、シリコン酸化膜5上に500nm程度のシリコン窒化膜6を堆積する。
Next, as shown in FIG. 8, on the insulating
次に、図9に示すように、ヒューズ領域を開口したフォトレジスト(図示省略)をマスクとして、シリコン窒化膜6をエッチングしてヒューズ上開口部7を形成した後、前述のフォトレジストを除去する。このとき、ヒューズ11上に残存するシリコン酸化膜5aにおけるヒューズ11の短辺方向の断面は、高さが200nm程度で底辺の長さが400nm程度の三角形を有している。従って、前述のエッチング後においても、ヒューズ11表面部の反射防止膜4bつまりTiN膜はヒューズ11の幅aと同程度の幅を有している。
Next, as shown in FIG. 9, the
最後に、図10に示すように、ヒューズ上開口部7の底面上及び側壁上並びにシリコン窒化膜6上に、ヒューズ領域の保護膜として厚さ50nm程度のシリコン窒化膜8を堆積する。
Finally, as shown in FIG. 10, a
以上に説明したように、本変形例によると、ヒューズ上のシリコン窒化膜6をエッチングする際に、ヒューズ11上にシリコン酸化膜5の一部(シリコン酸化膜5a)を残存させているため、ヒューズ11表面部の反射防止膜4aとなるTiN膜を、ヒューズ11の短辺方向幅と同程度の幅を持つように残存させることができる。このため、レーザによってヒューズ11を切断する際にヒューズ11からのレーザの反射率の増加を確実に抑えることができるので、ヒューズ11へ加わるエネルギーの低下を抑えることができる。従って、ヒューズ11を溶融蒸発させるために必要なエネルギーが不足する場合に起きるヒューズ11の飛散を防止でき、それによりヒューズピッチを小さくしてチップサイズを小さくすることができる。
As described above, according to this modification, when the
また、本変形例によると、ヒューズ11上に残存させるシリコン酸化膜5aにおけるヒューズ11の短辺方向の断面が三角形状を有しているため、言い換えると、シリコン酸化膜5aのヒューズ11周縁部上の厚さはシリコン酸化膜5aのヒューズ11中央部上の厚さよりも小さいため、ヒューズ11上全面にシリコン酸化膜5を厚く残してレーザの反射率の増加を抑える場合と比べて、ヒューズ11周縁部上のシリコン酸化膜5aの強度を低くすることができるので、ヒューズ11を切断するためのエネルギーを低減することができる。
Further, according to the present modification, the cross section in the short side direction of the
尚、本変形例において、ヒューズ11上のシリコン酸化膜5aの高さ(前述の三角形の高さ)が270nmを超えると、ヒューズ11をレーザにより切断する際にヒューズ11を構成するAlが溶融蒸発する経路がヒューズ11上のシリコン酸化膜5aによって遮蔽されてしまうため、切断不良が生じる。
In this modification, when the height of the
また、本変形例において、ヒューズ11の幅aを400nmに設定したが、これより小さく設定してもよい。具体的には、ヒューズ11の厚さ(高さb)がヒューズ11の幅aの半分以上であれば、ヒューズ11の幅aの大きさは特に限定されるものではない。
In this modification, the width a of the
また、本変形例において、ヒューズ11上及びその周辺領域上を除くシリコン酸化膜5上にシリコン窒化膜6を形成したが、これに代えて、他の耐湿性を有する絶縁膜を形成してもよい。また、ヒューズ領域の保護膜としてシリコン窒化膜8を形成したが、これに代えて、他の耐湿性を有する絶縁膜を形成してもよい。
In the present modification, the
本発明は、レーザーヒューズ素子を搭載した集積回路においてヒューズ切断の際のヒューズの飛散を抑制してチップサイズを小さくすることが可能な半導体装置及びその製造方法として有用である。 INDUSTRIAL APPLICABILITY The present invention is useful as a semiconductor device capable of reducing the chip size by suppressing the scattering of the fuse when the fuse is cut in an integrated circuit equipped with a laser fuse element, and a method for manufacturing the same.
1 絶縁膜
2、2a、2b 密着層
3、3a、3b メタル層
4、4a、4b 反射防止膜
5、5a シリコン酸化膜
6 シリコン窒化膜
7 ヒューズ上開口部
8 シリコン窒化膜
10 半導体基板
11 ヒューズ
12 配線
DESCRIPTION OF
8
Claims (10)
前記第1の絶縁膜上に形成されており、TiN膜を表面に有し且つAlを主成分とするヒューズと、
前記第1の絶縁膜上に形成された配線と、
前記ヒューズ及び前記配線を覆うように前記第1の絶縁膜上に形成された第2の絶縁膜と、
前記ヒューズ上及びその周辺領域上を除く前記第2の絶縁膜上に形成された第3の絶縁膜と、
前記ヒューズ上及びその周辺領域上に位置する前記第2の絶縁膜上並びに前記第3の絶縁膜上に形成された第4の絶縁膜とを備え、
前記ヒューズ上に位置する前記第2の絶縁膜における前記ヒューズの短辺方向の断面は三角形状を有していることを特徴とする半導体装置。 A first insulating film formed on the semiconductor substrate;
A fuse formed on the first insulating film, having a TiN film on its surface and mainly comprising Al;
A wiring formed on the first insulating film;
A second insulating film formed on the first insulating film so as to cover the fuse and the wiring;
A third insulating film formed on the second insulating film except on the fuse and its peripheral region;
A fourth insulating film formed on the second insulating film and on the third insulating film located on the fuse and its peripheral region,
The semiconductor device according to claim 1, wherein a cross section in the short side direction of the fuse in the second insulating film located on the fuse has a triangular shape.
前記ヒューズの周辺領域上に位置する前記第2の絶縁膜の厚さは、前記配線の周辺領域上に位置する前記第2の絶縁膜の厚さよりも小さいことを特徴とする半導体装置。 The semiconductor device according to claim 1,
The semiconductor device according to claim 1, wherein a thickness of the second insulating film located on a peripheral region of the fuse is smaller than a thickness of the second insulating film located on a peripheral region of the wiring.
前記TiN膜は前記ヒューズの中央部を覆うと共に前記TiN膜の幅は前記ヒューズの短辺方向の幅の半分以上であることを特徴とする半導体装置。 The semiconductor device according to claim 1 or 2,
The TiN film covers a central portion of the fuse, and the width of the TiN film is more than half of the width in the short side direction of the fuse.
前記第3の絶縁膜及び前記第4の絶縁膜は耐湿性を有することを特徴とする半導体装置。 The semiconductor device according to any one of claims 1 to 3,
The semiconductor device, wherein the third insulating film and the fourth insulating film have moisture resistance.
前記第3の絶縁膜及び前記第4の絶縁膜はシリコン窒化膜であることを特徴とする半導体装置。 The semiconductor device according to claim 4,
The semiconductor device, wherein the third insulating film and the fourth insulating film are silicon nitride films.
前記第1の絶縁膜上に、TiN膜を表面に有し且つAlを主成分とするヒューズと、配線とを形成する工程(b)と、
前記ヒューズ及び前記配線を覆うように前記第1の絶縁膜上に、前記ヒューズの厚さよりも厚い第2の絶縁膜を形成する工程(c)と、
前記第2の絶縁膜上に第3の絶縁膜を形成する工程(d)と、
前記ヒューズ上及びその周辺領域上に位置する前記第3の絶縁膜をエッチングして除去する工程(e)と、
前記ヒューズ上及びその周辺領域上に位置する前記第2の絶縁膜をエッチングして、前記ヒューズ上に前記第2の絶縁膜を残存させつつ前記ヒューズの周辺領域上に位置する前記第2の絶縁膜を薄くする工程(f)と、
前記ヒューズ上及びその周辺領域上に位置する前記第2の絶縁膜上並びに前記第3の絶縁膜上に、前記第3の絶縁膜の厚さよりも薄い第4の絶縁膜を形成する工程(g)とを備え、
前記工程(c)において、HDP−CVD法を用いて前記第2の絶縁膜を、前記ヒューズの厚さと前記ヒューズの短辺方向の幅の半分との合計厚さよりも薄く形成し、それにより、前記工程(f)において、前記ヒューズ上に残存する前記第2の絶縁膜における前記ヒューズの短辺方向の断面を三角形状にすることを特徴とする半導体装置の製造方法。 Forming a first insulating film on the semiconductor substrate (a);
A step (b) of forming a fuse having a TiN film on the surface and having Al as a main component and a wiring on the first insulating film;
Forming a second insulating film thicker than the thickness of the fuse on the first insulating film so as to cover the fuse and the wiring; and
Forming a third insulating film on the second insulating film (d);
Etching and removing the third insulating film located on the fuse and its peripheral region; and
Etching the second insulating film located on the fuse and its peripheral region, and leaving the second insulating film on the fuse, the second insulation located on the peripheral region of the fuse A step (f) of thinning the membrane;
Forming a fourth insulating film that is thinner than the thickness of the third insulating film on the second insulating film and the third insulating film located on the fuse and its peripheral region (g) )
In the step (c), using the HDP-CVD method, the second insulating film is formed thinner than the total thickness of the thickness of the fuse and half of the width in the short side direction of the fuse, In the step (f), a method of manufacturing a semiconductor device, wherein a cross section in a short side direction of the fuse in the second insulating film remaining on the fuse is formed into a triangular shape.
前記工程(f)において、前記TiN膜を、前記ヒューズの中央部を覆い且つ前記ヒューズの短辺方向の幅の半分以上の幅を持つように残存させることを特徴とする半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 6,
In the step (f), the TiN film is left so as to cover the center portion of the fuse and to have a width of half or more of the width in the short side direction of the fuse.
前記第1の絶縁膜上に、TiN膜を表面に有し且つAlを主成分とするヒューズと、配線とを形成する工程(b)と、
前記ヒューズ及び前記配線を覆うように前記第1の絶縁膜上に、前記ヒューズの厚さと実質的に同等の厚さを持つ第2の絶縁膜をHDP−CVD法を用いて形成する工程(c)と、
前記第2の絶縁膜上に第3の絶縁膜を形成する工程(d)と、
前記ヒューズ上及びその周辺領域上に位置する前記第3の絶縁膜をエッチングして除去する工程(e)と、
前記ヒューズ上及びその周辺領域上に位置する前記第2の絶縁膜上並びに前記第3の絶縁膜上に、前記第3の絶縁膜の厚さよりも薄い第4の絶縁膜を形成する工程(f)とを備え、
前記工程(b)において、前記ヒューズの厚さを前記ヒューズの短辺方向の幅の半分以上に設定し、それにより、前記工程(c)において、前記ヒューズ上に位置する前記第2の絶縁膜における前記ヒューズの短辺方向の断面を三角形状にすることを特徴とする半導体装置の製造方法。 Forming a first insulating film on the semiconductor substrate (a);
A step (b) of forming a fuse having a TiN film on the surface and having Al as a main component and a wiring on the first insulating film;
Forming a second insulating film having a thickness substantially equal to the thickness of the fuse using the HDP-CVD method on the first insulating film so as to cover the fuse and the wiring (c) )When,
Forming a third insulating film on the second insulating film (d);
Etching and removing the third insulating film located on the fuse and its peripheral region; and
Forming a fourth insulating film thinner than the third insulating film on the second insulating film and the third insulating film located on the fuse and the peripheral region thereof (f) )
In the step (b), the thickness of the fuse is set to more than half of the width in the short side direction of the fuse, whereby the second insulating film located on the fuse in the step (c). A method of manufacturing a semiconductor device, characterized in that the cross section in the short side direction of the fuse in FIG.
前記第3の絶縁膜及び前記第4の絶縁膜は耐湿性を有することを特徴とする半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to any one of claims 6 to 8,
The method for manufacturing a semiconductor device, wherein the third insulating film and the fourth insulating film have moisture resistance.
前記第3の絶縁膜及び前記第4の絶縁膜はシリコン窒化膜であることを特徴とする半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 9,
The method for manufacturing a semiconductor device, wherein the third insulating film and the fourth insulating film are silicon nitride films.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008189373A JP2010027945A (en) | 2008-07-23 | 2008-07-23 | Semiconductor device and method of manufacturing same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008189373A JP2010027945A (en) | 2008-07-23 | 2008-07-23 | Semiconductor device and method of manufacturing same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010027945A true JP2010027945A (en) | 2010-02-04 |
Family
ID=41733470
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008189373A Pending JP2010027945A (en) | 2008-07-23 | 2008-07-23 | Semiconductor device and method of manufacturing same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010027945A (en) |
-
2008
- 2008-07-23 JP JP2008189373A patent/JP2010027945A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006303452A (en) | Semiconductor device and its manufacturing method | |
US6100116A (en) | Method to form a protected metal fuse | |
JP2005277409A (en) | Image sensor and manufacturing method therefor | |
US20110147904A1 (en) | Semiconductor device, electronic apparatus using the semiconductor device, and method of manufacturing the semiconductor device | |
JP2010027945A (en) | Semiconductor device and method of manufacturing same | |
TWI766055B (en) | Semiconductor device and method for manufacturing the same | |
US20070293014A1 (en) | Method for forming metal-insulator-metal capacitor of semiconductor device | |
JP2011049252A (en) | Semiconductor device and method of manufacturing the same | |
WO2010118776A1 (en) | Method of manufacturing oled-on-silicon | |
JP2006165413A (en) | Solid imaging device and manufacturing method thereof | |
JP2005228818A (en) | Method for manufacturing semiconductor device | |
KR100372649B1 (en) | Method for forming metal pad of semiconductor device | |
JP6511147B2 (en) | Method for manufacturing an electronic component | |
WO2018150781A1 (en) | Thin film device and method for manufacturing thin film device | |
US9922876B1 (en) | Interconnect structure and fabricating method thereof | |
JP2004335612A (en) | Semiconductor device and method of manufacturing thereof | |
KR100679827B1 (en) | Method of fabricating MIMMetal-Insulator-Metal capacitor | |
JP2010258336A (en) | Method of manufacturing metal thin film, and method of manufacturing semiconductor device | |
TWI686912B (en) | Interconnect structure and fabricating method thereof | |
KR100996331B1 (en) | Interconnection line for semiconductor device and manufacturing method thereof | |
KR100371288B1 (en) | Semiconductor device and method of fabricating the same | |
WO2005029582A1 (en) | Fuse structure having reduced heat dissipation towards the substrate | |
KR100630568B1 (en) | Method of fabricating the metal layer of semiconductor device | |
TWI436471B (en) | Blocking splashing fuse structure | |
KR100458588B1 (en) | Fabrication method of semiconductor device |