JP2010026648A - 生体情報取得装置及び画像取得装置 - Google Patents

Abstract

【課題】コスト増加を抑制しつつ、十分に広い範囲で画像を取得すること。
【解決手段】生体情報取得装置は、複数の撮像チップＣＩＰを配列させた状態で個々の撮像チップＣＩＰで画像取得して生体情報を取得する。複数の撮像チップＣＩＰを配列させることによって、全体として広い撮像エリアを確保する。大面積のモノリシックな撮像チップを用意する場合と比べてコスト面でも有利である。このようにして、コスト増加を抑制しつつ、十分に広い範囲で画像（生体情報）を取得することができる。
【選択図】図３

Description

本発明は、生体情報取得装置及び画像取得装置に関する。

近年、情報セキュリティーの保護強化に伴って、生体認証に関する技術開発の進展が著しい。なお、生体認証とは、検査対象の個体から取得した生体情報が、あらかじめ登録された生体情報に等しいかどうかという判定に基づいて、ある個体を他の個体から識別する技術である。例えば、ヒトの瞳の虹彩に基づいて個体を特定する方法、ヒトの指等の静脈パターンに基づいて個体を特定する方法、及び指の指紋パターンに基づいて個体を特定する方法が挙げられる。

生体認証においては、認証に利用する生体情報に応じて様々な得失がある。例えば、静脈パターンを活用した生体認証は、指紋パターンを活用した生体認証よりも認証の偽造が困難であるという利益がある。後者は、前者よりも認証の偽造が簡単であるという不利益がある。

特許文献１には、生体認証に用いられる撮像装置が開示されている。この撮像装置では、光源（１００）、支持台（３００）、画像認証部（２００）を積層させることで、撮像装置の小型化を図っている。

特許文献２には、撮像部を移動して走査させるための走査手段と、撮像部の走査に応じて光源４の光量を制御する光量制御手段とを備える生体画像入力装置が開示されている。撮像部は、走査手段により生体の部分画像を順次取得する。光量制御手段は、光源の光量を撮像部の走査による撮像部の光源への接近により減少させ、離反により増加させるように制御する。
特開２００１−１１９００８号公報 特開２００７−２５７３０７号公報

ところで、静脈認証の認証精度を高めるためには、十分に広い範囲で静脈像を取得することが強く望まれている。十分に広い範囲で静脈像を取得するためには撮像エリアが十分に広い撮像素子が必要になる。一般的に、このような大面積の撮像素子は、小面積の撮像素子よりも歩留まりが悪く、価格も高い。撮像素子の価格は、静脈認証装置の製品単価に直接的に影響する。従って、大面積の撮像素子の採用は難しい状況にある。

このように、コスト増加を抑制しつつ、十分に広い範囲で画像を取得することが強く望まれている。

本発明は、このような問題点を解決するためになされたものであり、コスト増加を抑制しつつ、十分に広い範囲で画像を取得することを目的とする。

本発明にかかる生体情報取得装置は、複数の撮像チップを配列させた状態で個々の前記撮像チップで画像取得して生体情報を取得する。

複数の撮像チップを配列させることによって、全体として広い撮像エリアを確保する。大面積のモノリシックな撮像チップを用意する場合と比べてコスト面でも有利である。このようにして、コスト増加を抑制しつつ、十分に広い範囲で画像（生体情報）を取得することができる。

複数の前記撮像チップは、時間的に重複して画像取得する、と良い。

複数の前記撮像チップは、共通の撮像開始信号に基づいて画像取得する、と良い。

複数の前記撮像チップは、共通のデータ伝送路に撮像データを出力する、と良い。

複数の前記撮像チップは、ある撮像チップから出力された読出指示信号に基づいて前記データ伝送路に撮像データを出力する撮像チップを含む、と良い。

複数の前記撮像チップは、撮像チップ内のシフトレジスタの出力信号に基づいて前記読出指示信号を生成する読出指示信号生成回路を有する撮像チップを含む、と良い。

複数の前記撮像チップ夫々は、前記撮像データの出力状態を制御する出力制御回路を有する、と良い。

被検体に対して赤外光を照射して、前記被検体の静脈像を取得する、と良い。

複数のレンズを有するレンズアレイ基板を更に備え、当該レンズアレイ基板は、前記撮像チップ上に配置されている、と良い。

本発明にかかる生体情報取得装置は、撮像対象とする静脈像が入力する入力領域の分割により形成された分割領域夫々に撮像チップが配置されて配列された複数の撮像チップで時間的に重複して画像取得する。

本発明にかかる画像取得装置は、撮像対象とする像が入力する入力領域の分割により形成された分割領域夫々に撮像チップが配置されて配列された複数の撮像チップで時間的に重複して画像取得する。

本発明によれば、コスト増加を抑制しつつ、十分に広い範囲で画像を取得することができる。

以下、図面を参照しつつ、本発明の実施の形態について説明する。なお、各実施の形態は、説明の便宜上、簡略化されている。図面は簡略的なものであるから、図面の記載を根拠として本発明の技術的範囲を狭く解釈してはならない。図面は、もっぱら技術的事項の説明のためのものであり、図面に示された要素の正確な大きさ等は反映していない。同一の要素には、同一の符号を付し、重複する説明は省略するものとする。上下左右といった方向を示す言葉は、図面を正面視した場合を前提として用いるものとする。

〔第１の実施の形態〕
図１乃至７を参照して、本発明の第１実施形態について説明する。図１は、生体認証装置の概略的な構成を示すブロック図である。図２は、撮像チップの配置態様を示す模式図である。図３は、撮像部の構成を示す概略的なブロック図である。図４は、撮像部の動作を説明するための概略的なフローチャートである。図５及び図６は、撮像チップの内部構成を示す概略的な回路図である。図７は、撮像チップ上に配置される光学部品の構成を示す概略的な模式図である。

図１に示すように、生体認証装置１００は、コントローラ１０１、光源１０２、及び撮像部１０３を有する。なお、コントローラ１０１には、光源１０２及び撮像部１０３が接続される。また、後述の説明から明らかなように、生体認証装置１００は、生体情報を取得する生体情報取得装置としても機能する。

コントローラ１０１は、例えば、通常のコンピュータである。コントローラ１０１は、記憶部に格納されたプログラムをＣＰＵで実行することで様々な機能を実現させる。具体的には、コントローラ１０１は、光源１０２を駆動し、光源１０２から近赤外線を出力させる。また、コントローラ１０１は、撮像部１０３を駆動し、指２００の静脈２０１の像（以下、静脈像と呼ぶこともある）を撮像させる。

なお、コントローラ１０１は、生体認証も実行する。具体的には、コントローラ１０１は、予め登録済みの生体情報に対する今回取得した生体情報の近似度を算出し、この算出結果に基づいて今回の認証結果を決定する。また、ワイヤードロジックを活用してコントローラ１０１を形成しても良い。

光源１０２は、ＬＥＤ（Light Emitting Diode）、ＬＤ（Laser Diode）等の一般的な半導体光素子である。光源１０２は、ヒトの指２００の静脈２０１で吸収される近赤外線を出力する。

撮像部１０３は、ヒトの指２００内を透過した光を受光して、静脈２０１の像を撮像する。本実施形態では、図１及び図２からも明らかなように、撮像部１０３は、Ｘ軸に沿って複数の撮像チップＣＩＰ１〜ＣＩＰｎ（但し、ｎは、２以上の自然数である）を配列させることで形成される。これによって、コスト増加を抑制しつつ、十分に広い範囲で画像を取得することができる。この点は、後述の説明からも明らかになる。

図２に示すように、撮像エリアＲ１０は、軸線ａｘ１〜ａｘＮによってＮ個の分割領域Ｒ１０ａ〜Ｒ１０ｎに分割されている（但し、Ｎは、２以上の自然数である）。個々の分割領域Ｒ１０ａ〜Ｒ１０ｎには、撮像チップＣＩＰ１〜ＣＩＰｎが対応付けて配置されている。このようにＮ個の撮像チップＣＩＰ１〜ＣＩＰｎをＮ個の分割領域Ｒ１０ａ〜Ｒ１０ｎに対応付けて配置することによって広い撮像エリアＲ１０を確保することができる。

一般的に、広い撮像エリアを確保するためには、高額な撮像チップを用意する必要がある。撮像チップの歩留まりは、撮像チップのチップ面積が強く影響するためである。本実施形態では、この点に鑑みて、撮像エリアＲ１０を複数の分割領域Ｒ１０ａ〜Ｒ１０ｎに分割し、個々の分割領域Ｒ１０ａ〜Ｒ１０ｎに撮像チップＣＩＰ１〜ＣＩＰｎを対応づけて配置している。個々の撮像チップＣＩＰ１〜ＣＩＰｎの取得像を繋ぎ合わせることによって全体として広い範囲で撮像することができる。そして、コストの増加を抑制しつつ、生体認証装置１００の認証精度を効果的に高めることができる。

図３を参照して、撮像部１０３の具体的な構成について説明する。

図３に示すように、撮像部１０３は、撮像チップＣＩＰ１〜ＣＩＰｎ、画像格納部１０、及びカウンタ１１を有する。

撮像チップＣＩＰ１〜ＣＩＰｎは、多段に接続されている。各撮像チップＣＩＰ１〜ＣＩＰｎの入力端子Ｔ＿ｉｎ１は共通に接続されている。各撮像チップＣＩＰ１〜ＣＩＰｎの出力端子Ｔ＿ｄａｔａは、データバス（データ伝送路）を介して共通に接続されている。連続する撮像チップ間で、出力端子Ｔ＿ｏｕｔと入力端子Ｔ＿ｉｎ２が接続されている。なお、撮像チップＣＩＰｎの出力端子Ｔ＿ｏｕｔはフローティング状態にある。

各撮像チップＣＩＰ１〜ＣＩＰｎは、モノリシックなＣＭＯＳ（Complementary Metal Oxide Semiconductor）センサである。撮像チップＣＩＰ１〜ＣＩＰｎは、マトリクス状に配置された複数の画素を有する。なお、撮像チップＣＩＰ１〜ＣＩＰｎをＣＣＤ(Charge Coupled Device)センサとしても良い。

なお、画像格納部１０は、半導体メモリ等の一般的な記憶素子である。カウンタ１１は、汎用の論理回路から形成されるパルス数計測器である。

図３に示すように、各撮像チップＣＩＰ１〜ＣＩＰｎの入力端子Ｔ＿ｉｎ１には、共通の撮像開始信号ｓｉｇ＿ｓｔａｒｔが接続される。撮像チップＣＩＰ１の出力端子Ｔ＿ｄａｔａはデータバスを介して画像格納部１０に接続される。撮像チップＣＩＰ２、ＣＩＰｎについても同様である。

撮像チップＣＩＰ１の入力端子Ｔ＿ｉｎ２には、読出開始信号ｓｉｇ＿ｒｅａｄが接続される。撮像チップＣＩＰ１の出力端子Ｔ＿ｏｕｔは、撮像チップＣＩＰ２の入力端子Ｔ＿ｉｎ２に接続される。撮像チップＣＩＰ２の出力端子Ｔ＿ｏｕｔは、撮像チップＣＩＰ３の入力端子Ｔ＿ｉｎ２に接続される。同様にして、撮像チップＣＩＰｎの入力端子Ｔ＿ｉｎ２には、撮像チップＣＩＰｎ−１の出力端子Ｔ＿ｏｕｔが接続される。なお、撮像チップＣＩＰ２の出力端子Ｔ＿ｏｕｔから撮像チップＣＩＰ２の入力端子Ｔ＿ｉｎ２には読出指示信号ｓｉｇ＿０１が接続される。同様に、撮像チップＣＩＰ２の出力端子Ｔ＿ｏｕｔから撮像チップＣＩＰ３の入力端子Ｔ＿ｉｎ２には読出指示信号ｓｉｇ＿０２が接続される。同様にして、撮像チップＣＩＰｎの入力端子Ｔ＿ｉｎ２には、読出指示信号ｓｉｇ＿０Ｎ−１が接続される。

各撮像チップＣＩＰ１〜ＣＩＰｎの入力端子Ｔ＿ｃｌｋには、クロック信号ｓｉｇ＿ｃｌｋが接続される。また、カウンタ１１にも、クロック信号ｓｉｇ＿ｃｌｋが接続される。画像格納部１０には、各撮像チップＣＩＰ１〜ＣＩＰｎの各出力端子Ｔ＿ｄａｔａが接続される。画像格納部１０は、データバスを介して各撮像チップＣＩＰ１〜ＣＩＰｎから出力される撮像データを、カウンタ１１の出力値に応じて定まる記憶領域に格納する。画像格納部１０は、半導体メモリ等の一般的な記憶素子である。

図４を参照しつつ、図３に示す撮像部１０３の動作について説明する。

時刻ｔ０のとき、コントローラ１０１は、撮像開始信号ｓｉｇ＿ｓｔａｒｔを撮像部１０３に出力する。撮像開始信号ｓｉｇ＿ｓｔａｒｔは、撮像チップＣＩＰ１〜ＣＩＰｎの入力端子Ｔ＿ｉｎ１に入力する。撮像チップＣＩＰ１〜ＣＩＰｎは、撮像開始信号ｓｉｇ＿ｓｔａｒｔが入力すると撮像を開始する。具体的には、撮像チップＣＩＰ１〜ＣＩＰｎは、各画素で入射光量に応じて電荷を生成し、これを電圧変換する。

時刻ｔ１のとき、コントローラ１０１は、読出開始信号ｓｉｇ＿ｒｅａｄを撮像部１０３に出力する。そして、撮像チップＣＩＰ１の入力端子Ｔ＿ｉｎ２には読出開始信号ｓｉｇ＿ｒｅａｄが接続される。撮像チップＣＩＰ１は、読出開始信号ｓｉｇ＿ｒｅａｄが入力すると、保持していた撮像データＤＡＴＡ１を画像格納部１０にデータバスを介して出力する。なお、撮像チップＣＩＰ１から出力された撮像データＤＡＴＡ１は、カウンタ１１からの出力値に基づいて画像格納部１０の所定の記憶領域に格納されるものとする。

時刻ｔ２のとき、撮像チップＣＩＰ１は、撮像データＤＡＴＡ１の出力を終えて、読出指示信号ｓｉｇ＿０１を出力する。読出指示信号ｓｉｇ＿０１が撮像チップＣＩＰ２に入力すると、撮像チップＣＩＰ２は、保持していた撮像データＤＡＴＡ２を画像格納部１０にデータバスを介して出力する。時刻ｔ１のときの説明と同様に、撮像チップＣＩＰ２から出力された撮像データＤＡＴＡ２は、カウンタ１１からの出力値に基づいて画像格納部１０の所定の記憶領域に格納されるものとする。

時刻ｔ３のとき、撮像チップＣＩＰ２は、撮像データＤＡＴＡ２の出力を終えて、読出指示信号ｓｉｇ＿０２を出力する。読出指示信号ｓｉｇ＿０２が撮像チップＣＩＰ３に入力すると、撮像チップＣＩＰ３は、保持していた撮像データＤＡＴＡ３を画像格納部１０にデータバスを介して出力する。カウンタ１１からの出力値に基づいて撮像データＤＡＴＡ３が画像格納部１０の所定の記憶領域に格納される点は、上述の説明と同様である。

このような手順を繰り返すことで、最終的にＮ番目の撮像チップＣＩＰｎから出力された撮像データＤＡＴＡｎが、データバスを介して画像格納部１０に格納される。

上述の説明から明らかなように、本実施形態では、コントローラ１０１は、撮像チップＣＩＰ１〜ＣＩＰｎを時間的に同一の期間で駆動して静脈像を撮像する。また、撮像チップＣＩＰ１〜ＣＩＰｎをシーケンシャルに駆動して、個々の撮像チップＣＩＰ１〜ＣＩＰｎから個々の撮像データＤＡＴＡ１〜ＤＡＴＡｎを個別に順次出力させる。

撮像チップＣＩＰ１〜ＣＩＰｎを時間的に重複して駆動することによって、撮像エリアＲ１０を複数の分割領域Ｒ１０ａ〜Ｒ１０ｎに分割し、個々の分割領域Ｒ１０ａ〜Ｒ１０ｎに撮像チップＣＩＰ１〜ＣＩＰｎを対応づけて配置したとしても良質な静脈像を取得することができる。すなわち、撮像エリアＲ１０にモノリシックな大面積の撮像チップを配置した場合と同様の静脈像を取得することができる。個々の撮像チップＣＩＰ１〜ＣＩＰｎの取得像を繋ぎ合わせることによって全体として広い範囲で撮像することができるためである。そして、コスト増加を抑制しつつ、生体認証装置１００の認証精度を効果的に高めることができる。

次に図５、図６を参照して、撮像チップの内部構成について説明する。

図５に示すように、撮像チップＣＩＰ１は、イネーブル信号生成回路（出力制御回路）２０、シフトレジスタ２１、画素配置領域２２、タイミング発生回路２３、ＡＮＤ回路２４、アナログデジタル変換回路（ＡＤＣ）２５、及びバッファ回路（ＢＵＦ）２６を有する。なお、画素配置領域２２には、マトリクス状に配置された画素が形成されている。各画素は、フォトダイオード、機能回路が集積されて形成される。

イネーブル信号生成回路２０は、Ｆ／Ｆ（Flip/Flop）２０ａ、Ｆ／Ｆ２０ｂから形成される。シフトレジスタ２１は、Ｆ／Ｆが多段に接続されることで形成される。また、ＡＮＤ回路２４は、読出指示信号ｓｉｇ＿０１を生成する回路（読出指示信号生成回路）として機能する。

コントローラ１０１から出力された読出開始信号ｓｉｇ＿ｒｅａｄは、Ｆ／Ｆ２０ａのセット端子、及びシフトレジスタ２１の一段目のＦ／Ｆのデータ端子に接続される。コントローラ１０１から出力されるリセット信号ｓｉｇ＿ｒｓｔは、Ｆ／Ｆ２０ｂのリセット端子、シフトレジスタ２１内のＦ／Ｆのリセット端子に接続される。コントローラ１０１内のシステムクロック生成回路から出力されたクロック信号ｓｉｇ＿ｃｌｋは、タイミング発生回路２３に接続される。なお、タイミング発生回路２３は、システムクロックを周波数変換したクロック信号を出力する。

タイミング発生回路２３の出力は、Ｆ／Ｆ２０ｂのクロック端子、シフトレジスタ２１内のＦ／Ｆのクロック端子、及びＡＮＤ回路２４の入力端子ｂに接続される。

シフトレジスタ２１内のＦ／Ｆの出力は、画素配置領域２２内の各画素内に形成されたトランジスタに接続される。これによって、画素配置領域２２ 内の各画素からは、その画素で生成された電気信号が出力される。そして、画素配置領域２２からＡＤＣ２５に今回の読み出し対象となった行のデータが伝送される。ＡＤＣ２５は、画素配置領域２２内の各画素（画素行）から出力されたアナログ信号をデジタル信号に変換する。そして、ＡＤＣ２５は、生成したデジタル信号をＢＵＦ２６に出力する。ＢＵＦ２６は、イネーブル信号生成回路２０からイネーブル信号ｓｉｇ＿ｅｎａｂｌｅが入力されている期間、ＡＤＣ２５からの出力信号をデータバス２７に出力する。

Ｆ／Ｆ２０ａの出力Ｑは、Ｆ／Ｆ２０ｂのデータ端子に接続される。Ｆ／Ｆ２０ｂのリセット端子は、ＡＮＤ回路２４の出力に接続される。Ｆ／Ｆ２０ａの出力Ｑバーは、フローティング状態にある。Ｆ／Ｆ２０ｂの出力Ｑは、ＢＵＦ２６に接続される。

イネーブル信号生成回路２０は、読出開始信号ｓｉｇ＿ｒｅａｄの入力に応じて、イネーブル信号ｓｉｇ＿ｅｎａｂｌｅを出力する。これによって適切な時期に撮像チップＣＩＰ１から必要な撮像データを出力させることができる。すなわち、不要なノイズがデータバス２７に出力されることを効果的に抑制することができる。これは、撮像チップＣＩＰ１〜ＣＩＰｎを多段に接続して、広い撮像エリアＲ１０をカバーする場合には特に有効である。

シフトレジスタ２１は、Ｆ／Ｆが多段に接続されている。読出開始信号ｓｉｇ＿ｒｅａｄの入力に応じて、順次、画素配置領域２２内の画素を行単位で操作して、読出しの対象となった画素行から信号を出力させる。シフトレジスタ２１の最終段のＦ／Ｆの出力は、ＡＮＤ回路２４の入力ａにも接続される。

ＡＮＤ回路２４は、シフトレジスタ２１の最終段のＦ／Ｆからの出力に基づいて、読出指示信号ｓｉｇ＿０１を生成する。これによって、適切なタイミングで次の撮像チップＣＩＰ２から撮像データを出力させることができる。

本実施形態では、撮像チップを多段に接続し、上段の撮像チップからの撮像データの読出終了タイミングに同期させて、その下段の撮像チップから撮像データを読み出させる。複数の撮像チップを用意する場合、配線取りが複雑になるおそれがある。ここでは、共通のデータバスを介して適切なタイミングで各撮像チップから撮像データを出力させている。これによって、配線が複雑になることを効果的に抑制することができる。

図６に撮像チップＣＩＰ２の具体的な回路構成を示す。図６に示すように、撮像チップＣＩＰ２は、撮像チップＣＩＰ１と同様の構成を有する。但し、読出開始信号ｓｉｇ＿ｒｅａｄは、読出指示信号ｓｉｇ＿０１に置き換えられている。また、読出指示信号ｓｉｇ＿０１は、読出指示信号ｓｉｇ＿０２に置き換えられている。その他の点については特に大きな相違点はない。従って、重複する説明は省略する。

最後に、図７を参照して、撮像チップＣＩＰ１〜ＣＩＰｎ上に配置される光学部品の構成について説明する。

図７に示すように、実装基板９５上には、ＣＭＯＳセンサ４１、遮光層４２、透明基板４３、及びレンズ４４が配置される。換言すると、ＣＭＯＳセンサ４１上には、光学部品３０（遮光層４２、透明基板４３、及びレンズ４４の積層体）が配置されている。

ＣＭＯＳセンサ４１は、撮像チップＣＩＰ１〜ＣＩＰｎに対応する。ＣＭＯＳセンサ４１は、マトリクス状に配置された画素ＰＸを有する。ＣＭＯＳセンサ４１は、電極パット４５にボンディングワイヤーがボンディングされることで実装基板４５に対して電気的に接続される。

遮光層４２は、各画素ＰＸに対応して開口ＯＰ３を有する。開口ＯＰ３は、開口幅Ｗ１０の開口部ＯＰ３ａ、及び開口幅Ｗ１１の開口部ＯＰ３ｂを有する。開口ＯＰ３の開口幅は、画素ＰＸから離間するに従って広がっている。遮光層４２は、光源１０２からの出射光に対して不透明な材料（色素等）を含有する。遮光層４２は、樹脂層で形成させても良いし、金属層の表面を黒色加工することで形成させても良い。遮光層４２に形成される開口ＯＰ３は、光学的な意味で透明であれば良く、何らかの物質が充填されていても構わない。

透明基板４３上にマトリクス状にレンズ４４が形成されることによってレンズアレイ基板が形成される。透明基板４３は、樹脂、ガラス材料からなる板状部材である。透明基板４３は、光源１０２からの出力光に対して実質的に透明である。レンズ４４は、各画素ＰＸに対応付けられている。レンズ４４を介して入射光は、画素ＰＸに向かって収束しながら進行する。

このような光学部品３０をＣＭＯＳセンサ４１上に配置することによって、さらに良質な静脈像を取得することができる。

本発明の技術的範囲は上述の実施形態に限定されない。撮像チップの種類は任意である。撮像チップの配置態様は任意である。換言すると、撮像エリアの分割方法は任意である。撮像チップの内部構成は任意である。撮像チップ間の接続関係は任意である。生体認証装置又は生体情報取得装置が組み込まれる本体機器は、どのような機器であっても良い。例えば、生体情報取得装置は、携帯電話、ＡＴＭ(Automatic Teller Machine)といった電子機器に組み込まれる。

本発明の第１の実施形態にかかる生体認証装置の概略的な構成を示すブロック図である。 本発明の第１の実施形態にかかる撮像チップの配置態様を示す模式図である。 本発明の第１の実施形態にかかる撮像部の構成を示す概略的なブロック図である。 本発明の第１の実施形態にかかる撮像部の動作を説明するための概略的なフローチャートである。 本発明の第１の実施形態にかかる撮像チップの内部構成を示す概略的な回路図である。 本発明の第１の実施形態にかかる撮像チップの内部構成を示す概略的な回路図である。 本発明の第１の実施形態にかかる撮像チップ上に配置される光学部品の構成を示す概略的な模式図である。

符号の説明

１００ 生体認証装置
１０１ コントローラ
１０２ 光源
１０３ 撮像部

ＣＩＰ１-ＣＩＰｎ 撮像チップ

１０ 画像格納部
１１ カウンタ

２０ 出力状態制御回路
２１ シフトレジスタ
２２ 画素配置領域
２３ タイミング発生回路
２４ ＡＮＤ回路
２７ データバス

３０ 光学部品
４１ センサ
４２ 遮光層
４３ 透明基板
４４ レンズ
４５ 実装基板
４５ 電極パット
９５ 実装基板

Claims (11)

1. 複数の撮像チップを配列させた状態で個々の前記撮像チップで画像取得して生体情報を取得する生体情報取得装置。
2. 複数の前記撮像チップは、時間的に重複して画像取得することを特徴とする請求項１に記載の生体情報取得装置。
3. 複数の前記撮像チップは、共通の撮像開始信号に基づいて画像取得することを特徴とする請求項１又は２に記載の生体情報取得装置。
4. 複数の前記撮像チップは、共通のデータ伝送路に撮像データを出力することを特徴とする請求項１乃至３のいずれか一項に記載の生体情報取得装置。
5. 複数の前記撮像チップは、ある撮像チップから出力された読出指示信号に基づいて前記データ伝送路に撮像データを出力する撮像チップを含むことを特徴とする請求項４に記載の生体情報取得装置。
6. 複数の前記撮像チップは、撮像チップ内のシフトレジスタの出力信号に基づいて前記読出指示信号を生成する読出指示信号生成回路を有する撮像チップを含むことを特徴とする請求項５に記載の生体情報取得装置。
7. 複数の前記撮像チップ夫々は、前記撮像データの出力状態を制御する出力制御回路を有することを特徴とする請求項４乃至６のいずれか一項に記載の生体情報取得装置。
8. 被検体に対して赤外光を照射して、前記被検体の静脈像を取得することを特徴とする請求項１乃至７のいずれか一項に記載の生体情報取得装置。
9. 複数のレンズを有するレンズアレイ基板を更に備え、
   当該レンズアレイ基板は、前記撮像チップ上に配置されていることを特徴とする請求項１乃至８のいずれか一項に記載の生体情報取得装置。
10. 撮像対象とする静脈像が入力する入力領域の分割により形成された分割領域夫々に撮像チップが配置されて配列された複数の撮像チップで時間的に重複して画像取得する生体情報取得装置。
11. 撮像対象とする像が入力する入力領域の分割により形成された分割領域夫々に撮像チップが配置されて配列された複数の撮像チップで時間的に重複して画像取得する画像取得装置。

Images