JP2010026023A

JP2010026023A - 光バッファ装置

Info

Publication number: JP2010026023A
Application number: JP2008184421A
Authority: JP
Inventors: Daisuke Hayashi; 大介林; Masayuki Suehiro; 雅幸末広; Morio Wada; 守夫和田
Original assignee: Yokogawa Electric Corp
Current assignee: Yokogawa Electric Corp
Priority date: 2008-07-16
Filing date: 2008-07-16
Publication date: 2010-02-04

Abstract

【課題】遅延時間を２進法的に変えることができるプログラマブル光バッファを提供すること。
【解決手段】光遅延手段を介して光信号を遅延させるように構成された光バッファ装置において、半導体基板上に、互いに平行な複数本の光導波路よりなる第１の光導波路組と互いに平行な複数本の光導波路よりなる第２の光導波路組とが対角線に近い角度で交差するように形成されるとともに、これら第１の光導波路組と第２の光導波路組との所定の交点には選択的に電流を印加してキャリアを注入することにより光信号の経路をスイッチングするための電極が設けられている光スイッチ手段と、この光スイッチ手段に形成された光導波路の所定の端部間に接続され前記光信号に所定の遅延時間を付与する複数の光遅延手段と、前記光スイッチ手段に前記光信号を入力する入力光ファイバと、前記光スイッチ手段から出力される前記光信号が入力される光結合手段と、この光結合手段に接続される出力光ファイバ、とで構成されたことを特徴とするもの。
【選択図】図１

Description

本発明は、光バッファ装置に関し、詳しくは、光信号の遅延時間をプログラマブルに調整できる光バッファ装置に関するものである。

近年、通信分野にも光技術が適用され、高速で大容量の光通信が実用化されている。また、光通信網の拡大に伴い、交換装置の分野でも光技術を適用した光交換の研究が様々な方面から行われている。

そして、このような光通信の分野では、光信号伝送路を介して伝送される光信号の時間関係を精度よく調整するために、あらかじめ設定された単位遅延時間の整数倍で光信号を遅延させることができる光バッファ装置の実現が期待されている。

図６は、従来の光遅延装置の一例を示す構成図であり、光タイムスロットインターチェンジャの例を示している。この光タイムスロットインターチェンジャは、光が入力される入力光ファイバ１と、この入力光ファイバ１が接続されるｎ×ｎ光スイッチ２と、このｎ×ｎ光スイッチ２のスイッチングを制御するコントローラ３と、ｎ×ｎ光スイッチ２に接続されそれぞれ異なる遅延時間に設定された複数の遅延ファイバ４と、ｎ×ｎ光スイッチ２に接続された出力光ファイバ５とで構成されている。

このような構成において、入力光ファイバ１を介してｎ×ｎ光スイッチ２に入力される光信号は、コントローラ３により制御されるｎ×ｎ光スイッチ２のスイッチング動作にしたがって選択された遅延ファイバ４の経路に導かれてその選択された遅延ファイバ４が有する所定の遅延時間が付与された後、出力光ファイバ５に出力される。

特許文献１は、図６に示した比較的低い光ファイバ要件と良好な減衰およびＳ／Ｎ比特性を有する光タイムスロットインターチェンジャに関するものである。

特開平７−３０３２６７号公報

しかし、図６に示した光遅延装置は、実質的にはあらかじめ設定された単位遅延時間の整数倍で光信号を遅延させることができるものの、ｎ×ｎ光スイッチ２をコントローラ３で制御するのにあたっては、タイムスロットと複数の遅延ファイバ４との関係を的確に把握しておかなければならず、遅延時間を選択・設定する自由度が低い。

本発明は、このような問題点を解決するものであり、遅延時間を２進法的に変えることができるプログラマブル光バッファを提供することを目的とする。

上記のような目的を達成するために、本発明の請求項１では、光遅延手段を介して光信号を遅延させるように構成された光バッファ装置において、半導体基板上に、互いに平行な複数本の光導波路よりなる第１の光導波路組と互いに平行な複数本の光導波路よりなる第２の光導波路組とが対角線に近い角度で交差するように形成されるとともに、これら第１の光導波路組と第２の光導波路組との所定の交点には選択的に電流を印加してキャリアを注入することにより光信号の経路をスイッチングするための電極が設けられている光スイッチ手段と、この光スイッチ手段に形成された光導波路の所定の端部間に接続され前記光信号に所定の遅延時間を付与する複数の光遅延手段と、前記光スイッチ手段に前記光信号を入力する入力光ファイバと、前記光スイッチ手段から出力される前記光信号が入力される光結合手段と、この光結合手段に接続される出力光ファイバ、とで構成されたことを特徴とする。

請求項２では、請求項１記載の光バッファ装置において、前記電極は、２進法的に選択駆動され、遅延時間を１ビット単位で変化させることを特徴とする。

請求項３では、請求項１または請求項２記載の光バッファ装置において、前記光遅延手段は、遅延時間が異なる光ファイバであることを特徴とする。

請求項４では、請求項１〜３いずれかに記載の光バッファ装置において、前記光遅延手段は、半導体チップ内に設けられている光導波路であることを特徴とする。

このように構成することにより、遅延時間を１ビット単位で変化させることができ、かつ比較的狭い空間で可変遅延時間の幅を拡大することができる。

以下、図面を用いて、本発明の光バッファ装置を説明する。図１は、本発明の一実施例を示す構成図である。

図１において、光バッファ装置は、光信号を入力する入力光ファイバ１０と、光スイッチ素子２０と、この光スイッチ素子２０内に設けられた複数の電極３０と、所定の遅延時間を付与する複数の遅延ファイバ４０と、光結合手段５０と、光信号を入力する出力光ファイバ６０とから構成されている。

光スイッチ素子２０は、たとえば矩形の半導体基板２１上に、互いに平行な複数本(本実施例では４本)の光導波路よりなる第１の光導波路組２２と、互いに平行な複数本(本実施例では４本)の光導波路よりなる第２の光導波路組２３とが対角線に近い角度で交差するように形成されるとともに、これら第１の光導波路組２２と第２の光導波路組２３との所定の交点には選択的に電流を印加してキャリアを注入することにより光信号の経路をスイッチングするための電極３０が設けられている。

光導波路２２ａの一端には入力光ファイバ１０が接続されて他端には遅延ファイバ４０ａの一端が接続され、遅延ファイバ４０ａの他端は光導波路２３ｂの一端に接続されている。

光導波路２２ｂの一端は開放されて他端には遅延ファイバ４０ｂの一端が接続され、遅延ファイバ４０ｂの他端は光導波路２３ｃの一端に接続されている。

光導波路２２ｃの一端は開放されて他端には遅延ファイバ４０ｃの一端が接続され、遅延ファイバ４０ｃの他端は光導波路２３ｄの一端に接続されている。

光導波路２２ｄの両端および光導波路２３ａの一端は開放され、光導波路２３ａ〜２３ｄの各他端は光結合手段５０に接続されている。なお、光結合手段５０には出力光ファイバ６０が接続されている。

光導波路２２ａと光導波路２３ａの交点には電極３０ａが設けられ、光導波路２３ａと光導波路２２ｂの交点には電極３０ｂが設けられ、光導波路２３ａと光導波路２２ｃの交点には電極３０ｃが設けられ、光導波路２３ｂと光導波路２２ｂの交点には電極３０ｄが設けられ、光導波路２３ｂと光導波路２２ｃの交点には電極３０ｅが設けられ、光導波路２３ｃと光導波路２２ｃの交点には電極３０ｆが設けられている。

これら電極３０ａ〜３０ｆに選択的に電流を印加してキャリアを注入することにより、所定の遅延時間を付与する複数の遅延ファイバ４０ａ〜４０ｃが選択的に直列接続されることになり、最小０から最大７までの遅延時間が任意に設定できる。

図２は設定遅延時間０〜７と光スイッチ２０に選択的に電流を印加してキャリアを注入するための電極３０ａ〜３０ｆのＯＮ/ＯＦＦ対応表であって、”１”は電流がＯＮでキャリア注入を行う場合を示し、”０”は電流でキャリア注入を行わない場合を示し、”−”はＯＮでもなくＯＦＦでもない不定の場合を示している。
設定遅延時間０〜７を２進法「２^２−２^１−２^０」で表すと、
０→０−０−０
１→０−０−１
２→０−１−０
３→０−１−１
４→１−０−０
５→１−０−１
６→１−１−０
７→１−１−１
になる。

そして、設定遅延時間０〜７を電極「３０ａ−３０ｂ−３０ｃ−３０ｄ−３０ｅ−３０ｆ」のＯＮ/ＯＦＦに対応させると、
０→０−０−０−−−−−−
１→１−−−−−０−０−−
２→０−１−−−−−−−０
３→１−０−−−１−−−０
４→０−０−１−−−−−−
５→１−−−０−０−１−−
６→０−１−０−−−０−１
７→１−０−０−１−０−１
になる。

図１の動作について説明する。
まず、光遅延の単位時間について、たとえば４０Ｇｂｐｓの光信号の場合には１ビットの遅延時間２５ｐｓを設定遅延時間”１”とし、遅延させたい時間に応じて、図２の表１に従って各電極３０ａ〜３０ｆに選択的に電流を印加してキャリアを注入する。

たとえば、設定遅延時間が”０”の場合、つまり遅延時間を設定しない場合には、全ての電極３０ａ〜３０ｆに電流を流さないようにする。

設定遅延時間が”１”の場合、つまり遅延時間を１ビット長（２５ｐｓ）に設定する場合には、電極３０ａに電流を印加してキャリアを注入する。同様にして、設定遅延時間を”２”（５０ｐｓ）から”７”（１７５ｐｓ）に設定する場合には、それぞれの場合に応じて電極３０ａ〜３０ｆに電流を印加してキャリアを注入する。

このように構成することにより、光信号のタイミングを、光スイッチと遅延ファイバを用いてプログラミングすることにより、遅延時間を２進法的に設定でき、遅延時間を１ビット単位（本実施例の場合２５ｐｓ）で設定することができる。

なお、図１の実施例では遅延ファイバ４０を用いているが、図３に示すようにたとえばシリコンよりなる半導体チップ７０の光導波路を用いてもよい。

この半導体チップ７０の光導波路を用いることにより、さらに省スペース化が図れ、遅延時間の正確な設計を行うことができる。

なお、半導体チップはシリコンに限るものではなく、他の材料であってもよい。

また、光スイッチ素子２０の多ポート化や、半導体チップ７０の光導波路を用いることにより、大規模化、省スペース化を図ることができる。

図４は、本発明で用いる光スイッチ素子２０の拡大構成例図である。図４において、半導体基板２１上には、Ｘ字状に交差するように光導波路２２と２３が形成され、光導波路２２と２３の交差部分には電極３０が形成されている。なお、半導体基板２１の裏面にも電極３０と対向するように電極が設けられているが図示しない。

このような構成において、光スイッチ２０が”ＯＦＦ”の場合、電極３０および基板２１裏面の図示しない電極間には電流は印加されない。

したがって、光導波路２２と２３の交差部分の屈折率が変化することはなく、ＰＩ１１から入射された光信号は交差部分を直進してＰＯ１１から出射される。

一方、光スイッチが”ＯＮ”の場合、電極３０および基板２１裏面の図示しない電極間に電流が印加され、光導波路２２と２３の交差部分にキャリア（電子、正孔）が注入される。キャリアが注入されることにより、光導波路２２と２３の交差部分は、一時的に低屈折率に変化する。

この結果、ＰＩ１１から入射された光信号は光導波路２２と２３の交差部分に生じた低屈折率部分で全反射され、ＰＯ１２から出射される。

このように電極３０および基板２１裏面の図示しない電極間に電流を選択的に印加することにより、ＰＩ１１から入射された光信号の進路をＰＯ１１またはＰＯ１２に切り替えることができる。

図５も本発明で用いる光スイッチ素子２０の他の拡大構成例図である。図５において、光導波路２２と２３の交差部分には、たとえば矩形の電極３０が形成されるとともに、この交差部分の近傍には電極３０と平行に、たとえば矩形の電極３１と３２が形成されている。なお、電極３２はダミー光導波路２４の上に形成されている。

このような構成において、光スイッチが”ＯＮ”の場合、電極３０から電子が注入されて電極３１から正孔が注入され、光導波路２２と２３の交差部分にはキャリア（電子、正孔）が注入される。

これにより、プラズマ効果によって光導波路２２と２３の交差部分の屈折率が低くなるように変化するため、ＰＩ１１の入射端から入射された光信号は交差部分に生じた低屈折率部分で全反射されて、ＰＯ１２の出射端から出射される。

一方、光スイッチが”ＯＦＦ”の場合、電極３２から電子が注入されて電極３１から正孔が注入され、電極３２下のダミー光導波路層２４にはキャリア（電子、正孔）が注入されるが、光導波路２２と２３の交差部分の屈折率の変化は生じないため、ＰＩ１１の入射端から入射した光信号は交差部分に直進して、ＰＯ１１の出射端から出射される。

このような状態では、光スイッチが”ＯＦＦ”の場合であっても、電極３１と電極３２とから電極３２下のダミー光導波路層２４には、キャリア（電子、正孔）が注入されるため、光スイッチが”ＯＮ”の場合と同等の発熱が生じるので、光スイッチの”ＯＮ／ＯＦＦ”に伴う光導波路２２と２３の交差部分の温度変動が抑制される。つまり、光導波路２２と２３の交差部分の屈折率の変動が抑制され、発熱による悪影響を防止できる。

以上説明したように、本発明によれば、遅延時間を１ビット単位で変化させることができ、比較的狭い空間で可変遅延時間の幅を拡大できる光バッファ装置を実現できる。

本発明の一実施例を示す構成図である。遅延長と電流注入する電極の位置関係を示す図である。本発明の他の実施例を示す構成図である。本発明で用いる光スイッチ素子の拡大構成図である。本発明で用いる光スイッチ素子の他の拡大構成図である。従来の光バッファ装置の一例を示す構成図である。

符号の説明

１０入力光ファイバ
２０光スイッチ素子
３０電極
４０遅延ファイバ
５０光結合手段
６０出力光ファイバ
７０半導体チップ

Claims

光遅延手段を介して光信号を遅延させるように構成された光バッファ装置において、
半導体基板上に、互いに平行な複数本の光導波路よりなる第１の光導波路組と互いに平行な複数本の光導波路よりなる第２の光導波路組とが対角線に近い角度で交差するように形成されるとともに、これら第１の光導波路組と第２の光導波路組との所定の交点には選択的に電流を印加してキャリアを注入することにより光信号の経路をスイッチングするための電極が設けられている光スイッチ手段と、
この光スイッチ手段に形成された光導波路の所定の端部間に接続され前記光信号に所定の遅延時間を付与する複数の光遅延手段と、
前記光スイッチ手段に前記光信号を入力する入力光ファイバと、
前記光スイッチ手段から出力される前記光信号が入力される光結合手段と、
この光結合手段に接続される出力光ファイバ、
とで構成されたことを特徴とする光バッファ装置。
前記電極は、２進法的に選択駆動され、遅延時間を１ビット単位で変化させることを特徴とする請求項１記載の光バッファ装置。
前記光遅延手段は、遅延時間が異なる光ファイバであることを特徴とする請求項１または請求項２記載の光バッファ装置。
前記光遅延手段は、半導体チップ内に設けられている光導波路であることを特徴とする請求項１〜３いずれかに記載の光バッファ装置。