JP2010021198A - Wiring substrate, and semiconductor device using the same - Google Patents

Wiring substrate, and semiconductor device using the same Download PDF

Info

Publication number
JP2010021198A
JP2010021198A JP2008178067A JP2008178067A JP2010021198A JP 2010021198 A JP2010021198 A JP 2010021198A JP 2008178067 A JP2008178067 A JP 2008178067A JP 2008178067 A JP2008178067 A JP 2008178067A JP 2010021198 A JP2010021198 A JP 2010021198A
Authority
JP
Japan
Prior art keywords
wiring
signal
line
wiring board
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008178067A
Other languages
Japanese (ja)
Other versions
JP4957670B2 (en
Inventor
Kazuyuki Nakagawa
和之 中川
Masaki Watanabe
正樹 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2008178067A priority Critical patent/JP4957670B2/en
Publication of JP2010021198A publication Critical patent/JP2010021198A/en
Application granted granted Critical
Publication of JP4957670B2 publication Critical patent/JP4957670B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

<P>PROBLEM TO BE SOLVED: To provide a wiring substrate capable of stably transmitting a high frequency signal. <P>SOLUTION: Two lands 14 on a wiring substrate 2 are connected by a wire 8 having one or more through-holes 10. The length of a line portion 12, which is each of parts of the wire 8 when the wire 8 is segmented by the through-holes 10, is shorter than 1/2 of the minimum value &lambda;<SB>min</SB>of a wavelength of a signal passing through the wire 8. The value of the &lambda;<SB>min</SB>is expressed by &lambda;=c<SB>0</SB>/ä&epsi;<SB>r</SB><SP>1/2</SP>&times;f<SB>max</SB>}, wherein f<SB>max</SB>is the maximum frequency of the signal passing through the wire 8, &epsi;<SB>r</SB>is a specific permittivity of a base material 4 covering around the wire 8, and c<SB>0</SB>is the velocity of light in vacuum. <P>COPYRIGHT: (C)2010,JPO&amp;INPIT

Description

この発明は、例えば実装基板やパッケージ基板などの配線基板、およびそれを用いた半導体装置に関する。   The present invention relates to a wiring board such as a mounting board and a package board, and a semiconductor device using the wiring board.

従来、例えば、下記の特許文献１に開示されているように、高周波の信号を伝送するための配線構造にかかる技術が知られている。この従来技術によれば、高周波信号の伝送損失を抑えるために、高周波信号が流れる配線の全長をできるだけ短くしている。   Conventionally, for example, as disclosed in Patent Document 1 below, a technique related to a wiring structure for transmitting a high-frequency signal is known. According to this prior art, in order to suppress the transmission loss of the high frequency signal, the total length of the wiring through which the high frequency signal flows is made as short as possible.

特開２００２−１９８７０９号公報JP 2002-198709 A

現実的に配線基板の設計を行う際には種々の制約が存在するので、配線の全長を常に十分に短くできるとは限らない。むしろ、ある程度長い距離を配線で結び、この配線で高周波信号を伝送させざるを得ない場合は、少なくないと考えられる。   Since there are various restrictions when actually designing a wiring board, the total length of the wiring cannot always be made sufficiently short. Rather, it is considered that there are not a few cases where it is necessary to connect a long distance with a wiring and transmit a high-frequency signal through this wiring.

通常、ある長さを有する配線に信号を流し、信号周波数を増加させていくと（つまり伝送レートを増加していくと）、伝送特性は周波数の増加に応じて比例的に悪化していく。さらに、配線の長さに対して特定の関係を有する信号周波数においては、上記の比例的な伝送損失の増加に加えて、伝送特性の局所的な落ち込み（以下、これを「リップル」とも称する）が発生する。   Normally, when a signal is passed through a wiring having a certain length and the signal frequency is increased (that is, the transmission rate is increased), the transmission characteristics are proportionally deteriorated as the frequency is increased. Further, at a signal frequency having a specific relationship with the length of the wiring, in addition to the above-mentioned proportional increase in transmission loss, a local drop in transmission characteristics (hereinafter also referred to as “ripple”) Will occur.

配線の長さと信号周波数とが、定在波を生じさせるような特定の関係になっていると、この周波数の信号はリップルの影響を直接受ける。何らの対策も講じずに配線の設計を行うと、特定の周波数の信号が既述したリップルの影響を大きく受けてしまい、信号の伝送が不安定になったり信号を高品質に伝送できなくなったりするおそれがある。   If the length of the wiring and the signal frequency have a specific relationship that causes a standing wave, the signal of this frequency is directly affected by the ripple. If wiring is designed without taking any measures, the signal of a specific frequency will be greatly affected by the ripple described above, resulting in unstable signal transmission and inability to transmit signals with high quality. There is a risk.

この発明は、上記のような課題を解決するためになされたもので、高周波信号を安定的に伝送することができる配線基板及びそれを用いた半導体装置を提供することを目的とする。   The present invention has been made to solve the above-described problems, and an object thereof is to provide a wiring board capable of stably transmitting a high-frequency signal and a semiconductor device using the wiring board.

本発明の一実施例にかかる配線基板は１つ以上の配線を備え、この配線は入力端、出力端およびこれらを結ぶ線路部を備えている。線路部には、１個以上のインピーダンス不連続構造部が設けられる。線路部をインピーダンス不連続構造部で分断した場合の各々の部分の長さは、配線を通過する信号の波長の最小値λｍｉｎの１／２よりも短い。λｍｉｎの値は、配線を通過する信号の最大周波数ｆｍａｘ、線路部の周囲を覆う誘電体の比誘電率εｒおよび真空中の光速度ｃ０とを用いてλｍｉｎ＝ｃ０／｛εｒ １／２×ｆｍａｘ｝で表される。 A wiring board according to an embodiment of the present invention includes one or more wirings, and the wiring includes an input end, an output end, and a line portion connecting them. The line portion is provided with one or more impedance discontinuous structure portions. The length of each part when the line part is divided by the impedance discontinuous structure part is shorter than ½ of the minimum wavelength λ min of the signal passing through the wiring. The value of λ min is calculated using λ min = c 0 / {using the maximum frequency f max of the signal passing through the wiring, the relative permittivity ε r of the dielectric covering the periphery of the line portion, and the light velocity c 0 in vacuum. [epsilon] r1 / 2 * fmax }.

この実施例によれば、リップルの悪影響によって信号伝送が損なわれるのを防止し、高周波信号を安定的に伝送することができる。   According to this embodiment, it is possible to prevent the signal transmission from being damaged due to the adverse effect of the ripple and to stably transmit the high-frequency signal.

実施の形態１．
［実施の形態１の構成］
図１は、本発明の実施の形態１の配線基板２の断面図である。配線基板２は、半導体チップを有するパッケージ３０および３４の実装に用いられる基板、すなわち実装基板である。配線基板２は、紙面の左端側および右端側に、ランド１４をそれぞれ備えている。半導体チップを有するパッケージ３０、３４は、ボール３２、３６をそれぞれ介して、ランド１４に接続している。ボール３２，３６は例えば半田ボールである。 Embodiment 1 FIG.
[Configuration of Embodiment 1]
FIG. 1 is a cross-sectional view of a wiring board 2 according to Embodiment 1 of the present invention. The wiring board 2 is a board used for mounting the packages 30 and 34 having semiconductor chips, that is, a mounting board. The wiring board 2 includes lands 14 on the left end side and the right end side of the drawing. The packages 30 and 34 having semiconductor chips are connected to the land 14 via balls 32 and 36, respectively. The balls 32 and 36 are, for example, solder balls.

配線基板２は、２つのランド１４を結ぶ、全長ｌ０の配線８を内部に備えている（ここでは、便宜上、配線８の一端のスルーホール１０の中心から、配線８の他端のスルーホール１０の中心までの距離をｌ０とする）。実施の形態１では、配線８の全長ｌ０を４０ｃｍにする。配線８は、図に示すように、配線基板２の内部に設けられたいわゆる内層配線である。この配線８は、より詳細には、２つのランド１４間に並べられた１０個のスルーホール１０と、個々のスルーホール１０を接続する複数の線路部１２とを有している。 The wiring substrate 2, connecting the two lands 14, in which provided inside the wiring 8 of the (here the total length l 0, for convenience, from the center of one end through hole 10 of the wiring 8, the other end of the through-hole wiring 8 the distance to the center of the 10, l 0). In the first embodiment, the total length l 0 of the wire 8 to 40 cm. The wiring 8 is a so-called inner layer wiring provided inside the wiring substrate 2 as shown in the figure. More specifically, the wiring 8 has ten through holes 10 arranged between the two lands 14 and a plurality of line portions 12 that connect the individual through holes 10.

線路部１２は、個々のスルーホール１０の上端側同士を結ぶように設けられている。図１に示すように、以下、個々の線路部１２の長さをｌ１とも称する。なお、実施の形態１では、線路部１２の長さを全て同じ長さにしている。既述したように、実施の形態１ではｌ０＝４０ｃｍなので、ｌ１は、少なくとも、ｌ０を９分割した４４．４ｍｍより小さい。 The line portion 12 is provided so as to connect the upper end sides of the individual through holes 10. As shown in FIG. 1, hereinafter, the length of each line portion 12 is also referred to as l 1 . In the first embodiment, the lengths of the line portions 12 are all the same. As described above, since l 0 = 40 cm in the first embodiment, l 1 is at least smaller than 44.4 mm obtained by dividing l 0 into nine.

図１に示すように、スルーホール１０は、２つの線路部１２の間に介在している。一方、スルーホール１０は、線路部１２との接続位置から分岐する分岐部１０ａも備えている。高周波信号の配線としてみた場合、この分岐部１０ａは、スタブとして機能する。線路部１２の両端では、スルーホール１０の存在によってインピーダンスが不連続になる。言い換えれば、スルーホール１０により、線路部１２の端部でインピーダンスの不整合が生じている。   As shown in FIG. 1, the through hole 10 is interposed between the two line portions 12. On the other hand, the through hole 10 also includes a branching portion 10 a that branches from a connection position with the line portion 12. When viewed as a high-frequency signal wiring, the branch portion 10a functions as a stub. At both ends of the line portion 12, the impedance becomes discontinuous due to the presence of the through hole 10. In other words, impedance mismatch occurs at the end of the line portion 12 due to the through hole 10.

スルーホール１０が１つにつきインピーダンス不連続点が１つ存在しているとみなせば、配線８は、２つのランド１４の間に、１０個のインピーダンス不連続点を備えると言うことができる。以下、このスルーホール１０を、配線の中にインピーダンス不連続点を生じさせるという意味で、「インピーダンス不連続構造部」とも称す。   If it is considered that there is one impedance discontinuity point per through hole 10, it can be said that the wiring 8 includes ten impedance discontinuities between the two lands 14. Hereinafter, the through hole 10 is also referred to as an “impedance discontinuous structure portion” in the sense that an impedance discontinuity point is generated in the wiring.

なお、実施の形態１のスルーホール１０は、ロングスタブ型の構成と言うことができる。ここで、ロングスタブ型のスルーホールとは、スルーホールのうちスタブとして利用する部分（実施の形態１のスルーホール１０では分岐部１０ａ）が長くなるように設計されたスルーホールを言うものとする。また、実施の形態１では、スルーホール１０は、線路部１２に比して大きな幅や厚みを有する構造とする。このような場合、スルーホール１０の分岐部１０ａは、容量性スタブとして機能する。   The through hole 10 of the first embodiment can be said to have a long stub type configuration. Here, the long stub type through hole refers to a through hole designed so that a portion of the through hole that is used as a stub (the branch portion 10a in the through hole 10 of the first embodiment) is long. . In the first embodiment, the through hole 10 has a structure having a larger width and thickness than the line portion 12. In such a case, the branch portion 10a of the through hole 10 functions as a capacitive stub.

実施の形態１では、配線基板２の基材４を、比誘電率εｒが４程度の材料を用いて形成する。線路部１２やスルーホール１０の周囲は、比誘電率εｒ＝４の誘電体で覆われることになる。 In the first embodiment, the base material 4 of the wiring board 2 is formed using a material having a relative dielectric constant ε r of about 4. The periphery of the line portion 12 and the through hole 10 is covered with a dielectric having a relative dielectric constant ε r = 4.

配線基板２は、以下述べるように、配線８と、この配線８を流れる信号の周波数との間に、特定の関係が成立するように設計されている。つまり、配線８に流すべき高周波信号の周波数（換言すれば伝送レート）に応じて、配線８の構造が決定されている。   The wiring board 2 is designed so that a specific relationship is established between the wiring 8 and the frequency of the signal flowing through the wiring 8 as described below. That is, the structure of the wiring 8 is determined according to the frequency of the high-frequency signal to be passed through the wiring 8 (in other words, the transmission rate).

図２は、実施の形態１の構成と、配線８を流れる信号との関係を説明するための図である。図２（ａ）には、配線８が伝送する高周波信号の一例を示している。図２（ａ）に示すように、配線８に与えられる信号は一定の周波数とは限らない。しかしながら、信号伝達に用いられる以上、仕様などにより、配線８を通過する信号の周波数には上限が存在する。このため、配線８を流れる信号の周波数は、設計時に仕様として定められたある範囲の中で変動することになる。   FIG. 2 is a diagram for explaining the relationship between the configuration of the first embodiment and a signal flowing through the wiring 8. FIG. 2A shows an example of a high frequency signal transmitted by the wiring 8. As shown in FIG. 2A, the signal supplied to the wiring 8 is not necessarily a constant frequency. However, as long as it is used for signal transmission, there is an upper limit to the frequency of the signal passing through the wiring 8 due to specifications and the like. For this reason, the frequency of the signal flowing through the wiring 8 varies within a certain range determined as a specification at the time of design.

以下、配線８に流れうる信号の周波数の範囲の上限を最大周波数ｆｍａｘと、下限を最小周波数ｆｍｉｎと、それぞれ称する。また、最大伝送レートＸｍａｘ（ｂｐｓ）は、最大周波数ｆｍａｘの２倍の値になる。例えば、ｆｍａｘ＝１（ＧＨｚ）であればＸｍａｘ＝２（Ｇｂｐｓ）である。 Hereinafter, an upper limit of a frequency range of a signal that can flow through the wiring 8 is referred to as a maximum frequency f max, and a lower limit is referred to as a minimum frequency f min . Further, the maximum transmission rate X max (bps) is a value twice the maximum frequency f max . For example, if f max = 1 (GHz), then X max = 2 (Gbps).

図２（ｂ）に示すように、最大伝送レートＸｍａｘの信号の波長が、配線８に流れる信号の波長の最小値（以下、最小波長λｍｉｎとも称す）となる。実施の形態１では、個々の線路部１２の長さｌ１が、下記の関係を満たす長さに定められている。 As shown in FIG. 2B, the wavelength of the signal having the maximum transmission rate X max is the minimum value of the wavelength of the signal flowing through the wiring 8 (hereinafter also referred to as the minimum wavelength λ min ). In the first embodiment, the length l 1 of each line portion 12 is determined to satisfy the following relationship.

[数１]
ｌ１ ＜ λｍｉｎ／２ [Equation 1]
l 1 <λ min / 2

比誘電率εｒの誘電体材料中の伝送線路を伝播する光の速度ｃは、真空中の高速度をｃ０として、ｃ＝ｃ０／（εｒ）１／２で表される。ここで、ｃ＝ｆ×λの関係に従うと、配線８を伝わる信号の最小波長λｍｉｎは、最大周波数ｆｍａｘ（Ｈｚ）、基材４の比誘電率εｒおよび真空中の光速度ｃ０（ｍ／ｓ）を用いて、次の式で表すことができる。 The speed c of light propagating through the transmission line in the dielectric material having the relative dielectric constant ε r is expressed as c = c 0 / (ε r ) 1/2, where c 0 is the high speed in vacuum. Here, according to the relationship of c = f × λ, the minimum wavelength λ min of the signal transmitted through the wiring 8 is the maximum frequency f max (Hz), the relative dielectric constant ε r of the base material 4, and the light velocity c 0 in vacuum. Using (m / s), it can be expressed by the following formula.

[数２]
λｍｉｎ＝ｃ０／｛εｒ １／２×ｆｍａｘ｝
このように、実施の形態１の配線基板２では、全ての線路部１２の長さｌ１が、数式２で規定される最小波長λｍｉｎの１／２よりも短い。 [Equation 2]
λ min = c 0 / {ε r 1/2 × f max }
As described above, in the wiring board 2 of the first embodiment, the length l 1 of all the line portions 12 is shorter than ½ of the minimum wavelength λ min defined by Equation 2.

なお、正確には、数式２における光速度ｃ０などの具体的数値は、基礎定数の値２９．９７９２４５８×１０８（ｍ／ｓ）などに従う。但し、実施の形態１では、数値計算を簡便にするため、真空中の光速度ｃ０を３．０×１０８（ｍ／ｓ）とみなして説明を行うものとする。簡便化した条件に従うと、実施の形態１の場合には、ｃ＝ｃ０／（４）１／２＝ｃ０／２＝１．５×１０８（ｍ／ｓ）である。また、数式２に従って、λｍｉｎ＝１．５×１０８／１×１０９＝０．１５(ｍ)が得られる。最終的に、実施の形態１では、λｍｉｎ／２＝７５(ｍｍ)である。このため、数式１に従って、個々の線路部１２の長さｌ１は、７５ｍｍよりも短く設計されている。 To be precise, specific numerical values such as the light velocity c 0 in Formula 2 follow the value of the basic constant 29.9792458 × 10 8 (m / s). However, in the first embodiment, in order to simplify the numerical calculation, the light velocity c 0 in vacuum is assumed to be 3.0 × 10 8 (m / s). According to the simplified conditions, in the case of the first embodiment, c = c 0 / (4) 1/2 = c 0 /2=1.5×10 8 (m / s). Also, according to Equation 2, λ min = 1.5 × 10 8/1 × 10 9 = 0.15 (m) is obtained. Finally, in the first embodiment, λ min / 2 = 75 (mm). Therefore, according to Equation 1, the length l 1 of the individual line portion 12 it is designed shorter than 75 mm.

また、実施の形態１では、配線８の全長ｌ０が、下記の式を満たしているものとする。
[数３]
ｌ０ ≧ λｍｉｎ／２
つまり、実施の形態１の配線基板２では、配線８の長さｌ０が、７５ｍｍ以上の長さである。 In the first embodiment, the total length l 0 of the wire 8, it is assumed that satisfies the following equation.
[Equation 3]
l 0 ≧ λ min / 2
That is, in the wiring board 2 of the first embodiment, the length l 0 of the line 8, or 75mm in length.

前述したように、実施の形態１ではｌ０＝４０ｃｍ（＝４００ｍｍ）およびｌ１＜４４．４ｍｍであるから、数式２および３の条件を共に満たしている。 As described above, in the first embodiment, l 0 = 40 cm (= 400 mm) and l 1 <44.4 mm, so that both the conditions of Equations 2 and 3 are satisfied.

［実施の形態１の作用効果］
以下、図３乃至８を用いて、本願発明者が行った実験の結果も参照しながら、実施の形態１の作用効果について説明する。 [Effects of First Embodiment]
Hereinafter, the effects of the first embodiment will be described with reference to FIGS. 3 to 8 while referring to the results of experiments conducted by the present inventors.

図３は、実施の形態１の作用効果の説明に用いるべく準備した、比較例の配線基板３０２を示している。配線基板３０２は、配線８に代えて配線３０８を備えている点を除き、実施の形態１の配線基板２と同様の構造を備えている。配線基板３０２の配線３０８は、配線基板２の配線８とは異なり、スルーホールによって区切られていない。よって、線路部３１２の長さはｌ０とほぼ同じである。また、配線基板３０２は、配線３０８の両端にあるスルーホールが、実施の形態１とは異なり、ショートスタブ型の構造とされている。ショートスタブ型とは、スルーホールのうちスタブとして利用する部分（図３の破線６０ａの部位）が短いスルーホールである。 FIG. 3 shows a wiring board 302 of a comparative example prepared to be used for explaining the function and effect of the first embodiment. The wiring board 302 has the same structure as the wiring board 2 of the first embodiment, except that the wiring board 308 is provided instead of the wiring 8. Unlike the wiring 8 of the wiring board 2, the wiring 308 of the wiring board 302 is not divided by through holes. Therefore, the length of the line portion 312 is substantially the same as l 0. Further, unlike the first embodiment, the wiring board 302 has a short stub type structure in which through-holes at both ends of the wiring 308 are different. The short stub type is a through hole having a short portion (a portion indicated by a broken line 60a in FIG. 3) used as a stub in the through hole.

以下、配線基板３０２の構造を基本構造として本願発明者が行った実験について説明する。図４は、本願発明者が配線基板３０２の伝送特性（具体的にはＳパラメータ）を調べた結果を示している。この実験では、配線基板３０２の構造を基本として、配線の特性インピーダンスＺ０の値が異なる３種類のサンプルを準備し、これら３種類のサンプルの測定を行った。特性インピーダンスＺ０の異なるサンプルは、絶縁層の厚みを調整して作製した。配線層のパターンは同仕様で、絶縁材等は同基材とし、特性インピーダンスＺ０の高いものは絶縁層を厚く低いものは薄くした。 Hereinafter, experiments conducted by the inventors of the present application using the structure of the wiring board 302 as a basic structure will be described. FIG. 4 shows a result of examination of transmission characteristics (specifically, S parameters) of the wiring board 302 by the inventor of the present application. In this experiment, three types of samples having different values of the characteristic impedance Z 0 of the wiring were prepared based on the structure of the wiring substrate 302, and these three types of samples were measured. Different samples of the characteristic impedance Z 0 was produced by adjusting the thickness of the insulating layer. In the pattern of the wiring layer same specification, an insulating material such as it is the same base material, having a high characteristic impedance Z 0 was thin as low thick insulating layer.

図４において、ＭＩＮと記した線は、Ｚ０が最小の値（４２Ω）のサンプルの測定結果を、ＴＹＰと記した線は、Ｚ０が中間の値（５０Ω）のサンプルの測定結果を、ＭＡＸと記した線は、Ｚ０が最大の値（５８Ω）のサンプルの測定結果を、それぞれ示している。いずれの測定結果も、信号の周波数が大きくなるほど、Ｓ２１パラメータの値が低下していることがわかる。つまり、Ｚ０がＭＡＸ、ＴＹＰ、ＭＩＮの順に、伝送損失が大きくなっている。 In FIG. 4, the line denoted by MIN represents the measurement result of the sample having the smallest value of Z 0 (42Ω), and the line denoted by TYP represents the measurement result of the sample having the intermediate value of Z 0 (50Ω). The lines marked MAX indicate the measurement results of the sample with the maximum value of Z 0 (58Ω). Any of the measurement results, the greater the frequency of the signal, it can be seen that the value of S 21 parameter is decreased. That is, transmission loss increases in the order of Z 0 in the order of MAX, TYP, and MIN.

図５（ａ）は、配線基板３０２の配線３０８を実施の形態1の様に配線基板上層に配置してスルーホール６０をロングスタブ型にして、図３の矢印３１０の位置にスルーホールを追加して、図４と同様の実験を行った結果を示している。追加したスルーホールは合計４つであり、実施の形態１のスルーホール１０と同様、ロングスタブ型のスルーホールである。スルーホールを４つ追加した合計６つのロングスタブ型スルーホールの形態では、長さがほぼｌ０であった線路部３１２が、長さｌ２の５本の線路部に分割される。図５（ｂ）は、図５（ａ）のうち、周波数０〜５（ＧＨｚ）およびＳパラメータ０〜−２０（ｄＢ）の領域（つまり、図５（ａ）の紙面左上の象限）を拡大した図である。図４と図５（ａ）を比較すると明らかなように、図５の条件では、特定の周波数においてＳ２１パラメータが顕著に落ち込んでおり、リップルが顕在化している。 5A, the wiring 308 of the wiring board 302 is arranged in the upper layer of the wiring board as in the first embodiment, the through hole 60 is made a long stub type, and the through hole is added at the position of the arrow 310 in FIG. And the result of having conducted the experiment similar to FIG. 4 is shown. The total number of through-holes added is four, which is a long stub-type through-hole, similar to the through-hole 10 of the first embodiment. In the form of a total of six long stub-type through holes with four through holes added, the line portion 312 having a length of approximately l 0 is divided into five line portions having a length l 2 . FIG. 5B enlarges the region of frequency 0 to 5 (GHz) and S parameter 0 to −20 (dB) in FIG. 5A (that is, the upper left quadrant of FIG. 5A). FIG. 4 and FIGS. 5 (a) as is apparent from a comparison of, in the condition of FIG. 5, and fallen markedly S 21 parameters at a specific frequency, the ripple is obvious.

図５（ｂ）の破線４０で囲った位置（１ＧＨｚ付近）のリップルは、本実験の条件下で、周波数０Ｈｚ側から周波数を増大させていく過程で顕著に表れた最初のリップルである。このリップルのＳ２１パラメータが最も低くなる点（リップルのピーク）に対応する周波数を、ｆＲと記す。 The ripple surrounded by the broken line 40 in FIG. 5B (around 1 GHz) is the first ripple that appears prominently in the process of increasing the frequency from the frequency 0 Hz under the conditions of this experiment. A frequency corresponding to the point S 21 parameters of this ripple is the lowest (the peak of the ripple), referred to as f R.

配線基板３０２は、実施の形態１の配線基板２と同じく、比誘電率εｒ＝４の基材を用いている。また、線路部３１２を５分割した場合の１つの線路部の長さｌ２は、ｌ０／５＝８０ｍｍと考えることができる。前述した図５（ｂ）を参照すると、破線４０で囲まれたリップルの周波数ｆＲは、１（ＧＨｚ）より若干低い値である。 The wiring board 302 uses a base material having a relative dielectric constant ε r = 4, similar to the wiring board 2 of the first embodiment. Further, the line portion 312 length l 2 of the one line portion in the case of 5 split can be considered to l 0/5 = 80mm. With reference to FIG. 5 (b) described above, the frequency f R of the ripple surrounded by the broken line 40, which is slightly lower than 1 (GHz).

リップルは、配線の長さと信号周波数との間に特定の関係が成立して生ずる定在波がもたらすものである。破線４０の位置のリップルは、周波数ｆＲの信号の波長λＲと線路部の長さｌ２との間で、ｌ２＝λＲ／２の関係が成立することにより生じているものだと考えられる。 Ripple is caused by a standing wave generated by establishing a specific relationship between the length of the wiring and the signal frequency. Ripple position of the dashed line 40, between the length l 2 of the wavelength lambda R the line portion of the signal of the frequency f R, the thing that relationship l 2 = λ R / 2 is generated by established Conceivable.

以下、便宜上、配線長ｌと信号波長λとの間でｌ＝λ／２の条件が成立することにより生ずるリップルを、「λ／２共振によるリップル」とも称す。また、リップルによる落ち込みが最も大きくなるポイントを、「リップルのピーク」とも称す。   Hereinafter, for the sake of convenience, the ripple generated when the condition of l = λ / 2 is established between the wiring length l and the signal wavelength λ is also referred to as “ripple due to λ / 2 resonance”. The point at which the drop due to ripple is the largest is also referred to as “ripple peak”.

図６は、スルーホールの数およびスルーホールの構造が異なる合計６種類のサンプルについて、測定を行った結果を示している。スルーホールの合計数は、２個、６個、１０個の３種類である。また、図６（ａ）はロングスタブ型のスルーホールの測定結果、図６（ｂ）はショートスタブ型のスルーホールの測定結果である。図６（ａ）（ｂ）に示すように、スルーホールの数や形状が異なると、リップルの発生具合が異なってくる。   FIG. 6 shows the results of measurement for a total of six types of samples with different numbers of through holes and through hole structures. There are three types of through-holes: 2, 6, and 10. FIG. 6A shows the measurement result of the long stub type through hole, and FIG. 6B shows the measurement result of the short stub type through hole. As shown in FIGS. 6 (a) and 6 (b), when the number and shape of the through holes are different, the generation of ripples is different.

スルーホール数が２個のサンプルの構成は、図３に示した構造と同様である。スルーホール合計数が６個のサンプルの構成は、図５の測定を行ったときの構成と同様である。この場合には、長さｌ０の１本の線路部が、５本の長さｌ２の線路部に分割されたものとみなせる。また、スルーホール合計数が１０個のサンプルの構成は、実施の形態１の配線基板２と同様の構成である。この場合には、長さｌ０の１本の線路部が、９本の長さｌ１の線路部に分割されたものとみなせる。 The configuration of the sample having two through holes is the same as the structure shown in FIG. The configuration of the sample with the total number of through holes of 6 is the same as the configuration when the measurement of FIG. 5 is performed. In this case, it can be considered that one line portion having a length l 0 is divided into five line portions having a length l 2 . The configuration of the sample having a total number of through holes of 10 is the same as that of the wiring board 2 of the first embodiment. In this case, it can be considered that one line portion having a length l 0 is divided into nine line portions having a length l 1 .

スルーホールの合計数が多ければ、インピーダンス不連続点の数が多いと考えることができる。インピーダンス不連続点が多いほど、長さｌ０の１本の線路部が多くのより短い線路部に分割される。同じ長さの１本の配線に対して設けられるスルーホールの個数が変われば、インピーダンス不連続点に挟まれた１つの線路部の長さが変わってくる。図６に現れているスルーホール数に応じたリップルの発生具合の相違は、分割後の個々の線路部の長さに応じて定在波の立ち方が異なる事と、インピーダンス不連続部の度合いに起因すると考えられる。 If the total number of through holes is large, it can be considered that the number of impedance discontinuities is large. More impedance discontinuities often, one of the line portion of the length l 0 is divided into a number of shorter line portion. If the number of through holes provided for one wiring having the same length changes, the length of one line portion sandwiched between impedance discontinuities changes. The difference in the generation of ripples depending on the number of through-holes appearing in FIG. 6 is that the standing wave differs depending on the length of each divided line part and the degree of impedance discontinuity. It is thought to be caused by.

上記説明したように、配線に高周波信号を与える際、配線基板の基材の比誘電率εｒや、配線上のインピーダンス不連続点で区分された個々の線路部の長さに応じて、リップルのピークが位置する周波数が変わってくる。 As described above, when applying a high-frequency signal to the wiring, the ripple depends on the relative permittivity ε r of the base material of the wiring board and the length of each line section divided by impedance discontinuity points on the wiring. The frequency at which the peak is located changes.

そこで、実施の形態１では、これらの要素の相互の関係を利用して、伝送する信号がリップルのピークに落ち込むことを避けるように配線８の構造を決定している。   Therefore, in the first embodiment, the structure of the wiring 8 is determined so as to avoid that the signal to be transmitted falls into the ripple peak by utilizing the mutual relationship between these elements.

ある１本の配線に通過させる信号の周波数の範囲は、仕様などによって予め決定しておくことができる。つまり、ある配線に対して、通過させるべき信号の最大周波数ｆｍａｘは、予め特定しておくことが可能である。例えば、図７（ａ）に示すような、Ａ点とＢ点との間を結ぶ長さｌａの配線に、ある周波数の範囲（最小周波数ｆｍｉｎ〜最大周波数ｆｍａｘ）を有する信号を伝送させることを予定したとする。配線の長さｌａおよびこの配線が設けられている基材の比誘電率により、λ／２共振のリップルのピークが位置する周波数ｆＲが定まる。その結果、図８（ａ）に示すように、ｆＲが、最小周波数ｆｍｉｎ〜最大周波数ｆｍａｘの中に位置していることが判明したとする。 The range of the frequency of the signal passed through a certain wiring can be determined in advance according to the specifications. That is, the maximum frequency f max of a signal to be passed through a certain wiring can be specified in advance. For example, as shown in FIG. 7A, a signal having a certain frequency range (minimum frequency f min to maximum frequency f max ) is transmitted to a wiring having a length la connecting point A and point B. Suppose you plan to make it happen. The frequency f R where the peak of the ripple of λ / 2 resonance is located is determined by the length l a of the wiring and the relative dielectric constant of the base material on which the wiring is provided. As a result, as shown in FIG. 8 (a), f R is, it is assumed that was found to be located within the minimum frequency f min ~ maximum frequency f max.

このような場合には、図８（ｂ）に示すように、スルーホール１０を２つ加えることにより、図８（ａ）の配線の線路部を長さｌａ１、ｌａ２、ｌａ３の３つの線路部に分割する。このとき、長さｌａ１、ｌａ２、ｌａ３は、いずれも、最小波長λｍｉｎの１／２よりも小さな値にする。 In such a case, as shown in FIG. 8 (b), by adding two through holes 10, the line portion of the wiring in FIG. 8 (a) has a length of l a1 , l a2 , l a3 . Divide into two track sections. At this time, the lengths l a1 , l a2 and l a3 are all set to values smaller than ½ of the minimum wavelength λ min .

前述したように、最小波長λｍｉｎは、最大周波数ｆｍａｘの信号の波長を意味する。最大周波数ｆｍａｘよりも低い周波数の信号は、いずれも、その波長が最小波長λｍｉｎよりも長くなる。例えば、ｆｍａｘよりも低いある周波数ｆｍｉｄの信号について考えた場合、この周波数ｆｍｉｄの信号の波長をλｍｉｄで表すと、ｆｍａｘ＞ｆｍｉｄかつλｍｉｎ＜λｍｉｄが成立している。長さｌａ１、ｌａ２、ｌａ３をいずれもλｍｉｎ／２より小さくした場合、周波数ｆｍｉｄの信号が流れてきても、この周波数ｆｍｉｄの信号の波長λｍｉｄの１／２の値はｌａ１、ｌａ２およびｌａ３よりも大きくなる。つまり、次式の関係が成立する。 As described above, the minimum wavelength λ min means the wavelength of the signal having the maximum frequency f max . Any signal having a frequency lower than the maximum frequency f max has a wavelength longer than the minimum wavelength λ min . For example, consider the signals of the frequency f mid with lower than f max, to represent the wavelength of the signal of the frequency f mid at λ mid, f max> f mid cutlet λ min <λ mid is established. When the lengths l a1 , l a2 , and l a3 are all smaller than λ min / 2, even if a signal with the frequency f mid flows, the half value of the wavelength λ mid of the signal with the frequency f mid is It becomes larger than l a1 , l a2 and l a3 . That is, the relationship of the following formula is established.

[数４]
ｌａ１、ｌａ２、ｌａ３ ＜ λｍｉｎ／２ ＜ λｍｉｄ／２
このような場合、周波数ｆｍｉｄの信号の波長であるλｍｉｄは、長さｌａ１、ｌａ２、ｌａ３の線路部のうちいずれの線路部とも、ｌ＝λ／２の関係が成立しない。よって、周波数ｆｍｉｄの信号は、図５を用いて述べたλ／２共振のリップルのピークに落ち込むことなく、長さｌａ１、ｌａ２、ｌａ３の線路部を通過していくことができる。 [Equation 4]
l a1 , l a2 , l a3 <λ min / 2 <λ mid / 2
In such a case, λ mid which is the wavelength of the signal of frequency f mid does not satisfy the relationship of l = λ / 2 with any of the line portions of lengths l a1 , l a2 and l a3 . Therefore, the signal of the frequency f mid can pass through the line portions having the lengths l a1 , l a2 , and l a3 without falling into the ripple peak of the λ / 2 resonance described with reference to FIG. .

同様に、ｆｍａｘ以下のいかなる周波数の信号が流れてきても、これらの信号の波長λの１／２は、長さｌａ１、ｌａ２、ｌａ３のいずれよりも大きい。このため、ｆｍａｘ以下のいかなる周波数の信号も、長さｌａ１、ｌａ２、ｌａ３の線路部のいずれともｌ＝λ／２の関係が成立しない。よって、ｆｍａｘ以下のいかなる周波数の信号も、λ／２共振のリップルのピークに落ち込むことなく、ｌａ１、ｌａ２、ｌａ３が連結されてなる配線を通過していくことができる。従って、ｆｍｉｎ〜ｆｍａｘの範囲の周波数の信号を、λ／２共振のリップルのピークを避けつつ、Ａ点−Ｂ点の間で安定的に伝送させることができる。 Similarly, even if signals of any frequency below f max flow, ½ of the wavelength λ of these signals is larger than any of the lengths l a1 , l a2 and l a3 . For this reason, a signal having any frequency equal to or less than f max does not hold the relationship of l = λ / 2 with any of the line portions having the lengths l a1 , l a2 , and l a3 . Therefore, a signal having any frequency equal to or lower than f max can pass through a wiring formed by connecting l a1 , l a2 and l a3 without falling into the peak of the ripple of λ / 2 resonance. Therefore, a signal having a frequency in the range of f min to f max can be stably transmitted between the points A and B while avoiding the peak of the ripple of λ / 2 resonance.

リップルのピークが位置する周波数は、配線（線路部）の長さが短いほど、高周波側にシフトすると考えることができる。例えば図６（ａ）を見ると、スルーホール数が６のサンプルの測定結果に比して、スルーホール数が１０のサンプルの測定結果は、全体的に高周波側にリップルの位置がシフトしている。図７（ａ）における長さｌａの配線を図７（ｂ）に示すようにより短い３つの区間に分割した場合、図８（ａ）に示すような伝送特性が図８（ｂ）に示すように変化して、最初に現れるリップルがより高周波側にシフトすると予想される。つまり、インピーダンス不連続点によって配線を細かく分割することにより、リップルのピークを、信号の最大周波数ｆｍａｘよりも高周波側へと追いやることができる。 It can be considered that the frequency at which the ripple peak is located shifts to the higher frequency side as the length of the wiring (line portion) is shorter. For example, referring to FIG. 6 (a), the measurement result of the sample with the number of through holes of 10 is that the ripple position is shifted to the high frequency side as a whole compared to the measurement result of the sample with the number of through holes of 6. Yes. When the wiring of length la in FIG. 7 (a) is divided into three shorter sections as shown in FIG. 7 (b), the transmission characteristics as shown in FIG. 8 (a) are as shown in FIG. 8 (b). It is expected that the first appearing ripple will shift to a higher frequency side. In other words, by dividing the wiring finely by the impedance discontinuity point, the peak of the ripple can be driven to the higher frequency side than the maximum frequency f max of the signal.

実施の形態１の配線基板２の構造には、上記の内容が反映されている。実施の形態１の構成の説明で述べたように、配線基板２の配線８は、数式１および数式２の条件を満たすように設計されている。   The above contents are reflected in the structure of the wiring board 2 of the first embodiment. As described in the description of the configuration of the first embodiment, the wiring 8 of the wiring board 2 is designed so as to satisfy the conditions of Expressions 1 and 2.

数式１が規定するのは、配線８をインピーダンス不連続点で分割した場合の個々の線路部１２の長さｌ１（線路部１２の長さｌ１）が、配線８に与えられる信号の最小波長λｍｉｎの１／２よりも小さいという条件である。数式２は、最小波長λｍｉｎの内容を規定している。従って、実施の形態１の配線基板２によっても、上述した長さｌａ１、ｌａ２、ｌａ３の配線と同様に、ｆｍｉｎ〜ｆｍａｘの範囲の周波数の信号を、λ／２共振のリップルのピークを避けつつ、２つのランド１４間で安定的に伝送させることができる。 The Equation 1 defines the length l 1 of the individual line portions 12 of the case of dividing the wiring 8 by impedance discontinuities (length l 1 of the line portion 12), a signal minimum applied to the wiring 8 The condition is that it is smaller than ½ of the wavelength λ min . Equation 2 defines the content of the minimum wavelength λ min . Therefore, also with the wiring board 2 of the first embodiment, a signal having a frequency in the range of f min to f max is applied to the ripple of λ / 2 resonance, similarly to the wirings of the lengths l a1 , l a2 and l a3 described above. Thus, it is possible to stably transmit between the two lands 14 while avoiding the peak.

なお、実施の形態１では、数式３の条件が満たされており、配線８の全長ｌ０がλｍｉｎ／２以上の長さを有している。ｌ０≧λｍｉｎ／２の関係が成立している場合、周波数ｆｍａｘ以下のいずれかの周波数の信号において、ｌ０＝λ／２の関係が成立しうる。これはつまり、周波数ｆｍａｘ以下のいずれかの周波数の信号が、λ／２共振のリップルのピークに落ち込んでしまうことを意味している。このように、２つの入出力点を結ぶ配線の全長がλｍｉｎ／２以上の長さを有している場合、リップルの問題が確実に顕在化してしまう。このような状況下では、実施の形態１の手法が、確実にその効果を発揮することになる。 In the first embodiment, the condition of Expression 3 is satisfied, and the total length l 0 of the wiring 8 has a length of λ min / 2 or more. When the relationship of l 0 ≧ λ min / 2 is established, the relationship of l 0 = λ / 2 can be established for a signal having any frequency equal to or lower than the frequency f max . This means that a signal having a frequency equal to or lower than the frequency f max falls into the ripple peak of λ / 2 resonance. As described above, when the total length of the wiring connecting the two input / output points has a length of λ min / 2 or more, the ripple problem is clearly realized. Under such circumstances, the method of the first embodiment surely exerts its effect.

また、実施の形態１によれば、下記に述べるような種々の問題に鑑みても、リップルの悪影響を防ぐ上で効果的な対策だと言える。   Further, according to the first embodiment, it can be said that it is an effective measure for preventing the adverse effects of ripples in view of various problems described below.

現実的に配線基板の設計を行う際には、種々の制約が存在する。ある程度長い距離を配線で結び、この配線で高周波信号を伝送させざるを得ない場合は、少なくないと考えられる。また、例えば、配線基板の表面を延びる２つの配線を、立体的に交差させるような状況が考えられる。このような場合、２つの配線のうち一方の配線を、スルーホールを用いて配線基板の下層側へと逃がし（例えば、下層配線に接続し）、２つの配線のうち他方の配線の下を潜らせるように設計する場合が考えられる。このような場合、実施の形態１で述べた事項を考慮せずに配線中に無造作にスルーホールが設けられてしまうと、線路部の長さと信号周波数（波長）との間に定在波を生じさせる関係が成立して、特定の周波数の信号がリップルの影響を大きく受けてしまうおそれが高い。   When actually designing a wiring board, there are various restrictions. If it is necessary to connect a long distance with a wire and transmit a high-frequency signal through this wire, it is considered that there are not many. In addition, for example, a situation in which two wirings extending on the surface of the wiring board cross three-dimensionally can be considered. In such a case, one of the two wirings is allowed to escape to the lower layer side of the wiring board using a through hole (for example, connected to the lower layer wiring) and is hidden under the other of the two wirings. The case where it designs so that it may be considered is considered. In such a case, if a through-hole is randomly provided in the wiring without considering the matters described in the first embodiment, a standing wave is generated between the length of the line portion and the signal frequency (wavelength). There is a high possibility that a signal having a specific frequency is greatly affected by a ripple because the relationship to be generated is established.

また、近年、信号の伝送レートは増加の一途を辿り、信号の波長は益々短くなっている。信号の波長が短ければ、配線長を短く抑えるように努力しても、配線長ｌと信号の最小波長λｍｉｎの関係がｌ≧λｍｉｎ／２を満たすような場合を避けきれない可能性が高い。実施の形態１によれば、これらの種々の現実的な問題が並立するなかで、リップルの問題を効果的に解消することができる。 In recent years, the transmission rate of signals has been increasing, and the wavelength of signals has become shorter and shorter. If the signal wavelength is short, there is a possibility that the relationship between the wiring length l and the minimum signal wavelength λ min satisfies l ≧ λ min / 2 even if efforts are made to keep the wiring length short. high. According to the first embodiment, the ripple problem can be effectively solved while these various realistic problems are arranged side by side.

なお、実施の形態１では、配線基板２の内層配線の１本（ここでは、入力端子と出力端子との間を結ぶ１単位の配線を１本と数えている）を対象にしたが、本発明はこれに限られるものではない。表層配線、多層配線といった種々の配線構造を備えた配線基板を対象にして、本発明を適用することができる。配線基板が備える配線のなかから、１本だけを対象にしても良いし（例えば、数ＧＨｚ以上の高周波信号を通す配線のみを対象にしてもよい）、或いは、全ての配線を対象にしても良い。ある入力端子とある出力端子（実施の形態１では２つのランド１４）とを結ぶ１本の配線に、実施の形態１で述べた規則に従ってインピーダンス不連続構造部が配置されていれば、当該配線について既述した効果を得ることができる。   In the first embodiment, one of the inner layer wirings of the wiring board 2 (here, one unit of wiring connecting the input terminal and the output terminal is counted as one) is the target. The invention is not limited to this. The present invention can be applied to wiring boards having various wiring structures such as surface layer wiring and multilayer wiring. Of the wirings provided on the wiring board, only one may be targeted (for example, only wiring that passes a high frequency signal of several GHz or more may be targeted), or all wirings may be targeted. good. If the impedance discontinuous structure portion is arranged in accordance with the rules described in the first embodiment on one wiring connecting a certain input terminal and a certain output terminal (two lands 14 in the first embodiment), the wiring The effects described above can be obtained.

［実施の形態１の変形例］
（第１変形例）
実施の形態１では、配線基板２に、インピーダンス不連続構造部として、スルーホール１０を設けている。図６の説明でも言及したように、インピーダンス不連続構造部として用いるスルーホールの構成は、ショートスタブ型の構成と、ロングスタブ型の構成という、２つのタイプの構成に分類することができる。 [Modification of Embodiment 1]
(First modification)
In Embodiment 1, the through-hole 10 is provided in the wiring board 2 as an impedance discontinuous structure part. As mentioned in the description of FIG. 6, the configuration of the through hole used as the impedance discontinuous structure portion can be classified into two types of configurations: a short stub type configuration and a long stub type configuration.

図９は、実施の形態１の第２変形例である配線基板５２を示している。配線基板５２は、実施の形態１の配線８に代えて、配線５８を備えている。配線５８は、ショートスタブ型のスルーホール６０と、線路部６２とが、交互に接続されることにより形成されている。線路部６２には、２つのスルーホール６０の上端側同士を結ぶものと、２つのスルーホール６０の下端側同士を結ぶものとがある。これにより、スルーホール６０の分岐部６０ａが分岐部１０ａに比して短くなり、分岐部６０ａが短めのスタブとして機能することになる。このように、ショートスタブ型の構成のスルーホールを用いることができる。   FIG. 9 shows a wiring board 52 which is a second modification of the first embodiment. The wiring board 52 includes wirings 58 instead of the wirings 8 of the first embodiment. The wiring 58 is formed by alternately connecting short stub-type through holes 60 and line portions 62. The line portion 62 includes a portion connecting the upper end sides of the two through holes 60 and a portion connecting the lower end sides of the two through holes 60. Thereby, the branch part 60a of the through hole 60 becomes shorter than the branch part 10a, and the branch part 60a functions as a shorter stub. Thus, a through hole having a short stub type configuration can be used.

（第２変形例）
実施の形態１では、スルーホール１０をインピーダンス不連続構造部として用いた。しかしながら、本発明はこれに限られるものではない。インピーダンスの不整合を引き起こすことができる種々の構造を、スルーホール１０に代えて用いることができる。 (Second modification)
In the first embodiment, the through hole 10 is used as the impedance discontinuous structure portion. However, the present invention is not limited to this. Various structures that can cause impedance mismatch can be used in place of the through hole 10.

以下、図１０および図１１を用いて、実施の形態２の第２変形例を説明する。図１０は、線路１１２および接地導体１１４を有する、所謂マイクロストリップ線路の配線基板１０２の断面図である。基材４の表面には、ソルダーレジスト１１５が線路１１２を覆うように設けられる。線路１１２が、２つのランド１１３を結んでいる。配線基板に設けられる配線が、実施の形態１のような内層配線ではなく、図１０に示すような、表層のみのマイクロストリップ線路である場合がある。   Hereinafter, a second modification of the second embodiment will be described with reference to FIGS. 10 and 11. FIG. 10 is a cross-sectional view of a so-called microstrip line wiring board 102 having a line 112 and a ground conductor 114. A solder resist 115 is provided on the surface of the substrate 4 so as to cover the line 112. The track 112 connects the two lands 113. In some cases, the wiring provided on the wiring board is not an inner layer wiring as in the first embodiment but a microstrip line having only a surface layer as shown in FIG.

このような配線基板において、例えば、図１０の構成の破線Ｅの部位にインピーダンス不連続構造部を設けたい場合には、図１１（ａ）〜（ｃ）に示すような構成を用いてインピーダンス不連続構造部を実現することができる。図１１（ａ）〜（ｃ）は、それぞれ、図１０（ａ）の紙面上方側から、配線基板の線路１１２が設けられた表面を見下ろした図である。ここでは、線路１１２は、差動の信号を伝達させるための線路１１２ａ、１１２ｂの組として示している。   In such a wiring board, for example, when it is desired to provide an impedance discontinuous structure portion at a portion indicated by a broken line E in the configuration of FIG. A continuous structure can be realized. FIGS. 11A to 11C are views respectively looking down on the surface of the wiring board on which the line 112 is provided from the upper side in FIG. 10A. Here, the line 112 is shown as a set of lines 112a and 112b for transmitting a differential signal.

図１１（ａ）は、線路１１２ａと１１２ｂに、幅広の部位１３０ａと１３０ｂをそれぞれ設けている。線路の途中で幅を広くすることにより、この幅広の部位でインピーダンス不整合を発生させることができる。また、図１１（ｂ）のような構造も可能である。図１１（ｂ）は、図１０（ａ）の紙面上方から、基材４を透視して、線路１１２および接地導体１１４を示した図である。接地導体１１４の破線Ｅの部位に開口１３２を設けることによっても、線路１１２ａ、１１２ｂの破線Ｅの部位でインピーダンス不整合を生じさせることができる。また、図１１（ｃ）のように、線路１１２ａと１１２ｂに、ＤＣカットのコンデンサ１３４ａ、１３４ｂを設けても良い。   In FIG. 11A, wide portions 130a and 130b are provided on the lines 112a and 112b, respectively. By increasing the width in the middle of the line, impedance mismatch can be generated at the wide portion. Further, a structure as shown in FIG. 11B is also possible. FIG. 11B is a diagram showing the line 112 and the ground conductor 114 as seen through the base material 4 from above in the drawing of FIG. Also by providing the opening 132 at the broken line E portion of the ground conductor 114, impedance mismatch can be caused at the broken line E portion of the lines 112a and 112b. Further, as shown in FIG. 11C, DC cut capacitors 134a and 134b may be provided on the lines 112a and 112b.

また、上記の種々の構造以外でも、配線中にインピーダンス不整合を生じさせることができる種々の構造を用いることができる。通常、伝送線路で用いられているように、伝送線路を途中で部分的に分岐させてスタブを形成し、これをインピーダンス不整合構造部として用いることができる。   In addition to the various structures described above, various structures that can cause impedance mismatching in the wiring can be used. Usually, as used in a transmission line, a transmission line can be partially branched halfway to form a stub, which can be used as an impedance mismatching structure.

また、図１０の構成は表層配線のみのマイクロストリップ線路を用いているが、例えば、ストリップ線路とマイクロストリップ線路とをスルーホールやビアホールを介して接続するなどして、２つのランド１１３を接続してもよい。   10 uses a microstrip line having only surface layer wiring. For example, the two lands 113 are connected by connecting the strip line and the microstrip line through through holes or via holes. May be.

（第３変形例）
実施の形態１では、λ／２共振のリップルに着目してこれを避けるべく、数式１および２の条件を満たすように配線８を設計した。 (Third Modification)
In the first embodiment, the wiring 8 is designed so as to satisfy the conditions of Equations 1 and 2 in order to avoid the λ / 2 resonance ripple.

ところで、理論的な考察によれば、ある長さｌの配線に対してｌ＝λ／４の関係が成立するような波長λは、共振波長に該当する。この場合、当該波長λの信号はリップルのピークに落ち込んでしまい、伝送ロスが非常に大きくなると考えられる。   By the way, according to theoretical considerations, a wavelength λ that satisfies the relationship of l = λ / 4 for a certain length l of wiring corresponds to a resonance wavelength. In this case, it is considered that the signal of the wavelength λ falls to the peak of the ripple and the transmission loss becomes very large.

そこで、第３変形例では、スルーホール１０の数を更に増やし、個々の線路部１２の長さｌ１をλｍｉｎ／４より短くする。記述したように、実施の形態１ではλｍｉｎ＝１５０(ｍｍ)と考えているので、ｌ１をλｍｉｎ／４＝３７．５(ｍｍ)よりも短くする。このようにすれば、λ／２共振のリップルのピークを回避したのと同様に、λ／４共振のリップルのピークをも回避することができる。つまり、λ／４の共振を起こさせない長さまで、配線を短く分割することができる。 Therefore, in the third modification, the number of through holes 10 is further increased, and the length l 1 of each line portion 12 is made shorter than λ min / 4. As described, in the first embodiment, λ min = 150 (mm) is considered, and therefore, l 1 is made shorter than λ min /4=37.5 (mm). In this way, the ripple peak of λ / 4 resonance can be avoided in the same manner as the peak of ripple of λ / 2 resonance is avoided. That is, it is possible to divide the wiring into a length that does not cause the resonance of λ / 4.

なお、本願発明者の考察によれば、１つの配線の両端のインピーダンス不連続点の終端状況によっても、リップルの現れ方が異なってくると考えられる。図５や図６ではλ／４共振のリップルが認められないものの、終端状況によっては、λ／４共振のリップルが顕著に現れるものと予想される。   According to the inventor's consideration, it is considered that the appearance of ripple varies depending on the termination state of impedance discontinuities at both ends of one wiring. Although no ripple of λ / 4 resonance is observed in FIGS. 5 and 6, it is expected that the ripple of λ / 4 resonance appears remarkably depending on the termination condition.

なお、実施の形態１では、スルーホール１０の間隔を等間隔にしたが、本発明はこれに限られない。インピーダンス不連続構造部を配置する間隔は、等間隔でなくともよい。つまり、線路部１２の長さｌ１は、均等でなくとも良い。 In the first embodiment, the intervals between the through holes 10 are equal. However, the present invention is not limited to this. The intervals at which the impedance discontinuous structure portions are arranged need not be equal. That is, the length l 1 of the line portion 12 may not be equal.

なお、本発明は、配線８の全長ｌ０がλｍｉｎ／２以上である場合のみに限らず、全長がλｍｉｎ／２より短い配線に対しても利用することができる。 The present invention is not limited only if the overall length l 0 of the wire 8 is lambda min / 2 or more, can be full-length are also available for short lines than λ min / 2.

なお、配線基板の構造の寸法、比誘電率、或いは信号の周波数などは、実施の形態１で示した具体的な数値以外の値を用いることができる。例えば、実施の形態１では、配線基板２の基材４を、比誘電率εｒが４の材料で形成したが、これ以外の比誘電率の種々の材料を用いることができる。用いる材料に応じて、数式２に代入する数値を変更すればよい。 Note that values other than the specific numerical values shown in the first embodiment can be used for the dimensions of the structure of the wiring board, the relative dielectric constant, or the signal frequency. For example, in the first embodiment, the base material 4 of the wiring board 2, although the relative dielectric constant epsilon r was formed at 4 material, it is possible to use various materials other than the relative dielectric constant. What is necessary is just to change the numerical value substituted to Numerical formula 2 according to the material to be used.

実施の形態２．
実施の形態１の配線基板は、半導体チップを有するパッケージの実装用の実装基板である。一方、半導体チップのパッケージ用の配線基板（以下、「パッケージ基板」とも称す）にも、実施の形態１で述べた内容を適用することが可能である。 Embodiment 2. FIG.
The wiring board of the first embodiment is a mounting board for mounting a package having a semiconductor chip. On the other hand, the contents described in the first embodiment can also be applied to a wiring substrate for a package of a semiconductor chip (hereinafter also referred to as “package substrate”).

図１２は、本発明の実施の形態２にかかる半導体装置２００を示している。図１２（ａ）は、半導体装置２００の斜視図である。図１２（ａ）に示すように、半導体装置２００は、半田ボール２３６を有するパッケージ基板２０２と、パッケージ基板２０２に取り付けられた半導体チップ２３０と、アンダーフィル樹脂２３１と、ヒートスプレッダ２３３とを備えている。   FIG. 12 shows a semiconductor device 200 according to the second embodiment of the present invention. FIG. 12A is a perspective view of the semiconductor device 200. As shown in FIG. 12A, the semiconductor device 200 includes a package substrate 202 having solder balls 236, a semiconductor chip 230 attached to the package substrate 202, an underfill resin 231, and a heat spreader 233. .

図１２（ｂ）は、図１２（ａ）における半導体装置２００のＡ−Ａ矢印線に従う断面図である。半導体装置２００は、パッケージ基板２０２に半導体チップ２３０が実装されている。パッケージ基板２０２のランド２１４は、半導体チップ２３０とバンプ２３２を介して接続している。   FIG. 12B is a cross-sectional view taken along the line AA of the semiconductor device 200 in FIG. In the semiconductor device 200, a semiconductor chip 230 is mounted on a package substrate 202. The land 214 of the package substrate 202 is connected to the semiconductor chip 230 via the bumps 232.

パッケージ基板２０２は、ソルダーレジスト２０２ａ、ビルドアップ層２０２ｂ、コア層２０２ｃからなる。パッケージ基板２０２は、ランド２１４から半田ボール２３６側まで延びる内層配線２０８を備えている。パッケージ基板２０２は、裏面に、内層配線２０８と接続する半田ボール２３６を備えている。ヒートスプレッダ２３３と半導体チップ２３０の間には、放熱樹脂２３４が設けられている。   The package substrate 202 includes a solder resist 202a, a buildup layer 202b, and a core layer 202c. The package substrate 202 includes an inner layer wiring 208 extending from the land 214 to the solder ball 236 side. The package substrate 202 includes solder balls 236 connected to the inner layer wiring 208 on the back surface. A heat radiation resin 234 is provided between the heat spreader 233 and the semiconductor chip 230.

内層配線２０８は、その途中にスルーホール２１０を有している。このスルーホール２１０が、インピーダンス不連続構造部として機能する。その結果、図１２（ｂ）に模式的に示すように、内層配線２０８が長さｌ３と長さｌ４の２つの配線に分割されている。このスルーホール２１０は、ビアであってもよい。実施の形態２では、ｌ３およびｌ４を、内層配線２０８を伝わる信号の最大周波数ｆｍａｘから定まる最小波長λｍｉｎとの間でｌ３、ｌ４＜λｍｉｎ／２の関係が成立するような長さに設計する。このような構成とすることで、実施の形態１と同様に、内層配線２０８に安定的に信号を通すことができる。 The inner layer wiring 208 has a through hole 210 in the middle thereof. The through hole 210 functions as an impedance discontinuous structure portion. As a result, as schematically shown in FIG. 12B, the inner layer wiring 208 is divided into two wirings having a length l 3 and a length l 4 . The through hole 210 may be a via. In the second embodiment, the l 3 and l 4, so that the relation of l 3, l 4 <λ min / 2 between a minimum wavelength lambda min determined from the maximum frequency f max of the signal transmitted through the inner wiring 208 is established Design with a reasonable length. By adopting such a configuration, a signal can be stably passed through the inner wiring 208 as in the first embodiment.

なお、実施の形態２でも、実施の形態１で述べた変形例を適用することができる。例えば、λ／４共振のリップルを避けるべく、ｌ３、ｌ４＜λｍｉｎ／４の条件を満たすように内層配線２０８を設計することもできる。 Note that the modification described in the first embodiment can also be applied to the second embodiment. For example, the inner layer wiring 208 can be designed so as to satisfy the conditions of l 3 , l 4 <λ min / 4 in order to avoid ripples of λ / 4 resonance.

本発明の実施の形態１の構成を示す図である。It is a figure which shows the structure of Embodiment 1 of this invention. 実施の形態１の配線に流れる信号を説明する図である。3 is a diagram illustrating a signal flowing through the wiring according to the first embodiment. FIG. 実施の形態１にかかる実験に用いた、比較用の配線基板の構成を示す図である。FIG. 3 is a diagram showing a configuration of a comparative wiring board used in the experiment according to the first embodiment. 実施の形態１にかかる実験で行った、Ｓ２１パラメータの測定結果を示す図である。In Experiment according to the first embodiment and is a diagram showing the measurement results of the S 21 parameter. 実施の形態１にかかる実験で行った、Ｓ２１パラメータの測定結果を示す図である。In Experiment according to the first embodiment and is a diagram showing the measurement results of the S 21 parameter. 実施の形態１にかかる実験で行った、Ｓ２１パラメータの測定結果を示す図である。In Experiment according to the first embodiment and is a diagram showing the measurement results of the S 21 parameter. 実施の形態１の作用効果を説明するための図である。FIG. 6 is a diagram for explaining the function and effect of the first embodiment. 実施の形態１の作用効果を説明するための図である。FIG. 6 is a diagram for explaining the function and effect of the first embodiment. 実施の形態１の変形例を示す図である。6 is a diagram showing a modification of the first embodiment. FIG. 実施の形態１の変形例を説明するための図である。FIG. 10 is a diagram for illustrating a modification of the first embodiment. 実施の形態１の変形例を説明するための図である。FIG. 10 is a diagram for illustrating a modification of the first embodiment. 本発明の実施の形態２の構成を示す図である。It is a figure which shows the structure of Embodiment 2 of this invention.

符号の説明Explanation of symbols

２、５２、１０２ 配線基板
４ 基材
８ 配線
１０、６０ スルーホール
１０ａ、６０ａ 分岐部
１２ 線路部
１４ ランド
３０ 半導体チップを有するパッケージ
３２ ボール
１１２ 線路
１１２ａ、１１２ｂ 線路
１１４ 接地導体
１１５ ソルダーレジスト
１３０ａ 幅広部位
１３２ 開口
１３４ａ、１３４ｂ コンデンサ
２００ 半導体装置
２０２ パッケージ基板
２０２ａ ソルダーレジスト
２０２ｂ ビルドアップ層
２０２ｃ コア層
２０８ 内層配線
２１０ スルーホールまたはビア
２１４ ランド
２３０ 半導体チップ
２３１ アンダーフィル樹脂
２３２ バンプ
２３３ ヒートスプレッダ
２３４ 放熱樹脂
２３６ 半田ボール
３０２ 比較例の配線基板 2, 52, 102 Wiring board 4 Base material 8 Wiring 10, 60 Through hole 10a, 60a Branch 12 Line 14 Land 30 Package having semiconductor chip 32 Ball 112 Line 112a, 112b Line 114 Ground conductor 115 Solder resist 130a Wide part 132 Openings 134 a and 134 b Capacitor 200 Semiconductor device 202 Package substrate 202 a Solder resist 202 b Build-up layer 202 c Core layer 208 Inner layer wiring 210 Through hole or via 214 Land 230 Semiconductor chip 231 Underfill resin 232 Bump 233 Heat spreader 234 Heat dissipation resin 236 Solder ball 302 Comparative example wiring board

Claims (4)

信号を入力するための入力部と、該入力部と接続して前記信号を伝送し誘電体で周囲を覆われた線路部と、該線路部と接続して前記信号を出力する出力部と、を有する配線を１つ以上備え、
前記１つ以上の配線のうち、少なくとも１つの配線は、前記線路部に１個以上のインピーダンス不連続構造部を有しており、かつ、該線路部を該１個以上のインピーダンス不連続構造部で分断した場合の各々の部分の長さが、該少なくとも１つの配線を通過する信号の最大周波数ｆｍａｘ、該線路部の周囲を覆う誘電体の比誘電率εｒおよび真空中の光速度ｃ０とを用いてλ＝ｃ０／｛εｒ １／２×ｆｍａｘ｝で表される波長λの１／２の値よりも短いことを特徴とする配線基板。 An input unit for inputting a signal; a line unit that is connected to the input unit to transmit the signal and is covered with a dielectric; and an output unit that is connected to the line unit and outputs the signal; Comprising one or more wires having
Among the one or more wirings, at least one wiring has one or more impedance discontinuous structure parts in the line part, and the line part is the one or more impedance discontinuous structure parts. The lengths of the respective portions when divided by 2 are the maximum frequency f max of the signal passing through the at least one wiring, the relative dielectric constant ε r of the dielectric covering the periphery of the line portion, and the light velocity c in vacuum. A wiring board characterized by being shorter than a half value of a wavelength λ represented by λ = c 0 / {ε r 1/2 × f max } using 0 . 前記各々の部分の長さは、いずれも、前記波長λの１／４の値よりも短いことを特徴とする請求項１に記載の配線基板。   2. The wiring board according to claim 1, wherein the length of each of the portions is shorter than a value of ¼ of the wavelength λ. 前記少なくとも１つの配線の長さが、前記波長λの１／２の値以上であることを特徴とする請求項１または２に記載の配線基板。   3. The wiring board according to claim 1, wherein a length of the at least one wiring is not less than a half value of the wavelength λ. 信号を入力するための入力部と、該入力部と接続して前記信号を伝送し誘電体で周囲を覆われた線路部と、該線路部と接続して前記信号を出力する出力部と、を有する配線を１つ以上備えた配線基板と、
前記配線基板の入力部及び出力部のいずれか一方に電気的に接続された半導体チップと、
前記配線基板の入力部及び出力部の他方に接続された外部接続端子と、を備え、
前記入力部及び前記出力部は、前記配線基板の互いに向かい合う２つの面に設けられ、
前記１つ以上の配線のうち、少なくとも１つの配線は、前記線路部に１個以上のインピーダンス不連続構造部を有しており、かつ、該線路部を該１個以上のインピーダンス不連続構造部で分断した場合の各々の部分の長さが、該少なくとも１つの配線を通過する信号の最大周波数ｆｍａｘ、該線路部の周囲を覆う誘電体の比誘電率εｒおよび真空中の光速度ｃ０とを用いてλ＝ｃ０／｛εｒ １／２×ｆｍａｘ｝で表される波長λの１／２の値よりも短いことを特徴とする半導体装置。 An input unit for inputting a signal; a line unit that is connected to the input unit to transmit the signal and is covered with a dielectric; and an output unit that is connected to the line unit and outputs the signal; A wiring board comprising at least one wiring having
A semiconductor chip electrically connected to either the input part or the output part of the wiring board;
An external connection terminal connected to the other of the input part and the output part of the wiring board,
The input unit and the output unit are provided on two surfaces of the wiring board facing each other,
Among the one or more wirings, at least one wiring has one or more impedance discontinuous structure parts in the line part, and the line part is the one or more impedance discontinuous structure parts. The lengths of the respective portions when divided by 2 are the maximum frequency f max of the signal passing through the at least one wiring, the relative dielectric constant ε r of the dielectric covering the periphery of the line portion, and the light velocity c in vacuum. A semiconductor device characterized by being shorter than a half value of a wavelength λ represented by λ = c 0 / {ε r 1/2 × f max } using 0 .
JP2008178067A 2008-07-08 2008-07-08 Wiring substrate and semiconductor device using the same Expired - Fee Related JP4957670B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008178067A JP4957670B2 (en) 2008-07-08 2008-07-08 Wiring substrate and semiconductor device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008178067A JP4957670B2 (en) 2008-07-08 2008-07-08 Wiring substrate and semiconductor device using the same

Publications (2)

Publication Number Publication Date
JP2010021198A true JP2010021198A (en) 2010-01-28
JP4957670B2 JP4957670B2 (en) 2012-06-20

Family

ID=41705839

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008178067A Expired - Fee Related JP4957670B2 (en) 2008-07-08 2008-07-08 Wiring substrate and semiconductor device using the same

Country Status (1)

Country Link
JP (1) JP4957670B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014103236A (en) * 2012-11-20 2014-06-05 Canon Inc Printed wiring board and printed circuit board
CN112770492A (en) * 2019-10-18 2021-05-07 恒为科技（上海）股份有限公司 Design method and system of high-speed signal via hole and storage medium

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001267466A (en) * 2000-01-12 2001-09-28 Tdk Corp Power amplifying module
JP2002050836A (en) * 2000-07-31 2002-02-15 Canon Inc Printed circuit board and electronic apparatus
JP2002198709A (en) * 2000-12-27 2002-07-12 Kyocera Corp High frequency wiring board
JP2002252298A (en) * 2001-02-26 2002-09-06 Matsushita Electric Ind Co Ltd Wiring substrate and semiconductor device using it
JP2002359443A (en) * 2001-03-27 2002-12-13 Sumitomo Metal Electronics Devices Inc Connection structure of high-frequency package and wiring board
JP2003332486A (en) * 2002-05-10 2003-11-21 Sumitomo Metal Electronics Devices Inc Structure of connecting high-frequency package and wiring board
JP2004311568A (en) * 2003-04-03 2004-11-04 Sumitomo Metal Electronics Devices Inc High frequency package
JP2005056958A (en) * 2003-07-31 2005-03-03 Ngk Spark Plug Co Ltd Interposer
JP2005056961A (en) * 2003-07-31 2005-03-03 Ngk Spark Plug Co Ltd Interposer
JP2005056959A (en) * 2003-07-31 2005-03-03 Ngk Spark Plug Co Ltd Interposer

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001267466A (en) * 2000-01-12 2001-09-28 Tdk Corp Power amplifying module
JP2002050836A (en) * 2000-07-31 2002-02-15 Canon Inc Printed circuit board and electronic apparatus
JP2002198709A (en) * 2000-12-27 2002-07-12 Kyocera Corp High frequency wiring board
JP2002252298A (en) * 2001-02-26 2002-09-06 Matsushita Electric Ind Co Ltd Wiring substrate and semiconductor device using it
JP2002359443A (en) * 2001-03-27 2002-12-13 Sumitomo Metal Electronics Devices Inc Connection structure of high-frequency package and wiring board
JP2003332486A (en) * 2002-05-10 2003-11-21 Sumitomo Metal Electronics Devices Inc Structure of connecting high-frequency package and wiring board
JP2004311568A (en) * 2003-04-03 2004-11-04 Sumitomo Metal Electronics Devices Inc High frequency package
JP2005056958A (en) * 2003-07-31 2005-03-03 Ngk Spark Plug Co Ltd Interposer
JP2005056961A (en) * 2003-07-31 2005-03-03 Ngk Spark Plug Co Ltd Interposer
JP2005056959A (en) * 2003-07-31 2005-03-03 Ngk Spark Plug Co Ltd Interposer

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014103236A (en) * 2012-11-20 2014-06-05 Canon Inc Printed wiring board and printed circuit board
CN112770492A (en) * 2019-10-18 2021-05-07 恒为科技（上海）股份有限公司 Design method and system of high-speed signal via hole and storage medium
CN112770492B (en) * 2019-10-18 2022-09-09 恒为科技（上海）股份有限公司 Design method and system of high-speed signal via hole and storage medium

Also Published As

Publication number Publication date
JP4957670B2 (en) 2012-06-20

Similar Documents

Publication Publication Date Title
JP4371065B2 (en) Transmission line, communication apparatus, and wiring formation method
US8476537B2 (en) Multi-layer substrate
US8253029B2 (en) Filter circuit element and electronic circuit device
KR100752566B1 (en) Circuit board
JP6845118B2 (en) High frequency transmission line
JP4848490B2 (en) Transmission line, wiring board having the same, and semiconductor device
JP6299445B2 (en) Cable with connector and connector
JP2011010209A (en) Differential signal line and wiring substrate
JP2007158675A (en) Via structure of multilayer printed circuit board, and bandstop filter provided with it
JP2008244703A (en) Differential signal line
US6531932B1 (en) Microstrip package having optimized signal line impedance control
JP4957670B2 (en) Wiring substrate and semiconductor device using the same
JP4659087B2 (en) Differential balanced signal transmission board
JP6379453B2 (en) Wiring board and electronic device
JP3966865B2 (en) DC cut structure
US8743557B2 (en) Printed wiring board
JP4927993B2 (en) Composite wiring board
JP2009088063A (en) Semiconductor apparatus and method of designing the same
JP2004207949A (en) Transmission line
JP2009130453A (en) Transmission line with filter function
JP2009111309A (en) Wiring board and semiconductor device
JP2019106680A (en) High frequency transmission track
JP4960824B2 (en) Connection structure between multilayer printed wiring board and horizontal coaxial connector
WO2022003905A1 (en) Wiring substrate and signal connection structure
JP5767622B2 (en) High frequency connection line

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100521

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110607

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120221

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120305

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150330

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees