JP2010003042A - マルチcpuシステムおよびプログラマブルコントローラ - Google Patents
マルチcpuシステムおよびプログラマブルコントローラ Download PDFInfo
- Publication number
- JP2010003042A JP2010003042A JP2008160098A JP2008160098A JP2010003042A JP 2010003042 A JP2010003042 A JP 2010003042A JP 2008160098 A JP2008160098 A JP 2008160098A JP 2008160098 A JP2008160098 A JP 2008160098A JP 2010003042 A JP2010003042 A JP 2010003042A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- cache
- cpus
- shared
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Abstract
【解決手段】共有メモリが接続するバスに複数のCPUが共通接続され、各CPUはその内部に一次キャッシュを持たずそれらの外部に各CPUで互いに共有して使用する一次キャッシュを設けてあると共に、さらに、各CPUで互いに共有して使用する二次キャッシュを設けた。
【選択図】図1
Description
2 CPUモジュール
3 共有RAM
4 I/Oモジュール
Claims (5)
- 共有メモリが接続するバスに複数のCPUが共通接続されてなるマルチCPUシステムにおいて、上記各CPUは一次キャッシュを内蔵せず、それらの外部に各CPUで互いに共有して使用する一次キャッシュを設けてある、ことを特徴とするマルチCPUシステム。
- さらに、各CPUで互いに共有して使用する二次キャッシュを設けた、ことを特徴とする請求項1に記載のマルチCPUシステム。
- 複数のCPUと、上記複数のCPUにより使用される共有メモリと、各CPUと共有メモリとを共通に接続しかつ入出力モジュール等のモジュールが接続されるバスと、を備えたプログラマブルコントローラにおいて、上記各CPUは一次キャッシュを内蔵せず、それらの外部に各CPUで互いに共有して使用する一次キャッシュを設けてある、ことを特徴とするプログラマブルコントローラ。
- 上記各CPUと一次キャッシュはプログラマブル論理回路によって実装されていると共に、プログラマブル論理回路外では各CPUで互いに共有する二次キャッシュを有している、ことを特徴とする請求項3に記載のプログラマブルコントローラ。
- 上記プログラマブル論理回路は、FPGAである、ことを特徴とする請求項3または4に記載のプログラマブルコントローラ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008160098A JP2010003042A (ja) | 2008-06-19 | 2008-06-19 | マルチcpuシステムおよびプログラマブルコントローラ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008160098A JP2010003042A (ja) | 2008-06-19 | 2008-06-19 | マルチcpuシステムおよびプログラマブルコントローラ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010003042A true JP2010003042A (ja) | 2010-01-07 |
Family
ID=41584732
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008160098A Pending JP2010003042A (ja) | 2008-06-19 | 2008-06-19 | マルチcpuシステムおよびプログラマブルコントローラ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010003042A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013235576A (ja) * | 2012-05-08 | 2013-11-21 | Samsung Electronics Co Ltd | マルチcpuシステムとそれを含むコンピューティングシステム |
WO2018168264A1 (ja) * | 2017-03-13 | 2018-09-20 | 富士通株式会社 | 情報処理装置、情報処理装置の制御方法および情報処理装置の制御プログラム |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002517034A (ja) * | 1998-05-26 | 2002-06-11 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | エミュレーションコプロセッサ |
JP2004030000A (ja) * | 2002-06-24 | 2004-01-29 | Nec Corp | 共有キャッシュメモリのヒット判定制御方法及び共有キャッシュメモリのヒット判定制御方式 |
JP2008059455A (ja) * | 2006-09-01 | 2008-03-13 | Kawasaki Microelectronics Kk | マルチプロセッサ |
-
2008
- 2008-06-19 JP JP2008160098A patent/JP2010003042A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002517034A (ja) * | 1998-05-26 | 2002-06-11 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | エミュレーションコプロセッサ |
JP2004030000A (ja) * | 2002-06-24 | 2004-01-29 | Nec Corp | 共有キャッシュメモリのヒット判定制御方法及び共有キャッシュメモリのヒット判定制御方式 |
JP2008059455A (ja) * | 2006-09-01 | 2008-03-13 | Kawasaki Microelectronics Kk | マルチプロセッサ |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013235576A (ja) * | 2012-05-08 | 2013-11-21 | Samsung Electronics Co Ltd | マルチcpuシステムとそれを含むコンピューティングシステム |
WO2018168264A1 (ja) * | 2017-03-13 | 2018-09-20 | 富士通株式会社 | 情報処理装置、情報処理装置の制御方法および情報処理装置の制御プログラム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9892058B2 (en) | Centrally managed unified shared virtual address space | |
US9292447B2 (en) | Data cache prefetch controller | |
US20130046934A1 (en) | System caching using heterogenous memories | |
JP4477688B2 (ja) | キャッシュメモリアクセスを管理する方法と装置 | |
EP3048533B1 (en) | Heterogeneous system architecture for shared memory | |
US10042762B2 (en) | Light-weight cache coherence for data processors with limited data sharing | |
KR101639943B1 (ko) | 범용 그래픽 프로세서의 공유 메모리를 캐시로 동작시키기 위한 공유 메모리 제어 방법 및 이를 이용한 범용 그래픽 프로세서 | |
KR20170120635A (ko) | 캐시 메인터넌스 명령 | |
CN107771322B (zh) | 可编程集成电路中存储器资源的管理 | |
US20170083444A1 (en) | Configuring fast memory as cache for slow memory | |
GB2507759A (en) | Hierarchical cache with a first level data cache which can access a second level instruction cache or a third level unified cache | |
US7415576B2 (en) | Data processor with block transfer control | |
US5502828A (en) | Reducing memory access in a multi-cache multiprocessing environment with each cache mapped into different areas of main memory to avoid contention | |
EP4078383A1 (en) | Zero value memory compression | |
Zhang et al. | Fuse: Fusing stt-mram into gpus to alleviate off-chip memory access overheads | |
US11106596B2 (en) | Configurable skewed associativity in a translation lookaside buffer | |
KR20240004361A (ko) | 프로세싱-인-메모리 동시적 프로세싱 시스템 및 방법 | |
JP2004199677A (ja) | キャッシュを動作させるためのシステム及び方法 | |
US7779205B2 (en) | Coherent caching of local memory data | |
US11257278B2 (en) | Graphics surface addressing | |
US10318428B2 (en) | Power aware hash function for cache memory mapping | |
JP2010003042A (ja) | マルチcpuシステムおよびプログラマブルコントローラ | |
KR20180078512A (ko) | 반도체 장치 | |
US20120131279A1 (en) | Memory elements for performing an allocation operation and related methods | |
JP2007041813A (ja) | 情報処理システムおよび情報処理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110614 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130206 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130219 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130418 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131112 |